JP6159472B2 - Circuit apparatus and method for controlling piezoelectric transformer - Google Patents

Circuit apparatus and method for controlling piezoelectric transformer Download PDF

Info

Publication number
JP6159472B2
JP6159472B2 JP2016504577A JP2016504577A JP6159472B2 JP 6159472 B2 JP6159472 B2 JP 6159472B2 JP 2016504577 A JP2016504577 A JP 2016504577A JP 2016504577 A JP2016504577 A JP 2016504577A JP 6159472 B2 JP6159472 B2 JP 6159472B2
Authority
JP
Japan
Prior art keywords
circuit
branch circuit
potential point
piezoelectric transformer
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016504577A
Other languages
Japanese (ja)
Other versions
JP2016515794A (en
Inventor
クラクスナー,ペーター
パフ,マルクス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2016515794A publication Critical patent/JP2016515794A/en
Application granted granted Critical
Publication of JP6159472B2 publication Critical patent/JP6159472B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/802Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits
    • H10N30/804Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits for piezoelectric transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Inverter Devices (AREA)

Description

本発明は、圧電トランスを制御する回路装置および方法に関する。   The present invention relates to a circuit device and method for controlling a piezoelectric transformer.

圧電トランスは、圧電性トランスとも称されるが、共振変圧器として機能する電気機械的なシステムである。この圧電トランスは、供給された交流電圧を、より高いまたはより低い交流電圧に変換することが可能である。この変換は、圧電トランスの共振周波数で行われるが、この共振周波数は、圧電トランスの機械的なサイズと材料とにより決定される。   A piezoelectric transformer is also called a piezoelectric transformer, but is an electromechanical system that functions as a resonant transformer. The piezoelectric transformer can convert the supplied AC voltage into a higher or lower AC voltage. This conversion is performed at the resonance frequency of the piezoelectric transformer, which is determined by the mechanical size and material of the piezoelectric transformer.

ある圧電トランスの閉ループ制御の手法では、入力電圧、入力電流およびそれらの位相位置を閉ループ制御情報として用いる。これらのパラメータに基づいて、圧電トランスの制御、および、その挙動の閉ループ制御を行いうる。しかし、これにより、圧電トランスの最適な動作点になることがない。調整可能ではない閉ループ制御の影響により現れる損失が、圧電トランスの性能および効率に悪影響を与える。この無効電力は、供給部により準備され、一次側でのみ圧電トランスにより変換される。   In a closed loop control method of a certain piezoelectric transformer, an input voltage, an input current, and a phase position thereof are used as closed loop control information. Based on these parameters, the piezoelectric transformer can be controlled and the closed loop control of its behavior can be performed. However, this does not result in an optimum operating point for the piezoelectric transformer. Losses that appear due to the effects of non-tunable closed loop control adversely affect the performance and efficiency of the piezoelectric transformer. This reactive power is prepared by the supply unit and is converted by the piezoelectric transformer only on the primary side.

目的は、圧電トランスを閉ループ制御するために適切な設定パラメータを検出し、これにより、選択された採用領域ないし分野において、圧電トランスの選択された採用条件で、最小の損失で最適化された作動を保証することである。圧電トランスの作動は、パルス作動でも連続作動でも、所望の枠内で可能であるべきである。適切なフィードバックパラメータを利用することにより、圧電トランスの作動状態を等しく維持することを保証すべきである。   The objective is to detect the appropriate setting parameters for closed-loop control of the piezoelectric transformer, thereby optimizing the operation with minimal losses in the selected application area or field of the piezoelectric transformer at the selected application conditions. Is to guarantee. The operation of the piezoelectric transformer should be possible within the desired frame, whether pulsed or continuous. By utilizing appropriate feedback parameters, it should be ensured that the operating state of the piezoelectric transformer remains equal.

圧電トランスの作動には、圧電トランスの機能を確保するために、全ての作動状態(始動、作動、負荷の変化、環境条件の変化)において、圧電トランスに対して、その動作周波数と、必要な動作電圧と、動作電流とを、対応する位相位置で与えることが必要である。   For the operation of the piezoelectric transformer, in order to ensure the function of the piezoelectric transformer, in all operating states (starting, operation, load change, environmental condition change) It is necessary to provide the operating voltage and the operating current at the corresponding phase positions.

この目的は、請求項1の特徴を備えた回路装置により達成される。この回路装置は、入力容量を有する圧電トランスを備えた第1分岐回路と、入力容量を補償する第2分岐回路と、第1分岐回路と結合されている第1入力と、第2分岐回路と結合されている第2入力とを備えた差動増幅器とを備えている。   This object is achieved by a circuit arrangement having the features of claim 1. The circuit device includes a first branch circuit including a piezoelectric transformer having an input capacitance, a second branch circuit that compensates the input capacitance, a first input coupled to the first branch circuit, and a second branch circuit. And a differential amplifier with a coupled second input.

この結合は、直接連結により、または、さらなる部品を介して行われうる。
この回路装置は、圧電トランスの挙動を正位相および正振幅で表現するために存在する閉ループ制御パラメータを用い、損失の少ない圧電トランスの振動の励起を可能にする。
This coupling can be effected by direct coupling or via a further part.
This circuit device uses a closed-loop control parameter that exists to express the behavior of a piezoelectric transformer with positive phase and positive amplitude, and enables excitation of vibration of the piezoelectric transformer with low loss.

圧電トランスの入力容量は、圧電トランス電極間の構成に応じた容量である。この圧電トランスの挙動を等価回路図で表すことができる。容量素子と、誘導素子と、抵抗器とを含む直列発振回路を備えた圧電トランスの等価回路図は、この直列発振回路に並列に接続されている容量素子としての入力容量を考慮する。この直列発振回路の挙動を表している電流パラメータおよび電圧パラメータは、並列入力容量であるがゆえに直接アクセス可能ではない。   The input capacitance of the piezoelectric transformer is a capacitance according to the configuration between the piezoelectric transformer electrodes. The behavior of this piezoelectric transformer can be represented by an equivalent circuit diagram. An equivalent circuit diagram of a piezoelectric transformer including a series oscillation circuit including a capacitive element, an inductive element, and a resistor considers an input capacitance as a capacitive element connected in parallel to the series oscillation circuit. The current and voltage parameters representing the behavior of this series oscillation circuit are not directly accessible because of the parallel input capacitance.

ある構成では、第1分岐回路は、圧電トランスと第1抵抗器との直列接続を有する。第2分岐回路は、容量素子と第2抵抗器との直列接続を有する。第2分岐回路は、入力容量と第1抵抗器との直列接続と同様に構築されている。   In one configuration, the first branch circuit has a series connection of a piezoelectric transformer and a first resistor. The second branch circuit has a series connection of a capacitive element and a second resistor. The second branch circuit is constructed in the same manner as the series connection of the input capacitor and the first resistor.

容量と抵抗器との直列接続は、高域通過フィルタである。第1および第2分岐回路中での高域通過フィルタが対称であることにより、入力容量の補償が可能になるが、これは、第1分岐回路の容量素子と第2抵抗器との直列接続の時定数が、第2分岐回路の入力容量と第1抵抗器との直列接続の時定数に、等しいかまたはほぼ等しいことにより行われる。   The series connection of the capacitor and the resistor is a high pass filter. Since the high-pass filter in the first and second branch circuits is symmetric, the input capacitance can be compensated. This is because the capacitance element of the first branch circuit and the second resistor are connected in series. This time constant is equal to or approximately equal to the time constant of the series connection of the input capacitance of the second branch circuit and the first resistor.

ある構成では、圧電トランスは、第1分岐回路中で、第1電位点と第2電位点との間にあり、第1抵抗器は、第1分岐回路中で、第2電位点と第3電位点との間にある。容量素子は、第2分岐回路中で、第1電位点と第2電位点との間にあり、第2抵抗器は、第2分岐回路中で、第2電位点と第3電位点との間にある。この構成では、第1分岐回路中の第2電位点は、第1入力と結合されていて、かつ、第2分岐回路の第2電位点は、第2入力と結合されている。   In one configuration, the piezoelectric transformer is in the first branch circuit between the first potential point and the second potential point, and the first resistor is in the first branch circuit, the second potential point and the third potential point. It is between the potential points. The capacitive element is located between the first potential point and the second potential point in the second branch circuit, and the second resistor is located between the second potential point and the third potential point in the second branch circuit. between. In this configuration, the second potential point in the first branch circuit is coupled to the first input, and the second potential point of the second branch circuit is coupled to the second input.

時定数が等しいがゆえに、高域通過フィルタ中の信号は、制御部の周波数および振幅に依存せず、等しい振幅と等しい位相位置で生じる。これらを共に鑑みると、双方の信号が、同相電圧として差動増幅器の入力に現れ、その結果、これらの信号は差動増幅器によりフィルタがかけられ、したがって圧電トランスの入力容量の信号成分は、フィルタがかけられる。   Because the time constants are equal, the signal in the high-pass filter does not depend on the frequency and amplitude of the control unit, but occurs at the same amplitude and phase position. In view of these together, both signals appear at the input of the differential amplifier as a common-mode voltage, so that these signals are filtered by the differential amplifier, so that the signal component of the input capacitance of the piezoelectric transformer is filtered Is applied.

このようにして得られた信号は、閉回路中でフィードバックされ、圧電トランス制御の基礎となる。この目的のために、差動増幅器の出力は、フィードバック分岐回路を介して圧電トランスと結合されている。有利な場合には、フィードバック信号が、第1および第2分岐回路の第1電位点にかけられ、これにより、圧電トランスの入力電極がかけられる第3電位点は、基準電位(これは、接地と称されることもある)にあり、これによって、高域通過フィルタの並列接続が存在する。   The signal thus obtained is fed back in a closed circuit and becomes the basis for controlling the piezoelectric transformer. For this purpose, the output of the differential amplifier is coupled to a piezoelectric transformer via a feedback branch circuit. Advantageously, a feedback signal is applied to the first potential point of the first and second branch circuit, so that the third potential point to which the input electrode of the piezoelectric transformer is applied is a reference potential (which is ground and This may result in a parallel connection of high-pass filters.

ある構成では、フィードバック分岐回路中に、さらなる増幅器が設けられていて、これが、圧電トランスの制御電圧を準備しうる。フィードバック分岐回路中では、振幅閉ループ制御部が設けられていることができ、これは、上述のさらなる増幅器よりも上流に接続されている。   In one configuration, an additional amplifier is provided in the feedback branch circuit, which may provide a control voltage for the piezoelectric transformer. In the feedback branch circuit, an amplitude closed loop control can be provided, which is connected upstream from the further amplifier described above.

ある構成では、差動増幅器の出力は、パルス幅変調器と、2つの電位点間で直列接続された2つのスイッチング素子とを介して、圧電トランスに結合されている。スイッチング素子は、パルス幅信号により制御されているが、これは、スイッチのうちの1つが、パルス幅信号に応じて隣接する基準電位と導通して連結されていることにより行われる。スイッチング素子間では、圧電トランス用の制御電圧が検知される。この装置は、方形波パルス幅信号を増幅する。   In one configuration, the output of the differential amplifier is coupled to a piezoelectric transformer via a pulse width modulator and two switching elements connected in series between two potential points. The switching element is controlled by a pulse width signal, which is achieved by one of the switches being connected in conduction with an adjacent reference potential according to the pulse width signal. A control voltage for the piezoelectric transformer is detected between the switching elements. This apparatus amplifies a square wave pulse width signal.

有利である場合には、回路装置は、差動増幅器の出力にある信号を戻す電圧閉ループ制御回路を有し、かつ、圧電トランスを通る電流を戻す電流閉ループ制御回路を有し、その結果、検出された電流および電圧は、制御において考慮される。戻された信号は、目標信号と比較される。この比較に応じて圧電トランスの制御が変更される。   If advantageous, the circuit arrangement has a voltage closed loop control circuit that returns the signal at the output of the differential amplifier and a current closed loop control circuit that returns the current through the piezoelectric transformer, so that the detection The measured current and voltage are taken into account in the control. The returned signal is compared with the target signal. The control of the piezoelectric transformer is changed according to this comparison.

対応する方法は、第1分岐回路中にあり、かつ入力容量を有する圧電トランスを制御する方法であるが、この方法は、第1分岐回路と入力容量を補償する第2分岐回路との間の電圧差を検出する工程と、フィードバック閉回路中で、圧電トランスにフィードバックする工程とを含む。この閉回路中には、もちろんさらなる部品が設けられていることが可能である。   The corresponding method is to control a piezoelectric transformer that is in the first branch circuit and has an input capacitance, but this method is between the first branch circuit and the second branch circuit that compensates the input capacitance. Detecting a voltage difference and feeding back to the piezoelectric transformer in a feedback closed circuit. Of course, further components can be provided in this closed circuit.

この方法では、第1分岐回路が、圧電トランスと第1抵抗器との直列接続を有し、これらの圧電トランスと第1抵抗器との間で、電位が検知され、第2分岐回路は、容量素子と第2抵抗器との直列接続を有し、これらの容量素子と第2抵抗器との間で、電位が検知される。この際、第2分岐回路の容量素子と第2抵抗器からの間の直列接続の時定数は、第1分岐回路の入力容量と第1抵抗器からの直列接続の時定数に等しいまたはほぼ等しい。   In this method, the first branch circuit has a series connection of a piezoelectric transformer and a first resistor, a potential is detected between the piezoelectric transformer and the first resistor, and the second branch circuit is A capacitive element and a second resistor are connected in series, and a potential is detected between the capacitive element and the second resistor. At this time, the time constant of the series connection between the capacitive element of the second branch circuit and the second resistor is equal to or substantially equal to the time constant of the series connection from the input capacitance of the first branch circuit and the first resistor. .

以下に、本発明を、図面を参照して、実施形態に基づいて説明する。   Hereinafter, the present invention will be described based on embodiments with reference to the drawings.

圧電トランス用の制御回路の概略図である。It is the schematic of the control circuit for piezoelectric transformers. 圧電トランスを制御する回路装置の回路図である。It is a circuit diagram of the circuit device which controls a piezoelectric transformer. 差動増幅器の回路構成図である。It is a circuit block diagram of a differential amplifier. 圧電トランスを制御するさらなる回路装置の回路図である。FIG. 6 is a circuit diagram of a further circuit device for controlling the piezoelectric transformer. 圧電トランスを制御するさらに別の回路装置の回路図である。It is a circuit diagram of another circuit device which controls a piezoelectric transformer.

図1は、圧電トランスPT用の制御回路の概略図である。以下の実施形態では、まず、制御回路中で圧電トランスPTを制御するための基本的な考察を明確にするが、この制御回路において、2つの増幅器100、200が閉回路で連結されていて、圧電トランスPTは、直列素子として採用されている。   FIG. 1 is a schematic diagram of a control circuit for the piezoelectric transformer PT. In the following embodiment, first, a basic consideration for controlling the piezoelectric transformer PT in the control circuit will be clarified. In this control circuit, two amplifiers 100 and 200 are connected in a closed circuit, The piezoelectric transformer PT is employed as a series element.

この種の回路装置により制御される圧電トランスPTの挙動を、単純化した等価回路図(ESB)により説明するが、これは、圧電トランスPTの幾何学的なサイズ、ならびに、材料の誘電、弾性および圧電の材料定数を考慮する。等価回路図の部品は、例えばインピーダンス計測の枠内で決定されうる。   The behavior of the piezoelectric transformer PT controlled by this type of circuit device is explained by a simplified equivalent circuit diagram (ESB), which is the geometric size of the piezoelectric transformer PT, as well as the dielectric and elasticity of the material. And the piezoelectric material constant. The components of the equivalent circuit diagram can be determined within the frame of impedance measurement, for example.

この等価回路図は、容量素子Cs、誘導素子Ls、抵抗器Rsを備えた損失の多い直列発振回路6を含む。直列発振回路6に並列に容量素子Cpが接続されていて、これが、圧電トランスPTの入力容量に相応する。この入力容量Cpは、構成に応じた寄生容量であり、(外部の)全電流に有意に作用する。   This equivalent circuit diagram includes a lossy series oscillation circuit 6 including a capacitive element Cs, an inductive element Ls, and a resistor Rs. A capacitive element Cp is connected in parallel to the series oscillation circuit 6, and this corresponds to the input capacitance of the piezoelectric transformer PT. This input capacitance Cp is a parasitic capacitance according to the configuration and significantly affects the (external) total current.

圧電トランスPTを共振周波数で励起させるのは、自励振動を行い、かつ、フィードバックされる線形の増幅器100を用いて行われうる。直列共振周波数または並列共振周波数へ励起するために、圧電トランスPTは、小さな出力抵抗で、線形の増幅器200により制御される。共振時に圧電トランスPTにおいて過電流が生じる。圧電トランスPTを通る電流は、分流器として機能する抵抗器(図1中では図示せず)を介して、電圧として表示することができ、したがって、励起増幅器の入力へと供給されることができる。   Excitation of the piezoelectric transformer PT at a resonance frequency can be performed using a linear amplifier 100 that performs self-excited vibration and is fed back. In order to excite the series resonant frequency or the parallel resonant frequency, the piezoelectric transformer PT is controlled by the linear amplifier 200 with a small output resistance. Overcurrent occurs in the piezoelectric transformer PT during resonance. The current through the piezoelectric transformer PT can be displayed as a voltage through a resistor (not shown in FIG. 1) that functions as a shunt, and can therefore be supplied to the input of the excitation amplifier. .

共振周波数へ励起するための位相条件は、これにより、入力容量Cpの影響に基づく制限がある場合でも満たされている。振幅条件は、実践においては、圧電トランスPT中の損失を補償するのに必要であるよりも少し大きい増幅係数を必要とする。2つの増幅器を備えたこの種の励起回路は、文献では、「バトラー」回路と称されている。   Thereby, the phase condition for exciting to the resonance frequency is satisfied even when there is a limit based on the influence of the input capacitance Cp. The amplitude condition in practice requires an amplification factor that is slightly larger than is necessary to compensate for the loss in the piezoelectric transformer PT. This type of excitation circuit with two amplifiers is referred to in the literature as a “Butler” circuit.

入力容量Cpがあるがゆえに、フィードバックに必要とされる電流は、直列発振回路6により、直接検出用に入手可能ではない。しかし、励起回路用に通過するフィードバック信号を発生させるために、入力容量Cpの影響を補償するための回路が必要である。   Due to the input capacitance Cp, the current required for feedback is not available for direct detection by the series oscillation circuit 6. However, a circuit for compensating for the influence of the input capacitance Cp is required to generate a feedback signal that passes for the excitation circuit.

図2は、この種の補償を有する圧電トランスPTを制御するための回路装置の回路図である。   FIG. 2 is a circuit diagram of a circuit device for controlling a piezoelectric transformer PT having this type of compensation.

この回路装置は、圧電トランスPTと第1抵抗器Rとの直列接続を備えた第1分岐回路1、および、容量素子Ckと第2抵抗器Rkとの直列接続を備えた第2分岐回路2を有する。第2分岐回路2は、圧電トランスPTの入力容量Cpの影響を補償するために機能する。   This circuit device includes a first branch circuit 1 having a series connection of a piezoelectric transformer PT and a first resistor R, and a second branch circuit 2 having a series connection of a capacitive element Ck and a second resistor Rk. Have The second branch circuit 2 functions to compensate for the influence of the input capacitance Cp of the piezoelectric transformer PT.

圧電トランスPTは、第1分岐回路1の第1電位点11と第2電位点12との間にあり、第1抵抗器Rは、第1分岐回路1の第2電位点12と第3電位点13との間にある。第3電位点13は、基準電位でもあり、接地とも称されうる。容量素子Ckは、第2分岐回路2中の第1電位点21と第2電位点22との間にあり、第2抵抗器Ckは、第2分岐回路2中の第2電位点22と第3電位点23との間にある。第3電位点23は、基準電位にある。第1および第2分岐回路1、2は、並列接続されている。   The piezoelectric transformer PT is between the first potential point 11 and the second potential point 12 of the first branch circuit 1, and the first resistor R is the second potential point 12 and the third potential of the first branch circuit 1. Between point 13. The third potential point 13 is also a reference potential and can also be referred to as ground. The capacitive element Ck is located between the first potential point 21 and the second potential point 22 in the second branch circuit 2, and the second resistor Ck is connected to the second potential point 22 in the second branch circuit 2 and the second potential point 22. Between the three potential points 23. The third potential point 23 is at the reference potential. The first and second branch circuits 1 and 2 are connected in parallel.

さらに、この回路装置は、第1入力31と、反転第2入力32と、出力33とを備えた差動増幅器3を有する。第1入力31は、第1分岐部1中の第2電位点12と連結されている。第2入力32は、第2分岐部2中の第2電位点22と連結されている。あるいは、電位点12、22は、さらなる部品を介して、入力31、32と結合されていることが可能である。差動増幅器3は、ここにある入力信号の差を増幅し、出力側で対応する信号を提供する。出力電圧は、最適なコモンモード(同相)阻止を行う理想的な差動増幅器では、電圧差にのみ依存し、双方の掛けられた電圧の絶対値には依存しない。   Further, the circuit device includes a differential amplifier 3 having a first input 31, an inverting second input 32, and an output 33. The first input 31 is connected to the second potential point 12 in the first branch 1. The second input 32 is connected to the second potential point 22 in the second branch 2. Alternatively, the potential points 12, 22 can be coupled to the inputs 31, 32 via additional components. The differential amplifier 3 amplifies the difference between the input signals here and provides a corresponding signal on the output side. In an ideal differential amplifier with optimal common-mode blocking, the output voltage depends only on the voltage difference and not on the absolute value of the voltages applied to both.

回路装置は、さらに振幅閉ループ制御部4を有し、これは、入力側にある信号の振幅を変化させる。振幅が緩和される場合、振幅制限器とも称される。振幅閉ループ制御部4の実施形態では、線形または非線形の信号影響がありうる。振幅閉ループ制御部4の入力41は、差動増幅器3の出力33と連結されている。   The circuit device further has an amplitude closed-loop control unit 4 that changes the amplitude of the signal on the input side. When the amplitude is relaxed, it is also referred to as an amplitude limiter. In embodiments of the amplitude closed loop controller 4, there may be linear or non-linear signal effects. The input 41 of the amplitude closed loop control unit 4 is connected to the output 33 of the differential amplifier 3.

さらに、この回路装置は、さらなる増幅器5を有し、これは、入力側の信号Ueを、係数V0分だけ増幅する。増幅器5の入力51は、振幅閉ループ制御部4の出力42と連結されている。増幅器5の出力52は、第1および第2分岐回路1、2の第1電位点11、21と連結されていて、その結果、増幅器5の出力電圧Uaは、第1分岐回路1を介しても、第2分岐回路2を介してもかけられている。あるいは、増幅器5の出力52は、第1電位点11、21と、さらなる部品を介して結合されていることも可能である。   Furthermore, this circuit arrangement has a further amplifier 5, which amplifies the input signal Ue by a factor V0. An input 51 of the amplifier 5 is connected to an output 42 of the amplitude closed loop control unit 4. The output 52 of the amplifier 5 is connected to the first potential points 11 and 21 of the first and second branch circuits 1 and 2, and as a result, the output voltage Ua of the amplifier 5 passes through the first branch circuit 1. Is also applied via the second branch circuit 2. Alternatively, the output 52 of the amplifier 5 can be coupled to the first potential points 11, 21 via further components.

入力容量Cpと、分流器としてまたは分流抵抗器として機能する第1抵抗器Rとは、高域通過フィルタを形成し、また、補償分岐部として作用する第2分岐回路2の容量素子Ckと、第2抵抗器Rkとは、同様に高域通過フィルタを形成する。部品Ck、Rk、Rの部品のサイズは、双方の高域通過フィルタ分岐部が、同じ時定数τ=RC(すなわち、τ=R×Cpないしτ=Rk×Ck)を有し、従って、同じ限界周波数を有するように選択されている。差動増幅器3の入力31、32には、閉ループ制御部の周波数および振幅に依存せず、第2分岐回路2からの信号も、第1分岐回路1の高域通過フィルタからの信号も、同じ振幅と位相位置とを有するように現れる。このための前提条件は、入力容量Cpが、掛けられた電圧の振幅に依存しないという点である。   The input capacitor Cp and the first resistor R functioning as a shunt resistor or a shunt resistor form a high-pass filter, and the capacitive element Ck of the second branch circuit 2 acting as a compensation branch unit; Similarly to the second resistor Rk, a high-pass filter is formed. The component sizes of components Ck, Rk, R have the same time constant τ = RC (ie, τ = R × Cp to τ = Rk × Ck), so both are the same Selected to have a critical frequency. The inputs 31 and 32 of the differential amplifier 3 do not depend on the frequency and amplitude of the closed loop control unit, and the signal from the second branch circuit 2 and the signal from the high-pass filter of the first branch circuit 1 are the same. It appears to have an amplitude and a phase position. A prerequisite for this is that the input capacitance Cp does not depend on the amplitude of the applied voltage.

これらを共に鑑みると、これらの双方の信号は、同相電圧として、差動増幅器3の入力側に生じ、この差動増幅器により抑制され、その結果、直列発振回路6の信号の大きさのみが増幅される。理想的な条件下では、差動増幅器3は、圧電トランスPTの等価回路図に少なくともほぼ対応する正位相フィードバック信号を供給する。   Considering both of these, both of these signals are generated as an in-phase voltage on the input side of the differential amplifier 3 and are suppressed by the differential amplifier. As a result, only the signal magnitude of the series oscillation circuit 6 is amplified. Is done. Under ideal conditions, the differential amplifier 3 provides a positive phase feedback signal corresponding at least approximately to the equivalent circuit diagram of the piezoelectric transformer PT.

図3は、差動増幅器3の1つの回路構成(テスト回路)を示すが、これは、図2に提示した回路構成とは以下の点が異なる。   FIG. 3 shows one circuit configuration (test circuit) of the differential amplifier 3, which differs from the circuit configuration presented in FIG. 2 in the following points.

差動増幅器3の第1入力31および第2入力32と、第2電位節点12、22との間には、それぞれ抵抗器R1が接続されている。さらに、第1入力31と基準電位との間には、さらなる抵抗器R2が接続されている。第2入力32と出力33との間にも、さらなる抵抗器R2が接続されている。R1およびR2の抵抗値を選択することにより、これらの抵抗値の商に依存する増幅係数を設定しうる、これは。図示した回路図が、図2中に提示したような増幅器閉回路の1部分でありうることに留意されたい。   Resistors R1 are connected between the first input 31 and the second input 32 of the differential amplifier 3 and the second potential nodes 12 and 22, respectively. Furthermore, a further resistor R2 is connected between the first input 31 and the reference potential. A further resistor R2 is also connected between the second input 32 and the output 33. By selecting the resistance values of R1 and R2, an amplification factor that depends on the quotient of these resistance values can be set. It should be noted that the circuit diagram shown can be part of an amplifier closed circuit as presented in FIG.

この種の閉回路では、電源電圧Uaをかけた後、発振が、閉じたフィードバック閉回路中の電気的ノイズの結果として聞こえる。前提条件は、位相−振幅条件以外に、少なくとも小さい信号の場合に、十分な帯域幅を持った線形増幅器の存在である。増幅器は、閉ループ制御の目的で望ましい場合を除いて、追加的な位相シフトを引き起こすことはない。振幅がより高い場合には、振幅制限の意味合いでの非線形性が存在し、これが望まれうる。振幅制限は、増幅器の入力においても可能である。図2は、差動増幅器3の出力側での振幅制限4を示す。   In this type of closed circuit, after applying the supply voltage Ua, oscillation is heard as a result of electrical noise in the closed feedback closed circuit. A prerequisite is the presence of a linear amplifier with sufficient bandwidth, at least for small signals, in addition to the phase-amplitude condition. The amplifier does not cause an additional phase shift unless it is desirable for closed loop control purposes. If the amplitude is higher, there is a non-linearity in the sense of amplitude limitation, which may be desired. Amplitude limiting is also possible at the amplifier input. FIG. 2 shows an amplitude limit 4 on the output side of the differential amplifier 3.

フィードバック分岐回路中へ振幅閉ループ制御部4を挿入することにより、励起部信号を正弦波曲線に保ち続けることが可能であり、その結果、高調波が回避される。この種の振幅閉ループ制御は、電流振幅の計測と、目標値との比較と、これに続くフィードバック閉回路の増幅係数の続く変化を介して行われうる。この装置は、増幅器の帯域幅内で、圧電トランスPTが最高の等級すなわち最高の閉回路増幅を有するような周波数で振動する。この周波数が、所望の動作周波数ではない場合には、フィードバック閉回路中に、(不図示の)帯域通過フィルタが取り付けられうる。これにより、可能である不要共振が選択的に抑制される。   By inserting the amplitude closed loop controller 4 into the feedback branch circuit, it is possible to keep the exciter signal in a sinusoidal curve, so that harmonics are avoided. This kind of amplitude closed-loop control can be performed through measurement of the current amplitude, comparison with the target value, and subsequent changes in the amplification factor of the feedback closed circuit. This device oscillates within the bandwidth of the amplifier at a frequency such that the piezoelectric transformer PT has the highest grade, ie the highest closed circuit amplification. If this frequency is not the desired operating frequency, a bandpass filter (not shown) may be installed in the feedback closed circuit. This selectively suppresses unnecessary resonance that is possible.

上述の概念は、制御回路の様々な変形例または様々なタイプに採用可能である。
図4は、圧電トランスの制御のための代替的な回路装置の概略的な回路図である。
The concept described above can be applied to various variations or types of control circuits.
FIG. 4 is a schematic circuit diagram of an alternative circuit device for controlling a piezoelectric transformer.

この回路装置は、計測回路内に圧電トランスPTを有するが、この圧電トランスの電流Iは、抵抗器Rを介して流れる。抵抗器Rを介して電流Iに比例する電圧が、増幅器7にかけられ、その出力が、パルス幅変調器8に結合されている。このパルス幅変調器の出力信号は、パルス幅信号すなわち方形波信号であり、この方形波パルスの負荷時間率すなわち方形波パルスの幅が変調される。このパルス幅信号により、ハーフブリッジ回路が制御される。この回路において、電源電圧Uは、直列接続された2つのスイッチング素子54、55(例えば、パワーMOSFET)を介してかけられる。第1スイッチング素子54は、給電電位と連結されている。第2スイッチング素子55は、基準電位と連結されている。出力電流を平滑化する誘導素子Lを介して、圧電トランスPTの入力電極は、スイッチング素子54、55間の電位点に繋がれる。   This circuit device has a piezoelectric transformer PT in the measurement circuit, and a current I of this piezoelectric transformer flows through a resistor R. A voltage proportional to the current I is applied to the amplifier 7 via the resistor R, and its output is coupled to the pulse width modulator 8. The output signal of the pulse width modulator is a pulse width signal, that is, a square wave signal, and the load time ratio of the square wave pulse, that is, the width of the square wave pulse is modulated. The half bridge circuit is controlled by this pulse width signal. In this circuit, the power supply voltage U is applied via two switching elements 54 and 55 (for example, power MOSFETs) connected in series. The first switching element 54 is connected to the power supply potential. The second switching element 55 is connected to the reference potential. The input electrode of the piezoelectric transformer PT is connected to the potential point between the switching elements 54 and 55 through the induction element L that smoothes the output current.

パルス幅信号は、スイッチング素子のうちの1つ54を制御し、反転パルス幅信号は、他方のスイッチング素子55を制御し、その結果、スイッチング素子54、55のうちのいずれかが、常に導通状態であり、逆に、他方は非導通状態である。第1スイッチング素子54が導通状態である場合には、電源電圧Uが、スイッチング素子54、55間の電位点にかけられる。第2スイッチング素子55が導通状態にある場合には、基準電位が、スイッチング素子54、55間の電位点にある。   The pulse width signal controls one of the switching elements 54 and the inverted pulse width signal controls the other switching element 55, so that one of the switching elements 54, 55 is always in a conducting state. Conversely, the other is in a non-conductive state. When the first switching element 54 is in a conductive state, the power supply voltage U is applied to the potential point between the switching elements 54 and 55. When the second switching element 55 is in a conductive state, the reference potential is at a potential point between the switching elements 54 and 55.

この制御は、以下のように、刺激を与えられる。圧電トランスPTが、その直列共振周波数または並列共振周波数fsで励起されると、より多量の電流が、電力増幅器も通って流れる。寄生入力容量Cpを通る電流がこれに加わる。最終段トランジスタを備えた増幅器中では、AB/B級作動で、圧電トランスPTの構成サイズに応じて、著しい損失電力が現れる。   This control is stimulated as follows. When the piezoelectric transformer PT is excited at its series resonance frequency or parallel resonance frequency fs, a larger amount of current flows through the power amplifier. This adds a current through the parasitic input capacitance Cp. In an amplifier having a final stage transistor, significant power loss appears depending on the configuration size of the piezoelectric transformer PT in AB / B class operation.

1つの可能な救済策は、D級作動(スイッチモード)での最終段の作動である。トランジスタは、スイッチ54、55として働き、誘導素子Lは、出力電流を平滑化する。   One possible remedy is the final stage operation in class D operation (switch mode). The transistors act as switches 54 and 55, and the inductive element L smoothes the output current.

図5は、図4で提示した概念に基づいていた、入力容量補償を行う回路装置の概略回路図である。これは、D級最終段(スイッチモード)を備えた圧電トランス用の発振器回路である。   FIG. 5 is a schematic circuit diagram of a circuit device that performs input capacitance compensation based on the concept presented in FIG. This is an oscillator circuit for a piezoelectric transformer having a class D final stage (switch mode).

この回路概念に線形増幅器の外部挙動を与えることは、発振開始に必要であるが、このために、パルス幅変調器8が閉ループ制御と共に必要である。   Giving this circuit concept the external behavior of a linear amplifier is necessary for the start of oscillation, and for this, the pulse width modulator 8 is necessary with closed-loop control.

ここで、一定の電流脈動率(デルタI)と、内部電流閉ループ制御部とを備えたクロックで動作する最終段の作動が推奨される。この閉ループ制御部の内部で、最大の制御電流の制限が行われうる。これにより、常に、出力における無条件の短絡耐性が存在している。   Here, the operation of the last stage which operates with a clock having a constant current pulsation rate (Delta I) and an internal current closed loop control unit is recommended. The maximum control current can be limited within the closed loop control unit. Thereby, there is always an unconditional short-circuit tolerance at the output.

外部電圧閉ループ制御部は、増幅器の出力において、所望の電圧Uaが生じるように電流の目標値を設定する。   The external voltage closed loop control unit sets a target value of current so that a desired voltage Ua is generated at the output of the amplifier.

この種の回路装置を図5に示す。D級最終段の動作周波数は、特筆すべきことに、圧電トランスPTの共振周波数を上回っているべきである。係数10以上が望ましい。   This type of circuit device is shown in FIG. The operating frequency of the D-stage final stage should be notably higher than the resonance frequency of the piezoelectric transformer PT. A coefficient of 10 or more is desirable.

給電電位と基準電位との間のコンデンサCvは、誘導素子Lと連結して、圧電トランス(Q=CU=it)を通る電流用のメモリとして機能する。   The capacitor Cv between the power supply potential and the reference potential is connected to the induction element L and functions as a memory for current passing through the piezoelectric transformer (Q = CU = it).

回路装置は、圧電トランスPTと、分流器として機能する第1抵抗器Rとの直列接続を備えた第1分岐回路1を有する。第1分岐回路1は、容量素子Ckと第2抵抗器Rkとの直列接続を備えた分岐回路2と並列接続されている。各分岐回路1、2の部品PTと部品Rとの間、ないし、部品Ckと部品Rkとの間で、信号が検知され、差動増幅器3に供給される。出力側では、振幅閉ループ制御部4または振幅制限器が設けられていて、その出力信号が、第1減算器素子91にかけられる。第1減算器素子91では、同様に、誘導素子にしたがって検知される目標電圧がかけられる。減算器素子91は、出力側で2つの入力信号の差を準備する。出力側で、この減算器は、閉ループ制御部10と連結されていて、この閉ループ制御部が、減算器91にある信号の差を変化させ、とりわけ増幅させる。結果として生じる電圧は、制限器4を介して、目標値として第2減算器素子92に供給され、ここで、圧電トランスPTを通る電流に比例する電圧が、第1抵抗器Rを介してかけられる。結果として生じる減算器素子92の出力側での目標値と現在値との差異が、信号発生器8に結合されて、この信号発生器は、図4において既に述べたように、直列接続された2つのスイッチング素子54、55で、ハーフブリッジ回路の制御をするためのパルスモード信号を発生させる。
The circuit device includes a first branch circuit 1 having a series connection of a piezoelectric transformer PT and a first resistor R that functions as a shunt. The first branch circuit 1 is connected in parallel to a branch circuit 2 having a series connection of a capacitive element Ck and a second resistor Rk. A signal is detected between the component PT and the component R of each branch circuit 1, 2, or between the component Ck and the component Rk, and supplied to the differential amplifier 3. On the output side, the amplitude closed loop control unit 4 or the amplitude limiter is provided, and the output signal is applied to the first subtractor element 91. Similarly, in the first subtractor element 91, a target voltage detected according to the induction element L is applied. The subtractor element 91 prepares the difference between the two input signals on the output side. On the output side, this subtractor is connected to a closed loop control unit 10 which changes and in particular amplifies the signal difference in the subtractor 91. The resulting voltage is supplied via the limiter 4 to the second subtractor element 92 as a target value, where a voltage proportional to the current through the piezoelectric transformer PT is applied via the first resistor R. It is done. The resulting difference between the target value on the output side of the subtractor element 92 and the current value is coupled to the signal generator 8, which is connected in series as already described in FIG. Two switching elements 54 and 55 generate a pulse mode signal for controlling the half-bridge circuit.

この回路装置は、電圧を閉ループ制御するためのフィードバック閉回路Iも有するが、ここでは、励起部電圧と、差動増幅器における振幅閉ループ制御された出力電圧とが、第1減算器素子91により比較され、その結果が、減算器素子92に導かれる。電流の閉ループ制御のための第2のフィードバック閉回路IIは、目標電流に比例する値を、現在電流
と比例する電圧と、分流器Rを介して比較し、その結果に応じて、圧電トランスPTを制御する。
This circuit device also has a feedback closed circuit I for closed-loop control of the voltage. Here, the excitation voltage and the output voltage subjected to amplitude closed-loop control in the differential amplifier are compared by the first subtractor element 91. The result is guided to the subtractor element 92. The second feedback closed circuit II for closed loop control of the current compares a value proportional to the target current with a voltage proportional to the current current via the shunt R, and according to the result, the piezoelectric transformer PT To control.

ここで説明した補償概念は、別の様式の制御回路と組み合わせることも可能である。圧電トランスPTの変数を、補償分岐部2と、差動増幅器3とを用いて検出し、制御部中に供給することのみが必要である。   The compensation concept described here can also be combined with other types of control circuits. It is only necessary to detect the variable of the piezoelectric transformer PT using the compensation branch unit 2 and the differential amplifier 3 and supply it to the control unit.

線形の増幅器の代わりに、これ以外の様式の増幅器の様式、例えば切り替え閉ループ制御増幅器を備えた設計を用いることも可能である。   Instead of a linear amplifier, it is also possible to use other types of amplifier styles, for example designs with switched closed-loop control amplifiers.

これらの実施形態の特徴を組み合わせることも可能であることにも留意すべきである。さらに、この概念は、これ以外の圧電製品に応用することも可能である。   It should also be noted that the features of these embodiments can be combined. Furthermore, this concept can be applied to other piezoelectric products.

PT 圧電トランス
R,Rk,Rs,R1,R2 抵抗器
Cp 入力容量
Ck,Cs,Cv 容量素子
L,Ls 誘導素子
1,2 分岐回路
3,5,7,100,200 増幅器
4 振幅閉ループ制御回路
6 直列発振回路
11,12,13,21,22,23 電位点
31,32,41,51 入力
33,42,52 出力
54,55 スイッチング素子
91,92 減算器素子
PT Piezoelectric transformer R, Rk, Rs, R1, R2 Resistor Cp Input capacitance Ck, Cs, Cv Capacitance element L, Ls Inductive element 1, 2, Branch circuit 3, 5, 7, 100, 200 Amplifier 4 Amplitude closed loop control circuit 6 Series oscillation circuit 11, 12, 13, 21, 22, 23 Potential point 31, 32, 41, 51 Input 33, 42, 52 Output 54, 55 Switching element 91, 92 Subtractor element

Claims (10)

・入力容量(Cp)を有する圧電トランス(PT)を備えた第1分岐回路(1)と、
・前記入力容量(Cp)を補償する第2分岐回路(2)と、
・前記第1分岐回路(1)と結合されている第1入力(31)と、前記第2分岐回路(2)と結合されている第2入力(32)とを備えた差動増幅器(3)と、
電圧閉ループ制御回路(I)と、電流閉ループ制御回路(II)とを備え、
前記第1分岐回路(1)は、前記圧電トランス(PT)と第1抵抗器(R)との直列接続を有し、
前記第2分岐回路(2)は、容量素子(Ck)と第2抵抗器(Rk)との直列接続を有し、
・前記圧電トランス(PT)は、前記第1分岐回路(1)中で、第1電位点(11)と第2電位点(12)との間にあり、
・前記第1抵抗器(R)は、前記第1分岐回路(1)中で、前記第2電位点(12)と第3電位点(13)との間にあり、
・前記容量素子(Ck)は、前記第2分岐回路(2)中で、第1電位点(21)と第2電位点(22)との間にあり、
・前記第2抵抗器(Rk)は、前記第2分岐回路(2)中で、前記第2電位点(22)と第3電位点(23)との間にあり、
・前記第1分岐回路(1)中の前記第2電位点(12)は、前記第1入力(31)と結合されていて、かつ、前記第2分岐回路(2)中の前記第2電位点(22)は、前記第2入力(32)と結合されていて、
・前記第1分岐回路(1)中の前記第1電位点(11)は、前記第2分岐回路(2)中の前記第1電位点(21)と結合されていて、かつ、前記第1分岐回路(1)中の前記第3電位点(13)は、前記第2分岐回路(2)中の前記第3電位点(23)と結合されていて、
前記差動増幅器(3)の出力(33)から出力された信号が前記電圧閉ループ制御回路(I)にフィードバックされ、
前記圧電トランス(PT)を通る電流に比例する信号が前記電流閉ループ制御回路(II)にフィードバックされる、
回路装置。
A first branch circuit (1) comprising a piezoelectric transformer (PT) having an input capacitance (Cp);
A second branch circuit (2) for compensating the input capacitance (Cp);
A differential amplifier (3) comprising a first input (31) coupled to the first branch circuit (1) and a second input (32) coupled to the second branch circuit (2); )When,
A voltage closed loop control circuit (I) and a current closed loop control circuit (II);
The first branch circuit (1) has a series connection of the piezoelectric transformer (PT) and a first resistor (R),
The second branch circuit (2) has a series connection of a capacitive element (Ck) and a second resistor (Rk),
The piezoelectric transformer (PT) is between the first potential point (11) and the second potential point (12) in the first branch circuit (1);
The first resistor (R) is between the second potential point (12) and the third potential point (13) in the first branch circuit (1);
The capacitive element (Ck) is between the first potential point (21) and the second potential point (22) in the second branch circuit (2);
The second resistor (Rk) is between the second potential point (22) and the third potential point (23) in the second branch circuit (2);
The second potential point (12) in the first branch circuit (1) is coupled to the first input (31) and the second potential in the second branch circuit (2); Point (22) is coupled to said second input (32),
The first potential point (11) in the first branch circuit (1) is coupled to the first potential point (21) in the second branch circuit (2), and the first potential point (11) The third potential point (13) in the branch circuit (1) is coupled to the third potential point (23) in the second branch circuit (2);
The signal output from the output (33) of the differential amplifier (3) is fed back to the voltage closed loop control circuit (I),
A signal proportional to the current through the piezoelectric transformer (PT) is fed back to the current closed loop control circuit (II).
Circuit device.
前記第2分岐回路(2)の前記容量素子(Ck)と前記第2抵抗器(Rk)との前記直列接続の時定数は、前記第1分岐回路(1)の前記入力容量(Cp)と前記第1抵抗器(R)との前記直列接続の時定数に、等しいまたはほぼ等しい請求項1に記載の回路装置。   The time constant of the series connection of the capacitive element (Ck) of the second branch circuit (2) and the second resistor (Rk) is the same as the input capacitance (Cp) of the first branch circuit (1). The circuit device according to claim 1, wherein the time constant of the series connection with the first resistor (R) is equal to or substantially equal to the time constant. 容量素子(Cs)と、誘導素子(Ls)と、抵抗器(Rs)とを備えた直列発振回路(6)を有する前記圧電トランス(PT)の等価回路図中では、前記入力容量(Cp)が、前記直列発振回路(6)に並列接続されている容量素子(Cp)に対応する請求項1または請求項2に記載の回路装置。   In the equivalent circuit diagram of the piezoelectric transformer (PT) having a series oscillation circuit (6) including a capacitive element (Cs), an inductive element (Ls), and a resistor (Rs), the input capacitance (Cp) Corresponds to the capacitive element (Cp) connected in parallel to the series oscillation circuit (6). 前記差動増幅器(3)の出力(33)は、フィードバック分岐回路を介して前記圧電トランス(PT)と結合されている請求項1から請求項3のいずれか1項に記載の回路装置。   The circuit device according to any one of claims 1 to 3, wherein an output (33) of the differential amplifier (3) is coupled to the piezoelectric transformer (PT) through a feedback branch circuit. フィードバック信号が、前記第1および前記第2分岐回路(1、2)の前記第1電位点(11、21)にかけられる請求項4に記載の回路装置。   The circuit arrangement according to claim 4, wherein a feedback signal is applied to the first potential point (11, 21) of the first and second branch circuits (1, 2). 前記フィードバック分岐回路中に、さらなる増幅器(5、54、55)がある請求項4または請求項5に記載の回路装置。   6. The circuit arrangement according to claim 4, wherein there is a further amplifier (5, 54, 55) in the feedback branch circuit. 前記フィードバック分岐回路中に、振幅閉ループ制御部(4)がある請求項4〜請求項6のいずれか1項に記載の回路装置。   The circuit device according to any one of claims 4 to 6, wherein an amplitude closed loop control unit (4) is provided in the feedback branch circuit. 前記差動増幅器(3)の前記出力(33)が、パルス幅変調器(8)と、2つの電位点の間で直列接続された2つのスイッチング素子(54、55)とを介して、前記圧電トランス(PT)に結合されている請求項4〜請求項7のいずれか1項に記載の回路装置。   The output (33) of the differential amplifier (3) passes through a pulse width modulator (8) and two switching elements (54, 55) connected in series between two potential points. The circuit device according to claim 4, wherein the circuit device is coupled to a piezoelectric transformer (PT). 第1分岐回路(1)中にある、入力容量(Cp)を有する圧電トランス(PT)を制御する方法であって、前記方法は、前記第1分岐回路(1)と、前記入力容量(Cp)を補償する第2分岐回路(2)との間の電圧差を検出する工程と、フィードバック閉回路中で、前記圧電トランス(PT)にフィードバックする工程とを含み、
前記第1分岐回路(1)は、前記圧電トランス(PT)と第1抵抗器(R)との直列接続を有し、
前記第2分岐回路(2)は、容量素子(Ck)と第2抵抗器(Rk)との直列接続を有し、
前記圧電トランス(PT)は、前記第1分岐回路(1)中で、第1電位点(11)と第2電位点(12)との間にあり、
前記第1抵抗器(R)は、前記第1分岐回路(1)中で、前記第2電位点(12)と第3電位点(13)との間にあり、
前記容量素子(Ck)は、前記第2分岐回路(2)中で、第1電位点(21)と第2電位点(22)との間にあり、
前記第2抵抗器(Rk)は、前記第2分岐回路(2)中で、前記第2電位点(22)と第3電位点(23)との間にあり、
差動増幅器(3)の第1入力(31)が、前記第1分岐回路(1)の前記第2電位点に結合され、前記差動増幅器(3)の第2入力(32)が、前記第2分岐回路()の前記第2電位点に結合され、
前記第1分岐回路(1)中の前記第1電位点(11)は、前記第2分岐回路(2)中の前記第1電位点(21)と結合されていて、かつ、前記第1分岐回路(1)中の前記第3電位点(13)は、前記第2分岐回路(2)中の前記第3電位点(23)と結合されており、
前記フィードバック閉回路は、電圧閉ループ制御回路(I)と、電流閉ループ制御回路(II)とを備え、
前記電圧差を検出する工程において、前記第1分岐回路(1)の前記第2電位点と、前記第2分岐回路()の前記第2電位点との間の電圧差が検知され、
前記フィードバックする工程において、前記差動増幅器(3)の出力(33)から出力された信号が前記電圧閉ループ制御回路(I)にフィードバックされ、前記圧電トランス(PT)を通る電流に比例する信号が前記電流閉ループ制御回路(II)にフィードバックされる、方法。
A method of controlling a piezoelectric transformer (PT) having an input capacitance (Cp) in a first branch circuit (1), the method comprising the first branch circuit (1) and the input capacitance (Cp) And detecting a voltage difference with the second branch circuit (2) that compensates) and feeding back to the piezoelectric transformer (PT) in a feedback closed circuit,
The first branch circuit (1) has a series connection of the piezoelectric transformer (PT) and a first resistor (R),
The second branch circuit (2) has a series connection of a capacitive element (Ck) and a second resistor (Rk),
The piezoelectric transformer (PT) is between the first potential point (11) and the second potential point (12) in the first branch circuit (1),
The first resistor (R) is between the second potential point (12) and the third potential point (13) in the first branch circuit (1),
The capacitive element (Ck) is between the first potential point (21) and the second potential point (22) in the second branch circuit (2),
The second resistor (Rk) is between the second potential point (22) and the third potential point (23) in the second branch circuit (2),
A first input (31) of the differential amplifier (3) is coupled to the second potential point of the first branch circuit (1), and a second input ( 32 ) of the differential amplifier (3) is Coupled to the second potential point of the second branch circuit ( 2 );
The first potential point (11) in the first branch circuit (1) is coupled to the first potential point (21) in the second branch circuit (2) and is connected to the first branch point. The third potential point (13) in the circuit (1) is coupled to the third potential point (23) in the second branch circuit (2);
The feedback closed circuit includes a voltage closed loop control circuit (I) and a current closed loop control circuit (II),
In the step of detecting the voltage difference, a voltage difference between the second potential point of the first branch circuit (1) and the second potential point of the second branch circuit ( 2 ) is detected,
In the feedback step, the signal output from the output (33) of the differential amplifier (3) is fed back to the voltage closed loop control circuit (I), and a signal proportional to the current passing through the piezoelectric transformer (PT) is obtained. The method is fed back to the current closed loop control circuit (II).
前記第2分岐回路(2)の前記容量素子(Ck)と前記第2抵抗器(Rk)との間の直列接続の時定数は、前記第1分岐回路(1)の前記入力容量(Cp)と前記第1抵抗器(R)との間の直列接続の時定数に等しいまたはほぼ等しい請求項9に記載の方法。   The time constant of the series connection between the capacitive element (Ck) of the second branch circuit (2) and the second resistor (Rk) is the input capacitance (Cp) of the first branch circuit (1). The method according to claim 9, wherein the time constant is equal to or approximately equal to the time constant of the series connection between the first resistor and the first resistor.
JP2016504577A 2013-03-27 2014-03-19 Circuit apparatus and method for controlling piezoelectric transformer Expired - Fee Related JP6159472B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013103159.5 2013-03-27
DE102013103159.5A DE102013103159A1 (en) 2013-03-27 2013-03-27 Circuit arrangement and method for controlling a piezotransformer
PCT/EP2014/055515 WO2014154548A1 (en) 2013-03-27 2014-03-19 Circuit assembly and method for controlling a piezoelectric transformer

Publications (2)

Publication Number Publication Date
JP2016515794A JP2016515794A (en) 2016-05-30
JP6159472B2 true JP6159472B2 (en) 2017-07-05

Family

ID=50390064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016504577A Expired - Fee Related JP6159472B2 (en) 2013-03-27 2014-03-19 Circuit apparatus and method for controlling piezoelectric transformer

Country Status (6)

Country Link
US (1) US9705064B2 (en)
EP (1) EP2979311B1 (en)
JP (1) JP6159472B2 (en)
CN (1) CN105103318B (en)
DE (1) DE102013103159A1 (en)
WO (1) WO2014154548A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015112410A1 (en) 2015-07-29 2017-02-02 Epcos Ag Method for frequency control of a piezoelectric transformer and circuit arrangement with a piezoelectric transformer
DE102015119574A1 (en) 2015-11-12 2017-05-18 Epcos Ag Drive circuit and method for driving a piezoelectric transformer
DE102017105415B4 (en) 2017-03-14 2018-10-11 Epcos Ag Apparatus for generating a non-thermal atmospheric pressure plasma and method for frequency control of a piezoelectric transformer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657579A (en) * 1971-04-16 1972-04-18 Motorola Inc Power supply circuit employing piezoelectric voltage transforming device
JPH0236777A (en) * 1988-07-25 1990-02-06 Matsushita Electric Ind Co Ltd Driver for ultrasonic motor
EP0665600B1 (en) * 1994-01-27 1999-07-21 Hitachi Metals, Ltd. Discharge tube driving device and piezoelectric transformer therefor
JPH08210856A (en) 1994-11-18 1996-08-20 Yoshiro Tomikawa Detector using piezoelectric vibrator
JP2842526B2 (en) * 1996-08-01 1999-01-06 日本電気株式会社 Drive circuit for piezoelectric transformer
US5747914A (en) 1997-02-05 1998-05-05 Motorola Inc. Driving circuit for multisectional piezoelectric transformers using pulse-position-modulation/phase modulation
US5866968A (en) 1997-05-07 1999-02-02 Motorola Inc. Single-input phase locking piezoelectric transformer driving circuit
DE19825210C2 (en) 1998-04-23 2003-09-25 Gsg Elektronik Gmbh Circuit arrangement for dynamic control of ceramic solid state actuators
US6949867B1 (en) 2002-05-20 2005-09-27 Zippy Technology Corp. Multi-load driver circuit equipped with piezoelectric transformation circuits
JP4328600B2 (en) * 2003-11-14 2009-09-09 キヤノン株式会社 Current detection circuit and current detection method
JP4985626B2 (en) 2008-12-04 2012-07-25 トヨタ自動車株式会社 Sine wave generator
DE102010030791A1 (en) * 2010-07-01 2012-01-05 Endress + Hauser Gmbh + Co. Kg Device for determining and / or monitoring a process variable of a medium
US20140334192A1 (en) 2011-12-07 2014-11-13 Noliac A/S Piezoelectric power converter with bi-directional power transfer
DE102011090014A1 (en) * 2011-12-28 2013-07-04 Endress + Hauser Gmbh + Co. Kg Device for determining and / or monitoring at least one process variable

Also Published As

Publication number Publication date
DE102013103159A1 (en) 2014-10-02
CN105103318B (en) 2017-06-23
EP2979311B1 (en) 2019-02-20
CN105103318A (en) 2015-11-25
WO2014154548A1 (en) 2014-10-02
EP2979311A1 (en) 2016-02-03
JP2016515794A (en) 2016-05-30
US20160027987A1 (en) 2016-01-28
US9705064B2 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
EP2634914B1 (en) An oscillator circuit
JP5331508B2 (en) Voltage regulator
WO2010016167A1 (en) Reference frequency generating circuit, semiconductor integrated circuit, and electronic device
KR101863025B1 (en) Impedance matching device
JP2017521675A (en) Current transducer with fluxgate detector
JP2017521675A5 (en)
US9711706B2 (en) Piezoelectric element drive circuit
JP6159472B2 (en) Circuit apparatus and method for controlling piezoelectric transformer
JP2007066778A (en) High-frequency power source device
US8581563B2 (en) Power supply device
JP2002543435A (en) Current sensor operating according to compensation principle
RU2531871C1 (en) Quartz oscillator
CN105634266B (en) The control circuit of DC-to-dc converter
CN104285374B (en) Crystal or the clock generator of ceramic resonator and its filtration system
RU2707394C2 (en) Generator
JP2008103808A (en) Crystal oscillator
US8907714B2 (en) Switched capacitor circuit with switching loss compensation mechanism and compensation method thereof
JP7241489B2 (en) Piezoelectric drive
RU2429556C1 (en) Generator
JP6057133B2 (en) Ultrasonic motor drive circuit
KR102526738B1 (en) Amplification device with compensation circuit
KR20230166712A (en) Dielectric heating device
US10230362B2 (en) Enhanced resonant circuit amplifier
US20220042827A1 (en) Device for exciting a resolver, and resolver arrangement
JPWO2013011903A1 (en) Amplification circuit and amplification method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170609

R150 Certificate of patent or registration of utility model

Ref document number: 6159472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees