JP5544912B2 - Solid-state image sensor - Google Patents
Solid-state image sensor Download PDFInfo
- Publication number
- JP5544912B2 JP5544912B2 JP2010027749A JP2010027749A JP5544912B2 JP 5544912 B2 JP5544912 B2 JP 5544912B2 JP 2010027749 A JP2010027749 A JP 2010027749A JP 2010027749 A JP2010027749 A JP 2010027749A JP 5544912 B2 JP5544912 B2 JP 5544912B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- lens surface
- solid
- sub
- refractive power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 claims description 77
- 239000000758 substrate Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000003860 storage Methods 0.000 description 41
- 230000035945 sensitivity Effects 0.000 description 36
- 238000000926 separation method Methods 0.000 description 17
- 230000002093 peripheral effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、固体撮像素子に関する。 The present invention relates to a solid-state imaging device.
従来、ダイナミックレンジの拡大などを目的として、個々の画素に高感度受光部と低感度受光部とを設けた固体撮像素子が提案されている(特許文献1等を参照)。 2. Description of the Related Art Conventionally, for the purpose of expanding a dynamic range, a solid-state imaging device in which a high sensitivity light receiving portion and a low sensitivity light receiving portion are provided for each pixel has been proposed (see Patent Document 1 and the like).
特に、特許文献1に記載の固体撮像素子は、画素へ入射する光の利用効率を高めるため、その画素上にオンチップマイクロレンズを設けており、更に、オンチップマイクロレンズで集光された光の一定量を高感度受光部へ導光するため、そのオンチップマイクロレンズと高感度受光部との間にインナーレンズを設けている(特許文献2の図1を参照。)。 In particular, the solid-state imaging device described in Patent Document 1 is provided with an on-chip microlens on the pixel in order to increase the utilization efficiency of light incident on the pixel, and further, the light condensed by the on-chip microlens. An inner lens is provided between the on-chip microlens and the high-sensitivity light-receiving unit (see FIG. 1 of Patent Document 2).
しかしながら固体撮像素子は通常、半導体プロセスで製造されるので、その構造が複雑化すると製造コストが著しく増大する。 However, since the solid-state imaging device is usually manufactured by a semiconductor process, the manufacturing cost increases remarkably when the structure becomes complicated.
そこで本発明は、構造を複雑化することなく、入射光を有効利用するのに適した構成の固体撮像素子を提供することを目的とする。 Therefore, an object of the present invention is to provide a solid-state imaging device having a configuration suitable for effectively using incident light without complicating the structure.
本発明を例示する固体撮像素子は、同一基板上に配列された画素群と、前記画素群を構成する各々の画素に設けられたマイクロレンズとを備え、前記各々の画素には、少なくとも2つの受光部が配列されており、前記各々の画素のマイクロレンズには、入射光に対して正の屈折力を有したメインレンズ面と、入射光に対して前記屈折力より弱い屈折力を有したサブレンズ面とが形成されており、前記各々の画素のメインレンズ面は、その画素の2つの受光部のうち一方のみへ入射光を導光するものであり、前記各々の画素のサブレンズ面は、その画素の2つの受光部のうち少なくとも他方へ入射光を導光するものであり、前記各々の画素のメインレンズ面は、その画素のマイクロレンズの周辺部に位置し、前記各々の画素のサブレンズ面は、その画素のマイクロレンズの中央部に位置する。 A solid-state imaging device exemplifying the present invention includes a pixel group arranged on the same substrate, and a microlens provided in each pixel constituting the pixel group, and each pixel includes at least two A light receiving portion is arranged, and the micro lens of each pixel has a main lens surface having a positive refractive power with respect to incident light and a refractive power weaker than the refractive power with respect to incident light. A sub-lens surface, and the main lens surface of each pixel guides incident light to only one of the two light receiving portions of the pixel, and the sub-lens surface of each pixel Guides incident light to at least the other of the two light receiving portions of the pixel, and the main lens surface of each pixel is located in the periphery of the microlens of the pixel, and each pixel The sub-lens surface of Located in the center of the pixel of the microlenses.
本発明によれば、構造を複雑化することなく、入射光を有効利用するのに適した構成の固体撮像素子が実現する。 According to the present invention, a solid-state imaging device having a configuration suitable for effectively using incident light is realized without complicating the structure.
[実施形態]
以下、本発明の実施形態として固体撮像素子を説明する。
[Embodiment]
Hereinafter, a solid-state imaging device will be described as an embodiment of the present invention.
先ず、固体撮像素子の全体構成を説明する。 First, the overall configuration of the solid-state image sensor will be described.
図1は、固体撮像素子の全体の回路図である。図1に示すとおり固体撮像素子3は、複数の画素20をマトリクス状に配置した撮像領域31と、それら複数の画素20の各々から信号を出力するための周辺回路とを有する。なお、図1では、撮像領域31に配置された画素20の個数を4×4=16としたが、実際の個数はそれよりもはるかに多い。
FIG. 1 is an overall circuit diagram of the solid-state imaging device. As shown in FIG. 1, the solid-state imaging device 3 includes an
固体撮像素子3の周辺回路には、垂直走査回路21と、水平走査回路22と、垂直走査回路21に接続される駆動信号線23と、水平走査回路22に接続される駆動信号線24と、複数の画素20から信号を受け取る垂直信号線25と、垂直信号線25に接続される定電流源26及び相関二重サンプリング回路(CDS回路)27と、CDS回路27から出力される信号を受け取る水平信号線28と、出力アンプ29とが備えられる。
Peripheral circuits of the solid-state imaging device 3 include a
垂直走査回路21が駆動信号を出力すると、複数の画素20の各々は、駆動信号線23を介してその駆動信号を受け取って駆動され、画素20で生成された信号を垂直信号線25へ出力する。なお、垂直走査回路21からは複数種類の駆動信号が出力されるので、駆動信号線23も駆動信号の種類数と同数だけ用意される。
When the
複数の画素20の各々から出力された信号は、CDS回路27にてノイズ除去が施される。ノイズ除去後の信号は、水平走査回路22からの駆動信号に応じて、水平信号線28及び出力アンプ29を介して外部へ出力される。
The signal output from each of the plurality of
図2は、複数の画素20の各々の回路図である。図2に示すとおり画素20には2つの埋め込みフォトダイオード41、42と、埋め込みフォトダイオード41から転送される電荷を蓄積する第1の電荷格納部43と、埋め込みフォトダイオード42から転送される電荷を蓄積する第2の電荷格納部44と、埋め込みフォトダイオード41から第1の電荷格納部43へ電荷を転送する第1の転送トランジスタ45と、埋め込みフォトダイオード42から第2の電荷格納部44へ電荷を転送する第2の転送トランジスタ46と、フローティング拡散領域(FD)47と、第1の電荷格納部43からFD47へ電荷を転送する第3転送トランジスタ48と、第2の電荷格納部44からFD47へ電荷を転送する第4の転送トランジスタ49と、FD47の電荷量に応じた信号を出力する増幅トランジスタ50と、FD47の電荷を排出するFDリセットトランジスタ51と、増幅トランジスタ50の信号を画素20の外部へ出力する選択トランジスタ52と、埋め込みフォトダイオード41から電荷(埋め込みフォトダイオード41で生成された不要電荷)を排出させる第1のPDリセットトランジスタ53と、埋め込みフォトダイオード42から電荷(埋め込みフォトダイオード42で生成された不要電荷)を排出させる第2のPDリセットトランジスタ54とが備えられる。また、画素20には、2つの埋め込みフォトダイオード41、42の間の電気的な連結及び分離を行う連結/分離トランジスタ55も備えられる。
FIG. 2 is a circuit diagram of each of the plurality of
第1転送トランジスタ45、第2転送トランジスタ46、第3転送トランジスタ48、第4転送トランジスタ49、増幅トランジスタ50、FDリセットトランジスタ51、選択トランジスタ52、第1のPDトランジスタ53、第2のPDリセットトランジスタ54、連結/分離トランジスタ55の各々は、MOSトランジスタにて構成される。
なお、ここでは、これらのトランジスタ(増幅トランジスタ50を除く。)の特性を、そのゲート電極がハイであればオンし、ローであればオフする特性(NチャネルMOSトランジスタ)と仮定する。 Here, the characteristics of these transistors (excluding the amplification transistor 50) are assumed to be on (N-channel MOS transistor) that turns on when the gate electrode is high and off when the gate electrode is low.
連結/分離トランジスタ55のゲート電極は、同一ラインの複数の画素20の間で共通であり、図1の垂直走査回路21から駆動信号線23を介して駆動信号φPDBが供給される。
The gate electrode of the connection /
φPDBがハイであれば、連結/分離トランジスタ55がオンし、画素20の2つの埋め込みフォトダイオード41、42の間が電気的に連結される。その結果、2つの埋め込みフォトダイオード41、42の全体は、1つの光電変換部として機能する。
If φPDB is high, the connection /
一方、φPDBがローであれば、連結/分離トランジスタ55がオフし、画素20の2つの埋め込みフォトダイオード41、42の間が電気的に分離される。その結果、2つの埋め込みフォトダイオード41、42の各々は、個別の光電変換部として機能する。
On the other hand, if φPDB is low, the connection /
埋め込みフォトダイオード41で生成された電荷は、FD47へ転送される前に、第1の電荷格納部43へ蓄積され、埋め込みフォトダイオード42で生成された電荷は、FD47へ転送される前に、第2の電荷格納部44へ蓄積される。
The charge generated by the embedded
第1の転送トランジスタ45は、埋め込みフォトダイオード41から電荷を第1の電荷格納部43に転送し、第2の転送トランジスタ46は、埋め込みフォトダイオード42から電荷を第2の電荷格納部44に転送する。
The
第1の転送トランジスタ45のゲート電極と、第2転送トランジスタ46のゲート電極とは共通であり、更にそれらのゲート電極は、同一ラインの複数の画素20の間でも共通である。それらのゲート電極には、図1の垂直走査回路21から駆動信号線23を介して共通の駆動信号φTGAが供給される。第1の転送トランジスタ45及び第2の転送トランジスタ46は、この駆動信号φTGAに従って所定のタイミングで同時にオンとされ、2つの埋め込みフォトダイオード41、42の電荷を同一のタイミングで電荷格納部43、44へ転送する。
The gate electrode of the
これに対して、第3の転送トランジスタ48のゲート電極と、第4の転送トランジスタ49のゲート電極とには、個別の駆動信号が供給される。すなわち、第3の転送トランジスタ48のゲート電極には、図1の垂直走査回路21から、駆動信号線23の或る信号線を介して駆動信号φTGBが供給され、第4の転送トランジスタ49のゲート電極には、図1の垂直走査回路21から、駆動信号線23の別の信号線を介して別の駆動信号φTGCが供給される。なお、第3の転送トランジスタ48のゲート電極は、同一ラインの複数の画素20の間で共通であり、第4の転送トランジスタ49のゲート電極は、同一ラインの複数の画素20の間で共通である。
On the other hand, separate drive signals are supplied to the gate electrode of the
第3の転送トランジスタ48及び第4の転送トランジスタ49は、駆動信号φTGB、及び駆動信号φTGCに従って所定のタイミングで個別にオンとされ、第1の電荷格納部43及び第2の電荷格納部44の電荷を個別のタイミング又は同一のタイミングでFD47へ転送する。
The
選択トランジスタ52のゲート電極は、同一ラインの複数の画素20の間で共通であり、図1の垂直走査回路21から駆動信号線23を介して駆動信号φSが供給される。FDリセットトランジスタ51のゲート電極は、同一ラインの複数の画素20の間で共通であり、垂直走査回路21から駆動信号線23を介して駆動信号φFDRが供給される。
The gate electrode of the
また、第1のPDリセットトランジスタ53のゲート電極と、第2のPDリセットトランジスタ54のゲート電極とは、共通であり、更にそれらのゲート電極は、同一ラインの複数の画素20の間でも共通である。それらのゲート電極には、垂直走査回路21から駆動信号線23を介して共通の駆動信号φPDRが供給される。
Further, the gate electrode of the first
なお、図2では、埋め込みフォトダイオード41の一方の端子と、埋め込みフォトダイオード42の一方の端子と、電荷格納部43の一方の端子と、電荷格納部44の一方の端子と、FD47の一方の端子とを便宜的に接地したが、実際は、後述するP型ウエル61と同じ電位に設定される。
In FIG. 2, one terminal of the embedded
次に、複数の画素20を代表して、撮像領域31の中央に配置された1つの画素20の構造を詳しく説明する。
Next, as a representative of the plurality of
図3は、撮像領域31の中央に配置された画素20を光入射側から見たときの概略平面図である。但し、図3では代表的な要素のみを表し、駆動信号線などの図示を省略した。
FIG. 3 is a schematic plan view when the
図3に示すとおりこの画素20の中央には、埋め込みフォトダイオード41が形成されており、埋め込みフォトダイオード41の一方の側(図の下側)には、一定の間隙を置いて埋め込みフォトダイオード42が形成されている。
As shown in FIG. 3, an embedded
埋め込みフォトダイオード41の別の側(図の右側)には、一定の間隙を置いて第1の電荷格納部43が形成されており、埋め込みフォトダイオード42の同じ側(図の右側)には、一定の間隔を置いて第2の電荷格納部44が形成されている。
On the other side (right side of the figure) of the embedded
このうち、一方の埋め込みフォトダイオード41の開口は、他方の埋め込みフォトダイオード42の開口よりも広い。その埋め込みフォトダイオード41は、画素20に対する入射光強度を高感度に検出する高感度受光部として使用され、他方の埋め込みフォトダイオード42は、画素20に対する入射光強度を低感度に検出する低感度受光部として使用される。以下、埋め込みフォトダイオード41を「高感度埋め込みフォトダイオード41」と称し、埋め込みフォトダイオード42を「低感度埋め込みフォトダイオード42」と称す。
Among these, the opening of one embedded
また、画素20の光入射側には、オンチップマイクロレンズ65が設けられており、オンチップマイクロレンズ65の中心は、高感度埋め込みフォトダイオード41の中心に位置している。
An on-
図4は、画素20を図3のA−A’線で切断してできる概略断面図であり、図5は、画素20を図3のB−B’線で切断してできる概略断面図である。なお、図4、図5では、駆動信号線の図示を省略した。
4 is a schematic cross-sectional view obtained by cutting the
図4、図5に示すとおり画素20の形成先は、N型のシリコン基板61である。シリコン基板61には、P型ウエル62が設けられており、図5に示すとおり、P型ウエル62の互いに異なる2つの領域の各々にN型の電荷蓄積層63が形成され、それらの電荷蓄積層63の表面にP型の空乏化防止層64が付加されている。このうち一方の電荷蓄積層63が高感度埋め込みフォトダイオード41を構成し、他方の電荷蓄積層63が低感度埋め込みフォトダイオード42を構成する。
As shown in FIGS. 4 and 5, the
図5に示すとおり、高感度埋め込みフォトダイオード41と低感度埋め込みフォトダイオード42との間隙上には、薄いシリコン酸化膜66を介してゲート電極67が形成されている。このゲート電極67は、高感度埋め込みフォトダイオード41の電荷蓄積層63及び低感度埋め込みフォトダイオード42の電荷蓄積層63をソース/ドレインとするMOSトランジスタ(連結/分離トランジスタ55)のゲートを構成する。
As shown in FIG. 5, a
このゲート電極67に供給される駆動信号φPDBがローであれば、連結/分離トランジスタ55のチャネル領域に反転層ができないため、連結/分離トランジスタ55はオフする。一方、ゲート電極67に供給される駆動信号φPDBがハイであれば、連結/分離トランジスタ55のチャネル領域に反転層69ができるので、連結/分離トランジスタ55がオンする。
If the drive signal φPDB supplied to the
なお、ゲート電極67は、ITO膜など、可視波長域に対して透光性を有する材料で構成されているので、画像20に入射した光は、ゲート電極67で遮られることなく、高感度埋め込みフォトダイオード41、42の間隙にも到達する。
Note that since the
したがって、連結/分離トランジスタ55がオフしていれば、図5に示すとおり高感度埋め込みフォトダイオード41、42の間隙に反転層69が現れず、高感度埋め込みフォトダイオード41、42が個別の光電変換部として機能するが、連結/分離トランジスタ55がオンしていれば、図6に示すとおり高感度埋め込みフォトダイオード41、42の間隙に反転層69が現れ、高感度埋め込みフォトダイオード41、42の全体が1つの光電変換部として機能する。
Therefore, if the connection /
そして、連結/分離トランジスタ55がオフされているときには、高感度埋め込みフォトダイオード41、42の信号は個別に読み出され、連結/分離トランジスタ55がオンされているときには、高感度埋め込みフォトダイオード41、42の信号は一緒に(加算して)読み出される。
When the connection /
また、図4に示すとおり、高感度埋め込みフォトダイオード41と第1の電荷格納部43との間隙上には、薄いシリコン酸化膜66を介してゲート電極71が形成されている。また、図4には現れていないが、同様に、低感度埋め込みフォトダイオード42と第2の電荷格納部44との間隙上にも、薄いシリコン酸化膜66を介してゲート電極71が形成されている。
In addition, as shown in FIG. 4, a
このゲート電極71は、高感度埋め込みフォトダイオード41の電荷蓄積層63及び第1の電荷格納部43をソース又はドレインとするMOSトランジスタ(第1の転送トランジスタ45)のゲートを構成する。また、図4には現れていないが、同様に、このゲート電極71は、低感度埋め込みフォトダイオード42の電荷蓄積層63及び第2の電荷格納部44をソース又はドレインとするMOSトランジスタ(図2における第2の転送トランジスタ46)のゲートを構成する。
The
このように、第1の転送トランジスタ45のゲート及び第2の転送トランジスタ46のゲートは、共通のゲート電極71なので、第1の転送トランジスタ45及び第2の転送トランジスタ46は、このゲート電極71に供給される駆動信号φTGAに従って同時にオン、オフされる。よって、高感度埋め込みフォトダイオード41の電荷が電荷格納部43へ格納されるタイミングと、低感度埋め込みフォトダイオード42の電荷が電荷格納部44へ格納されるタイミングとは一致する。
Thus, since the gate of the
また、図4に示すとおり、第1の転送トランジスタ45のゲート電極71は、第1の電荷格納部43のN型層73の上部に覆いかぶさるように配置されている。これによってMOSキャパシタが構成される。また、図4には現れていないが、同様に、第2の転送トランジスタ46のゲート電極71は、第2の電荷格納部44のN型層の上部に覆いかぶさるように配置されている。これによってMOSキャパシタが構成される。
As shown in FIG. 4, the
また、図4に示すとおり、第1の電荷格納部43と、FD47のN型拡散層75との間隙上には、薄いシリコン酸化膜66を介してゲート電極78が形成されている。このゲート電極78は、第1の電荷格納部43のN型層73及びFD47のN型拡散領域75をソース/ドレインとするMOSトランジスタ(第3の転送トランジスタ48)のゲートを構成する。また、図4には現れていないが、同様に、第2の電荷格納部44と、FD47のN型拡散層75との間隙上には、薄いシリコン酸化膜66を介して、別のゲート電極が形成されている。この別のゲート電極は、第2の電荷格納部44のN型層及びFD47のN型拡散層75をソース又はドレインとするMOSトランジスタ(図2における第4の転送トランジスタ49)のゲートを構成する。
Further, as shown in FIG. 4, a
このように、第3の転送トランジスタ48のゲート及び第4の転送トランジスタ49のゲートは個別のゲート電極なので、第3の転送トランジスタ48及び第4の転送トランジスタ49は、これらのゲート電極へ個別に供給される駆動信号φTGB、φTGCに個別に従って個別にオン、オフされる。よって、第1の電荷格納部43の電荷がFD47へ転送されるタイミングと、第2の電荷格納部44の電荷がFD47へ転送されるタイミングとは、個別の設定が可能である。
Thus, since the gates of the
また、図4に示すとおり、高感度埋め込みフォトダイオード41の側らにはN型層87が形成されており、高感度埋め込みフォトダイオード41とN型層87との間隙上には、薄いシリコン酸化膜66を介してゲート電極88が形成されている。このゲート電極88は、高感度埋め込みフォトダイオード41の電荷蓄積層63及びN型層87をソース/ドレインとするMOSトランジスタ(第1のPDリセットトランジスタ53)のゲートを構成する。また、図4には現れていないが、同様に、低感度埋め込みフォトダイオード42の側らにはN型層が形成されており、低感度埋め込みフォトダイオード42とそのN型層との間隙上には、薄いシリコン酸化膜66を介して別のゲート電極が形成されている。このゲート電極は、低感度埋め込みフォトダイオード42の電荷蓄積層63及びN型層をソース/ドレインするMOSトランジスタ(図2における第2のPDリセットトランジスタ54)のゲートを構成する。
Further, as shown in FIG. 4, an N-
また、第1のPDリセットトランジスタ53のゲート電極88と、第2のPDリセットトランジスタ54のゲート電極とは、配線によって互いに接続されており、共通の駆動信号φPDRが供給される。なお、両者のゲート電極は、配線で接続される代わりに、予め共通化されていてもよい。
In addition, the
第1のPDリセットトランジスタ53には、高感度埋め込みフォトダイオード41で生成された不要電荷を排出させる働きがあり、第2のPDリセットトランジスタ54には、低感度埋め込みフォトダイオード42で生成された不要電荷を排出させる働きがある。
The first
また、以上の高感度埋め込みフォトダイオード41、42、各N型層の周囲には、図4〜図6に示すとおり厚いシリコン酸化膜70が形成されており、それら要素の間は分離されている。
Further, as shown in FIGS. 4 to 6, a thick
また、以上の各要素の上部(光入射側)には、図4〜図6に示すとおり平坦化膜79が形成されており、その平坦化膜79の表面にカラーフィルタ層80が形成され、カラーフィルタ層80の表面に平坦化膜81が形成され、その平坦化膜81の表面に、画素20の幅と同じほぼサイズの径を有したオンチップマイクロレンズ65が形成されている。
Further, a flattening
オンチップマイクロレンズ65は、光入射側に対して凸となった球面の平凸レンズ(正の屈折力を有する正レンズ)であるが、その平凸レンズの頂点近傍には凹部が形成されており、この凹部の壁面は球面状をしている。つまり、オンチップマイクロレンズ65の表面の周辺部は、正の屈折力を有したメインレンズ面65Mとなっており、オンチップマイクロレンズ65の表面の中央部は、負の屈折力を有したサブレンズ面65Sとなっている。
The on-
なお、このような表面形状のオンチップマイクロレンズ65は、凹部(すなわちサブレンズ面65S)を有しない従来のオンチップマイクロレンズと同様の半導体プロセスによって形成することが可能である。この半導体プロセスは、例えば、オンチップマイクロレンズ65の基体となる窒化シリコン膜上にホトレジストを形成し、オンチップマイクロレンズ65の表面形状に対応した照度分布でそのホトレジストを露光してから現像し、現像後に残存したホトレジストをエッチングマスクとして、その窒化シリコン膜をエッチングする半導体プロセスである。その露光及びエッチングの手法には、公知の何れかの手法を適用することができる。
The on-
図7、図8は、画素20の機能を説明する図である。
7 and 8 are diagrams for explaining the function of the
先ず、図7に示すとおり、メインレンズ面65Mの曲率中心CMは、高感度埋め込みフォトダイオード41の開口中心の近傍(すなわち画素20の中心の近傍)に位置している。よって、固体撮像素子3の使用時にメインレンズ面65Mへ入射する結像光束の全部は、高感度埋め込みフォトダイオード41へ入射する。
First, as shown in FIG. 7, the center of curvature CM of the
なお、ここでいう「結像光束」は、固体撮像素子3に適用される標準的な撮影レンズの結像光束のことを指しており、撮像領域31の中央の画素20へ入射する結像光束は、その主光線が基板法線と平行な結像光束である。
Note that the “imaging beam” here refers to an imaging beam of a standard photographic lens applied to the solid-state imaging device 3, and an imaging beam incident on the
また、図8に示すとおり、サブレンズ面65Sの曲率中心CSは、高感度埋め込みフォトダイオード41の開口中心を通る基板法線上、かつサブレンズ面65Sより上側(光入射側)に位置している。よって、固体撮像素子3の使用時にサブレンズ面65Sへ入射した結像光束は、発散しながら高感度埋め込みフォトダイオード41の開口及びその周辺へ向かう。
Further, as shown in FIG. 8, the center of curvature CS of the
ここで、サブレンズ面65Sの曲率半径の大きさは、サブレンズ面65Sで発散した結像光束が、2つの埋め込みフォトダイオードの全開口を過不足なくカバーできるような最適値に設定されている。よって、その結像光束のうち高感度埋め込みフォトダイオード41へ入射する光線を光線Laとおき、低感度埋め込みフォトダイオード42へ入射する光線を光線Lbとおき、残りの光線をLcとおくと、残りの光線Lcは、光電変換されない無駄な光線であるが、サブレンズ面65Sの曲率半径の大きさを最適値に設定しておけば、無駄な光線の光量は最小限に抑えられるはずである。
Here, the radius of curvature of the
更に、以上のオンチップマイクロレンズ65では、光入射側から見たサブレンズ面65Sの面積と、同じ側から見たメインレンズ面65Mの面積との比は、予め決められた比率に設定されている。よって、オンチップマイクロレンズ65に入射した結像光束は、予め決められた比率で2つの埋め込みフォトダイオードへ振り分けられる。
Further, in the above on-
なお、メインレンズ面65Mの面積に対するサブレンズ面65Sの面積比と、高感度埋め込みフォトダイオード41の入射光量に対する低感度埋め込みフォトダイオード42の入射光量比とは等しい訳では無いが、その面積比を大きくすればその入射光量比も大きくなるはずである。
The area ratio of the
したがって、オンチップマイクロレンズ65は、1枚のレンズでありながら、画素20へ入射した結像光束の利用効率を一定以上に維持し、しかも、高感度埋め込みフォトダイオード41及び低感度埋め込みフォトダイオード42に対して適当な比率で結像光束を振り分けることができる。
Accordingly, the on-
なお、上述した画素20では、オンチップマイクロレンズ65の形成先となる平坦化膜81の屈折率をオンチップマイクロレンズ65の屈折率よりも高く設定することにより、サブレンズ面65Sを通過した発散光束の隣接画素への漏れ込み(クロストーク)を防止しても良い。図9、図10は、その防止措置が採られた場合の例を示す図である。
In the
また、上述した画素20には、クロストークを抑えるための他の手法を採用することもできる。例えば、平坦化膜81のうち隣接画素との境界部分に溝(エアギャップ)を形成してもよい。
In addition, other methods for suppressing crosstalk can be employed for the
次に、撮像領域31の周辺部に配置された画素20の構造を説明する。
Next, the structure of the
図11は、撮像領域31の周辺部に配置された画素20の構造を説明する図である。撮像領域31の周辺部に配置された画素20の構造は、基本的に、撮像領域31の中央部に配置された画素20の構造と同じであるが、固体撮像素子3のシェーディングを低減するために、周辺部に配置された画素20では、オンチップマイクロレンズ65の形成位置が、と、中央部に配置された画素20のそれとは異なる。また、周辺部に配置された画素20では、オンチップマイクロレンズ65上のサブレンズ面65Sの形成位置が、中央部に配置された画素20のそれとは異なる。
FIG. 11 is a diagram illustrating the structure of the
具体的に、撮像領域31の周辺部に配置された画素20のオンチップマイクロレンズ65は、撮像領域31の中央寄りにずれており、個々の画素20におけるオンチップマイクロレンズ65のズレ量は、その画素20が撮像領域31の中央から離れるほど大きい。
Specifically, the on-
また、撮像領域31の周辺部に配置されたオンチップマイクロレンズ65のサブレンズ65Sは、撮像領域31の中央寄りにずれており、個々のオンチップマイクロレンズ65におけるサブレンズ65Sのズレ量は、そのオンチップマイクロレンズ65が撮像領域31の中央から離れているほど大きい。
Further, the sub-lens 65S of the on-
以下、撮像領域31の周辺部に配置された1つの画素20を代表して説明する。
Hereinafter, one
図12、図13は、図11の下側に位置する画素20の機能を説明する図(図11のB−B’線で切断してできる概略断面図)である。図12、図13では、図の左方向を、撮像領域31の中央の方向とみなせばよい。
FIGS. 12 and 13 are diagrams (schematic cross-sectional views obtained by cutting along the line B-B ′ in FIG. 11) for explaining the function of the
この画素20では、オンチップマイクロレンズ65へ入射する結像光束の主光線は、左上から右下へ向かって傾斜している。
In the
このような傾斜に対応するべく、図12に示すとおり、オンチップマイクロレンズ65の中心線Lは、高感度埋め込みフォトダイオード41の中心線LPより左側にずれている(なお、ここでいう「中心線」は、中心を通る基板法線のことを指す。)。
In order to cope with such an inclination, as shown in FIG. 12, the center line L of the on-
また、結像光束の傾斜に対応するべく、図12に示すとおり、サブレンズ65Sの中心線LSは、オンチップマイクロレンズ65の中心線Lよりも更に左側にずれている。
Further, as shown in FIG. 12, the center line LS of the sub-lens 65 </ b> S is shifted further to the left than the center line L of the on-
したがって、傾斜した結像光束は、メインレンズ65Mへ入射すると、図12に示すとおりオンチップマイクロレンズ65の中心線Lよりも右側に向かって集光し、その中心線Lより右側に位置する高感度埋め込みフォトダイオード41へ確実に入射する。
Therefore, when the tilted imaging light beam enters the
また、図13に示すとおり、中心線Lより左側に形成されたサブレンズ面65Sは、傾斜した結像光束を正対した姿勢(又は正対に近い姿勢)で受けるので、その結像光束を効率的に導光することができる(なお、サブレンズ65Sの中心線LSがオンチップマイクロレンズ65の中心線Lと一致していた場合には、傾斜した結像光束を斜めの姿勢で受けることになるので、その結像光束を効率的に導光できない虞がある。)。
Further, as shown in FIG. 13, the
以上の構成によれば、撮像領域31の周辺部に配置された画素20の高感度埋め込みフォトダイオード41に対する光の入射効率と、低感度埋め込みフォトダイオード42に対する光の入射効率とをそれぞれ高く維持できる。
According to the above configuration, the light incident efficiency with respect to the high-sensitivity embedded
したがって、固体撮像素子3は、高感度埋め込みフォトダイオード41に関するシェーディングと、低感度埋め込みフォトダイオード42に関するシェーディングとの双方を抑えることができる。
[補足]
なお、上述した画素20では、2つの埋め込みフォトダイオードの感度に差異を付与するために、2つの埋め込みフォトダイオードの開口サイズと入射光量比との双方に差異を設けたが、入射光量比のみに差異を設けてもよい。
Therefore, the solid-state imaging device 3 can suppress both shading relating to the high sensitivity embedded
[Supplement]
In the
また、上述した画素20では、サブレンズ面65Sの屈折力を負に設定したが、サブレンズ面65Sの屈折力を、メインレンズ65Mの屈折力より弱い正に設定してもよい。この場合、サブレンズ面65Sは、緩やかなカーブの凸面となる。
In the
或いは、サブレンズ面65Sの屈折力を、ゼロに設定してもよい。この場合、サブレンズ面65Sは、平面となる。図14、図15は、サブレンズ面65Sの屈折力をゼロにした場合の例である。この場合、オンチップマイクロレンズ65の構造は、最もシンプルになる。
Alternatively, the refractive power of the
この場合も、撮像領域31の周辺部に位置する画素20では、オンチップマイクロレンズ65上のサブレンズ面65Sの形成位置を、撮像領域31の中央寄りにずらすことが望ましい。また、その場合、撮像領域31の周辺部に位置する画素20では、図16に示すとおり、傾斜した結像光束を正対した姿勢(又は正対に近い姿勢)で受けられるようサブレンズ面65Sを傾斜させる必要がある。
Also in this case, it is desirable to shift the formation position of the
また、上述した画素20では、サブレンズ面65Sで発散した結像光束の一部の光線Lc(図8、図10、図13、図15を参照。)が無駄な光線となっていたが、画素20内のレイアウトに自由度がある場合には、高感度埋め込みフォトダイオード41を光線Lcの入射位置にまで延在させることで、無駄な光線を軽減又は防止してもよい(但し、その場合は、高感度埋め込みフォトダイオード41の中央は、画素20の中央から外れることになる。)。
Further, in the
また、上述した画素20では、サブレンズ面65Sで発散した結像光束の一部の光線Lc(図8、図10、図13、図15を参照。)が無駄な光線となっていたが、サブレンズ面65Sの形成位置を、低感度埋め込みフォトダイオード42の直上側へとずらすことで、無駄な光線を軽減又は防止してもよい。
Further, in the
また、上述した画素20では、サブレンズ面65Sで発散した結像光束の一部の光線Lc(図8、図10、図13、図15を参照。)が無駄な光線となっていたが、画素20内のレイアウトに自由度がある場合には、光線Lcの入射位置に1又は複数の別の埋め込みフォトダイオード(低感度埋め込みフォトダイオード)を形成し、その光線Lcを有効利用してもよい。
Further, in the
また、上述した固体撮像素子3は、マイクロレンズを1層しか有しない固体撮像素子であったが、マイクロレンズを2層有する固体撮像素子にも本発明は適用可能である。例えばアウターレンズとインナーレンズとを有した固体撮像素子において、そのインナーレンズの側へ前述したサブレンズ面を設けることとしてもよい。 Moreover, although the solid-state imaging device 3 described above is a solid-state imaging device having only one microlens layer, the present invention can also be applied to a solid-state imaging device having two layers of microlenses. For example, in a solid-state imaging device having an outer lens and an inner lens, the above-described sub lens surface may be provided on the inner lens side.
また、上述した固体撮像素子3は、MOS型の固体撮像素子であったが、本発明はCCD型など他のタイプの固体撮像素子にも適用することができる。 The solid-state imaging device 3 described above is a MOS type solid-state imaging device, but the present invention can also be applied to other types of solid-state imaging devices such as a CCD type.
65…オンチップマイクロレンズ、65M…メインレンズ面、65S…サブレンズ面、41…高感度埋め込みフォトダイオード、42…低感度埋め込みフォトダイオード 65: On-chip micro lens, 65M: Main lens surface, 65S: Sub lens surface, 41: High sensitivity embedded photodiode, 42: Low sensitivity embedded photodiode
Claims (7)
前記画素群を構成する各々の画素に設けられたマイクロレンズとを備え、
前記各々の画素には、2つの受光部が配列されており、
前記各々の画素のマイクロレンズには、入射光に対して正の屈折力を有したメインレンズ面と、入射光に対して前記屈折力より弱い屈折力を有したサブレンズ面とが形成されており、
前記各々の画素のメインレンズ面は、その画素の2つの受光部のうち一方のみへ入射光を導光するものであり、
前記各々の画素のサブレンズ面は、その画素の2つの受光部のうち少なくとも他方へ入射光を導光するものであり、
前記各々の画素のメインレンズ面は、その画素のマイクロレンズの周辺部に位置し、
前記各々の画素のサブレンズ面は、その画素のマイクロレンズの中央部に位置する
ことを特徴とする固体撮像素子。 A group of pixels arranged on the same substrate;
A microlens provided in each pixel constituting the pixel group,
In each of the pixels, two light receiving portions are arranged,
The micro lens of each pixel is formed with a main lens surface having a positive refractive power with respect to incident light and a sub lens surface having a refractive power weaker than the refractive power with respect to incident light. And
The main lens surface of each pixel guides incident light to only one of the two light receiving portions of the pixel,
The sub-lens surface of each pixel guides incident light to at least the other of the two light receiving portions of the pixel,
The main lens surface of each pixel is located at the periphery of the microlens of the pixel,
A solid-state imaging device, wherein a sub-lens surface of each pixel is located at a central portion of a microlens of the pixel .
前記各々の画素のメインレンズ面は、その画素の2つの受光部のうち一方のみへ入射光を導光するものであり、
前記各々の画素のサブレンズ面は、その画素の2つの受光部の双方へ入射光を導光するものである
ことを特徴とする固体撮像素子。 The solid-state imaging device according to claim 1 ,
The main lens surface of each pixel guides incident light to only one of the two light receiving portions of the pixel,
The sub-lens surface of each pixel guides incident light to both of the two light receiving portions of the pixel.
前記各々の画素のメインレンズ面の屈折力は、正であり、
前記各々の画素のサブレンズ面の屈折力は、前記画素のメインレンズ面の屈折力よりも弱い正である
ことを特徴とする固体撮像素子。 In the solid-state imaging device according to claim 1 or 2 ,
The refractive power of the main lens surface of each pixel is positive,
The solid-state imaging device, wherein the refractive power of the sub-lens surface of each pixel is positive that is weaker than the refractive power of the main lens surface of the pixel.
前記各々の画素のメインレンズ面の屈折力は、正であり、
前記各々の画素のサブレンズ面の屈折力は、ゼロである
ことを特徴とする固体撮像素子。 In the solid-state imaging device according to claim 1 or 2 ,
The refractive power of the main lens surface of each pixel is positive,
The refractive power of the sub lens surface of each pixel is zero.
前記各々の画素のメインレンズ面の屈折力は、正であり、
前記各々の画素のサブレンズ面の屈折力は、負である
ことを特徴とする固体撮像素子。 In the solid-state imaging device according to claim 1 or 2 ,
The refractive power of the main lens surface of each pixel is positive,
The solid-state imaging device, wherein the refractive power of the sub-lens surface of each pixel is negative.
前記固体撮像素子の撮像面の中央から離れた画素ほど、前記マイクロレンズの形成位置が前記中央の側にずれている
ことを特徴とする固体撮像素子。 In the solid-state imaging device according to any one of claims 1 to 5 ,
The solid-state image sensor, wherein the formation position of the microlens is shifted to the center side as the pixel is farther from the center of the imaging surface of the solid-state image sensor.
前記固体撮像素子の撮像面の中央から離れた画素ほど、前記マイクロレンズにおける前記サブレンズ面の形成位置が前記中央の側にずれている
ことを特徴とする固体撮像素子。 In the solid-state image sensor according to any one of claims 1 to 6 ,
The solid-state image sensor, wherein the sub-lens surface forming position of the microlens is shifted to the center side as the pixel is farther from the center of the imaging surface of the solid-state image sensor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010027749A JP5544912B2 (en) | 2010-02-10 | 2010-02-10 | Solid-state image sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010027749A JP5544912B2 (en) | 2010-02-10 | 2010-02-10 | Solid-state image sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011165951A JP2011165951A (en) | 2011-08-25 |
JP5544912B2 true JP5544912B2 (en) | 2014-07-09 |
Family
ID=44596268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010027749A Expired - Fee Related JP5544912B2 (en) | 2010-02-10 | 2010-02-10 | Solid-state image sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5544912B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6650075B2 (en) * | 2018-02-01 | 2020-02-19 | 株式会社京都セミコンダクター | Semiconductor light receiving element |
KR20240039067A (en) * | 2021-08-13 | 2024-03-26 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | Imaging devices and electronic devices |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001250931A (en) * | 2000-03-07 | 2001-09-14 | Canon Inc | Solid-state image sensor and image sensing system using the same |
JP4236169B2 (en) * | 2003-09-10 | 2009-03-11 | 富士フイルム株式会社 | Solid-state imaging device |
JP2005327921A (en) * | 2004-05-14 | 2005-11-24 | Sony Corp | Solid state imaging apparatus |
JP4909538B2 (en) * | 2005-07-08 | 2012-04-04 | 富士フイルム株式会社 | Microlens, manufacturing method thereof, solid-state imaging device using microlens, and manufacturing method thereof |
JP2008244225A (en) * | 2007-03-28 | 2008-10-09 | Matsushita Electric Ind Co Ltd | Solid-state imaging apparatus, gray scale mask, color filter and microlens |
-
2010
- 2010-02-10 JP JP2010027749A patent/JP5544912B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011165951A (en) | 2011-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102437162B1 (en) | Image sensor | |
KR102577844B1 (en) | Image sensor | |
US10998365B2 (en) | Image sensor | |
US7498650B2 (en) | Backside illuminated CMOS image sensor with pinned photodiode | |
US8564701B2 (en) | Solid-state imaging device having a buried photodiode and a buried floating diffusion positioned for improved signal charge transfer, and electronic apparatus including the solid-state imaging device | |
JP5537523B2 (en) | Solid-state imaging device | |
US20220085220A1 (en) | Image sensor and image-capturing device | |
JP4413940B2 (en) | Solid-state image sensor, single-plate color solid-state image sensor, and electronic device | |
JP4751865B2 (en) | Back-illuminated solid-state imaging device and manufacturing method thereof | |
JP5566093B2 (en) | Solid-state imaging device | |
US20080258187A1 (en) | Methods, systems and apparatuses for the design and use of imager sensors | |
WO2017057278A1 (en) | Imaging element and imaging device | |
KR101373905B1 (en) | Solid-state imaging device | |
JP2005268644A (en) | Back irradiation type solid-state image pickup element, electronic equipment module, and camera module | |
JP5544912B2 (en) | Solid-state image sensor | |
JPH0964329A (en) | Solid-state image pickup element | |
JP4751803B2 (en) | Back-illuminated image sensor | |
JP4893244B2 (en) | Solid-state image sensor | |
WO2024101028A1 (en) | Optical detection device and electronic apparatus | |
JP5007739B2 (en) | Back-illuminated solid-state imaging device, electronic device module, and camera module | |
JP4957775B2 (en) | Back-illuminated solid-state imaging device, electronic device module, and camera module | |
JP6230637B2 (en) | Solid-state imaging device | |
JP5885779B2 (en) | Solid-state imaging device | |
JP4957776B2 (en) | Back-illuminated solid-state imaging device, electronic device module, and camera module | |
KR20220084688A (en) | Image sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5544912 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |