JP4751803B2 - Back-illuminated image sensor - Google Patents
Back-illuminated image sensor Download PDFInfo
- Publication number
- JP4751803B2 JP4751803B2 JP2006285194A JP2006285194A JP4751803B2 JP 4751803 B2 JP4751803 B2 JP 4751803B2 JP 2006285194 A JP2006285194 A JP 2006285194A JP 2006285194 A JP2006285194 A JP 2006285194A JP 4751803 B2 JP4751803 B2 JP 4751803B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- type semiconductor
- substrate
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
本発明は、半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子に関する。 The present invention relates to a backside illuminating type imaging device that irradiates light from a back surface side of a semiconductor substrate, reads out charges generated in the semiconductor substrate in response to the light from the front surface side of the semiconductor substrate, and performs imaging.
図15は、インターライン方式のCCD型固体撮像素子の最も一般的な構造の断面模式図である。
図15に示すように、n型のシリコン基板101の深部にはp型不純物からなるp型半導体層102が形成され、n型のシリコン基板101の表面部には、電荷を蓄積するためのn型不純物からなるn型半導体層104と、表面暗電流防止のための高濃度のp型不純物からなるp型半導体層105が形成され、シリコン基板101表面からp型半導体層102表面までの領域(撮像に寄与する電荷を発生する光電変換領域)で発生した電荷がn型半導体層104に蓄積される。シリコン基板101内には、隣接する光電変換領域同士を分離するための素子分離層103が形成されている。
FIG. 15 is a schematic cross-sectional view of the most common structure of an interline type CCD solid-state imaging device.
As shown in FIG. 15, a p-
図15中のA―A線上の電位プロファイルを図16に示す。光電変換領域の空乏層厚は2μm程度であり、シリコン基板101深部で発生した電荷はn型半導体層104には向かわず、撮像には寄与しない。図17には、光電変換領域の空乏層厚と光電変換領域での光吸収率との関係を示した。シリコンの光吸収係数には、図18に示すような波長依存性があり、波長の長い光ほど、シリコン基板101の深部まで透過する。
FIG. 16 shows a potential profile on the AA line in FIG. The thickness of the depletion layer in the photoelectric conversion region is about 2 μm, and the charge generated in the deep part of the
例えば、波長550nmのグリーン光について注目すると、空乏層厚2μmでは75%の光しか吸収されないが、空乏層厚5μmでは97%の光が吸収される。図17に示したような特性から、高感度化を実現するためには、光電変換領域の空乏層厚を5μm以上とするのが好ましいことがわかる。 For example, paying attention to green light having a wavelength of 550 nm, only 75% of light is absorbed at a depletion layer thickness of 2 μm, but 97% of light is absorbed at a depletion layer thickness of 5 μm. From the characteristics shown in FIG. 17, it can be seen that the depletion layer thickness in the photoelectric conversion region is preferably 5 μm or more in order to achieve high sensitivity.
従来、半導体基板の裏面側から光を照射し、この光に応じて半導体基板内で発生した電荷を、半導体基板の表面側に形成された電荷蓄積領域に蓄積し、ここに蓄積された電荷に応じた信号を、CCDやCMOS回路等によって外部に出力して撮像を行う裏面照射型撮像素子、つまり、図15においてシリコン基板101の裏面側から光を照射して使用する固体撮像素子が提案されている。
Conventionally, light is irradiated from the back surface side of the semiconductor substrate, and charges generated in the semiconductor substrate in response to the light are accumulated in a charge accumulation region formed on the front surface side of the semiconductor substrate, and the charges accumulated here are accumulated. A backside-illuminated imaging device that outputs images according to the outside by a CCD, CMOS circuit, or the like for imaging, that is, a solid-state imaging device that is used by irradiating light from the backside of the
この裏面照射型撮像素子によれば、高い光電変換効率を実現できることが古くから知られている。このため、この裏面照射型撮像素子において、上記空乏層厚を10μm以上にできれば、非常に高い感度を持った素子を実現することができる。しかし、裏面照射型撮像素子において、異なる光電変換領域間で信号電荷の分離を確実に実現するためには、光が入射するシリコン基板裏面から、シリコン基板表面側に形成された電荷蓄積層まで連続的な電位スロープが形成される必要がある。つまり、各光電変換領域のシリコン基板裏面付近で発生した電荷が、その光電変換領域内の電荷蓄積層にきちんと移動できるようにする必要がある。 It has long been known that a high photoelectric conversion efficiency can be realized with this back-illuminated image sensor. For this reason, in this backside illuminating type imaging device, if the depletion layer thickness can be 10 μm or more, a device having very high sensitivity can be realized. However, in a back-illuminated image sensor, in order to reliably realize separation of signal charges between different photoelectric conversion regions, continuous from the back surface of the silicon substrate on which light is incident to the charge storage layer formed on the front side of the silicon substrate. Potential slopes need to be formed. In other words, it is necessary to make it possible for charges generated near the back surface of the silicon substrate in each photoelectric conversion region to move properly to the charge storage layer in the photoelectric conversion region.
通常の埋め込み型フォトダイオードでは、空乏化電位は3〜4Vであり、裏面照射型撮像素子のシリコン基板裏面に設けられた暗電流低減のためのp型半導体層の電位を0Vにしたときの電位差は3〜4Vしかない。このような電位差で10μmもの厚さの空乏層を連続的な電位スロープとなるように形成するのはかなり困難である。 In a normal buried photodiode, the depletion potential is 3 to 4 V, and the potential difference when the potential of the p-type semiconductor layer for reducing the dark current provided on the back surface of the silicon substrate of the back-illuminated image sensor is 0 V. Is only 3-4V. It is quite difficult to form a depletion layer having a thickness of 10 μm with such a potential difference so as to have a continuous potential slope.
そこで、従来、図15に示したp型半導体層102とn型半導体層104との間のシリコン基板101を、不純物濃度を徐々に変えて形成した複数のn型半導体層を積層したものとすることで、連続的な電位スロープを形成可能とする技術が開示されている(特許文献1参照)。
Therefore, conventionally, a plurality of n-type semiconductor layers formed by gradually changing the impurity concentration are stacked on the
図19は、特許文献1の実施例で示された濃度プロファイルで裏面照射型撮像素子のシミュレーションを実施した結果を示す図である。図19において、座標軸zは、半導体基板の深さを示しており、z=0が半導体基板の表面である。このように特許文献1の実施例で示された濃度プロファイルでデバイスシミュレーションを実施してみると、図19に示したように、光電変換領域の大部分に電子溜りが発生してしまうため、この実施例の濃度プロファイルは現実的ではないことが分かった。又、特許文献1の実施例で示された濃度プロファイルの濃度の桁を2桁小さくして同様にデバイスシミュレーションを実施してみても、図20に示したように、半導体基板表面から3μmの位置に最大電位点ができてしまい、この深さに蓄積された信号電荷を、半導体基板表面に形成したCCDやCMOS回路等から読み出すことは、残像等の問題が発生するため困難である。
FIG. 19 is a diagram illustrating a result of a simulation of a backside illumination type image pickup device using the density profile shown in the example of
本発明は、上記事情に鑑みてなされたものであり、光電変換領域の空乏層を厚くした場合でも、異なる光電変換領域間での信号電荷の分離を確実に実現することが可能な裏面照射型撮像素子を提供することを目的とする。 The present invention has been made in view of the above circumstances, and even when the depletion layer of the photoelectric conversion region is thickened, the backside illumination type capable of reliably realizing separation of signal charges between different photoelectric conversion regions. An object is to provide an imaging device.
本発明の裏面照射型撮像素子は、半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子であって、前記半導体基板内に形成された前記電荷を蓄積するための第一導電型の第一の半導体層と、前記半導体基板の裏面から内側に形成された第一導電型の反対の第二導電型の第二の半導体層とを備え、前記半導体基板内の前記第一の半導体層と前記第二の半導体層との間に、不純物濃度が2.0×1014/cm3以下の第一導電型の第三の半導体層と、不純物濃度が2.0×1014/cm3以下の第二導電型の第四の半導体層とを含み、前記第一の半導体層は前記第三の半導体層に積層され、前記第四の半導体層は前記第二の半導体層に積層されているものである。 The backside illumination type imaging device of the present invention irradiates light from the backside of the semiconductor substrate, and reads back the charge generated in the semiconductor substrate in response to the light from the topside of the semiconductor substrate to perform imaging. A first conductivity type first semiconductor layer for accumulating the electric charge formed in the semiconductor substrate, and a first conductivity type formed inside from the back surface of the semiconductor substrate. An impurity concentration of 2.0 × 10 14 / cm between the first semiconductor layer and the second semiconductor layer in the semiconductor substrate. 3 and the following first conductivity type third semiconductor layer, viewed contains an impurity concentration of 2.0 × 10 14 / cm 3 or less of a second conductivity type fourth semiconductor layer of said first semiconductor layer Is stacked on the third semiconductor layer, and the fourth semiconductor layer is the second semiconductor layer. The layers are stacked.
本発明の裏面照射型撮像素子は、前記第三の半導体層と前記第四の半導体層の間に、不純物濃度が1.0×1014/cm3以下の第五の半導体層を含む。 The backside-illuminated imaging device of the present invention includes a fifth semiconductor layer having an impurity concentration of 1.0 × 10 14 / cm 3 or less between the third semiconductor layer and the fourth semiconductor layer.
本発明の裏面照射型撮像素子は、前記半導体基板の表面から裏面までの厚みが、5μm以上、好ましくは8μm以上である。 In the backside illuminating type imaging device of the present invention, the thickness from the front surface to the back surface of the semiconductor substrate is 5 μm or more, preferably 8 μm or more.
本発明によれば、光電変換領域の空乏層を厚くした場合でも、異なる光電変換領域間での信号電荷の分離を確実に実現することが可能な裏面照射型撮像素子を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, even when the depletion layer of a photoelectric conversion area | region is thickened, the back irradiation type imaging device which can implement | achieve separation of the signal charge between different photoelectric conversion areas can be provided.
以下、本発明の実施形態について図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1は、本発明の実施形態を説明するためのインターライン型の裏面照射型撮像素子の部分断面模式図である。
図1に示す裏面照射型撮像素子100は、p型半導体層1(以下、p層1という)1とp層1よりも不純物濃度の高いp型半導体層2(以下、p++層2という)とからなるp型の半導体基板30(以下、p基板30という)を備える。裏面照射型撮像素子100は、図中下方から上方に向かって光を入射させて撮像を行うものである。本明細書では、p基板30の光入射方向に対して垂直な2つの面のうち、光入射側の面を裏面といい、その反対面を表面という。又、裏面照射型撮像素子100を構成する各構成要素を基準にしたときに、入射光が進む方向を、その構成要素の上方と定義し、入射光が進む方向の反対方向を、その構成要素の下方と定義する。又、p基板30の裏面及び表面に直交する方向を垂直方向、p基板30の裏面及び表面に平行な方向を水平方向と定義する。
FIG. 1 is a partial cross-sectional schematic view of an interline back-illuminated image sensor for explaining an embodiment of the present invention.
A back-illuminated
p層1内のp基板30表面近傍の水平方向に延びる同一面上には、入射光に応じてp基板30内で発生した電荷を蓄積するためのn型半導体層4(以下、n層4という)が複数配列されている。n層4は、p基板30の表面側に形成されたn型半導体層4a(以下、n層4aという)と、n層4aの下に形成されたn層4aよりも不純物濃度の低いn型半導体層4b(以下、n−層4bという)との2層構造となっているが、これに限らない。n層4で発生した電荷と、このn層4に入射する光の経路上でp基板30内に発生した電荷とが、n層4に蓄積される。
On the same surface extending in the horizontal direction near the surface of the
各n層4上にはp基板30表面に発生する暗電荷が各n層4に蓄積されるのを防ぐための高濃度のp型半導体層5(以下、p+層5という)が形成されている。各p+層5内部には、p基板30の表面からその内側に向かってn層4よりも不純物濃度の高いn型半導体層6(以下、n+層6という)が形成されている。n+層6は、n層4に蓄積される不要な電荷を排出するためのオーバーフロードレインとして機能し、p+層5が、このオーバーフロードレインのオーバーフローバリアとしても機能する。図示したように、n+層6は、p基板30の表面に露出する露出面を有している。
A high-concentration p-type semiconductor layer 5 (hereinafter referred to as p + layer 5) is formed on each n layer 4 to prevent dark charges generated on the surface of the
p+層5及びn層4の右隣には、少し離間してn層4よりも不純物濃度の高いn型半導体からなる電荷転送チャネル12が形成され、電荷転送チャネル12の周囲にはp+層5よりも不純物濃度の低いp型半導体層11(以下、p層11という)が形成されている。
A
p+層5及びn層4と電荷転送チャネル12との間のp層11及びp層1には、n層4に蓄積された電荷を電荷転送チャネル12に読み出すための電荷読み出し領域(図示せず)が形成されている。電荷転送チャネル12と電荷読み出し領域の上方には、シリコン酸化膜やONO膜等からなるゲート絶縁層20を介して、電荷転送チャネル12に電圧を供給して電荷転送動作を制御するための電荷転送電極と、電荷読み出し領域に読み出し電圧を供給して電荷読み出し動作を制御するための電荷読み出し電極とを兼ねたポリシリコン等からなる電極13が形成されている。電極13の周囲には酸化シリコン等の絶縁膜14が形成されている。電荷転送チャネル12とその上方の電極13とにより、CCDが構成される。
In the p layer 11 and the
隣接するn層4同士の間には、p層11の下にp型半導体からなる素子分離層15が形成されている。素子分離層15は、n層4に蓄積されるべき電荷が、その隣のn層4に漏れてしまうのを防ぐためのものである。
An
p基板30の表面上にはゲート絶縁層20が形成されており、ゲート絶縁層20上には酸化シリコン等の絶縁層9が形成されており、この絶縁層9内に電極13及び絶縁膜14が埋設されている。又、ゲート絶縁層20と絶縁層9内には、n+層6の露出面上に、平面視において、その露出面と同じかそれよりも小さい面積のコンタクトホールが形成され、このコンタクトホール内に電極7が形成されている。
A
電極7は、導電性材料であればよく、特に、W(タングステン)、Ti(チタン)、又はMo(モリブデン)等の金属材料、或いは、これらとのシリサイド等で構成されることが好ましい。電極7とn+層6との間には、電極7を構成する導電性材料の拡散を防止するための拡散防止層を設けることが好ましい。拡散防止層の構成材料としては、例えばTiN(窒化チタン)を用いる。拡散防止層を設けることにより、n+層6とp+層5のPN接合が均一になり、画素間の飽和バラつきを低減することができる。
The
絶縁層9上には電極8が形成され、電極8は電極7と接続される。電極8上には保護層10が形成されている。電極8は、導電性材料であれば良い。電極8には端子が接続され、この端子に、所定の電圧を印加できるようになっている。
An
n+層6に移動した電荷は、n+層6の露出面に接続された電極7とこれに接続された電極8に移動するため、これにより、n+層6をオーバーフロードレインとして機能させることができる。
Since the charges transferred to the n + layer 6 move to the
p基板30の裏面から内側には、p基板30の裏面で発生する暗電荷がn層4に移動するのを防ぐためにp++層2が形成されている。p++層2には端子が接続され、この端子に所定の電圧が印加できるようになっている。p++層2の不純物濃度は、例えば1×1017/cm3〜1×1020/cm3である。
A p ++
p++層2の下には、酸化シリコンや窒化シリコン等の入射光に対して透明な絶縁層3が形成されている。絶縁層3の下には、絶縁層3とp基板30との屈折率差に起因するp基板30の裏面での光の反射を防止するために、窒化シリコンやダイヤモンド構造炭素膜等の入射光に対して透明な高屈折率透明層16が形成されている。高屈折率透明層16としては、プラズマCVDや光CVD等の400℃以下の低温形成が可能なアモルファス窒化シリコン等のn=1.46を超える屈折率の層とすることが好ましい。
Under the p ++
高屈折率透明層16の下には、複数のカラーフィルタ18を水平方向に配列してなるカラーフィルタ層が形成されている。複数のカラーフィルタ18は、それぞれ異なる波長域の光を透過する複数種類のカラーフィルタに分類される。例えば、カラーフィルタ層は、赤色の波長域の光を透過するRカラーフィルタと、緑色の波長域の光を透過するGカラーフィルタと、青色の波長域の光を透過するBカラーフィルタとを配列した構成となっている。カラーフィルタ18は、複数のn層4の各々の下方に形成されており、各n層4に1つのカラーフィルタ18が対応して設けられている。又、各n層4には、1つのn+層6が対応するため、カラーフィルタ18は、複数のn+層6のいずれかに対応していると言うことができる。
Under the high refractive index
隣接するカラーフィルタ18同士の間には、混色を防止するための遮光部材17が形成されている。この遮光部材17は、光を透過させない機能を持つものであれば良く、W、Mo、及びAl(アルミニウム)等の可視光透過率の低い金属やブラックフィルタを用いることができる。
A
遮光部材17は、その断面形状が、p基板30の裏面に向かって広がるテーパー状(頂点が光入射側に向いた三角形や、上底が下底よりも長くなった台形)となっていることが好ましい。このようにすることで、遮光部材17に垂直入射した光を、テーパー面で反射させてp基板30内に導くことができ、光利用効率を上げることができる。
The
各カラーフィルタ18の下には、マイクロレンズ19が形成されている。マイクロレンズ19は、屈折した光が、その上方のカラーフィルタ18とそのカラーフィルタ18に隣接するカラーフィルタ18との間にある遮光部材17を避ける光路となるように、その形状が決定されている。又、マイクロレンズ19の焦点は、n層4の中心に来るように設計されている。又、使用する光学系の特性に応じて、シェーディング低減のため、マイクロレンズ19の配列ピッチは、n層4の配列ピッチと異なる設計としても良い。
Under each
n層4上面からp基板30の裏面までの領域のうち、平面視において素子分離層15で区画された領域が、撮像に寄与する光電変換を行う領域のため、以下では光電変換領域という。1つの光電変換領域で発生する電荷に応じた信号が、画像データの1画素データのもととなることから、本明細書では、この光電変換領域のことを画素ともいう。つまり、裏面照射型撮像素子100は、複数の画素と、複数の画素の各々で発生した電荷に応じた信号を読み出すCCD型又はCMOS型の信号読出し部とを備える構成となる。
Of the region from the upper surface of the n layer 4 to the back surface of the
このように構成された裏面照射型撮像素子100では、1つのマイクロレンズ19に入射した光が、そのマイクロレンズ19上方のカラーフィルタ18に入射し、ここを透過した光が、このカラーフィルタ18に対応するn層4へと入射される。このとき、p基板30のうち入射光の経路となる部分でも電荷が発生するが、この電荷は、光電変換領域に形成されたポテンシャルスロープを介してn層4へと移動し、ここで蓄積される。n層4に入射してここで発生した電荷も、ここに蓄積される。n層4に蓄積された電荷は、電荷転送チャネル12に読み出されて転送され、出力アンプによって信号に変換されて外部に出力される。
In the back-illuminated
図2は、図1に示すB−B線の電位プロファイルを示す図である。
図2に示すように、n+層6と光電変換領域においてそれぞれ電位井戸が形成され、p+層5がこれらの電位井戸同士の間のバリアとして機能していることが分かる。光電変換領域に形成される電位井戸の飽和容量を超えた電荷は、n+層6に形成される電位井戸に流れ込み、流れ込んだ電荷は電極7に移動することで、外部に排出される。このため、n+層6に接続される電極7に印加する電圧を変化させてp+層5のバリアの高さを調整することで、n層4の飽和容量の制御が可能となる。例えば、信号を加算して読み出す動画撮影モード時においては、n層4の飽和容量を減少させる制御を行うことで、電荷転送チャネル12でのオーバーフローを防ぐことができる。
FIG. 2 is a diagram showing a potential profile of the BB line shown in FIG.
As shown in FIG. 2, it can be seen that potential wells are formed in the n + layer 6 and the photoelectric conversion region, respectively, and the p +
又、図2の破線で示すように、p+層5に形成されるバリアを消失させられる程度のレベルの電圧をn+層6に接続される電極7に印加することで、光電変換領域に形成された電位井戸内の電荷をリセットすることができため、このことを利用して電子シャッタを実現することができる。
Further, as shown by a broken line in FIG. 2, a voltage at a level that can eliminate the barrier formed in the p +
尚、n+層6に接続する電極7を、そのn+層6に対応するカラーフィルタ18の種類毎に共通に接続し、カラーフィルタ18の種類毎に共通化された電極7のそれぞれに独立に電圧を印加できるようにしておく構成も考えられる。このようにした場合、各種類のカラーフィルタに対応する光電変換領域毎に、独立に電子シャッタをかけられるようにすることが可能である。つまり、各光電変換領域における電荷蓄積時間を、そこに入射する光の色毎に変えることができ、電荷蓄積時間の制御でカラーバランスを揃えた出力を得ることが可能となる。
The
又、複数のn+層6を、動画撮影モード等の間引き読み出しを行う撮影モードにおいて電荷を読み出すn層4に対応するn+層6からなる第一のグループと、該撮影モードにおいて電荷を読み出さないn層4に対応するn+層6からなる第二のグループとに分類しておき、同一グループに属するn+層6毎に、電極7を共通に接続しておき、共通化された電極7のそれぞれに独立に電圧を印加できるようにしておく構成も考えられる。このようにした場合、グループ毎に印加電圧を変えることで、ハイライト光に対する画素間ブルーミング抑制効果を高めることが可能となる。
In addition, a plurality of n + layers 6 includes a first group of n + layers 6 corresponding to the n layer 4 that reads charges in a shooting mode that performs thinning readout such as a moving image shooting mode, and n that does not read charges in the shooting mode. It is classified into a second group consisting of n + layers 6 corresponding to the layers 4, and
尚、これらの電極7及び電極8への電圧印加は、裏面照射型撮像素子100を備えるデジタルカメラ等の撮像装置において、裏面照射型撮像素子100を駆動するドライバが行えば良い。
The voltage application to the
シリコン基板では、波長毎の光吸収係数の違いにより、可視域の光をほぼもれなく(約90%以上)吸収するためには、図17に示したように、その厚みが10μm程度必要であることが分かっている。このため、裏面照射型撮像素子100においても、p基板30の垂直方向の長さを10μm程度としておくことが好ましい。このようにすることで、可視光をもれなく吸収することができ、感度を向上させることができる。
The silicon substrate needs to have a thickness of about 10 μm as shown in FIG. 17 in order to absorb almost all the light in the visible range (about 90% or more) due to the difference in the light absorption coefficient for each wavelength. I know. For this reason, also in the backside illumination
もちろん、p基板30の垂直方向の長さは、図17のデータから分かるように、5μm以上であれば、従来に比べて十分に高感度化を実現することができる。
Of course, as can be seen from the data in FIG. 17, if the length in the vertical direction of the p-
p基板30の垂直方向の長さを10μm程度にした場合には、次のような利点がある。
・電荷転送チャネル12には光がほとんど到達しなくなるため、p基板30内に、電荷転送チャネル12を遮光するための遮光層を設けることなく、又、裏面照射型撮像素子をフレームインターライン型にすることなく、インターライン型でも十分スミアの低い撮像素子を実現することができる。
・量子効率が高まり、感度が向上する。
・長波長の感度が高くなる。
・近赤外の感度が飛躍的に高くなる。
When the vertical length of the
Since light hardly reaches the
・ Quantum efficiency increases and sensitivity improves.
・ Long wavelength sensitivity is increased.
・ Near-infrared sensitivity increases dramatically.
ただし、p基板30の垂直方向の長さを10μmのように厚くすると、電荷分離層15等の影響により、n層4の低い空乏化電圧(現状の撮像素子で用いられる3V程度)では、各光電変換領域に空乏層を形成することが難しくなる。そこで、各光電変換領域に空乏層を形成でき、且つ、この空乏層で発生した電荷をn層4に移動させることのできるような電位勾配を持たせるように、p基板30の濃度を最適に設計しておく必要がある。
However, when the vertical length of the p-
本発明者は、シミュレーションの結果、p基板30を次の(1)〜(3)の構成とすることで、上記条件を満たせることを見出した。
(1)図1に示したn層4とp++層2との間の中間層に、不純物濃度が1×1014/cm3以下のn型半導体層又はp型半導体層、或いはi型半導体層を含む構成
(2)上記中間層に、不純物濃度が2×1014/cm3以下のn型半導体層と、不純物濃度が2×1014/cm3以下のp型半導体層とを含む構成
(3)(2)のn型半導体層とp型半導体層の間に、不純物濃度が1×1014/cm3以下のn型半導体層、不純物濃度が1×1014/cm3以下のp型半導体層、及びi型半導体層のいずれかを含む構成
As a result of simulation, the present inventor has found that the above conditions can be satisfied by configuring the
(1) An n-type semiconductor layer, a p-type semiconductor layer, or an i-type semiconductor layer having an impurity concentration of 1 × 10 14 / cm 3 or less in an intermediate layer between the n layer 4 and the p ++
以下、発明者が行ったシミュレーションについて説明する。 Hereinafter, the simulation performed by the inventors will be described.
(シミュレーション1)
図3は、シミュレーション1で用いた半導体基板のモデル構成を示す図である。
図3に示す半導体基板は、支持基板31上に形成された図1の絶縁層3に相当する酸化シリコン層32(厚さ300Å)と、酸化シリコン層32上に形成された図1のp++層2に相当するp型半導体層33(不純物濃度=1×1019/cm3,厚さ=0.2μm)と、p型半導体層33上方に形成された図1のn層4に相当するn型半導体層35(不純物濃度=4.5×1016/cm3,厚さ=0.3μm)と、n型半導体層35上に形成された図1のp+層5に相当するp型半導体層36(不純物濃度=1×1019/cm3,厚さ=0.2μm)と、p型半導体層33とn型半導体層35との間の中間層34とを備える構成となっている。尚、図3に示す半導体基板の表面から裏面までの厚みは8μmとした。又、n型半導体層35の空乏化電位は3〜4Vとなるように調整した。
(Simulation 1)
FIG. 3 is a diagram illustrating a model configuration of the semiconductor substrate used in the
The semiconductor substrate shown in FIG. 3 includes a silicon oxide layer 32 (having a thickness of 300 mm) corresponding to the insulating
p型半導体層33は0Vにバイアスするので、光電変換領域の最大電位点(図3のモデルでは半導体基板表面から0.5μm)とp型半導体層33との間には約3Vの電位差が発生する。3Vの電位差で8μm近い厚さの空乏層を形成するためには、中間層34は容易に空乏化できる必要があり、この層の不純物濃度はかなり低濃度でなければならないと考えられた。
Since the p-type semiconductor layer 33 is biased to 0 V, a potential difference of about 3 V is generated between the maximum potential point of the photoelectric conversion region (0.5 μm from the surface of the semiconductor substrate in the model of FIG. 3) and the p-type semiconductor layer 33. To do. In order to form a depletion layer having a thickness of nearly 8 μm with a potential difference of 3 V, the
発明者は、まず、中間層34を、不純物濃度が2×1014/cm3のn型半導体層又はp型半導体層としてシミュレーションを行った。中間層34がp型半導体層の場合のシミュレーション結果を図4に示し、中間層34がn型半導体層の場合のシミュレーション結果を図5に示した。
The inventor first simulated the
中間層34がp型半導体層の場合は、図4に示したようにp型半導体層33まで空乏層が届かず、中間層34がn型半導体層の場合は、図5に示したように半導体基板深部に電子溜りが発生した。半導体基板の裏面に空乏化しない層が形成されると、その中で発生した電子は他の光電変換領域へ拡散していったり、再結合によって消滅したりする。又、半導体基板深部に電子溜りができると、各光電変換領域間が全てつながってしまい、各光電変換領域から独立の信号を取り出すことができなくなる。
When the
そこで、中間層34に適用するn型半導体層とp型半導体層の不純物濃度を変化させて、半導体基板の裏面から光電変換領域の最大電位点までの間に、電位勾配がゼロとなる領域がなくなる濃度を求めたところ、n型半導体層の場合は1×1014/cm3以下、p型半導体層の場合は1.2×1014/cm3以下という結果が得られた。
Therefore, by changing the impurity concentration of the n-type semiconductor layer and the p-type semiconductor layer applied to the
中間層34に適用するn型半導体層とp型半導体層の不純物濃度を更に低くして、不純物濃度を0とした場合、即ち、中間層34をi型半導体層としたときのシミュレーション結果を図6に示し、中間層34を不純物濃度2.0×1013/cm3のp型半導体層としたときのシミュレーション結果を図7に示し、中間層34を不純物濃度2.0×1013/cm3のn型半導体層としたときのシミュレーション結果を図8に示した。
A simulation result when the impurity concentration of the n-type semiconductor layer and the p-type semiconductor layer applied to the
図6〜図8に示したように、中間層34を不純物濃度2.0×1013/cm3のn型半導体層とした場合、中間層34を不純物濃度2.0×1013/cm3のp型半導体層とした場合、中間層34を不純物濃度0のi型半導体層とした場合のいずれにおいても、ほぼ同じ形状の電位分布が得られることが分かった。つまり、中間層34をn型又はp型にする場合は、その不純物濃度を2.0×1013/cm3より低くしても、電位分布はあまり変わらない。したがって、中間層34を、2.0×1013/cm3以上、1.0×1014/cm3以下のn型半導体層又はp型半導体層にするか、又は、i型半導体層にすることで、光電変換領域の空乏層を厚くした場合でも、異なる光電変換領域間での信号電荷の分離を確実に実現できることが分かった。
Figure 6 As shown in Figure 8, when the
(シミュレーション2)
図9は、シミュレーション2で用いた半導体基板のモデル構成を示す図である。
図9に示す半導体基板は、図3に示す半導体基板の中間層34を、p型半導体層34b(不純物濃度=2×1014/cm3,厚さ=3.8μm)と、p型半導体層34b上に形成されたn型半導体層34a(不純物濃度=2.0×1014/cm3,厚さ=3.5μm)との2層構造とした構成となっている。
(Simulation 2)
FIG. 9 is a diagram showing a model configuration of the semiconductor substrate used in the
The semiconductor substrate shown in FIG. 9 includes an
図9に示す構成でのシミュレーション結果を図10に示した。図10に示したように、中間層34をn型半導体層とp型半導体層の2層で構成することで、これら2層のそれぞれの不純物濃度を2.0×1014/cm3とした場合でも、光電変換領域の最大電位点まで電位勾配がゼロとなる領域をほぼ無くせることが分かった。図9に示す構成で、更に、n型半導体層34aとp型半導体層34bのそれぞれの不純物濃度を2.0×1014/cm3よりも低くしていくと、図6〜図8に示したように、電位勾配がより急峻になっていった。この結果から、中間層34を、2.0×1014/cm3以下のn型半導体層とp型半導体層の2層で構成することで、光電変換領域の空乏層を厚くした場合でも、異なる光電変換領域間での信号電荷の分離を確実に実現できることが分かった。
A simulation result in the configuration shown in FIG. 9 is shown in FIG. As shown in FIG. 10, the
尚、図9に示した構成において、p型半導体層34bとn型半導体層34aの配置を逆にしても、同様の効果が得られた。
In the configuration shown in FIG. 9, even if the arrangement of the p-type semiconductor layer 34b and the n-
(シミュレーション3)
図11は、シミュレーション3で用いた半導体基板のモデル構成を示す図である。
図11に示す半導体基板は、図9に示す半導体基板のp型半導体層34bの厚みを1.8μmとし、n型半導体層34aの厚みを1.5μmとし、n型半導体層34aとp型半導体層34bとの間に、厚さ4μmの中間層34cを設けた構成となっている。
(Simulation 3)
FIG. 11 is a diagram showing a model configuration of the semiconductor substrate used in the
The semiconductor substrate shown in FIG. 11 has a thickness of the p-type semiconductor layer 34b of the semiconductor substrate shown in FIG. 9 of 1.8 μm, a thickness of the n-
図11に示す構成の場合も、シミュレーション1と同様に、中間層34cをn型半導体層又はp型半導体層としてシミュレーションを行ったところ、このn型半導体層又はp型半導体層の不純物濃度を1×1014/cm3以下にすることで、図10に示したような電位勾配をより急峻にできることが分かった。
In the case of the configuration shown in FIG. 11, similarly to the
中間層34cに適用するn型半導体層とp型半導体層の不純物濃度を更に低くして、不純物濃度を0とした場合、即ち、中間層34cをi型半導体層としたときのシミュレーション結果を図12に示し、中間層34cを不純物濃度2.0×1013/cm3のp型半導体層としたときのシミュレーション結果を図13に示し、中間層34cを不純物濃度2.0×1013/cm3のn型半導体層としたときのシミュレーション結果を図14に示した。
The simulation result when the impurity concentration of the n-type semiconductor layer and the p-type semiconductor layer applied to the
図12〜図14に示したように、中間層34cを不純物濃度2.0×1013/cm3のn型半導体層とした場合、中間層34cを不純物濃度2.0×1013/cm3のp型半導体層とした場合、中間層34cを不純物濃度0のi型半導体層とした場合のいずれにおいても、ほぼ同じ形状の電位分布が得られることが分かった。つまり、中間層34cをn型又はp型にする場合は、その不純物濃度を2.0×1013/cm3より低くしても、電位分布はあまり変わらない。したがって、中間層34cを、2.0×1013/cm3以上、1.0×1014/cm3以下のn型半導体層又はp型半導体層にするか、又は、i型半導体層にすることで、図10に示すポテンシャルを更に改善できることが分かった。
12 to 14 as shown in, when the
図1に示す裏面照射型撮像素子100において、p基板30の構成を上述したシミュレーション1〜3のようなモデルの構成にすれば、光電変換領域の空乏層を厚くした場合でも、異なる光電変換領域間での信号電荷の分離を確実に実現することが可能となり、非常に高感度の裏面照射型撮像素子100を実現することができる。
In the backside illumination type
又、裏面照射型撮像素子100によれば、入射光がほぼ到達しないp基板30の表面側にオーバーフロードレインを設けているため、p基板30の裏面側にオーバーフロードレインを設ける従来構造に比べて、青感度を向上させることができる。
Also, according to the backside illumination
又、このオーバーフロードレインに印加する電圧を制御することで、各光電変換領域の飽和容量や電荷蓄積時間を一律に又は独立に制御することができ、様々なパターンの駆動を容易に実現することができる。 Also, by controlling the voltage applied to this overflow drain, the saturation capacity and charge accumulation time of each photoelectric conversion region can be controlled uniformly or independently, and various patterns can be easily driven. it can.
又、裏面照射型撮像素子100によれば、電子シャッタを実現する際にn+層6に印加する電圧振幅を、p基板30の裏面側にオーバーフロードレインを設ける従来構造に比べて大幅に下げることができる(23V→8V)。逆に、電圧振幅が従来と同じであれば、各光電変換領域の飽和容量を大幅に増やすことが可能となる。
Further, according to the backside illumination type
尚、図1において、p++層2を省略し、その代わりに、絶縁層3の下に入射光に対して透明なITO等の透明電極を設け、この透明電極に電圧が印加できるように構成し、この透明電極に負電圧を印加しておけば、p基板30の裏面で発生する暗電流を抑制することができる。
In FIG. 1, the p ++
又、以上の説明では、裏面照射型撮像素子100がCCD型のものとしたが、これはもちろんMOS型であっても良い。つまり、n層4に蓄積された電荷に応じた信号を、CMOS回路やNMOS回路で読み出す構成としても良い。
In the above description, the back-illuminated
1 p層
2 p++層
3,9,14 絶縁層
4 n層
5 p+層(オーバーフローバリア)
6 n+層(オーバーフロードレイン)
7,8 電極
10 保護層
11 p層
12 電荷転送チャネル
13 電荷転送電極兼電荷読み出し電極
15 素子分離層
16 高屈折率透明層
17 遮光部材
18 カラーフィルタ
19 マイクロレンズ
20 ゲート絶縁層
1 p layer 2 p ++
6 n + layer (overflow drain)
7, 8
Claims (4)
前記半導体基板内に形成された前記電荷を蓄積するための第一導電型の第一の半導体層と、
前記半導体基板の裏面から内側に形成された第一導電型の反対の第二導電型の第二の半導体層とを備え、
前記半導体基板内の前記第一の半導体層と前記第二の半導体層との間に、不純物濃度が2.0×1014/cm3以下の第一導電型の第三の半導体層と、不純物濃度が2.0×1014/cm3以下の第二導電型の第四の半導体層とを含み、
前記第一の半導体層は前記第三の半導体層に積層され、前記第四の半導体層は前記第二の半導体層に積層されている裏面照射型撮像素子。 A backside-illuminated imaging device that irradiates light from the back side of a semiconductor substrate, reads out charges generated in the semiconductor substrate in response to the light from the front side of the semiconductor substrate, and performs imaging,
A first semiconductor layer of a first conductivity type for accumulating the electric charge formed in the semiconductor substrate;
A second semiconductor layer of a second conductivity type opposite to the first conductivity type formed inside from the back surface of the semiconductor substrate;
A third semiconductor layer of a first conductivity type having an impurity concentration of 2.0 × 10 14 / cm 3 or less between the first semiconductor layer and the second semiconductor layer in the semiconductor substrate; concentration saw including a is 2.0 × 10 14 / cm 3 or less of a second conductivity type fourth semiconductor layer,
The backside-illuminated image sensor in which the first semiconductor layer is stacked on the third semiconductor layer, and the fourth semiconductor layer is stacked on the second semiconductor layer .
前記第三の半導体層と前記第四の半導体層の間に、不純物濃度が1.0×1014/cm3以下の第五の半導体層を含む裏面照射型撮像素子。 The back-illuminated image sensor according to claim 1,
A backside illuminating type imaging device including a fifth semiconductor layer having an impurity concentration of 1.0 × 10 14 / cm 3 or less between the third semiconductor layer and the fourth semiconductor layer.
前記半導体基板の表面から裏面までの厚みが、5μm以上である裏面照射型撮像素子。 The back-illuminated image sensor according to claim 1 or 2,
A backside illuminating type imaging device having a thickness from the front surface to the back surface of the semiconductor substrate of 5 μm or more.
前記半導体基板の表面から裏面までの厚みが、8μm以上である裏面照射型撮像素子。 The back-illuminated image sensor according to claim 3,
A backside illuminating type imaging device, wherein the thickness from the front surface to the back surface of the semiconductor substrate is 8 μm or more.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006285194A JP4751803B2 (en) | 2006-09-20 | 2006-10-19 | Back-illuminated image sensor |
US11/856,560 US7781715B2 (en) | 2006-09-20 | 2007-09-17 | Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device |
TW096134775A TWI429064B (en) | 2006-09-20 | 2007-09-19 | Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device |
CN2009101407048A CN101552280B (en) | 2006-09-20 | 2007-09-20 | A back lighting imaging device and a manufacturing method thereof, a semiconductor chip and an imaging device |
KR1020070096189A KR101003369B1 (en) | 2006-09-20 | 2007-09-20 | Backside illuminated imaging device, imaging apparatus and method for manufacturing backside illuminated imaging device |
KR1020100006465A KR20100024974A (en) | 2006-09-20 | 2010-01-25 | Backside illuminated imaging device, imaging apparatus and method for manufacturing backside illuminated imaging device |
KR1020100006451A KR20100024973A (en) | 2006-09-20 | 2010-01-25 | Backside illuminated imaging device and semiconductor substrate |
US12/821,704 US8030608B2 (en) | 2006-09-20 | 2010-06-23 | Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006254041 | 2006-09-20 | ||
JP2006254041 | 2006-09-20 | ||
JP2006285194A JP4751803B2 (en) | 2006-09-20 | 2006-10-19 | Back-illuminated image sensor |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008103554A JP2008103554A (en) | 2008-05-01 |
JP2008103554A5 JP2008103554A5 (en) | 2010-08-26 |
JP4751803B2 true JP4751803B2 (en) | 2011-08-17 |
Family
ID=39437659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006285194A Expired - Fee Related JP4751803B2 (en) | 2006-09-20 | 2006-10-19 | Back-illuminated image sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4751803B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101776955B1 (en) | 2009-02-10 | 2017-09-08 | 소니 주식회사 | Solid-state imaging device, method of manufacturing the same, and electronic apparatus |
JP4798232B2 (en) * | 2009-02-10 | 2011-10-19 | ソニー株式会社 | Solid-state imaging device, manufacturing method thereof, and electronic apparatus |
US8587081B2 (en) * | 2010-04-28 | 2013-11-19 | Calvin Yi-Ping Chao | Back side illuminated image sensor with back side pixel substrate bias |
US8455971B2 (en) * | 2011-02-14 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for improving charge transfer in backside illuminated image sensor |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5814569A (en) * | 1981-07-17 | 1983-01-27 | Olympus Optical Co Ltd | Color image pickup device |
JPS6394125A (en) * | 1986-10-08 | 1988-04-25 | Yamatake Honeywell Co Ltd | Color sensor |
JPH0652799B2 (en) * | 1987-08-15 | 1994-07-06 | 株式会社半導体エネルギー研究所 | Semiconductor device |
JP4487369B2 (en) * | 2000-03-13 | 2010-06-23 | ソニー株式会社 | Solid-state imaging device, manufacturing method thereof, and exposure time control method for solid-state imaging device |
JP4742523B2 (en) * | 2004-06-14 | 2011-08-10 | ソニー株式会社 | Solid-state imaging device and driving method thereof |
JP4691939B2 (en) * | 2004-09-27 | 2011-06-01 | ソニー株式会社 | Manufacturing method of back-illuminated solid-state imaging device |
JP2005026717A (en) * | 2004-10-04 | 2005-01-27 | Sony Corp | Solid imaging device |
-
2006
- 2006-10-19 JP JP2006285194A patent/JP4751803B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008103554A (en) | 2008-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7498650B2 (en) | Backside illuminated CMOS image sensor with pinned photodiode | |
JP4621719B2 (en) | Back-illuminated image sensor | |
JP4742057B2 (en) | Back-illuminated solid-state image sensor | |
JP4725095B2 (en) | Back-illuminated solid-state imaging device and manufacturing method thereof | |
KR102586247B1 (en) | Solid-state imaging device and imaging device | |
US8363141B2 (en) | Solid-state image pickup device, image pickup system including the same, and method for manufacturing the same | |
JP4779320B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP4950703B2 (en) | Solid-state image sensor | |
JP4599417B2 (en) | Back-illuminated solid-state image sensor | |
JP4649441B2 (en) | Back-illuminated imaging device and imaging device provided with the same | |
JP4751865B2 (en) | Back-illuminated solid-state imaging device and manufacturing method thereof | |
JP2003338615A (en) | Solid-state image pickup device | |
KR20150033606A (en) | Solid-state imaging element, method for manufacturing solid-state imaging element, and electronic instrument | |
JP4649390B2 (en) | Manufacturing method of back-illuminated image sensor | |
US9142580B2 (en) | Image pickup apparatus and image pickup system | |
KR102225297B1 (en) | Imaging element and imaging device | |
WO2016104177A1 (en) | Solid-state image capture element, method for manufacturing same, and electronic component | |
JP2008103664A (en) | Rear irradiation type imaging element, manufacturing method of same and imaging apparatus equipped with same | |
JP4751803B2 (en) | Back-illuminated image sensor | |
JP2011258598A (en) | Solid-state image pickup element, method of manufacturing the same, and image pickup apparatus | |
JP5544912B2 (en) | Solid-state image sensor | |
JP2008153500A (en) | Solid-state imaging apparatus and camera | |
JP2007184467A (en) | Solid-state imaging element | |
JP2005123538A (en) | Solid imaging device and its manufacturing method | |
JP5136524B2 (en) | Solid-state imaging device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20100712 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20100730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110404 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110523 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |