JP5544723B2 - ショットキーダイオードおよびショットキーダイオードの製造方法 - Google Patents

ショットキーダイオードおよびショットキーダイオードの製造方法 Download PDF

Info

Publication number
JP5544723B2
JP5544723B2 JP2009026568A JP2009026568A JP5544723B2 JP 5544723 B2 JP5544723 B2 JP 5544723B2 JP 2009026568 A JP2009026568 A JP 2009026568A JP 2009026568 A JP2009026568 A JP 2009026568A JP 5544723 B2 JP5544723 B2 JP 5544723B2
Authority
JP
Japan
Prior art keywords
gan
schottky diode
main surface
schottky
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009026568A
Other languages
English (en)
Other versions
JP2010182960A (ja
JP2010182960A5 (ja
Inventor
淳 須田
恒暢 木本
和樹 山路
弘貴 太田
成博 土井
和正 清見
謙司 下山
哲 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2009026568A priority Critical patent/JP5544723B2/ja
Publication of JP2010182960A publication Critical patent/JP2010182960A/ja
Publication of JP2010182960A5 publication Critical patent/JP2010182960A5/ja
Application granted granted Critical
Publication of JP5544723B2 publication Critical patent/JP5544723B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明はショットキーダイオードに関する。より詳細には、順方向特性で理想因子(n値)が1に近く、高いショットキー障壁高さと、逆方向特性で極めて小さいリーク電流特性を有し、低損失で高温動作可能なGaN系ショットキーダイオードに関する。
炭化珪素(SiC)や窒化ガリウム(GaN)は、可視光領域の発光デバイス用の材料として利用されているが、その大きな禁制帯幅や高い絶縁耐圧が注目され、電子デバイス用の材料としても期待されている。具体的には、自動車搭載用のインバータなどに使用される低損失・高耐圧のパワーデバイス、高周波パワーデバイス、高温動作デバイスなどの製造に用いられる材料として注目されている。
これら材料が電子デバイス用材料として注目されているもう一つの理由は、代表的な半導体材料である珪素(Si)と同様に、クラーク数が大きく、しかも、砒化ガリウム(GaAs)などとは異なり、その構成元素が毒性を有しないという点にある。
ところで、パワーデバイスとしてのショットキーダイオードは、それ自体、高速スイッチングダイオードとして電源回路などにおける重要部品であるが、材料の電子デバイス用途としてのポテンシャルを評価する上で重要なデバイスである。事実、すでに商品化されているSiCを用いた最初のパワーデバイスはショットキーダイオードであった。GaNは、SiCと比較しても禁制帯幅が広く、かつ、電子移動度も高い。加えて、AlやInをGaサイトに置換することにより禁制帯幅の制御が可能(バンドエンジニアリング可能)であるなど、電子デバイス用材料としての高いポテンシャルを有している。
SiCショットキーダイオードは長年の研究で、高性能なデバイスが実現され、商品化に至っているが、一方、GaNを代表とする窒化物半導体材料を用いた現状のショットキーダイオードには、リーク電流の低減、電流電圧特性における理想因子n値の改良、耐圧の向上、オン抵抗の低減、素子の長寿命化などといった、電子デバイス特性の更なる改善が望まれている。
特許文献1(特開2007−149985号公報)は、窒化ガリウム系半導体に関し、窒化ガリウム系半導体中の不純物および転位はアクセプタとして働くこと、5×1016cm-3未満の電子濃度の領域ではドナー濃度に対する不純物および転位の割合が高くなること、当該濃度未満の電子濃度を有する窒化ガリウム系半導体では不純物および転位に起因するアクセプタ濃度がドナー濃度に対して無視できなくなること等に言及し、5×1016cm-3未満の電子濃度を有する窒化ガリウム系半導体では、不純物濃度および転位の数を制御しなければ、所望のキャリア濃度の窒化ガリウム系半導体を成長することができず良好なショットキーダイオード特性も得られない旨を指摘している。
そして、特許文献1には、良好な電子デバイス特性を呈する窒化物半導体装置として、「III族窒化物支持基体と、5×1016cm-3未満の電子キャリア濃度を有しており前記III族窒化物基板上に設けられた第1の窒化ガリウム系エピタキシャル層とを備え、前記第1の窒化ガリウム系エピタキシャル層にはドナードーパントが添加されており、前記窒化ガリウム系エピタキシャル層は2×1016cm-3未満の炭素濃度を有しており、前記第1の窒化ガリウム系エピタキシャル層は1×108cm-2未満の転位密度を有する」窒化物半導体装置の発明が開示されている。
特許文献1の教示するところによれば、III族窒化物支持基体として貫通転位密度が1×106cm-3のGaNウエハやサファイア基板上に窒化ガリウム領域が形成された「Sapテンプレート」(貫通転位密度1×108cm-3)を用い、この上に有機金属気相成長(MOCVD)法でエピタキシャル層を形成したものにより、特性が良好な電子デバイスが得られるとされている。具体的には、「実験例5」として、エピタキシャル層上に形成されたショットキーダイオードの電流電圧特性における理想因子(n値)として、1.03〜1.04というn値の理想値である1に近い値が示されており、GaNの電子デバイス用材料としてのポテンシャルの一端が裏付けられている。
しかし、特許文献1に開示されている窒化物半導体装置は、実質的には、支持基体上に形成された窒化ガリウム系エピタキシャル層に作製されたものであって、当該窒化ガリウム系エピタキシャル層が電子デバイス用材料として高いポテンシャルを有していることを裏付けるものではあっても、III族窒化物支持基体そのものを電子デバイス用材料として用いた場合にも同様の結果を得ることができるか否かについては何ら言及されていない。
寧ろ、III族窒化物支持基体として比較的低い貫通転位密度(1×106cm-3)のGaNウエハを用いながら、当該ウエハ上にわざわざ窒化ガリウム系エピタキシャル層を形成した上で素子化を行なっているという事実からは、特許文献1に開示の発明においては、III族窒化物支持基体そのものを電子デバイス用材料として用いたのでは、上記のような好ましい電気特性を得ることは困難であったと理解するのが自然である。
例えば、非特許文献1には、エピタキシャル成長層を介さず、GaN支持基体に直接形成したショットキーダイオードの報告例がある。当該文献に示されているように、直接形成したダイオード中で最もn値が良好なものでも、n値は1.5であった。障壁高さも、本来Ni/GaNから期待される値よりもかなり小さく、結果として極めて大きな逆方向リーク電流を招いている。
これは、これまで作製されてきたGaN支持基体の結晶性、表面状態などが、エピタキシャル成長用の基板としてはある程度の品質に達している一方で、それ自体を電子でバイスに用いるという観点では、まだ不十分であることを示す結果である。支持基体を直接デバイスに用いる場合は、結晶性や表面状態に求められる要請を明らかにし、それに応えうる結晶成長プロセスや、加工プロセス、表面処理プロセスを確立しなければならず、さらなる研究開発が必要であった。
なお、SiやGaAsはもとより、近年では、非特許文献4に示すようにSiCなどでも、順方向および逆方向のダイオード特性の何れもが、ほぼ完全に理論で説明される理想的なショットキーダイオードが実現されている。このようなショットキーダイオードでは、順方向特性は、n値が1に極めて近い特性を示す。また、逆方向特性については、順方向特性の片対数プロットの切片から求められるショットキー障壁高さを用いて、熱電界放出モデル(電界放出モデルもこのモデルに含まれる)、熱電子放出モデルにより理論予測した逆方向電流値と逆方向電流の実測値が良い一致を示す。順方向特性と逆方向特性の統一的かつ定量的な説明が理論的に可能であるという事実は、理想的なショットキー界面および高品位の半導体結晶が実現されており、各種の欠陥や遷移層などに起因する電流漏れ経路や抵抗が存在しないことを意味している。
GaNについてみると、ショットキーダイオードの理想的な順方向特性を示す結果が、特許文献1をはじめとして、既に多数報告されている。しかし、ショットキーダイオードの逆方向特性は、リーク電流が理論値の100倍から数万倍以上と極めて高く、理論値からは程遠い。この原因は主に、GaNの結晶品質が、SiやGaAsに比べるとまだまだ不十分なことによると理解されている。まれに、極めて小さな逆方向リーク電流を示すダイオードも見受けられるが、このようなダイオードの場合、順方向の直列抵抗が極めて高いなど、順方向特性が理想からかけ離れている場合が多い。即ち、ショットキー接合形成時に、意図しない絶縁領域が形成されたため、リーク電流は低くなったが、順方向ではその絶縁領域が抵抗層となっているのである。ショットキー接合の特性を論じる場合には、順方向と逆方向が一貫して定量的に説明できるかどうか考える必要がある。
これまで、半導体材料として総量の90%を越える供給がなされてきているシリコンでは、大部分はエピタキシャル層を用いることなく、シリコン基板そのものの上にデバイス領域が形成されてきた。GaAs等の正方晶系III−V族半導体を用いた電子デバイスが、シリコン電子デバイスを越えるものとならない理由の一つは、基板そのものの上にデバイス形成することが困難である点にある。
上述したように、GaNに代表されるIII族窒化物半導体は、正方晶系III−V族半導体とは異なり、毒性元素を含まず、しかもクラーク数の大きな半導体材料である。しかし、これまでは、III族窒化物半導体の支持基体そのものの上に直接デバイス領域を形成した場合には好ましいデバイス特性を得ることができないと考えられてきており、そのため、当該III族窒化物半導体の支持基体の上にエピタキシャル層を形成し、このエピタキシャル層にデバイス領域を形成するという選択がなされてきている。
特開2007−149985号公報 特開2007−277077号公報
Applied Surface Science 255(2008)3085―3089 I. Barin et al., "Thermochemical Properties of Inorganic Substrates" Springer-Verlag, Berlin (1977). Journal of Crystal Growth、237/239巻(2002年)、1153頁より T. Hatakemaya 他、Materials Science Forum、433-436巻(2003年)、831頁 T. Hatakemaya 他、Materials Science Forum Vols.389-393 (2002) pp.1169-1172.
本発明は、従来、III族窒化物半導体の支持基体表面(主面)の上に直接デバイス領域を形成した場合には好ましいデバイス特性を得ることができないと考えられてきた点についての再検討に基づき、エピタキシャル層を形成することなくIII族窒化物半導体の支持基体表面の上に直接デバイス領域を形成したショットキーダイオードであって、しかも、理想因子(n値)が1に近く、高いショットキー障壁高さと低いリーク電流特性を有し、低損失(低抵抗)で高温動作が安定なGaN系ショットキーダイオードを提供することを目的とする。
上述の課題を解決するために、第1の発明に係るショットキーダイオードは、主面がGaN系厚膜材料よりなる支持基体の主面に直接形成されたショットキーダイオードであって、理想因子(n値)が1.0以上1.3以下で、且つ、逆方向電圧−5V印加時の電流値が理論的に予測される最小のリーク電流値である、熱電界放出モデルおよび熱電子モデルの計算値の和の理論電流値の50倍以下であることを特徴とする。
また、第2の発明に係るショットキーダイオードは、主面がGaN系厚膜材料よりなる支持基体の主面に直接形成され、理想因子(n値)が1.0以上1.3以下であることを特徴とする。
さらに、第3の発明に係るショットキーダイオードは、主面がGaN系厚膜材料よりなる支持基体の主面に直接形成され、逆方向電圧−5V印加時の電流値が熱電界放出モデルおよび熱電子モデルの計算値の和の理論電流値の50倍以下であることを特徴とする。
このようなショットキーダイオードで用いられる前記支持基体表面の転位密度は、5×106cm-2以下であることが好ましい。
前記GaN系厚膜材料は、例えば、AlxInyGa(1-x-y)N(但し、0≦x≦1、0≦y≦1、[x+y]<1)である。
好ましくは、前記x及びyは、[x+y]<0.5の不等式を満足する。
前記GaN系厚膜材料は、例えば、サファイアの下地基板の主面上にエピタキシャル成長させたものである。この場合、前記サファイア基板の主面は、(0001)面、(11−20)面、(1−102)面、(1−100)面、若しくはこれらの結晶面から微傾斜している結晶面であることが好ましい。
本発明は、主面がGaN系厚膜材料よりなる支持基体の主面に直接形成されたショットキーダイオードにおいて、GaN系材料においてほぼ理想的といえるショットキー障壁を持ったショットキーダイオードを実現した。この事実は、GaN系材料に直接形成されたショットキーダイオードの実用化が可能であることのみならず、ショットキー障壁をゲートとするGaN系材料における電界効果トランジスタなどの実用化の見通しを与えるものである。
レーザーフラッシュ法の測定原理を説明するための図である。 本発明においてGaN系厚膜材料よりなる支持基体の製造に用いたHVPE装置の概略構成を示す図である。 AFMによる表面粗さ測定の結果を示す図である。 実施例で得られたショットキーダイオードの構造を説明するための断面図である。 実効ドナー濃度が1×1016atoms/cm3である自立GaN結晶基板上に形成された本発明のショットキーダイオードの電流−電圧特性(順方向特性)の例である。2本の太い実線は、n値がそれぞれ1および2の場合の傾きを参考として示すものである。 実効ドナー濃度が1×1016atoms/cm3である自立GaN結晶基板上に形成された本発明のショットキーダイオードの電流−電圧特性(逆方向特性)の例である。太い実線は、理論値、すなわち、熱電界放出電流と影像力による障壁低下を考慮した熱電子放出電流の和を示すものである。点線は実測値が理論値の10倍以下になっていることを分かりやすくするため、理論値を10倍したものである。 実効ドナー濃度が1×1016atoms/cm3である自立GaN結晶基板上に形成された本発明のショットキーダイオードのn値と障壁高さの例を示す図である。 実効ドナー濃度が1×1016atoms/cm3である自立GaN結晶基板上に形成された本発明のダイオードについて−200Vまでの逆方向特性の評価を行った結果(電流−電圧特性)を示す図である。太い実線は、理論値、すなわち、熱電界放出電流と影像力による障壁低下を考慮した熱電子放出電流の和を示すものである。点線は実測値が理論値の10倍以下になっていることを分かりやすくするため、理論値を10倍したものである。 実線は本発明のショットキーダイオードにつき、逆方向電圧−5Vおよび−50Vにおける、熱電界放出電流と影像力による障壁低下を考慮した熱電子放出電流の和を計算し、実効ドナー濃度Ndに対してプロットしたものである。白丸と黒丸はそれぞれ逆方向電圧−5Vおよび−50Vにおける電流値の実測値である。
以下に、図面を参照して、主面がGaN系厚膜材料よりなる支持基体の主面に直接形成された本発明のショットキーダイオードについて説明する。なお、以下では、本発明で用いる支持基体の諸特性および当該支持基体の製造方法について説明した後に、実施例により、本発明のショットキーダイオードの製造方法について説明する。また、以下に説明する実施の形態は、本発明の単なる例示であり、本発明は他の様々な態様として変形することができる。従って、以下に開示される構成は、本発明の範囲を限定するものではない。
[本発明で用いる支持基体の諸特性]:本発明に係るショットキーダイオードは、主面がGaN系厚膜材料よりなる支持基体の主面に直接形成されるものである。したがって、本発明に於いては、支持基体主面(表面)のGaN系厚膜材料の品質が極めて重要である。特に、ショットキーダイオードのデバイス特性は、言うまでもなく、ショットキー接合が形成される金属と半導体の界面特性に顕著に影響を受ける。そして、デバイス特性が損なわれる要因としては、半導体表面の研磨等によるダメージや汚染、或いは凹凸などが考えられる。
半導体領域にダメージや汚染に起因する欠陥準位が多く存在するショットキーダイオードに順方向電圧を印加すると、金属/半導体界面付近で理想状態と異なる電流輸送が生じる結果、ショットキーダイオードの順方向電流における理想因子(n値)は理想値である1から大きく外れ、また、逆方向電流の電流値も増大する。
また、金属/半導体界面の凹凸は局所的電界集中の原因となり、順方向電流の局所的トンネリング電流成分を増加させるが、当該トンネリング電流成分が大きい場合には、n値は2よりもさらに大きな値となる場合がある。また、電界集中の影響は逆方向電流特性において顕著であり、低電圧印加時においても局所的トンネリングや局所的ななだれ増倍を発生させるため、逆方向電流を増大させる原因となる。
順方向電圧印加時のn値の増大は、オン抵抗の増加につながり、ダイオード損失の原因となる。また、逆方向電流成分の増大はショットーダイオードの整流特性を損ない、これもまた、ダイオードを使用する回路における損失の原因となる。つまり、良好なデバイス特性のショットキーダイオードを得るためには、半導体表面の高品質化が極めて重要である。
このような理由により、本発明では、GaN系厚膜材料よりなる支持基体として、下記の諸特性(表面状態、表面不純物レベル、転位密度、熱伝導率)を有するものが好適に用いられる。ここで、本発明で用いる「GaN系厚膜材料よりなる支持基体」とは、全体がGaN系厚膜材料よりなるバルク基板はもとより、GaN系材料以外の材料の下地基板上にGaN系厚膜材料の層が形成されている基体、或は、かかる基体から下地基板を剥離してGaN系厚膜材料の層を分離して得た基板(自立基板)など、種々の態様のものが含まれる。
表面状態:本発明で好適に用いられるGaN系厚膜材料よりなる支持基体の表面状態は、下記のとおりである。先ず、透過型電子顕微鏡(TEM)による断面格子像観察で評価した際の表面のダメージ深さは、通常は10nm以下、好ましくは5nm以下、さらに好ましくは3nm以下である。ダメージ深さは、TEMによる断面格子像観察での格子の乱れを観察することにより測定できる。断面TEM像により観察される基板表層には、完全結晶部分とは明らかに格子配列の異なる、不完全結晶領域と非晶質層が確認できる。この2つの部分の厚みをダメージ層として測定する。
なお、表面のダメージが深すぎると、デバイスを形成する際、金属と半導体の界面特性が損なわれる。また、TEMで観察される格子像の乱れた領域にはダメージと共に研磨や洗浄工程において不純物が取り込まれている可能性が高い。
表面平坦性は、原子間力顕微鏡(AFM)により、周辺1mmを除いた領域において評価した際の、1×1μm2におけるRMS値が、通常は1nm以下、好ましくは0.5nm以下、さらに好ましくは0.2nm以下である。表面の凹凸差が大きすぎると、以後の工程における不純物の付着を助長する場合がある。また、製造時における洗浄工程において、付着した不純物の除去が困難になる場合もある。なお、本発明の自立基板(ウェハー)の周辺1mmを除いた領域においてRMS値を測定するのは、ウェハー周辺は、その他の加工により表面の凹凸差が大きくなる傾向があるためである。
表面不純物レベル:支持基体の表面をTOF−SIMS(飛行時間形二次イオン質量分析計:Time of Flight−Secondary Ion Mass Spectrometer)により、一次イオンAu、一次イオン加速電圧25kV、走査領域200μm角、二次イオン積算時間150秒において評価した際の表面不純物レベルは、Si/Gaのイオンマススペクトルの強度比が、通常は0.01以下、好ましくは0.005以下である。つまり、製造工程において付着しやすいSiなどの不純物が極めて低いことが好ましい。Si/Gaの強度比が大きな支持基体を用いると、電子デバイス特性が顕著に低下する場合がある。
転位密度:支持基体は、転位由来の電流漏れ経路や抵抗などを低減し、良好な電気的特性を得る観点から、転位密度が通常1×107cm―2以下、好ましくは5×106cm―2以下、更に好ましくは3×106cm―2以下である。転位密度は、通常、CL(カソードルミネッセンス)像で観察されたダークスポットの密度を計算することにより求めることができる。またAFM観察によっても転位密度を評価できる場合がある。
熱伝導率:GaN系の電子デバイスがパワーデバイスとして期待されるものであることは上述したところである。これは、GaN系半導体結晶は禁制帯幅が広く高温での動作が容易なためであるが、本発明で用いられる支持基体を、ショットキーダイオード製造用としてのみならず、パワーデバイス全般の製造用基板としての利用も考えると、デバイスの安定な動作や長寿命化のためにはできる限り温度上昇なく動作させる必要があり、そのためには、高いパワーで動作させる場合に効率よく熱放散させる必要がある。
例えば、オーム性電極やGaN系半導体基板のバルクそのものの電気抵抗による損失があり、高電流動作では熱が発生する。従って、パワーデバイスでは、動作領域を、極力、ヒートシンク材料に近づける工夫がなされる。一般に、動作領域をヒートシンク材料に近づけるためにはデバイス動作領域が形成された半導体基板裏面を削ること(基板の薄板化)が必要とされるが、このような薄片化はデバイスの製作歩留まりを著しく落とす大きな要因でもあり、パワーデバイスの製造コスト低減の足枷ともいえるものである。
高い熱伝導率の半導体基板を用いれば上述のような薄板化は不要となり、デバイスの歩留まりを向上できることとなるから、GaN系半導体基板は高い熱伝導率を有することが好ましい。
このような理由から、本発明で用いられる支持基体の熱伝導率は、室温(25℃)において、通常は250W/m・K以上、好ましくは300W/m・K以上、更に好ましくは345W/m・K以上であることが好ましい。
熱伝導率は、レーザーフラッシュ法により評価することができる。一般に、熱伝導率を直接求めるためには大きな試料を準備して長時間をかけて計測を行う必要がある。これに対して、レーザーフラッシュ法では、小さな試料を用いて短時間に熱伝導率を測定することができる。
図1はレーザーフラッシュ法の測定原理を説明するための図で、この手法では、直径10mm、厚さ1〜5mm程度の円板状試料Sの表面を、パルス幅が数百μsのレーザー光により均一に加熱した後の試料Sの裏面温度変化から、熱拡散率を算出する測定法である。具体的には、熱拡散率αをレーザーフラッシュ法により計測し、他の方法により求めた密度p及び比熱容量Cpから、下記の関係式[1]式により熱伝導率λを算出する。
λ=α×p×Cp 関係式[1]
断熱条件を仮定した理論解によれば、パルス加熱後の試料Sの裏面温度は図1に示したような上昇を示し、試料S内の温度分布が均一化されるのに伴って一定値に収束する。レーザーフラッシュ法は、小さい試料を短時間に測定することができ、解析法が簡明であり、室温から200℃以上の高温に至るまでの計測が可能であるため、熱拡散率の標準的かつ実用的計測法として広く用いられる。
ここで、関係式[1]の適用において、GaNの場合、その密度を6.15(g/cm3)、比熱を40.8(J/mol・K)とする(非特許文献2:I. Barin et al., "Thermochemical Properties of Inorganic Substrates" Springer-Verlag, Berlin (1977))。
熱拡散率の計測値は、標準試料を使って更正されうる。例えば、財団法人ファインセラミックセンターから入手可能な多結晶アルミナ(直径10mm、厚さ1mm)を標準試料として用いることができる。
試料Sの裏面温度の変化から熱拡散率αを算出するアルゴリズムとしては、「t1/2法」を用いる。t1/2法では、図1に示すように、試料Sの裏面の過渡温度上昇の半分まで到達するのに要する時間から、下記の関係式[2]式にしたがって熱拡散率αを算出する。ここで、dは試料Sの厚さである。
α=0.1388d2/t1/2 関係式[2]
本発明で用いたGaN系厚膜材料よりなる支持基体の熱伝導率を測定するに際しては、先ず、支持基体の両面を研磨て成形することにより、10mm×10mm×1mmの板状の評価用試料を作製し、次いで、当該評価用試料の両面に200nm程度の金膜を形成し、レーザー照射面側に更にカーボン膜(厚さ1μm弱)を形成して、これを熱伝導率測定試料とした。
そして、アルバック理工株式会社製から入手可能な全自動レーザーフラッシュ法熱定数測定装置TC−7000、及び、財団法人ファインセラミックスセンターから入手可能な熱拡散率測定用標準物質TD−ALを使用して、室温における熱伝導率を求めた。
[本発明で用いるGaN系厚膜材料よりなる支持基体の製造方法]:本発明で用いるGaN系厚膜材料よりなる支持基体は、GaN系厚膜材料を成長させるべき基板(下地基板)の上に、HVPE(Hydride Vapor Phase Epitaxial Growth)法によって、30μm以上の厚さでGaN系厚膜を結晶成長させたものである。特許文献2(特開2007−277077号公報)に開示されているHVPE法による結晶成長の手法は、高品質のGaN系厚膜を得るという観点から好ましい。
以下に、具体的な結晶成長条件等を説明するが、本明細書で云う「GaN系材料」とは、GaNを主成分とするIII−V族化合物半導体材料であり、III族元素としては、一般に、Gaを最も多く含み、一部がAlやInによって置換されており、V族元素はNである。従って、一般式で表記すれば、AlxInyGa(1-x-y)N(但し、0≦x≦1、0≦y≦1、[x+y]<1)となる。なお、当該GaN系材料のIII族元素は過半数がGaであること、すなわち、上記x及びyは、[x+y]<0.5の不等式を満足することが好ましい。また、このようなGaN系材料には、微量の不純物や導電型の調整用に意図的に添加されたp型又はn型の不純物がドーピングされたGaN系材料が含まれることは、言うまでもない。
図2は、本発明においてGaN系厚膜材料よりなる支持基体の製造に用いたHVPE装置の概略構成を示す図である。HVPE装置100は、縦型装置であり、横型HVPE装置に比べて層流を形成しやすいために、高品質かつ高均一のエピタキシャル成長膜を再現性よく形成でき、バッチ処理(多数枚同時成長)に有利であるという特徴を有する。
HVPE装置100は、反応室10と、反応室10内に配置された基板支持部30と、ヒータ20とを備えている。反応室10内には、キャリアガス(G1)と、GaClガス(G2)と、NH3ガス(G3)とが供給できる。キャリアガス(G1)としては、H2ガスとN2ガスが供給できるようになっている。また、GaClガス(G2)は、例えば、GaとHClとを反応させて生成される。
GaN系材料を厚膜で成長させる工程では、キャリアガス(G1)と、GaClガス(G2)と、NH3ガス(G3)とを、反応室10内の下地基板に供給し、下地基板の温度(成長温度)を、900〜1200℃の温度範囲に設定した。なお、好ましい温度範囲は950〜1150℃であり、更に好ましい温度範囲は1000〜1100℃である。
このときの反応室10内の圧力(成長圧力)は、8.08×104〜1.21×105Paの範囲に設定する。なお、好ましい圧力範囲は9.09×104〜1.11×105Paであり、更に好ましい圧力範囲は9.60×104〜1.06×105Paである。
このうち、GaClガス(G2)の分圧は、1.0×102〜1.0×104Paとする。当該分圧は、好ましくは2.0×102〜5.6×103Paであり、更に好ましくは4.0×102〜4.0×103Paである。
また、NH3ガス(G3)の分圧は、9.1×102〜2.0×104Paとする。当該分圧は、好ましくは1.5×103〜1.5×104Paであり、更に好ましくは2.0×103〜1.0×104Paである。
さらに、キャリアガス(G1)が、H2ガスの他にN2ガスを更に含む場合において、γ=[H2ガスの分圧]/[(H2ガスの分圧)+(N2ガスの分圧)]と定義すると、例えば、γ=0.6以上で1未満の範囲とすることができる。このγの値は、γ=0.8以上で1未満であることが好ましく、γ=0.9以上で1未満であることが更に好ましい。
このような条件で成長させたGaN系厚膜材料の最大の特徴は、25℃での熱伝導率が250W/m・K以上と極めて高いことである。このような高い熱伝導率という特徴については、既に、特許文献2(の優先権の基礎とされた特願2006−067907号の明細書)においても説明がなされているところである。
また、上述の条件で成長させたGaN系厚膜材料をカソードルミネッセンス(CL)で評価したところ、転位密度は1×107cm-2以下であった。さらに、(002)面におけるX線ロッキングカーブの半値幅は300arcsec以下、(102)面におけるX線ロッキングカーブの半値幅は500arcsec以下であり、結晶性は良好であった。
二次イオン質量分析法(SIMS)により残留不純物濃度を測定したところ、意図的に不純物を添加していない試料について、酸素濃度が5×1017atoms/cm3未満、シリコン濃度が5×1017atoms/cm3以下、炭素濃度が1×1017atoms/cm3未満、水素濃度が1×1018atoms/cm3未満であった。なお、このSIMS測定条件における各元素の検出下限は、酸素が2×1016atoms/cm3、シリコンが1×1015atoms/cm3、炭素が1×1016atoms/cm3、水素が1×1017atoms/cm3である。
上述したように、GaN系厚膜材料は、HVPE法により、下地基板上に結晶成長させるものであるが、下地基板としては、半導体基板及び誘電体基板のいずれの使用も可能である。
下地基板は、その上に成長させるGaN系厚膜材料と格子定数が近接したものが好ましい。具体的には、a軸方向の格子定数が0.30〜0.36nm、c軸方向の格子定数が0.48〜0.58nmである化合物半導体基板を用いることが、特に好ましい。
また、下地基板には、立方晶系又は六方晶系に属する結晶構造を有する基板が好ましい。立方晶系の基板としては、Si、GaAs、InGaAs、GaP、InP、ZnSe、ZnTe、CdTd等を例示することができる。また、六方晶系の基板としては、サファイア、SiC、GaN、スピネル、ZnO等を例示することができる。
下地基板として、所謂「オフ基板」を使用することもできる。例えば、サファイア基板であれば、GaN系厚膜材料を成長させる面が(ABCD)面又は(ABCD)面から微傾斜した面である基板を用いることができる。ここで、A、B、C、Dは自然数を示す。この微傾斜の角度は、通常0°〜10°、好ましくは0°〜0.5°、より好ましくは0°〜0.2°である。
例えば、(0001)面からm軸方向に微傾斜しているサファイア基板を好ましく用いることができる。この他に、例えば、(11−20)面(a面)、(1−102)面(r面)、(1−100)面(m面)を例示することができ、これらの結晶面と等価な結晶面、及び、これらの結晶面から僅かに傾斜した結晶面も用いることができる。なお、「等価な結晶面」とは、立方晶系では90°、六方晶系では60°回転させると結晶学的に原子の配列が同じになる結晶面のことをいう。
GaN系厚膜材料は、下地基板の上に直接成長させてもよいが、下地基板上に下地層を形成し、当該下地層上に上述の条件で成長させてもよい。
この場合、下地層は、例えば、分子線エピタキシー法(MBE法)、有機金属気相成長法(MOCVD法)、PLD(Pulsed Laser deposition)法、HVPE法等によって形成することができる。PLD法については、非特許文献3(J. Crystal Growth 237/239 (2002) 1153)を参照されたい。なお、これらの結晶成長手法のうち、MBE法、MOCVD法及びPLD法が好ましく、特に好ましいのは、MBE法とMOCVD法である。
MBE法は、成長速度は遅いものの、薄膜形成において単分子層レベルの精度での結晶成長制御が可能であるため、表面特性に優れた窒化物半導体結晶を得ることができる。また、MBE法は、比較的低温での結晶成長が可能であるため、下地基板の表面は、下地層の形成時に使用されるガスによる作用を受けることなく、安定な状態を維持し得る。そして、このような表面の下地層の上にGaN系厚膜を成長させると、その結晶性や表面状態を良好なものとすることができる。
一方、PLD法は、さらに低温(例えば室温)での結晶成長が可能である。加えて、アンモニアガスを使用しないことから、サファイアや酸化亜鉛といった反応性が高い基板を使用する場合に有利である。
下地層の厚さは、その上に形成されるGaN系厚膜を、良質な結晶性と表面特性を備えるものとすることができる厚みであれば特に限定されない。生産性向上の観点から、下地層の厚さは通常0.1〜5.0μmとされ、好ましくは0.3〜2.0μmである。
下地基板の表面粗さ或は下地層を設ける場合の該下地層の表面粗さは、中心線平均粗さ(Ra)で、1nm以下であることが好ましく、0.8nm以下であることがより好ましく、0.7nm以下であることが更に好ましい。Raは、AFMによる表面凹凸測定により求めることができる。
以下に、サファイアの下地基板上に下地層を介してGaN系厚膜材料層を形成する手順を例示的に説明する。先ず、サファイア基板上に、MBE法、MOCVD法、PLD法、HVPE法等により下地層を形成する。次に、下地層上に上述した手順でHVPE法によりGaN系厚膜材料層を形成する。Gaは、HClと反応させてGaClガスとして反応室10内に供給し、窒素原料はNH3ガスとして反応室10内に供給する。GaとHClとを反応させてGaClを生成する反応温度は、例えば、約850℃とする。
このようにして得られたGaN系厚膜材料層をサファイア下地基板から剥離する場合には、レーザーリフトオフを用いてもよい。具体的には、GaN系厚膜材料層の成長後に下地基板とGaN系厚膜材料層との界面にレーザーを照射して界面を高温に曝すとV族成分(N成分)が抜けて界面にIII族成分(Ga成分)が残る。このIII族成分(Ga成分)を塩酸等で除去すると、簡単に下地基板を除去することができる。別の手法として、成長装置内で、結晶成長後の降温中にGaN系厚膜材料層と下地基板との間に生じる応力を利用して剥離させることも可能である。
GaN系厚膜材料層を成長させた後にこのGaN系厚膜材料層をサファイア下地基板から剥離すれば、全体がGaN系厚膜材料よりなるバルク基板が得られる。また、例えば数〜十数mm程度の厚みで成長させたGaN系厚膜材料層を支持基体から剥離し、これを厚さ0.2〜0.3mm程度の基板として切り出せば自立基板が得られる。
上述の成長工程の後、表面の凹凸や機械的損傷による結晶性の乱れを低減すべく、研磨処理が行われる。研磨処理は、通常、ラッピング後に、CMP(ケミカル・メカニカル・ポリッシュメント)法により行うのが好適である。
研磨処理の具体例を以下に示す。まず、表面が平坦な円板状の研磨定盤であって、その表面に研磨布(不織布や発泡性樹脂)が設けられている研磨定盤に、上述した成長工程で得られたGaN系厚膜材料よりなる支持基体をワックスで貼付け、研磨液をかけながら、回転する研磨定盤に支持基体の表面(主面)を押付けて研磨する。
当該研磨処理における研磨レートは、通常、1000nm/時間以下、好ましくは500nm/時間以下、更に好ましくは100nm/時間以下である。研磨レートが高すぎると、研磨による支持基体表面のダメージが大きくなり、表面凹凸差が大きくなる。この表面凹凸差は、以後の工程における不純物の付着を助長する場合がある。また、後述のこすり洗浄工程において、付着した不純物の除去が困難になる場合もある。
また、研磨における条件として、好ましい研磨速度を得るため、酸性条件で行うのが好ましく、pHが通常0.5以上好ましくは0.8以上であり、通常2以下、好ましくは1.5以下、更に好ましくは1.2以下である。pHが低すぎても、高すぎても、好ましい研磨速度を得ることができない。また、研磨粒子としては、シリカを用いるのが好ましいが、特に酸性コロイダルシリカを用いるのが好ましい。研磨粒子の粒径は通常10nm以上、好ましくは20nm以上であり、通常200nm以下、好ましくは150nm以下、更に好ましくは100nm以下である。
さらに、上記pHに関して記載したのと同様に、好ましい研磨速度を得るため、上記研磨粒子のスラリーに酸化剤を含有するのが好ましい。酸化剤としては、過酸化水素水、硝酸、過酢酸などが挙げられるが、実験結果から、経験的に過酸化水素水が好ましい。酸化剤の含有量は、研磨液全体に対して、通常1重量%以上、好ましくは3重量%以上、更に好ましくは5重量%以上であり、通常50重量%以下、好ましくは40重量%以下、更に好ましくは30重量%以下である。酸化剤の含有量が多すぎても、少な過ぎても、好ましい研磨速度を得ることができない。
この研磨処理に続いて、成長工程や研磨処理により付着した支持基体表面の不純物を除去するための洗浄を行うのが好ましい。特に、研磨処理により付着しやすい研磨粒子がSiを含むものである場合は、電子デバイス特性に影響を与えやすいため、当該Si不純物の濃度を低減するため、「こすり洗浄」を行うことが好ましい。
こすり洗浄は、上述した研磨処理に引き続き、研磨液の代わりに、洗浄液を供給し、物理的に付着物をこすり落とす方法である。こすり洗浄は、通常、前述の研磨工程に引き続き行われるものであるため、研磨布は、不織布や、発泡性樹脂が用いられる。
洗浄液としては、除去対象物や、自立基板の表面の結晶性に応じて最適なものが選択される。通常、界面活性剤等の付着物の除去効果のある薬液を用いるが、例えば、Siを含む研磨粒子を除去対象とする場合は、アルカリ溶液が好ましく、特に、水酸化カリウム(KOH)が好ましい。KOHの濃度は、通常1重量%以上、好ましくは3重量%以上、更に好ましくは5重量%であり、通常50重量%以下、好ましくは40重量%以下、更に好ましくは30重量%以下である。アルカリ濃度が高すぎるとエッチング作用により表面粗度が悪化する可能性があり、低すぎると十分な洗浄効果が得られない。なお、除去を目的とする不純物の種類に応じて洗浄液を変え、数段階のこすり洗浄を行うと、不純物の低減が効率的に図られるため、好ましい。
こすり洗浄工程後、仕上げ工程として、任意にワックス洗浄、純水洗浄、乾燥などの工程を経て製品としての自立基板を得ることができる。ワックス洗浄は、前記研磨工程、こすり洗浄工程において自立基板を装置へ固定するために使用し表面に付着したワックスを除去する工程である。通常、有機溶剤に浸漬することによる洗浄が挙げられる。有機溶剤としては通常アルコールを用いることができ、例えば、ワックスの性状に合わせ、イソプロピルアルコールを使用することができる。純水洗浄は、不純物を最終的に除去する工程である。通常、純水を用いて流水洗浄する。乾燥は、自立基板に付着した純水などの液体を最終的に除去するものであるが、均一乾燥の観点から、スピン乾燥を行うのが好ましい。
以下に、実施例により、本発明のショットキーダイオードの製造方法について説明する。
本実施例では、サファイアの下地基板上にGaNの厚膜をエピタキシャル成長させて支持基体を作製した。
[結晶成長]:具体的には、下地基板として、表面(主面)が(0001)面の厚さ430μm、直径2インチのサファイア基板を用意し、これを有機溶剤で前処理洗浄した。その後、まず、MOCVD装置により、下地基板の上に厚さ2μmの下地GaN層を成長させた。
次いで、下地GaN層を成長させた基板を、図2に示したHVPE装置の反応室10内に配置し、反応温度を1070℃に昇温した後、下地GaN層上に、実質的にH2のみからなるキャリアガス(G1)と、GaとHClの反応生成物であるGaClガス(G2)と、NH3ガス(G3)を供給しながら、GaN膜を約45時間にわたって成長させた。この成長工程において、成長圧力は1.01×105Paとし、GaClガス(G2)の分圧を7.06×103Pa、NH3ガス(G3)の分圧を4.35×103Paとした。
次いで、GaN厚膜を成長させた基板から、下地基板であるサファイア基板を取り除いた。これにより、厚さ約1370μmの自立GaN単結晶基板が得られた。下地基板より分離して得られた結晶の表面を、c面に平行な方向に、機械研削、ラッピング加工した。次に、基板のGa面側表面を研磨液により研磨した。研磨液は、平均粒径80nmの酸性シリカスラリーに、10重量%の酸化剤(H22)を混合し、研磨速度が50nm/時間となるように調整を行ったものを使用した。
次に、上記GaN基板表面に、洗浄液として、酸、アルカリ、界面活性剤を供給しながら、研磨布を擦り付けるこすり洗浄を行い、研磨剤等の残留物を除去した。表面に残留した不純物は低減し、TOF−SIMS(一次イオンAu、一次イオン加速電圧25kV、走査領域200μm角、二次イオン積算時間150秒)による表面のSi/Gaのイオンマススペクトルのピーク強度比は、0.001であった。なお、この自立GaN単結晶基板は、ショットキーダイオードの容量-電圧測定より、導電型はn型、実効ドナー濃度は1×1016atoms/cm3であることが確認された。なお、同様の製造方法により得られた別の自立GaN単結晶基板において同様の測定をした結果、導電型はn型、実効ドナー濃度は8×1016atoms/cm3および1.5×1017atoms/cm3であった。
[諸特性評価]:得られた自立GaN単結晶基板の周辺3mmを除いた場所で、残留不純物濃度評価、転位密度測定、結晶性評価、および、熱伝導率測定を行った。酸素、炭素および水素の不純物濃度は何れもSIMS測定の検出限界以下であった。この自立GaN単結晶基板の実効ドナー濃度は、残留不純物であるSiに由来していることを確認した。また、カソードルミネッセンス(CL)法およびAFMによる評価により、転位面密度は3×106cm-2であることが確認された。
[表面品質]:上述の表面処理後の支持基体の表面品質を評価するため、AFMによる表面粗さ測定と、断面TEM法による格子像観察を行った。
図3はAFMによる表面粗さ測定の結果を示す図で、支持基体表面の凹凸が±1nmの範囲にあることがわかる。
また、断面TEM法により撮影した格子像を解析した結果、少なくとも、支持基体の最表面から2原子層目の結晶格子には乱れ(歪)は認められなかった。
[ショットキー電極の形成]:このような表面処理を施した支持基体の表面(主面)に、直接、ショットキー電極を形成した。
まず、支持基体の洗浄を行った。具体的には、硫酸・過酸化水素水混合液(SPM)処理、塩酸処理、王水処理を行い、続いてHF処理を行った。その後、純水で充分に洗浄して窒素ガスを吹き付けて支持基体表面の純水を取り除き乾燥させた。なお、洗浄手順は、プロセス前のウエハーの保存環境などを考えて、汚染や表面の変質が心配されない場合には、一部を省略することも可能である。
ショットキー電極を形成するに先立ち、まずオーム性電極を形成する。本実施例の支持基体は自立GaN単結晶基板であるため、裏面にオーム性電極を形成した。当該電極は、Tiを20nm、Alを200nm蒸着したものを、N2中で、約750℃で3分間熱処理してオーム性電極とした。なお、下地基板がついたままの支持基体の場合には、上記オーム性電極は、GaN系厚膜材料よりなる主面の一部に形成すればよい。
次に、メタノール中で超音波洗浄した後、ショットキー電極を形成した。まず、ショットキー障壁用の金属としてNiを用い、支持基体の全面にメタルマスクを用いて円形状のショットキー電極を蒸着により形成した。
図4は、上述の手順により得られたショットキーダイオードの構造を説明するための断面図で、支持基体であるn−GaN(40)の裏面にTi/Alのオーム性電極(50)が、表面に直径100〜300μmの複数のNiのショットキー電極(60)が、直接形成されている。なお、ショットキー電極の直径は100〜300μmである必要はないが、パターン形成が容易であることと、当該範囲内に存在することとなる転位の数(電極のサイズに応じて100〜2700程度)から、支持基体の平均的情報を得るために直径100〜300μmとした。
[ショットキーダイオードの特性]:上述のショットキー電極を備えたショットキーダイオードの特性を評価した。
図5および図6は、実効ドナー濃度が1×1016atoms/cm3である自立GaN結晶基板上に作製した多数のショットキーダイオードについて測定した電流−電圧特性を説明するための図で、図5は順方向特性であり、図6は逆方向特性である。なお、作製後、簡易スクリーニング検査を実施し、プロセスの不具合などにより生じた不良ダイオードはデータから除外している。
なお、上記不良ダイオードのうち、いくつかのダイオードは逆方向リーク電流が増大し破壊に至る特性を示した。CL像観察により、これらのダイオードすべてにおいて、c面に平行な積層欠陥と考えられる細いダークラインが観察された。このことから、積層欠陥は逆方向リーク電流に寄与するという結果が得られた。
また、上記不良ダイオードのうち、別のいくつかのダイオードは順方向特性においてledge(階段状の電流−電圧特性)が観察され、かつ逆方向においてはリーク電流が著しく大きいという特性を示した。CL像観察によりこれらのダイオードにも細いダークラインが観察された。このことから、積層欠陥が順方向特性においてledgeを生じさせる原因となっている可能性が示唆された。よって、本発明のショットキーダイオードに用いる支持基体としては、上記積層欠陥または上記ダークラインが少ないか、ないことが好ましい。これらのダイオードのデータは以下の議論では除外した。
表1は、実効ドナー濃度が1×1016atoms/cm3である自立GaN結晶基板上に形成されたショットキーダイオードについて実験データから求めた理想因子n値、障壁高さ、および−5V、−50Vにおける逆方向電流の実測値の一例を纏めた結果である。この表1には、後述の、逆方向電流の計算値も記載している。
表1に示すように順方向の電流電圧特性から求められる理想因子(n値)は、1.02〜1.04であり、ショットキーダイオードの全てにおいて、理想値の1に極めて近いn値が得られている。また、順方向電流電圧特性より求めたショットキー障壁高さは、0.92〜0.94eVとパワーデバイス応用に必要な高さが得られた。
図7は、実効ドナー濃度が1×1016atoms/cm3である自立GaN結晶基板上に作製したショットキーダイオードのn値とショットキー障壁高さの分布を示す図である。
逆方向電流電圧特性について述べる。欠陥や遷移層などの存在しない、理想的なショットキーダイオードの逆方向電流の電流輸送機構としては、熱電子放出(TE)、熱電界放出(TFE)の2つの機構が存在する。電流値は、この2つの機構の合計となるが障壁高さや、ドーピング密度、印加電圧などによって、どちらか一方が支配的になる。今回議論する範囲では、熱電界放出(TFE)が支配的となる。
図6および表1に示したように、作製したダイオードの逆方向漏れ電流は極めて小さい。また、逆方向の漏れ電流値は、順方向の実測値から求めたショットキー障壁高さのみを用いて、その他のフィッティングパラメーターを何ら用いることなく、熱電子放出モデルと熱電界放出モデルの合計として計算した理論電流値とほぼ一致している。すなわち、順方向特性および逆方向特性が、統一的かつ定量的に、理想的モデルに一致する状況が達成された。しかも、このときのショットキー障壁高さは0.93eVと大きな値であり、これは実際のデバイスで使用し得るに十分な値である。
図6および表1に示した結果から、逆方向電圧は、少なくとも−50Vの条件下においては、熱電界放出電流と影像力による障壁低下を考慮した熱電子放出電流の計算値の和の10倍以下に収まっていることがわかる。
なお、実測の電流値とモデル計算により得られた電流値の差の程度は、ダイオード毎に異なっている。この事実を考慮すると、実測の電流値がモデル計算よりも大きくなる原因としては、まだ完全には除去できていない表面の汚染、欠陥、結晶に含まれる貫通転位などの欠陥などが主な要因であると考えられる。従って、支持基体の作製も含めて全体のプロセスをさらに最適化すれば、少なくともバラツキを抑え、現在得られているもっとも電流値が小さいデバイスに全体を収束させることが可能であると考えられる。しかし、実用上は、理論値の50倍以下、好ましくは10倍以下に収まっていれば十分であり、今回のデバイスで実用上の要求は果たせていると考えられる。
実測の電流値がモデル計算により得られた電流値を僅かに下回っているダイオードもあるが、これは、計算に用いた式が近似式であり、特に、低電圧では誤差が大きくなりやすいこと、計算に用いた有効質量などの物性値に多少の誤差があること、が理由として考えられる。
次に、ダイオードの順方向電流の理論計算式について述べる。理想的なショットキー接合における順方向の電流−電圧特性は、下式(1)で与えられる。
ここで、Jsは飽和電流密度であり下式(2)で与えられる。また、A*は下式(3)で定義される有効リチャードソン(Richardson)定数であり、GaNの場合、電子の有効質量(mn *=0.23mn0)より、A*=28.9A・cm-2・K-1で与えられる。なお、eは素電荷、kはボルツマン定数、Tは絶対温度、hはプランク定数である。
理想的なショットキーダイオードの順方向の電流−電圧特性は上式(1)で与えられるが、実際の素子の順方向特性は、実験的には理想因子(n:ideality factor)を用いて、下式(4)で与えられる。
理想因子nは、最も理想的な素子では、n=1である。
ショットキー障壁をトンネル現象で透過する電子による電流や、表面欠陥を介したトンネル電流などがあると、n値は1よりも大きくなる。
障壁高さφBは、上式(4)を用いて、下式(5)から求まる。
飽和電流密度Jsは、実験的には、測定したI-V特性を片対数グラフにおいてV=0まで外挿することで得ることができる。
次に、逆方向電流の理論計算式を以下に説明する。熱電子放出(TE)による逆方向電流は、印加電圧をVとすると、下式(6)で与えられる。これは、熱エネルギーによって障壁を越える電子による電流である。
ショットキー界面に於ける半導体の電界が大きい場合には、影像力によるショットキー障壁の低下も考慮しなければならない。これを考慮した熱電子放出(TE)を記述する式が下式(7)である(非特許文献5を参照)。
なお、ショットキー接合界面の電界強度Eは、下式(8)で表される。
ここで、Ndは実効ドナー濃度、ε0は真空の誘電率、εsは比誘電率、Vdは拡散電位である。
本発明においては、熱電子放出(TE)に関する理論計算は、ショットキーバリア障壁の低下を考慮した上式(7)を用いた。
一方、熱電界放出(TFE)モデルに基づけば、熱エネルギーによりフェルミ準位より高エネルギー側に分布した電子も考慮して、電子が障壁をトンネル効果により通過する電子による電流密度(TEF電流密度:JTEF)の近似式は、印加電圧をV、ショットキー接合界面の電界強度をE、有効リチャードソン定数をA*として、下式(9)で与えられる(非特許文献5参照)。
但し、
なお、ショットキー接合界面の電界強度Eは、上式(8)で表される。
ドーピング密度が非常に高い場合は、ショットキー界面に形成されるポテンシャル障壁が非常に薄くなり、ほぼフェルミ準位の電子がトンネルする状況になる。これは電界放出と呼ばれているが、物理現象としては熱電界放出の特殊な状況の一つに過ぎず、熱電界放出に包含される。ただ、この状況では、近似式として上記式の精度は高くなく、むしろ、次の式(10)を使って求めることが望ましい(非特許文献5参照)。
熱電界放出電流については、(9)式と(10)式で計算を行い、値の大きい方を採用すればよい。
今回作製したデバイスのドーピング密度およびショットキー障壁高さの場合、電界放出電流は極めて小さく、他の電流成分に対して無視できる程度の電流量である。
また、計算に必要なGaNの物性定数としては、現時点である程度信頼されている値を用いた。具体的には、電子の有効質量として0.23m0(ここで、m0は電子の質量)、比誘電率として10.4、拡散電位の計算に必要な伝導帯実効状態密度として2.74×1018cm-3を、それぞれ用いた。
以下に、計算の手順の詳細を記す。ショットキーダイオードの電流−電圧特性(順方向特性)の実測例(順方向の電流−電圧特性)を示す図6の片対数プロットにおいて、直列抵抗が無視できる直線領域でフィッティングを行なってn値を求め、また、直線を電流軸に外挿した切片からショットキー障壁高さを求める。今回は、電圧0.15V〜0.45Vの領域がほぼ完全に直線となっているので、この領域を用いた。
次に、実効ドナー濃度の正確な値を測定するために、このダイオードの容量−電圧特性を測定する。今回用いたGaNは大型結晶から切り出されたものであり、厚さ方向についてのドーピング均一性は極めて優れている。均一なドーピングを反映して、1/C2−Vプロットでは、きれいな直線が得られる。この直線の−5V〜0V領域の傾きから実効ドナー濃度Ndを算定した。拡散電位Vdは、この直線を外挿してグラフから求めることもできるが、外挿による誤差がやや大きいので、実効状態密度を用いて計算により求める。計算により求めた結果は、もちろん、外挿により得た値とほぼ一致している。
実測値のショットキー高さと実効ドナー濃度を用いて、上述のGaNの基礎物性定数と共に、影像力による障壁低下を考慮した熱電子放出電流、および、熱電界放出電流を計算し、両者の和を、理想的なショットキーダイオードの逆方向電流値とする。なお、上記熱電子放出電流は、上式(7)から求める。また、上記熱電界放出電流は、上式(9)と上式(10)で求められる値のうちの大きい方を採用する。本実施例においては、逆方向電流の計算値として、式(7)と式(9)による計算値の和を採用した。なお、電流値は温度に大きく依存する。ダイオード測定時のウエハーステージの温度を記録し、計算には当該ウエハーステージの温度を使用した。標準的な測定は室温付近で行っているが、デバイス応用に応じて、−100℃〜600℃などの温度で行ってもよい。本実施例に示す測定結果は、一例として、ウエハーステージの温度が16℃で行ったものを示す。
図8は、実効ドナー濃度が1×1016atoms/cm3である自立GaN結晶基板上に形成されたいくつかのダイオードについて、−200Vまでの逆方向特性の評価を行った結果(電流−電圧特性)を示す図である。
−50Vまでの低電圧に比べると理論値からの差が若干増大しているものの、−200Vにおいても、TFEモデルで求められた電流値の10倍以内に収まっている。逆方向で徐々に電流値が理論値から離れる理由であるが、いくつか理由が考えられる。第1の理由は、僅かではあるが、衝突電離が生じている可能性である。これは欠陥とは関係のないGaN本来の現象なので、実験結果と比較すべき理論値計算に組み入れるべきであるが、衝突電離係数の電界依存性の正確な値が計算には必要であり、まだ、信頼できる報告は少ない。第2の理由は、上記したデバイス内に含まれる数百個の転位の影響が考えられる。第3の理由は、作製したショットキーダイオードはガードリングを設けていないことから、電極周辺での電界集中による電流の寄与が考えられる。
研究開発や試作において支持基体の品質や作製プロセスの適切さを評価するには、−5Vや−50Vといったような比較的低電圧条件下で、理論値と実測値を比べる方法が簡便かつ実際的である。
なお、本実施例における上述の電気的特性は、キャリア濃度が1×1016atoms/cm3の自立GaN単結晶基板に直接形成されたショットキーダイオードで得られたものであるが、同様の結果は、キャリア濃度が8×1016atoms/cm3や1.5×1017atoms/cm3の自立GaN単結晶基板に直接形成されたショットキーダイオードにおいても得られることを確認している。
つまり、本発明の、主面がGaN系厚膜材料よりなる支持基体の主面に直接形成されたショットキーダイオードにおいては、理想因子n値が1.0以上であり、1.3以下、好ましくは1.2以下、更に好ましくは1.1以下で、逆方向電圧−5V印加時の電流値が、熱電界放出モデルおよび熱電子放出モデルの計算値の和として計算した理論電流値の50倍以下、好ましくは10倍以下、更に好ましくは3倍以下である。
好ましくは、逆方向電圧−50V印加時の電流値が、熱電界放出モデルおよび熱電子放出モデルの計算値の和として計算した理論電流値の50倍以下、好ましくは10倍以下、更に好ましくは3倍以下である。
更に好ましくは、逆方向電圧−200V印加時の電流値が、熱電界放出モデルおよび熱電子放出モデルの計算値の和として計算した理論電流値の50倍以下、好ましくは10倍以下、更に好ましくは3倍以下である。
図9は、本発明のショットキーダイオードにつき、理論モデルで計算した逆方向電圧−5Vおよび−50Vにおける電流値を、実効ドナー濃度Ndに対してプロットした図で、ショットキー障壁高さが0.93eVの場合の逆方向の、印加電圧−5Vおよび−50Vにおける理論電流値を実線で示している。なお、図中に示した白丸および黒丸は、それぞれの逆方向電圧条件下での実測値である。図9に示した結果から、本発明のショットキーダイオードにおいては、逆方向電圧−5V印加時の電流値がモデルで計算した電流値とほぼ等しく、極めて良好なショットキー障壁が形成されていることが分かる。
逆方向の理論電流値は、ショットキー障壁高さおよび実効ドナー濃度に大きく依存する。実効ドナー濃度増大に伴い、熱電界放出成分がより大きくなり、逆方向電流は増加する。特に、逆バイアス電圧が大きいとトンネル確率が大きくなるので、−5Vにくらべ−50Vでは値が急増する。実効ドナー濃度が1015cm-3以下の領域では、熱電子放出が支配的になり、電流値は逆バイアス電圧に対して緩やかな依存性を持つ。
今回作製したダイオードの逆バイアス電圧−5Vおよび−50Vにおける電流実測値(白丸および黒丸)を図9中に示したように、すべての実測値が理論計算値の10倍以内に収まっており、ショットキー障壁は極めて良好であることが分かる。
なお、下地基板の上にMOCVDやMBEでエピタキシャル成長させたたGaN系厚膜の表面に直接ショットキー電極を形成したダイオードにおいても、そのデバイス特性は良好であり、電流−電圧特性における理想因子n値は1.0〜1.1であり、逆方向電圧−5V印加時の電流値は、熱電界放出モデルおよび熱電子放出モデルの計算値の和として計算した理論電流値の50倍以下、好ましくは10倍以下、更に好ましくは3倍以下である。
以上説明したように、本発明は、従来、III族窒化物半導体の支持基体表面(主面)の上に直接デバイス領域を形成した場合には好ましいデバイス特性を得ることができないと考えられてきた点についての再検討に基づき、エピタキシャル層を形成することなくIII族窒化物半導体の支持基体表面の上に直接デバイス領域を形成したショットキーダイオードであって、しかも、理想因子(n値)が1に近く、高いショットキー障壁高さと低いリーク電流特性を有し、低抵抗で熱的にも安定なGaN系ショットキーダイオードを提供する。
100 HVPE装置
10 反応室
20 ヒータ
30 基板支持部
40 n−GaN
50 Ti/Alのオーム性電極
60 Cu/Niのショットキー電極

Claims (12)

  1. 主面がGaNよりなる支持基体の前記主面にショットキー電極が直接形成されたショットキーダイオードであって、
    前記主面は研磨処理されており、
    TOF−SIMSにより、一次イオンAu、一次イオン加速電圧25kV、走査領域200μm角、二次イオン積算時間150秒において測定される前記主面のSi/Gaのイオンマススペクトルの強度比が0.01以下であり、
    理想因子(n値)が1.0以上1.3以下であることを特徴とするショットキーダイオード。
  2. 主面がGaN系材料よりなる支持基体の前記主面にショットキー電極が直接形成されたショットキーダイオードであって
    前記主面は、研磨処理されるとともに、前記研磨処理により付着した研磨粒子を除去するためにこすり洗浄されており、
    理想因子(n値)が1.0以上1.3以下であることを特徴とするショットキーダイオード。
  3. 主面がGaNよりなる支持基体の前記主面にショットキー電極が直接形成されたショットキーダイオードであって
    前記主面は研磨処理されており、
    TOF−SIMSにより、一次イオンAu、一次イオン加速電圧25kV、走査領域200μm角、二次イオン積算時間150秒において測定される前記主面のSi/Gaのイオンマススペクトルの強度比が0.01以下であり、
    逆方向電圧−5V印加時の電流値が、熱電界放出モデルおよび熱電子放出モデルの計算値の和として計算した理論電流値の50倍以下であることを特徴とするショットキーダイオード。
  4. 主面がGaN系材料よりなる支持基体の前記主面にショットキー電極が直接形成されたショットキーダイオードであって
    前記主面は、研磨処理されるとともに、前記研磨処理により付着した研磨粒子を除去するためにこすり洗浄されており、
    逆方向電圧−5V印加時の電流値が、熱電界放出モデルおよび熱電子放出モデルの計算値の和として計算した理論電流値の50倍以下であることを特徴とするショットキーダイオード。
  5. 前記GaN系材料は、AlxInyGa(1-x-y)N(但し、0≦x≦1、0≦y≦1、[x+y]<0.5)である請求項2又は4に記載のショットキーダイオード。
  6. 前記GaN系材料はGaNである、請求項2又は4に記載のショットキーダイオード。
  7. GaN系材料の表面を研磨処理する工程と、前記研磨処理により付着した研磨粒子を除去するために前記表面をこすり洗浄する工程と、前記こすり洗浄を行った後の前記表面にショットキー電極を形成する工程と、を有するショットキーダイオードの製造方法。
  8. 前記研磨処理では研磨粒子としてコロイダルシリカを用いる、請求項7に記載のショットキーダイオードの製造方法。
  9. 前記表面がGaN系材料からなる膜の表面である、請求項7又は8に記載のショットキーダイオードの製造方法。
  10. 前記表面がGaN系材料からなる自立基板の表面である、請求項7又は8に記載のショットキーダイオードの製造方法。
  11. 前記GaN系材料は、Al x In y Ga (1-x-y) N(但し、0≦x≦1、0≦y≦1、[x+y]<0.5)である請求項7乃至10の何れか1項に記載のショットキーダイオードの製造方法。
  12. 前記GaN系材料はGaNである、請求項7乃至10の何れか1項に記載のショットキーダイオードの製造方法。
JP2009026568A 2009-02-06 2009-02-06 ショットキーダイオードおよびショットキーダイオードの製造方法 Active JP5544723B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009026568A JP5544723B2 (ja) 2009-02-06 2009-02-06 ショットキーダイオードおよびショットキーダイオードの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009026568A JP5544723B2 (ja) 2009-02-06 2009-02-06 ショットキーダイオードおよびショットキーダイオードの製造方法

Publications (3)

Publication Number Publication Date
JP2010182960A JP2010182960A (ja) 2010-08-19
JP2010182960A5 JP2010182960A5 (ja) 2012-03-22
JP5544723B2 true JP5544723B2 (ja) 2014-07-09

Family

ID=42764271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009026568A Active JP5544723B2 (ja) 2009-02-06 2009-02-06 ショットキーダイオードおよびショットキーダイオードの製造方法

Country Status (1)

Country Link
JP (1) JP5544723B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3630068B2 (ja) * 2000-03-24 2005-03-16 松下電器産業株式会社 半導体装置の製造方法
JP3736673B2 (ja) * 2000-07-14 2006-01-18 日本電信電話株式会社 ショットキーダイオードを作製するn−GaNウエハの選別法
JP2002261326A (ja) * 2001-03-02 2002-09-13 Nagoya Kogyo Univ 窒化ガリウム系化合物半導体素子の製造方法
JP2004014716A (ja) * 2002-06-05 2004-01-15 Matsushita Electric Ind Co Ltd 半導体装置
JP5374011B2 (ja) * 2005-11-28 2013-12-25 住友電気工業株式会社 窒化物半導体装置
JP4187175B2 (ja) * 2006-03-13 2008-11-26 国立大学法人東北大学 窒化ガリウム系材料の製造方法
JP2008297191A (ja) * 2007-05-02 2008-12-11 Sumitomo Electric Ind Ltd 窒化ガリウム基板及び窒化ガリウム層の形成方法

Also Published As

Publication number Publication date
JP2010182960A (ja) 2010-08-19

Similar Documents

Publication Publication Date Title
JP5434111B2 (ja) 自立基板の製造方法
US10301745B2 (en) Large area, low-defect gallium-containing nitride crystals, method of making, and method of use
US6579359B1 (en) Method of crystal growth and resulted structures
EP2221856B1 (en) Nitride semiconductor, nitride semiconductor crystal growth method, and nitride semiconductor light emitting element
TWI479541B (zh) A group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor device, and a group III nitride semiconductor self-supporting substrate, and a method of manufacturing the same
Shiojima et al. Large Schottky barriers for Ni/p-GaN contacts
US20060226414A1 (en) Group III-V nitride-based semiconductor substrate and method of making same
US20120126293A1 (en) Epitaxial substrate for semiconductor device, method for manufacturing epitaxial substrate for semiconductor device, and semiconductor device
Mynbaeva et al. Chemical vapor deposition of 4H–SiC epitaxial layers on porous SiC substrates
KR102115752B1 (ko) 단결정 알루미늄 질화물 기판을 포함하는 광전자 소자들
Shiojima et al. Correlation between current–voltage characteristics and dislocations for n-GaN Schottky contacts
JP5696767B2 (ja) 自立基板、およびその製造方法
Onojima et al. Molecular-beam epitaxial growth of insulating AlN on surface-controlled 6H–SiC substrate by HCl gas etching
Ngo et al. Cathodoluminescence and electrical study of vertical GaN-on-GaN Schottky diodes with dislocation clusters
JP2007095975A (ja) ダイヤモンドパワー半導体デバイス及びその製造方法
JPH10107319A (ja) 窒化物化合物半導体素子
Shiojima et al. Correlation between current–voltage characteristics and dislocations evaluated with submicrometer Schottky contacts on n-GaN grown by metalorganic chemical vapor deposition
Lee et al. Nanoscale spatial phase modulation of GaN on a V-grooved Si substrate-cubic phase GaN on Si (001) for monolithic integration
JP5544723B2 (ja) ショットキーダイオードおよびショットキーダイオードの製造方法
Maruska et al. Development of 50 mm diameter non-polar gallium nitride substrates for device applications
Abbasi et al. Si/AlN pn heterojunction interfaced with ultrathin SiO2
KR102311927B1 (ko) Iii-n 재료를 포함하는 반도체 구조
Nakano et al. Direct growth of GaN on off‐oriented SiC (0001) by molecular‐beam epitaxy for GaN/SiC heterojunction bipolar transistor
Cao et al. Non-polar GaN film growth on (0 1 0) gallium oxide substrate by metal organic chemical vapor deposition
Lee et al. Epitaxy of GaAs on Si: MBE and OMCVD

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120203

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140428

R150 Certificate of patent or registration of utility model

Ref document number: 5544723

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350