JP5542981B1 - 画像処理装置、フレームレートコントロール処理判定装置またはその方法 - Google Patents

画像処理装置、フレームレートコントロール処理判定装置またはその方法 Download PDF

Info

Publication number
JP5542981B1
JP5542981B1 JP2013020975A JP2013020975A JP5542981B1 JP 5542981 B1 JP5542981 B1 JP 5542981B1 JP 2013020975 A JP2013020975 A JP 2013020975A JP 2013020975 A JP2013020975 A JP 2013020975A JP 5542981 B1 JP5542981 B1 JP 5542981B1
Authority
JP
Japan
Prior art keywords
frame
motion region
image processing
motion
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013020975A
Other languages
English (en)
Other versions
JP2014153786A (ja
Inventor
海峰 陳
正史 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eizo Corp
Original Assignee
Eizo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013020975A priority Critical patent/JP5542981B1/ja
Application filed by Eizo Corp filed Critical Eizo Corp
Priority to AU2013377249A priority patent/AU2013377249B2/en
Priority to PCT/JP2013/073088 priority patent/WO2014122812A1/ja
Priority to EP13874634.2A priority patent/EP2955695A4/en
Priority to RU2015137670/08A priority patent/RU2603547C1/ru
Priority to CN201380072464.7A priority patent/CN104981843A/zh
Application granted granted Critical
Publication of JP5542981B1 publication Critical patent/JP5542981B1/ja
Publication of JP2014153786A publication Critical patent/JP2014153786A/ja
Priority to US14/818,248 priority patent/US9451206B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/144Movement detection
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/20Analysis of motion
    • G06T7/215Motion-based segmentation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/10Segmentation; Edge detection
    • G06T7/194Segmentation; Edge detection involving foreground-background segmentation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2218/00Aspects of pattern recognition specially adapted for signal processing
    • G06F2218/08Feature extraction
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10016Video; Image sequence
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/20Special algorithmic details
    • G06T2207/20112Image segmentation details

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Image Analysis (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Television Systems (AREA)

Abstract

【課題】 FRC処理がなされているか否かを検出する。
【解決手段】 FRC処理判断装置1は、前フレーム動き領域検出手段5、後フレーム動き領域検出手段6、判断手段7を備えている。前フレーム動き領域検出手段5は、前フレームにおける前フレーム動き領域を検出する。後フレーム動き領域検出手段6は、前記前フレームよりも後ろに位置する後ろフレームにおける後フレーム動き領域を検出する。判断手段7は、前記前フレーム動き領域と前記後フレーム動き領域とのずれが領域ずれ閾値以下であれば、フレームレートコントロール処理されていると判断して、画像処理パラメータの閾値を変動させるパラメータ変更命令を出力する。
【選択図】 図1

Description

この発明は、フレームレートコントロール処理判定が可能な画像処理装置に関し、特にフレームレートコントロール処理の検出にする。
特許文献1には(図19参照)、1画面の一部に動画領域があり、これを検出する動画領域検出処理が開示されている。
一方、特許文献2には、液晶表示装置の階調表示駆動方法としてフレームレートコントロール処理(以下、FRC処理という)が開示されている。FRC処理は、異なる階調輝度をフレーム毎に交互に表示することにより、擬似的に中間調輝度を表示するというものである。
特許4980486号公報 特開2002-287709号公報
上記FRC処理がなされた画像について、前記動画領域の検出をおこなうと、静止画領域にも拘わらず、動画領域として、誤って検出するおそれがある。これは、上記FRC処理により、静止画領域である部分についても、フレーム毎に画像値が変化するからである。
このような問題は、動画領域と静止画領域とが混在している場合だけでなく、以下のように、FRC処理の後処理として画像処理をする場合には、同様に問題となる。
例えば、テキスト領域とテキスト領域以外を判別して、テキスト領域以外をエッジ強調等する場合には、画面中から画像領域でないテキスト領域を検出する必要がある。この場合に、上記FRC処理により、テキスト領域にも係わらず、動画領域(画像領域)であると検出されてしまうおそれがある。
また、FRC処理の後、ノイズ除去処理をおこなう場合には、FRC処理による画素値の変化をノイズと認識され、除去されてしまうおそれもある。
この発明は、上記問題を解決し、FRC処理がなされたか否かを判断しその結果を用いて後処理の画像処理を可能とするFRC処理判断装置を提供することを目的とする。さらに、FRC処理がなされたとの検出結果を用いて画像処理をおこなう画像処理装置を提供することを目的とする。
(1)本発明にかかる画像処理装置は、前フレームにおける前フレーム動き領域を検出する前フレーム動き領域検出手段、前記前フレームよりも後ろに位置する後ろフレームにおける後フレーム動き領域を検出する後フレーム動き領域検出手段、前記前フレーム動き領域と前記後フレーム動き領域とのずれが領域ずれ閾値以下であれば、フレームレートコントロール処理されていると判断して、画像処理パラメータの閾値を変動させるパラメータ変更命令を出力する判断手段、前記パラメータ変更命令を受け取ると、画像処理パラメータの閾値を変動させる画像処理手段、を備えている。このように、動き領域の領域ずれを利用してフレームレートコントロール処理がなされているかを判断でき、これにより、フレームレートコントロール処理の後処理の画像処理を適切に処理することができる。
(2)本発明にかかる画像処理装置においては、前記判断手段は、前記ずれ判断が連続するフレームで複数回繰り返される場合に、フレームレートコントロール処理されていると判断する。したがって、ノイズがあっても正確に判断することができる。
(3)本発明にかかる画像処理装置においては、前記各フレーム動き領域は、複数画素で構成されたブロックで構成されている。したがって、フレームメモリが不要となる。
(4)本発明にかかる画像処理装置においては、前記画像処理手段は、矩形動き領域判断手段であり、前記パラメータ変更命令を受け取ると、動き領域か否かを判断するための閾値を高く変動させる。したがって、フレームレートコントロール処理がなされている場合でも、その後の矩形動き領域検出を適切に処理可能となる。
(5)本発明にかかる画像処理装置においては、前記画像処理手段は、テキスト領域判断手段であり、前記パラメータ変更命令を受け取ると、テキスト領域として判断するための前記閾値を低く変動させる。したがって、フレームレートコントロール処理がなされている場合でも、その後のテキスト領域検出を適切に処理可能となる。
(6)本発明にかかる画像処理装置においては、前記画像処理手段は、ノイズ除去手段であり、前記パラメータ変更命令を受け取ると、ノイズとして判断するための前記閾値を高く変動させる。したがって、フレームレートコントロール処理がなされている場合でも、その後のノイズ除去処理を適切に処理可能となる。
(7)本発明にかかる矩形動き領域検出装置は、各フレームの画像データが与えられると、矩形動き領域を検出する矩形動き領域検出手段を備えた矩形動き領域検出装置であって、前フレームにおける前フレーム矩形動き領域および前記前フレームよりも後ろに位置する後ろフレームにおける後フレーム矩形動き領域を検出し、前記前フレーム矩形動き領域と前記後フレーム矩形動き領域とのずれが領域ずれ閾値以下であれば、フレームレートコントロール処理されていると判断して、パラメータ変更命令を出力する判断手段、前記各フレームの一部のフレームについての画像データを前記判断手段に与えるデータ付与手段、を備え、前記判断手段におけるフレーム動き領域の検出の方が、前記矩形動き領域検出手段における矩形動き領域判断よりも、高精度で実行される。したがって、後処理の矩形動き領域の処理における演算処理の負担を大きくすることなく、フレームレートコントロール処理の検出をすることができる。
(8)本発明にかかるフレームレートコントロール処理検出装置は、複数フレームの画像データが与えられると、各フレームにおけるフレーム矩形動き領域を検出するフレーム矩形動き領域検出手段、前記フレーム矩形動き領域検出手段によって、検出された前フレームにおける前フレーム矩形動き領域と、前記前フレームよりも後ろに位置する後ろフレームにおける後フレーム矩形動き領域とのずれが領域ずれ閾値以下であれば、フレームレートコントロール処理されていると判断して、画像処理パラメータの閾値を変更するパラメータ変更命令を出力する判断手段、を備えている。このように、動き領域の領域ずれを利用してフレームレートコントロール処理がなされているかを判断できる。
本明細書において、「前フレーム」、「後ろフレーム」とは、フレームが連続している場合はもちろん含み、それ以外に、相対的に前後のフレームであればよい。「フレームレートコントロール処理」とは、少なくとも、時間的なフレームレートコントロール処理についてはすべて含む。
動き領域判断装置20の機能ブロック図である。 動き領域判断装置20を、CPUを用いて構成した場合のハード構成の一例である。 全体のフローチャートである。 FRC処理されていない場合の検出結果を示す図である。 FRC処理された場合の検出結果を示す図である。 図3ステップS105,107における動き画像領域決定処理の詳細フローチャートである。 動き画像領域110〜112が存在する表示領域100を示す。 動きブロック決定処理のフローチャートである。 動きブロックを検出した結果を示す図である。 動き画像領域決定処理のフローチャートである。 動き列ブロックを示す図である。 動き画像領域決定処理のフローチャート(続き)である。 動き行ブロックを示す図である。 動き画像領域140を示す図である。 境界決定処理のフローチャートである。 1単位ブロック内の32*32画素を示す図である。
以下、本発明における実施形態について、図面を参照して説明する。
(1.1 機能ブロック)
図1に、本発明の1実施形態にかかるフレームレートコントロール処理(以下FRC処理と略す)装置1を有する画像処理判断装置20の機能ブロック図を示す。画像処理装置20は、FRC処理判断装置1、切換手段3,画像処理手段11を有する。
FRC処理判断装置1は、前フレーム動き領域検出手段5、後フレーム動き領域検出手段6、判断手段7を備えている。前フレーム動き領域検出手段5は、前フレームにおける前フレーム動き領域を検出する。後フレーム動き領域検出手段6は、前記前フレームよりも後ろに位置する後ろフレームにおける後フレーム動き領域を検出する。判断手段7は、前記前フレーム動き領域と前記後フレーム動き領域とのずれが領域ずれ閾値以下であれば、フレームレートコントロール処理されていると判断して、画像処理パラメータの閾値を変動させるパラメータ変更命令を出力する。
切換手段3は、入力画像のうち一部のフレームについて、FRC処理判断装置1に与え、残りについては画像処理手段11に与える。画像処理手段は、前記パラメータ変更命令を受け取ると、画像処理パラメータの閾値を変動させ、与えられた入力画像の画像処理を行う。
(1.2 ハードウェア構成)
図2に画像処理装置20のハードウェア構成を示す。画像処理装置20は、CPU23、RAM25、フラッシュメモリ26を備えている。フラッシュメモリ26には、プログラム26pが記憶されている。プログラム26pには、後述するように、FRC処理判断およびこの判断結果を受けて、画像処理を行うプログラムが記憶されている。RAM25は演算結果等を記憶する。
CPU23は、プログラム26Pに従い、メモリ27に記憶された表示領域を構成する画素値に基づき、FRC処理がなされているかの判断を行い、結果をRAM25に記憶する。
(1.3 フローチャートの説明)
以下では、画像処理手段11(図1参照)が行う画像処理として、矩形動き領域を検出する場合について説明する。
図2に示すプログラム26Pによる処理について図3を用いて説明する。以下では、図4に示すように、背景部203は静止画Cであり、1フレームの一部に矩形の動画領域201があり、フレームレートが16FPSの動画データを、60FPSでモニタに表示するために、第n-1フレーム〜第n+3フレームまでにおいて、第n+1フレームと第n+2フレームに、第nフレームと同じ画像が挿入された場合であって、FRC処理がなされていない場合と、FRC処理がなされた場合を例として説明する。
(1.3.1 FRC処理がなされていない場合)
FRC処理がなされていない場合について図4を用いて説明する。
CPU23は、処理フレーム番号i、FRC処理候補フラグfを初期化する(図3ステップS101)。CPU23は処理フレーム番号iが、i<4か否か判断する(ステップS103)。この場合、i=0であるので、前フレームについて動き領域を検出する(ステップS105)。各フレームにおける動き領域の検出については、既知の検出手法を採用すればよい。本実施形態においては、後述する矩形動き領域検出手法を採用した。ここでは、図4に示すように、第n-1フレームと第nフレームから、第nフレーム検出結果として、動き領域205が得られたものとする。
つぎに、CPU23は後フレームについて動き領域を検出する(図3ステップS107)。検出手法はステップS103と同様である。この場合、第nフレームと第n+1フレームは、同じフレーム画像であるので、差分はゼロである。したがって、動き領域は検出されない。
CPU23は、前フレームと後フレームの動き領域の差が閾値以下かを判断する(ステップS109)。これは、第nフレーム検出結果と第n+1フレーム検出結果における動き領域の境界線のずれが閾値より小さいかで判断される。すなわち、各動き領域の大きさおよび位置のずれから判断される。
この場合、n+1フレーム検出結果では、動き領域が存在しないので、CPU23は、閾値よりも差分が大きいと判断する。CPU23は、FRC処理無しとして記憶して(ステップS111)、処理フレーム番号iをインクリメントして(ステップS121)、ステップS103以下を繰り返す。
CPU23は、処理フレーム番号iが、i<4か否か判断する(ステップS103)。この場合、i=1であるので、前フレームについて動き領域を検出する(ステップS105)。この場合、図4に示すように、第nフレームと第n+1フレームは、同じフレーム画像であるので、差分はゼロである。したがって、動き領域は検出されない。
つぎに、CPU23は後フレームについて動き領域を検出する(図3ステップS107)。この場合も、第n+1フレームと第n+2フレームは、同じフレーム画像であるので、差分はゼロである。したがって、動き領域は検出されない。
CPU23は、前フレームと後フレームの動き領域の差が閾値以下かを判断する(ステップS109)。この場合、動き領域が存在しないので、差分はゼロとなる。
したがって、CPU23は、この検出結果について、FRC処理候補フラグf=1とする(ステップS113)。CPU23は、3フレーム連続で、FRC処理候補フラグf=1が続いているか否か判断する(ステップS115)。この場合、3フレーム連続では、FRC処理候補フラグf=1が続いていない。したがってCPU23は、処理フレーム番号iをインクリメントして(ステップS121)、ステップS103以下を繰り返す。
CPU23は、処理フレーム番号iがi<4か否か判断する(ステップS103)。この場合、i=2であるので、CPU23は前フレームについて動き領域を検出する(ステップS105)。この場合、図4に示すように、第n+1フレームと第n+2フレームは、同じフレーム画像であるので、差分はゼロである。したがって、動き領域は検出されない。
つぎに、CPU23は後フレームについて動き領域を検出する(ステップS107)。この場合、図4に示すように、第n+2フレームと第n+3フレームとから、動き領域207が得られる。これは、背景部は静止画Cで同じであり、矩形の動画領域201が画像B、Dで異なるからである。
CPU23は、前フレームと後フレームの動き領域の差が閾値以下かを判断する(ステップS109)。この場合、前フレームについては、動き領域が存在しないので、動き領域の差が閾値を越える。したがって、CPU23は、FRC処理無しとして記憶して(ステップS111)、処理フレーム番号iをインクリメントして(ステップS121)、ステップS103以下を繰り返す。
CPU23は処理フレーム番号i<4か否か判断する(ステップS103)。この場合、i=3であるので、同様にして、ステップS105〜ステップS121までの処理を行う。
CPU23は処理フレーム番号iが、i<4か否か判断する(ステップS103)。この場合、i=4であるので、CPU23は、所定のパラメータで画像処理を行う(ステップS131)。CPU23は、処理フレーム番号iをインクリメントして(ステップS132)、処理フレーム番号iがi=16か否か判断する(ステップS133)。この場合、i=5であるので、ステップS103へ戻り、ステップS131〜ステップS133の処理を繰り返す。
このような処理がi=15まで繰り返され、処理フレーム番号iが、i=16となると、ステップS133からステップS103へ戻る。
このようにして、FRC処理がなされていない場合が判断される。
(1.3.2 FRC処理がなされている場合)
つぎに、FRC処理がなされている場合について、図3,図5を用いて説明する。ここでは、FRC処理により、フレームnとフレームn+2について、必要な画素の画素値が変更されているものとして説明する。
CPU23は、処理フレーム番号i、FRC処理候補フラグfを初期化する(ステップS101)。CPU23は処理フレーム番号iが、i<4か否か判断する(ステップS103)。この場合、i=0であるので、前フレームについて動き領域を検出する(ステップS105)。FRC処理がなされている場合、図5に示すような背景部203は静止画にもかかわらず、第n-1フレームと第nフレームとが異なる。また、動き領域201は、FRC処理により、第n-1フレームと第nフレームとで異なる。したがって、第n-1フレームと第nフレームから得られる第nフレーム検出結果は、全画面が動き領域として検出される。
つぎに、CPU23は後フレームについて動き領域を検出する(ステップS107)。この場合、第nフレームと第n+1フレームは、同じフレーム画像ではあるが、FRC処理されているので、すべて異なる。したがって、第nフレームと第n+1フレームから得られる第n+1フレーム検出結果は、全画面が動き領域として検出される。
CPU23は、動き領域の差が閾値以下かを判断する(ステップS109)。この場合、いずれも、全画面が動き領域である。したがって、動き領域について差はゼロであるので、CPU23は閾値よりも差分は小さいと判断して、FRC処理候補フラグf=1とする(ステップS113)。CPU23は、3フレーム連続で、FRC処理候補フラグf=1が続いているか否か判断する(ステップS115)。この場合、3フレーム連続で、FRC処理候補フラグf=1が続いていないので、CPU23は、処理フレーム番号iをインクリメントして(ステップS121)、ステップS103以下を繰り返す。
CPU23は処理フレーム番号iが、i<4か否か判断する(ステップS103)。この場合、i=1であるので、前フレームについて動き領域を検出する(ステップS105)。この場合、図5に示すように、第nフレームと第n+1フレームは、同じフレーム画像であるけれども、FRC処理されているので、すべて異なる。したがって、第nフレームと第n+1フレームから得られる第n+1フレーム検出結果は、全画面が動き領域として検出される。
つぎに、CPU23は後フレームについて動き領域を検出する(ステップS107)。この場合、図5に示すように、第n+1フレームと第n+2フレームは、同じフレーム画像であるけれども、FRC処理されているので、すべて異なる。したがって、第n+1フレームと第n+2フレームから得られる第n+2フレーム検出結果は、全画面が動き領域として検出される。
CPU23は、動き領域の差が閾値以下かを判断する(ステップS109)。この場合、いずれも、全画面が動き領域である。したがって、動き領域の差はゼロであるので、CPU23は閾値よりも差分は小さいと判断する。
CPU23は、この検出結果について、FRC処理候補フラグf=1とする(ステップS113)。CPU23は、3フレーム連続で、FRC処理候補フラグf=1が続いているか否か判断する(ステップS115)。この場合、2フレーム連続で、FRC処理候補フラグf=1が続いているだけなので、3フレーム連続で、FRC処理候補フラグf=1が続いていない。したがって、CPU23は、処理フレーム番号iをインクリメントして(ステップS121)、ステップS103以下を繰り返す。
CPU23は、処理フレーム番号iがi<4か否か判断する(ステップS103)。この場合、i=2であるので、前フレームについて動き領域を検出する(ステップS105)。この場合、図5に示すように、第nフレームと第n+1フレームは、同じフレーム画像であるけれども、FRC処理されているので、すべて異なる。したがって、第n+1フレームと第n+2フレームから得られる第n+2フレーム検出結果は、全画面が動き領域として検出される。
つぎに、CPU23は後フレームについて動き領域を検出する(ステップS107)。この場合、図5に示すように、第n+2フレームと第n+3フレームは、背景部203はFRC処理されており、また、動き領域201は異なる。したがって、第n+2フレームと第n+3フレームから得られる第n+3フレーム検出結果は、全画面が動き領域として検出される。
CPU23は、動き領域の差が閾値以下かを判断する(ステップS109)。この場合、いずれも、全画面が動き領域である。したがって、動き領域について差はゼロであるので、CPU23は閾値よりも差分は小さいと判断する。
CPU23は、この検出結果についてのFRC処理候補フラグf=1とする(ステップS113)。CPU23は、3フレーム連続で、FRC処理候補フラグf=1が続いているか否か判断する(ステップS115)。この場合、3フレーム連続で、FRC処理候補フラグf=1が続いているので、CPU23は、FRC処理ありと判断する(ステップS117)。CPU23は、本件検出処理のあと、実行される画像処理のパラメータ、具体的には、動き領域検出のパラメータを、動き領域の検出閾値を高くするように、切り換える。
CPU23は、処理フレーム番号iをインクリメントして(ステップS121)、ステップS103以下を繰り返す。CPU23は処理フレーム番号i<4か否か判断する(ステップS103)。この場合、i=3であるので、同様にして、ステップS105〜ステップS121までの処理を行う。
CPU23は処理フレーム番号iがi<4か否か判断する(ステップS103)。この場合、i=4であるので、CPU23は、ステップS119で低くされたパラメータで動き検出処理を行う(ステップS131)。以降は、FRC処理されていない場合と同様である。
このようにして、16フレームにおける第0フレームから第3フレームまでの計4フレームを用いて、前フレームと後ろフレームの動き領域の差が生ずるか否かで、FRC処理されているか否かを判断して、FRC処理されている場合には、残り12フレームについては、動き領域検出の検出閾値を高くするようにパラメータを変更するようにしている。これにより、FRC処理されている場合でも正確に動き領域の検出が可能となる。

(1.3.3 矩形動き領域の決定処理)
本実施形態において採用したFRC処理判断における矩形動き領域の決定手法(図3ステップS105,S107)について、説明する。
以下では、図7に示すように、モニタの1フレームである画像領域100に、3つの矩形動き画像領域100〜112が存在する場合を例として説明する。
画像領域100は、行方向αと列方向βにマトリックス状に画素が配置されている。
CPU23は、ブロック分割を行う(図6ステップS1)。本実施形態においては、32*32画素を1ブロックとして、図7に示す表示領域100を複数のブロックにマトリックス状に分割した。以下では、α方向にはn+1個、β方向にはm+1個のブロックに分割されたものとする。
CPU23は全ブロックについて代表値を決定する(図6ステップS3)。代表値としては、1ブロック内の画素値の平均値、先頭の画素値、さらには当該値をそのまま用いるのではなく、CRC値などのハッシュ値を代表値としてもよい。また、平均値は、32*32*8bit画像では、18ビット長で表現可能であるが、上下の10ビットを切り捨てて、真ん中の8ビットのみ使用するというようにしてもよい。これにより、(n+1)*(m+1)個のブロック代表値がRAM25に記憶される。なお、FRC処理を検出可能な精度の高い代表値を採用することが望ましい。
CPU23は、(n+1)*(m+1)個のブロックのうち、動きブロックを決定する(ステップS5)。動きブロック決定処理について図8を用いて説明する。
CPU23は処理ブロック番号i,jを初期化する(図8ステップS11、S13)。ブロック(0,0)について前フレームの代表値と比較する(ステップS15)。本実施形態においては、時刻tと時刻t-1の代表値を比較した。CPU23は代表値の差分が閾値thbを超えるか否か判断し(ステップS17)、代表値の差分が閾値thbを越える場合は動きブロックと判断する(ステップS19)。一方、代表値の差分が閾値thbを越えない場合は非動きブロックと判断する(ステップS21)。
CPU23は処理ブロック番号jが最終か否か判断する(ステップS23)。この場合、j=0で、最終でないので、処理ブロック番号jをインクリメントし(ステップS25)、ステップS15以下を繰り返す。ステップS23にて、処理ブロック番号jが最終であれば、ステップS27に進み、CPU23は、処理ブロック番号iが最終か否か判断する。この場合、最終でないので、処理ブロック番号iをインクリメントし(ステップS29)、ステップS13以下を繰り返す。ステップS27にて、処理ブロック番号iが最終であれば、処理を終了する。
これにより、図9に示すように(n+1)*(m+1)個のブロックについて、動きブロックが決定される。この例では、ブロック(4,2)、(4,3)、(4,4)・・・が動きブロックとして決定されている。
CPU23は、動き画像領域決定処理を行う(図6ステップS7)。動き画像領域決定処理の詳細について、図10,図12を用いて説明する。
CPU23は、処理ブロック番号jを初期化する(図10ステップS31)。CPU23は、ブロック(0,0)が属する列のブロックに動きブロックが少なくとも1つ存在するか否か判断する(ステップS33)。この場合、図9に示すように、ブロック(0,0)およびその縦方向のブロック(1,0)〜(m,0)には、動きブロックが存在しないので、かかる列は、非動き列と判断する(図10ステップS37)。CPU23は、加算記憶された仮動き列があるかどうか判断する(ステップS39)。この場合、存在しないので、ステップS46に進み、処理ブロック番号jが最終か否か判断する。この場合、j=0で最終ではないので、処理ブロック番号jをインクリメントし(ステップS47)、ステップS33以下を繰り返す。
処理ブロック番号j=2では、ブロック(0,2)の縦方向のブロックには、動きブロックが存在する。したがって、CPU23は、この列は仮動き列として加算記憶する(ステップS35)。
CPU23は、処理ブロック番号jが最終か否か判断する(ステップS46)。この場合、j=2で最終ではないので、処理ブロック番号jをインクリメントし(ステップS47)、ステップS33以下を繰り返す。
処理ブロック番号j=8まで、ステップS35の処理が繰り返される。処理ブロック番号j=9では、ブロック(0,9)の列には、動きブロックが存在しない。したがって、CPU23は、当該列を非動き列であると判断する(ステップS37)。CPU23は、加算記憶された仮動き列が存在するか否か判断し(ステップS39)、存在する場合には、隣接するそれらの集合が、閾値thwを超える幅を有するか否か判断する(ステップS41)。本実施形態においては、閾値thwを2ブロック以上とした。この場合、加算記憶された仮動き列がブロック(0,2)〜(0,8)まで存在するので、前記閾値thwを超えているので、仮動き列を動き列とする(ステップS45)。
CPU23は、処理ブロック番号jが最終か否か判断する(ステップS46)。
処理ブロック番号j=10では、ブロック(0,10)の列には、動きブロックが存在しない。したがって、CPU23は、当該列を非動き列であると判断する(ステップS37)。CPU23は、検出済みの仮動き列が存在するか否か判断し(ステップS39)、この場合、存在しないので、CPU23は、処理ブロック番号jが最終か否か判断する(ステップS46)。
以下、j=n-7まで、非動き列と判断がなされる。処理ブロック番号j=n-6には、動きブロック(m-3,n-6)が存在する。したがって、CPU23は、仮動き列として加算記憶する(ステップS35)。
処理ブロック番号j=n-5では、ブロック(0,n-5)の列には、動きブロックが存在しない。したがって、CPU23は、当該列を非動き列であると判断する(ステップS37)。CPU23は、検出済みの仮動き列が存在するか否か判断し(ステップS39)、存在する場合には、隣接するそれらの集合が、閾値thwを超える幅を有するか否か判断する(ステップS41)。本実施形態においては、閾値thwを2ブロック以上としたので、仮動き列の幅が前記閾値thwを超えていないので、仮動き列を非動き列とする(ステップS43)。これにより、マウスなどの画像領域を誤って動き画像領域として認定することを防止することができる。
以下同様にして、行方向αについて、順次動きブロックが存在する列か否かを1列ずつ判断している。
なお、最終列であるブロック(0,n)の列が仮動き列である場合もある。この場合、ステップS49にて、加算記憶された仮動き列が存在するか否か判断し、存在する場合には、ステップS41以下の処理を実行する。
図11に、検出後の動き列を示す。この場合、領域121が動き列として決定される。これに対して、動きブロック(6,n-3),(m-3,n-6)が属する領域122,123は矢印α方向に、閾値thw以上の幅を有していないので、動き列としては決定されない。
つぎに、CPU23は、処理ブロック番号iを初期化する(図12ステップS51)。CPU23は、ブロック(0,0)の行に動きブロックが少なくとも1つ存在するか否か判断する(ステップS53)。この場合、図9に示すように、ブロック(0,0)およびその横方向のブロック(0,1)〜(0,n)には、動きブロックが存在しないので、かかる行は、非動き行と判断する(ステップS57)。CPU23は、加算記憶された動き行があるかどうか判断する(ステップS59)。この場合、検出済みの動き行が存在しないので、ステップS66に進み、処理ブロック番号iが最終か否か判断する。この場合、i=0で、最終ではないので、処理ブロック番号iをインクリメントし(ステップS68)、ステップS53以下を繰り返す。
処理ブロック番号i=4では、ブロック(4,0)の行には、動きブロックが存在する。したがって、CPU23は、この行を仮動き行として加算記憶する(ステップS55)。
以下同様にして、i=8まで、ブロック(i,0)の行には動きブロックが存在する動き行であるとの判断がなされる。i=9にて、ブロック(i,0)の行には動きブロックが存在しないので、当該行は非動き行であると判断される(ステップS57)。CPU23は、加算記憶された動き行があるか否か判断する(ステップS59)。この場合、加算記憶された動き行があるので、それらの集合が、閾値thwを超える幅を有するか否か判断する(ステップS61)。本実施形態においては、閾値thwを2ブロック以上とした。この場合、検出済みの動き行がブロック(4,0)〜(8,0)まで存在するので、前記閾値thwを超えているので、仮動き行を動き行とする(ステップS65)。
以下同様にして、列方向βについて、順次動きブロックが存在する列か否かを1行ずつ判断する。ステップS69の意義については、ステップS49と同じであるので説明は省略する。
図13に検出後の動き行を示す。この場合、領域131が動き行として決定される。動きブロック(6,n-3)は、領域131に属している。これに対して、動きブロック(m-3,n-6)が属する領域132は、矢印β方向に閾値thw以上の幅を有していないので、動き行としては決定されない。
CPU23は、動き列と動き行の双方に属するブロックを動き画像領域として決定する(図12ステップS70)。この場合、図14に示す領域121と領域131の重複する領域140に属するブロックが動き画像領域として決定される。図9の動きブロックと比較すると、動きブロック(6,n-3),(m-3,n-6)が排除される一方、ブロック(4,5)などが動き画像領域として決定されている。このようにして取りこぼしを周辺ブロックとの関係で防ぐことができる。
CPU23は、境界決定処理を行う(図6ステップS9)。図14に示す領域140については、32*32画素で構成されたブロックにおける動き画像領域の境界が得られている。ステップS9の処理により、図16に示すように、1画素単位での動き画像領域の境界150を得ることができる。ステップS9の詳細について図15を用いて説明する。
CPU23は、上側ブロックを抽出する(図15ステップS80)。この場合、図16に示すブロック(4,2)〜(4,8)の計7つのブロックが抽出される。CPU23は、処理行番号Pを初期化し(ステップS81)、抽出したブロックのP行目の画素を全て抽出するとともに、その代表値を演算する(ステップS83)。この場合、ブロック(4,2)の0行目の32画素、ブロック(4,3)の0行目の32画素・・・と7*32画素が抽出され、その代表値が演算される。本実施形態においては、代表値は抽出した画素の平均値とした。
つぎにCPU23は、抽出したブロックの処理行番号P+1行目の画素を全て抽出するとともに、その代表値を演算する(ステップS85)。この場合、ブロック(4,2)の1行目の32画素、ブロック(4,3)の1行目の32画素・・・と7*32画素が抽出され、その代表値が演算される。
CPU23は、ステップS83で求めた代表値とステップS85で求めた代表値が異なるか否か判断する(ステップS87)。ステップS87にて両者が異なる場合には、画素(P,0)の行が境界であると判断する(ステップS93)。ステップS87にて両者が異ならない場合には、処理行番号Pをインクリメントし(ステップS89)、抽出ブロックの最終画素(この場合、32画素)となるまでステップS83以下を繰り返す(ステップS91)。最終画素でもステップS87にて両者が異ならない場合は、抽出したブロックの端部が境界であると判断する(ステップS95)。
図15においては、上部のブロックにおける1画素単位の境界を抽出する場合について説明したが、下部のブロックについても同様である。
このように、外周のブロックについて、上部、下部であれば横方向に1行分画素を抽出して、その代表値を隣接する行と比較することにより、ブロック内における1画素単位の境界を取得することができる。
なお、左右の境界については、縦方向に1列分画素を抽出して、その代表値を隣接する列と比較すればよい。
本装置においては、動き画像領域を自動的に検出することができる。また、その判断も数フレームで検出可能である。したがって、モニタ上で動画領域自体が動的に変動する場合であっても、ほぼリアルタイムで動画領域を検出できる。
(1.4 第2の実施形態)
本実施形態においては、前フレームの動き領域と後フレームの動き領域のずれを検出して、FRC処理がなされているかを判断するようにした。しかし、これに限定されず、いずれかのフレームについて、下記のような目標フレームを算出して、これともう一方のフレームの動き領域を比較するようにしてもよい。目標フレームの算出は、例えば、以下のように行われる。画面の横方向にて左端の画素から隣の画素との差分を計算する。このような黒い帯のような表示領域が存在する場合、しばらく差分が0が続いた後、いきなり大きな値となる。画面の右側についても同様である。これを画面横方向の左右、縦方向の上下、求めることにより目標領域を決定することができる。例えば、横方向であれば、上から数行はずっと差分0となり、差分が検出される行になると、それ以降は差分が検出される。すべての行についてこのように検出してもよく、一部だけを取り出して、判断するようにしてもよい。このようにFRC判断の目標領域を決めることにより、画面解像度が小さい場合には、FRC処理がなされていない周辺領域を除外することができる。
(2. 他の実施形態)
上記実施形態においては、前フレームと後ろフレームの動き領域のズレが閾値以下のフレームが複数連続するか否かで判断するようにした。これによりノイズを除去できる。また、通常の動画と区別することができる。なぜなら、通常の動画であっても、数フレームに一回動画領域が検出されることもあるが、連続して複数回の検出はほとんどないからである。
なお、連続した場合に限定されず、1度でもズレが閾値以下なら、FRC処理がなされていると判断するようにしてもよい。
また、本実施形態においては、前フレームと後ろフレームの動き領域のズレが閾値以内であればFRC処理されていると判断するようにしたが、これに限定されず、動き領域の検出と動き領域の非検出が繰り返されない場合には、FRC処理されていると判断するようにしてもよい。
上記実施形態においては、FRC処理の後の画像処理として、画像処理として、動き検出をする場合について説明した。いずれも動き検出であるので、FRC検出装置における検出は、通常の動き検出よりも、精度が高くなるように設定すればよい。精度を高くするには、ブロックの特徴量がより精密に抽出できる値を採用してもよい。例えば、後の画像処理における検出は、ブロックの特長量を画素の平均値を用いて、FRC検出における演算では、より精密に判断できるCRC値などをブロックの動き検出特徴量とすればよい。
また、このような特徴量について質を変えるのではなく、同じ特徴量を用いつつ、各ブロック特徴量の下限閾値を高くすることにより、精密に判断できるようにしてもよい。
上記においては、ブロックに分割したが、フレームメモリを用意して、画素単位で比較して動き領域を判断するようにしてもよい。
なお、本実施形態においては、16フレームのうち、前の4フレームでFRC検出を行い、その後ろの12フレームは、かかるFRC判断に基づいて画像処理の閾値を変更するようにしたが、1周期遅れた、次の12フレームの閾値とするようにしてもよい。また、入力画像のフレームレートおよびモニタの表示レートについては任意である。
また、上記実施形態では、前フレームおよび後フレームで、動画領域として全画面が検出された場合には、全画面が動き領域として検出するようにしたが、この場合、動き領域は検出されないと判断してもよい。
本実施形態においては、動き領域の抽出に図6〜図16に示すように、動き領域の外周に位置するブロックを決定して、その内部に存在するブロックは、動き領域として決定するようにしたが、かかる矩形動き領域の決定手法についてはこれに限定されない。
本実施形態においては、画素値として輝度値を採用したが、RGBの値などであってもよい。
上記実施形態においては、画像処理装置として、動き領域判断装置の場合について説明したが、これ以外の画像処理装置、例えば、テキスト検出装置、またはノイズ除去装置についても、FRC処理の検出結果に基づき、同様に後処理における画像処理の閾値を変動させることにより、FRC処理された画像であっても、適切な画像処理が可能となる。
なお、本装置については、FRC処理部をさらに含むモニタとして構成してもよく、FRC処理部をさらに含むビデオボードとして構成することもできる。また、FRC処理部をビデオボードに搭載し、本装置を含むモニタとして構成してもよい。
なお、入力画像のフレームレートが60FPSであっても、一部に静止画領域がある場合には、FRC処理がなされているか否かを判断することができる。また、かかるフレームレートで、全画面が動き領域の場合には、それがFRC処理された画像か否かを検出できないおそれはあるが、このような場合にはそもそも、時間的なFRC処理がなされないので、特に問題は生じない。
上記実施形態においては、図1に示す機能を実現するために、CPU23を用い、ソフトウェアによってこれを実現している。しかし、その一部もしくは全てを、ロジック回路などのハードウェアによって実現してもよい。なお、プログラムの一部の処理を、オペレーティングシステム(OS)にさせるようにしてもよい。
23 CPU
25 RAM
26 フラッシュメモリ

Claims (10)

  1. 前フレームにおける前フレーム動き領域を検出する前フレーム動き領域検出手段、
    前記前フレームよりも後ろに位置する後ろフレームにおける後フレーム動き領域を検出する後フレーム動き領域検出手段、
    前記前フレーム動き領域と前記後フレーム動き領域とのずれが領域ずれ閾値以下であれば、フレームレートコントロール処理されていると判断して、画像処理パラメータの閾値を変動させるパラメータ変更命令を出力する判断手段、
    前記パラメータ変更命令を受け取ると、画像処理パラメータの閾値を変動させる画像処理手段、
    を備えた画像処理装置。
  2. 請求項1の画像処理装置において、
    前記判断手段は、前記ずれ判断が連続するフレームで複数回繰り返される場合に、フレームレートコントロール処理されていると判断すること、
    を特長とする画像処理装置。
  3. 請求項1または請求項2の画像処理装置において、
    前記各フレーム動き領域は、複数画素で構成されたブロックで構成されていること、
    を特長とする画像処理装置。
  4. 請求項1〜請求項3のいずれかの画像処理装置であって、
    前記画像処理手段は、矩形動き領域判断手段であり、前記パラメータ変更命令を受け取ると、動き領域か否かを判断するための閾値を高く変動させること、
    を特長とする画像処理装置。
  5. 請求項1〜請求項3のいずれかの画像処理装置であって、
    前記画像処理手段は、テキスト領域判断手段であり、前記パラメータ変更命令を受け取ると、テキスト領域として判断するための前記閾値を低く変動させること、
    を特長とする画像処理装置。
  6. 請求項1〜請求項3のいずれかの画像処理装置であって、
    前記画像処理手段は、ノイズ除去手段であり、前記パラメータ変更命令を受け取ると、ノイズとして判断するための前記閾値を高く変動させること、
    を特長とする画像処理装置。
  7. 各フレームの画像データが与えられると、矩形動き領域を検出する矩形動き領域検出手段を備えた矩形動き領域検出装置であって、
    前フレームにおける前フレーム矩形動き領域および前記前フレームよりも後ろに位置する後ろフレームにおける後フレーム矩形動き領域を検出し、前記前フレーム矩形動き領域と前記後フレーム矩形動き領域とのずれが領域ずれ閾値以下であれば、フレームレートコントロール処理されていると判断して、パラメータ変更命令を出力する判断手段、
    前記各フレームの一部のフレームについての画像データを前記判断手段に与えるデータ付与手段、
    を備え、
    前記判断手段におけるフレーム動き領域の検出の方が、前記矩形動き領域検出手段における矩形動き領域判断よりも、高精度で実行されること、
    を特長とする矩形動き領域検出装置。
  8. 複数フレームの画像データが与えられると、各フレームにおけるフレーム矩形動き領域を検出するフレーム矩形動き領域検出手段、
    前記フレーム矩形動き領域検出手段によって、検出された前フレームにおける前フレーム矩形動き領域と、前記前フレームよりも後ろに位置する後ろフレームにおける後フレーム矩形動き領域とのずれが領域ずれ閾値以下であれば、フレームレートコントロール処理されていると判断して、画像処理パラメータの閾値を変更するパラメータ変更命令を出力する判断手段、
    を備えたフレームレートコントロール処理検出装置。
  9. 前フレームにおける前フレーム動き領域を検出する前フレーム動き領域検出ステップ、
    前記前フレームよりも後ろに位置する後ろフレームにおける後フレーム動き領域を検出する後フレーム動き領域検出ステップ、
    前記前フレーム動き領域と前記後フレーム動き領域とのずれが領域ずれ閾値以下であれば、フレームレートコントロール処理されていると判断して、画像処理パラメータの閾値を変動させるパラメータ変更命令を出力する判断ステップ、
    前記パラメータ変更命令を受け取ると、画像処理パラメータの閾値を変動させる画像処理ステップ、
    を備えた画像処理方法。
  10. 前フレームに関連する複数フレームの画像データが与えられると、前フレームにおけるフレーム矩形動き領域を検出する前フレーム矩形動き領域検出ステップ、
    前記前フレームよりも後ろに位置する後ろフレームに関連する複数フレームの画像データが与えられると、後フレームにおけるフレーム矩形動き領域を検出する後フレーム矩形動き領域検出ステップ、
    前記前フレーム矩形動き領域と、前記後フレーム矩形動き領域とのずれが領域ずれ閾値以下であれば、フレームレートコントロール処理されていると判断して、画像処理パラメータの閾値を変更するパラメータ変更命令を出力する判断ステップ、
    を備えたフレームレートコントロール処理検出方法。
JP2013020975A 2013-02-06 2013-02-06 画像処理装置、フレームレートコントロール処理判定装置またはその方法 Expired - Fee Related JP5542981B1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013020975A JP5542981B1 (ja) 2013-02-06 2013-02-06 画像処理装置、フレームレートコントロール処理判定装置またはその方法
PCT/JP2013/073088 WO2014122812A1 (ja) 2013-02-06 2013-08-29 画像処理装置、フレームレートコントロール処理判定装置またはその方法
EP13874634.2A EP2955695A4 (en) 2013-02-06 2013-08-29 IMAGE PROCESSING DEVICE, AND DEVICE OR METHOD FOR EVALUATING IMAGE FREQUENCY CONTROL PROCESS
RU2015137670/08A RU2603547C1 (ru) 2013-02-06 2013-08-29 Устройство обработки изображения, устройство определения проведения процесса управления частотой кадров и способ реализации этих задач
AU2013377249A AU2013377249B2 (en) 2013-02-06 2013-08-29 Image processing apparatus, frame rate control process determination apparatus, and method
CN201380072464.7A CN104981843A (zh) 2013-02-06 2013-08-29 图像处理装置、帧速率控制处理判定装置及其方法
US14/818,248 US9451206B2 (en) 2013-02-06 2015-08-04 Image processing apparatus, frame rate control process determination apparatus, and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013020975A JP5542981B1 (ja) 2013-02-06 2013-02-06 画像処理装置、フレームレートコントロール処理判定装置またはその方法

Publications (2)

Publication Number Publication Date
JP5542981B1 true JP5542981B1 (ja) 2014-07-09
JP2014153786A JP2014153786A (ja) 2014-08-25

Family

ID=51299421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013020975A Expired - Fee Related JP5542981B1 (ja) 2013-02-06 2013-02-06 画像処理装置、フレームレートコントロール処理判定装置またはその方法

Country Status (7)

Country Link
US (1) US9451206B2 (ja)
EP (1) EP2955695A4 (ja)
JP (1) JP5542981B1 (ja)
CN (1) CN104981843A (ja)
AU (1) AU2013377249B2 (ja)
RU (1) RU2603547C1 (ja)
WO (1) WO2014122812A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210066619A (ko) 2019-11-28 2021-06-07 삼성전자주식회사 전자 장치 및 그 제어 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010085515A (ja) * 2008-09-30 2010-04-15 Hitachi Ltd 表示装置
WO2011001726A1 (ja) * 2009-07-03 2011-01-06 シャープ株式会社 液晶表示装置および光源制御方法
JP2011227118A (ja) * 2010-04-15 2011-11-10 Seiko Epson Corp 画像処理装置、表示システム、電子機器及び画像処理方法
JP2013020602A (ja) * 2011-06-14 2013-01-31 Nanao Corp 動き画像領域判定装置またはその方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903673A (en) * 1997-03-14 1999-05-11 Microsoft Corporation Digital video signal encoder and encoding method
JP2002287709A (ja) 2001-03-28 2002-10-04 Hitachi Ltd 液晶表示装置
US7046729B2 (en) * 2002-08-27 2006-05-16 Ess Technology, Inc. Bit rate control for motion compensated video compression system
US20040146108A1 (en) * 2003-01-23 2004-07-29 Shih-Chang Hsia MPEG-II video encoder chip design
TWI317599B (en) * 2006-02-17 2009-11-21 Novatek Microelectronics Corp Method and apparatus for video mode judgement
US20090190029A1 (en) * 2008-01-28 2009-07-30 Te-Hao Chang Video processing methods and related apparatus
US8525934B2 (en) * 2008-01-30 2013-09-03 Sharp Kabushiki Kaisha Video display apparatus for adjusting the degree of amplification of the input image according to image characteristics
US8411738B2 (en) * 2009-03-12 2013-04-02 Samsung Electronics Co., Ltd. System and method for identification of vertical scrolling regions in digital video

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010085515A (ja) * 2008-09-30 2010-04-15 Hitachi Ltd 表示装置
WO2011001726A1 (ja) * 2009-07-03 2011-01-06 シャープ株式会社 液晶表示装置および光源制御方法
JP2011227118A (ja) * 2010-04-15 2011-11-10 Seiko Epson Corp 画像処理装置、表示システム、電子機器及び画像処理方法
JP2013020602A (ja) * 2011-06-14 2013-01-31 Nanao Corp 動き画像領域判定装置またはその方法

Also Published As

Publication number Publication date
AU2013377249B2 (en) 2015-11-19
CN104981843A (zh) 2015-10-14
EP2955695A4 (en) 2016-11-16
US20150341592A1 (en) 2015-11-26
AU2013377249A1 (en) 2015-09-17
US9451206B2 (en) 2016-09-20
WO2014122812A1 (ja) 2014-08-14
JP2014153786A (ja) 2014-08-25
EP2955695A1 (en) 2015-12-16
RU2603547C1 (ru) 2016-11-27

Similar Documents

Publication Publication Date Title
JP4980486B1 (ja) 動き画像領域判定装置またはその方法
JP6809613B2 (ja) 画像前景の検出装置、検出方法及び電子機器
US20140376882A1 (en) Computing device with video analyzing function and video analyzing method
JP6191517B2 (ja) 検出装置、検出プログラム、及び検出方法
JP6758834B2 (ja) 表示装置、表示方法及びプログラム
US20150187051A1 (en) Method and apparatus for estimating image noise
JP2017125974A5 (ja)
JP5542981B1 (ja) 画像処理装置、フレームレートコントロール処理判定装置またはその方法
JP2020170252A5 (ja)
JP4659793B2 (ja) 画像処理装置及び画像処理方法
JP5690800B2 (ja) 動き画像領域判定装置またはその方法
KR101024731B1 (ko) 디지털 이미지의 모스키토 노이즈를 감소시키기 위한 방법 및 시스템
US9031349B1 (en) Median filter for image processing
JP5656964B2 (ja) シーンチェンジ判定装置またはその方法
EP2538657A1 (en) Motion detection device, control programme, and integrated circuit
CN114974134A (zh) 显示设备的背光控制方法、装置、存储介质和智能交互平板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140507

R150 Certificate of patent or registration of utility model

Ref document number: 5542981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees