JP5542179B2 - 連続時間判定帰還型等化器 - Google Patents

連続時間判定帰還型等化器 Download PDF

Info

Publication number
JP5542179B2
JP5542179B2 JP2012160172A JP2012160172A JP5542179B2 JP 5542179 B2 JP5542179 B2 JP 5542179B2 JP 2012160172 A JP2012160172 A JP 2012160172A JP 2012160172 A JP2012160172 A JP 2012160172A JP 5542179 B2 JP5542179 B2 JP 5542179B2
Authority
JP
Japan
Prior art keywords
feedback
signal
filter
amplitude
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012160172A
Other languages
English (en)
Other versions
JP2012231528A (ja
Inventor
ジェンキンス・フィリップ
リュー・キャシー・イエ
マーレット・マーク・ジェイ.
クエン・ジェフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Priority to JP2012160172A priority Critical patent/JP5542179B2/ja
Publication of JP2012231528A publication Critical patent/JP2012231528A/ja
Application granted granted Critical
Publication of JP5542179B2 publication Critical patent/JP5542179B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

本発明は、一般に、判定帰還型等化器の分野に関し、特に、伝送中に歪んだ電気信号を再構築するための連続時間判定帰還型等化器に関する。
判定帰還型等化器(DFE)は、通信路での伝送中に歪んだ電気信号を再構築するために用いられる。イコライザの極および振幅(swing)の設定は、歪みの影響を打ち消して元々伝送された信号をレシーバで再現するように、(プログラマブルレジスタ設定または連続的なアナログ設定によって)調節される。
DFEの設定は、手動で設定されるか、または、極設定を固定して設定され、振幅の設定は、周知のアルゴリズムを用いて経時的に最適に適応される。DFEの振幅設定には、2005年4月21日出願の米国特許出願公開第2006/0239341号に開示されたような、より最近の方法が用いられている。この文書は、引用により全体が本明細書に組み込まれる。他の方法は、1)設定のすべての可能な組み合わせを調べる工程と、2)ビットエラー率など、性能の指標値を測定する工程と、3)性能の指標値を最適化するように振幅および極を設定する工程と、を備えてよい。これらの工程は、起動時に一回実行されてもよいし、経時的な変化を追跡するために定期的に繰り返されてもよい。
本開示は、信号歪みを低減するための装置および方法に関する。
その装置は、フィルタリング済フィードバック信号を入力から減算するよう適合された加算器と、前記加算器からの出力を受信するよう適合されたシンボル判定装置と、前記シンボル判定装置からの出力をフィルタリングし、前記フィルタリング済フィードバック信号を前記加算器に送信するよう適合され、振幅を調整可能な増幅器および極を調整可能なフィルタを備えるフィードバックフィルタと、最小平均二乗誤差基準に基づいて、極設定および振幅設定の両方を同時に適応させるよう適合された適応アルゴリズムと、を備える。前記加算器、前記シンボル判定装置、および、前記フィードバックフィルタは、伝送中に歪んだ電気信号を再構築するために用いられるフィードバック回路を形成する。
信号歪みを低減するための方法は、フィードバック信号判定を送信する工程と、最小平均二乗誤差基準に基づいて極設定および振幅設定の両方を同時に適応させるよう適合された適応アルゴリズムを用いて、前記フィードバック信号判定をフィルタリングし、フィルタリング済フィードバック信号を生成する工程と、入力信号から前記フィルタリング済フィードバック信号を減算して、より歪みの少ない正味の信号を生成する工程とを備える。
上記の概要および以下の詳細な説明は共に例示に過ぎないことを理解されたい。本明細書に組み込まれその一部を構成する添付の図面は、例を図示するものであり、概要と共に本開示の原理を説明する。
連続時間判定帰還型等化器(CT−DFE)を示すブロック図。 別個の極および振幅の設定をそれぞれ有する第1のフィードバックフィルタおよび第2のフィードバックフィルタを利用するCT−DFEを示すブロック図。 パルス応答における代表的なポストカーソル・シンボル間干渉(ISI)の振幅を示すグラフ。 CT−DFEおよびデジタル(離散時間)DFE応答を図3Aに示たポストカーソルのテールと比較したグラフ。 Δd1、Δd2と、Δ振幅設定、Δ極設定との間の1:1マッピンの表を示す説明図。 図4Aの表に示したように、タップd1およびd2における信号に対応する時間の理想的なCT−DFE応答に向かって適応するケースを示すグラフ。 中央に基づく等化を示すブロック図。 エッジに基づく等化を示すブロック図。
図1および図2に、連続時間判定帰還型等化器(CT−DFE)100のブロック図を示す。
CT−DFE100は、振幅および極の両方の設定を同時に適応させるアルゴリズムを用いて、原信号を最適に再現する。CT−DFE100は、振幅設定および/または極設定の手動設定を必要としない。さらに、CT−DFE100は、設定がすべてのアプリケーション動作コーナー(application operating corner)で正確に機能することを保証するために、各アプリケーションを大幅に特性化する必要がない。CT−DFE100は、従来の手動による方法よりも、安価で時間がかからない。さらに、CT−DFE100は、1)チャネル特性、2)オンチップ処理(送信(TX)および受信(RX)の両方)、3)オンチップ電圧(TXおよびRXの両方)、4)オンチップ温度(TXおよびRXの両方)、5)オンチップ/オフチップノイズ、および、6)オンチップ/オフチップ長期ドリフト(TX、RX、および、チャネル)の変動によって引き起こされる誤った判定(エラー)の率を低減する。
CT−DFE100は、図1および図2に示すように、加算器102と、シンボル判定装置104と、フィードバックフィルタ106とを備える。
加算器102は、入力信号からの入力と、フィードバックフィルタ106の出力とを受信する。加算器102は、フィードバックフィルタ106の出力を、入力および/または入力信号から減算して、より歪みの少ない正味の信号を生成し、原信号を再構築しようとする。
加算器102からの出力は、シンボル判定装置104によって受信される。シンボル判定装置104は、量子化され検出されたシンボルを、フィードバック回路のフィードバックフィルタ106に送信する。シンボル判定装置104は、検出されたシンボルを、回路を通してレシーバに送信する。
フィードバックフィルタ106は、線形連続時間フィルタである。フィードバックフィルタ106は、振幅を調整可能な増幅器と、極を調整可能なフィルタとを備える。フィードバックフィルタ106は、シンボル判定装置104からの出力を受信し、振幅および極の両方の設定を同時に適応させるアルゴリズムを用いて、原信号を最適に再現するために加算器において入力信号から減算できる出力信号を生成する。フィードバックフィルタ106によって用いられるアルゴリズムは、本明細書では、「適応アルゴリズム」と呼ぶこととする。適応アルゴリズムは、図1および図2に示したフィードバックフィルタ106の伝達関数A/(1+sτ)における振幅設定および極設定を決定する。振幅(A)および伝達関数の極(1/τ)は、適応アルゴリズムによって適応される。符号「s」は、複素周波数のラプラス変換変数である。
周知のDFEでは、最適なデジタルDFEタップ重みは、通常、図3Aに示すように、パルス応答におけるポストカーソル・シンボル間干渉(ISI)の振幅に比例する。CT−DFE100のフィードバックフィルタ106は、チャネルのISIをエミュレートするのに、または、CT−DFTの極が1.2GHzでありCT−DFTの利得が500mvである図3Bのグラフ302に示すように、ポストカーソルのテールに近い形状および高さを有するのに、最良の極および振幅の値を用いる。例えば、CT−DFEのフィードバックパルス応答のT間隔のサンプル(1T、2T、3T…Tnにおけるサンプル)が、図3Bのグラフ302に示すように、デジタル(離散時間)のDFEのタップ重み(d1、d2、d3…dn)と整合することが好ましい。同様に、CT−DFEは、デジタルDFEアルゴリズムと同じサンプルを用いて、CT−DFE100のための極設定および振幅設定を適応させる際に最小平均二乗誤差基準(LMS)を実現する。
適応アルゴリズムは、周知のLMSアルゴリズムのサイン−サインバリアントを用いて、仮想の2タップ・デジタルDFEに基づいて導出される。2つの異なる誤差基準が、特定の等化アプリケーションにおいて異なる最適結果を提供しうる。2タップ・デジタルDFEでは、最小平均二乗誤差基準を達成するために、2つのタップ重み(d1およびd2)が経時的に適応される。適応アルゴリズムは、d1およびd2のタップ重みを呼び出して、以下の両式に従って適応させる:
d1(tn+1)=d1(tn)+μ・Δd1(tn
d2(tn+1)=d2(tn)+μ・Δd2(tn
ここで、μ>0は、適応が起きる速度を制御する適応利得係数である。適応アルゴリズムは、これらの結果に従ってCT−DFEの振幅および極の設定を適応させて、伝達関数のための振幅および極の設定を決定する。適応アルゴリズムは、Δd1、Δd2から、Δ振幅、Δ極の設定への1:1マッピングに従う。適応アルゴリズムは、実際のタップ信号サンプルに基づく仮想のタップ重み(d1およびd2など)を用いる。
CT−DFEの極および振幅の設定は、図4Aの表400および図4Bのグラフ402に示すように、Δd1,kおよびΔd2,kの情報に基づいて共に適応される。本明細書で用いているように、「Δ」は、「変化」を表している。本明細書で用いているように、添え字「k」は、k番目の時間サンプルを表している。表400は、図4Aに示すように、Δ振幅、Δ極の設定に対するΔd1、Δd2の1:1マッピングを示す。グラフ402は、図4Bに示すように、タップd1およびd2における信号に対応する時間での理想的なCT−DFE応答(曲線Fとして表されている)を示す。図4Bのグラフ402における他の曲線は、適応アルゴリズムを用いて経時的に曲線Fに向かって適応するケースを示している。d1およびd2は両方とも、表400およびグラフ402に示すように、ケースa、b、および、cでは正のΔd1およびΔd2によって示されるように増大される必要がある。曲線a、b、および、cは、図4Aの表400に示すように、Δ振幅が正である必要があり、極の変更はない。d1およびd2は両方とも、表400およびグラフ402に示すように、ケースl、m、および、nでは負のΔd1およびΔd2によって示されるように減少される必要がある。曲線l、m、および、nは、図4Aの表400に示すように、Δ振幅が負である必要があり、極の変更はない。ケースxでは、Δd1=−1およびΔd2=1であるため、振幅および極は両方とも、表400およびグラフ402に示すように、減少される必要がある。ケースyでは、Δd1=1およびΔd2=−1であるため、振幅および極は両方とも、表400およびグラフ402に示すように、増大される必要がある。
図2に示すように、第2のフィードバックフィルタ108をフィードバック回路に付加してもよい。2つのフィードバックフィルタ108を利用する場合には、信号遅延が必要になりうる。フィードバックフィルタ106およびフィードバックフィルタ108の両方で、適応アルゴリズムが用いられるため、振幅(A1,A2)および極(1/τ1,1/τ2)の両方が適応可能である。2つのフィードバックフィルタ106および108は、2つの異なるポストカーソルテールの傾きを対象とすることができる。フィードバックフィルタ106は、より大きい極および利得を有するd1およびd2を対象とし、フィードバックフィルタ108は、より小さい極および利得を有するd3ないしdnを対象とすることができる。フィードバックフィルタ106は、Δd1,k/Δd2,k−>Δp1,k/Δg1,kを用いてよく、フィードバックフィルタ108は、Δd3,k/Δd4,k−>Δp2,k/Δg2,kを用いてよい。2つのフィードバックフィルタに関するこの記載は、限定を意図するものではない。本開示の範囲および意図から逸脱することなく、フィードバック回路において多数のフィードバックフィルタを利用できる。
2つの異なる誤差基準が、2つの異なる等化アプリケーション、すなわち、図5および図6に示すような中央に基づく等化(center based equalization)500およびエッジに基づく等化(edge based equalization)600、において最適な結果を提供しうる。2つの適応誤差基準は、2つの異なる相補的なシステムアプリケーションにおける最小平均二乗誤差の実行を許容する。
周知のLMSアルゴリズムを変形したサイン−サインLMSアルゴリズムは、中央に基づく等化については、以下のように実現される:
Δd1,k=sgn(ek)*sgn(ak-1
Δd2,k=sgn(ek)*sgn(ak-2
k=yk−h0*ak
時間kにおけるシンボル判定サンプルは、図5に示すように、データビットの中央で起きる。中央に基づく等化のための誤差基準は、中央窓サンプルと中央窓サンプルのh0スケールのオフセットとの差の平均二乗誤差を最小化するために用いられる。h0は、中央レベルサンプルの平均レベルを設定するものであり、固定レベルであってもよいし、プリイコライザの自動利得制御ループの一部として別個に適応されてもよい。
中央に基づく等化については、誤差基準の結果、中央レベル信号サンプルと、中央レベル信号サンプルのそれぞれのターゲットレベル(+/−)h0との間の差の最小平均二乗誤差が得られる。誤差基準は、通常、遷移窓の幅を犠牲にして達成される。したがって、中央に基づく等化は、光の出力レベルが制限されうる光通信リンクの用途で特に有用である。h0レベルは、事前に設定されてもよいし、プリイコライザの自動利得制御ループの制御下で適応的に設定されてもよい。
エッジに基づく等化のための誤差基準は、エッジ遷移窓を最小化するために用いられる。周知のLMSアルゴリズムを変形したサイン−サインLMSアルゴリズムは、エッジに基づく等化については、以下のように実現される:
Δd1,k=sgn(ek)*sgn(xk-3/2),Xk-3/2=ak-1+ak-2
Δd2,k=sgn(ek)*sgn(xk-7/2),Xk-7/2=ak-3+ak-4
k=yk-1/2−h0*(ak+ak-1
時間kにおけるデータサンプルは、図6に示すように、データビットの中央で起き、遷移は、時間k−1/2の周りで起きる。h0=0.5の倍率により、遷移サンプル中を除いて、ekはゼロになる。遷移サンプル中には、ekは、立ち上がり遷移または立ち下がり遷移を示す。さらに、k−3、k−4のサンプルは、Δd1、Δd2が、異なる符号を持つために必要であり、これは、極の適応に必要である。
エッジに基づく等化について、誤差基準の結果、遷移の交差が起きる最小平均二乗窓期間が得られる。これは、単一極のフィードバックCT−DFEシステムにとって最小のものであり、チャネルおよび任意の送信フィルタ等化の関数である。最小の遷移窓は、一般に、中央のアイ高さを犠牲にして実現される。したがって、エッジに基づく等化は、タイミングマージンが制限されうる高度に分散化された通信バックプレーンチャネルの用途で特に有用である。
図7には、信号歪みの低減方法700が示されている。方法700は、フィードバック信号判定を送信する(工程702)。方法700は、最小平均二乗誤差基準に基づいて極設定および振幅設定の両方を同時に適応させるよう適合された適応アルゴリズムを用いて、線形フィルタでフィードバック信号判定をフィルタリングし、フィルタリング済フィードバック信号を生成する(工程704)。方法700は、入力信号からフィルタリング済フィードバック信号を減算して、より歪みの少ない正味の信号を生成する(工程706)。方法700は、図1および図2の回路で実行されてよい。
CT−DFE100および信号歪みの低減方法700は、通信ベースのシステムで利用されてよい。ただし、線形結合されたタップ重みのマッピングは、本開示内に記載されたような線形フィルタによってフィルタリングされるフィードバック信号判定を含む任意の電気機械または同様のシステムに適用できる。
したがって、本開示は、振幅および極の設定を同時に適応させるCT−DFE100および信号歪みの低減方法700を記載するものである。CT−DFE100および方法700の適応アルゴリズムは、仮想の2タップDFEのタップ重みの変更と、伝達関数に入力される振幅および極の変更との間の1:1マッピングを用いる。さらに、CT−DFE100および方法700は、通信システム内で最小平均二乗誤差の実行を実現する。また、CT−DFE100および方法700は、さらに、1)チャネル特性、2)オンチップ処理(TXおよびRXの両方)、3)オンチップ電圧(TXおよびRXの両方)、4)オンチップ温度(TXおよびRXの両方)、5)オンチップ/オフチップノイズ、および、6)オンチップ/オフチップ長期ドリフト(TXおよびRXの両方)によるシステムの変動を補償する。
開示されている方法は、単一の生成装置および/または複数の生成装置によって、命令セットとして実装されてよい。さらに、開示されている方法における工程の順序または階層は、例示的なものであることを理解されたい。設計における必要に応じて、方法における工程の順序または階層は、本開示の範囲および精神の範囲内で変更することが可能である。添付の方法請求項は、一例の順序で各工程要素を提示するものであり、提示されている順序または階層への限定を意図するものではない。
本開示とそれに付随する利点は、以上の記載によって理解されるものであり、本開示の範囲および精神から逸脱することなく、また、実質的な利点すべてを損なうことなく、構成要素の形状、構成、および、配列において、様々な変形を行うことができる。本明細書に記載の構成は例示に過ぎす、以下の特許請求の範囲は、かかる変形を網羅するよう意図されている。例えば、本発明は、以下の態様や適用例として実施可能である。
[適用例1]
フィルタリング済フィードバック信号を入力から減算するよう適合された加算器と、
前記加算器からの出力を受信するよう適合されたシンボル判定装置と、
前記シンボル判定装置からの出力をフィルタリングし、前記フィルタリング済フィードバック信号を前記加算器に送信するよう適合され、振幅を調整可能な増幅器および極を調整可能なフィルタを備えるフィードバックフィルタと、
最小平均二乗誤差基準に基づいて、極設定および振幅設定の両方を同時に適応させるよう適合された適応アルゴリズムと
を備え、
前記加算器、前記シンボル判定装置、および、前記フィードバックフィルタが、伝送中に歪んだ電気信号を再構築するために用いられるフィードバック回路を形成する装置。
[適用例2]
適用例1に記載の装置であって、さらに、前記シンボル判定装置からの前記出力にさらなるフィルタリングを施し、前記フィルタリング済フィードバック信号を前記加算器に送信するよう適合され、振幅を調整可能な増幅器および極を調整可能なフィルタを備える第2のフィードバックフィルタを備える装置。
[適用例3]
適用例1に記載の装置であって、前記連続時間判定帰還型等化器は通信システムに適用される装置。
[適用例4]
適用例1に記載の装置であって、
前記適応アルゴリズムは、
d1(t n+1 )=d1(t n )+μ・Δd1(t n
d2(t n+1 )=d2(t n )+μ・Δd2(t n
(ここで、μ>0は、前記適応が起きる速度を制御する適応利得係数)、
を含み、
第1のタップの第1のタップ重みおよび第2のタップの第2のタップ重みへの変更は、前記振幅設定の変更および前記極設定の変更との1:1マッピングを有する装置。
[適用例5]
適用例1に記載の装置であって、前記最小平均二乗誤差基準は、中央に基づく等化については、
Δd 1,k =sgn(e k )*sgn(a k-1
Δd 2,k =sgn(e k )*sgn(a k-2
(ここで、e k =y k −h 0 *a k )、である時に達成される装置。
[適用例6]
適用例5に記載の装置であって、前記連続時間判定帰還型等化器は光通信リンクの用途で利用される装置。
[適用例7]
適用例1に記載の装置であって、前記最小平均二乗誤差基準は、エッジに基づく等化については、
Δd 1,k =sgn(e k )*sgn(X k-3/2
(ここで、X k-3/2 =a k-1 +a k-2
Δd 2,k =sgn(e k )*sgn(X k-7/2
(ここで、X k-7/2 =a k-3 +a k-4
である時に達成され、
k =y k-1/2 −h 0 *(a k +a k-1
である装置。
[適用例8]
適用例7に記載の装置であって、前記連続時間判定帰還型等化器は、通信バックプレーンチャネルの用途で利用される装置。
[適用例9]
適用例1に記載の装置であって、前記連続時間判定帰還型等化器は、チャネル特性、オンチップ処理、オンチップ電圧、オンチップ温度、オンチップノイズ、オフチップノイズ、オフチップ長期ドリフト、または、オンチップ長期ドリフトの少なくとも1つによるシステムの変動を補償する装置。
[適用例10]
信号歪みを低減するための方法であって、
フィードバック信号判定を送信する工程と、
最小平均二乗誤差基準に基づいて極設定および振幅設定の両方を同時に適応させるよう適合された適応アルゴリズムを用いて、前記フィードバック信号判定をフィルタリングし、フィルタリング済フィードバック信号を生成する工程と、
入力信号から前記フィルタリング済フィードバック信号を減算して、より歪みの少ない正味の信号を生成する工程と
を備える方法。
[適用例11]
適用例10に記載の方法であって、前記連続時間判定帰還型等化器は通信システムに適用される方法。
[適用例12]
適用例10に記載の方法であって、
前記適応アルゴリズムは、
d1(t n+1 )=d1(t n )+μ・Δd1(t n
d2(t n+1 )=d2(t n )+μ・Δd2(t n
(ここで、μ>0は、前記適応が起きる速度を制御する適応利得係数)
を含み、
第1のタップの第1のタップ重みおよび第2のタップの第2のタップ重みへの変更は、前記振幅設定の変更および前記極設定の変更との1:1マッピングを有する方法。
[適用例13]
適用例10に記載の方法であって、前記最小平均二乗誤差基準は、中央に基づく等化については、
Δd 1,k =sgn(e k )*sgn(a k-1
Δd 2,k =sgn(e k )*sgn(a k-2
(ここで、e k =y k −h 0 *a k
である時に達成される方法。
[適用例14]
適用例13に記載の方法であって、前記連続時間判定帰還型等化器は光通信リンクの用途で利用される方法。
[適用例15]
適用例10に記載の方法であって、前記最小平均二乗誤差基準は、エッジに基づく等化については、
Δd 1,k =sgn(e k )*sgn(X k-3/2
(ここで、X k-3/2 =a k-1 +a k-2
Δd 2,k =sgn(e k )*sgn(X k-7/2
(ここで、X k-7/2 =a k-3 +a k-4
である時に達成され、
k =y k-1/2 −h 0 *(a k +a k-1
である方法。
[適用例16]
適用例15に記載の方法であって、前記連続時間判定帰還型等化器は、通信バックプレーンチャネルの用途で利用される方法。
[適用例17]
適用例10に記載の方法であって、さらに、チャネル特性、オンチップ処理、オンチップ電圧、オンチップ温度、オンチップノイズ、オフチップノイズ、オフチップ長期ドリフト、または、オンチップ長期ドリフトの少なくとも1つによるシステムの変動を補償する工程を備える方法。

Claims (19)

  1. 連続時間判定帰還型等化器を実装する装置であって、
    フィルタリング済フィードバック信号を入力信号から減算するよう適合された加算器と、
    前記加算器からの出力を受信するよう適合されたシンボル判定装置と、
    前記シンボル判定装置からの出力をフィルタリングし、前記フィルタリング済フィードバック信号を前記加算器に送信するよう適合され、振幅を調整可能な増幅器および極を調整可能なフィルタを備えるフィードバックフィルタと、
    前記加算器の出力y k 、前記シンボル判定装置の出力a k 、係数h 0 から次式
    k =y k −h 0 *a k
    により求めた最小平均二乗誤差基準 k に基づいて、極設定および振幅設定の両方を同時に適応させるよう適合された適応アルゴリズムを実現する回路
    を備え、
    前記加算器、前記シンボル判定装置、および、前記フィードバックフィルタが、伝送中に歪んだ電気信号を再構築するために用いられるフィードバック回路を形成し、 前記最小平均二乗誤差基準 k が、前記入力信号の所望の振幅に対応する中央窓シンボル判定サンプルと平均入力レベルとの差を最小化するよう構成された装置。
  2. 請求項1に記載の装置であって、さらに、前記シンボル判定装置からの前記出力にさらなるフィルタリングを施し、前記フィルタリング済フィードバック信号を前記加算器に送信するよう適合され、振幅を調整可能な増幅器および極を調整可能なフィルタを備える第2のフィードバックフィルタを備える装置。
  3. 請求項1に記載の装置であって、前記所望の振幅は固定されるか、または手動で設定される装置。
  4. 請求項1に記載の装置であって、前記所望の振幅はプリイコライザの自動利益制御ループによって適応的に決定される
    装置。
  5. 請求項に記載の装置であって、前記第2のフィードバックフィルタは、前記入力信号において遷移の交差が起きる平均二乗窓期間を最小化するよう構成された第2の適応アルゴリズムをさらに備える装置。
  6. 請求項5に記載の装置であって、前記連続時間判定帰還型等化器は光通信リンクの用途で利用される装置。
  7. 請求項1に記載の装置であって、前記最小平均二乗誤差基準は、エッジに基づく等化については、
    Δd1,k=sgn(ek)*sgn(Xk-3/2
    (ここで、Xk-3/2=ak-1+ak-2
    Δd2,k=sgn(ek)*sgn(Xk-7/2
    (ここで、Xk-7/2=ak-3+ak-4
    である時に達成され、
    k=yk-1/2−h0*(ak+ak-1
    である装置。
  8. 請求項7に記載の装置であって、前記連続時間判定帰還型等化器は、通信バックプレーンチャネルの用途で利用される装置。
  9. 請求項1に記載の装置であって、前記連続時間判定帰還型等化器は、チャネル特性、オンチップ処理、オンチップ電圧、オンチップ温度、オンチップノイズ、オフチップノイズ、オフチップ長期ドリフト、または、オンチップ長期ドリフトの少なくとも1つによるシステムの変動を補償する装置。
  10. 連続時間判定帰還型等化器において信号歪みを低減するための方法であって、
    フィードバック信号判定を送信する工程と、
    最小平均二乗誤差基準に基づいて極設定および振幅設定の両方を同時に適応させるよう適合された適応アルゴリズムを用いて、前記フィードバック信号判定をフィルタリングし、フィルタリング済フィードバック信号を生成する工程と、
    入力信号から前記フィルタリング済フィードバック信号を減算して、より歪みの少ない正味の信号を生成する工程と
    を備え、
    前記最小平均二乗誤差基準は、
    前記正味の信号と、前記フィードバック信号判定に所定の係数を乗じた結果との差分として求められ、
    前記入力信号の所望の振幅に対応する中央窓シンボル判定サンプルと平均入力レベルとの差の平均二乗誤差を最小化するよう構成される方法。
  11. 請求項10に記載の方法であって、さらに、前記所望の振幅を手動で設定するか、または固定値に設定する方法。
  12. 請求項10に記載の方法であって、さらに、前記所望の振幅をプリイコライザの自動利益制御ループで適応的に決定する工程を備える方法。
  13. 請求項10に記載の方法であって、さらに、振幅を調整可能な増幅器および極を調整可能なフィルタを備える第2のフィードバックフィルタを備える第2の適応アルゴリズムによって前記フィードバック信号判定をフィルタリングする工程を備える方法。
  14. 請求項13に記載の方法であって、前記連続時間判定帰還型等化器は光通信リンクの用途で利用される方法。
  15. 請求項13に記載の方法であって、前記第2の適応アルゴリズムは、前記入力信号において遷移の交差が起きる平均二乗窓期間を最小化するよう構成される方法。
  16. 請求項15に記載の方法であって、前記連続時間判定帰還型等化器は、通信バックプレーンチャネルの用途で利用される方法。
  17. 請求項10に記載の方法であって、さらに、チャネル特性、オンチップ処理、オンチップ電圧、オンチップ温度、オンチップノイズ、オフチップノイズ、オフチップ長期ドリフト、または、オンチップ長期ドリフトの少なくとも1つによるシステムの変動を補償する工程を備える方法。
  18. 連続時間判定帰還型等化器を実装する装置であって、
    フィルタリング済フィードバック信号を入力信号から減算するよう適合された加算器と、
    前記加算器からの出力を受信するよう適合されたシンボル判定装置と、
    前記シンボル判定装置からの出力をフィルタリングし、前記フィルタリング済フィードバック信号を前記加算器に送信するよう適合され、振幅を調整可能な増幅器および極を調整可能なフィルタを備えるフィードバックフィルタと、
    前記加算器の出力y k-1/2 、前記シンボル判定装置の出力a k ,a k-1 、係数h 0 から次式
    k =y k-1/2 −h 0 *(a k +a k-1
    により求めた最小平均二乗誤差基準 k に基づいて、極設定および振幅設定の両方を同時に適応させるよう適合された適応アルゴリズムを実現する回路
    を備え、
    前記加算器、前記シンボル判定装置、および、前記フィードバックフィルタが、伝送中に歪んだ電気信号を再構築するために用いられるフィードバック回路を形成し、
    前記適応アルゴリズムが、前記入力信号において遷移の交差が起きる平均二乗窓期間を最小化するよう構成される装置。
  19. 請求項18に記載の装置であって、前記連続時間判定帰還型等化器は、通信バックプレーンチャネルの用途で利用される装置。
JP2012160172A 2012-07-19 2012-07-19 連続時間判定帰還型等化器 Expired - Fee Related JP5542179B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012160172A JP5542179B2 (ja) 2012-07-19 2012-07-19 連続時間判定帰還型等化器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012160172A JP5542179B2 (ja) 2012-07-19 2012-07-19 連続時間判定帰還型等化器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010527921A Division JP2010541467A (ja) 2007-10-03 2007-10-03 連続時間判定帰還型等化器

Publications (2)

Publication Number Publication Date
JP2012231528A JP2012231528A (ja) 2012-11-22
JP5542179B2 true JP5542179B2 (ja) 2014-07-09

Family

ID=47432601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012160172A Expired - Fee Related JP5542179B2 (ja) 2012-07-19 2012-07-19 連続時間判定帰還型等化器

Country Status (1)

Country Link
JP (1) JP5542179B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59194537A (ja) * 1983-04-20 1984-11-05 Oki Electric Ind Co Ltd 自動等化器
US5031194A (en) * 1989-08-11 1991-07-09 Bell Communications Research, Inc. Wideband digital equalizers for subscriber loops
US7120193B2 (en) * 2002-11-08 2006-10-10 Scintera Networks, Inc. Decision feedback equalizer with dynamic feedback control
JP4544915B2 (ja) * 2004-06-03 2010-09-15 ルネサスエレクトロニクス株式会社 受信装置及びアナログ・ディジタル変換装置
US7542508B2 (en) * 2005-04-21 2009-06-02 Lsi Logic Corporation Continuous-time decision feedback equalizer

Also Published As

Publication number Publication date
JP2012231528A (ja) 2012-11-22

Similar Documents

Publication Publication Date Title
JP2010541467A (ja) 連続時間判定帰還型等化器
US11469927B2 (en) High-speed signaling systems and methods with adaptable, continuous-time equalization
US11115247B2 (en) Methods and circuits for asymmetric distribution of channel equalization between devices
US8325793B2 (en) Precursor ISI cancellation using adaptation of negative gain linear equalizer
US8831142B2 (en) Adaptive cancellation of voltage offset in a communication system
US20150381393A1 (en) Adaptive Cancellation of Voltage Offset in a Communication System
JP5834984B2 (ja) 適応位相等化のためのシステム及び方法
JP2004166231A (ja) 光通信システムにおいて受信信号を等化するための方法及びシステム
JP5834983B2 (ja) 線形等化器において送信データ信号の位相歪みを補償する方法及び線形等化器
JP5542179B2 (ja) 連続時間判定帰還型等化器
Aziz et al. Adaptation algorithms for a class of continuous time analog equalizers with application to serial links

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120816

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131211

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140502

R150 Certificate of patent or registration of utility model

Ref document number: 5542179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees