JP5533093B2 - Group III nitride semiconductor light emitting device manufacturing method - Google Patents

Group III nitride semiconductor light emitting device manufacturing method Download PDF

Info

Publication number
JP5533093B2
JP5533093B2 JP2010062680A JP2010062680A JP5533093B2 JP 5533093 B2 JP5533093 B2 JP 5533093B2 JP 2010062680 A JP2010062680 A JP 2010062680A JP 2010062680 A JP2010062680 A JP 2010062680A JP 5533093 B2 JP5533093 B2 JP 5533093B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
type
flow rate
type cladding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010062680A
Other languages
Japanese (ja)
Other versions
JP2011198931A (en
Inventor
浩光 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2010062680A priority Critical patent/JP5533093B2/en
Publication of JP2011198931A publication Critical patent/JP2011198931A/en
Application granted granted Critical
Publication of JP5533093B2 publication Critical patent/JP5533093B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、III族窒化物半導体発光素子の製造方法に関する。   The present invention relates to a method for manufacturing a group III nitride semiconductor light emitting device.

近年、短波長の光を発光する発光素子用の半導体材料として、III族窒化物半導体が注目を集めている。一般にIII族窒化物半導体は、サファイア単結晶を始めとする種々の酸化物結晶、炭化珪素単結晶またはIII−V族化合物半導体単結晶等を基板として、その上に有機金属気相化学反応法(MOCVD法)や分子線エピタキシー法(MBE法)あるいは水素化物気相エピタキシー法(HVPE法)等によって積層されて形成される。   In recent years, group III nitride semiconductors have attracted attention as semiconductor materials for light-emitting elements that emit light of short wavelengths. In general, group III nitride semiconductors use various oxide crystals such as sapphire single crystal, silicon carbide single crystal, or group III-V compound semiconductor single crystal as a substrate, and metal organic vapor phase chemical reaction method ( MOCVD method), molecular beam epitaxy method (MBE method), hydride vapor phase epitaxy method (HVPE method), or the like.

現在のところ広く一般に採用されている結晶成長方法は、基板としてサファイアやSiC、GaN、AlN等を用い、その上に有機金属気相化学反応法(MOCVD法)を用いて作製する方法で、前述の基板を設置した反応管内にIII族の有機金属化合物とV族の原料ガスを用い、温度700℃〜1200℃程度の領域でn型半導体層、活性層およびp型半導体層を成長させるという方法である。
そして、各半導体層の成長後、基板もしくはn型半導体層に負極を形成し、p型半導体層に正極を形成することによって発光素子が得られる。
The crystal growth method that has been widely adopted at present is a method of using sapphire, SiC, GaN, AlN, or the like as a substrate and using a metal organic chemical vapor deposition (MOCVD) method on the substrate. A method of growing an n-type semiconductor layer, an active layer, and a p-type semiconductor layer in a temperature range of about 700 ° C. to 1200 ° C. using a group III organometallic compound and a group V source gas in a reaction tube in which the substrate of FIG. It is.
Then, after the growth of each semiconductor layer, a negative electrode is formed on the substrate or the n-type semiconductor layer, and a positive electrode is formed on the p-type semiconductor layer, whereby a light emitting element is obtained.

従来の活性層には、発光波長を調整するために組成を調整したInGaNを用い、これをInGaNよりバンドギャップの高い層で挟むダブルへテロ構造や、量子井戸効果を使う多重量子井戸構造が採用されている(例えば、特許文献1〜4)。   The conventional active layer uses InGaN with a composition adjusted to adjust the emission wavelength, and adopts a double hetero structure that sandwiches it between layers with a higher band gap than InGaN, and a multiple quantum well structure that uses the quantum well effect (For example, Patent Documents 1 to 4).

また、p型半導体層は、活性層のバンドギャップよりもバンドギャップが大きく、そのギャップ差に基づく電位障壁によって電子及び正孔をせき止める機能を有するp型クラッド層と、p型電極が接合されるp型コンタクト層とから構成されるのが一般的である。
特開平10−79501号公報 特開平11−354839号公報 特開2001−68733号公報 米国特許出願公開US2003/0160229A1号明細書
The p-type semiconductor layer has a band gap larger than that of the active layer, and a p-type cladding layer having a function of blocking electrons and holes by a potential barrier based on the gap difference is joined to the p-type electrode. The p-type contact layer is generally used.
Japanese Patent Laid-Open No. 10-79501 Japanese Patent Laid-Open No. 11-354839 JP 2001-68733 A US Patent Application Publication No. US2003 / 0160229A1

ところで、従来のp型クラッド層は、MgをドープさせたGaN層またはGaの一部をAlに置換したAlGaN層を用いることが一般的だが、活性層に対する正孔の注入が十分ではなく、出力の向上が十分ではなかった。   By the way, as a conventional p-type cladding layer, a GaN layer doped with Mg or an AlGaN layer in which a part of Ga is replaced with Al is generally used, but the injection of holes into the active layer is not sufficient, and the output The improvement was not enough.

本発明は上記事情に鑑みてなされたものであって、高い発光出力を有するIII族窒化物半導体発光素子の製造方法を提供することを目的とする。   The present invention has been made in view of the above circumstances, and an object thereof is to provide a method for manufacturing a group III nitride semiconductor light-emitting device having a high light emission output.

上記の目的を達成するために、本発明は以下の構成を採用した。
[1] n型半導体層と多重量子井戸構造からなる活性層とを順次積層した後、前記活性層の表面に、Mg源を含むドーパントガスを第1の流量で供給する工程と、Ga源、Al源及び窒素源を含む原料ガスを連続的に供給するとともに、前記ドーパントガスを前記第1の流量より低い第2の流量で間欠的に供給するMOCVD法により、前記活性層上に、AlGa1−xNなる組成(組成比を示すxは0<x≦0.4の範囲である)の第1のp型半導体層を形成する工程と、前記第1のp型半導体層上にAlGa1−cNなる組成(組成比を示すcは0≦c≦0.4の範囲である)の第2のp型半導体層を形成する工程と、を具備してなることを特徴とするIII族窒化物半導体発光素子の製造方法。
[2] 前記第2のp型半導体層がp型コンタクト層であり、前記p型コンタクト層を形成する工程が、Mgを第3の濃度で含む第1p型コンタクト層の形成工程と、Mgを前記第3の濃度よりも高濃度な第4の濃度で含む第2p型コンタクト層の形成工程と、を含むことを特徴とする[1]に記載の半導体発光素子の製造方法。
In order to achieve the above object, the present invention employs the following configuration.
[1] A step of sequentially laminating an n-type semiconductor layer and an active layer having a multiple quantum well structure, and then supplying a dopant gas containing an Mg source to the surface of the active layer at a first flow rate; with a raw material gas containing an Al source and a nitrogen source to continuously supply, by intermittently supplying the MOCVD method the dopant gas at a lower than said first flow rate a second flow rate, on the active layer, Al x Forming a first p-type semiconductor layer having a composition of Ga 1-x N (x indicating a composition ratio is in a range of 0 <x ≦ 0.4), and on the first p-type semiconductor layer Forming a second p-type semiconductor layer having a composition of Al c Ga 1-c N (where c indicating the composition ratio is in the range of 0 ≦ c ≦ 0.4). A method for producing a group III nitride semiconductor light-emitting device.
[2] The second p-type semiconductor layer is a p-type contact layer, and the step of forming the p-type contact layer includes a step of forming a first p-type contact layer containing Mg at a third concentration, and Mg And a second p-type contact layer forming step including a fourth concentration higher than the third concentration. The method for manufacturing a semiconductor light emitting element according to [1],

本発明によれば、高い発光出力を有するIII族窒化物半導体発光素子の製造方法を提供できる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the group III nitride semiconductor light-emitting device which has high light emission output can be provided.

本発明の実施形態であるIII族窒化物半導体発光素子の断面模式図である。It is a cross-sectional schematic diagram of the group III nitride semiconductor light-emitting device which is embodiment of this invention. 本発明の実施形態であるIII族窒化物半導体発光素子の製造方法を説明するグラフである。It is a graph explaining the manufacturing method of the group III nitride semiconductor light-emitting device which is embodiment of this invention.

以下に、本発明の実施形態であるIII族窒化物半導体発光素子(以下、発光素子という)の製造方法について、図面を適宜参照しながら説明する。図1は、本実施形態の発光素子の断面模式図である。尚、以下の説明において参照する図面は、半導体発光素子を説明する図面であり、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子等の寸法関係とは異なっている。   Hereinafter, a method for producing a group III nitride semiconductor light-emitting device (hereinafter referred to as a light-emitting device) according to an embodiment of the present invention will be described with reference to the drawings as appropriate. FIG. 1 is a schematic cross-sectional view of the light emitting device of this embodiment. The drawings referred to in the following description are drawings for explaining a semiconductor light emitting device, and the size, thickness, dimensions, and the like of each part shown in the drawings are different from the dimensional relationships of actual semiconductor light emitting devices.

『発光素子』
図1に示すように、本実施形態の製造方法によって製造された半導体発光素子1は、基板11と、基板11上に積層された活性層13(以下、発光層という)を含む積層半導体層20と、積層半導体層20の上面に積層された透明電極16と、透明電極16上に積層されたp型ボンディングパッド電極17と、積層半導体層20の露出面20a上に積層されたn型電極18とを具備して構成されている。本実施形態の発光素子1は、発光層13からの光を主にp型ボンディングパッド電極17が形成された側から取り出すフェイスアップマウント型の発光素子である。
"Light Emitting Element"
As shown in FIG. 1, a semiconductor light emitting device 1 manufactured by the manufacturing method of the present embodiment includes a substrate 11 and a stacked semiconductor layer 20 including an active layer 13 (hereinafter referred to as a light emitting layer) stacked on the substrate 11. A transparent electrode 16 laminated on the upper surface of the laminated semiconductor layer 20, a p-type bonding pad electrode 17 laminated on the transparent electrode 16, and an n-type electrode 18 laminated on the exposed surface 20a of the laminated semiconductor layer 20. It comprises. The light-emitting element 1 of the present embodiment is a face-up mount type light-emitting element that extracts light from the light-emitting layer 13 mainly from the side on which the p-type bonding pad electrode 17 is formed.

図1に示すように、積層半導体層20は、複数の半導体層が積層されて構成されている。より具体的には、積層半導体層20は、基板11側から、n型半導体層12、発光層13、p型クラッド層14(第1のp型半導体層)、p型コンタクト層15(第2のp型半導体層)がこの順に積層されて構成されている。   As shown in FIG. 1, the laminated semiconductor layer 20 is configured by laminating a plurality of semiconductor layers. More specifically, the laminated semiconductor layer 20 includes an n-type semiconductor layer 12, a light emitting layer 13, a p-type cladding layer 14 (first p-type semiconductor layer), and a p-type contact layer 15 (second) from the substrate 11 side. The p-type semiconductor layers are stacked in this order.

また、図1に示すように、p型コンタクト層15、p型クラッド層14、発光層13及びn型半導体層12は、その一部がエッチング等の手段によって除去されており、除去された部分からn型半導体層12の一部が露出されている。そして、このn型半導体層12の露出面20aにn型電極18が積層されている。
また、p型コンタクト層15の上面15aには、透明電極16及びp型ボンディングパッド電極17が積層されている。これら、透明電極16及びp型ボンディングパッド電極17によってp型電極が構成されている。
Further, as shown in FIG. 1, the p-type contact layer 15, the p-type cladding layer 14, the light emitting layer 13 and the n-type semiconductor layer 12 are partially removed by means such as etching, and the removed portions. A part of the n-type semiconductor layer 12 is exposed. An n-type electrode 18 is stacked on the exposed surface 20 a of the n-type semiconductor layer 12.
A transparent electrode 16 and a p-type bonding pad electrode 17 are stacked on the upper surface 15 a of the p-type contact layer 15. The transparent electrode 16 and the p-type bonding pad electrode 17 constitute a p-type electrode.

n型半導体層12、発光層13、p型クラッド層14及びp型コンタクト層15を構成する半導体としては、III族窒化物半導体を用いることが好ましく、窒化ガリウム系化合物半導体を用いることがより好ましい。窒化ガリウム系化合物半導体としては、窒化ガリウム(GaN)のGaの一部をAl及びまたはInで置換した一般式AlInGa1−m−nN(0≦m<1,0≦n<1,0≦m+n<1)で表わされる各種組成の半導体が周知であり、本発明におけるn型半導体層12、発光層13、p型コンタクト層15を構成する窒化ガリウム系化合物半導体としても、一般式AlInGa1−m−nN(0≦m<1,0≦n<1,0≦m+n<1)で表わされる各種組成の半導体を何ら制限なく用いることができる。p型クラッド層14の組成については後述する。 As a semiconductor constituting the n-type semiconductor layer 12, the light emitting layer 13, the p-type cladding layer 14, and the p-type contact layer 15, a group III nitride semiconductor is preferably used, and a gallium nitride compound semiconductor is more preferably used. . As the gallium nitride compound semiconductor, a general formula Al m In n Ga 1-mn N (0 ≦ m <1, 0 ≦ n <) in which a part of Ga of gallium nitride (GaN) is substituted with Al and / or In. Semiconductors having various compositions represented by 1,0 ≦ m + n <1) are well known, and gallium nitride compound semiconductors constituting the n-type semiconductor layer 12, the light-emitting layer 13, and the p-type contact layer 15 in the present invention are generally used. Semiconductors of various compositions represented by the formula Al m In n Ga 1-mn N (0 ≦ m <1, 0 ≦ n <1, 0 ≦ m + n <1) can be used without any limitation. The composition of the p-type cladding layer 14 will be described later.

そして、本実施形態の発光素子1においては、p型ボンディングパッド電極17とn型電極18との間に電流を通じることで、発光層13から光を発せさせるようになっている。
以下、発光素子1の構成について詳細に説明する。
In the light emitting element 1 of the present embodiment, light is emitted from the light emitting layer 13 by passing a current between the p-type bonding pad electrode 17 and the n-type electrode 18.
Hereinafter, the configuration of the light emitting element 1 will be described in detail.

(基板)
発光素子1の基板11としては、III族窒化物半導体結晶が表面にエピタキシャル成長される基板であれば、特に限定されず、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。特に、基板11としてc面を主面とするサファイア基板を用いることが好ましい。サファイア基板を用いる場合は、サファイアのc面上に中間層21(バッファ層)を形成するとよい。
(substrate)
The substrate 11 of the light-emitting element 1 is not particularly limited as long as a group III nitride semiconductor crystal is epitaxially grown on the surface, and is not particularly limited. Manganese zinc iron, magnesium aluminum oxide, zirconium boride, gallium oxide, indium oxide, lithium gallium oxide, lithium aluminum oxide, neodymium gallium oxide, lanthanum strontium aluminum tantalum oxide, strontium titanium oxide, titanium oxide, hafnium, tungsten, molybdenum, etc. A substrate can be used. In particular, it is preferable to use a sapphire substrate having a c-plane as a main surface as the substrate 11. When a sapphire substrate is used, an intermediate layer 21 (buffer layer) is preferably formed on the c-plane of sapphire.

(バッファ層)
バッファ層21は、多結晶のAlGa1−aN(0≦a≦1)からなることが好ましく、単結晶のAlGa1−aN(0≦a≦1)がより好ましい。バッファ層21の厚みは0.01〜0.5μmの範囲が好ましい。バッファ層21の厚みが0.01μm未満であると、バッファ層21により基板11と下地層22との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層21の厚みが0.5μmを超えると、バッファ層21としての機能には変化が無いのにも関わらず、バッファ層21の成膜処理時間が長くなり、生産性が低下する虞がある。
(Buffer layer)
Buffer layer 21 is preferably made of polycrystalline Al a Ga 1-a N ( 0 ≦ a ≦ 1) , the single crystal Al a Ga 1-a N ( 0 ≦ a ≦ 1) is more preferable. The thickness of the buffer layer 21 is preferably in the range of 0.01 to 0.5 μm. If the thickness of the buffer layer 21 is less than 0.01 μm, the buffer layer 21 may not sufficiently obtain an effect of relaxing the difference in lattice constant between the substrate 11 and the base layer 22. In addition, when the thickness of the buffer layer 21 exceeds 0.5 μm, although the function as the buffer layer 21 is not changed, the film forming process time of the buffer layer 21 becomes long, and the productivity may be reduced. There is.

バッファ層21は、基板11と下地層22との格子定数の違いを緩和し、サファイアからなる基板11のC面上にC軸配向した単結晶層の形成を容易にする働きがある。したがって、バッファ層21の上に例えば単結晶の下地層22を積層すると、より一層結晶性の良い下地層22が積層できる。   The buffer layer 21 serves to alleviate the difference in lattice constant between the substrate 11 and the base layer 22 and facilitate the formation of a C-axis oriented single crystal layer on the C surface of the substrate 11 made of sapphire. Therefore, when the single crystal underlayer 22 is laminated on the buffer layer 21, for example, the underlayer 22 with better crystallinity can be laminated.

バッファ層21は、III族窒化物半導体からなる六方晶系の結晶構造を持つ。バッファ層21をなすIII族窒化物半導体は、単結晶構造を有するものが好ましい。III族窒化物半導体の結晶は、成長条件を制御することにより、上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、バッファ層21の成膜条件を制御することにより、単結晶構造のIII族窒化物半導体からなるバッファ層21とすることができる。このような単結晶構造を有するバッファ層21を基板11上に成膜した場合、バッファ層21のバッファ機能が有効に作用するため、その上に成膜されたIII族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。   The buffer layer 21 has a hexagonal crystal structure made of a group III nitride semiconductor. The group III nitride semiconductor forming the buffer layer 21 preferably has a single crystal structure. By controlling the growth conditions, the group III nitride semiconductor crystal grows not only in the upward direction but also in the in-plane direction to form a single crystal structure. For this reason, the buffer layer 21 made of a group III nitride semiconductor having a single crystal structure can be obtained by controlling the film forming conditions of the buffer layer 21. When the buffer layer 21 having such a single crystal structure is formed on the substrate 11, the buffer function of the buffer layer 21 works effectively, so that the group III nitride semiconductor formed thereon has a good orientation. It becomes a crystal film having the property and crystallinity.

また、バッファ層21をなすIII族窒化物半導体は、成膜条件をコントロールすることにより、六方晶を基本とした集合組織からなる柱状結晶(多結晶)とすることも可能である。なお、ここでの集合組織からなる柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶をいう。   Further, the group III nitride semiconductor forming the buffer layer 21 can be formed into columnar crystals (polycrystals) having a texture based on hexagonal crystals by controlling the film forming conditions. Note that the columnar crystal having a texture here refers to a crystal that is separated by forming a crystal grain boundary between adjacent crystal grains, and is itself a columnar shape as a longitudinal sectional shape.

(下地層)
下地層22としては、AlGaInN(0≦p≦1、0≦q≦1、0≦r≦1、p+q+r=1)が挙げられるが、AlGa1−sN(0≦s<1)を用いると結晶性の良い下地層22を形成できるため好ましい。下地層22の膜厚は0.1μm以上が好ましく、1μm以上が好ましい。この膜厚以上にした方が結晶性の良好なAlGa1−sN層が得られやすい。また、生産性やコストの面で下地層22の膜厚は10μm以下が好ましい。
(Underlayer)
Examples of the underlayer 22 include Al p Ga q In r N (0 ≦ p ≦ 1, 0 ≦ q ≦ 1, 0 ≦ r ≦ 1, p + q + r = 1), and Al s Ga 1-s N (0 ≦ s <1) is preferable because the underlayer 22 having good crystallinity can be formed. The film thickness of the underlayer 22 is preferably 0.1 μm or more, and more preferably 1 μm or more. When the thickness is greater than this, an Al s Ga 1-s N layer with good crystallinity is easily obtained. Further, the film thickness of the base layer 22 is preferably 10 μm or less in terms of productivity and cost.

下地層22の結晶性を良くするためには、下地層22は不純物をドーピングしない方が望ましい。しかし、n型の導電性が必要な場合は、ドーパントを添加することが出来る。下地層22にドーパントを添加した場合は下地層22がn型半導体層12として機能する。   In order to improve the crystallinity of the underlayer 22, it is desirable that the underlayer 22 is not doped with impurities. However, if n-type conductivity is required, a dopant can be added. When a dopant is added to the base layer 22, the base layer 22 functions as the n-type semiconductor layer 12.

(n型半導体層)
n型半導体層12は、通常n型コンタクト層12aとn型クラッド層12bとから構成される。n型コンタクト層12aはn型クラッド層12bを兼ねることも可能である。また、前述の下地層22をn型半導体層12に含めてもよい。
(N-type semiconductor layer)
The n-type semiconductor layer 12 is generally composed of an n-type contact layer 12a and an n-type cladding layer 12b. The n-type contact layer 12a can also serve as the n-type cladding layer 12b. Further, the base layer 22 described above may be included in the n-type semiconductor layer 12.

n型コンタクト層12aは、n型電極18を設けるための層である。n型コンタクト層12aとしては、AlGa1−bN層(0≦b<1、好ましくは0≦b≦0.5、さらに好ましくは0≦b≦0.1)から構成されることが好ましい。また、n型コンタクト層12aにはn型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1020/cm、好ましくは1×1018〜1×1019/cmの濃度で含有すると、n型電極18との良好なオーミック接触の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeまたはSn等が挙げられ、好ましくはSiまたはGeが挙げられる。 The n-type contact layer 12 a is a layer for providing the n-type electrode 18. The n-type contact layer 12a is composed of an Al b Ga 1-b N layer (0 ≦ b <1, preferably 0 ≦ b ≦ 0.5, more preferably 0 ≦ b ≦ 0.1). preferable. The n-type contact layer 12a is preferably doped with an n-type impurity, and the n-type impurity is preferably 1 × 10 17 to 1 × 10 20 / cm 3 , preferably 1 × 10 18 to 1 × 10 19 /. When contained at a concentration of cm 3 , it is preferable in terms of maintaining good ohmic contact with the n-type electrode 18. Although it does not specifically limit as an n-type impurity, For example, Si, Ge, or Sn etc. are mentioned, Preferably Si or Ge is mentioned.

n型コンタクト層12aの膜厚は、0.5〜5μmとされることが好ましく、1〜3μmの範囲に設定することがより好ましい。n型コンタクト層12aの膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。   The film thickness of the n-type contact layer 12a is preferably 0.5 to 5 μm, and more preferably set to a range of 1 to 3 μm. When the film thickness of the n-type contact layer 12a is in the above range, the crystallinity of the semiconductor is maintained well.

n型コンタクト層12aと発光層13との間には、n型クラッド層12bを設けることが好ましい。n型クラッド層12bは、発光層13へのキャリアの注入とキャリアの閉じ込めを行なう層である。n型クラッド層12bはAlGaN、GaN、GaInNなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。n型クラッド層12bをGaInNで形成する場合には、発光層13のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。   An n-type cladding layer 12b is preferably provided between the n-type contact layer 12a and the light emitting layer 13. The n-type cladding layer 12b is a layer that injects carriers into the light emitting layer 13 and confines carriers. The n-type cladding layer 12b can be formed of AlGaN, GaN, GaInN, or the like. Alternatively, a heterojunction of these structures or a superlattice structure in which a plurality of layers are stacked may be used. Needless to say, when the n-type cladding layer 12b is formed of GaInN, it is desirable to make it larger than the band gap of GaInN of the light emitting layer 13.

n型クラッド層12bの膜厚は、特に限定されないが、好ましくは0.005〜0.5μmであり、より好ましくは0.005〜0.1μmである。n型クラッド層12bのドーパント濃度は1×1017〜1×1020/cmが好ましく、より好ましくは1×1018〜1×1019/cmである。ドーパント濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。 The film thickness of the n-type cladding layer 12b is not particularly limited, but is preferably 0.005 to 0.5 μm, and more preferably 0.005 to 0.1 μm. The dopant concentration of the n-type cladding layer 12b is preferably 1 × 10 17 to 1 × 10 20 / cm 3 , more preferably 1 × 10 18 to 1 × 10 19 / cm 3 . A dopant concentration within this range is preferable in terms of maintaining good crystallinity and reducing the operating voltage of the device.

なお、n型クラッド層12bを、超格子構造を含む層とする場合には、詳細な図示を省略するが、100Å以下の膜厚を有したIII族窒化物半導体からなるn側第1層と、該n側第1層と組成が異なるとともに100Å以下の膜厚を有したIII族窒化物半導体からなるn側第2層とが積層された構造を含むものであっても良い。また、n型クラッド層12bは、n側第1層とn側第2層とが交互に繰返し積層された構造を含んだものであってもよい。また、好ましくは、前記n側第1層又はn側第2層の何れかが、発光層13に接する構成とすれば良い。   When the n-type cladding layer 12b is a layer including a superlattice structure, a detailed illustration is omitted, but an n-side first layer made of a group III nitride semiconductor having a thickness of 100 mm or less and The n-side second layer made of a group III nitride semiconductor having a composition different from that of the n-side first layer and having a thickness of 100 mm or less may be included. The n-type cladding layer 12b may include a structure in which n-side first layers and n-side second layers are alternately and repeatedly stacked. Preferably, either the n-side first layer or the n-side second layer may be in contact with the light emitting layer 13.

(発光層)
発光層13は、障壁層13aと井戸層13bとが交互に複数積層された多重井戸構造からなる。多重井戸構造における積層の回数は3回から10回程度が好ましく、4回から7回程度がさらに好ましい。また、発光層13のn型半導体層12側の面とp型クラッド層14側の面には、障壁層13aが必ず存在するようにする。これにより、発光層13に電子及び正孔を有効に閉じこめることができ、発光効率を高められる。特に、最もp型クラッド層14側に配置した障壁層13aは、p型クラッド層14からの不純物の拡散を遮断する機能も有している。p型クラッド層14の不純物の拡散とは、例えば経時劣化によるp型クラッド層14のドーパントの拡散を例示できる。
(Light emitting layer)
The light emitting layer 13 has a multiple well structure in which a plurality of barrier layers 13a and well layers 13b are alternately stacked. The number of stacks in the multi-well structure is preferably about 3 to 10 times, more preferably about 4 to 7 times. In addition, the barrier layer 13a is necessarily present on the surface of the light emitting layer 13 on the n-type semiconductor layer 12 side and the surface on the p-type cladding layer 14 side. Thereby, an electron and a hole can be effectively confined in the light emitting layer 13, and luminous efficiency can be improved. In particular, the barrier layer 13 a arranged closest to the p-type cladding layer 14 also has a function of blocking the diffusion of impurities from the p-type cladding layer 14. Examples of the diffusion of impurities in the p-type cladding layer 14 include diffusion of dopants in the p-type cladding layer 14 due to deterioration with time.

井戸層13bの厚みは、15Å以上50Å以下の範囲が好ましく、20Å以上35Å以下の範囲がより好ましい。井戸層13bの厚みが上記の以外の厚みとなると、発光出力の低下を招く。   The thickness of the well layer 13b is preferably in the range of 15 mm to 50 mm, and more preferably in the range of 20 mm to 35 mm. When the thickness of the well layer 13b is a thickness other than the above, the light emission output is reduced.

井戸層13bは、Inを含む窒化ガリウム系化合物半導体であることが好ましい。Inを含む窒化ガリウム系化合物半導体は、後述する方法によって薄膜部を有する構造となりやすい結晶系であるからである。また、Inを含む窒化ガリウム系化合物半導体は、青色の波長領域の発光を強い強度で発光することができる。
井戸層13bがInを含む窒化ガリウム系化合物半導体である場合、井戸層13bの表面にInを含まない薄層を設けることが好ましい。活性層中のInの分解昇華を抑制し、発光波長の安定制御が可能となり、好適である。
The well layer 13b is preferably a gallium nitride compound semiconductor containing In. This is because a gallium nitride compound semiconductor containing In is a crystal system that tends to have a structure having a thin film portion by a method described later. In addition, a gallium nitride-based compound semiconductor containing In can emit light in the blue wavelength region with strong intensity.
When the well layer 13b is a gallium nitride compound semiconductor containing In, it is preferable to provide a thin layer not containing In on the surface of the well layer 13b. The decomposition and sublimation of In in the active layer is suppressed, and the emission wavelength can be stably controlled, which is preferable.

また、井戸層13bには、不純物をドープすることができる。ドーパントとしては、ドナーとして知られているSiやGeが発光強度を増進するのに好適である。ドープ量は1×1016cm−3〜1×1017cm−3程度が好適である。これ以上多いと発光強度の低下を引き起こす。 The well layer 13b can be doped with impurities. As the dopant, Si or Ge known as a donor is suitable for increasing the emission intensity. The dope amount is preferably about 1 × 10 16 cm −3 to 1 × 10 17 cm −3 . If it is more than this, the emission intensity will be reduced.

次に、障壁層13aは、膜厚が20Å以上100Å未満の範囲が好ましく、20Å以上80Å以下の範囲がより好ましい。障壁層13aの膜厚が薄すぎると、障壁層13a上面の平坦化を阻害し、発光効率の低下やエージング特性の低下を引き起こす。また、膜厚が厚すぎることは、駆動電圧の上昇や発光の低下を引き起こす。このため、障壁層13aの膜厚は80Å以下であることが好ましい。   Next, the barrier layer 13a preferably has a thickness in the range of 20 to 100 inches, and more preferably in the range of 20 to 80 inches. If the thickness of the barrier layer 13a is too thin, flattening of the upper surface of the barrier layer 13a is hindered, resulting in a decrease in light emission efficiency and a decrease in aging characteristics. Moreover, when the film thickness is too thick, it causes an increase in driving voltage and a decrease in light emission. Therefore, the thickness of the barrier layer 13a is preferably 80 mm or less.

また、障壁層13aは、GaNやAlGaNのほか、井戸層を構成するGaInNよりもIn比率の小さいGaInNで形成することができる。中でも、GaNが好適である。また、障壁層13aにはドーパントとしてSiをドープさせることが望ましい。   In addition to GaN and AlGaN, the barrier layer 13a can be formed of GaInN having a smaller In ratio than GaInN constituting the well layer. Among these, GaN is preferable. The barrier layer 13a is preferably doped with Si as a dopant.

また、井戸層13bには、複数の薄膜部を設けてもよい。この薄膜部は、各井戸層13bの上面の一部が、気化または分解によって除去されることによって形成されたものである。多重量子井戸構造の場合、全ての井戸層13bが薄膜部を備えている必要はなく、また、薄膜部の寸法や面積比などを各層によって変化させても良い。   The well layer 13b may be provided with a plurality of thin film portions. This thin film portion is formed by removing a part of the upper surface of each well layer 13b by vaporization or decomposition. In the case of a multiple quantum well structure, it is not necessary for all the well layers 13b to have a thin film portion, and the dimensions and area ratio of the thin film portion may be changed for each layer.

薄膜部とは、その厚さが井戸層13bの平均厚さ未満の部分を意味する。薄膜部の判定および測定は、積層半導体層20の断面TEM写真によって可能である。例えば、500,000倍から2,000,000倍の断面TEM写真で観察すると、薄膜部における井戸層13bの膜厚と、薄膜部が形成されていない部分における井戸層13bの膜厚を測定することができる。   The thin film portion means a portion whose thickness is less than the average thickness of the well layer 13b. The determination and measurement of the thin film portion can be made by a cross-sectional TEM photograph of the laminated semiconductor layer 20. For example, when observed with a cross-sectional TEM photograph of 500,000 times to 2,000,000 times, the thickness of the well layer 13b in the thin film portion and the thickness of the well layer 13b in the portion where the thin film portion is not formed are measured. be able to.

薄膜部の厚みは、薄膜部同士で一定になる場合もあるし、薄膜部毎に異なる厚みになる場合もある。薄膜部毎に異なる厚みになる場合の薄膜部の厚みは、断面TEM写真によって観察された数箇所〜数十カ所の薄膜部の厚みの平均を薄膜部の厚みとすればよい。   The thickness of the thin film portion may be constant between the thin film portions, or may be different for each thin film portion. The thickness of the thin film portion in the case where the thickness is different for each thin film portion may be the average of the thicknesses of several to several tens of thin film portions observed by the cross-sectional TEM photograph.

薄膜部における井戸層13bの厚みは、0Å以上20Å以下の範囲が好ましく、2Å以上15Å以下の範囲がより好ましい。更に、薄膜部と薄膜部を除く井戸層13bとの膜厚差は、5Å以上50Å以下の範囲が好ましく、5Å以上35Å以下の範囲がより好ましい。
上記の以外の膜厚差となると、発光出力の低下を招く。また、薄膜部は膜厚が0nmである領域、即ち井戸層が全くない領域を含んでも良いが、発光出力低下の原因になるので、その領域は少ない方が良い。
The thickness of the well layer 13b in the thin film portion is preferably in the range of 0 mm to 20 mm, and more preferably in the range of 2 mm to 15 mm. Further, the film thickness difference between the thin film portion and the well layer 13b excluding the thin film portion is preferably in the range of 5 to 50 mm, and more preferably in the range of 5 to 35 mm.
When the film thickness difference is other than the above, the light emission output is reduced. In addition, the thin film portion may include a region having a thickness of 0 nm, that is, a region having no well layer at all.

また、薄膜部を有する井戸層13bは、n型半導体層12側の面が平坦面とされ、p型クラッド層14側の面が凹凸面とされ、この凹凸面によって薄膜部が形成されてなる構造を有している。このような構造とした場合に、発光強度の低下が起こりにくく、また、エージングによる劣化の抑制の効果もある。ここで言う平坦面とは、例えば、上記断面TEMでの観察でその凹凸が1nm以下であるような場合を示す。更に望ましくは、0.5nm以下であり、凹凸が殆ど見えないことが特に望ましい。   The well layer 13b having a thin film portion has a surface on the n-type semiconductor layer 12 side as a flat surface, a surface on the p-type cladding layer 14 side as an uneven surface, and a thin film portion is formed by the uneven surface. It has a structure. In the case of such a structure, the emission intensity is hardly lowered and there is an effect of suppressing deterioration due to aging. The flat surface as used herein refers to a case where the unevenness is 1 nm or less by observation with the cross-section TEM, for example. More preferably, it is 0.5 nm or less, and it is particularly desirable that irregularities are hardly visible.

また、p型クラッド層14側の面の凹凸の大きさに比較して、n型半導体層12側の面の凹凸の大きさが1/5以下である場合に、井戸層13bのn型半導体層12側にある障壁層13aの結晶性は充分高いと言え、特性向上に効果がある。中でも、1/10以下であることが更に望ましく、井戸層13bのn型半導体層12側の面には凹凸が見えない平坦であることが最も望ましい。従って障壁層13aは、井戸層13bの薄膜部を埋めて、その上面が平坦になっていることが好ましい。そうすることによって、次の井戸層13bのn型半導体層12側の面が平坦になる。   The n-type semiconductor of the well layer 13b when the unevenness of the surface on the n-type semiconductor layer 12 side is 1/5 or less compared to the unevenness of the surface on the p-type cladding layer 14 side. It can be said that the crystallinity of the barrier layer 13a on the layer 12 side is sufficiently high, which is effective in improving the characteristics. Among these, it is more desirable that the thickness is 1/10 or less, and it is most desirable that the surface of the well layer 13b on the n-type semiconductor layer 12 side is flat so that no irregularities are visible. Accordingly, the barrier layer 13a preferably fills the thin film portion of the well layer 13b and has a flat upper surface. By doing so, the surface of the next well layer 13b on the n-type semiconductor layer 12 side becomes flat.

井戸層13bを平面視したときの薄膜部の形状及び分布の状態は、例えば、井戸層13bのp型クラッド層14側の面に、複数の薄膜部が独立した状態で規則的または不規則的に分散されて配置されていることが好ましい。薄膜部の平面視形状は、円形状、楕円形状、不定形状のいずれでもよく、これらの形状が混在していてもよい。
薄膜部の井戸層13b全体に対する面積比は30%以下が好ましく、20%以下がさらに好ましく、10%以下が特に好ましい。面積比を30%以下にすることで、発光効率の低下を防止でき、また、駆動電圧の低減と出力の維持の両方を実現できる。
The shape and distribution of the thin film portion when the well layer 13b is viewed in plan are, for example, regular or irregular with a plurality of thin film portions being independent on the surface of the well layer 13b on the p-type cladding layer 14 side. It is preferable that they are dispersed and arranged. The shape of the thin film portion in plan view may be any of a circular shape, an elliptical shape, and an indefinite shape, and these shapes may be mixed.
The area ratio of the thin film portion to the entire well layer 13b is preferably 30% or less, more preferably 20% or less, and particularly preferably 10% or less. By setting the area ratio to 30% or less, it is possible to prevent a decrease in light emission efficiency, and it is possible to realize both a reduction in driving voltage and maintenance of output.

積層半導体層20を断面視したときの薄膜部の幅は、1〜100nmの範囲が好ましい。さらに好ましくは5〜50nmが好適である。   The width of the thin film portion when the laminated semiconductor layer 20 is viewed in cross section is preferably in the range of 1 to 100 nm. More preferably, 5-50 nm is suitable.

また、p型クラッド層14を形成する前に、Mg源を含むドーパントガスをp型クラッド層14の形成時の流量(本明細書中では第2の流量ともいう。)よりも高い流量で供給する。これにより、p型クラッド層14における初期のMgの取り込みを安定化させる。   Further, before forming the p-type cladding layer 14, a dopant gas containing an Mg source is supplied at a flow rate higher than the flow rate at the time of forming the p-type cladding layer 14 (also referred to as a second flow rate in this specification). To do. Thereby, the initial Mg uptake in the p-type cladding layer 14 is stabilized.

本発明に係るp型クラッド層14はAlGa1−xNなる組成(組成比を示すxは0<x≦0.4の範囲である)の膜であるが、このAlGaN系の膜は、GaNよりもドーパントの活性化の程度が低く、GaN系の膜よりもキャリア濃度が低い傾向にある。そのため、本発明では、p型クラッド層14を形成する前にあらかじめ発光層の表面にドーパントガスを供給することで、AlGa1−xNなる組成のp型クラッド層14のキャリア濃度の向上を図っている。また、p型クラッド層成長の初期の段階においては、Mgの取り込み効率が低いのが通常であるが、p型クラッド層14を形成する前に大流量のドーパントガスを流すことで、Mgの取り込み効率を向上させることができる(SIMSによる観察の結果)。p型クラッド層14を形成する前に流すドーパントガスの流量は、p型クラッド層14の形成時に流すドーパントガスの流量の2倍〜20倍が好ましく、2〜10倍がより好ましい。流す時間としては大流量でドーパントガスを流す場合は、流通時間は短時間で良く、少流量の場合、流通時間は長時間とすることが好ましい。すなわち、p型クラッド層14におけるMg濃度が所定の濃度になるようにドーパントガス流量とドーパントガス流通時間とを調整すれば良い。 The p-type cladding layer 14 according to the present invention is a film having a composition of Al x Ga 1-x N (where x indicating the composition ratio is in the range of 0 <x ≦ 0.4). The degree of activation of the dopant is lower than that of GaN, and the carrier concentration tends to be lower than that of the GaN-based film. Therefore, in the present invention, the carrier concentration of the p-type cladding layer 14 having a composition of Al x Ga 1-x N is improved by supplying a dopant gas to the surface of the light emitting layer in advance before forming the p-type cladding layer 14. I am trying. Further, in the initial stage of the growth of the p-type cladding layer, it is normal that the Mg incorporation efficiency is low. However, before the p-type cladding layer 14 is formed, a large flow amount of dopant gas is allowed to flow, so that the Mg incorporation is performed. Efficiency can be improved (result of observation by SIMS). The flow rate of the dopant gas that flows before forming the p-type cladding layer 14 is preferably 2 to 20 times, more preferably 2 to 10 times the flow rate of the dopant gas that flows when forming the p-type cladding layer 14. When flowing the dopant gas at a large flow rate, the flow time may be short, and when the flow rate is small, the flow time is preferably long. That is, the dopant gas flow rate and the dopant gas flow time may be adjusted so that the Mg concentration in the p-type cladding layer 14 becomes a predetermined concentration.

(p型クラッド層)
次に、p型クラッド層14は、発光層13へのキャリアの閉じ込めとキャリアの注入を行なう層である。
本実施形態のp型クラッド層14は、図1に示すように、アンドープ膜14a及びドープ膜14bが交互に複数積層されてなる構造である。また、p型クラッド層14は、発光層13側の面及びp型コンタクト層15側の面にそれぞれ、アンドープ膜14aが配置されて構成されている。なお、p型クラッド層に使用される不純物には、前述したようにMgが挙げられる。
(P-type cladding layer)
Next, the p-type cladding layer 14 is a layer for confining carriers in the light emitting layer 13 and injecting carriers.
As shown in FIG. 1, the p-type cladding layer 14 of this embodiment has a structure in which a plurality of undoped films 14a and doped films 14b are alternately stacked. The p-type cladding layer 14 is configured by disposing undoped films 14a on the surface on the light emitting layer 13 side and the surface on the p-type contact layer 15 side, respectively. In addition, Mg is mentioned as an impurity used for a p-type cladding layer as mentioned above.

アンドープ膜14a及びドープ膜14bの組成は、発光層13のバンドギャップエネルギーより大きくなる組成であって、発光層13へのキャリアの閉じ込めができる組成を有していることが好ましい。
具体的には、アンドープ膜14aは、AlGa1−xNなる組成(組成比を示すxは0<x≦0.4の範囲である)であってドーパントを含まないものが好ましい。組成比xのより好ましい範囲は、0<x≦0.2であり、最も好ましい範囲は0<x≦0.1である。このようにアンドープ膜14aがドーパントを含まないAlGaN系の半導体から構成されることによって、アンドープ膜14aの結晶性を高めることができる。これにより、p型クラッド層14全体の結晶性が向上し、駆動電圧の低減が可能になる。また、アンドープ膜14aにAlが含まれることで、発光層13へのキャリアの閉じ込めが容易になる。但し、Alの組成比が高すぎるとアンドープ膜14aの結晶性が低下するので、組成比xの上限を上記の通りにすることが好ましい。
The composition of the undoped film 14 a and the doped film 14 b is preferably a composition that is larger than the band gap energy of the light emitting layer 13 and can confine carriers in the light emitting layer 13.
Specifically, the undoped film 14a preferably has a composition of Al x Ga 1-x N (x indicating the composition ratio is in the range of 0 <x ≦ 0.4) and does not contain a dopant. A more preferable range of the composition ratio x is 0 <x ≦ 0.2, and a most preferable range is 0 <x ≦ 0.1. Thus, the crystallinity of the undoped film 14a can be improved by comprising the undoped film 14a from the AlGaN-type semiconductor which does not contain a dopant. As a result, the crystallinity of the entire p-type cladding layer 14 is improved, and the drive voltage can be reduced. Further, the inclusion of Al in the undoped film 14a facilitates the confinement of carriers in the light emitting layer 13. However, if the Al composition ratio is too high, the crystallinity of the undoped film 14a decreases, so the upper limit of the composition ratio x is preferably set as described above.

次に、ドープ膜14bは、アンドープ膜14aと同じ組成(AlGa1−xNなる組成(xは0<x≦0.4))であってドーパントを含む膜である。ドープ膜14bにおけるドーパント濃度は、1×1016〜5×1021cm−3の範囲が好ましく、1×1017〜1×1021cm−3の範囲がより好ましく、1×1018〜5×1020cm−3の範囲が最も好ましい。また、p型クラッド層14を構成する複数のドープ膜14bのドーパント濃度は一定であることが好ましい。 Next, the doped film 14b is a film having the same composition as the undoped film 14a (composition of Al x Ga 1-x N (x is 0 <x ≦ 0.4)) and containing a dopant. The dopant concentration in the doped film 14b is preferably in the range of 1 × 10 16 to 5 × 10 21 cm −3 , more preferably in the range of 1 × 10 17 to 1 × 10 21 cm −3 , and 1 × 10 18 to 5 ×. The range of 10 20 cm −3 is most preferred. Moreover, it is preferable that the dopant concentration of the plurality of doped films 14b constituting the p-type cladding layer 14 is constant.

p型クラッド層をアンドープ膜14aとドープ膜14bの積層構造にすることで、p型クラッド層全体の結晶性を高く保ちつつキャリア濃度を高くすることができる。これにより、発光層13に対して正孔を多く注入することが可能となり、発光素子1の高出力化が可能になる。また、各ドープ膜14bのドーパント濃度が一定なので、p型クラッド層14全体のキャリア濃度が均一になり、発光層13に対して正孔を多く注入することが可能となる。   By making the p-type cladding layer a laminated structure of the undoped film 14a and the doped film 14b, the carrier concentration can be increased while keeping the crystallinity of the entire p-type cladding layer high. Thereby, it becomes possible to inject a lot of holes into the light emitting layer 13, and the output of the light emitting element 1 can be increased. Further, since the dopant concentration of each doped film 14 b is constant, the carrier concentration of the entire p-type cladding layer 14 becomes uniform, and a large number of holes can be injected into the light emitting layer 13.

アンドープ膜14a及びドープ膜14bの厚みはそれぞれ、60Å(6nm)以下であることが好ましく、40Å(4nm)以下であることがより好ましく、10Å(1nm)以上25Å(2.5nm)以下の範囲であることが最も好ましい。アンドープ膜14a及びドープ膜14bの厚みがそれぞれ100Å(10nm)超だと、結晶欠陥等を多く含む層となり、好ましくない。
また、p型クラッド層14の全体の膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。
The thicknesses of the undoped film 14a and the doped film 14b are each preferably 60 mm (6 nm) or less, more preferably 40 mm (4 nm) or less, and in the range of 10 mm (1 nm) to 25 mm (2.5 nm). Most preferably it is. If the thickness of each of the undoped film 14a and the doped film 14b exceeds 100 mm (10 nm), it becomes a layer containing many crystal defects and the like.
The total film thickness of the p-type cladding layer 14 is not particularly limited, but is preferably 1 to 400 nm, and more preferably 5 to 100 nm.

p型クラッド層14において、交互に積層されるアンドープ膜14aとドープ膜14bのペア数は、1ペア以上が好ましく、また10ペア以上がさらに好ましい。この交互に積層されるアンドープ膜14aとドープ膜14bのペア数が1ペア未満の場合(ペア構造がない場合)は、p型クラッド層14全体のキャリア濃度を高められず、この結果発光層13に対して正孔を多く注入することができず、発光素子として高出力化ができなくなる。
さらに、本発明においては、交互に積層されるアンドープ膜14aとドープ膜14bのペア数は、発光素子の生産性やコスト面の制約から100ペア以内が望ましい。
In the p-type cladding layer 14, the number of pairs of undoped films 14a and doped films 14b that are alternately stacked is preferably 1 pair or more, and more preferably 10 pairs or more. When the number of pairs of the undoped films 14a and the doped films 14b that are alternately stacked is less than one pair (when there is no pair structure), the carrier concentration of the entire p-type cladding layer 14 cannot be increased, and as a result, the light emitting layer 13 As a result, it is impossible to inject a large number of holes with respect to the light emitting element, and the output of the light emitting element cannot be increased.
Furthermore, in the present invention, the number of pairs of the undoped films 14a and the doped films 14b that are alternately stacked is preferably within 100 pairs in view of the productivity of the light emitting element and the cost.

p型クラッド層14において組成が異なる積層構造(超格子構造)、例えばAlGaN/GaNの超格子構造の場合、AlGaN層とGaN層との界面急峻性が悪化すると、発光出力の低下を招く虞がある。本発明では、p型クラッド層14はAl組成が一定の単層構造であるため、上記問題は発生しない。   In the case of a laminated structure (superlattice structure) having a different composition in the p-type cladding layer 14, for example, an AlGaN / GaN superlattice structure, if the interface steepness between the AlGaN layer and the GaN layer deteriorates, the light emission output may be reduced. is there. In the present invention, since the p-type cladding layer 14 has a single layer structure with a constant Al composition, the above problem does not occur.

(p型コンタクト層)
次に、p型コンタクト層15は、正極を設けるための層である。p型コンタクト層15は、AlGa1−cN(0≦c≦0.4)が好ましい。Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極との良好なオーミック接触の点で好ましい。p型不純物(ドーパント)を1×1018〜1×1021/cmの濃度、好ましくは5×1019〜5×1020/cmの濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。p型不純物としては、特に限定されないが、例えば好ましくはMgが挙げられる。p型コンタクト層15の膜厚は特に限定されないが、10〜500nmが好ましく、より好ましくは50〜200nmである。p型コンタクト層15の膜厚がこの範囲であると、発光出力の点で好ましい。
(P-type contact layer)
Next, the p-type contact layer 15 is a layer for providing a positive electrode. The p-type contact layer 15 is preferably Al c Ga 1-c N (0 ≦ c ≦ 0.4). When the Al composition is in the above range, it is preferable in terms of maintaining good crystallinity and good ohmic contact with the p ohmic electrode. When a p-type impurity (dopant) is contained at a concentration of 1 × 10 18 to 1 × 10 21 / cm 3 , preferably 5 × 10 19 to 5 × 10 20 / cm 3 , good ohmic contact can be obtained. It is preferable in terms of maintenance, prevention of crack generation, and good crystallinity. Although it does not specifically limit as a p-type impurity, For example, Preferably Mg is mentioned. Although the film thickness of the p-type contact layer 15 is not specifically limited, 10-500 nm is preferable, More preferably, it is 50-200 nm. When the film thickness of the p-type contact layer 15 is within this range, it is preferable in terms of light emission output.

また、p型コンタクト層15は、ドーパント濃度が第3の濃度である第1p型コンタクト層と、ドーパント濃度が第3の濃度より高濃度な第4の濃度である第2p型コンタクト層とが順次積層されてなるものでもよい。この場合は、第2p型コンタクト層上に、透明電極とp型ボンディングパッド電極とが積層される。第1p型コンタクト層の第3の濃度は5×1017〜3×1020/cmの範囲が好ましい。また、第2p型コンタクト層の第4の濃度は2×1018〜5×1020/cmの範囲であって第1p型コンタクト層より高濃度であることが好ましい。p型コンタクト層を単層構造にした場合に比べて、第1p型コンタクト層のドーパント濃度を比較的低くすることで、結晶性を向上させて駆動電圧を低減できる。また、第2p型コンタクト層のドーパント濃度を比較的高くすることで、透明電極との間のオーミック抵抗を低減させて駆動電圧を低減できる。 The p-type contact layer 15 includes a first p-type contact layer whose dopant concentration is a third concentration and a second p-type contact layer whose dopant concentration is a fourth concentration higher than the third concentration. A layered product may be used. In this case, a transparent electrode and a p-type bonding pad electrode are laminated on the second p-type contact layer. The third concentration of the first p-type contact layer is preferably in the range of 5 × 10 17 to 3 × 10 20 / cm 3 . The fourth concentration of the second p-type contact layer is in the range of 2 × 10 18 to 5 × 10 20 / cm 3 and is preferably higher than that of the first p-type contact layer. Compared with the case where the p-type contact layer has a single layer structure, the dopant concentration of the first p-type contact layer is made relatively low, so that the crystallinity can be improved and the driving voltage can be reduced. Also, by making the dopant concentration of the second p-type contact layer relatively high, the ohmic resistance with the transparent electrode can be reduced and the drive voltage can be reduced.

また、第1p型コンタクト層の厚みは30乃至300nmの範囲が好ましく、50乃至200nmの範囲がより好ましい。また、第2p型コンタクト層の厚みは5乃至40nmの範囲が好ましく、10乃至30nmの範囲がより好ましい。   The thickness of the first p-type contact layer is preferably in the range of 30 to 300 nm, more preferably in the range of 50 to 200 nm. The thickness of the second p-type contact layer is preferably in the range of 5 to 40 nm, and more preferably in the range of 10 to 30 nm.

(透明電極)
p型コンタクト層15の上に積層される透明電極16は、p型コンタクト層15との接触抵抗が小さいものが好ましい。また、発光層13からの光を効率良く発光素子1の外部に取り出すためには、透明電極16は光透過性に優れたものが好ましい。また、p型コンタクト層15の全面に渡って均一に電流を拡散させるために、透明電極16は優れた導電性を有していることが好ましい。
(Transparent electrode)
The transparent electrode 16 laminated on the p-type contact layer 15 preferably has a small contact resistance with the p-type contact layer 15. Moreover, in order to take out the light from the light emitting layer 13 to the exterior of the light emitting element 1 efficiently, the transparent electrode 16 is preferably excellent in light transmittance. In addition, the transparent electrode 16 preferably has excellent conductivity in order to diffuse current uniformly over the entire surface of the p-type contact layer 15.

以上のことから、透明電極16の構成材料としては、In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、のいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透明の導電性材料が好ましい。また、導電性の酸化物としては、ITO(酸化インジウム錫(In−SnO))、IZO(酸化インジウム亜鉛(In−ZnO))、AZO(酸化アルミニウム亜鉛(ZnO−Al))、GZO(酸化ガリウム亜鉛(ZnO−Ga))、フッ素ドープ酸化錫、酸化チタン等が好ましい。 From the above, the constituent material of the transparent electrode 16 is a conductive oxide containing any one of In, Zn, Al, Ga, Ti, Bi, Mg, W, and Ce, zinc sulfide, or chromium sulfide. A transparent conductive material selected from the group consisting of any one of them is preferred. Examples of the conductive oxide include ITO (indium tin oxide (In 2 O 3 —SnO 2 )), IZO (indium zinc oxide (In 2 O 3 —ZnO)), and AZO (aluminum zinc oxide (ZnO—Al 2 O 3)), GZO (gallium oxide, zinc (ZnO-Ga 2 O 3) ), fluorine-doped tin oxide, titanium oxide and the like are preferable.

また、透明電極16の構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。また、透明電極16は、p型コンタクト層15のほぼ全面を覆うように形成してもよく、隙間を開けて格子状や樹形状に形成してもよい。透明電極16を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。   Moreover, the structure of the transparent electrode 16 can be used without any limitation, including a conventionally known structure. The transparent electrode 16 may be formed so as to cover almost the entire surface of the p-type contact layer 15, or may be formed in a lattice shape or a tree shape with a gap. After the transparent electrode 16 is formed, thermal annealing for alloying or transparency may be performed, but it may not be performed.

(p型ボンディングパッド電極)
p型ボンディングパッド電極17はボンディングパットを兼ねており、透明電極16の上に積層されている。p型ボンディングパッド電極17としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
(P-type bonding pad electrode)
The p-type bonding pad electrode 17 also serves as a bonding pad and is laminated on the transparent electrode 16. As the p-type bonding pad electrode 17, various compositions and structures are known, and these known compositions and structures can be used without any limitation, and can be provided by conventional means well known in this technical field.

(n型電極)
n型電極18はボンディングパットを兼ねており、積層半導体層20のn型半導体層12に接するように形成されている。このため、n型電極18を形成する際には、p型コンタクト層15、p型クラッド層14、発光層13およびn型クラッド層12bの一部を除去してn型コンタクト層12aを露出させ、この露出面20a上にボンディングパッドを兼ねるn型電極18を形成する。n型電極18としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
(N-type electrode)
The n-type electrode 18 also serves as a bonding pad, and is formed in contact with the n-type semiconductor layer 12 of the laminated semiconductor layer 20. For this reason, when forming the n-type electrode 18, the p-type contact layer 15, the p-type cladding layer 14, the light emitting layer 13 and the n-type cladding layer 12b are partially removed to expose the n-type contact layer 12a. Then, an n-type electrode 18 that also serves as a bonding pad is formed on the exposed surface 20a. As the n-type electrode 18, various compositions and structures are known, and these known compositions and structures can be used without any limitation, and can be provided by conventional means well known in this technical field.

『半導体発光素子の製造方法』
次に、本実施形態の発光素子の製造方法について説明する。
本実施形態の発光素子1を製造するには、先ず、サファイア基板等の基板11を用意する。次に、基板11の上面上に、スパッタ法またはMOCVD法によってバッファ層21を成膜する。スパッタ法によってバッファ層21を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が1%〜100%、望ましくは25〜75%となるようにすることが望ましい。
"Manufacturing method of semiconductor light emitting device"
Next, the manufacturing method of the light emitting element of this embodiment is demonstrated.
In order to manufacture the light emitting device 1 of the present embodiment, first, a substrate 11 such as a sapphire substrate is prepared. Next, the buffer layer 21 is formed on the upper surface of the substrate 11 by sputtering or MOCVD. When the buffer layer 21 is formed by sputtering, the ratio of the nitrogen flow rate to the nitrogen source flow rate and the inert gas flow rate in the chamber is 1% to 100%, preferably 25% to 75%. Is desirable.

次に、バッファ層21を形成した後、バッファ層21の形成された基板11の表面上に、下地層22を形成する。
先に形成したバッファ層21がAlNからなる柱状結晶を有する場合には、下地層22がバッファ層21の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させる必要がある。このため下地層22の積層方法としては、バッファ層21からの転位をループ化させることが可能な結晶成長方法であれば、何ら制限なく用いることができる。例えば、MOCVD法やMBE法、VPE法は、上述したようなマイグレーションを生じさせることが可能なため、良好な結晶性の膜を成膜する手段として好適である。中でも、MOCVD法は、最も結晶性の良い膜を得ることができる点でより好適な手段である。
Next, after forming the buffer layer 21, the base layer 22 is formed on the surface of the substrate 11 on which the buffer layer 21 is formed.
When the previously formed buffer layer 21 has columnar crystals made of AlN, it is necessary to loop dislocations by migration so that the underlying layer 22 does not inherit the crystallinity of the buffer layer 21 as it is. For this reason, as a method for laminating the underlayer 22, any crystal growth method capable of looping dislocations from the buffer layer 21 can be used without any limitation. For example, the MOCVD method, the MBE method, and the VPE method are suitable as means for forming a film having a favorable crystallinity because migration as described above can be caused. Among these, the MOCVD method is a more preferable means in that a film having the best crystallinity can be obtained.

下地層22の形成後、n型コンタクト層12a及びn型クラッド層12bを積層してn型半導体層12を形成する。n型コンタクト層12a及びn型クラッド層12bは、スパッタ法で形成してもよく、MOCVD法で形成してもよい。
また、n型クラッド層12bを超格子構造とする場合は、100Å以下の膜厚を有したIII族窒化物半導体からなるn側第1層と、該n側第1層と組成が異なるとともに100Å以下の膜厚を有したIII族窒化物半導体からなるn側第2層とを、交互に繰り返し積層すればよい。超格子構造のnクラッド層12bを形成する場合は、MOCVD法が生産効率の面で好ましい。上記n側第1層及びn側第2層には、それぞれドーパントを添加してもよく、また、ドープ構造/未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。
After the formation of the foundation layer 22, the n-type contact layer 12a and the n-type cladding layer 12b are stacked to form the n-type semiconductor layer 12. The n-type contact layer 12a and the n-type clad layer 12b may be formed by sputtering or MOCVD.
When the n-type cladding layer 12b has a superlattice structure, the composition of the n-side first layer made of a group III nitride semiconductor having a thickness of 100 mm or less is different from that of the n-side first layer and is 100 mm. What is necessary is just to laminate | stack alternately the n side 2nd layer which consists of a group III nitride semiconductor with the following film thickness alternately. When the n-cladding layer 12b having a superlattice structure is formed, the MOCVD method is preferable in terms of production efficiency. A dopant may be added to each of the n-side first layer and the n-side second layer, or a combination of a doped structure / undoped structure may be used. As the impurity to be doped, conventionally known impurities can be applied to the material composition without any limitation.

発光層13の形成は、スパッタ法、MOCVD法のいずれの方法でもよいが、特にMOCVD法が好ましい。具体的には、III族金属源及び窒素源を有する反応ガスを用いたMOCVD法によって、障壁層13aと井戸層13bとを交互に繰り返して積層し、且つ、n型クラッド層12b側及びp型クラッド層14側に障壁層13aが配される順で積層すればよい。
発光層13は、基板の温度をT(℃)として井戸層13bを成長させてから障壁層13aを成長させ、基板温度をT(℃)からT(℃)(但し、T(℃)<T(℃))に昇温してから障壁層13aを更に成長させた後に基板温度をT(℃)に降温し、降温された状態で更に続けて障壁層13aを成長させる工程を繰り返し行うことにより形成する。
The light emitting layer 13 may be formed by either sputtering or MOCVD, but MOCVD is particularly preferable. Specifically, the barrier layer 13a and the well layer 13b are alternately and repeatedly stacked by the MOCVD method using a reaction gas having a group III metal source and a nitrogen source, and the n-type cladding layer 12b side and the p-type are stacked. What is necessary is just to laminate | stack in order with which the barrier layer 13a is distribute | arranged to the clad layer 14 side.
Emitting layer 13, the temperature of the substrate T 1 (° C.) and the well layer 13b is grown a barrier layer 13a is grown from a, T 2 (° C.) the substrate temperature from T 1 (℃) (where, T 1 ( ° C) <T 2 (° C)), the barrier layer 13a is further grown, the substrate temperature is lowered to T 1 (° C), and the barrier layer 13a is further grown in the lowered state. It is formed by repeating the process.

(℃)は、650〜900℃の範囲が好ましく、650〜850℃の範囲がより好ましく、680〜800℃の範囲がさらに好ましい。温度Tを650℃以上にすることで、井戸層13bの結晶性を高めることができ、発光特性を向上できる。また、温度T(℃)を900℃以下にすることで、井戸層13bに取り込まれるIn量が低下することがなく、意図する波長を発光する素子を得ることができる。 T 1 (° C.) is preferably in the range of 650 to 900 ° C., more preferably in the range of 650 to 850 ° C., and still more preferably in the range of 680 to 800 ° C. By the temperature T 1 of above 650 ° C., it is possible to enhance the crystallinity of the well layer 13b, thereby improving the light emission characteristics. In addition, by setting the temperature T 1 (° C.) to 900 ° C. or less, an element that emits an intended wavelength can be obtained without reducing the amount of In taken into the well layer 13b.

(℃)は、700〜1000℃の範囲が好ましく、850〜1000℃の範囲がより好ましく、900〜980℃の範囲がさらに好ましい。T(℃)を700℃以上にすることで、障壁層13aの結晶性を高めることができ、発光特性を向上できる。また、T(℃)を1000℃以下にすることで、井戸層13bに対するダメージを低減できる。 T 2 (° C.) is preferably in the range of 700 to 1000 ° C., more preferably in the range of 850 to 1000 ° C., and still more preferably in the range of 900 to 980 ° C. By setting T 2 (° C.) to 700 ° C. or higher, the crystallinity of the barrier layer 13a can be improved, and the light emission characteristics can be improved. Further, by T 2 a (℃) to 1000 ° C. or less, can be reduced damage to the well layer 13b.

また、基板温度をT(℃)からT(℃)の間で昇温する間でIII族金属源の供給を停止すことで、昇温時に井戸層の一部を分解または昇華させて井戸層に薄膜部を形成することが可能になる。 Further, by stopping the supply of the group III metal source while raising the substrate temperature between T 1 (° C.) and T 2 (° C.), a part of the well layer is decomposed or sublimated at the time of temperature rise. A thin film portion can be formed in the well layer.

(p型クラッド層形成前のドーパントガスのみ供給する工程)
次に、発光層13の表面に、Mg源を含むドーパントガスを第1の流量で供給する。
具体的には、発光層13まで形成した基板をMOCVD装置の反応室に配置し、基板を加熱した状態で、Mg源を含むドーパントガスを第1の流量で供給する。
ドーパントガスとしては、ビスシクロペンタジエニルマグネシウム(CpMg)等を用いることができる。
また、第1の流量としては、例えば、500〜1500sccmの範囲が好ましく、700〜1300sccmの範囲がより好ましく、800〜1000sccmの範囲が最も好ましい。第1の流量が下限値以上であれば、供給するMg量が不足することなく、p型クラッド層のキャリア濃度を増加できる。また、第1の流量が上限値以下であれば、Mgが過剰にならず、Mgが発光層13に拡散して発光出力が低下するおそれがない。p型クラッド層14を形成する前にドーパントガスを流す時間としては3秒〜120秒、5〜60秒がより好ましい。大流量でドーパントガスを流す場合は、流通時間は短時間で良く、少流量の場合、流通時間は長時間とすることが好ましい。
更に、基板11の温度の下限は、600℃以上、より好ましくは700℃以上、最も好ましくは800℃以上とする。また、基板温度の上限は、1300℃以下、より好ましくは1200℃以下、最も好ましくは1100℃以下とする。基板温度の下限を上記の通りとすることで、p型クラッド層14の成長初期のMgの取り込みを安定させることができる。また、基板温度の上限を上記の通りとすることで、発光層13に対するダメージを低減できる。
(Step of supplying only the dopant gas before forming the p-type cladding layer)
Next, a dopant gas containing an Mg source is supplied to the surface of the light emitting layer 13 at a first flow rate.
Specifically, the substrate formed up to the light emitting layer 13 is placed in a reaction chamber of an MOCVD apparatus, and a dopant gas containing an Mg source is supplied at a first flow rate while the substrate is heated.
As the dopant gas, biscyclopentadienyl magnesium (Cp 2 Mg) or the like can be used.
Moreover, as a 1st flow volume, the range of 500-1500 sccm is preferable, for example, the range of 700-1300 sccm is more preferable, The range of 800-1000 sccm is the most preferable. If the first flow rate is equal to or higher than the lower limit value, the carrier concentration of the p-type cladding layer can be increased without a shortage of the supplied Mg amount. Further, if the first flow rate is equal to or lower than the upper limit value, Mg does not become excessive, and there is no possibility that Mg is diffused into the light emitting layer 13 and the light emission output is lowered. The time for flowing the dopant gas before forming the p-type cladding layer 14 is more preferably 3 seconds to 120 seconds and 5 to 60 seconds. When the dopant gas is flowed at a large flow rate, the flow time may be short, and when the flow rate is small, the flow time is preferably long.
Furthermore, the lower limit of the temperature of the substrate 11 is 600 ° C. or higher, more preferably 700 ° C. or higher, and most preferably 800 ° C. or higher. The upper limit of the substrate temperature is 1300 ° C. or lower, more preferably 1200 ° C. or lower, and most preferably 1100 ° C. or lower. By setting the lower limit of the substrate temperature as described above, it is possible to stabilize the Mg uptake at the initial growth stage of the p-type cladding layer 14. Moreover, the damage with respect to the light emitting layer 13 can be reduced by making the upper limit of substrate temperature into the above.

(p型クラッド層の形成工程)
次に、発光層13の上に、p型クラッド層14を形成する。p型クラッド層14(第1のp型半導体層)を形成する工程は、MOCVD法により下記のアンドープ膜形成工程とドープ膜形成工程とを交互に繰り返し行うことで、アンドープ膜14aとドープ膜14bとが交互に複数積層されてなる構造を形成する工程である。また、本実施形態では、アンドープ膜形成工程とドープ膜形成工程との間に休止工程を配してもよい。
(P-type cladding layer forming process)
Next, a p-type cladding layer 14 is formed on the light emitting layer 13. The step of forming the p-type cladding layer 14 (first p-type semiconductor layer) is performed by alternately repeating the following undoped film forming step and doped film forming step by MOCVD, thereby undoped film 14a and doped film 14b. Is a step of forming a structure in which a plurality of layers are alternately stacked. In the present embodiment, a pause process may be arranged between the undoped film forming process and the doped film forming process.

<アンドープ膜形成工程>
アンドープ膜形成工程では、まず発光層13上において、Al源、Ga源及び窒素源を少なくとも含有する原料ガスを用いて、AlGa1−xNなる組成(組成比を示すxは0<x≦0.4の範囲)であってドーパントを含まないアンドープ膜14aを発光層13上に積層する。
原料ガスに含まれるAl源としては、トリメチルアルミニウム(TMA)を用いることができる。Ga源としては、例えばトリメチルガリウム(TMG)またはトリエチルガリウムを用いることができる。窒素源としては、アンモニア、ヒドラジン、アジ化合物等を用いることができる。原料ガスは、水素または窒素をキャリアガスとして反応室内に供給される。アンドープ膜14aの形成温度の下限は、例えば基板11の温度として、600℃以上、より好ましくは700℃以上、最も好ましくは800℃以上とする。また、アンドープ膜14aの形成温度の上限は、基板11の温度として、1300℃以下、より好ましくは1200℃以下、最も好ましくは1100℃以下とする。形成温度の下限を上記の通りとすることで、アンドープ膜14aの結晶性が高められ、発光特性を向上できる。また、形成温度の上限を上記の通りとすることで、発光層13に対するダメージを低減できる。
<Undoped film formation process>
In the undoped film forming step, first, a composition of Al x Ga 1-x N (x indicating a composition ratio is 0 <x using a source gas containing at least an Al source, a Ga source, and a nitrogen source on the light emitting layer 13. ≦ 0.4), and an undoped film 14 a containing no dopant is stacked on the light emitting layer 13.
Trimethylaluminum (TMA) can be used as the Al source contained in the source gas. As the Ga source, for example, trimethylgallium (TMG) or triethylgallium can be used. As the nitrogen source, ammonia, hydrazine, an azide compound, or the like can be used. The source gas is supplied into the reaction chamber using hydrogen or nitrogen as a carrier gas. The lower limit of the formation temperature of the undoped film 14a is, for example, 600 ° C. or higher, more preferably 700 ° C. or higher, and most preferably 800 ° C. or higher as the temperature of the substrate 11. Moreover, the upper limit of the formation temperature of the undoped film 14a is 1300 ° C. or less, more preferably 1200 ° C. or less, and most preferably 1100 ° C. or less as the temperature of the substrate 11. By setting the lower limit of the formation temperature as described above, the crystallinity of the undoped film 14a can be enhanced and the light emission characteristics can be improved. Moreover, the damage with respect to the light emitting layer 13 can be reduced by making the upper limit of formation temperature into the above.

<ドープ膜形成工程>
次に、アンドープ膜形成工程の後に、ドープ膜形成工程を行う。ドープ膜形成工程では、アンドープ膜形成工程に用いた原料ガスを引き続き供給しつつ、ドーパントガスを第1の流量より低い第2の流量で供給する供給することでアンドープ膜14aと同一の組成であってドーパントを含むドープ膜14bを積層する。
また、第2の流量としては、例えば、50〜750sccmの範囲が好ましく、70〜650sccmの範囲がより好ましく、80〜500sccmの範囲が最も好ましい。第2の流量が下限値以上であれば、ドーパント濃度が不足することなく、p型クラッド層のキャリア濃度を増加できる。また、第2の流量が上限値以下であれば、Mgが過剰にならず、p型クラッド層14の結晶性が向上して素子の駆動電圧を低くすることができる。また、第1の流量が第2の流量と同じか低くなると、発光層に近い領域のp型クラッド層のキャリア濃度が低下して、素子の駆動電圧が増大し、発光出力が低下するので好ましくない。ドープ膜14bのMg濃度は、1×1019〜3×1020/cmが好ましい。
<Dope film formation process>
Next, a doped film forming step is performed after the undoped film forming step. In the doped film forming step, the raw material gas used in the undoped film forming step is continuously supplied, and the dopant gas is supplied at a second flow rate lower than the first flow rate, so that the composition is the same as that of the undoped film 14a. Then, a doped film 14b containing a dopant is laminated.
Moreover, as a 2nd flow volume, the range of 50-750 sccm is preferable, for example, the range of 70-650 sccm is more preferable, and the range of 80-500 sccm is the most preferable. If the second flow rate is equal to or higher than the lower limit value, the carrier concentration of the p-type cladding layer can be increased without insufficient dopant concentration. If the second flow rate is equal to or lower than the upper limit value, Mg does not become excessive, the crystallinity of the p-type cladding layer 14 is improved, and the driving voltage of the element can be lowered. Further, it is preferable that the first flow rate is equal to or lower than the second flow rate because the carrier concentration of the p-type cladding layer in the region close to the light emitting layer decreases, the drive voltage of the element increases, and the light emission output decreases. Absent. The Mg concentration of the doped film 14b is preferably 1 × 10 19 to 3 × 10 20 / cm 3 .

更に、ドープ膜14bの形成温度の下限は、例えば基板11の温度として、600℃以上、より好ましくは700℃以上、最も好ましくは800℃以上とする。また、ドープ膜14bの形成温度の上限は、基板11の温度として、1300℃以下、より好ましくは1200℃以下、最も好ましくは1100℃以下とする。形成温度の下限を上記の通りとすることで、ドープ膜14bの結晶性が高められ、発光特性を向上できる。また、形成温度の上限を上記の通りとすることで、発光層13に対するダメージを低減できる。   Furthermore, the lower limit of the formation temperature of the doped film 14b is, for example, 600 ° C. or higher, more preferably 700 ° C. or higher, most preferably 800 ° C. or higher as the temperature of the substrate 11. Moreover, the upper limit of the formation temperature of the dope film 14b is 1300 ° C. or less, more preferably 1200 ° C. or less, and most preferably 1100 ° C. or less as the temperature of the substrate 11. By setting the lower limit of the formation temperature as described above, the crystallinity of the doped film 14b can be enhanced, and the light emission characteristics can be improved. Moreover, the damage with respect to the light emitting layer 13 can be reduced by making the upper limit of formation temperature into the above.

また、ドープ膜とアンドープ膜の成膜の温度は、同じであっても良いし、違っていても良い。同じ温度とすることで、余計な安定待ち時間を設けずに済むので、工程の短縮に効果がある。 特に本発明では、ドープ膜とアンドープ膜を同じAlGa1−xNなる組成の膜とするので、p型クラッド層の形成工程における基板温度を、ドープ膜の形成工程及びアンドープ膜の形成工程を通じて、常に一定にすることができる。これにより、基板温度の変更と安定化のために要する時間が不要になり、工程の短縮化が図られる。 Further, the temperature for forming the doped film and the undoped film may be the same or different. By setting the same temperature, it is not necessary to provide an extra stabilization waiting time, which is effective in shortening the process. In particular, in the present invention, since the doped film and the undoped film are films having the same composition of Al x Ga 1-x N, the substrate temperature in the p-type cladding layer forming process is set to the doped film forming process and the undoped film forming process. Can always be constant. This eliminates the time required for changing and stabilizing the substrate temperature, and shortens the process.

そして、更にアンドープ膜形成工程、ドープ膜形成工程を繰り返し行い、最後にアンドープ膜形成工程を行うことにより、p型クラッド層14を形成する。   Further, the p-type cladding layer 14 is formed by repeating the undoped film forming step and the doped film forming step, and finally performing the undoped film forming step.

図2は、本実施形態のMg源を含むドーパントガス(CpMg)を供給する工程及びpクラッド層の形成工程における窒素源(NH)、Ga源(TMG)、Al源(TMA)及びドーパントガス(CpMg)の供給手順を説明するグラフである。図2の横軸は時間であり、縦軸は供給量である。図2に示すように、ドーパントガスを供給する工程では、窒素源(NH)とキャリアガスを常時供給した状態で、ドーパントガスを供給する。このときのドーパントガスの供給流量は、第1の流量とする。
次に、p型クラッド層のアンドープ膜形成工程では、窒素源(NH)、Ga源(TMG)及びAl源(TMA)を含む原料ガスを供給し、ドープ膜形成工程では引き続き原料ガスを供給すると共に、ドーパントガスを第1の流量よりも低い第2の流量で供給する。ドーパントガスの供給量は、各ドープ膜形成工程において一定とする。
FIG. 2 illustrates a nitrogen source (NH 3 ), a Ga source (TMG), an Al source (TMA), and a step of supplying a dopant gas (Cp 2 Mg) containing the Mg source and a step of forming a p-clad layer according to the present embodiment. is a graph illustrating the supply procedure of the dopant gas (Cp 2 Mg). The horizontal axis in FIG. 2 is time, and the vertical axis is the supply amount. As shown in FIG. 2, in the step of supplying the dopant gas, the dopant gas is supplied in a state where the nitrogen source (NH 3 ) and the carrier gas are always supplied. The supply flow rate of the dopant gas at this time is the first flow rate.
Next, in the undoped film forming step of the p-type cladding layer, a source gas including a nitrogen source (NH 3 ), a Ga source (TMG) and an Al source (TMA) is supplied, and in the doped film forming step, the source gas is continuously supplied. At the same time, the dopant gas is supplied at a second flow rate lower than the first flow rate. The supply amount of the dopant gas is constant in each dope film forming step.

以上のように、p型クラッド層14を形成する前に、大流量でドーパントガスを流す工程を設けることで、発光層13とp型クラッド層14と界面におけるMgの取り込み効率を向上させる。
また、p型クラッド層の形成工程では、Ga源、Al源及び窒素源を含む原料ガスを連続的に供給するとともに、ドーパントガスを第1の流量より低い第2の流量で間欠的に供給することで、活性層13上に、AlGa1−xNなる組成(組成比を示すxは0<x≦0.4の範囲である)のp型クラッド層を形成する。
As described above, before the p-type cladding layer 14 is formed, the step of flowing a dopant gas at a large flow rate is provided, thereby improving the Mg incorporation efficiency at the interface between the light-emitting layer 13 and the p-type cladding layer 14.
In the p-type cladding layer forming step, a source gas containing a Ga source, an Al source, and a nitrogen source is continuously supplied, and a dopant gas is intermittently supplied at a second flow rate lower than the first flow rate. Thus, a p-type cladding layer having a composition of Al x Ga 1-x N (x indicating the composition ratio is in the range of 0 <x ≦ 0.4) is formed on the active layer 13.

次いで、p型コンタクト層15を形成する。p型コンタクト層15の形成は、スパッタ法、MOCVD法のいずれの方法でもよいが、p型クラッド層14の形成工程に引き続いてp型コンタクト層15を形成するためには、p型コンタクト層15をMOCVD法で形成することが好ましい。p型コンタクト層15をMOCVD法で形成するには、窒素源、Ga源、ドーパントガスを供給すると共に必要に応じてAl源を供給することによって、p型クラッド層14上に単層構造のIII族窒化物半導体を堆積させることで形成する。   Next, the p-type contact layer 15 is formed. The p-type contact layer 15 may be formed by either sputtering or MOCVD. However, in order to form the p-type contact layer 15 subsequent to the step of forming the p-type cladding layer 14, the p-type contact layer 15 is formed. Is preferably formed by MOCVD. In order to form the p-type contact layer 15 by the MOCVD method, a nitrogen source, a Ga source, and a dopant gas are supplied, and an Al source is supplied as necessary, whereby a III-layer structure having a single layer structure is formed on the p-type cladding layer 14. It is formed by depositing a group nitride semiconductor.

また、p型コンタクト層を第1p型コンタクト層及び第2p型コンタクト層の積層構造にする場合には、単層構造のp型コンタクト層15を形成する場合と同様に、窒素源、Ga源、ドーパントガスを供給すると共に必要に応じてAl源を供給する。このとき、第1p型コンタクト層を形成する際には、ドーパントガスの流量を比較的低くし、第2p型コンタクト層を形成する際には、ドーパントガス流量を第1p型コンタクト層の場合より高くする。このようにして、Mgを所定の濃度で含む第1p型コンタクト層及び第2p型コンタクト層を順次形成できる。   Further, when the p-type contact layer has a stacked structure of the first p-type contact layer and the second p-type contact layer, as in the case of forming the p-type contact layer 15 having a single layer structure, a nitrogen source, a Ga source, A dopant gas is supplied and an Al source is supplied as necessary. At this time, when forming the first p-type contact layer, the flow rate of the dopant gas is made relatively low, and when forming the second p-type contact layer, the flow rate of the dopant gas is made higher than that in the case of the first p-type contact layer. To do. In this manner, the first p-type contact layer and the second p-type contact layer containing Mg at a predetermined concentration can be sequentially formed.

その後、p型コンタクト層15上に透明電極16を積層し、例えば一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透明電極16を除去する。続いて、例えばフォトリソグラフィー技術を用いて積層半導体層20をパターニングして、積層半導体層20の所定の領域の一部をエッチングしてn型コンタクト層12aの一部を露出させ、n型コンタクト層12aの露出面20aにn型電極18を形成する。更に、透明電極16の上にp型ボンディングパッド電極17を形成する。
以上のようにして、図1に示す発光素子1が製造される。
Thereafter, the transparent electrode 16 is laminated on the p-type contact layer 15, and the transparent electrode 16 other than the predetermined region is removed by, for example, a generally known photolithography technique. Subsequently, the laminated semiconductor layer 20 is patterned by using, for example, a photolithography technique, a part of a predetermined region of the laminated semiconductor layer 20 is etched to expose a part of the n-type contact layer 12a, and the n-type contact layer An n-type electrode 18 is formed on the exposed surface 20a of 12a. Further, a p-type bonding pad electrode 17 is formed on the transparent electrode 16.
As described above, the light emitting device 1 shown in FIG. 1 is manufactured.

本実施形態の発光素子1の製造方法によれば、p型クラッド層14の全体の組成をAlGa1−xNなる組成とした上で、p型クラッド層14をアンドープ膜14aとドープ膜14bを交互に積み重ねた構造とすることで、p型クラッド層14全体のキャリア濃度が高められる。また、ドーパントガスを間欠的に供給することで、Mg濃度が過剰にならず、p型クラッド層14の結晶性を高く維持できる。
このように、p型クラッド層14のキャリア濃度が高まることで、発光層13に対して正孔を多く注入することが可能となり、高出力化された発光素子1を製造できる。同時に、p型クラッド層14の結晶性を高めることで、駆動電圧が低い発光素子1を製造できる。
According to the method for manufacturing the light-emitting element 1 of the present embodiment, the entire composition of the p-type cladding layer 14 is set to a composition of Al x Ga 1-x N, and then the p-type cladding layer 14 is made into the undoped film 14a and the doped film. By adopting a structure in which the layers 14b are alternately stacked, the carrier concentration of the entire p-type cladding layer 14 is increased. Moreover, by supplying the dopant gas intermittently, the Mg concentration does not become excessive, and the crystallinity of the p-type cladding layer 14 can be maintained high.
Thus, by increasing the carrier concentration of the p-type cladding layer 14, it becomes possible to inject many holes into the light emitting layer 13, and the light emitting device 1 with high output can be manufactured. At the same time, by increasing the crystallinity of the p-type cladding layer 14, the light-emitting element 1 having a low driving voltage can be manufactured.

また、本実施形態の発光素子1の製造方法によれば、ドープ膜14bのドーパント濃度を一定とすることで、p型クラッド層14全体のキャリア濃度を均一にさせることができ、発光層13に対して正孔を多く注入させることが可能となり、高出力な発光素子1を製造できる。
また、本実施形態の発光素子1の製造方法によれば、p型クラッド層14のp型コンタクト層15側の面をアンドープ膜14aで構成することで、p型コンタクト層14とドープ膜14bとが直接に接しないので、p型コンタクト層14の結晶性を良好とすることができ、製造された発光素子1においてリーク電流の減少に効果があるほか、静電耐圧を向上させる効果がある。
Further, according to the method for manufacturing the light emitting element 1 of the present embodiment, the carrier concentration of the entire p-type cladding layer 14 can be made uniform by making the dopant concentration of the doped film 14 b constant, and the light emitting layer 13 On the other hand, it becomes possible to inject many holes, and the light-emitting element 1 with high output can be manufactured.
Further, according to the method for manufacturing the light emitting device 1 of the present embodiment, the p-type contact layer 14 and the doped film 14b are formed by forming the surface of the p-type cladding layer 14 on the p-type contact layer 15 side with the undoped film 14a. Therefore, the crystallinity of the p-type contact layer 14 can be improved, and the manufactured light emitting device 1 is effective in reducing leakage current and improving the electrostatic withstand voltage.

また、本実施形態の発光素子1の製造方法によれば、p型クラッド層を形成する前に、ドープ膜14bを形成する際のドーパントガスよりも高い流量のドーパントガスを供給することで、ドープ膜14bのキャリア濃度を一定にすることができる。   In addition, according to the method for manufacturing the light-emitting element 1 of the present embodiment, the dopant gas is supplied at a flow rate higher than that for forming the doped film 14b before the p-type cladding layer is formed. The carrier concentration of the film 14b can be made constant.

また、本実施形態の発光素子1によれば、障壁層13aの厚みが70Å未満と薄いために、井戸層13bに印加される歪みが低減され、井戸層13bにおける歪み量が低減される。これにより出力を高めることができる。また、障壁層13aを薄くするとリーク電流が大きくなるおそれがあるが、本実施形態ではpクラッド層14がアンドープ膜14a及びドープ膜14bが交互に積層された構造からなるため結晶性に優れ、障壁層13aの薄膜化による弊害を除くことができる。   Moreover, according to the light emitting element 1 of this embodiment, since the thickness of the barrier layer 13a is as thin as less than 70 mm, the strain applied to the well layer 13b is reduced, and the amount of strain in the well layer 13b is reduced. As a result, the output can be increased. Further, when the barrier layer 13a is thinned, the leakage current may increase. However, in this embodiment, the p-cladding layer 14 has a structure in which the undoped films 14a and the doped films 14b are alternately stacked, so that the crystallinity is excellent and the barrier It is possible to eliminate the adverse effects caused by the thinning of the layer 13a.

以下、実施例により本発明を更に詳細に説明する。
(実施例1)
図1に示す窒化ガリウム系化合物半導体からなる発光素子を製造した。まず、サファイアからなる基板11上に、AlNからなるバッファ層21を介して、厚さ8μmのアンドープGaNからなる下地層22、厚さ2μmのSiドープn型GaNコンタクト層12a、厚さ250nmのn型Ga0.9In0.1Nクラッド層12bを順に積層した。次いで、その上に、厚さ5nmのSiドープGaN障壁層および厚さ2.5nmのGa0.8In0.2N井戸層を交互にそれぞれ5回ずつ積層し、最後に障壁層を設けた多重量子井戸構造の発光層13を積層した。これらの膜はいずれも、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、トリメチルインジウム(TMI)、アンモニア(NH)、シラン(SiH)等を反応ガスに用いたMOCVD法によって形成した。
Hereinafter, the present invention will be described in more detail with reference to examples.
Example 1
A light emitting device made of the gallium nitride compound semiconductor shown in FIG. 1 was manufactured. First, an underlayer 22 made of undoped GaN having a thickness of 8 μm, a Si-doped n-type GaN contact layer 12 a having a thickness of 2 μm, and an n-type having a thickness of 250 nm are formed on a substrate 11 made of sapphire via a buffer layer 21 made of AlN. A type Ga 0.9 In 0.1 N clad layer 12b was sequentially laminated. Then, a 5 nm thick Si-doped GaN barrier layer and a 2.5 nm thick Ga 0.8 In 0.2 N well layer are alternately stacked five times on each of them, and finally a multiple quantum well structure provided with a barrier layer The light emitting layer 13 was laminated. All of these films were formed by MOCVD using trimethylgallium (TMG), trimethylaluminum (TMA), trimethylindium (TMI), ammonia (NH 3 ), silane (SiH 4 ), or the like as a reaction gas.

次に、上述の各工程に引き続き、同じMOCVD装置を用いて、発光層13の上に、ビスシクロペンタジエニルマグネシウム(CpMg)を供給した。
より具体的には、トリエチルガリウム(TEG)の供給を停止してGaN障壁層の成長が終了した後、NHガスを供給しながら基板温度を975℃へ昇温した。975℃にてキャリアガスの種類を窒素から水素に切り替えた。続いて、MOCVD装置のチャンバ内の圧力を15kPa、基板温度を1050℃に変更した。チャンバ内の圧力、基板温度が安定するのを待って、チャンバ内にCpMgを950sccmの流量(第1の流量)で15秒間供給した。
Next, biscyclopentadienyl magnesium (Cp 2 Mg) was supplied onto the light emitting layer 13 using the same MOCVD apparatus following the above-described steps.
More specifically, after the supply of triethylgallium (TEG) was stopped and the growth of the GaN barrier layer was completed, the substrate temperature was raised to 975 ° C. while supplying NH 3 gas. The carrier gas type was switched from nitrogen to hydrogen at 975 ° C. Subsequently, the pressure in the chamber of the MOCVD apparatus was changed to 15 kPa, and the substrate temperature was changed to 1050 ° C. After waiting for the pressure in the chamber and the substrate temperature to stabilize, Cp 2 Mg was supplied into the chamber at a flow rate (first flow rate) of 950 sccm for 15 seconds.

次に、上述の各工程に引き続き、同じMOCVD装置を用いて、Al0.06Ga0.94Nからなる11層のアンドープ膜と、MgをドープしたAl0.06Ga0.94Nよりなる10層のドープ膜とを交互に積層した構造を持つp型クラッド層14を成膜した。
より具体的には、基板温度及びチャンバ内圧力を維持したまま、キャリアガスとして水素を供給しつつ、NHとともにTMGとTMAとをチャンバ内に30秒間供給することにより、厚さ3nmのAl0.06Ga0.94Nからなるアンドープ膜を成膜した。
次に、NH、TMG及びTMAの供給を維持したまま、295sccmの流量(第2の流量)でCpMgを15秒間供給することにより、厚さ1.5nmのMgをドープしたAl0.06Ga0.94Nからなるドープ膜を成膜した。
以後、アンドープ膜形成工程、ドープ膜形成工程を順次繰り返し、最後にAl0.06Ga0.94Nからなるアンドープ膜を形成することにより、p型クラッド層を形成した。
Then, following the steps described above, using the same MOCVD apparatus, and an undoped film of 11 layers consisting of Al 0.06 Ga 0.94 N, consisting of Al 0.06 Ga 0.94 N doped with Mg A p-type cladding layer 14 having a structure in which ten doped films are alternately stacked was formed.
More specifically, while supplying hydrogen as a carrier gas while maintaining the substrate temperature and the pressure in the chamber, by supplying TMG and TMA together with NH 3 into the chamber for 30 seconds, Al 0 having a thickness of 3 nm is supplied. An undoped film made of 0.06 Ga 0.94 N was formed.
Next, while maintaining the supply of NH 3 , TMG, and TMA, Cp 2 Mg was supplied at a flow rate of 295 sccm (second flow rate) for 15 seconds, thereby doping Mg with a thickness of 1.5 nm . A doped film made of 06 Ga 0.94 N was formed.
Thereafter, an undoped film forming step and a doped film forming step were sequentially repeated, and finally an undoped film made of Al 0.06 Ga 0.94 N was formed, thereby forming a p-type cladding layer.

その後、NHガスを供給しながらチャンバ内の基板温度、圧力、キャリアガスの種類をそのままに保ったまま、CpMgとTMGのみを炉内へ供給して、200nmのMgドープGaNよりなるp型コンタクト層を形成した。 Then, while supplying NH 3 gas, the substrate temperature in the chamber, the pressure, and the type of carrier gas are kept as they are, and only Cp 2 Mg and TMG are supplied into the furnace, and p made of 200 nm Mg-doped GaN is formed. A mold contact layer was formed.

更に、p型コンタクト層上に、厚さ200nmのITOからなる透明電極を一般に知られたフォトリソグラフィの手法により形成した。
そして、透明電極の上に、200nmのAlからなる金属反射層、80nmのTiからなるバリア層及び1000nmのAuからなるボンディング層からなる3層構造のp型ボンディングパッドを、フォトリソグラフィの手法を用いて形成した。
次に、これもフォトリソグラフィの手法を用いてエッチングを施し、所望の領域にn型コンタクト層を露出させ、このn型コンタクト層上に金属の積層構造を有するn型電極を形成し、光取り出し面を半導体側とした。
Further, a transparent electrode made of ITO having a thickness of 200 nm was formed on the p-type contact layer by a generally known photolithography technique.
Then, a p-type bonding pad having a three-layer structure including a metal reflective layer made of 200 nm Al, a barrier layer made of 80 nm Ti, and a bonding layer made of 1000 nm Au is formed on the transparent electrode using a photolithography technique. Formed.
Next, this is also etched using a photolithography technique to expose an n-type contact layer in a desired region, and an n-type electrode having a metal laminated structure is formed on the n-type contact layer to extract light. The surface was the semiconductor side.

この構造において、n型コンタクト層のSiドーパント濃度は7×1018cm-3であり、n型クラッド層のSiドーパント濃度は2×1018cm-3であり、GaN障壁層のSiドーパント濃度は1×1018cm-3であり、p型クラッド層のドープ膜のMgドーパント濃度は1×1020cm-3であり、p型コンタクト層のMgドーパント濃度は1.5×1020cm-3であった。 In this structure, the Si dopant concentration of the n-type contact layer is 7 × 10 18 cm −3 , the Si dopant concentration of the n-type cladding layer is 2 × 10 18 cm −3 , and the Si dopant concentration of the GaN barrier layer is 1 × 10 18 cm −3 , the Mg dopant concentration of the doped film of the p-type cladding layer is 1 × 10 20 cm −3 , and the Mg dopant concentration of the p-type contact layer is 1.5 × 10 20 cm −3. Met.

実施例1の発光素子について、順方向電圧を測定したところ、プローブ針による通電で電流印加値20mAにおける順方向電圧が2.9Vであった。
また、その後、TO−18缶パッケージに実装してテスターによって発光出力を計測したところ印加電流20mAにおける発光出力は23mWを示した。またその発光面の発光分布は正極下の全面で発光しているのが確認された。実施例1で製造された発光素子の製造条件や各層の厚み等を表1に示す。
When the forward voltage was measured for the light-emitting element of Example 1, the forward voltage at a current application value of 20 mA was 2.9 V when the probe needle was energized.
After that, when mounted on a TO-18 can package and measured for light output by a tester, the light output at an applied current of 20 mA was 23 mW. Further, it was confirmed that the light emission distribution on the light emitting surface emitted light on the entire surface under the positive electrode. Table 1 shows the manufacturing conditions of the light-emitting element manufactured in Example 1, the thickness of each layer, and the like.

(実施例2)
第1の流量を1200sccmに替え、第2の流量を500sccmに替えた以外は、実施例1と同様にして実施例2の発光素子を製作した。発光素子の20mAにおける順方向電圧は2.9Vであり、発光出力は22mWを示した。発光面の発光分布は正極下の全面で発光しているのが確認された。実施例1の場合と同様にして、実施例2の発光素子の製造条件及び各層の厚み等を表1に示す。
(Example 2)
A light emitting device of Example 2 was manufactured in the same manner as Example 1 except that the first flow rate was changed to 1200 sccm and the second flow rate was changed to 500 sccm. The forward voltage at 20 mA of the light emitting element was 2.9 V, and the light emission output was 22 mW. The emission distribution on the light emitting surface was confirmed to emit light on the entire surface under the positive electrode. As in the case of Example 1, the manufacturing conditions of the light emitting device of Example 2 and the thickness of each layer are shown in Table 1.

(実施例3)
第1の流量を1500sccmに替え、第2の流量を400sccmに替えた以外は、実施例1と同様にして実施例3の発光素子を製作した。発光素子の20mAにおける順方向電圧は3.0Vであり、発光出力は21.5mWを示した。発光面の発光分布は正極下の全面で発光しているのが確認された。実施例1の場合と同様にして、実施例3の発光素子の製造条件及び各層の厚み等を表1に示す。
(Example 3)
A light emitting device of Example 3 was manufactured in the same manner as Example 1 except that the first flow rate was changed to 1500 sccm and the second flow rate was changed to 400 sccm. The forward voltage at 20 mA of the light emitting element was 3.0 V, and the light emission output was 21.5 mW. The emission distribution on the light emitting surface was confirmed to emit light on the entire surface under the positive electrode. In the same manner as in Example 1, Table 1 shows the manufacturing conditions of the light-emitting element of Example 3, the thickness of each layer, and the like.

(実施例4)
第1の流量を800sccmに替え、第2の流量を200sccmに替えた以外は、実施例1と同様にして実施例4の発光素子を製作した。発光素子の20mAにおける順方向電圧は3.0Vであり、発光出力は23mWを示した。発光面の発光分布は正極下の全面で発光しているのが確認された。実施例1の場合と同様にして、実施例4の発光素子の製造条件及び各層の厚み等を表1に示す。
Example 4
A light emitting device of Example 4 was manufactured in the same manner as Example 1 except that the first flow rate was changed to 800 sccm and the second flow rate was changed to 200 sccm. The forward voltage at 20 mA of the light emitting element was 3.0 V, and the light emission output was 23 mW. The emission distribution on the light emitting surface was confirmed to emit light on the entire surface under the positive electrode. In the same manner as in Example 1, Table 1 shows the manufacturing conditions of the light-emitting element of Example 4, the thickness of each layer, and the like.

(実施例5)
第1の流量を500sccmに替え、第2の流量を100sccmに替えた以外は、実施例1と同様にして実施例5の発光素子を製作した。発光素子の20mAにおける順方向電圧は3.1Vであり、発光出力は22mWを示した。発光面の発光分布は正極下の全面で発光しているのが確認された。実施例1の場合と同様にして、実施例5の発光素子の製造条件及び各層の厚み等を表1に示す。
(Example 5)
A light emitting device of Example 5 was manufactured in the same manner as Example 1 except that the first flow rate was changed to 500 sccm and the second flow rate was changed to 100 sccm. The forward voltage at 20 mA of the light emitting element was 3.1 V, and the light emission output was 22 mW. The emission distribution on the light emitting surface was confirmed to emit light on the entire surface under the positive electrode. In the same manner as in Example 1, Table 1 shows the manufacturing conditions of the light emitting device of Example 5, the thickness of each layer, and the like.

(実施例6)
第1の流量を475sccmに替え、第2の流量を295sccmに替えた以外は、実施例1と同様にして実施例6の発光素子を製作した。発光素子の20mAにおける順方向電圧は2.9Vであり、発光出力は23mWを示した。発光面の発光分布は正極下の全面で発光しているのが確認された。実施例1の場合と同様にして、実施例6の発光素子の製造条件及び各層の厚み等を表1に示す。
(Example 6)
A light emitting device of Example 6 was manufactured in the same manner as Example 1 except that the first flow rate was changed to 475 sccm and the second flow rate was changed to 295 sccm. The forward voltage at 20 mA of the light emitting element was 2.9 V, and the light emission output was 23 mW. The emission distribution on the light emitting surface was confirmed to emit light on the entire surface under the positive electrode. Table 1 shows the manufacturing conditions of the light emitting device of Example 6, the thickness of each layer, and the like in the same manner as in Example 1.

(実施例7)
第1の流量を600sccmに替え、第2の流量を250sccmに替えた以外は、実施例1と同様にして実施例7の発光素子を製作した。発光素子の20mAにおける順方向電圧は2.9Vであり、発光出力は23mWを示した。発光面の発光分布は正極下の全面で発光しているのが確認された。実施例1の場合と同様にして、実施例7の発光素子の製造条件及び各層の厚み等を表1に示す。
(Example 7)
A light emitting device of Example 7 was manufactured in the same manner as Example 1 except that the first flow rate was changed to 600 sccm and the second flow rate was changed to 250 sccm. The forward voltage at 20 mA of the light emitting element was 2.9 V, and the light emission output was 23 mW. The emission distribution on the light emitting surface was confirmed to emit light on the entire surface under the positive electrode. In the same manner as in Example 1, Table 1 shows the manufacturing conditions of the light emitting device of Example 7, the thickness of each layer, and the like.

(比較例1)
p型クラッド層14におけるアンドープ膜の組成をIn0.06Ga0.94Nに替えた以外は、実施例1と同様にして比較例1の発光素子を製作した。この発光素子の20mAにおける順方向電圧は3.3Vであり、発光出力は8mWを示した。発光面の発光分布は、実施例1に比べ正極下の全面で暗かった。実施例1の場合と同様にして、比較例1の発光素子の製造条件及び各層の厚み等を表1に示す。
(Comparative Example 1)
A light emitting device of Comparative Example 1 was fabricated in the same manner as Example 1 except that the composition of the undoped film in the p-type cladding layer 14 was changed to In 0.06 Ga 0.94 N. The forward voltage at 20 mA of this light emitting element was 3.3 V, and the light emission output was 8 mW. The light emission distribution on the light emitting surface was darker on the entire surface under the positive electrode than in Example 1. In the same manner as in Example 1, Table 1 shows the manufacturing conditions of the light emitting device of Comparative Example 1, the thickness of each layer, and the like.

(比較例2)
第1の流量を0sccmとする工程とし、p型クラッド層14におけるアンドープ膜をIn0.06Ga0.94Nに替えた以外は、実施例1と同様にして比較例2の発光素子を製作した。この発光素子の20mAにおける順方向電圧は3.8Vであり、発光出力は6mWを示した。発光面の発光分布は、実施例1に比べ正極下の全面で暗かった。実施例1の場合と同様にして、比較例2の発光素子の製造条件及び各層の厚み等を表1に示す。
(Comparative Example 2)
The light emitting device of Comparative Example 2 is manufactured in the same manner as in Example 1 except that the first flow rate is set to 0 sccm and the undoped film in the p-type cladding layer 14 is changed to In 0.06 Ga 0.94 N. did. The forward voltage at 20 mA of this light emitting element was 3.8 V, and the light emission output was 6 mW. The light emission distribution on the light emitting surface was darker on the entire surface under the positive electrode than in Example 1. In the same manner as in Example 1, Table 1 shows the manufacturing conditions of the light emitting device of Comparative Example 2, the thickness of each layer, and the like.

(比較例3)
第1の流量を0sccmとする工程とした以外は、実施例1と同様にして比較例3の発光素子を製作した。この発光素子の20mAにおける順方向電圧は4.0Vであり、発光出力は10mWを示した。発光面の発光分布は、実施例1に比べ正極下の全面で暗かった。実施例1の場合と同様にして、比較例3の発光素子の製造条件及び各層の厚み等を表1に示す。
(Comparative Example 3)
A light emitting device of Comparative Example 3 was manufactured in the same manner as in Example 1 except that the first flow rate was changed to 0 sccm. The forward voltage at 20 mA of this light emitting element was 4.0 V, and the light emission output was 10 mW. The light emission distribution on the light emitting surface was darker on the entire surface under the positive electrode than in Example 1. Table 1 shows the manufacturing conditions of the light emitting device of Comparative Example 3, the thickness of each layer, and the like in the same manner as in Example 1.

(比較例4)
p型クラッド層14におけるアンドープ膜をGaNに替えた以外は、実施例1と同様にして比較例4の発光素子を製作した。この発光素子の20mAにおける順方向電圧は3.3Vであり、発光出力は18mWを示した。発光面の発光分布は、実施例1に比べ正極下の全面で若干暗かった。実施例1の場合と同様にして、比較例4の発光素子の製造条件及び各層の厚み等を表1に示す。
(Comparative Example 4)
A light emitting device of Comparative Example 4 was manufactured in the same manner as in Example 1 except that the undoped film in the p-type cladding layer 14 was changed to GaN. The forward voltage at 20 mA of this light emitting element was 3.3 V, and the light emission output was 18 mW. The light emission distribution on the light emitting surface was slightly darker on the entire surface under the positive electrode than in Example 1. As in the case of Example 1, Table 1 shows the manufacturing conditions of the light-emitting element of Comparative Example 4, the thickness of each layer, and the like.

(比較例5)
第1の流量を0sccmとする工程とし、p型クラッド層14におけるアンドープ膜をGaNに替えた以外は、実施例1と同様にして比較例5の発光素子を製作した。この発光素子の20mAにおける順方向電圧は3.7Vであり、発光出力は14mWを示した。実施例1に比べ正極下の全面で若干暗かった。実施例1の場合と同様にして、比較例5の発光素子の製造条件及び各層の厚み等を表1に示す。
(Comparative Example 5)
A light emitting device of Comparative Example 5 was fabricated in the same manner as in Example 1 except that the first flow rate was set to 0 sccm and the undoped film in the p-type cladding layer 14 was changed to GaN. The forward voltage at 20 mA of this light emitting element was 3.7 V, and the light emission output was 14 mW. Compared to Example 1, it was slightly darker on the entire surface under the positive electrode. Table 1 shows the manufacturing conditions of the light emitting device of Comparative Example 5, the thickness of each layer, and the like in the same manner as in Example 1.

(比較例6)
第2の流量を1300sccmに替えた以外は、実施例1と同様にして比較例6の発光素子を製作した。発光素子の20mAにおける順方向電圧は4.2Vであり、発光出力は11mWを示した。実施例1に比べ正極下の全面で若干暗かった。実施例1の場合と同様にして、比較例6の発光素子の製造条件及び各層の厚み等を表1に示す。
(Comparative Example 6)
A light emitting device of Comparative Example 6 was manufactured in the same manner as in Example 1 except that the second flow rate was changed to 1300 sccm. The forward voltage at 20 mA of the light emitting element was 4.2 V, and the light emission output was 11 mW. Compared to Example 1, it was slightly darker on the entire surface under the positive electrode. Table 1 shows the manufacturing conditions of the light emitting device of Comparative Example 6, the thickness of each layer, and the like in the same manner as in Example 1.

(比較例7)
第2の流量を950sccmに替えた以外は、実施例1と同様にして比較例7の発光素子を製作した。発光素子の20mAにおける順方向電圧は3.9Vであり、発光出力は13mWを示した。実施例1に比べ正極下の全面で若干暗かった。実施例1の場合と同様にして、比較例7の発光素子の製造条件及び各層の厚み等を表1に示す。
(Comparative Example 7)
A light emitting device of Comparative Example 7 was manufactured in the same manner as in Example 1 except that the second flow rate was changed to 950 sccm. The forward voltage at 20 mA of the light emitting element was 3.9 V, and the light emission output was 13 mW. Compared to Example 1, it was slightly darker on the entire surface under the positive electrode. Table 1 shows the manufacturing conditions of the light emitting device of Comparative Example 7, the thickness of each layer, and the like in the same manner as in Example 1.

Figure 0005533093
Figure 0005533093

Figure 0005533093
Figure 0005533093

表2に示すように、実施例1〜7はいずれも、順方向電圧が比較的低く、また、発光出力が20mW以上となり、高輝度で低消費電力の発光素子となった。
一方、比較例1〜7では、駆動電圧が大幅に上昇するか、発光出力が大幅に低下した。
As shown in Table 2, in all of Examples 1 to 7, the forward voltage was relatively low, the light emission output was 20 mW or more, and the light emitting device had high luminance and low power consumption.
On the other hand, in Comparative Examples 1-7, the drive voltage increased significantly or the light emission output decreased significantly.

1…発光素子(III族窒化物半導体発光素子)、12…n型半導体層、13…発光層(活性層)、13a…障壁層、13b…井戸層、14…p型クラッド層(第1のp型半導体層)、14a、114a…アンドープ膜、14b、114b、114m…ドープ膜、15…p型コンタクト層(第2のp型半導体層)。   DESCRIPTION OF SYMBOLS 1 ... Light emitting element (Group III nitride semiconductor light emitting element), 12 ... n-type semiconductor layer, 13 ... Light emitting layer (active layer), 13a ... Barrier layer, 13b ... Well layer, 14 ... p-type cladding layer (first type p-type semiconductor layer), 14a, 114a ... undoped film, 14b, 114b, 114m ... doped film, 15 ... p-type contact layer (second p-type semiconductor layer).

Claims (2)

n型半導体層と多重量子井戸構造からなる活性層とを順次積層した後、
前記活性層の表面に、Mg源を含むドーパントガスを第1の流量で供給する工程と、
Ga源、Al源及び窒素源を含む原料ガスを連続的に供給するとともに、前記ドーパントガスを前記第1の流量より低い第2の流量で間欠的に供給するMOCVD法により、前記活性層上に、AlGa1−xNなる組成(組成比を示すxは0<x≦0.4の範囲である)の第1のp型半導体層を形成する工程と、
前記第1のp型半導体層上にAlGa1−cNなる組成(組成比を示すcは0≦c≦0.4の範囲である)の第2のp型半導体層を形成する工程と、
を具備し
前記多重井戸構造の井戸層の少なくとも一つがInを含み、さらにその前記n型半導体側の面が平坦面であり、かつ前記p型半導体側の面が凹凸面であり、
さらにInを含む井戸層の少なくとも一つがInを含まない薄膜部を有し、その薄膜部の厚さが前記Inを含む井戸層の平均厚さ未満であることを特徴とするIII族窒化物半導体発光素子の製造方法。
After sequentially stacking an active layer made of n-type semiconductor layer and the multi-quantum well structure,
Supplying a dopant gas containing a Mg source at a first flow rate to the surface of the active layer;
A source gas containing a Ga source, an Al source, and a nitrogen source is continuously supplied, and the dopant gas is intermittently supplied at a second flow rate lower than the first flow rate by the MOCVD method on the active layer. Forming a first p-type semiconductor layer having a composition of Al x Ga 1-x N (where x indicating the composition ratio is in the range of 0 <x ≦ 0.4);
Forming a second p-type semiconductor layer having a composition of Al c Ga 1-c N (where c is a range of 0 ≦ c ≦ 0.4) on the first p-type semiconductor layer; When,
Equipped with,
At least one of the well layers of the multiple well structure contains In, and the surface on the n-type semiconductor side is a flat surface, and the surface on the p-type semiconductor side is an uneven surface,
Further, at least one of the well layers containing In has a thin film portion not containing In, and the thickness of the thin film portion is less than the average thickness of the well layer containing In. Manufacturing method of light emitting element.
前記第2のp型半導体層がp型コンタクト層であり、前記p型コンタクト層を形成する工程が、
Mgを第3の濃度で含む第1p型コンタクト層の形成工程と、Mgを前記第3の濃度よりも高濃度な第4の濃度で含む第2p型コンタクト層の形成工程と、を含むことを特徴とする請求項1に記載のIII族窒化物半導体発光素子の製造方法。
The second p-type semiconductor layer is a p-type contact layer, and the step of forming the p-type contact layer includes:
Forming a first p-type contact layer containing Mg at a third concentration, and forming a second p-type contact layer containing Mg at a fourth concentration higher than the third concentration. The method for producing a group III nitride semiconductor light-emitting device according to claim 1, wherein:
JP2010062680A 2010-03-18 2010-03-18 Group III nitride semiconductor light emitting device manufacturing method Active JP5533093B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010062680A JP5533093B2 (en) 2010-03-18 2010-03-18 Group III nitride semiconductor light emitting device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010062680A JP5533093B2 (en) 2010-03-18 2010-03-18 Group III nitride semiconductor light emitting device manufacturing method

Publications (2)

Publication Number Publication Date
JP2011198931A JP2011198931A (en) 2011-10-06
JP5533093B2 true JP5533093B2 (en) 2014-06-25

Family

ID=44876790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010062680A Active JP5533093B2 (en) 2010-03-18 2010-03-18 Group III nitride semiconductor light emitting device manufacturing method

Country Status (1)

Country Link
JP (1) JP5533093B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5874592B2 (en) * 2012-09-21 2016-03-02 豊田合成株式会社 Group III nitride semiconductor light emitting device manufacturing method
JP2016157734A (en) * 2015-02-23 2016-09-01 豊田合成株式会社 Group iii nitride semiconductor light emitting element manufacturing method
WO2017134713A1 (en) * 2016-02-01 2017-08-10 パナソニック株式会社 Ultraviolet light-emitting element
JP7122119B2 (en) * 2017-05-25 2022-08-19 昭和電工光半導体株式会社 light emitting diode

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361285B2 (en) * 1996-01-19 2003-01-07 松下電器産業株式会社 Gallium nitride based compound semiconductor light emitting device and method of manufacturing gallium nitride based compound semiconductor
JP4149054B2 (en) * 1998-11-27 2008-09-10 シャープ株式会社 Semiconductor device
JP4895466B2 (en) * 2002-10-29 2012-03-14 日亜化学工業株式会社 Nitride semiconductor device and manufacturing method thereof
JP3833674B2 (en) * 2004-06-08 2006-10-18 松下電器産業株式会社 Nitride semiconductor laser device

Also Published As

Publication number Publication date
JP2011198931A (en) 2011-10-06

Similar Documents

Publication Publication Date Title
JP5504618B2 (en) Group III nitride semiconductor light-emitting device and method for manufacturing the same
JP5533744B2 (en) Group III nitride semiconductor light emitting device
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
TWI479683B (en) Nitride semiconductor light-emitting device and method for producing the same
CN107924966B (en) Nitride semiconductor light emitting device
JP4762023B2 (en) Gallium nitride compound semiconductor laminate and method for producing the same
TW201121101A (en) Manufacturing method of semiconductor light emitting element, lamp, electronic equipment and mechanical equipment
JP5648510B2 (en) Group III nitride semiconductor light emitting device manufacturing method
JP6128138B2 (en) Semiconductor light emitting device
JP5353802B2 (en) Semiconductor light emitting device manufacturing method, lamp, electronic device, and mechanical device
JP5533093B2 (en) Group III nitride semiconductor light emitting device manufacturing method
US8164109B2 (en) Nitride semiconductor element and method for producing the same
JP5601281B2 (en) Group III nitride semiconductor light emitting device manufacturing method
JP5353821B2 (en) SEMICONDUCTOR LIGHT EMITTING ELEMENT, ITS MANUFACTURING METHOD, LAMP, ELECTRONIC DEVICE, MECHANICAL DEVICE
JP2010010444A (en) Semiconductor light emitting element, lamp and method of manufacturing semiconductor light emitting element
JP5105738B2 (en) Method for producing gallium nitride compound semiconductor laminate
JP2004214337A (en) Nitride semiconductor light emitting device
JP2005235960A (en) Method for manufacturing gallium nitride series semiconductor element
JP2010080741A (en) Semiconductor light-emitting element
JP2015115343A (en) Method of manufacturing nitride semiconductor element
JP3753369B2 (en) Nitride semiconductor light emitting device
TWI545798B (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2007036113A (en) Manufacturing method for gallium nitride-based compound semiconductor laminate
JP5648446B2 (en) Manufacturing method of semiconductor light emitting device
US9564552B2 (en) Method for producing group III nitride semiconductor light-emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121019

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5533093

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414