JP5531432B2 - Compound semiconductor device and manufacturing method thereof - Google Patents
Compound semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5531432B2 JP5531432B2 JP2009078904A JP2009078904A JP5531432B2 JP 5531432 B2 JP5531432 B2 JP 5531432B2 JP 2009078904 A JP2009078904 A JP 2009078904A JP 2009078904 A JP2009078904 A JP 2009078904A JP 5531432 B2 JP5531432 B2 JP 5531432B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- compound semiconductor
- film
- silicon nitride
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は、化合物半導体装置及びその製造方法等に関する。 The present invention relates to a compound semiconductor device and a manufacturing method thereof.
近年、化合物半導体装置、特にGaN系化合物半導体を主な材料とした高電子移動度トランジスタ(HEMT:high electron mobility transistor)の高出力高周波用デバイスへの適用について検討がなされている。GaN系化合物半導体を主な材料としたHEMT(以下、GaN系HEMTともいう)では、表面に、電気的な特性及び化学的な特性の安定のために、シリコン窒化膜が表面保護膜として形成されている。GaN系HEMTの表面には電流コラプスとよばれる電流変動を引き起こすトラップが多く存在しており、シリコン窒化膜はこのようなトラップの不活性化に効果的である。 In recent years, application of high electron mobility transistors (HEMTs) mainly composed of compound semiconductor devices, particularly GaN-based compound semiconductors, to high-power high-frequency devices has been studied. In HEMTs (hereinafter also referred to as GaN-based HEMTs) mainly composed of GaN-based compound semiconductors, a silicon nitride film is formed on the surface as a surface protective film in order to stabilize electrical and chemical characteristics. ing. There are many traps that cause current fluctuation called current collapse on the surface of the GaN-based HEMT, and the silicon nitride film is effective for inactivating such traps.
表面保護膜には、化合物半導体層の表面に対する安定化作用及び絶縁性が要求される。安定化作用の一つとして、外的要因による化合物半導体層の表面の化学的変化の抑制が挙げられる。化合物半導体層は2種類以上の元素から構成されており、水分等の浸入により腐食しやすい。表面保護膜には、このような腐食の抑制が要求される。また、安定化作用の他の一つとして、化合物半導体層の表面準位の形成の抑制が挙げられる。化合物半導体層の表面に自然酸化膜等の酸化膜が存在すると、表面準位が形成され、表面の電位が変化する。表面保護膜には、このような表面準位の形成の抑制が要求される。 The surface protective film is required to have a stabilizing action and insulation on the surface of the compound semiconductor layer. One of the stabilizing actions is suppression of chemical changes on the surface of the compound semiconductor layer due to external factors. The compound semiconductor layer is composed of two or more elements, and is easily corroded by intrusion of moisture or the like. The surface protective film is required to suppress such corrosion. Another example of the stabilizing action is suppression of formation of surface states of the compound semiconductor layer. When an oxide film such as a natural oxide film is present on the surface of the compound semiconductor layer, a surface level is formed, and the surface potential changes. The surface protective film is required to suppress the formation of such surface states.
水素により終端された結合等を多く含むシリコン窒化膜は、化合物半導体層の表面に対する化学的作用が大きく、表面に存在する不安定な原子結合状態を安定化する作用も有している。但し、このようなシリコン窒化膜の電気伝導性は比較的高く、表面保護膜として用いると、十分な絶縁性を確保しにくい。 A silicon nitride film containing a large amount of bonds terminated by hydrogen has a large chemical action on the surface of the compound semiconductor layer, and also has an action of stabilizing an unstable atomic bond state existing on the surface. However, the electrical conductivity of such a silicon nitride film is relatively high, and when used as a surface protective film, it is difficult to ensure sufficient insulation.
そこで、Si−H結合を多く有するシリコン窒化膜を形成した後に、その上に絶縁性の高いシリコン窒化膜を形成することにより、表面保護膜を2層構造とすることが提案されている。 Therefore, it has been proposed to form a surface protection film with a two-layer structure by forming a silicon nitride film having a large amount of Si-H bonds and then forming a silicon nitride film with high insulation on the silicon nitride film.
その一方で、GaN系HEMTの高周波特性の向上にはゲート電極の微細化が効果的である。 On the other hand, miniaturization of the gate electrode is effective for improving the high-frequency characteristics of the GaN-based HEMT.
しかしながら、従来のGaN系HEMTでは、ゲート電極の微細化に伴って、2層構造の表面保護膜を用いても電流コラプスを十分に抑制することができなくなってきている。このような問題点は、GaN系HEMT等の高出力高周波デバイスだけでなく、他の化合物半導体装置にも存在する。 However, in the conventional GaN-based HEMT, with the miniaturization of the gate electrode, even when a surface protective film having a two-layer structure is used, current collapse cannot be sufficiently suppressed. Such a problem exists not only in high-power high-frequency devices such as GaN-based HEMTs but also in other compound semiconductor devices.
本発明の目的は、ゲート電極が微細化されても電流コラプスを抑制することができる化合物半導体装置及びその製造方法を提供することにある。 An object of the present invention is to provide a compound semiconductor device capable of suppressing current collapse even when a gate electrode is miniaturized, and a manufacturing method thereof.
化合物半導体装置の製造方法の一態様では、化合物半導体積層構造上方に、ソース電極、ドレイン電極及びゲート電極を形成し、前記ソース電極と前記ドレイン電極との間の前記化合物半導体積層構造上に、表面保護膜を形成する。また、前記表面保護膜を形成する際に、前記化合物半導体積層構造上に第1の絶縁膜を形成し、前記第1の絶縁膜の表面に、酸素原子又は窒素原子の少なくとも一方を前記第1の絶縁膜よりも多く含む第2の絶縁膜を形成し、前記第2の絶縁膜の上方に、前記第1の絶縁膜よりもSi−H結合を少なく含み、前記第1の絶縁膜よりも高い絶縁性を示す第3の絶縁膜を形成する。 In one aspect of the method for manufacturing a compound semiconductor device, a source electrode, a drain electrode, and a gate electrode are formed above the compound semiconductor multilayer structure, and a surface is formed on the compound semiconductor multilayer structure between the source electrode and the drain electrode. A protective film is formed. Further, when forming the surface protective film, a first insulating film is formed on the compound semiconductor stacked structure, and at least one of oxygen atoms or nitrogen atoms is formed on the surface of the first insulating film. A second insulating film including a larger amount than the first insulating film, including less Si—H bonds than the first insulating film, and more than the first insulating film. A third insulating film having high insulating properties is formed.
化合物半導体装置の一態様には、化合物半導体積層構造と、前記化合物半導体積層構造上方に形成されたソース電極、ドレイン電極及びゲート電極と、前記ソース電極と前記ドレイン電極との間の前記化合物半導体積層構造上に形成された表面保護膜と、が設けられている。前記表面保護膜には、前記化合物半導体積層構造上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成され、酸素原子又は窒素原子の少なくとも一方を前記第1の絶縁膜よりも多く含む第2の絶縁膜と、前記第2の絶縁膜の上方に形成され、前記第1の絶縁膜よりもSi−H結合を少なく含み、前記第1の絶縁膜よりも高い絶縁性を示す第3の絶縁膜と、が設けられている。 One aspect of the compound semiconductor device includes a compound semiconductor multilayer structure, a source electrode, a drain electrode and a gate electrode formed above the compound semiconductor multilayer structure, and the compound semiconductor multilayer between the source electrode and the drain electrode. And a surface protective film formed on the structure. The surface protective film includes a first insulating film formed on the compound semiconductor multilayer structure, and a first insulating film formed on the first insulating film, wherein at least one of oxygen atoms or nitrogen atoms is transferred to the first insulating film. A second insulating film containing more than the first insulating film, and an insulating property that is formed above the second insulating film, contains less Si—H bonds than the first insulating film, and is higher in insulation than the first insulating film. A third insulating film is provided.
上記の化合物半導体装置の製造方法等によれば、電流コラプスを引き起こす電子のトラップを低減することができる。このため、ゲート電極が微細化されても電流コラプスを抑制することできる。 According to the above-described method for manufacturing a compound semiconductor device, it is possible to reduce electron traps that cause current collapse. Therefore, current collapse can be suppressed even when the gate electrode is miniaturized.
(表面保護膜について)
本願発明者は、2層構造の表面保護膜を用いても電流コラプスを十分に抑制することができなくなってきている原因について検討を行った。この結果、表面保護膜内にもトラップとして機能する部分が存在し、この部分が、ゲート電極の微細化に伴う電界強度の増加によって電流コラプスを引き起こしていることを見出した。
(About surface protection film)
The inventor of the present application has examined the cause of the current collapse that cannot be sufficiently suppressed even when the surface protective film having a two-layer structure is used. As a result, it has been found that there is a portion functioning as a trap in the surface protective film, and this portion causes current collapse due to an increase in electric field strength accompanying the miniaturization of the gate electrode.
表面保護膜としてシリコン窒化膜をプラズマCVD(chemical vapor deposition)法により形成する場合には、例えば、シリコンの原料としてSiH4ガスを用い、窒素の原料としてN2ガス又はNH3ガスを用いる。この場合、高周波電力により、これらの原料ガスの一部から水素原子が脱離及びプラズマ化し、乖離原料ガス(プリカーサ)が化合物半導体層の表面に到達する。そして、プリカーサが化合物半導体層の表面上に存在するシリコン原子及び窒素原子と結合し、水素が離脱する。つまり、化合物半導体層の表面上に存在する不完全な結合は、後続のプリカーサにより安定な状態に変化していく。このようにしてシリコン窒化膜が形成されていくと考えられる。 When a silicon nitride film is formed as a surface protective film by a plasma CVD (chemical vapor deposition) method, for example, SiH 4 gas is used as a silicon raw material, and N 2 gas or NH 3 gas is used as a nitrogen raw material. In this case, hydrogen atoms are desorbed and converted into plasma from a part of these source gases by the high frequency power, and the dissociated source gas (precursor) reaches the surface of the compound semiconductor layer. And a precursor couple | bonds with the silicon atom and nitrogen atom which exist on the surface of a compound semiconductor layer, and hydrogen detach | leaves. That is, the incomplete bond existing on the surface of the compound semiconductor layer is changed to a stable state by the subsequent precursor. It is considered that the silicon nitride film is formed in this way.
ところが、シリコン窒化膜の形成の終了段階では、不完全な結合が安定にならないまま残留してしまう。つまり、不完全なSi−N結合及びSi−H結合がシリコン窒化膜の表面に多く残留してしまう。これは、高周波電力の切断に伴ってプリカーサが十分な反応をする前にエネルギの供給が絶たれ、また、原料ガスの供給の切断に伴って後続のプリカーサが供給されなくなるからであると考えられる。このような現象は、Si−H結合を多く有する下側のシリコン窒化膜において顕著に生じる。また、その上に絶縁性の高い上側のシリコン窒化膜を形成しても、絶縁性の高いシリコン窒化膜の組成は化学量論組成に極めて近いため、不完全な結合を形成しにくいと考えられる。そして、不完全な結合が残留してしまうと、これらが電子のトラップとして作用し、電流コラプスを引き起こすと考えられる。 However, at the end of the formation of the silicon nitride film, imperfect bonds remain without being stabilized. That is, many incomplete Si—N bonds and Si—H bonds remain on the surface of the silicon nitride film. This is considered to be because the energy supply is cut off before the precursor reacts sufficiently with the cutting of the high frequency power, and the subsequent precursor is not supplied with the cutting of the supply of the raw material gas. . Such a phenomenon remarkably occurs in the lower silicon nitride film having many Si—H bonds. In addition, even if an upper silicon nitride film having high insulating properties is formed thereon, the composition of the silicon insulating film having high insulating properties is very close to the stoichiometric composition, so that it is difficult to form incomplete bonds. . If imperfect bonds remain, it is considered that these act as electron traps and cause current collapse.
本願発明者は、このように不完全な結合によって電流コラプスが引き起こされていることを見出し、更に鋭意検討を行った。この結果、下側のSi−H結合を多く有するシリコン窒化膜を形成した後で、上側の絶縁性の高いシリコン窒化膜を形成する前に、下側のシリコン窒化膜の表面に対してプラズマ処理等を行うことにより、不完全な結合を低減して電流コラプスを抑制することができることに想到した。 The inventor of the present application has found that current collapse is caused by such incomplete coupling, and has further studied diligently. As a result, after the silicon nitride film having many Si-H bonds on the lower side is formed, the plasma treatment is performed on the surface of the lower silicon nitride film before the upper silicon nitride film having a high insulating property is formed. As a result, it has been conceived that incomplete coupling can be reduced and current collapse can be suppressed.
(第1の実施形態)
先ず、第1の実施形態について説明する。図1A乃至図1Bは、第1の実施形態に係るGaN系HEMT(化合物半導体装置)を製造する方法を工程順に示す断面図である。
(First embodiment)
First, the first embodiment will be described. 1A to 1B are cross-sectional views illustrating a method of manufacturing a GaN-based HEMT (compound semiconductor device) according to the first embodiment in the order of steps.
第1の実施形態では、先ず、図1A(a)に示すように、例えば半絶縁性のSiC基板等の基板1上に、例えば有機金属気相成長(MOVPE:metal organic vapor phase epitaxy)法により、バッファ層2a、電子走行層2b、電子供給層2c及び表面層2dをこの順でエピタキシャル成長させる。バッファ層2a及び電子走行層2bとしては、例えば不純物がドーピングされていないGaN層(i−GaN層)を形成し、これらの総厚は3μm程度とする。バッファ層2aは、基板1の表面に存在する格子欠陥の電子走行層2bへの伝播を防止している。電子供給層2cとしては、例えばn型のAlGaN層(n−AlGaN層)を形成し、その厚さは10nm程度とする。表面層2dとしては、例えばn型のGaN層(n−GaN層)を形成し、その厚さは10nm以下とする。バッファ層2a、電子走行層2b、電子供給層2c及び表面層2dが化合物半導体領域2(化合物半導体積層構造)に含まれる。
In the first embodiment, first, as shown in FIG. 1A (a), for example, a metal organic vapor phase epitaxy (MOVPE) method is performed on a substrate 1 such as a semi-insulating SiC substrate. The buffer layer 2a, the electron transit layer 2b, the electron supply layer 2c, and the
次いで、図1A(b)に示すように、化合物半導体領域2に向けて選択的にArを注入することにより、活性領域を画定する素子分離領域3を化合物半導体領域2及び基板1の表層部に形成する。
Next, as shown in FIG. 1A (b), by selectively implanting Ar toward the
その後、ソース電極を形成する予定の領域及びドレイン電極を形成する予定の領域を開口するレジストパターンを化合物半導体領域2上に形成する。続いて、レジストパターンをマスクとして用い、不活性ガス及びCl2ガス等の塩素系ガスを用いたドライエッチングを表面層2dに対して行うことにより、図1A(c)に示すように、表面層2dに2個の開口部を形成する。なお、開口部の深さに関し、表面層2dの一部を残してもよく、また、電子供給層2cの一部を除去してもよい。つまり、開口部の深さは表面層2dの厚さと一致している必要はない。
Thereafter, a resist pattern is formed on the
次いで、同じく図1A(c)に示すように、一方の開口部内にソース電極4を形成し、他方の開口部内にドレイン電極5を形成する。ソース電極4及びドレイン電極5の形成に当たっては、例えば、先ず、蒸着法によりTi層を形成し、その上に蒸着法によりAl層を形成する。Ti層の厚さは20nm程度、Al層の厚さは200nm程度とする。そして、開口部の形成に用いたレジストパターンを除去する。つまり、ソース電極4及びドレイン電極5の形成では、例えば蒸着及びリフトオフの技術を用いる。その後、550℃程度での熱処理を行うことにより、ソース電極4及びドレイン電極5と化合物半導体領域2の表面(電子供給層2cの表面)との間をオーミックコンタクトさせる。なお、開口部の形成後にレジストパターンを除去し、ソース電極4及びドレイン電極5の形成用に新たにレジストパターンを形成してもよい。
Next, as shown in FIG. 1A (c), the
続いて、図1A(d)に示すように、化合物半導体領域2上の全面に、ソース電極4及びドレイン電極5を覆う表面保護膜10を形成する。
Subsequently, as shown in FIG. 1A (d), a surface
ここで、表面保護膜10を形成する方法について説明する。図2は、表面保護膜10を形成する方法を工程順に示す断面図である。
Here, a method of forming the surface
先ず、図2(a)に示すように、全面にシリコン窒化膜10aを、例えばプラズマ化学気相成長(CVD:chemical vapor deposition)法により形成する。シリコン窒化膜10aの厚さは、例えば20nm程度とする。また、シリコン窒化膜10aの組成は、化学量論組成(Si3N4)よりもシリコンの割合が多いものとする。従って、シリコン窒化膜10aのSi−H結合の濃度は、化学量論組成のシリコン窒化膜のそれよりも高くなる。このようなシリコン窒化膜10aは、次のようにして形成することができる。例えば、原料ガスを乖離させるプラズマ励起周波数は13.56MHzとし、高周波出力は50Wとする。また、原料ガスに関し、SiH4ガスの流量、N2ガスの流量、Heガスの流量は、夫々、3sccm、150sccm、1000sccmとする。シリコン窒化膜10aの屈折率は2.0よりも高いことが好ましい。
First, as shown in FIG. 2A, a
次いで、シリコン窒化膜10aの表面のプラズマ処理を行うことにより、図2(b)に示すように、シリコン窒化膜10aの表層部をシリコン含有絶縁膜10bに変化させる。このプラズマ処理では、例えば、プラズマCVD装置を用いて酸素プラズマへの曝露を行う。この場合、酸素ガスを乖離させるプラズマ励起周波数は13.56MHzとし、高周波出力は50Wとする。また、原料ガスに関し、O2ガスの流量を300sccmとする。この条件下で3分間程度のプラズマ処理を行えば、厚さが最大で10nm程度のシリコン含有絶縁膜10bが得られる。このようなプラズマ処理により形成されたシリコン含有絶縁膜10b中のSi−H結合の濃度は、シリコン窒化膜10aのそれよりも極めて低いものとなる。つまり、シリコン含有絶縁膜10bの表面に存在する不完全な結合手は、シリコン窒化膜10aの表面に存在する不完全な結合手よりも著しく少ない。
Next, the surface of the
その後、図2(c)に示すように、全面にシリコン窒化膜10cを、例えばプラズマCVD法により形成する。シリコン窒化膜10cの厚さは、例えば30nm程度とする。また、シリコン窒化膜10cの組成は、少なくともシリコン窒化膜10aよりも化学量論組成に近いものとし、化学量論組成にすることが好ましい。従って、シリコン窒化膜10cのSi−H結合の濃度は、シリコン窒化膜10aのそれよりも低くなり、また、シリコン窒化膜10cの絶縁性は、シリコン窒化膜10aのそれよりも高くなる。このようなシリコン窒化膜10cは、次のようにして形成することができる。例えば、プラズマ励起周波数は13.56MHzとし、高周波出力は50Wとする。また、原料ガスに関し、SiH4ガスの流量、N2ガスの流量、Heガスの流量は、夫々、2sccm、150sccm、1000sccmとする。シリコン窒化膜10cの屈折率は2.0と同程度であることが好ましい。
Thereafter, as shown in FIG. 2C, a silicon nitride film 10c is formed on the entire surface by, eg, plasma CVD. The thickness of the silicon nitride film 10c is about 30 nm, for example. Further, the composition of the silicon nitride film 10c is at least closer to the stoichiometric composition than that of the
なお、シリコン含有絶縁膜10bの形成に当たり、酸素プラズマへの曝露に代えて窒素プラズマへの曝露を行ってもよい。この場合、窒素ガスを乖離させるプラズマ励起周波数は13.56MHzとし、高周波出力は50Wとする。また、原料ガスに関し、H2ガスの流量を1000sccmとする。この条件下で5分間程度のプラズマ処理を行えば、厚さが10nm程度のシリコン含有絶縁膜10bが得られる。このようなプラズマ処理により形成されたシリコン含有絶縁膜10b中のSi−H結合の濃度は、シリコン窒化膜10aのそれよりも極めて低いものとなる。つまり、シリコン含有絶縁膜10bの表面に存在する不完全な結合手は、シリコン窒化膜10aの表面に存在する不完全な結合手よりも著しく少ない。
In forming the silicon-containing
また、プラズマ処理(酸素プラズマ又は窒素プラズマへの曝露)に代えて熱処理を行うことにより、熱酸化膜をシリコン含有絶縁膜10bとして形成してもよい。
Alternatively, the thermal oxide film may be formed as the silicon-containing
このようにして表面保護膜10を形成することができる。
In this way, the surface
表面保護膜10の形成後には、図1B(e)に示すように、ゲート電極用の開口部10gを形成する予定の領域に整合する開口部21aを備えたレジストパターン21を表面保護膜10上に形成する。そして、レジストパターン21をマスクとしたドライエッチングを行うことにより、表面保護膜10に開口部10gを形成する。このドライエッチングでは、例えばSF6ガスを用いる。続いて、レジストパターン21を除去する。
After the surface
その後、図1B(f)に示すように、ゲート電極を形成する予定の領域に整合する開口部22aを備えた下層レジストパターン22及び開口部22aより狭い開口部23aを備えた上層レジストパターン23をシリコン窒化膜10上に形成する。
Thereafter, as shown in FIG. 1B (f), a lower layer resist
これらの下層レジストパターン22及び上層レジストパターン23の形成に当たっては、先ず、アルカリ可溶性樹脂(ポリメチルグルタルイミド(PMGI)(例えば、米国マイクロケム社製))を、例えばスピンコート法により塗布し、熱処理することにより、レジスト膜を形成する。更に、感光性レジスト剤(商品名PFI32−A8:住友化学社製)を、例えばスピンコート法により塗布し、熱処理を行うことにより、レジスト膜を形成する。次いで、紫外線露光により幅が0.8μm程度の開口部23aを上層のレジスト膜に形成する。この結果、開口部23aを備えた上層レジストパターン23が得られる。その後、上層レジストパターン23をマスクとして、アルカリ現像液を用いて下層のレジスト膜をウェットエッチングする。この結果、開口部22aを備えた下層レジストパターン22が得られる。これらの処理により、図1B(f)に示すように、庇構造の多層レジストが得られる。
In forming the lower layer resist
下層レジストパターン22及び上層レジストパターン23の形成後、同じく図1B(f)に示すように、開口部22a内にゲート電極6を形成する。ゲート電極6の形成に当たっては、例えば、蒸着法によりNi層を形成し、その上に蒸着法によりAu層を形成する。Ni層の厚さは10nm程度、Au層の厚さは300nm程度とする。
After the formation of the lower resist
次いで、図1B(g)に示すように、加温した有機溶剤を用いてレジストパターン22及び23を除去する。つまり、ゲート電極6の形成でも、例えば蒸着及びリフトオフの技術を用いる。
Next, as shown in FIG. 1B (g), the resist
その後、保護膜及び配線等を形成して、GaN系HEMT(半導体装置)を完成させる。 Thereafter, a protective film, wiring, and the like are formed to complete a GaN-based HEMT (semiconductor device).
このようにして製造されたGaN系HEMTでは、図2(c)に示すように、表面保護膜10が、シリコン窒化膜10a、シリコン含有絶縁膜10b及びシリコン窒化膜10cの3層構造となっている。そして、シリコン窒化膜10a中のSi−H結合の濃度はシリコン窒化膜10cのそれよりも高く、シリコン窒化膜10cの絶縁性はシリコン窒化膜10aのそれよりも高い。従って、化合物半導体領域2の表面のトラップが低減され、また、高い絶縁性を確保することができる。更に、本実施形態では、シリコン窒化膜10aとシリコン窒化膜10cとの間にシリコン含有絶縁膜10bが存在しているため、表面保護膜10中の不完全な結合手が極めて少ない。従って、従来のものと比較して電子のトラップとして機能する部分が極めて少なく、電流コラプスをより効果的に抑制することができる。
In the GaN-based HEMT manufactured in this way, as shown in FIG. 2C, the surface
ここで、シリコン含有絶縁膜10bの特徴について説明する。先ず、酸素プラズマへの暴露により形成された場合の特徴について説明し、次に、窒素プラズマへの曝露により形成された場合の特徴について説明する。
Here, characteristics of the silicon-containing
シリコン窒化膜10aの表面を酸素プラズマに曝すと、活性な酸素原子がシリコン窒化膜10aの表面に到達し、不完全なSi−N結合及びSi−H結合が、結合エネルギが低く安定なSiO、SiO2又はSiONに変化する。このようにして不完全Si−N結合及びSi−H結合が大幅に減少する。
When the surface of the
また、シリコン窒化膜10aの表面を窒素プラズマに曝すと、活性な窒素原子がシリコン窒化膜10aの表面に到達し、不完全なSi−N結合及びSi−H結合が、結合エネルギが低く安定なSiN(窒素リッチ窒化珪素)に変化する。このようにして不完全Si−N結合及びSi−H結合が大幅に減少する。
Further, when the surface of the
また、これらのプラズマ処理によってシリコン含有絶縁膜10bが形成されるだけでなく、残存するシリコン窒化膜10a内部のトラップが低減されるという効果も得られる。上述のように、シリコン窒化膜10aとしては、Si−H濃度が高いものを形成する。これは、化合物半導体領域2の表面に存在する自然酸化膜等の不安定な結合を安定状態に遷移させ、化合物半導体領域2の表面を改質するためでもある。但し、Si−H結合の一部はこのような遷移及び改質に用いられず、そのまま残留する。このような残留したSi−H結合の多くはシリコン窒化膜10aの形成時に後続のプリカーサとの結合により消滅していくが、それでも残留するものもあり、また、この過程で不完全なSi−H結合が生じることもある。そして、この不完全なSi−H結合はトラップとして作用し得る。また、この不完全なSi−H結合の存在に伴って絶縁性が低くなる。このような不完全なSi−H結合が存在していても、シリコン含有絶縁膜10bの形成時に上述のようなプラズマ処理を行うと、活性酸素原子又は活性窒素原子の浸透により、不完全なSi−H結合が安定なSiO、SiN等に変換される。このようにして、シリコン窒化膜10a内部のトラップも低減される。
Moreover, not only the silicon-containing
本願発明者が第1の実施形態に沿ってGaN系HEMTを製造し、シリコン窒化膜10a及び10cについて種々の測定を行ったところ、下記表1に示す結果が得られた。
When the inventors of the present application manufactured a GaN-based HEMT according to the first embodiment and performed various measurements on the
また、熱酸化によりシリコン含有絶縁膜10bを形成した場合の電流コラプスについて調査を行ったところ、図3(c)に示す結果が得られた。なお、図3には、比較のために2つの比較例の結果も示している。図3(a)はシリコン窒化膜10aのみから表面保護膜を構成した場合の結果を示し、図3(b)はシリコン窒化膜10a及び10cのみから表面保護膜を構成した場合の結果を示す。
Further, when the current collapse when the silicon-containing
図3に示すように、シリコン含有絶縁膜10bを含む3層構造の表面保護膜10を用いた場合には、2つの比較例と比較して、電流コラプスを大幅に抑制することができた。
As shown in FIG. 3, when the surface
(第2の実施形態)
次に、第2の実施形態について説明する。図4は、第2の実施形態に係るGaN系HEMT(化合物半導体装置)を製造する方法を工程順に示す断面図である。第2の実施形態では、ゲート電極6に代えてマッシュルーム型のゲート電極を形成する。つまり、柄の部分及び傘の部分を備えたゲート電極を形成する。
(Second Embodiment)
Next, a second embodiment will be described. FIG. 4 is a cross-sectional view showing a method of manufacturing a GaN-based HEMT (compound semiconductor device) according to the second embodiment in the order of steps. In the second embodiment, a mushroom gate electrode is formed instead of the gate electrode 6. That is, a gate electrode having a handle portion and an umbrella portion is formed.
第2の実施形態では、先ず、第1の実施形態と同様にして、シリコン窒化膜10の形成までの処理を行う(図1A(d))。次いで、図4(a)に示すように、ファインゲート用レジストパターン31、下層レジストパターン32及び上層レジストパターン33をシリコン窒化膜10上に形成する。ファインゲート用レジストパターン31には、マッシュルーム型のゲート電極の柄の部分を形成する予定の領域に開口部31aが形成されている。下層レジストパターン32には、ゲート電極の傘の部分を形成する予定の領域に開口部32aが形成されている。上層レジストパターン33には、開口部32aより狭い開口部33aが形成されている。
In the second embodiment, first, similarly to the first embodiment, the processes up to the formation of the
これらのファインゲート用レジストパターン31、下層レジストパターン32及び上層レジストパターン33の形成に当たっては、先ず、ポリメタクリル酸メチル樹脂(PMMA)(例えば、米国マイクロケム社製)を、例えばスピンコート法により塗布し、熱処理を行うことにより、レジスト膜を形成する。次いで、ポリメチルグルタルイミド(PMGI)(例えば、米国マイクロケム社製)を、例えばスピンコート法により塗布し、熱処理を行うことにより、レジスト膜を形成する。その後、ポジ型電子線レジスト剤(例えば、商品名ZEP520−A:日本ゼオン社製)を、例えばスピンコート法により塗布し、熱処理を行うことにより、レジスト膜を形成する。続いて、電子線描画法により幅が0.8μm程度の開口部33aを上層のレジスト膜に形成する。この結果、開口部33aを備えた上層レジストパターン33が得られる。次いで、上層レジストパターン33をマスクとして、アルカリ現像液を用いてその下のレジスト膜をウェットエッチングする。この結果、開口部32aを備えた下層レジストパターン32が得られる。これらの処理により、図4(a)に示すように、庇構造の多層レジストが得られる。更に、電子線描画により最も下方に位置するレジスト膜を加工することにより、幅が0.1μm程度の開口部31aを形成する。この結果、開口部31aを備えたファインゲート用レジストパターン31が得られる。
In forming the fine gate resist
ファインゲート用レジストパターン31、下層レジストパターン32及び上層レジストパターン33の形成後、ファインゲート用レジストパターン31をマスクとしてSF6ガスでシリコン窒化膜10をドライエッチングすることにより、開口部31aに整合する開口部10gを形成する。
After the formation of the fine gate resist
次いで、図4(b)に示すように、開口部33a、32a及び31a内にゲート電極16を形成する。ゲート電極16の形成に当たっては、例えば、蒸着法によりNi層を形成し、その上に蒸着法によりAu層を形成する。Ni層の厚さは10nm程度、Au層の厚さは300nm程度とする。
Next, as shown in FIG. 4B, the
次いで、図4(c)に示すように、加温した有機溶剤を用いてレジストパターン31、32及び33を除去する。つまり、ゲート電極16の形成でも、例えば蒸着及びリフトオフの技術を用いる。
Next, as shown in FIG. 4C, the resist
その後、保護膜及び配線等を形成して、GaN系HEMT(半導体装置)を完成させる。 Thereafter, a protective film, wiring, and the like are formed to complete a GaN-based HEMT (semiconductor device).
このような第2の実施形態によっても第1の実施家体と同様の効果が得られる。また、マッシュルーム型のゲート電極16が設けられているため、高周波特性がより良好なものとなる。
The effect similar to the 1st implementation body is acquired also by such 2nd Embodiment. Further, since the
なお、シリコン窒化膜10a、シリコン含有絶縁膜10b及びシリコン窒化膜10cの厚さは上述のものに限定されないが、
The thicknesses of the
また、第1及び第2の実施形態では、ゲート電極6及び16と化合物半導体領域2との関係に関し、ショットキー構造が採用されているが、図5(a)及び(b)に示すように、MIS(metal-insulator-semiconductor)構造が採用されてもよい。
In the first and second embodiments, a Schottky structure is employed for the relationship between the
また、表面層2dのゲート電極6、16の下方の部分にリセスが形成されていてもよい。
In addition, a recess may be formed in a portion below the
また、ゲート電極6、16が、ソース電極4及びドレイン電極5の中心位置よりもソース電極4側に位置していてもよい。
Further, the
また、基板として炭化シリコン(SiC)基板に代えて、GaN基板、サファイア基板又はシリコン基板等を用いてもよい。また、基板が半絶縁性でなくてもよい。 Further, instead of a silicon carbide (SiC) substrate, a GaN substrate, a sapphire substrate, a silicon substrate, or the like may be used. Further, the substrate may not be semi-insulating.
1:SiC基板
2:化合物半導体領域
3:素子分離領域
4:ソース電極
5:ドレイン電極
6、16:ゲート電極
10:表面保護膜
10a:シリコン窒化膜
10b:シリコン含有絶縁膜
10c:シリコン窒化膜
1: SiC substrate 2: Compound semiconductor region 3: Element isolation region 4: Source electrode 5: Drain electrode 6, 16: Gate electrode 10: Surface
Claims (8)
前記ソース電極と前記ドレイン電極との間の前記化合物半導体積層構造上に、表面保護膜を形成する工程と、
を有し、
前記表面保護膜を形成する工程は、
前記化合物半導体積層構造上に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜の表面に、酸素原子又は窒素原子の少なくとも一方を前記第1の絶縁膜よりも多く含む第2の絶縁膜を形成する工程と、
前記第2の絶縁膜の上方に、前記第1の絶縁膜よりもSi−H結合を少なく含み、前記第1の絶縁膜よりも高い絶縁性を示す第3の絶縁膜を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。 Forming a source electrode, a drain electrode and a gate electrode above the compound semiconductor multilayer structure;
Forming a surface protective film on the compound semiconductor multilayer structure between the source electrode and the drain electrode;
Have
The step of forming the surface protective film includes:
Forming a first insulating film on the compound semiconductor multilayer structure;
Forming a second insulating film containing at least one of oxygen atoms or nitrogen atoms on the surface of the first insulating film more than the first insulating film;
Forming a third insulating film that includes less Si-H bonds than the first insulating film and has higher insulating properties than the first insulating film above the second insulating film;
A method for producing a compound semiconductor device, comprising:
前記化合物半導体積層構造上方に形成されたソース電極、ドレイン電極及びゲート電極と、
前記ソース電極と前記ドレイン電極との間の前記化合物半導体積層構造上に形成された表面保護膜と、
を有し、
前記表面保護膜は、
前記化合物半導体積層構造上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成され、酸素原子又は窒素原子の少なくとも一方を前記第1の絶縁膜よりも多く含む第2の絶縁膜と、
前記第2の絶縁膜の上方に形成され、前記第1の絶縁膜よりもSi−H結合を少なく含み、前記第1の絶縁膜よりも高い絶縁性を示す第3の絶縁膜と、
を有することを特徴とする化合物半導体装置。 Compound semiconductor multilayer structure,
A source electrode, a drain electrode and a gate electrode formed above the compound semiconductor multilayer structure;
A surface protective film formed on the compound semiconductor multilayer structure between the source electrode and the drain electrode;
Have
The surface protective film is
A first insulating film formed on the compound semiconductor stacked structure;
A second insulating film formed on the first insulating film and including at least one of oxygen atoms or nitrogen atoms more than the first insulating film;
A third insulating film formed above the second insulating film, including less Si-H bonds than the first insulating film, and having a higher insulating property than the first insulating film;
A compound semiconductor device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009078904A JP5531432B2 (en) | 2009-03-27 | 2009-03-27 | Compound semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009078904A JP5531432B2 (en) | 2009-03-27 | 2009-03-27 | Compound semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010232452A JP2010232452A (en) | 2010-10-14 |
JP5531432B2 true JP5531432B2 (en) | 2014-06-25 |
Family
ID=43047998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009078904A Active JP5531432B2 (en) | 2009-03-27 | 2009-03-27 | Compound semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5531432B2 (en) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5998446B2 (en) * | 2011-09-29 | 2016-09-28 | 富士通株式会社 | Compound semiconductor device and manufacturing method thereof |
JP5991609B2 (en) * | 2012-02-29 | 2016-09-14 | 住友電工デバイス・イノベーション株式会社 | Manufacturing method of semiconductor device |
JP2014072391A (en) * | 2012-09-28 | 2014-04-21 | Fujitsu Ltd | Compound semiconductor device and manufacturing method of the same |
JP6106908B2 (en) * | 2012-12-21 | 2017-04-05 | 住友電工デバイス・イノベーション株式会社 | Manufacturing method of semiconductor device |
JP6339762B2 (en) * | 2013-01-17 | 2018-06-06 | 富士通株式会社 | Semiconductor device and manufacturing method thereof, power supply device, and high-frequency amplifier |
JP6221345B2 (en) * | 2013-05-17 | 2017-11-01 | 富士通株式会社 | Compound semiconductor device and manufacturing method thereof |
JP6241915B2 (en) * | 2013-07-31 | 2017-12-06 | 住友電工デバイス・イノベーション株式会社 | Manufacturing method of semiconductor device |
WO2016059889A1 (en) * | 2014-10-14 | 2016-04-21 | シャープ株式会社 | Nitride semiconductor device |
JP2016171162A (en) * | 2015-03-12 | 2016-09-23 | 株式会社東芝 | Semiconductor device |
JP6772579B2 (en) * | 2016-06-23 | 2020-10-21 | 富士通株式会社 | Semiconductor devices and methods for manufacturing semiconductor devices |
JP2019175913A (en) * | 2018-03-27 | 2019-10-10 | 住友電工デバイス・イノベーション株式会社 | Manufacturing method of semiconductor device |
JP7367440B2 (en) * | 2019-10-04 | 2023-10-24 | 住友電気工業株式会社 | High electron mobility transistor manufacturing method and high electron mobility transistor |
JP7484479B2 (en) * | 2020-06-19 | 2024-05-16 | 住友電気工業株式会社 | Method for manufacturing semiconductor device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555207A (en) * | 1991-08-29 | 1993-03-05 | Nikko Kyodo Co Ltd | Semiconductor device |
JPH05335345A (en) * | 1992-05-29 | 1993-12-17 | Sharp Corp | Surface protection film of semiconductor element |
JP2004022902A (en) * | 2002-06-18 | 2004-01-22 | Fujitsu Ltd | Method for manufacturing semiconductor device |
JP4385205B2 (en) * | 2002-12-16 | 2009-12-16 | 日本電気株式会社 | Field effect transistor |
JP4385206B2 (en) * | 2003-01-07 | 2009-12-16 | 日本電気株式会社 | Field effect transistor |
JP4179539B2 (en) * | 2003-01-15 | 2008-11-12 | 富士通株式会社 | Compound semiconductor device and manufacturing method thereof |
JP4897948B2 (en) * | 2005-09-02 | 2012-03-14 | 古河電気工業株式会社 | Semiconductor element |
JP5433922B2 (en) * | 2006-05-17 | 2014-03-05 | 富士通株式会社 | Compound semiconductor device |
JP5186776B2 (en) * | 2007-02-22 | 2013-04-24 | 富士通株式会社 | Semiconductor device and manufacturing method thereof |
JP2008218785A (en) * | 2007-03-06 | 2008-09-18 | Oki Electric Ind Co Ltd | Manufacturing method of semiconductor device |
-
2009
- 2009-03-27 JP JP2009078904A patent/JP5531432B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010232452A (en) | 2010-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5531432B2 (en) | Compound semiconductor device and manufacturing method thereof | |
JP5186776B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI496283B (en) | Compound semiconductor device and method of manufacturing the same | |
JP4845872B2 (en) | Semiconductor device having MIS structure and manufacturing method thereof | |
TWI594431B (en) | Compound semiconductor device and method of manufacturing the same | |
JP4973504B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI546864B (en) | Enhancement-mode gan mosfet with low leakage current and improved reliability | |
JP5782947B2 (en) | Semiconductor device and manufacturing method thereof, power supply device, and high-frequency amplifier | |
JP5531434B2 (en) | Compound semiconductor device and manufacturing method thereof | |
JP5723082B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006278812A (en) | Semiconductor device, its fabrication process, substrate for manufacturing semiconductor device, and its production process | |
JP2009164300A (en) | Semiconductor device and manufacturing method thereof | |
JP2011198837A (en) | Semiconductor device and method of manufacturing the same | |
JP2007227884A (en) | Field effect transistor | |
US20110220965A1 (en) | Compound semiconductor device and method of manufacturing the same | |
JP2014199864A (en) | Semiconductor device and method of manufacturing the same | |
TWI653742B (en) | Semiconductor device and method of manufacturing same | |
JP2011181893A (en) | Group iii nitride transistor including highly-conductive source/drain contact, and method of manufacturing the same | |
TWI680503B (en) | Method of manufacturing gate structure for gallium nitride hemt | |
JP5202877B2 (en) | Manufacturing method of semiconductor device | |
JP2006286951A (en) | Method of manufacturing semiconductor device | |
TW201419530A (en) | Compound semiconductor device and method of manufacturing the same | |
JP6241915B2 (en) | Manufacturing method of semiconductor device | |
JP2007329483A (en) | Enhancement mode field effect device, and manufacturing method thereof | |
JP6520197B2 (en) | Compound semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5531432 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |