JP5529809B2 - 電源装置及びそれを用いた電源システム - Google Patents

Description

この発明は、外部機器と通信を行う機能を備えた電源装置及びそれを用いた電源システムに関する。

主スイッチング素子をオン・オフして入力電圧を所定の出力電圧に変換するＤＣ−ＤＣコンバータ等から成る電源装置は、主スイッチング素子のオン時間及びオフ時間を制御する出力電圧制御手段を備えている。従来から、この種の出力電圧制御手段をマイクロコントローラやＤＳＰ等のデジタルプロセッサを用いて構成することによって、出力電圧の制御特性の調整・設定変更を自在に行うことができるインテリジェント性の高い電源装置が実用化されている。

さらに近年、電源装置に外部機器との通信を可能にするための制御回路が上記のデジタルプロセッサ内に併設され、外部機器と制御回路との間で双方向通信を行い、外部機器の側から電力変換部の動作を監視又は制御することを可能にした電源装置や、それを用いた電源システムが実用化されつつある。

電源システムに用いられる通信方式は、代表的なものとして、UART方式（Universal Asynchronous Receiver transmitter）やI2C方式（Inter Integrated
Circuit）が挙げられる。この２つの通信方式は、各方式用の通信モジュールが市販のデジタルプロセッサに標準搭載されている場合が多いことから、比較的採用しやすい方式といえる。

ここで、上記の２つの通信方式を使用した従来の電源システムを説明するため、モデルケースとして、電源装置２台が各々有する制御回路と外部機器１台とを接続し、外部機器から、各電源装置の出力電圧制御手段を含むＤＣ−ＤＣコンバータ等の電力変換部（以下、電力変換部と称す。）の動作を監視又は制御するシステムを考える。まず、UART方式を用いた場合の従来の電源システム１０は、図１６に示すように、電源装置１２（１），１２（２）に、UART方式の通信回路モジュールであるUARTモジュール１４（１），１４（２）を有する制御回路１６（１），１６（２）が各々に設けられる。UARTモジュール１４（１）は、送信用及び受信用に一対のTXD（１），RXD（１）端子を有している。同様に、UARTモジュール１４（２）も、送信用及び受信用に一対のTXD（２），RXD（２）端子を有している。また、グランド側端子であるGND（１），GND（２）端子を有している。

相手方の外部機器１８には、UARTモジュール２０が設けられる。UARTモジュール２０は、独立した２チャンネルの通信を可能にするため、送信用及び受信用に一対のTXD（０１），RXD（０１）端子を有し、それとは別に一対のTXD（０２），RXD（０２）端子を有している。また、グランド側端子であるGND（０）端子を有している。

電源装置１２（１），１２（２）と外部機器１８の接続は、次のように行われる。外部機器１８の送信用のTXD（０１），TXD（０２）端子は、制御回路１６（１），１６（２）の受信用のRXD（１），RXD（２）端子にそれぞれ連結される。外部機器１８の受信用のRXD（０１），RXD（０２）端子は、制御回路１６（１），１６（２）の送信用のTXD（１），TXD（２）端子にそれぞれ連結される。そして、外部機器１８のグランド側端子であるGND（０）端子は、制御回路１６（１），１６（２）のグランド側端子であるGND（１），GND（２）端子にそれぞれ連結される。

UART方式を用いた従来の電源システム１０は、通常は通信情報にアドレス情報を含まず、１対１の単方向通信を個別に行って、電力変換部２１（１），２１（２）の動作を監視又は制御する。

一方、I2C方式を用いた場合の従来の電源システム２２は、図１７に示すように、電源装置２４（１），２４（２）に、I2Cモジュール２６（１），２６（２）を有する制御回路２８（１），２８（２）が各々に設けられる。I2Cモジュール２６（１）は、クロック信号を伝送するSCL（１）端子と、クロック信号に同期してデータ信号を伝送するSDA（１）端子とを一対に有している。同様に、I2Cモジュール２６（２）も、一対のSCL（２），SDA（２）端子を有している。また、グランド側端子であるGND（１），GND（２）端子を有している。相手方の外部機器３０には、上記のI2Cモジュール２６（１），２６（２）と同様の構成のI２Cモジュール２６（０）が設けられ、I２Cモジュール２６（０）は、SCL（０），SDA（０），GND（０）端子を有している。

電源装置２４（１），２４（２）と外部機器３０の接続は、次のように行われる。外部機器３０のSCL（０）端子は、制御回路２８（１），２８（２）のSCL（１），SCL（２）端子にそれぞれ連結される。外部機器３０のSDA（０）端子は、制御回路２８（１），２８（２）のSDA（１），SDA（２）端子にそれぞれ連結される。そして、外部機器３０のグランド側端子であるGND（０）端子は、制御回路２６（１），２６（２）のグランド側端子であるGND（１），GND（２）端子にそれぞれ連結される。

I2C方式は、１台の外部機器３０と２台の電源装置２４（１），２４（２）とが共通のSCLおよびSDAラインで連結され、１対２の双方向通信を行う。従って、あらかじめ電源装置２４（１），２４（２）に識別用のアドレスを付与しておき、SDAラインを通じて送受信されるデータ信号に対象の制御回路を特定するアドレス情報を持たせる。例えば、I2C方式は、PMBus（Power Management Bus）と呼ばれるスイッチング電源制御用の通信方式にも用いられている。I2C方式のデータ信号のフォーマットの一例は、図１８のように規定される。

図１８（ａ）は、外部機器３０から制御回路２８（１），２８（２）に向けて命令等のデータ情報を出力するときのフォーマット例である。外部機器３０は、Startビット、命令等の対象である制御回路２８を特定するアドレス情報（7bit）、外部機器３０からの出力であることを示すＷ（Write）ビットを送信する。そして、対象の制御回路２８が受信したことを示すACK（acknowledge）ビットを受信した後、その電源装置２４に対する命令等であるデータ情報（8bit）を送信する。そして、対象の制御回路２８が受信したことを示すACK（acknowledge）ビットを受信した後、Stopビットを送信する。

図１８（ｂ）は、外部機器３０が制御回路２８（１），２８（２）に対して電圧測定値等のデータ情報を要求するときのフォーマット例である。外部機器３０は、Startビット、要求先の制御回路２８を特定するアドレス情報（7bit）、外部機器３０からの要求であることを示すＲ（Read）ビットを送信する。そして、対象の制御回路２８が受信したことを示すACK（acknowledge）ビットを受信し、返信されたデータ情報（8bit）を受信した後、自己がデータ情報を受信したことを示すACK（acknowledge）ビットを送信し、Stopビットを送信する。

このように、I2C方式を用いた従来の電源システム２２は、図１８のようなアドレス情報を含むデータ信号を用いて１対多の双方向通信を行い、電力変換部３２（１），３２（２）の動作を監視又は制御する。

また、特許文献１に開示されている発明は、上記のI2C方式で通信を行う電源装置とそれを用いて構成された電源システムであり、電源装置（スレーブ）のアドレス設定方法を改善することによって、外部機器（マスタ制御装置）と電源装置とを連結する配線や引き回しを容易にしたものである。

特開２００６−９４６２１号公報

従来のUART方式を用いた電源システム１０の場合、１対１の単方向通信を行うため、電源システム内の電源装置の台数が増えるに従って、通信に必要な通信線の本数が比例的に増加する。高周波の信号が通過するこの種の通信線は、通信線間の容量結合による相互干渉や外来ノイズの影響を受けやすい等の問題があるので、特に配線が長くなるときは、各信号線にグランド線を沿わせたりツイストさせたりして配線しなければならない。例えば、図１６に示すように、１台の外部機器１８と２台の電源装置１２（１），１２（２）を接続する場合、TXD端子同士およびRXD端子同士を連結する通信線が４本あり、さらに各通信線ごとにグランド線を沿わせるために、合計８本の配線が必要になる。従って、電源装置が３台、４台、・・・と増えると、配線が１２本、１６本、・・・というふうに比例的に増加する。従って、１台の外部機器と多数台の電源装置で電源システムを構成する場合、配線が非常に煩雑になるという問題があった。また、電源装置１２のUARTモジュール１６は、安価で入手性のよい汎用マイクロコントローラに標準搭載されたものを使用できるが、外部機器１８が有する独立した多チャンネルのUARTモジュール２０は、汎用マイクロコントローラで実現することは困難である。

また、従来のI2C方式を用いた電源システム２２の場合、電源装置の台数が増えると、上記の電源システム１０のような格別な通信線の増加はない。しかし、上述した通信線間の容量結合による相互干渉等を回避するため、やはり各信号線ごとにグランド線を沿わせるように配線しなければならず、電源装置に対して４本の配線が必要になるため、多数台の電源装置で電源システムを構成する場合に配線が煩雑になるという問題があった。また、I2C方式は、１対多の双方向通信を行うため、上記のように、信号データに電源装置を識別するアドレス情報を持たせなければならない。しかし、図１８に示すように、通常、アドレス情報とデータ情報とが分離独立したフレームで送信され、フレーム内にパリティ等のエラー検出を持たないため、例えば外来ノイズ等の影響でアドレス情報にビットエラーが発生すると、命令等の対象でない電源装置にデータ情報が送信されて誤動作しやすく、通信の信頼性が非常に低いものであった。さらに、I2Cモジュールは、UARTモジュールに比べて高機能の通信モジュールであるため、高価なデジタルプロセッサにしか搭載されていないことが多く、コストの増加を招いていた。

また、特許文献１の発明に係る電源装置及び電源システムはI2C方式で通信を行うので、従来の電源システム２２と同様に、通信線間の容量結合による相互干渉等を回避するための配線の手間の問題、通信の信頼性の問題、通信モジュールのコストの問題などがあった。

この発明は、上記背景技術に鑑みて成されたものであり、安価なUARTモジュールを使用し、少ない配線数で信頼性の高い通信を行うことが可能な電源装置及びそれを用いた電源システムを提供することを目的とする。

請求項１記載の発明は、出力電圧制御手段を有し、入力電圧を所定の出力電圧に変換して出力する電力変換部と、外部機器と双方向通信を行うと共に前記電力変換部の動作を監視又は制御する制御回路とを備えた電源装置であって、前記制御回路は、ハイインピーダンスの入力段を有するデジタルインプット、及び、ハイレベル、ローレベル又はハイインピーダンスに切り替え可能な出力段を有するデジタルアウトプットで構成されたI/Oポートと、ハイインピーダンスの入力段を有する受信用のRXD端子、及びローレベル又はハイインピーダンスの信号を出力可能な出力段を有する送信用のTXD端子が設けられ通信を行うUARTモジュールと、前記I/Oポート、前記UARTモジュール及び前記電力変換部に接続され、メモリに記録されたプログラムを実行して各種の処理や演算を行うＣＰＵと、前記I/Oポート、前記UARTモジュール及び前記ＣＰＵに電源供給する第一の直流電源とを備え、前記デジタルインプット、前記デジタルアウトプット、前記RXD端子及び前記TXD端子が互いに接続され、当該接続点であるINFラインがプルアップ抵抗を介して前記第一の直流電源にプルアップされ、さらに、前記制御回路は、前記INFラインを外部に接続可能にするINF端子と、前記I/Oポート、前記UARTモジュール、前記ＣＰＵ及び前記第一の直流電源の各グランド側端子を共通化して外部に接続可能にするGND端子とを備え、使用に際して、前記制御回路のINF端子及びGND端子が外部機器に連結され、連結されたINFライン及びGNDラインを通じて双方向通信可能に設けられた電源装置である。

前記I/Oポートは、前記デジタルインプット及び前記デジタルアウトプットが一体に構成され、前記ＣＰＵからの指示により、何れかの機能に切り替えられるものであってもよい（請求項２記載の発明）。

また、請求項３記載の発明は、出力電圧制御手段を有し入力電圧を所定の出力電圧に変換して出力する電力変換部と、外部機器と双方向通信を行うと共に前記電力変換回路の動作を監視又は制御する制御回路とを備えた電源装置であって、前記制御回路は、ハイインピーダンスの入力段を有するデジタルインプット、及び、ハイレベル、ローレベル又はハイインピーダンスに切り替え可能な出力段を有するデジタルアウトプットで構成されたI/Oポートと、ハイインピーダンスの入力段を有する受信用のRXD端子、及び、ローレベル又はハイインピーダンスの信号を出力することが可能な出力段を有する送信用のTXD端子が設けられ通信を行うUARTモジュールと、前記I/Oポート、前記UARTモジュール及び前記電力変換部に接続され、メモリに記録されたプログラムを実行して各種の処理や演算を行うＣＰＵと、前記I/Oポート、前記UARTモジュール及び前記ＣＰＵに電源供給する第一の直流電源とを備え、前記デジタルインプット及び前記RXD端子が互いに接続され、当該接続点が第一のプルアップ抵抗を介して前記第一の直流電源にプルアップされると共に、当該接続点が第一のＮＰＮトランジスタのコレクタに接続され、前記デジタルアウトプット及び前記TXD端子が互いに接続され、当該接続点が第二のプルアップ抵抗を介して前記第一の直流電源にプルアップされると共に、当該接続点が第二のＮＰＮトランジスタのベースに接続され、前記第一のＮＰＮトランジスタのベースと前記第二のＮＰＮトランジスタのコレクタとが互いに接続され、その接続点であるINFラインが第三のプルアップ抵抗を介して前記第一の直流電源にプルアップされ、前記第一及び第二のＮＰＮトランジスタのエミッタ同士が互いに接続されてグランド側端子となり、さらに、前記制御回路は、前記INFラインを外部に接続可能にするINF端子と、前記I/Oポート、前記UARTモジュール、前記ＣＰＵ、前記第一の直流電源及び前記第一及び第二のＮＰＮトランジスタの各グランド側端子を共通化して外部に接続可能にするGND端子とを備え、使用に際して、前記制御回路のINF端子及びGND端子が外部機器に連結され、連結されたINFライン及びGNDラインを通じて双方向通信可能に設けられた電源装置である。

前記制御回路は、前記第一の直流電源と絶縁された第二の直流電源が設けられ、前記第一及び第二のＮＰＮトランジスタに代えて、入力側の発光ダイオード及び出力側のフォトトランジスタにより入出力が絶縁された第一及び第二のフォトカプラが設けられ、前記デジタルインプット及び前記RXD端子の接続点が、第一のフォトトランジスタのコレクタに接続され、前記デジタルアウトプット及び前記TXD端子の接続点が、第二の発光ダイオードのアノードに接続され、第一の発光ダイオードのアノードと第二のフォトトランジスタのコレクタとが互いに接続され、その接続点であるINFラインが第三のプルアップ抵抗を介して前記第二の直流電源にプルアップされ、前記第一のフォトトランジスタのエミッタ及び第二の発光ダイオードのカソードが互いに接続されて、前記I/Oポート、前記UARTモジュール、前記ＣＰＵ、及び前記第一の直流電源と共通のグランド側端子となり、前記第一の発光ダイオードのカソード及び第二のフォトトランジスタのエミッタが互いに接続されて、前記第二の直流電源と共通のグランド側端子となり、さらに、前記制御回路は、前記INFラインを外部に接続可能にするINF端子と、前記第二の直流電源及び前記第一の発光ダイオード及び第二のフォトトランジスタのグランド側端子を外部に接続可能にするGND端子とを備えたものであってもよい（請求項４記載の発明）。

また、前記制御回路には、前記第二の直流電源に代えて、外部からの直流電圧の供給を受けるための外部電源接続用のVB端子が設けられ、前記第一の発光ダイオードと前記第二のフォトトランジスタとの接続点であるINFラインが、前記第三のプルアップ抵抗を介して前記VB端子に接続されていてもよい（請求項５記載の発明）。

請求項６記載の発明は、前記請求項１又は２記載の電源装置を１台以上と、当該電源装置が有する前記制御回路と同様の構成を備えた前記外部機器とを備え、前記外部機器と前記電源装置の前記INF端子同士、及び前記外部機器と前記電源装置の前記GND端子同士がそれぞれ連結され、前記電源装置の前記制御回路は、前記外部機器と連結されたINFライン及びGNDラインを通じて双方向通信を行う電源システムである。

個々の前記電源装置の前記INF端子同士が互いに接続され、その接続点と前記外部機器の前記INF端子との間にON/OFFスイッチが挿入され、前記ON/OFFスイッチをオフすることによって前記電源装置の前記電力変換部が動作を一括停止させるものであってもよい（請求項７記載の発明）。

前記ON/OFFスイッチをオンからオフに切り替えたとき、個々の前記電源装置の前記制御回路は、通信を行わない待機状態が解除された時から一定時間を経過しても通信情報が受信されないことを検知して、前記電力変換部の動作を停止させてもよい（請求項８記載の発明）。

あるいは、個々の前記電源装置の前記INF端子ごとにON/OFFスイッチの一端が接続され、個々の前記ON/OFFスイッチの他端同士が互いに接続され、当該他端同士の接続点と前記外部機器の前記INF端子との間にON/OFFスイッチが挿入され、前記ON/OFFスイッチをオフすることによって、対応する前記電源装置の前記電力変換部が動作を停止させるものであってもよい（請求項９記載の発明）。

前記ON/OFFスイッチをオンからオフに切り替えたとき、対応する前記電源装置の前記制御回路は、通信を行わない待機状態が解除された時から一定時間を経過しても通信情報が受信されないことを検知して、前記電力変換部の動作を停止させてもよい（請求項１０記載の発明）。

請求項１１記載の発明は、請求項３又は４記載の電源装置を１台以上と、当該電源装置が有する前記制御回路と同様の構成を備えた前記外部機器とを備え、前記外部機器と前記電源装置の前記INF端子同士、及び前記外部機器と前記電源装置の前記GND端子同士がそれぞれ連結され、前記電源装置の前記制御回路は、前記外部機器と連結されたINFライン及びGNDラインを通じて双方向通信を行う電源システムである。

請求項１２記載の発明は、請求項５記載の電源装置を１台以上と、当該電源装置が有する前記制御回路と同様の構成を備えた前記外部機器とを備え、前記外部機器と前記電源装置の前記INF端子同士、及び前記外部機器と前記電源装置の前記GND端子同士がそれぞれ連結され、前記外部機器及び個々の前記電源装置に設けられた前記VB端子同士が互いに接続され、前記外部機器の前記VB端子及び前記GND端子の間に、前記第一の直流電源と絶縁された第三の直流電源が設けられ、前記電源装置の前記制御回路は、前記外部機器と連結されたINFライン及びGNDラインを通じて双方向通信可能に設けられた電源システムである。

前記外部機器の前記INF端子及び前記GND端子の間にON/OFFスイッチが挿入され、前記ON/OFFスイッチをオンすることによって前記電源装置の前記電力変換部の動作を一括停止させるものであってもよい（請求項１３記載の発明）。

前記ON/OFFスイッチをオフからオンに切り替えたとき、個々の前記電源装置の前記制御回路は、通信を行わない待機状態が解除された時から一定時間を経過しても前記通信情報が受信されないことを検知して、前記電力変換部の動作を停止させてもよい（請求項１４記載の発明）。

前記外部機器の前記TXD端子から出力されて前記INFラインを通じて前記電源装置へ送信される通信フレーム、及び、個々の前記電源装置の前記TXD端子から出力されて前記INFラインを通じて前記外部機器へ送信される通信フレームは、少なくとも１フレーム中に、個々の前記電源装置に付与されているアドレス情報と各種のデータ情報とを含むように構成され、前記電源装置のUARTモジュールは、前記外部機器から自己のアドレスと一致するアドレス情報を含む通信フレームを受信するまで、ＣＰＵの指示により、通信を不能にしてもよい（請求項１５記載の発明）。

この発明の電源装置は、制御回路が一般的なUARTモジュール及びI/Oポート等を組み合わせた構成なので、安価な汎用マイクロコントローラを使用して容易に実現することができる。また、電源装置外部への接続用端子が少なくて済むので（INF端子、GND端子、VB端子）、端子ピン又は端子台を設けるスペースを最小限に抑えることができる。

この発明の電源システムは、外部機器と電源装置との間の配線が少ないので、通信線間の容量結合による相互干渉等の問題を回避するための手間が軽減される。特に、送受信される通信フレームは、１フレーム中にデータ情報とアドレス情報とを含むように構成することで、アドレス情報のビットエラー等による電源システムの誤動作を回避しやすく、通信の信頼性をさらに向上させることができる。

また、この電源システムは、INFラインにON/OFFスイッチを接続することにより、電源装置に入力電源を接続した状態で電力変換部の出力をオン・オフさせるリモートオン・オフ動作を行うことができる。従って、各電源装置にリモートオン・オフ用の端子を新設する必要がないので、電源装置の端子形態（端子の配置、数など）について標準化し易く、業界標準としての確立が容易に可能となる。さらに、通信端子（INF端子）を設けることができない場合でも、上記の優れた通信機能と確実なリモートオン・オフ動作の両方を容易に実現することができる。

この発明の第一実施形態の電源装置をｎ台使用した電源システムを示す回路図である。 第一実施形態の電源システムに使用した外部機器及びｎ個の制御回路の内部構成と接続を示すブロック図である。 図２のUARTモジュールのTXD端子側の出力段の構成を示すブロック図（ａ），（ｂ）、TXD端子が出力する通信フレームのフォーマットを説明する模式図（ｃ）である。 第一実施形態の電源システムが行う通信動作を説明するタイムチャートである。 この発明の第二実施形態の電源システムを示す回路図である。 第二実施形態の電源システムのON/OFFスイッチが切り替わったときの動作の変化を説明するタイムチャート（ａ），（ｂ）である。 この発明の第三実施形態の電源装置をｎ台使用した電源システムを示す回路図である。 図７の電源システムに使用する電源装置の内部構成を示すブロック図である。 図７の電源システムに使用する外部機器の内部構成を示すブロック図である。 第三実施形態の電源システムが行う通信動作を説明するタイムチャートである。 この発明の第四実施形態の電源装置をｎ台使用した電源システムを示す回路図である。 図１１の電源システムに使用した電源装置の内部構成を示すブロック図である。 図１１の電源システムに使用した外部機器の内部構成を示すブロック図である。 図１２の電源装置の変形例に係る内部構成を示すブロック図である。 図１３の外部機器の変形例に係る内部構成を示すブロック図である。 UART方式を用いた従来の電源システムを示すブロック図である。 I2C方式を用いた従来の電源システムを示すブロック図である。 I2C方式のデータ信号のフォーマットを説明する模式図（ａ），（ｂ）である。

以下、この発明の電源装置及びそれを用いた電源システムの第一実施形態について、図１〜図４に基づいて説明する。この実施形態の電源システム４０は、図１に示すように、１つの入力電源４２から電力の供給を受け、ｎ台の負荷４４ごとに所定の電圧及び電流を出力するシステムであり、この中に、第一実施形態の電源装置４６がｎ台と、それらを監視又は制御する外部機器４８が１台使用されている。

ｎ台の電源装置４６は、それぞれ電力変換部５０及び制御回路５２を備えている。以下、説明の便宜のため、ｎ台の電源装置を４６（１），・・，４６（ｋ），・・，４６（ｎ）の符号を付して表わし、その他の関係する各構成についても符号の末尾に電源装置の台数番号である（１），・・，（ｋ），・・，（ｎ）を付して表わす。

電力変換部５０は、例えば、入力電源４２から入力電圧がIN端子に入力され、直流の出力電圧に変換してOUT端子から出力し、負荷４４に電力を供給するＤＣ−ＤＣコンバータであり、マイクロコントローラ等の汎用デジタルプロセッサを用いて構成された図示しない出力電圧制御手段によって制御されている。制御回路５２は、外部機器４８と双方向通信を行うと共に、電力変換部５０の動作を監視又は制御するものである。

制御回路５２（ｋ）は、図２に示すように、I/Oポート５４（ｋ）、UARTモジュール５６（ｋ）、ＣＰＵ５８（ｋ）、図示しない第一の直流電源を備え、その多くの部分が、上記の出力電圧制御手段が設けられたデジタルプロセッサ内に設けられ、その他必要な回路素子をデジタルプロセッサの外部に接続することによって構成されている。

第一の直流電源は、デジタルプロセッサを含む制御回路５２（ｋ）の動作用の電源であり、直流電圧Ｖａ（ｋ）を出力する。

I/Oポート５４（ｋ）は、ハイインピーダンスの入力段を有するデジタルインプット、及び、ハイレベル、ローレベル又はハイインピーダンスに切り替え可能な出力段を有するデジタルアウトプットの機能を備えている。ここでは、デジタルインプットとデジタルアウトプットが一体に構成され、I/Oポート５４（ｋ）の入出力端子はIO（ｋ）端子の一つであり、ＣＰＵ５８（ｋ）の指令によってデジタルインプットとデジタルアウトプットの各機能が相互に切り替えられるようになっている。IO（ｋ）端子は、プルアップ抵抗６０（ｋ）を介して図示しない第一の直流電源の電圧Ｖａ（ｋ）にプルアップされている。

UARTモジュール５６（ｋ）は、UART方式の通信を行うモジュールであり、ハイインピーダンスの入力段を有する受信用のRXD（ｋ）端子と、ローレベル又はハイインピーダンスに切り替え可能な出力段を有する送信用のTXD（ｋ）端子とが設けられている。RXD（ｋ）端子とTXD（ｋ）端子は互いに接続され、上記のプルアップ抵抗６０（ｋ）を介して図示しない第一の直流電源の電圧Ｖａ（ｋ）にプルアップされている。なお、プルアップ抵抗６０（ｋ）は、デジタルプロセッサにプルアップ抵抗が内蔵されているものであれば、これを使用してもよい。

通常のデジタルプロセッサ６１は、搭載されているUARTモジュールの送信側の出力段が、オープンドレイン出力型のものとプッシュプル出力型のものがある。この実施形態のUARTモジュール５６（ｋ）は、TXD（ｋ）端子がローレベル又はハイインピーダンスの信号を出力する必要があるので、オープンドレイン出力型であれば、図３（ａ）に示すようにそのままTXD（ｋ）端子として使用し、プッシュプル出力であれば、図３（ｂ）に示すように、ハイレベルが出力されるのを阻止するダイオード６４を接続する等して使用することができる。

TXD（ｋ）端子が出力する通信フレームは、例えば図３（ｃ）のようにフォーマットされ、Startビット（１bit）、通信情報（8bit）、Parityビット（1bit）、Stopビット（1bit）の合計１１ビットで構成されている。この中の通信情報（8bit）は、命令や監視データ等のデータ情報（5bit）と、命令等の対象である電源装置４６を識別するアドレス情報（3bit）で構成されている。Parityビットは、エラーチェック用のビットである。なお、これらのビット数の構成は、一般的なＵＡＲＴモジュール５６が備えている設定に対して割り当てを行なった一例であり、通信の目的、内容、電源装置の台数、デジタルプロセッサ６２のもつＵＡＲＴモジュール５６の性能などに応じてビット数の増減が可能である。

ＣＰＵ５８（ｋ）は、I/Oポート５４（ｋ）、UARTモジュール５６（ｋ）及び電力変換部５０（ｋ）に接続され、メモリに記録されたプログラムを実行して各種の処理や演算を行う。

上記のように、I/Oポート５４（ｋ）のIO（ｋ）端子と、UARTモジュール５６（ｋ）のRXD（ｋ）端子及び前記TXD（ｋ）端子は互いに接続されており、その接続点であるINFラインが、制御回路５２（ｋ）の外部接続端子であるINF（ｋ）端子に引き出されている。また、I/Oポート５４（ｋ）、UARTモジュール５６（ｋ）、ＣＰＵ５８（ｋ）及び図示しない第一の直流電源などの各グランド電位を共通化したGNDラインが、制御回路５２（ｋ）のもう一つの外部接続端子であるGND（ｋ）端子に引き出されている。

外部機器４８は、図２に示すように、電源装置４６（ｋ）が有する制御回路５２（ｋ）と同様の構成を備えている。以下、外部機器４８の各構成は、符号の末尾に（０）を付し、それぞれI/Oポート５４（０）、UARTモジュール５６（０）、ＣＰＵ５８（０）、プルアップ抵抗６０（０）、IO（０）端子、RXD（０）端子、TXD（０）端子、INF（０）端子及びGND（０）端子と表する。

電源システム４０は、上述したｎ台の電源装置４６（１）〜４６（ｎ）及び外部機器４８で構成され、図１に示すように、電力変換部５０（１）〜５０（ｎ）のIN（１）〜IN（ｎ）端子が入力電源４２の両端に接続され、OUT（１）〜OUT（ｎ）端子ごとに負荷４４（１）〜４４（ｎ）が接続されている。制御回路５２（１）〜５２（ｎ）のINF（１）〜INF（ｎ）端子が互いに接続され、その接続点と外部機器４８のINF（０）端子が通信線であるINFライン６２で連結されている。制御回路５２（１）〜５２（ｎ）のGND（１）〜GND（ｎ）端子も互いに接続され、その接続点と外部機器４８のGND（０）端子が、INFライン６２に沿わせて設けたGNDライン６４で連結されている。また、各制御回路５２には、あらかじめ各電源装置４６を識別するアドレスが付与されている。

次に、この実施形態の電源システム４０の動作を図４に基づいて説明する。ここで、図４のタイムチャートは、上段に、外部機器４８が有するUARTモジュール５６（０）の動作とIO（０）端子の状態の変化を示している。IO（０）端子の欄の「Ｌ」は、デジタルアウトプット設定のローレベルであることを示し、「Ｆ」は、デジタルインプット設定のハイインピーダンスであることを示している。また、図４の下段に、外部機器４８からの命令等の対象となる特定の電源装置４６（ｋ）が有するUARTモジュール５６（ｋ）の動作とIO（ｋ）端子の状態の変化を示している。IO（ｋ）端子の欄の「Ｌ」「Ｆ」については、上記と同様である。また、図４の中段に、INFライン６２のINF電圧V62を波形（ハイレベル又はローレベル）で表わしている。

また、ここでは、外部機器４８と各制御回路５２（１）〜５２（ｎ）との間で行われる通信は、まず、外部機器４８の側から４つの送信フレームを出力し、その後、各制御回路５２（１）〜５２（ｎ）の側から３つの返信フレームを出力するものとする。なお、このフレームの数は一例であり、変更できることは言うまでもない。

通信開始前の待機状態の期間は、外部機器４８のUARTモジュール５６（０）、及び各電源装置４６のUARTモジュール５６（１）〜（ｎ）は、ＣＰＵ５８（１）〜（ｎ）の指令により、RXD（１）〜RXD（ｎ）端子は、信号入力の有無にかかわらず受信機能が無効に設定される。また、外部機器４８のIO（０）端子は「Ｌ」に設定され、各電源装置４６のIO（１）〜IO（ｎ）端子は「Ｆ」に設定される。従って、待機状態の期間は、INF電圧V62が、IO（０）端子の電圧レベルに支配されてローレベルとなる。

外部機器４８は、通信を開始するとき、まず、IO（０）端子を「Ｆ」に切り替えてINF電圧Ｖ６２をハイレベルに反転させる。各制御回路５２は、I/O（１）〜I/O（ｎ）端子を通じてINF電圧V62を観測し、規定の時間taの間ハイレベルが継続したことを検知して、RXD（１）〜RXD（ｎ）端子の受信機能を有効に設定する。そして、外部機器４８は、IO（０）端子を「Ｆ」を切り替えてから規定の時間tb（tb＞ta）の経過後に、TXD（０）端子から第１送信フレームを出力する。この時間tbは、時間taの経過後、RXD（１）〜RXD（ｎ）端子の受信機能を無効から有効に設定変更する遅れ時間（≒時間ta）を考慮して規定されている。

第１送信フレームに含まれる通信情報（８ビット）は、例えば、「電力変換部の電圧を測定して返信せよ」という命令であるデータ情報（５ビット）と、「対象は、特定の電源装置４６（ｋ）である」ことを示すアドレス情報（３ビット）である。第１送信フレームは、各制御回路４６のRXD（１）〜RXD（ｎ）端子の全てで受信された後、自己のアドレスと一致した制御回路５２（ｋ）は、IO（ｋ）端子を「Ｌ」に切り替えてINF電圧V62をローレベルに反転させ、「通信情報を受信した」ことをI/O（０）端子を通じて外部機器４８に知らせる。また、RXD（ｋ）端子の受信機能を無効に設定する。一方、自己のアドレスと一致しなかった制御回路５２は、一定時間通信を行わない。

次に、制御回路５２（ｋ）は、第２送信フレームを受信する準備ができると、IO（ｋ）端子を「Ｆ」に切り替えてINF電圧V62をハイレベルに反転させ、「準備ができた」ことをI/O（０）端子を通じて外部機器４８に知らせ、さらに時間tc経過後、RXD（ｋ）端子の受信機能を有効に設定する。そして、外部機器４８は、IO（ｋ）端子が「Ｆ」に切り替わったことを認識し、規定の時間td（td＞tc）の経過後に、TXD（０）端子から第２送信フレームを出力する。この時間tdは、RXD（ｋ）端子の受信機能を無効から有効に変更する遅れ時間（≒時間tc）を考慮して規定されている。

第２送信フレームに含まれる通信情報（８ビット）は、例えば、「電圧の測定点は電源回路のＡ点である」ことを示す上位５ビットであるデータ情報（５ビット）と、「対象は、特定の電源装置４６（ｋ）である」ことを示すアドレス情報（３ビット）である。第２送信フレームをRXD（ｋ）端子を通じて受信した制御回路５２（ｋ）は、IO（ｋ）端子を「Ｌ」に切り替えてINF電圧V62をローレベルに反転させ、「通信情報を受信した」ことをI/O（０）端子を通じて外部機器４８に知らせる。

以降、制御回路５２（ｋ）は、第３、第４送信フレームを受信する準備ができると、第２送信フレームのときと同様の通信動作を繰り返し、第４送信フレームまでの受信を完了させる。

第３送信フレームに含まれる通信情報（８ビット）は、例えば、「電圧の測定点は電源回路のＡ点である」ことを示す下位５ビットであるデータ情報（５ビット）と、「対象は、特定の電源装置４６（ｋ）である」ことを示すアドレス情報（３ビット）である。従って、第２、第３送信フレームの各データ情報を組み合わせることで、１セットのデータ情報（１０ビット）が構成される。 第４送信フレームに含まれる通信情報（８ビット）は、例えば、データ送受信のエラーを検出するためのチェックサムであって、第１〜第３送信フレームのデータ情報を合計したものの下位５ビットであるデータ情報（５ビット）と、「対象は、特定の電源装置４６（ｋ）である」ことを示すアドレス情報（３ビット）である。制御回路５２（ｋ）は、このチェックサムと前３回の通信で実際に受信した内容とが一致しない場合は、通信エラーとして処理する。ここでは、通信エラーに対する処理方法についての説明は、省略する。

第１〜第４送信フレームを受信した制御回路５２（ｋ）は、外部機器４８の命令に従い、電力変換部５０（ｋ）と連携して電源回路のＡ点電圧の測定値を取得する。

次に、制御回路５２（ｋ）は、取得した測定値を返信する準備ができると、まず、IO（ｋ）端子を「Ｆ」に切り替えてINF電圧Ｖ６２をハイレベルに反転させる。外部機器４８は、I/O（０）端子を通じてINF電圧V62を観測し、規定の時間tｅの間ハイレベルが継続したことを検知して、RXD（０）端子の受信機能を有効に設定する。そして、制御回路５２（ｋ）は、IO（ｋ）端子を「Ｆ」に切り替えた後、規定の時間tf（tf＞te）の経過後に、TXD（ｋ）端子から第１返信フレームを出力する。この時間tfは、RXD（０）端子の受信機能を無効から有効に変更する遅れ時間（≒時間te）を考慮して規定されている。

第１返信フレームに含まれる通信情報（８ビット）は、例えば、「Ａ点電圧の測定値」の上位５ビットであるデータ情報（５ビット）と、「対象は、特定の電源装置４６（ｋ）である」ことを示すアドレス情報（３ビット）である。

外部機器４８は、第１返信フレームの受信が完了すると受信機能を無効にし、その直後に制御回路５２（ｋ）がIO（ｋ）端子を「Ｌ」に切り替えてINF電圧V62をローレベルに反転させる。

次に、制御回路５２（ｋ）は、第２、第３返信フレームを送信する準備ができると、第１返信フレームのときと同様の通信動作を繰り返し、第３フレームまでの返信を完了させ、る。

第２返信フレームに含まれる通信情報（８ビット）は、「電圧の測定点は電源回路のＡ点である」という引数の下位５ビットであるデータ情報（５ビット）と、「対象は、特定の電源装置４６（ｋ）である」ことを示すアドレス情報（３ビット）である。従って、第１、第２返信フレームの各データ情報を組み合わせることで、１セットのデータ情報（１０ビット）が構成される。

第３返信フレームに含まれる通信情報（８ビット）は、例えば、データ送受信のエラーを検出するためのチェックサムであって、第１、第２送信フレームのデータ情報を合計したものの下位５ビットであるデータ情報（５ビット）と、「対象は、特定の電源装置４６（ｋ）である」ことを示すアドレス情報（３ビット）である。外部機器４８は、このチェックサムと前２回の通信で実際に受信した内容とが一致しないときは、通信エラーとして処理を行う。

外部機器４８が第１〜第３返信フレームを受信すると、一通りの通信が終了し、上述した通信開始前の待機状態に戻る。待機状態に戻るときは、INF電圧V62がローレベルになるのと同時、又はローレベルになった後のタイミングで、制御回路５２（ｋ）が、INF電圧V62の電圧レベルの監視を開始する。

以上説明したように、この実施形態の電源装置４６は、制御回路５２が一般的なUARTモジュール５６及びI/Oポート５４等を組み合わせた構成なので、安価な汎用デジタルプロセッサを使用して容易に実現することができる。また、外部出力がINF端子とGND端子の２つだけなので、端子ピン又は端子台を設けるスペースを最小限に抑えることができる。

また、この実施形態の電源システム４０は、外部機器４８と電源装置４６との通信を行う配線が少なくて済むので（INFライン６２とGNDライン６４の２つ）、通信線間の容量結合による相互干渉等の問題を回避するための手間が軽減される。特に、送受信される通信フレームは、１フレーム中にデータ情報とアドレス情報とParityビットを含むように構成するため、フレームのデータ信頼性が高く、さらにチェックサムによるエラーチェックも行うので、通信全体における信頼性が高く、電源システム４０の誤動作が起こりにくい。

次に、この発明の電源システムの第二実施形態について、図５、図６に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。第二実施形態の電源システム７０は、上記の電源システム４０の構成に加え、INFライン６２にON/OFFスイッチ７２を新設したものであり、その他の構成は同じである。ON/OFFスイッチ７２は、各電源装置４６の電力変換部５０を起動・停止させるリモートオン・オフ機能を実現するための双方向導通型のスイッチであり、図５に示すように、各電源装置４６のINF（１）〜INF（ｎ）端子を互いに接続した接続点と外部機器４８のINF（０）端子とを連結するINFライン６２の途中に挿入され、INFライン６２を断続することができる。通常は、オペレータが操作しやすいように、外部機器４８の近傍に設置することが好ましい。あるいは、外部機器４８の内部に設けてもよい。

次に、電源システム７０の動作を説明する。図６（ａ）のタイムチャートは、入力電源４２が各電力変換部５０のIN（１）〜IN（ｎ）端子に各々接続された状態で、ON/OFFスイッチ７２がオフからオンに切り替えられたときの動作を示している。ここで、INF電圧V62aは、ON/OFFスイッチ７２を挟んで外部機器４８側のINFライン６２ａの電圧であり、INF電圧V62bは、ON/OFFスイッチ７２を挟んで各制御回路５２側のINFライン６２ｂの電圧である。また、電圧Voutは、各電力変換部５０のOUT端子に発生する出力電圧であり、ハイレベルは出力オン、ローレベルは出力オフを表わしている。

ON/OFFスイッチ７２がオフのときは、図４の待機状態と同様の状態であり、外部機器４８と制御回路５２（１）〜５２（ｎ）のUARTモジュール５６（０）〜５６（ｎ）が、受信無効に設定されている。外部機器４８側のINF電圧V62aは、I/O（０）端子は「Ｌ」に設定されているのでローレベルになっている。一方、各制御回路５２側のINF電圧V62bは、INF（１）〜INF（ｎ）端子に接続されている何れの端子（I/O，RXD，TXD端子）もハイインピーダンスなので、プルアップ抵抗６０（１）〜（ｎ）によりハイレベルになっている。そして、各制御回路５２（１）〜５２（ｎ）は、I/O（１）〜I/O（ｎ）端子を通じてINF電圧V62bを観測し、ハイレベルであること検知して電力変換部５０（１）〜５０（ｎ）の動作を停止させ、出力オフとなっている。

この状態からON/OFFスイッチ７２をオンに切り替えると、ハイレベルだったINF電圧V62bが、外部機器４８のIO（０）端子の電圧レベルに支配されてローレベルとなる。すると、制御回路５２（１）〜５２（ｎ）は、INF電圧V62bがローレベルであることを検知し、所定時間ty経過後に電力変換回路５０（１）〜５０（ｎ）の動作を開始させ、出力オンにする。

一方、図６（ｂ）のタイムチャートは、出力オンの状態でON/OFFスイッチ７２がオフに切り替えられたときの動作を示している。ON/OFFスイッチ７２をオフに切り替えると、ローレベルだったINF電圧V62bが、プルアップ抵抗６０（１）〜（ｎ）によりハイレベルになる。すると、各制御回路５２（１）〜５２（ｎ）は、INF電圧V62bがハイレベルであることを検知し、規定の時間tzの経過後に電力変換回路５０（１）〜５０（ｎ）の動作を停止させ、出力オフになる。この時間tzは、図４に示す第１送信フレームの送信が完了するまでの時間txよりも長く規定されており、従って、各制御回路５２（１）〜５２（ｎ）は、時間txを経過しても第１送信フレームが受信されないことを検知することによって、ON/OFFスイッチ７２をオフして出力をオフさせようとする図６（ｂ）の動作と、図４の通信動作とを明確に区別することができる。

以上説明したように、この実施形態の電源システム７０は、INFライン６２にON/OFFスイッチ７２を挿入することにより、各電力変換部５０（１）〜５０（ｎ）の出力をオン・オフさせるリモートオン・オフ動作を行うことができる。従って、各電源装置４６（１）〜（ｎ）にリモートオン・オフ用の端子を新設する必要がなく、電源装置の端子形態（端子の配置、数など）を業界標準に準拠させつつ、上記の優れた通信機能と確実なリモートオン・オフ動作の両方を容易に実現することができる。

なお、電源システム７０は、１つのON/OFFスイッチ７２で各電源装置４６のリモートオン・オフを一括して行なう構成であるが、ON/OFFスイッチ７２を各電源装置４６のINF端子の直近に個別に設ける構成にすることで、個々のON/OFFスイッチ７２に対応するスイッチ電源装置４６ごとにリモートオン・オフを行なうことが可能になる。この場合の電源装置４６の動作は、図６で説明した上記の動作と同様である。

次に、この発明の電源装置とそれを用いた電源システムの第三実施形態について、図７〜図１０に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。この実施形態の電源システム７４は、図１の電源システム４０において、電源装置４６（１）〜４６（ｎ）及び外部機器４８に代えて、第三実施形態の電源装置７６（１）〜７６（ｎ）及び外部機器７８が設けられ、さらに、INFライン６２とGNDライン６４の間にON/OFFスイッチ８０が新設された構成を有している。その他の構成及び接続は同じである。

ｎ台の電源装置７６は、新たな制御回路８２（ｋ）と、上記と同様の電力変換部５０（ｋ）とを備えている。制御回路８２（ｋ）は、図８に示すように、デジタルインプット８４（ｋ）及びデジタルアウトプット８６（ｋ）を有した新たなI/Oポート８８（ｋ）と、上記と同様のUARTモジュール５６（ｋ）、ＣＰＵ５８（ｋ）及び、図示しない第一の直流電源を備えている。第一の直流電源は、制御回路８２（ｋ）の動作用の電源であり、直流電圧Ｖａ（ｋ）を出力する。

I/Oポート８８（ｋ）には、ハイインピーダンスの入力段を有するデジタルインプット８４（ｋ）と、ハイレベル、ローレベル又はハイインピーダンスに切り替え可能な出力段を有するデジタルアウトプット８６（ｋ）が独立して設けられ、各々の入力又は出力端子として、I（ｋ）端子とO（ｋ）端子が設けられている。I（ｋ）端子は、第一のプルアップ抵抗９０（ｋ）を介して図示しない第一の直流電源の電圧Va（ｋ）にプルアップされ、O（ｋ）端子は、第二のプルアップ抵抗９２（ｋ）を介して第一直流電源の電圧Va（ｋ）にプルアップされている。

UARTモジュール５６（ｋ）は、上記のように、ハイインピーダンスの入力段を有する受信用のRXD（ｋ）端子と、ローレベル又はハイインピーダンスの信号を出力することが可能な出力段を有する送信用のTXD（ｋ）端子とが設けられている。RXD（ｋ）端子は、第一のプルアップ抵抗９０（ｋ）を介して第一の直流電源の電圧Va（ｋ）にプルアップされ、TXD（ｋ）端子は、第二のプルアップ抵抗９２（ｋ）を介して第一の直流電源の電圧Ｖａ（ｋ）にプルアップされている。TXD（ｋ）端子が出する通信フレームは、図３（ｃ）と同様にフォーマットされ、Startビット（１bit）、通信情報（8bit）、Parityビット（1bit）、Stopビット（1bit）の合計１１ビットで構成されている。この中の通信情報（8bit）は、命令や監視データ等のデータ情報（5bit）と、命令等の対象である電源装置７６を識別するアドレス情報（3bit）で構成されている。

I（ｋ）端子とRXD（ｋ）端子の接続点には、第一のＮＰＮトランジスタ９４（ｋ）のコレクタが接続され、O（ｋ）端子とTXD（ｋ）端子の接続点には、第二のＮＰＮトランジスタ９６（ｋ）のベースが接続されている。第一のＮＰＮトランジスタ９４（ｋ）のベースと第二のＮＰＮトランジスタ９６（ｋ）のコレクタは互いに接続され、その接続点が第三のプルアップ抵抗９８（ｋ）を介して第一の直流電源にプルアップされている。第一及び第二のＮＰＮトランジスタ９４（ｋ），９６（ｋ）のエミッタは、互いに接続されてグランド側端子となっている。そして、第一のＮＰＮトランジスタ９４（ｋ）のベースと第二のＮＰＮトランジスタ９６（ｋ）のコレクタの接続点であるINFラインが、制御回路８２（ｋ）の外部接続端子であるINF（ｋ）端子に引き出されている。また、I/Oポート８８（ｋ）、UARTモジュール５６（ｋ）、ＣＰＵ５８（ｋ）、図示しない第一の直流電源、及び第一及び第二のＮＰＮトランジスタ９４（ｋ），９６（ｋ）のエミッタなどの各グランド側端子を共通化したGNDラインが、制御回路８２（ｋ）のもう一つの外部接続端子であるGND（ｋ）端子に引き出されている。

外部機器７８は、図９に示すように、電源装置７６（ｋ）が有する制御回路８２（ｋ）と同様の構成を備えている。以下、外部機器７８の各構成は、符号の末尾に（０）を付し、それぞれデジタルインプット８４（０）、デジタルアウトプット８６（０）、I/Oポート８８（０）、UARTモジュール５６（０）、ＣＰＵ５８（０）、第一、第二及び第三のプルアップ抵抗９０（０），９２（０）９８（０）、第一及び第二のＮＰＮトランジスタ９４（０），９６（０）、I（０）端子、O（０）端子、RXD（０）端子、TXD（０）端子、INF（０）端子及びGND（０）端子と表する。

電源システム７４は、上述したｎ台の電源装置７６（１）〜７６（ｎ）及び外部機器７８で構成され、図７に示すように、制御回路８２（１）〜８２（ｎ）のINF（１）〜INF（ｎ）端子が互いに接続され、その接続点と外部機器７８のINF（０）端子とが通信線であるINFライン６２で連結されている。制御回路８２（１）〜８２（ｎ）のGND（１）〜GND（ｎ）端子も互いに接続され、その接続点と外部機器７８のGND（０）端子が、INFライン６２に沿わせて設けたGNDライン６４で連結されている。また、各制御回路８２には、あらかじめ各電源装置７６を識別するアドレスが付与されている。

ON/OFFスイッチ８０は、各電源装置７６の電力変換部５０を起動・停止させるリモートオン・オフ機能を実現するためのスイッチであり、図７に示すように、INFライン６２とGNDライン６４の間に接続され、INFライン６２をGNDライン６４に短絡・開放することができる。通常は、オペレータが操作しやすいように、外部機器７８の近傍に設置することが好ましい。あるいは、外部機器７８の内部に設けてもよい。

次に、この実施形態の電源システム７４において、ON/OFFスイッチ８０がオフにされている状態（出力オンの状態）で通信が行われる動作を、図１０に基づいて説明する。ここで、図１０のタイムチャートは、上段に、外部機器７８が有するUARTモジュール５６（０）の動作とO（０）端子の状態の変化を示している。O（０）端子の欄の「Ｌ」は、デジタルアウトプットがローレベルであることを示し、「Ｆ」は、デジタルアウトプットがハイインピーダンスであることを示している。また、図１０の下段に、外部機器７８からの命令等の対象となる特定の電源装置８２（ｋ）が有するUARTモジュール５６（ｋ）の動作とO（ｋ）端子の状態の変化を示している。O（ｋ）端子の欄の「Ｌ」「Ｆ」については、上記と同様である。また、図１０の中段に、INFライン６２のINF電圧V62を波形（ハイレベル又はローレベル）で表わしている。

また、外部機器７８と各制御回路８２（１）〜８２（ｎ）との間で行われる通信は、図４と同様に、外部機器７８の側から４つの送信フレームを出力し、その後、各制御回路８２（１）〜８２（ｎ）の側から３つの返信フレームを出力するものとする。

通信開始前の待機状態の期間は、外部機器７８のUARTモジュール５６（０）、及び各電源装置７６のUARTモジュール５６（１）〜（ｎ）は、ＣＰＵ５８（０）〜（ｎ）の指令により、RXD（０）〜RXD（ｎ）端子は、信号入力の有無にかかわらず受信機能が無効に設定される。また、外部機器７８のO（０）端子は「Ｌ」に設定され、各電源装置７６のO（１）〜O（ｎ）端子も「Ｌ」に設定される。従って、待機状態の期間は、第二のＮＰＮトランジスタ９６（０）〜９６（ｎ）がオフし、INF電圧V62がハイレベルとなる。

外部機器７８は、通信を開始するとき、まず、O（０）端子を「Ｆ」に切り替えて第二のＮＰＮトランジスタ９６（０）をオンさせ、INF電圧V62をローレベルに反転させる。各制御回路８２は、INF電圧V62がローレベルに転じたことを第一のＮＰＮトランジスタ９４（１）〜（ｎ）がオフしてI（１）〜I（ｎ）端子がハイレベルに転じたことよって認識し、INF電圧V62が規定の時間taの間ローレベルを継続した時点で、RXD（１）〜RXD（ｎ）端子の受信機能を有効に設定する。そして、外部機器７８は、O（０）端子を「Ｆ」を切り替えた後、規定の時間tb（tb＞ta）の経過後に、TXD（０）端子から第１送信フレームを出力する。この時間tbは、RXD（１）〜RXD（ｎ）端子の受信機能を無効から有効に変更する遅れ時間（≒時間ta）を考慮して規定されている。第１送信フレームに含まれる通信情報（８ビット）は、上記と同様に、データ情報（５ビット）とアドレス情報（３ビット）である。

この電源システム７４の場合、図４で説明した電源システム４０の場合と異なり、TXD(0)端子が出力した第１送信フレームは、第二のＮＰＮトランジスタ９６（０）によってハイレベルとローレベルのロジックが反転し、反転した状態でINFライン６２を通じてINF（１）〜INF（ｎ）端子に到達し、第一のＮＰＮトランジスタ９４（１）〜９４（ｎ）によって再度ロジックが反転して復元され、RXD（１）〜（ｎ）端子に入力される。

第１送信フレームは、各制御回路８２のRXD（１）〜RXD（ｎ）端子の全てで受信された後、自己のアドレスと一致した制御回路８２（ｋ）は、O（ｋ）端子を「Ｆ」に切り替える。すると、第二のＮＰＮトランジスタ９６（０），９６（ｋ）がオン状態になり、INF電圧V62は、外部機器７８と制御回路８２（ｋ）の双方からの支配を受け、ローレベルに保持されることになる。

その後、外部機器７８はO（０）端子を「Ｌ」に切り替え、第二のＮＰＮトランジスタ９６（０）をオフさせる。これにより、INFライン６２は、制御回路８２（ｋ）の電圧レベルだけに支配されることになる。また、外部機器７８は、O（０）端子を「Ｌ」に切り替えるのと同時に、デジタルインプット８４（０）の状態を観測する。制御回路８２（ｋ）が第一送信フレームを正常に受信したとすれば、INF電圧V62はローレベルとなり、第一のＮＰＮトランジスタ９４（０）がオフし、I（０）端子がハイレベルを示す。従って、外部機器７８は、I（０）端子がハイレベルであること認識することで、制御回路８２（ｋ）が第１送信フレームを受信したことを知ることができる。

その後、制御回路８２（ｋ）は、O（ｋ）端子を「Ｌ」に切り替えて第二のＮＰＮトランジスタ９６（ｋ）をオフさせ、INF電圧V62をハイレベルに反転させる。一方、自己のアドレスと一致しなかった制御回路８２は、一定時間通信を行わない。

次に、制御回路８２（ｋ）は、第２送信フレームを受信する準備ができると、O（ｋ）端子を「Ｆ」に切り替えてINF電圧V62をローレベルに反転させて「準備ができた」ことをI（０）端子を通じて外部機器７８に知らせ、さらに時間tc後に、RXD（ｋ）端子の受信機能を有効に設定する。そして、外部機器７８は、O（ｋ）端子が「Ｆ」に切り替わったことを認識し、規定の時間td（td＞tc）の経過後に、TXD（０）端子から第２送信フレームを出力する。この時間tdは、RXD（ｋ）端子の受信機能を無効から有効に変更する遅れ時間（≒時間tc）を考慮して規定されている。

第２送信フレームに含まれる通信情報（８ビット）も、上記と同様に、データ情報（５ビット）とアドレス情報（３ビット）である。第２送信フレームをRXD（ｋ）端子を通じて受信した制御回路８２（ｋ）は、IO（ｋ）端子を「Ｌ」に切り替える。すると、第二のＮＰＮトランジスタ９６（０），９６（ｋ）がオン状態になり、INF電圧V62は、外部機器７８と制御回路８２（ｋ）の双方からの支配を受け、ローレベルに保持されることになる。

その後、外部機器７８は、O（０）端子を「Ｌ」に切り替えて第二のＮＰＮトランジスタ９６（０）をオフさせる。これにより、INFライン６２は、制御回路８２（ｋ）の電圧レベルだけに支配されることになる。また、外部機器７８は、O（０）端子を「Ｌ」に切り替えるのと同時に、デジタルインプット８４（０）の状態を観測する。制御回路８２（ｋ）が第２送信フレームを正常に受信したとすれば、INF電圧V62はローレベルとなり、第一のＮＰＮトランジスタ９４（０）がオフし、I（０）端子がハイレベルを示す。従って、外部機器７８は、I（０）端子がハイレベルであること認識することで、制御回路８２（ｋ）が第２送信フレームを受信したことを知ることができる。その後、制御回路８２（ｋ）は、O（ｋ）端子を「Ｌ」に切り替えて第二のＮＰＮトランジスタ９６（ｋ）をオフさせ、INF電圧V62をハイレベルに反転させる。

以降、制御回路８２（ｋ）は、第３、第４送信フレームを受信する準備ができると、第２送信フレームのときと同様の通信動作を繰り返し、第４送信フレームまでの受信を完了させる。第３、第４送信フレームに含まれる通信情報（８ビット）も、上記と同様に、それぞれデータ情報（５ビット）とアドレス情報（３ビット）である。

第１〜第４送信フレームを受信した制御回路８２（ｋ）は、外部機器７８の命令に従い、指定された処理、例えば、電源回路のＡ点電圧の測定値を取得する処理を行う。

次に、制御回路８２（ｋ）は、上記の測定値等のデータ情報を含む第１返信情報を送信する準備ができると、まず、O（ｋ）端子を「Ｆ」に切り替えてINF電圧V62をローレベルに反転させる。外部機器７８は、INF電圧V62がローレベルに転じたことを第一のＮＰＮトランジスタ９４（０）がオフしてI（０）端子がハイレベルに転じたことよって認識し、INF電圧V62が規定の時間teの間ローレベルを継続した時点で、RXD（０）端子の受信機能を有効に設定する。そして、制御回路８２（ｋ）は、O（ｋ）端子を「Ｆ」に切り替えた後、規定の時間tf（tf＞te）の経過後に、TXD（ｋ）端子から第１返信フレームを出力する。この時間tfは、RXD（０）端子の受信機能を無効から有効に変更する遅れ時間（≒時間te）を考慮して規定されている。第１返信フレームに含まれる通信情報（８ビット）は、上記と同様に、データ情報（５ビット）と、アドレス情報（３ビット）である。第１返信フレームの送信が完了すると、制御回路８２（ｋ）はO（ｋ）端子を「Ｌ」に切り替え、INF電圧V62をハイレベルに反転させる。

次に、制御回路７８（ｋ）は、第２、第３返信フレームを送信する準備ができると、第１返信フレームのときと同様の通信動作を繰り返し、第３フレームまでの返信を完了させ、る。第２、第３返信フレームに含まれる通信情報（８ビット）も、上記と同様に、それぞれデータ情報（５ビット）とアドレス情報（３ビット）である。

外部機器７８が第１〜第３返信フレームを受信すると、一通りの通信が終了し、上述した通信開始前の待機状態に戻る。待機状態に戻るときは、INF電圧V62がハイレベルになるのと同時、又はハイレベルになった後のタイミングで、制御回路８２（ｋ）は、INF電圧V62の電圧レベルの監視を開始する。

ON/OFFスイッチ８０を用いたリモートオン・オフ動作は、ON/OFFスイッチ８０をオンすることによって出力をオフするので、図５、図６で説明した電源システム７０と出力オン・オフのロジックが反対になるものの、図６とほぼ同様の動作により、各電源装置５０の出力を確実にオン・オフさせることができる。また、図１０に示す第１送信フレームの送信が完了するまでの時間txを考慮して出力オフのタイミング（時間tz）を設定することによって、ON/OFFスイッチ８０をオフして出力をオフさせようとする動作と、図１０の通信動作とを明確に区別することができる点についても同様である。

以上説明したように、この実施形態の電源装置７６及び電源システム７４によれば、上述した電源装置４６及び電源システム４０と同様の優れた作用効果を得ることができる。さらに、電源装置４６は、第一及び第二のＰＮＰトランジスタ９４，９６のバッファ作用により、I/Oポート８８やUARTモジュール５６のシンク電流が大幅に低減され、INFライン６２を駆動する能力が高くなるので、特に多数台の電源装置を使用して電源システムを構築する場合に有利である。

また、電源システム７４は、ON/OFFスイッチ８０をオン・オフすることによって、電力変換部５０の出力を確実にオン・オフさせることができる。従って、上記の電源システム７０と同様に、優れた通信機能とリモートオン・オフ機能の両方を容易に実現することができる。さらに、この電源システム７４の場合は、ON/OFFスイッチ８０は、INFライン６２からGNDライン６４に向かう一方向にのみ導通可能な半導体スイッチを使用できるという利点がある。上記の電源システム７０の場合は、ON/OFFスイッチ７２は双方向に電流が流れるので、例えば複数個の半導体スイッチ素子を組み合わせる等して双方向に導通可能なスイッチを構成しなければならない。また、ON/OFFスイッチ７２の両端の電位が変動するため、各半導体スイッチ素子の駆動回路に一定の工夫が求められる。しかし、この電源システム７４乃場合、ON/OFFスイッチ８０を１個のバイポーラトランジスタでシンプルに構成することができ、且つ、一端がGNDライン６４に接続されるので、当該バイポーラトランジスタのオン・オフ駆動も容易である。

次に、この発明の電源装置とそれを用いた電源システムの第四実施形態について、図１１〜図１３に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。この実施形態の電源システム１００は、第三実施形態の電源システム７４において、電源装置７６（１）〜７６（ｎ）及び外部機器７８に代えて、新たな電源装置１０２（１）〜１０２（ｎ）及び外部機器１０４が設けられ、さらに、後述するVBライン１２２に直流電圧Vbを供給する第三の直流電源１０６が新設された構成になっている。

ｎ台の電源装置１０２は、新たな制御回路１０８（ｋ）、と上記の電力変換部５０（ｋ）とを備えている。制御回路１０８（ｋ）は、図１２に示すように、上記の制御回路７６（ｋ）と同様に、デジタルインプット８４（ｋ）及びデジタルアウトプット８６（ｋ）を有するI/Oポート８８（ｋ）、UARTモジュール５６（ｋ）、ＣＰＵ５８（ｋ）及び、図示しない第一の直流電源を備えている。第一の直流電源は、制御回路１０８（ｋ）の動作用の電源であり、直流電圧Ｖａ（ｋ）を出力する。

I/Oポート８８（ｋ）は、デジタルインプット８４（ｋ）及びデジタルアウトプット８６（ｋ）の入力端子であるI（ｋ）端子及び出力端子であるO（ｋ）端子を備えている。I（ｋ）端子が第一のプルアップ抵抗９０（ｋ）を介して図示しない第一の直流電源の電圧Va（ｋ）にプルアップされている構成と、O（ｋ）端子が第二のプルアップ抵抗９２（ｋ）を介して第一直流電源の電圧Va（ｋ）にプルアップされている構成についても、上記制御回路８２と同様である。

UARTモジュール５６（ｋ）は、受信用のRXD（ｋ）端子と送信用のTXD（ｋ）端子とが設けられている。RXD（ｋ）端子が第一のプルアップ抵抗９０（ｋ）を介して第一の直流電源の電圧Va（ｋ）にプルアップされている構成と、TXD（ｋ）端子が第二のプルアップ抵抗９２（ｋ）を介して第一の直流電源の電圧Ｖａ（ｋ）にプルアップされている構成についても、上記制御回路８２と同様である。

この制御回路１０８（ｋ）は、上記制御回路８２の第一及び第二のＮＰＮトランジスタ９４（ｋ），９６（ｋ）に代えて、入力側の発光ダイオード及び出力側のフォトトランジスタを有する第一及び第二のフォトカプラ１１０（ｋ），１１２（ｋ）が設けられている。第一のフォトカプラ１１０（ｋ）は、入力側の第一の発光ダイオード１１４（ｋ）と出力側の第一のフォトトランジスタ１１６（ｋ）で構成され、入出力が絶縁されている。第二のフォトカプラ１１２も、入力側の第二の発光ダイオード１１８（ｋ）と出力側の第二のフォトトランジスタ１２０（ｋ）で構成され、入出力が絶縁されている。

I（ｋ）端子とRXD（ｋ）端子の接続点に、第一のフォトトランジスタ１１６（ｋ）のコレクタが接続され、O（ｋ）端子とTXD（ｋ）端子の接続点には、第二の発光ダイオード１１８のアノードが接続されている。第一の発光ダイオード１１４（ｋ）のアノードと第二のフォトトランジスタ１２０（ｋ）のコレクタは互いに接続され、その接続点に第三のプルアップ抵抗９８（ｋ）の一端が接続されている。第一のフォトトランジスタ１１６（ｋ）のエミッタ及び第二の発光ダイオード１１８（ｋ）のカソードは互いに接続されてグランド側端子になっており、I/Oポート８８（ｋ）、UARTモジュール５６（ｋ）、ＣＰＵ５８（ｋ）及び第一直流電源の各グランド側端子と共通化されている。また、第一発光ダイオード１１４（ｋ）のカソード及び第二フォトトランジスタ１２０のエミッタは、互いに接続されて独立したグランド電位になっている。

そして、第一の発光ダイオード１１４（ｋ）のアノードと第二のフォトトランジスタ１２０（ｋ）のコレクタとの接続点であるINFラインが、制御回路１０８（ｋ）の外部接続端子であるINF（ｋ）端子に引き出されている。また、第一の発光ダイオード１１４（ｋ）のカソードと第二のフォトトランジスタ１２０（ｋ）のエミッタの接続点である独立したGNDラインが、制御回路１０８（ｋ）の外部接続端子であるGND（ｋ）端子に引き出されている。さらに、第三のプルアップ抵抗の他の一端が、外部電源接続用のVB（ｋ）端子に引き出されている。

外部機器１０４は、図１３に示すように、電源装置１０２（ｋ）が有する制御回路１０８（ｋ）と同様の構成を備えている。以下、外部機器１０４の各構成は、符号の末尾に（０）を付し、それぞれデジタルインプット８４（０）、デジタルアウトプット８６（０）、I/Oポート８８（０）、UARTモジュール５６（０）、ＣＰＵ５８（０）、第一、第二及び第三のプルアップ抵抗９０（０），９２（０）９８（０）、第一及び第二のフォトカプラ１１０（０），１１２（０）、第一及び第二の発光ダイオード１１４（０），１１８（０）、第一及び第二のフォトトランジスタ１１６（０），１２０（０）、I（０）端子、O（０）端子、RXD（０）端子、TXD（０）端子、INF（０）端子、GND（０）端子及びVB（０）端子と表する。

電源システム１００は、上述したｎ台の電源装置１０２（１）〜１０２（ｎ）及び外部機器１０４で構成され、図１１に示すように、制御回路１０８（１）〜１０８（ｎ）のINF（１）〜INF（ｎ）端子が互いに接続され、その接続点と外部機器１０４のINF（０）端子が通信線であるINFライン６２で連結されている。制御回路１０８（１）〜１０８（ｎ）のGND（１）〜GND（ｎ）端子も互いに接続され、その接続点と外部機器１０４のGND（０）端子が、INFライン６２に沿わせて設けたGNDライン６４で連結されている。さらに、制御回路１０８（１）〜１０８（ｎ）のVB（１）〜VB（ｎ）端子も互いに接続され、その接続点と外部機器１０４のGND（０）端子が、VBライン１２２で連結されている。また、各制御回路１０８には、あらかじめ各電源装置１０２を識別するアドレスが付与されている。

電力変換部５０を起動・停止させるリモートオン・オフ用のON/OFFスイッチ８０は、上記電源システム７４と同様に、INFライン６２とGNDライン６４の間に接続されている。また、新設された第三の直流電源１０６は、VBライン１２２とGNDライン６４の間に接続され、VBライン１２２に電圧Vbを供給する。

以上のように構成されたこの実施形態の電源装置１０２及び電源システム１００によれば、上述した電源装置７６及び電源システム７４と同様の優れた作用効果を得ることができる。さらに、この電源システム１００の場合、各電源装置１０２の制御回路１０８内の主グランド側端子及び外部機器１０４内の主グランド側端子をそれぞれ絶縁させた構造になるので、各主グランド側端子の電位が異なる場合でも、INFライン６２、GNDライン１２２及びVBライン１２２を問題なく連結できるという利点がある。

次に、上記第四実施形態の電源装置１０２及び電源システム１００の変形例について、図１４、図１５に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。変形例に係る電源システムは、図１１の電源システム１００において、VBライン１２２及び第三の直流電源１０６を省略するため、個々の電源装置１０２（１）〜１０２（ｎ）及び外部機器１０４の内部に、第二の直流電源１２４を設けたものである。

変形例に係る電源装置１０２（１）〜１０２（ｎ）は、図１４に示すように、制御回路１０８（ｋ）に第二の直流電源１２４（ｋ）が設けられ、電圧Vb（ｋ）を出力するプラス側が、第三のプルアップ抵抗９８（ｋ）のINF（ｋ）端子と反対側の一端に接続され、マイナス側が、GND（ｋ）端子に引き出されているグランド側端子に接続されている。そして、VB（ｋ）端子は削除されている。同様に、外部機器１０４も、図１５に示すように、第二の直流電源１２４（０）が設けられ、電圧Vb（０）を出力するプラス側が、第三のプルアップ抵抗９８（０）のINF（０）端子と反対側の一端に接続され、マイナス側が、グランド電位に接続されたGND（０）端子に引き出されている。そして、VB（０）端子は削除されている。

以上説明した変形例に係る電源装置１０２は、制御回路１０８内部に第一の直流電源と絶縁されて独立した第二の直流電源１２４を新設する代わりに、外部接続端子であるVB端子を削除することができる。そして、電源システム１００のVBライン１２２と第三の直流電源１００を省略し、配線をシンプルにすることができるという利点がある。従って、構築しようとする電源システムの規模や使用する電源装置の態様に鑑みて、いずれかの形態を適宜選択すればよい。

なお、この発明の電源装置及びそれを用いた電源システムは、上記実施形態に限定されるものではない。例えば、電源装置の電力変換部は、スイッチングレギュレータ又はシリーズレギュレータ、ＤＣ−ＤＣコンバータ又はＡＣ−ＤＣコンバータなど、自由に選択することができ、入出力絶縁型か非絶縁型かも問わない。また、通信を行う制御回路は、電力変換部の出力電圧制御手段と合わせて１つのデジタルプロセッサ内に構成してもよいし、別個に独立して設けてもよい。

また、電源システムの外部機器と電源装置との間で行われる通信に関し、図３（ｃ）の通信フレーム、図４、図１０で説明した通信動作は一例であり、送受信される送信フレーム及び返信フレームのフォーマット、データ情報の内容、ビット数の割り振り、１回の通信で送受信される通信フレームの数などは自由に変更できる。また、I/OポートとUARTモジュールが連携する動作についても、様々なアプリケーションを適用することができる。また、リモートオン・オフ機能が不要であれば、ON/OFFスイッチを削除しても構わない。

また、この電源システムは、電源システムがそのまま最終装置に組み込まれるものである必要はなく、例えば、電源装置の生産工場で電源装置の出荷試験を行う試験システムに適用し、この試験システムを使用して個々の電源装置の初期設定（例えば、出力電圧制御手段の制御特性のキャリブレーションなど）を行い、出荷された電源装置のみが最終製品に組み込まれるものであってもよい。

４０，７０，７４ 電源システム
４６，７６，１０２ 電源装置
４８，７８，１０４ 外部機器
５０ 電力変換部
５２，８２，１０８ 制御回路
５４，８８ I/Oポート
５６ UARTモジュール
５８ ＣＰＵ
６０ プルアップ抵抗
６２ INFライン
６４ GNDライン
７２，８０ ON/OFFスイッチ
８４ デジタルインプット
８６ デジタルアウトプット
９０ 第一のプルアップ抵抗
９２ 第二のプルアップ抵抗
９４ 第一のＮＰＮトランジスタ
９６ 第二のＮＰＮトランジスタ
９８ 第三のプルアップ抵抗
１０６ 第三の直流電源
１１０ 第一のフォトカプラ
１１２ 第二のフォトカプラ
１１４ 第一の発光ダイオード
１１６ 第一のフォトトランジスタ
１１８ 第二の発光ダイオード
１２０ 第二のフォトトランジスタ
１２２ VBライン
１２４ 第二の直流電源

Claims (15)

1. 出力電圧制御手段を有し、入力電圧を所定の出力電圧に変換して出力する電力変換部と、外部機器と双方向通信を行うと共に前記電力変換部の動作を監視又は制御する制御回路とを備えた電源装置において、
   前記制御回路は、
   ハイインピーダンスの入力段を有するデジタルインプット、及び、ハイレベル、ローレベル又はハイインピーダンスに切り替え可能な出力段を有するデジタルアウトプットで構成されたI/Oポートと、
   ハイインピーダンスの入力段を有する受信用のRXD端子、及びローレベル又はハイインピーダンスの信号を出力可能な出力段を有する送信用のTXD端子が設けられ通信を行うUARTモジュールと、
   前記I/Oポート、前記UARTモジュール及び前記電力変換部に接続され、メモリに記録されたプログラムを実行して各種の処理や演算を行うＣＰＵと、
   前記I/Oポート、前記UARTモジュール及び前記ＣＰＵに電源供給する第一の直流電源とを備え、
   前記デジタルインプット、前記デジタルアウトプット、前記RXD端子及び前記TXD端子が互いに接続され、当該接続点であるINFラインがプルアップ抵抗を介して前記第一の直流電源にプルアップされ、
   さらに前記制御回路は、前記INFラインを外部に接続可能にするINF端子と、前記I/Oポート、前記UARTモジュール、前記ＣＰＵ及び前記第一の直流電源の各グランド側端子を共通化して外部に接続可能にするGND端子とを備え、
   使用に際して、前記制御回路のINF端子及びGND端子が外部機器に連結され、連結された前記INFライン及びGNDラインを通じて双方向通信可能に設けられたことを特徴とする電源装置。
2. 前記I/Oポートは、前記デジタルインプット及び前記デジタルアウトプットが一体に構成され、前記ＣＰＵからの指示により、何れかの機能に切り替えられる請求項１記載の電源装置。
3. 出力電圧制御手段を有し入力電圧を所定の出力電圧に変換して出力する電力変換部と、外部機器と双方向通信を行うと共に前記電力変換回路の動作を監視又は制御する制御回路とを備えた電源装置において、
   前記制御回路は、
   ハイインピーダンスの入力段を有するデジタルインプット、及び、ハイレベル、ローレベル又はハイインピーダンスに切り替え可能な出力段を有するデジタルアウトプットで構成されたI/Oポートと、
   ハイインピーダンスの入力段を有する受信用のRXD端子、及びローレベル又はハイインピーダンスの信号を出力可能な出力段を有する送信用のTXD端子が設けられ通信を行うUARTモジュールと、
   前記I/Oポート、前記UARTモジュール及び前記電力変換部に接続され、メモリに記録されたプログラムを実行して各種の処理や演算を行うＣＰＵと、
   前記I/Oポート、前記UARTモジュール及び前記ＣＰＵに電源供給する第一の直流電源とを備え、
   前記デジタルインプット及び前記RXD端子が互いに接続され、当該接続点が第一のプルアップ抵抗を介して前記第一の直流電源にプルアップされると共に、当該接続点が第一のＮＰＮトランジスタのコレクタに接続され、
   前記デジタルアウトプット及び前記TXD端子が互いに接続され、当該接続点が第二のプルアップ抵抗を介して前記第一の直流電源にプルアップされると共に、当該接続点が第二のＮＰＮトランジスタのベースに接続され、
   前記第一のＮＰＮトランジスタのベースと前記第二のＮＰＮトランジスタのコレクタとが互いに接続され、その接続点であるINFラインが第三のプルアップ抵抗を介して前記第一の直流電源にプルアップされ、
   前記第一及び第二のＮＰＮトランジスタのエミッタ同士が互いに接続されてグランド側端子となり、
   さらに前記制御回路は、前記INFラインを外部に接続可能にするINF端子と、前記I/Oポート、前記UARTモジュール、前記ＣＰＵ、前記第一の直流電源及び前記第一及び第二のＮＰＮトランジスタの各グランド側端子を共通化して外部に接続可能にするGND端子とを備え、
   使用に際して、前記制御回路のINF端子及びGND端子が外部機器に連結され、連結されたINFライン及びGNDラインを通じて双方向通信可能に設けられたことを特徴とする電源装置。
4. 前記制御回路は、
   前記第一の直流電源と絶縁された第二の直流電源が設けられ、
   前記第一及び第二のＮＰＮトランジスタに代えて、入力側の発光ダイオード及び出力側のフォトトランジスタにより入出力が絶縁された第一及び第二のフォトカプラが設けられ、
   前記デジタルインプット及び前記RXD端子の接続点が、第一のフォトトランジスタのコレクタに接続され、
   前記デジタルアウトプット及び前記TXD端子の接続点が、第二の発光ダイオードのアノードに接続され、
   第一の発光ダイオードのアノードと第二のフォトトランジスタのコレクタとが互いに接続され、その接続点であるINFラインが第三のプルアップ抵抗を介して前記第二の直流電源にプルアップされ、
   前記第一のフォトトランジスタのエミッタ及び第二の発光ダイオードのカソードが互いに接続されて、前記I/Oポート、前記UARTモジュール、前記ＣＰＵ、及び前記第一の直流電源と共通のグランド側端子となり、
   前記第一の発光ダイオードのカソード及び第二のフォトトランジスタのエミッタが互いに接続されて、前記第二の直流電源と共通のグランド側端子となり、
   さらに前記制御回路は、前記INFラインを外部に接続可能にするINF端子と、前記第二の直流電源及び前記第一の発光ダイオード及び第二のフォトトランジスタのグランド側端子を外部に接続可能にするGND端子とを備えた請求項３記載の電源装置。
5. 前記制御回路には、前記第二の直流電源に代えて、外部からの直流電圧の供給を受けるための外部電源接続用のVB端子が設けられ、前記第一の発光ダイオードと前記第二のフォトトランジスタとの接続点であるINFラインが、前記第三のプルアップ抵抗を介して前記VB端子に接続された請求項４記載の電源装置。
6. 前記請求項１又は２記載の電源装置を１台以上と、当該電源装置が有する前記制御回路と同様の構成を備えた前記外部機器とを備え、
   前記外部機器と前記電源装置の前記INF端子同士、及び前記外部機器と前記電源装置の前記GND端子同士がそれぞれ連結され、
   前記電源装置の前記制御回路は、前記外部機器と連結されたINFライン及びGNDラインを通じて双方向通信を行うことを特徴とする電源システム。
7. 個々の前記電源装置の前記INF端子同士が互いに接続され、その接続点と前記外部機器の前記INF端子との間にON/OFFスイッチが挿入され、前記ON/OFFスイッチをオフすることによって前記電源装置の前記電力変換部が動作を一括停止させる請求項６記載の電源システム。
8. 前記ON/OFFスイッチをオンからオフに切り替えたとき、個々の前記電源装置の前記制御回路は、通信を行わない待機状態が解除された時から一定時間を経過しても通信情報が受信されないことを検知して、前記電力変換部の動作を停止させる請求項７記載の電源システム。
9. 個々の前記電源装置の前記INF端子ごとにON/OFFスイッチの一端が接続され、個々の前記ON/OFFスイッチの他端同士が互いに接続され、当該他端同士の接続点と前記外部機器の前記INF端子との間にON/OFFスイッチが挿入され、前記ON/OFFスイッチをオフすることによって、対応する前記電源装置の前記電力変換部が動作を停止させる請求項６記載の電源システム。
10. 前記ON/OFFスイッチをオンからオフに切り替えたとき、対応する前記電源装置の前記制御回路は、通信を行わない待機状態が解除された時から一定時間を経過しても通信情報が受信されないことを検知して、前記電力変換部の動作を停止させる請求項９記載の電源システム。
11. 前記請求項３又は４記載の電源装置を１台以上と、当該電源装置が有する前記制御回路と同様の構成を備えた前記外部機器とを備え、
    前記外部機器と前記電源装置の前記INF端子同士、及び前記外部機器と前記電源装置の前記GND端子同士がそれぞれ連結され、
    前記電源装置の前記制御回路は、前記外部機器と連結されたINFライン及びGNDラインを通じて双方向通信を行うことを特徴とする電源システム。
12. 前記請求項５記載の電源装置を１台以上と、当該電源装置が有する前記制御回路と同様の構成を備えた前記外部機器とを備え、
    前記外部機器と前記電源装置の前記INF端子同士、及び前記外部機器と前記電源装置の前記GND端子同士がそれぞれ連結され、
    前記外部機器及び個々の前記電源装置に設けられた前記VB端子同士が互いに接続され、前記外部機器の前記VB端子及び前記GND端子の間に、前記第一の直流電源と絶縁された第三の直流電源が設けられ、
    前記電源装置の前記制御回路は、前記外部機器と連結されたINFライン及びGNDラインを通じて双方向通信可能に設けられたことを特徴とする電源システム。
13. 前記外部機器の前記INF端子及び前記GND端子の間にON/OFFスイッチが挿入され、前記ON/OFFスイッチをオンすることによって前記電源装置の前記電力変換部の動作を一括停止させる請求項１１又は１２記載の電源システム。
14. 前記ON/OFFスイッチをオフからオンに切り替えたとき、個々の前記電源装置の前記制御回路は、通信を行わない待機状態が解除された時から一定時間を経過しても前記通信情報が受信されないことを検知して、前記電力変換部の動作を停止させる請求項１３記載の電源システム。
15. 前記外部機器の前記TXD端子から出力されて前記INFラインを通じて前記電源装置へ送信される通信フレーム、及び、個々の前記電源装置の前記TXD端子から出力されて前記INFラインを通じて前記外部機器へ送信される通信フレームは、少なくとも１フレーム中に、個々の前記電源装置に付与されているアドレス情報と各種のデータ情報とを含むように構成され、
    前記電源装置のUARTモジュールは、前記外部機器から自己のアドレスと一致するアドレス情報を含む通信フレームを受信するまで、ＣＰＵの指示により、通信を不能にする請求項６，１１，１２記載の電源システム。
    

Images