JP5526678B2 - アナログ出力装置 - Google Patents

アナログ出力装置 Download PDF

Info

Publication number
JP5526678B2
JP5526678B2 JP2009221685A JP2009221685A JP5526678B2 JP 5526678 B2 JP5526678 B2 JP 5526678B2 JP 2009221685 A JP2009221685 A JP 2009221685A JP 2009221685 A JP2009221685 A JP 2009221685A JP 5526678 B2 JP5526678 B2 JP 5526678B2
Authority
JP
Japan
Prior art keywords
load
value
impedance
output
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009221685A
Other languages
English (en)
Other versions
JP2011069743A (ja
Inventor
哲也 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2009221685A priority Critical patent/JP5526678B2/ja
Publication of JP2011069743A publication Critical patent/JP2011069743A/ja
Application granted granted Critical
Publication of JP5526678B2 publication Critical patent/JP5526678B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は、アナログ信号を外部へ出力する際に負荷インピーダンスを自動的に計測して、正しい負荷が接続されているか否かを判定をする機能を有するアナログ出力装置に関する。
図8は、従来のアナログ出力装置の例を示すブロック図である。この図において、従来のアナログ出力装置100は、CPUモジュール2と一または二以上のアナログ出力モジュール99で構成されている。CPUモジュール2とアナログ出力モジュール99は、複数の信号線からなるバス3で接続されている。なお、バス3に代えてネットワークで各モジュールを接続する場合もある。また、アナログ出力装置100には、通信機能など他の機能を有するモジュールが実装される場合もある。
アナログ出力モジュール99は、バス3を介してCPUモジュール2との間でデータの受け渡しを行うバスインタフェース回路(以下、BUSI/F)15、アナログ出力に関する演算処理等を実行するCPU回路11、CPU回路からフォトカプラ17等によって絶縁されたデジタル信号をアナログ信号に変換するD/A変換器(以下、DAC)12、複数のチャンネルの一つを選択するマルチプレクサ回路(以下、MPX)14、MPX14によって選択されDAC12の出力であるアナログ信号を一定時間保持するサンプルホールド回路(SH)19、SH19の出力であるアナログ信号を増幅して外部負荷91に対して電流出力を行う複数の出力回路98を備えている。出力回路98は、CPU回路11等とは電気的に絶縁されDC/DCコンバータ18で動作する。
この構成において、CPU回路11は、BUSI/F15を介してCPUモジュール2から送られてくる負荷ごとの出力データ、すなわちCPUモジュール2のアプリケーションプログラムから出力されるユーザ値を受け取ると、MPX14に指令を出力して、指定された負荷に対するチャンネルを選択して、ユーザ値を出力する。このユーザ値はDAC14によってアナログ値に変換され、チャンネル選択された出力回路98によって増幅され、負荷91に対して出力される。
従来、アナログ出力装置に接続された外部負荷(アナログ入力装置)に対して電流を出力する際、外部負荷に流れる電流を把握して正常に配線されているか否かを判定することのできるアナログ出力装置が提案されている。
たとえば、特許文献1には、外部負荷を流れるリターン電流を検知して、このリターン電流が出力電流に対して所定の許容範囲外の場合には異常と判定して、配線異常とハードウェア異常とを区別して検出するアナログ出力装置が記載されている。
特開2008−107224号公報
しかしながら、特許文献1のアナログ出力装置は、外部負荷を経由して流れた電流を入力(リードバック)し、その電流を抵抗(リードバック抵抗)を介して電圧に変換して、これが許容範囲内か否かによって異常を判定するという構成なので、外部配線の異常を検出することはできるが、負荷そのもののインピーダンスが正しいか否かを判定することはできない。
特に、アナログ出力装置の負荷として接続されるアナログ入力装置には、入力インピーダンスが異なった複数種類の装置が存在する。このため、たとえ外部負荷との間では誤配線をしていなくても出力仕様と異なる仕様の負荷が接続された場合は、システムが誤動作する原因になる。
本発明は、上述のかかる事情に鑑みてなされたものであり、予め設定された仕様と異なるインピーダンスの負荷が接続されていることを検知することのできるアナログ出力装置を提供することを目的とする。
上記の目的を達成するため本発明に係るアナログ出力装置は、定電流回路を有し、外部の複数の負荷のそれぞれに対して所定のインピーダンス仕様で電流出力を行うアナログ出力装置であって、負荷ごとに該負荷のインピーダンスを測定する手段と、当該インピーダンスの値が予め設定された許容値とを比較して、所定のインピーダンス仕様に対応する負荷が接続されているか否かを判定し、所定のインピーダンス仕様に対応する負荷が接続されていないと判定した場合はエラー出力する異常検出手段と、を備えたことを特徴とする。
本発明では、負荷インピーダンスを自動的に計測して、ユーザによってパラメータ設定された負荷インピーダンスと比較して、その差が閾値を超えた場合は異常と判定することによって、たとえ配線が正常であっても本来の負荷インピーダンスのアナログ入力装置が接続されていない場合には異常として検知することができる。これにより、本来のアナログ入力装置(外部負荷)が接続されているか否かを自動的に診断することができ、システムの信頼性を向上させることができる。
特に、インピーダンスを測定する手段は、定電流回路から負荷への電流出力を許可または禁止する開閉する第1の開閉手段と、定電流回路からの電流と接地抵抗との間に設けられ定電流回路から接地抵抗への電流供給を許可または禁止する第2の開閉手段と、負荷電圧を測定する手段と、接地抵抗の電圧を測定する手段と、負荷への出力電流を測定する手段と、を備え、異常検出手段は、自己診断時は、第1の開閉手段を開状態にして負荷への電流出力を禁止すると共に第2の開閉手段を閉状態にして接地抵抗への電流供給を許可し、接地抵抗の電圧を測定し、該接地抵抗の電圧と許容値とを比較することによって異常を検出する一方、運用時は、第1の開閉手段を閉状態にして負荷への電流出力を許可すると共に第2の開閉手段を開状態にして接地抵抗への電流供給を禁止し、負荷電圧を測定し、該負荷電圧と許容値とを比較することによって異常を検出するようにすると良い。
これにより、自装置の異常と、負荷の仕様違い等の異常を精度良く判別することができる。
また、本発明に係るアナログ出力装置は、力回路ごとにインピーダンス仕様を記憶する接続先入力仕様テーブルを備え、異常検出手段は、運転時に異常を検出したときは、インピーダンスを測定する手段によって測定されたインピーダンスの値が、接続先入力仕様テーブルのインピーダンス仕様の値に対して許容精度を超過しているか否かを判定し、該許容精度を超過していない場合は、次に当該インピーダンスの値は他のアナログ入力(AI仕様値の予め定められた一定値の範囲内か否かを判定し、一定値の範囲内の場合は、異常原因として、異なるAI仕様値の負荷と接続されている可能性がある旨のエラーメッセージの出力を行い、一定値の範囲外の場合は、異常原因として、配線接続誤り、又は、信号の混触の可能性がある旨のエラーメッセージの出力を行うことを特徴とする。
本発明では、測定した負荷インピーダンスの値が接続先入力仕様テーブルの当該出力回路のインピーダンス仕様と異なる場合は、他のAI仕様値の一致するか否かを判定して、その判定結果により、他のAI仕様のアナログ入力装置と接続されているのか、あるいは配線接続異常か等の詳細なエラーメッセージを出力するので、異常原因の可能性の高いものから効率よく点検・保守を行うことができる。
本発明によれば、アナログ出力装置に接続される負荷のインピーダンスを自動的に測定し、たとえ配線が正常であっても本来の負荷インピーダンスのアナログ入力装置が接続されていないことを検知することができ、システムの信頼性を向上させることができる。また、異常箇所の特定が容易になるので、異常の復旧時間を短縮することができる。
本発明の第1の実施の形態によるアナログ出力装置1のブロック図である。 アナログ出力装置1のアナログ出力処理の手順を示すフローチャートである。 アナログ出力装置1のCPU回路11に保存される設定パラメータのデータ例である。図3(a)はスイッチ設定、図3(b)は自己診断時の判定条件、図3(c)は運転時の判定条件を示す図である。 本発明の第2の実施の形態によるAI種別テーブル51のデータ例である。 本発明の第2の実施の形態による接続先入力仕様テーブル52のデータ例である。 本発明の第2の実施の形態によるAI種別判定処理の手順を示すフローチャートである。 本発明の第2の実施の形態によるエラー処理の手順を示すフローチャートである。 従来のアナログ出力装置の例を示すブロック図である。
以下、図面を参照しながら本発明の実施の形態を説明する。図1は、第1の実施の形態によるアナログ出力装置1のブロック図である。
この図において、アナログ出力装置1のアナログ出力モジュール10は、BUSI/F15、CPU回路11、DAC12、A/D変換器(以下、ADC)13、MPX14、SH19、および、アナログ電流を出力するn(n≧1)個の出力回路20から構成されている。出力回路20の出力端子16とアナログ入力装置9の外部負荷91とはケーブル8で接続され、出力回路20から出力された電流が外部負荷91に供給される。外部負荷91からの帰還電流は、アナログ出力装置1の接地(電源Vccの基準電位)側に戻る。
出力回路20では、電源電圧(Vcc)から抵抗25を介して定電流回路21に電流が供給される。定電流回路21は、増幅回路22とトランジスタ23で構成され、MPX14から出力された値(電流指令値)に基づいて増幅された電流が出力される。定電流回路21の出力は、SW41を介して出力端子16に繋がっている。
また定電流回路21の出力は、図1に示すように、SW42を介して抵抗26の一端と接続され、抵抗26の他端は接地されている。抵抗26の一端の電圧は増幅回路32を経由してMPX24に入力される。
また、電源電圧側の抵抗25の両端の電圧は増幅回路31を介してMPX24に入力されている。
さらに、出力端子16の電圧は増幅回路33に入力され、同回路33によって増幅された電圧がMPX24に入力される。つまり、抵抗25の両端の電圧、抵抗26の電圧および、負荷91の電圧がそれぞれMPX24に入力される構成になっている。
このMPX24で選択された電圧アナログ値は、ADC13によってデジタル値に変換されてCPU11から読み込み可能になっている。必要により、図8で示したようにDC/DCコンバータ1を設けて、図1のCPU回路11と出力回路20間を絶縁するようにしても良い。
なお、ADC13は、n個の出力回路20の夫々のMPX24と接続しているが、CPU回路11によって選択されたいずれか1個のMPX24のみがデータを出力してADC13へ入力されるようになっている。
CPU回路11は、BUSI/F15を介して渡されたCPUモジュール2からの出力指令値(ユーザ値)を受け取ると、以下に説明する診断機能を実行しながら、指定された負荷91に対して出力指令値に対応する電流を出力する。
次に、図2を参照して上記の構成を有するアナログ出力装置1の動作を説明する。
電源ONによって、CPU回路11が動作を開始すると、まず、自己診断モードを実行するために、SW41をOFF(開放)し、SW42をON(閉成)する(S01)。このスイッチ設定は、予めCPU回路11のメモリに切替パターンとして保存されており、CPU回路11はこの切替パターンに基づいてSW41,42をON、OFFする。図3(a)に示すようにCPU回路11の動作モードによって切替パターンが異なっている。
そして、CPU回路11からDAC12へ自己診断用の出力データを送る(S02)。この出力データはDAC12によってD/A変換される。CPU回路11は、またMPX14で自己診断対象のチャンネル(出力回路)を選択する(S03)。これにより、自己診断対象の出力回路20に自己診断用の出力データが渡される。
ステップS03の後、CPU回路11は自己診断対象の出力回路20の増幅回路32の値をMPX24で選択して、一定時間後にADC13によってA/D変換された値(A/D変換値(2))を読み込む(S04)。
続いて、CPU回路11は自己診断対象の出力回路20の増幅回路31の値をMPX24で選択して、一定時間後にADC13によってA/D変換された値(A/D変換値(1))を読み込む(S05)。
次に、CPU回路11は、読み込んだA/D変換値(2)とA/D変換値(1)について、それぞれ許容精度を超過しているか否かを判定する(S06)。この許容精度の判定は、たとえばA/D変換値が予めCPU回路11のメモリに設定された許容値の範囲内にあるか否かを判定し、許容値の範囲内に無い場合は許容精度超過と判定する。
この判定処理の結果、A/D変換値(2)とA/D変換値(1)のいずれかが許容値を超えている場合は、予め割り付けられたエラーモード番号を記録して後述するエラー処理を実行する(S16)。
ステップS06の判定の結果、いずれの値も許容値を超えていない場合は、CPU回路11からDAC12へユーザ値を書き込む(S07)。このユーザ値は、CPUモジュール2のアプリケーションプログラムから渡された値である。
次に、運転モードを実行するために、SW41をONし、SW42をOFFにする(S08)。そして、CPU回路11は、増幅回路31をMPX24で選択して、一定時間後にADC13によってA/D変換された値(A/D変換値(1))を読み込む(S09)。CPU回路11は、A/D変換値(1)とユーザ値から本来入力する値とを比較して、許容値を超過しているか否かを判定する(S10)。この判定処理の結果、A/D変換値(1)が許容値を超えている場合は、エラー処理を実行する(S16)。
CPU回路11は、また、増幅回路33をMPX24で選択して、一定時間後にADC13によってA/D変換された値(A/D変換値(3))を読み込む(S11)。そして、ステップS09で読み込んだA/D変換値(1)を抵抗25の値で除して、電流値を算出し、次にA/D変換値(3)の値(電圧値)をこの電流値で除して、負荷インピーダンスを算出する(S12)。
CPU回路11は、この負荷インピーダンスの値が出力値に対して許容精度を超過したか否かを判定し(S13)、許容精度を超過している場合は、エラー処理を実行する(S16)。許容精度を超過していない場合は(S13で「NO」)、ユーザ値が変更された場合は(S14で「Yes」)、CPU回路11からDAC12へそのユーザ値を書き込んで(S15)、ステップS09の処理へ移行する。以上の処理を各出力回路に対して実行する。
次に、エラー処理(S16)の処理手順を説明する。
ステップS16のエラー処理では、記録されているエラーモードを参照して、エラーモードが「1」の場合、すなわちエラー検出をしたときのCPU回路11の動作モードが、自己診断モードであった場合は(S06で「YES」)、図3(b)に示す判定条件によって異常を判定する。具体的には、A/D変換値(1),A/D変換値(2)とも正常のときは、出力回路20は正常であると判定し、A/D変換値(1)またはA/D変換値(2)の少なくともいずれか一方が異常のときは、出力回路20に異常があると判定する。
エラーモードが「2」または「3」の場合、すなわち運転モードのエラー(S10,S13で「YES」)については、図3(c)に示す判定条件によって異常を判定する。具体的には、A/D変換値(1)が正常、負荷インピーダンスが異常の場合は、配線または負荷の異常であり、本来のインピーダンス仕様の負荷が接続されていない可能性があるとしてエラー出力をする。また、運転モードのエラーについて、増幅回路31が異常の場合は、再度自己診断モードを実行し、自己診断が正常の場合は、断線としてエラー出力し、自己診断が異常の場合は、内部異常としてエラー出力する。
以上、本実施の形態によれば、アナログ出力の都度、負荷インピーダンスを測定するので、間違った仕様のアナログ入力装置と接続されていたり、ケーブルの断線等が生じていたりするような場合を検知してエラー出力を行うことができる。また、運用前に予め自己診断によってアナログ出力装置側に異常の無いことを確認してから、アナログ出力を行い、その負荷インピーダンスの値によって異常の判定を行うので正確な診断が可能となる。
次に、本発明の第2の実施の形態を説明する。
本実施の形態は、第1の実施の形態に対して、図4に示す負荷インピーダンスとインピーダンス仕様の識別情報とを関連付けたAI種別テーブル51と、図5に示す出力回路ごとにインピーダンス仕様を保存する接続先入力仕様テーブル52を追加している。
ここで、AI種別テーブル51は、アナログ出力装置1に初期設定される。また、接続先入力仕様テーブル52は、予めユーザによってCPUモジュール2に設定され、CPUモジュール2から各アナログ出力モジュール10のCPU回路11のメモリに保存される。
以下、図6を参照しながら、本実施の形態によるAI種別判定処理について説明する。AI種別判定処理は第1の実施の形態で説明した運転モードでの診断のステップS12の処理の実行に連動して起動されると、AI種別テーブル51にアクセスして、該当する負荷インピーダンスの種別を抽出する(S102)。なお、算出した負荷インピーダンスの許容精度範囲内にいずれの種別も存在しない場合は(S103で「NO」)、接続先入力仕様テーブル52の異常フラグをセットすると共に外部にエラー通知を行う(S107)。これにより、ユーザは誤配線の可能性が高いとして調査を行うことができる。
AI種別テーブル51に該当するインピーダンスが存在する場合は(S103で「YES」)、CPU回路11は、次に、接続先入力仕様テーブル52の該当する出力回路の種別にアクセスして、抽出した種別と一致するか否かを判定する(S105)。その結果、一致していなければ異常として接続先入力仕様テーブル52の異常フラグをセットすると共に外部へエラー通知を行う(S107)。なお、このとき、エラー通知と共に抽出した種別を通知するようにしても良い。これにより、ユーザは、本来の仕様と異なる仕様の負荷を接続している可能性が高いとして調査を行うことができる。一方、ステップS105において、接続先入力仕様テーブル52の該当する出力回路の種別とステップS102で抽出した種別が一致した場合は、接続先入力仕様テーブル52の正常フラグをセットする(S106)。
次に、図7を参照しながら、本実施の形態によるエラー処理を説明する。
本実施の形態によるエラー処理は、上述したAI種別テーブル51、接続先入力仕様テーブル52を用いて、第1の実施の形態のステップS16のエラー処理をさらに精度良く異常原因の判別を可能にするものである。
エラー処理ルーチン(異常検出手段)は起動されると、エラーモードによって分岐する(S201)。このエラーモードは、図2のアナログ出力処理によって検出・保存されたものである。エラーモードが「1」の場合は、原因が「内部異常」の可能性が高い旨を出力する(S202)。エラーモードが「2」の場合は、自己診断を実行する(S203)。そして、A/D変換値(2)またはA/D変換値(1)は許容精度を超過しているか否かを判定し(S204)、超過している場合は(S204で「Yes」)、原因が「内部異常」の可能性が高い旨を出力する(S205)。一方、ステップS204で、「No」の場合は、原因は「断線」の可能性が高い旨を出力する(S206)。
エラーモードが「3」の場合は、自己診断を実行する(S207)。そして、A/D変換値(2)またはA/D変換値(1)は許容精度を超過しているか否かを判定し(S208)、超過している場合は(S208で「Yes」)、原因が「内部異常」の可能性が高い旨を出力する(S209)。一方、ステップS208で「No」の場合は、AI種別テーブル51に基づいて、計測値は他の仕様値の許容範囲内か否かを判定し(S210)、許容範囲内の場合は、他のAI仕様値のアナログ入力装置と接続されている可能性が高い旨の出力をする。ステップS210で「No」の場合は、配線接続誤り、又は、信号の混触の可能性が高い旨の出力をする(S212)。
以上、本実施の形態によれば、出力回路ごとに接続先のインピーダンス仕様を管理し、常時負荷インピーダンスを算出して異常を検出するので、誤配線や仕様間違えなどを精度良く検出することができ、ユーザの効率的な保守を可能にする。
本発明は、上述の実施の形態に限定されず、その要旨を逸脱しない範囲で種々変形して実施をすることができる。
1 アナログ出力装置
2 CPUモジュール
3 バス
8 ケーブル
9 アナログ入力装置
10 アナログ出力モジュール
11 CPU回路
12 DAC(D/A変換器)
13 ADC(A/D変換器)
14,24 MPX(マルチプレクサ)
15 BUS I/F
16 出力端子
17 フォトカプラ
18 DC/DCコンバータ
19 サンプルホールド回路(SH)
20 出力回路
21 定電流回路
22,31〜33 増幅回路
23 トランジスタ
25,26 抵抗
41,42 スイッチ
51 AI種別テーブル
52 接続先入力仕様テーブル
91 外部負荷
98 従来の出力回路
99 従来のアナログ出力モジュール
100 従来のアナログ出力装置

Claims (2)

  1. 部の複数の負荷のそれぞれに対して所定のインピーダンス仕様で電流出力を行うアナログ出力装置であって、
    定電流回路と、負荷ごとに該負荷のインピーダンスを測定する手段と、当該インピーダンスの値が予め設定された許容値の範囲内にあるか否かを判定することによって、所定のインピーダンス仕様に対応する負荷が接続されているか否かを判定し、所定のインピーダンス仕様に対応する負荷が接続されていないと判定した場合はエラー出力する異常検出手段とを有し、
    前記インピーダンスを測定する手段は、前記定電流回路から負荷への電流出力を許可または禁止する開閉する第1の開閉手段と、前記定電流回路からの電流と接地抵抗との間に設けられ前記定電流回路から前記接地抵抗への電流供給を許可または禁止する第2の開閉手段と、前記負荷電圧を測定する手段と、前記接地抵抗の電圧を測定する手段と、負荷への出力電流を測定する手段と、を備え、
    前記異常検出手段は、自己診断時は、前記第1の開閉手段を開状態にして負荷への電流出力を禁止すると共に前記第2の開閉手段を閉状態にして前記接地抵抗への電流供給を許可し、前記接地抵抗の電圧を測定し、該接地抵抗の電圧と許容値とを比較することによって異常を検出する一方、運用時は、前記第1の開閉手段を閉状態にして負荷への電流出力を許可すると共に前記第2の開閉手段を開状態にして前記接地抵抗への電流供給を禁止し、負荷電圧を測定し、該負荷電圧と許容値とを比較することによって異常を検出することを特徴とするアナログ出力装置。
  2. 請求項に記載のアナログ出力装置において、
    出力回路ごとにインピーダンス仕様を記憶する接続先入力仕様テーブルを備え、
    前記異常検出手段は、運転時に異常を検出したときは、前記インピーダンスを測定する手段によって測定されたインピーダンスの値が、前記接続先入力仕様テーブルのインピーダンス仕様の値に対して許容精度を超過しているか否かを判定し、該許容精度を超過していない場合は、次に当該インピーダンスの値は他のアナログ入力仕様値の予め定められた一定値の範囲内か否かを判定し、一定値の範囲内の場合は、異常原因として、異なるアナログ入力仕様値の負荷と接続されている可能性がある旨のエラーメッセージの出力を行い、一定値の範囲外の場合は、異常原因として、配線接続誤り、又は、信号の混触の可能性がある旨のエラーメッセージの出力を行うことを特徴とするアナログ出力装置。
JP2009221685A 2009-09-25 2009-09-25 アナログ出力装置 Active JP5526678B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009221685A JP5526678B2 (ja) 2009-09-25 2009-09-25 アナログ出力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009221685A JP5526678B2 (ja) 2009-09-25 2009-09-25 アナログ出力装置

Publications (2)

Publication Number Publication Date
JP2011069743A JP2011069743A (ja) 2011-04-07
JP5526678B2 true JP5526678B2 (ja) 2014-06-18

Family

ID=44015145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009221685A Active JP5526678B2 (ja) 2009-09-25 2009-09-25 アナログ出力装置

Country Status (1)

Country Link
JP (1) JP5526678B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107168283A (zh) * 2017-05-22 2017-09-15 上海自动化仪表有限公司 基于模拟量输入的诊断装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07143642A (ja) * 1993-11-15 1995-06-02 Yazaki Corp 電子ユニットの種類検査方法、及びその装置
JP4924877B2 (ja) * 2006-10-25 2012-04-25 横河電機株式会社 アナログ出力装置

Also Published As

Publication number Publication date
JP2011069743A (ja) 2011-04-07

Similar Documents

Publication Publication Date Title
JP6755302B2 (ja) 電池モジュールの開放回路欠陥状態を決定する電池システムおよび方法
CN110832329B (zh) 用于检查电池系统的系统电阻的功能有效性的设备和方法
CN104954145A (zh) 以太网供电方法、供电设备和以太网供电系统
US20100232080A1 (en) Separating device having an energy storage for an energy-conducting electric lead
CN113259183B (zh) 一种网络继电器的控制方法、装置、电子设备及存储介质
JP2008089323A (ja) 電圧検出装置
JPWO2020105121A1 (ja) 電力変換装置
US10605688B2 (en) Load cell input unit
JP5526678B2 (ja) アナログ出力装置
US20190317868A1 (en) Systems and methods for real-time fault detection
JP4597278B2 (ja) 電気回路装置及び検査方法
KR100851147B1 (ko) 스마트 정션박스를 이용한 이중 전원시스템 및 그의 라인쇼트 감지방법
US7903539B2 (en) Electronic control unit
JP2003098226A (ja) プリント基板故障判定方法
US6768624B2 (en) Fan protection
CN113677882B (zh) 用于诊断废气传感器的方法
CN111123106B (zh) 传感器和用于检查传感器的方法
US11118946B2 (en) Device for fault detection and/or identification of at least one sensor device
KR20130072086A (ko) 퓨즈 회로 및 이의 검증 방법
US10283958B2 (en) Protection circuit
KR0143536B1 (ko) 전력선 반송 보호 계전 시스템에서의 고장 진단방법 및 장치
CN108112278B (zh) 安全电路、安全电路操作方法和包括安全电路的电动马达
KR20000011002A (ko) 버스 시스템 및 버스 시스템을 통해 서로 연결된 가입자 진단방법
EP3985826A1 (en) Battery protection and verification system
US11676477B2 (en) Fire alarm system

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140331

R150 Certificate of patent or registration of utility model

Ref document number: 5526678

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250