JP5524729B2 - Voltage detection circuit and power supply device - Google Patents

Voltage detection circuit and power supply device Download PDF

Info

Publication number
JP5524729B2
JP5524729B2 JP2010135379A JP2010135379A JP5524729B2 JP 5524729 B2 JP5524729 B2 JP 5524729B2 JP 2010135379 A JP2010135379 A JP 2010135379A JP 2010135379 A JP2010135379 A JP 2010135379A JP 5524729 B2 JP5524729 B2 JP 5524729B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
conversion circuit
power
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010135379A
Other languages
Japanese (ja)
Other versions
JP2012002542A (en
Inventor
浩明 秋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2010135379A priority Critical patent/JP5524729B2/en
Publication of JP2012002542A publication Critical patent/JP2012002542A/en
Application granted granted Critical
Publication of JP5524729B2 publication Critical patent/JP5524729B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Control Of Voltage And Current In General (AREA)

Description

本発明は、電圧検出回路及び電力供給装置に係り、特にマイクロコンピュータ等のA/D変換回路を用いた電圧検出回路及び電力供給装置に関する。   The present invention relates to a voltage detection circuit and a power supply device, and more particularly to a voltage detection circuit and a power supply device using an A / D conversion circuit such as a microcomputer.

従来、マイクロコンピュータ等のA/D演算器や増幅器(以下ICという。)の耐圧より高い電圧を入力するためには抵抗を用いて電圧を分圧し、ICの耐圧以下にレベルシフトした電圧を印加する。
この場合に、分圧抵抗が正常に機能しない場合には、ICに元の電圧が入力され電圧破壊を引き起こす可能性から検出回路出力信号線にダイオードを用いてIC電源にクランプして電圧保護を行う場合もある。
Conventionally, in order to input a voltage higher than the withstand voltage of an A / D arithmetic unit such as a microcomputer or an amplifier (hereinafter referred to as an IC), the voltage is divided using a resistor and a voltage level-shifted below the withstand voltage of the IC is applied. To do.
In this case, if the voltage dividing resistor does not function properly, the original voltage may be input to the IC and cause voltage breakdown. Sometimes it is done.

分圧計算方法は、分圧回路を抵抗RH(高電位側)、RL(低電位側)として構成した場合、
入力電圧/(RH+RL)×RL=検出回路出力
ここで、検出回路出力≦IC電源電圧
である。
また、検出精度を向上させるためには、例えば、特許文献1にあるように複数の分圧抵抗をスイッチで切り替えながら測定し個々の電位差をコンデンサで平滑し、その値をA/D変換回路に入力する方式を用いる。
The voltage dividing calculation method is as follows. When the voltage dividing circuit is configured as a resistor RH (high potential side) and RL (low potential side),
Input voltage / (RH + RL) × RL = detection circuit output Here, detection circuit output ≦ IC power supply voltage.
In order to improve the detection accuracy, for example, as disclosed in Patent Document 1, a plurality of voltage dividing resistors are measured while switching with a switch, each potential difference is smoothed with a capacitor, and the value is converted to an A / D conversion circuit. Use the input method.

特開2005−207826号公報JP 2005-207826 A

しかしながら、特許文献1記載の方式では、測定切り替えを行う度に回路が切断されるためノイズが発生し測定に悪影響を与えてしまう。また個々の測定値の和を測定結果として用いるので測定結果の値に連続性はなく検出対象電圧が変化する機器においては不向きとなる。
さらに、A/D変換回路(A/D変換器)は、変換する際に量子化誤差、A/D基準電圧誤差が存在し、これらが誤差として検出回路値に計上される。
さらにまた、インピーダンス誤差、分圧抵抗には温度特性、抵抗値誤差、保護ダイオードには漏れ電流、バッファ(増幅器)にはオフセット電圧が存在し、高精度化を行うためにはこれらの影響を除くことが重要である。
However, in the method described in Patent Document 1, since the circuit is disconnected every time measurement is switched, noise is generated and the measurement is adversely affected. In addition, since the sum of the individual measurement values is used as the measurement result, the measurement result value is not continuous and is not suitable for a device in which the detection target voltage changes.
Further, when the A / D conversion circuit (A / D converter) performs conversion, a quantization error and an A / D reference voltage error exist, and these are included in the detection circuit value as errors.
Furthermore, there are impedance errors, temperature characteristics for voltage dividing resistors, resistance value errors, leakage currents for protection diodes, and offset voltages for buffers (amplifiers), which are excluded to achieve high accuracy. This is very important.

ここで、従来の電圧検出回路における問題点を説明する。
図7は、従来のハイブリッド車両用の電力供給装置の概要回路構成図である。
従来の電力供給装置10Pは、大別すると、図示しないエンジンにより駆動される発電機(G)61と、発電機61の発電出力により充電される高圧系のバッテリ(BAT)162と、バッテリ62の放電出力と発電機61の発電出力の少なくとも一方を用いて図示しない駆動輪を駆動するモータ(M)63と、バッテリ62からモータ63への供給電圧あるいは発電機61からバッテリ62への供給電圧を検出する電圧検出回路50と、電力供給装置10P全体の制御を行う電力制御回路65と、を備えている。
Here, problems in the conventional voltage detection circuit will be described.
FIG. 7 is a schematic circuit configuration diagram of a conventional power supply device for a hybrid vehicle.
The conventional power supply device 10P can be broadly divided into a generator (G) 61 driven by an engine (not shown), a high-voltage battery (BAT) 162 charged by the power generation output of the generator 61, and a battery 62. A motor (M) 63 that drives a drive wheel (not shown) using at least one of the discharge output and the power generation output of the generator 61, and the supply voltage from the battery 62 to the motor 63 or the supply voltage from the generator 61 to the battery 62 are set. The voltage detection circuit 50 to detect and the power control circuit 65 which controls the whole electric power supply apparatus 10P are provided.

電力制御回路65は、バッテリ62から供給される電力により昇圧回路として機能する変換回路71を介してモータ63を駆動すると共にモータ63を回生作動させた際の電力を降圧回路として機能する変換回路71を介してバッテリ62に供給する第1インバータ72と、発電機61により発生する電力を降圧回路として機能する変換回路71を介してバッテリ62に供給し、あるいは発電機61により発生する電力でモータ63を駆動する第2インバータ73と、電力制御回路65全体を中枢的に制御するマイクロコンピュータとして構成されたECU74と、ECU74の制御下で変換回路71、第1インバータ72及び第2インバータ73の駆動制御を行うゲートドライバ75と、を備えている。
電圧検出回路50は、インバータの検出対象電圧(高電位側電圧)を分圧する抵抗R51及び抵抗R52を備えた分圧回路と、分圧回路により分圧された検出対象電圧をバッファリングして出力するバッファ回路BF51と、バッファ回路BF51の前段に接続され、分圧回路を介して過電圧が印加された場合に、バッファ回路BF51の入力電圧を当該電圧検出回路50の電源電圧にクランプするクランプダイオードD51と、を備えている。
The power control circuit 65 drives the motor 63 via the conversion circuit 71 that functions as a booster circuit by the power supplied from the battery 62 and also converts the power when the motor 63 is regeneratively operated to function as a step-down circuit. The first inverter 72 supplied to the battery 62 via the power source and the power generated by the generator 61 to the battery 62 via the conversion circuit 71 functioning as a step-down circuit, or the motor 63 using the power generated by the power generator 61 The second inverter 73 that drives the ECU, the ECU 74 configured as a microcomputer that centrally controls the entire power control circuit 65, and the drive control of the conversion circuit 71, the first inverter 72, and the second inverter 73 under the control of the ECU 74 A gate driver 75.
The voltage detection circuit 50 buffers and outputs a voltage dividing circuit including a resistor R51 and a resistor R52 that divides a detection target voltage (high potential side voltage) of the inverter, and a detection target voltage divided by the voltage dividing circuit. And a clamp diode D51 that is connected to the preceding stage of the buffer circuit BF51 and clamps the input voltage of the buffer circuit BF51 to the power supply voltage of the voltage detection circuit 50 when an overvoltage is applied through the voltage dividing circuit. And.

ここで、検出対象回路であるインバータの基準電位と、電圧検出回路50の基準電位が同電位であるとすると、インバータの高電位側電圧をVpnとし、抵抗R51から抵抗R52に流れ込む電流をIとした場合に、高電位側電圧Vpnを分圧して得られる電圧V51は、
V51=Vpn/(R51+R52)×R52
=I×R52
となる。
Here, if the reference potential of the inverter that is the detection target circuit and the reference potential of the voltage detection circuit 50 are the same potential, the high potential side voltage of the inverter is Vpn, and the current that flows from the resistor R51 to the resistor R52 is I. In this case, the voltage V51 obtained by dividing the high potential side voltage Vpn is
V51 = Vpn / (R51 + R52) × R52
= I × R52
It becomes.

また、バッファ回路BF51は、増幅率1の場合は電圧V51をそのまま出力するので、バッファ回路BF51の出力電圧V52は、
V52=V51
となる。
したがって、ECU74のA/D変換回路AD51に入力される電圧は、電圧V51、V52と同値となるので
電圧データDVも電圧V51、V52と同値となる。
したがって、ECU74で検出する検出対象の高電位側電圧Vpnは、
Vpn=I×R52
となる。
Further, since the buffer circuit BF51 outputs the voltage V51 as it is when the amplification factor is 1, the output voltage V52 of the buffer circuit BF51 is:
V52 = V51
It becomes.
Accordingly, since the voltage input to the A / D conversion circuit AD51 of the ECU 74 has the same value as the voltages V51 and V52, the voltage data DV also has the same value as the voltages V51 and V52.
Therefore, the high potential side voltage Vpn to be detected detected by the ECU 74 is:
Vpn = I × R52
It becomes.

ここで、A/D変換回路AD1の1LSB当たりの電圧は、基準電源電圧Vをrefとし、A/D変換回路AD1の分解能をBitとした場合、
1LSB=Vref/Bit
となる。
ここで、1LSBを検出電圧値VDETに当てはめる演算式は、
VDET=1LSB/(1/(R51+R52)×R52)
となる。
しかしながら、上記演算が成り立つのは理想的な状態であり、実際の回路においては、回路各部の誤差が積算されていくこととなる。
Here, the voltage per 1 LSB of the A / D conversion circuit AD1 is as follows when the reference power supply voltage V is ref and the resolution of the A / D conversion circuit AD1 is Bit.
1LSB = Vref / Bit
It becomes.
Here, an arithmetic expression for applying 1LSB to the detected voltage value VDET is:
VDET = 1LSB / (1 / (R51 + R52) × R52)
It becomes.
However, the above operation is ideal in an ideal state, and in an actual circuit, errors in each part of the circuit are integrated.

すなわち、検出対象回路であるインバータの基準電位と、電圧検出回路の基準電位が同電位である場合に、検出対象の高電位側電圧Vpnを分圧すると電圧V51は、クランプダイオードD51(過電圧保護ダイオード)から抵抗R52に漏れ電流IL51が流入するため、
V51=(Ia+IL51)×R52
となる。
バッファ回路BF51は、増幅率1の場合は電圧V51を同値で出力するが、バッファ回路BF51の入力に生じる電位差から
V52=V51+Voffset
となる。
That is, when the reference potential of the inverter that is the detection target circuit and the reference potential of the voltage detection circuit are the same potential, the voltage V51 is divided into the clamp diode D51 (overvoltage protection diode) when the high potential side voltage Vpn to be detected is divided. ) Leaks current IL51 into resistor R52.
V51 = (Ia + IL51) × R52
It becomes.
The buffer circuit BF51 outputs the voltage V51 with the same value when the amplification factor is 1, but V52 = V51 + Voffset from the potential difference generated at the input of the buffer circuit BF51.
It becomes.

さらにA/D変換回路AD1に入力される値は、電圧V52と同値となるが、量子化誤差(AD誤差)が存在するため、電圧データDVに相当する電圧は、
V52+AD誤差
となる。
よって
Vpn=(Ia+漏れ電流)×R52+Voffset+AD誤差
となり、理想値であるVpn=I×R2と異なることとなる。
Further, the value input to the A / D conversion circuit AD1 is the same value as the voltage V52, but since there is a quantization error (AD error), the voltage corresponding to the voltage data DV is
V52 + AD error.
Therefore, Vpn = (Ia + leakage current) × R52 + Voffset + AD error, which is different from the ideal value Vpn = I × R2.

図8は、上記従来の電力供給装置における各部で発生する誤差の説明図である。
図8に示すように、抵抗R51,R52で構成される分圧回路に起因する誤差ER及び基準電圧の変動に起因する誤差EREFは、入力電圧の変動にかかわりなく、全域で一定である。一方、クランプダイオードD51の漏れ電流に起因する誤差ED、バッファ回路BF51のオフセット電圧に起因する誤差EB、出力インピーダンスに起因する誤差EO、AD変換部AD1における量子化誤差EADは、電圧検出回路の入力電圧が低い場合に大きくなると言う傾向を示しており、入力電圧が低い場合には高精度での電圧検出は望めないという問題点があることが分かる。
FIG. 8 is an explanatory diagram of errors occurring in each part in the conventional power supply apparatus.
As shown in FIG. 8, the error ER caused by the voltage dividing circuit composed of the resistors R51 and R52 and the error EREF caused by the change in the reference voltage are constant over the entire range regardless of the change in the input voltage. On the other hand, the error ED caused by the leakage current of the clamp diode D51, the error EB caused by the offset voltage of the buffer circuit BF51, the error EO caused by the output impedance, and the quantization error EAD in the AD conversion unit AD1 are input to the voltage detection circuit. It shows a tendency to increase when the voltage is low, and it can be seen that there is a problem that voltage detection with high accuracy cannot be expected when the input voltage is low.

また、検出するスケールを拡大した場合には、実効的な分解能が粗くなるため、入力電圧の低い領域では、誤差の影響を受けやすく高精度化を行うためには限界があるという問題点があった。
そこで、本発明の目的は、検出電圧値の連続性を損なうことなく、検出誤差の影響を除去して検出精度を向上することが可能な電圧検出回路及び電力供給装置を提供することにある。
In addition, when the scale to be detected is enlarged, the effective resolution becomes coarse, so there is a problem that there is a limit to increase the accuracy in the low input voltage region, which is easily affected by errors. It was.
Accordingly, an object of the present invention is to provide a voltage detection circuit and a power supply device that can improve the detection accuracy by removing the influence of the detection error without impairing the continuity of the detection voltage value.

本発明の第1態様は、電力変換回路の基準グランド電位を設定し、前記基準グランド電位に対する検出対象電圧及び基準電圧を検出する電圧検出回路において、前記基準グランド電位を基準に前記検出対象電圧を分圧する、少なくとも3つ以上の抵抗を直列接続した分圧回路を有し、前記分圧回路の異なる2つの分圧点のそれぞれに、互いに同一プロセスで作製されており同一特性とみなせる特性を有したクランプダイオード、及びバッファ回路を接続し、それぞれのバッファ回路の出力電圧に基づいて前記検出対象電圧と前記基準電圧との差電圧を求める、ことを特徴とする。
上記構成によれば、生成した、分圧された検出対象電圧及び基準電圧のそれぞれをクランプダイオードを介して、バッファ回路に入力し、バッファ回路の出力電圧に基づいて検出対象電圧と基準電圧との差電圧を求めるので、検出電圧値の連続性が確保できるとともに、クランプダイオードから漏れ電流が流れ込むことによる誤差およびバッファ回路のオフセット電圧による誤差は、互いにキャンセルされる。
According to a first aspect of the present invention, in the voltage detection circuit that sets a reference ground potential of a power conversion circuit and detects a detection target voltage and a reference voltage with respect to the reference ground potential, the detection target voltage is set based on the reference ground potential. It has a voltage dividing circuit in which at least three or more resistors are connected in series, and each of the two voltage dividing points of the voltage dividing circuit is manufactured by the same process and has a characteristic that can be regarded as the same characteristic. The clamp diode and the buffer circuit are connected, and a difference voltage between the detection target voltage and the reference voltage is obtained based on an output voltage of each buffer circuit.
According to the above configuration, each of the divided detection target voltage and reference voltage generated is input to the buffer circuit via the clamp diode, and the detection target voltage and the reference voltage are calculated based on the output voltage of the buffer circuit. Since the difference voltage is obtained, the continuity of the detected voltage value can be ensured, and the error due to the leakage current flowing from the clamp diode and the error due to the offset voltage of the buffer circuit are cancelled.

本発明の第態様は、第1態様おいて、前記バッファ回路の出力電圧が入力され、アナログ/ディジタル変換を行ってディジタルデータとして出力するA/D変換回路を備え、前記A/D変換回路の出力データに基づいて前記検出対象電圧と前記基準電圧との差電圧に相当する差電圧データを求める、ことを特徴としている。
上記構成によれば、検出対象電圧および基準電圧は、アナログ/ディジタル変換を行ってディジタルデータとして出力され、これらに基づいて差電圧データが求められる。
このとき、検出電圧値の連続性が確保できるとともに、クランプダイオードから漏れ電流が流れ込むことによる誤差、バッファ回路のオフセット電圧による誤差およびA/D変換回路の量子化誤差は、差電圧データを求めることで、互いにキャンセルされる。
The second aspect of the present invention, Oite the first aspect, wherein the input is the output voltage of the buffer circuit, an A / D conversion circuit which outputs as digital data by performing analog / digital conversion, the A / D converter Difference voltage data corresponding to a difference voltage between the detection target voltage and the reference voltage is obtained based on circuit output data.
According to the above configuration, the detection target voltage and the reference voltage are subjected to analog / digital conversion and output as digital data, and difference voltage data is obtained based on these.
At this time, the continuity of the detected voltage value can be ensured, and the error due to the leakage current flowing from the clamp diode, the error due to the offset voltage of the buffer circuit, and the quantization error of the A / D conversion circuit should be obtained as the difference voltage data. And cancel each other.

本発明の第態様は、第1態様または第2態様に記載の電圧検出回路において、前記電力変換回路は、車両に搭載され、前記電圧検出回路の検出した差電圧に基づいて、エンジンにより駆動される車載発電機あるいは車載バッテリからの供給電力の電力変換を行って車載電動機に駆動電力を供給することを特徴としている。
したがって、検出電圧値の連続性が確保できるとともに、電圧検出回路が、誤差の少ない差電圧を検出することで、電力変換回路の制御が正確に行える。
According to a third aspect of the present invention, in the voltage detection circuit according to the first aspect or the second aspect, the power conversion circuit is mounted on a vehicle and driven by an engine based on a differential voltage detected by the voltage detection circuit. The present invention is characterized in that the drive power is supplied to the in-vehicle motor by converting the power supplied from the in-vehicle generator or the in-vehicle battery.
Therefore, continuity of the detected voltage value can be ensured, and the voltage detection circuit detects the difference voltage with a small error, so that the power conversion circuit can be controlled accurately.

本発明の第態様は、第1態様ないし第態様のいずれかに記載の電圧検出回路と、車両に搭載され、エンジンにより駆動される車載発電機あるいは車載バッテリからの供給電力の電力変換を行って車載電動機に駆動電力を供給する電力変換回路と、前記電圧検出回路の出力に基づいて、前記電力変換回路の前記電力変換を制御する制御回路と、を備えたことを特徴としている。
上記構成によれば、電圧検出回路は、電力変換回路の検出対象電圧と基準電圧との差電圧を求め、制御回路は、圧検出回路の出力に基づいて、前記電力変換回路の前記電力変換を制御する。
この結果、検出電圧値の連続性が確保できるとともに、電力変換回路は、誤差の少ない差電圧に基づいて電力変換制御がなされ、効率的な電力変換動作を行え、ひいては、車両を効率よく駆動することが可能となる。
According to a fourth aspect of the present invention, the voltage detection circuit according to any one of the first to third aspects and power conversion of power supplied from an in-vehicle generator or an in-vehicle battery mounted on a vehicle and driven by an engine. And a control circuit that controls the power conversion of the power conversion circuit based on the output of the voltage detection circuit.
According to the above configuration, the voltage detection circuit obtains a difference voltage between the detection target voltage of the power conversion circuit and the reference voltage, and the control circuit performs the power conversion of the power conversion circuit based on the output of the pressure detection circuit. Control.
As a result, the continuity of the detected voltage value can be ensured, and the power conversion circuit performs power conversion control based on the difference voltage with a small error, and can perform an efficient power conversion operation, thereby driving the vehicle efficiently. It becomes possible.

本発明によれば、検出電圧値の連続性を損なうことなく、検出誤差の影響を除去して検出精度を向上することが可能となるという効果を奏する。   According to the present invention, the detection accuracy can be improved by removing the influence of the detection error without impairing the continuity of the detection voltage value.

第1実施形態の電力供給装置としての、ハイブリッド車両用の電力供給装置の回路構成図である。It is a circuit block diagram of the electric power supply apparatus for hybrid vehicles as an electric power supply apparatus of 1st Embodiment. 第1実施形態の効果の説明図である。It is explanatory drawing of the effect of 1st Embodiment. 第2実施形態の電力供給装置の概要回路構成図である。It is a general | schematic circuit block diagram of the electric power supply apparatus of 2nd Embodiment. 第2実施形態の効果の説明図である。It is explanatory drawing of the effect of 2nd Embodiment. 第3実施形態の電力供給装置の概要回路構成図である。It is a general | schematic circuit block diagram of the electric power supply apparatus of 3rd Embodiment. 第3実施形態の効果の説明図である。It is explanatory drawing of the effect of 3rd Embodiment. 従来のハイブリッド車両用の電力供給装置の概要回路構成図である。It is a general | schematic circuit block diagram of the conventional electric power supply apparatus for hybrid vehicles. 従来の電力供給装置における各部で発生する誤差の説明図である。It is explanatory drawing of the error which generate | occur | produces in each part in the conventional electric power supply apparatus.

以下、図面を参照して本発明の実施形態について説明する。
そこで、以下の各実施形態においては、クランプダイオードからの漏れ電流、バッファ回路のオフセット電圧Voffset、あるいは、A/D変換回路の量子化誤差(AD誤差)をキャンセルするために、これらの誤差とほぼ同一の値を生成する回路を付加して、それらの差分を求めるようにしている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
Therefore, in each of the following embodiments, in order to cancel the leakage current from the clamp diode, the offset voltage Voffset of the buffer circuit, or the quantization error (AD error) of the A / D conversion circuit, these errors are almost equal to each other. A circuit for generating the same value is added, and the difference between them is obtained.

[1]第1実施形態
図1は、第1実施形態の電力供給装置としての、ハイブリッド車両用の電力供給装置の回路構成図である。
電力供給装置10は、後述のバッテリ12の放電出力により駆動輪を駆動し、あるいは、図示しないエンジンにより駆動され発電機として機能するモータ(M)11と、モータ11が発電機として機能した場合に、その発電出力により充電される高圧系のバッテリ(BAT)12と、バッテリ12の放電出力あるいは発電機として機能しているモータ11の発電出力の少なくとも一方を用いて図示しない駆動輪を駆動するモータ(M)13と、バッテリ12からモータ13への供給電圧あるいはモータ11からバッテリ12への供給電圧を検出する電圧検出回路14と、電力供給装置10全体の制御を行う電力制御回路15と、を備えている。
[1] First Embodiment FIG. 1 is a circuit configuration diagram of a power supply device for a hybrid vehicle as a power supply device of a first embodiment.
The power supply device 10 drives a driving wheel by a discharge output of a battery 12 described later, or a motor (M) 11 that is driven by an engine (not shown) and functions as a generator, and the motor 11 functions as a generator. A motor that drives a drive wheel (not shown) using at least one of a high-voltage battery (BAT) 12 that is charged by the power generation output and a discharge output of the battery 12 or a power generation output of the motor 11 that functions as a generator. (M) 13, a voltage detection circuit 14 that detects a supply voltage from the battery 12 to the motor 13 or a supply voltage from the motor 11 to the battery 12, and a power control circuit 15 that controls the entire power supply device 10. I have.

電力制御回路15は、バッテリ12から供給される電力により昇圧回路として機能する変換回路21を介してモータ13を駆動すると共にモータ13を回生動作させた際の電力を降圧回路として機能する変換回路21を介してバッテリ12に供給する第1電力変換回路22と、発電機として機能するモータ11により発生する電力あるいはモータ12を回生動作させた際の電力を降圧回路として機能する変換回路21を介してバッテリ12に供給し又は発電機として機能するモータ11により発生する電力でモータ13を駆動する第2電力変換回路23と、電力制御回路15全体を中枢的に制御するマイクロコンピュータとして構成されたECU24と、ECU24の制御下で変換回路21、第1電力変換回路22及び第2電力変換回路23の駆動制御を行うゲートドライバ25と、を備えている。
ここで、第1電力変換回路22は、バッテリ12の電力でモータ13を駆動する場合には、インバータ回路(DC−AC変換回路)として機能し、モータ13を発電機として回生動作を行う場合には、コンバータ回路(AC−DC変換回路)として機能している。
また、第2電力変換回路23は、バッテリ12の電力でモータ11を駆動する場合には、インバータ回路(DC−AC変換回路)として機能し、モータ11を発電機として回生動作を行う場合には、コンバータ回路(AC−DC変換回路)として機能している。
The power control circuit 15 drives the motor 13 with the power supplied from the battery 12 via the conversion circuit 21 that functions as a booster circuit, and converts the power when the motor 13 is regeneratively operated to function as a step-down circuit 21. The first power conversion circuit 22 that supplies the battery 12 via the power supply circuit, and the conversion circuit 21 that functions as a step-down circuit for the power generated by the motor 11 that functions as a generator or the power generated when the motor 12 is regenerated. A second power conversion circuit 23 for driving the motor 13 with electric power supplied to the battery 12 or generated by the motor 11 functioning as a generator; an ECU 24 configured as a microcomputer for centrally controlling the entire power control circuit 15; The conversion circuit 21, the first power conversion circuit 22, and the second power conversion circuit 23 are controlled under the control of the ECU 24. Includes a gate driver 25 for controlling the drive, the.
Here, the first power conversion circuit 22 functions as an inverter circuit (DC-AC conversion circuit) when the motor 13 is driven by the power of the battery 12 and performs a regenerative operation using the motor 13 as a generator. Functions as a converter circuit (AC-DC conversion circuit).
The second power conversion circuit 23 functions as an inverter circuit (DC-AC conversion circuit) when the motor 11 is driven by the power of the battery 12, and when the motor 11 performs a regenerative operation using the motor 11 as a generator. , Functioning as a converter circuit (AC-DC conversion circuit).

変換回路21は、リアクトル21aと、2個のトランジスタ29H、29Lを有するチョッパ回路21bとを備え、第1電力変換回路22の入力側に設けた電圧変換装置である。さらに変換回路21は、このチョッパ回路21bの下流側に2次平滑コンデンサ21c、リアクトル21aの上流側に1次平滑コンデンサ21dが各々並列接続されており、ECU24の制御下で動作するゲートドライバ25により、バッテリ12の電圧を昇圧してモータ11あるいはモータ13に出力し、モータ11あるいはモータ13の出力電圧を降圧してバッテリ12に出力する。
より詳細には、チョッパ回路21bは、対をなす高電位側トランジスタ29H及び低電位側トランジスタ29Lが直列に接続されている。
The conversion circuit 21 includes a reactor 21 a and a chopper circuit 21 b having two transistors 29 </ b> H and 29 </ b> L, and is a voltage conversion device provided on the input side of the first power conversion circuit 22. Further, the conversion circuit 21 includes a secondary smoothing capacitor 21c on the downstream side of the chopper circuit 21b and a primary smoothing capacitor 21d on the upstream side of the reactor 21a. The conversion circuit 21 is connected by a gate driver 25 operating under the control of the ECU 24. The voltage of the battery 12 is boosted and output to the motor 11 or the motor 13, and the output voltage of the motor 11 or motor 13 is stepped down and output to the battery 12.
More specifically, the chopper circuit 21b includes a pair of a high potential side transistor 29H and a low potential side transistor 29L connected in series.

さらに、高電位側トランジスタ29Hのコレクタ−エミッタ間には、エミッタからコレクタに向けて順方向となるように、フリーホイールダイオードとしてダイオード30Hが接続され、低電位側トランジスタ29Lのコレクタ−エミッタ間には、エミッタからコレクタに向けて順方向となるように、フリーホイールダイオードとしてダイオード30Lが接続されている。   Furthermore, a diode 30H is connected as a freewheel diode between the collector and emitter of the high potential side transistor 29H so as to be forward from the emitter to the collector, and between the collector and emitter of the low potential side transistor 29L. A diode 30L is connected as a free wheel diode so that the forward direction is from the emitter to the collector.

そして、リアクトル21aの一端はバッテリ12の正極側端子に接続され、リアクトル21aの他端は、高電位側トランジスタ29Hのコレクタ及び低電位側トランジスタ29のエミッタに接続されている。高電位側トランジスタ29Hのエミッタはバッテリ12の負極側端子及び変換回路21の負極側端子Ntに接続されている。また、低電位側トランジスタ29Lのコレクタは変換回路21の正極側端子Ptに接続されている。
以上の説明では、チョッパ回路21bにおいて、2個のIGBT29H、29Lを対として用いていたが、さらに電流容量が必要とされる場合には、同様の高電位側トランジスタ及び低電位側トランジスタのIGBTの対を、2個のIGBT29H、29Lと並列に一対あるいは複数対配置するように構成することも可能である。この場合には、上述した実施形態と同様に、直列に接続している高電位側トランジスタ及び低電位側トランジスタのそれぞれのコレクタ−エミッタ間に、エミッタからコレクタに向けて順方向となるように、フリーホイールダイオードとしてのダイオードを接続する。
なお、チョッパ回路21bを構成するトランジスタとして、IGBT(Insulated Gate Bipolar Transistor)、MOSFET、バイポーラトランジスタなどのスイッチング素子を使用することが可能である。
One end of the reactor 21a is connected to the positive terminal of the battery 12, and the other end of the reactor 21a is connected to the collector of the high potential side transistor 29H and the emitter of the low potential side transistor 29. The emitter of the high potential side transistor 29H is connected to the negative terminal of the battery 12 and the negative terminal Nt of the conversion circuit 21. The collector of the low-potential side transistor 29L is connected to the positive terminal Pt of the conversion circuit 21.
In the above description, in the chopper circuit 21b, the two IGBTs 29H and 29L are used as a pair. However, when further current capacity is required, the IGBTs of the same high potential side transistor and low potential side transistor are used. A pair or a plurality of pairs may be arranged in parallel with the two IGBTs 29H and 29L. In this case, as in the above-described embodiment, the forward direction is from the emitter to the collector between the collector and emitter of the high-potential side transistor and the low-potential side transistor connected in series. Connect a diode as a freewheeling diode.
Note that switching elements such as IGBTs (Insulated Gate Bipolar Transistors), MOSFETs, and bipolar transistors can be used as the transistors constituting the chopper circuit 21b.

第1電力変換回路22は、6個のIGBTをブリッジ接続したブリッジ回路22aと平滑コンデンサ22bとを具備するパルス幅変調(PWM)によるPWMインバータであって、この第1電力変換回路22にはモータ13と変換回路21が接続されている。
より詳細には、第1電力変換回路22のブリッジ回路22aは、各相毎に対をなす高電位側U相トランジスタ31UH、低電位側U相トランジスタ31UL、高電位側V相トランジスタ31VH、低電位側V相トランジスタ31VL、高電位側W相トランジスタ31WH、低電位側W相トランジスタ31WLをブリッジ接続している。
The first power conversion circuit 22 is a pulse width modulation (PWM) PWM inverter having a bridge circuit 22a in which six IGBTs are bridge-connected and a smoothing capacitor 22b. The first power conversion circuit 22 includes a motor. 13 and the conversion circuit 21 are connected.
More specifically, the bridge circuit 22a of the first power conversion circuit 22 includes a high potential side U phase transistor 31UH, a low potential side U phase transistor 31UL, a high potential side V phase transistor 31VH, and a low potential paired for each phase. The side V phase transistor 31VL, the high potential side W phase transistor 31WH, and the low potential side W phase transistor 31WL are bridge-connected.

ここで、高電位側U相トランジスタ31UH、高電位側V相トランジスタ31VH及び高電位側W相トランジスタ31WHは、変換回路21の正極側端子Ptに接続されてハイサイドアームを構成し、低電位側U相トランジスタ31UL、低電位側V相トランジスタ31VL及び低電位側W相トランジスタ31WLは、変換回路21の負極側端子Ntに接続されローサイドアームを構成している。
さらに、高電位側U相トランジスタ31UH、低電位側U相トランジスタ31UL、高電位側V相トランジスタ31VH、低電位側V相トランジスタ31VL、高電位側W相トランジスタ31WH、低電位側W相トランジスタ31WLのコレクタ−エミッタ間には、エミッタからコレクタに向けて順方向となるように、それぞれダイオード32UH,32UL,32VH,32VL,32WH,32WLが接続されている。
Here, the high-potential side U-phase transistor 31UH, the high-potential side V-phase transistor 31VH, and the high-potential side W-phase transistor 31WH are connected to the positive terminal Pt of the conversion circuit 21 to form a high-side arm, and the low-potential side The U-phase transistor 31UL, the low-potential side V-phase transistor 31VL, and the low-potential side W-phase transistor 31WL are connected to the negative-side terminal Nt of the conversion circuit 21 to form a low-side arm.
Further, the high potential side U-phase transistor 31UH, the low potential side U phase transistor 31UL, the high potential side V phase transistor 31VH, the low potential side V phase transistor 31VL, the high potential side W phase transistor 31WH, and the low potential side W phase transistor 31WL Between the collector and the emitter, diodes 32UH, 32UL, 32VH, 32VL, 32WH, and 32WL are connected so as to be in the forward direction from the emitter to the collector.

変換回路21と第1電力変換回路22との間には第1電力変換回路22と同様の構成を備えた第2電力変換回路23が正極側端子Ptと負極側端子Ntに接続され、この第2電力変換回路23にモータ11が接続されている。
第2電力変換回路23は、第1電力変換回路22と同様に、トランジスタのスイッチング素子を複数用いブリッジ接続してなるブリッジ回路23aと平滑コンデンサ23bとを具備するパルス幅変調(PWM)によるPWMインバータである。この第2電力変換回路23はモータ11の出力電圧を変換回路21により降圧してバッテリ12に充電を行ったり、第1電力変換回路22を経由してモータ13を駆動したりする。
Between the conversion circuit 21 and the first power conversion circuit 22, a second power conversion circuit 23 having a configuration similar to that of the first power conversion circuit 22 is connected to the positive terminal Pt and the negative terminal Nt. 2 The motor 11 is connected to the power conversion circuit 23.
Similarly to the first power conversion circuit 22, the second power conversion circuit 23 includes a bridge circuit 23 a formed by bridge connection using a plurality of transistor switching elements and a smoothing capacitor 23 b and a PWM inverter by pulse width modulation (PWM). It is. The second power conversion circuit 23 steps down the output voltage of the motor 11 by the conversion circuit 21 to charge the battery 12 or drives the motor 13 via the first power conversion circuit 22.

第2電力変換回路23は、6個のIGBTをブリッジ接続したブリッジ回路23aと平滑コンデンサ23bとを具備するパルス幅変調(PWM)によるPWMインバータである。
より詳細には、第2電力変換回路23のブリッジ回路23aは、各相毎に対をなす高電位側U相トランジスタ33UH、低電位側U相トランジスタ33UL、高電位側V相トランジスタ33VH、低電位側V相トランジスタ33VL、高電位側W相トランジスタ33WH、低電位側W相トランジスタ33WLをブリッジ接続している。
The second power conversion circuit 23 is a PWM inverter based on pulse width modulation (PWM), which includes a bridge circuit 23a in which six IGBTs are bridge-connected and a smoothing capacitor 23b.
More specifically, the bridge circuit 23a of the second power conversion circuit 23 includes a high potential side U phase transistor 33UH, a low potential side U phase transistor 33UL, a high potential side V phase transistor 33VH, and a low potential paired for each phase. The side V-phase transistor 33VL, the high potential side W phase transistor 33WH, and the low potential side W phase transistor 33WL are bridge-connected.

ここで、高電位側U相トランジスタ33UH、高電位側V相トランジスタ33VH及び高電位側W相トランジスタ33WHは、変換回路21の正極側端子Ptに接続されてハイサイドアームを構成し、低電位側U相トランジスタ33UL、低電位側V相トランジスタ33VL及び低電位側W相トランジスタ33WLは、変換回路21の負極側端子Ntに接続されローサイドアームを構成している。
さらに、高電位側U相トランジスタ33UH、低電位側U相トランジスタ33UL、高電位側V相トランジスタ33VH、低電位側V相トランジスタ33VL、高電位側W相トランジスタ33WH、低電位側W相トランジスタ31WLのコレクタ−エミッタ間には、エミッタからコレクタに向けて順方向となるように、それぞれダイオード34UH,34UL,34VH,34VL,34WH,34WLが接続されている。
Here, the high-potential side U-phase transistor 33UH, the high-potential side V-phase transistor 33VH, and the high-potential side W-phase transistor 33WH are connected to the positive terminal Pt of the conversion circuit 21 to form a high-side arm, and the low-potential side The U-phase transistor 33UL, the low-potential side V-phase transistor 33VL, and the low-potential side W-phase transistor 33WL are connected to the negative-side terminal Nt of the conversion circuit 21 to constitute a low-side arm.
Further, the high potential side U-phase transistor 33UH, the low potential side U phase transistor 33UL, the high potential side V phase transistor 33VH, the low potential side V phase transistor 33VL, the high potential side W phase transistor 33WH, and the low potential side W phase transistor 31WL Between the collector and the emitter, diodes 34UH, 34UL, 34VH, 34VL, 34WH, and 34WL are connected so as to be in the forward direction from the emitter to the collector.

また、第1電力変換回路22からモータ13のU相、V相、W相の各コイルには、3本のバスLU1、LV1、LW1が接続され、第2電力変換回路23からモータ11のU相、V相、W相の各コイルには、3本のバスLU2、LV2、LW2が接続されいる。
さらに、変換回路21、第1電力変換回路22、第2電力変換回路23を構成している各トランジスタのゲートには、ゲートドライバ25からの信号線がそれぞれ接続されている。
Also, three buses LU1, LV1, and LW1 are connected from the first power conversion circuit 22 to the U-phase, V-phase, and W-phase coils of the motor 13, and the second power conversion circuit 23 to the U of the motor 11 are connected. Three buses LU2, LV2, and LW2 are connected to the coils of the phase, V phase, and W phase.
Further, the signal lines from the gate driver 25 are connected to the gates of the transistors constituting the conversion circuit 21, the first power conversion circuit 22, and the second power conversion circuit 23, respectively.

次に電圧検出回路の構成について説明する。
電圧検出回路14は、変換回路21の正極側端子Ptに一端が接続された抵抗R11と、抵抗R11の他端に直列接続された抵抗R12を備えており、抵抗R11及び抵抗R12は、第1分圧回路を構成している。
抵抗R11及び抵抗R12の分圧点には、カソード端子が電圧検出回路14の電源VCCに接続された第1クランプダイオードD1のアノード端子が接続されており、第1クランプダイオードD1のアノード端子とグランドとの間には、ノイズ除去用のセラミックコンデンサC1が接続されている。また、第1クランプダイオードD1の後段には、第1バッファ回路BF1が接続されている。
Next, the configuration of the voltage detection circuit will be described.
The voltage detection circuit 14 includes a resistor R11 having one end connected to the positive electrode side terminal Pt of the conversion circuit 21, and a resistor R12 connected in series to the other end of the resistor R11. The resistor R11 and the resistor R12 include the first resistor R11 and the resistor R12. A voltage dividing circuit is configured.
The voltage dividing point of the resistor R11 and the resistor R12 is connected to the anode terminal of the first clamp diode D1 whose cathode terminal is connected to the power supply VCC of the voltage detection circuit 14, and the anode terminal of the first clamp diode D1 is connected to the ground. Is connected to a ceramic capacitor C1 for noise removal. The first buffer circuit BF1 is connected to the subsequent stage of the first clamp diode D1.

また、電圧検出回路14は、変換回路21の負極側端子Ntに一端が接続された抵抗R21と、抵抗R21の他端に直列接続された抵抗R22を備えており、抵抗R21及び抵抗R22は、第2分圧回路を構成している。
抵抗R21及び抵抗R22の分圧点には、カソード端子が電圧検出回路14の電源VCCに接続された第2クランプダイオードD2のアノード端子が接続されており、第2クランプダイオードD2のアノード端子とグランドとの間には、ノイズ除去用のセラミックコンデンサC2が接続されている。また、第2クランプダイオードD2の後段には、第2バッファ回路BF2が接続されている。
さらに第1バッファ回路BF1の出力端子は、差動増幅器DAの非反転入力端子に接続され、第2バッファ回路BF2の出力端子は、差動増幅器DAの反転入力端子に接続されている。差動増幅器DAの出力端子は、ECU24のA/D変換ポートを介してA/D変換回路AD1に接続されている。
The voltage detection circuit 14 includes a resistor R21 having one end connected to the negative terminal Nt of the conversion circuit 21, and a resistor R22 connected in series to the other end of the resistor R21. The resistor R21 and the resistor R22 are: A second voltage dividing circuit is configured.
The voltage dividing point of the resistor R21 and the resistor R22 is connected to the anode terminal of the second clamp diode D2 whose cathode terminal is connected to the power supply VCC of the voltage detection circuit 14, and the anode terminal of the second clamp diode D2 is connected to the ground. Is connected to a ceramic capacitor C2 for noise removal. The second buffer circuit BF2 is connected to the subsequent stage of the second clamp diode D2.
Further, the output terminal of the first buffer circuit BF1 is connected to the non-inverting input terminal of the differential amplifier DA, and the output terminal of the second buffer circuit BF2 is connected to the inverting input terminal of the differential amplifier DA. The output terminal of the differential amplifier DA is connected to the A / D conversion circuit AD1 via the A / D conversion port of the ECU 24.

上記構成において、第1クランプダイオードD1と第2クランプダイオードD2は、同一プロセスで作製されており、ほぼ同一の特性と見なせる特性を有している。
同様に第1バッファ回路BF1と第2バッファ回路BF2も、同一プロセスで作製されており、ほぼ同一の特性と見なせる特性を有している。
In the above configuration, the first clamp diode D1 and the second clamp diode D2 are manufactured by the same process and have characteristics that can be regarded as substantially the same characteristics.
Similarly, the first buffer circuit BF1 and the second buffer circuit BF2 are manufactured by the same process and have characteristics that can be regarded as substantially the same characteristics.

次に電圧検出回路14の動作について説明する。
ここで、抵抗R11を流れ出る電流をIa、抵抗R12に流れ込む電流をIbとし、第1クランプダイオードD1の漏れ電流をIL1とすると、
Ib=Ia+IL1
となり、電圧V1は、
V1=Ib×R12
=(Ia+IL1)×R12
となる。
Next, the operation of the voltage detection circuit 14 will be described.
Here, if the current flowing out of the resistor R11 is Ia, the current flowing into the resistor R12 is Ib, and the leakage current of the first clamp diode D1 is IL1,
Ib = Ia + IL1
The voltage V1 is
V1 = Ib × R12
= (Ia + IL1) × R12
It becomes.

また、第1バッファ回路BF1の出力電圧V2は、第1バッファ回路BF1のオフセット電圧をVoffsetとすると、
V2=V1+Voffset
となる。
また、抵抗R21を流れ出る電流をIc、抵抗R22に流れ込む電流をIdとし、第2クランプダイオードD2の漏れ電流をIL2とすると、
Id=Ic+IL2
となり、電圧V3は、
V3=Id×R22
=(Ic+IL2)×R22
となる。
Further, the output voltage V2 of the first buffer circuit BF1 is given by assuming that the offset voltage of the first buffer circuit BF1 is Voffset.
V2 = V1 + Voffset
It becomes.
Further, if the current flowing out of the resistor R21 is Ic, the current flowing into the resistor R22 is Id, and the leakage current of the second clamp diode D2 is IL2,
Id = Ic + IL2
The voltage V3 is
V3 = Id × R22
= (Ic + IL2) × R22
It becomes.

また、第2バッファ回路BF2の出力電圧V4は、第1バッファ回路BF1および第2バッファ回路BF2が同一プロセスで作製されているので、第2バッファ回路BF2のオフセット電圧を第1バッファ回路BF1のオフセット電圧と等しいVoffsetとすると、
V4=V3+Voffset
となる。
Further, the output voltage V4 of the second buffer circuit BF2 is set so that the first buffer circuit BF1 and the second buffer circuit BF2 are manufactured by the same process, so that the offset voltage of the second buffer circuit BF2 is set to the offset of the first buffer circuit BF1. If Voffset is equal to the voltage,
V4 = V3 + Voffset
It becomes.

この結果、差動増幅器DAの出力電圧V5は、抵抗R11=抵抗R21、抵抗R12=抵抗R22とし、差動増幅器DAのオフセット電圧を第1バッファ回路BF1のオフセット電圧と等しいVoffsetとすると、
V5=V2−V4
=(Ia−Ic)×抵抗R12+Voffset
ここで、ECU24のA/D変換回路AD1により出力される電圧検出データDVに相当するVDVは、A/D変換回路AD1による変換誤差をVADとすると、
VDV=(Ia−Ic)×抵抗R12+Voffset+VAD
となる。
As a result, when the output voltage V5 of the differential amplifier DA is R11 = resistor R21, R12 = resistor R22, and the offset voltage of the differential amplifier DA is Voffset equal to the offset voltage of the first buffer circuit BF1,
V5 = V2-V4
= (Ia-Ic) × resistance R12 + Voffset
Here, VDV corresponding to the voltage detection data DV output from the A / D conversion circuit AD1 of the ECU 24 is represented by VAD as a conversion error by the A / D conversion circuit AD1.
VDV = (Ia−Ic) × resistance R12 + Voffset + VAD
It becomes.

図2は、第1実施形態の効果の説明図である。
図2において、LPは、図7に示した電圧検出回路の誤差特性である。
本第1実施形態によれば、図2に示すように、検出値の連続性を損なうことなく、第1クランプダイオード及び第2クランプダイオードの漏れ電流値の影響と、第1バッファ回路BF1及び第2バッファ回路BF2のオフセット電圧の影響と、を除去してより正確な検出値を得ることが可能となる。
FIG. 2 is an explanatory diagram of the effect of the first embodiment.
In FIG. 2, LP is an error characteristic of the voltage detection circuit shown in FIG.
According to the first embodiment, as shown in FIG. 2, the influence of the leakage current values of the first clamp diode and the second clamp diode, the first buffer circuit BF1, and the first buffer circuit BF1, without impairing the continuity of the detection values. It is possible to obtain a more accurate detection value by removing the influence of the offset voltage of the two-buffer circuit BF2.

[2]第2実施形態
図3は、第2実施形態の電力供給装置の概要回路構成図である。
図3において、図1の第1実施形態と同様の部分には、同一の符号を付し、その詳細な説明を省略する。
まず、電圧検出回路の構成について説明する。
第2実施形態の電力供給装置10Aの電圧検出回路14Aは、変換回路21の正極側端子Ptに一端が接続された抵抗R21と、抵抗R21の他端に順次直列接続された抵抗R22、R23、R24を備えており、抵抗R21〜抵抗R24は、分圧回路を構成している。
[2] Second Embodiment FIG. 3 is a schematic circuit configuration diagram of a power supply device according to a second embodiment.
3, the same parts as those in the first embodiment in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
First, the configuration of the voltage detection circuit will be described.
The voltage detection circuit 14A of the power supply device 10A of the second embodiment includes a resistor R21 having one end connected to the positive terminal Pt of the conversion circuit 21, and resistors R22, R23 sequentially connected in series to the other end of the resistor R21. R24 is provided, and the resistors R21 to R24 constitute a voltage dividing circuit.

抵抗R22及び抵抗R23の分圧点には、カソード端子が電圧検出回路14Aの電源VCCに接続された第1クランプダイオードD111のアノード端子が接続されており、第1クランプダイオードD11のアノード端子とグランドとの間には、ノイズ除去用のセラミックコンデンサC11が接続されている。また、第1クランプダイオードD11の後段には、第1バッファ回路BF111が接続されている。   The voltage dividing point of the resistor R22 and the resistor R23 is connected to the anode terminal of the first clamp diode D111 whose cathode terminal is connected to the power supply VCC of the voltage detection circuit 14A. The anode terminal of the first clamp diode D11 and the ground Is connected to a ceramic capacitor C11 for noise removal. The first buffer circuit BF111 is connected to the subsequent stage of the first clamp diode D11.

また、抵抗R23及び抵抗R24の分圧点には、カソード端子が電圧検出回路14Aの電源VCCに接続された第2クランプダイオードD12のアノード端子が接続されており、第2クランプダイオードD12のアノード端子とグランドとの間には、ノイズ除去用のセラミックコンデンサC12が接続されている。また、第2クランプダイオードD12の後段には、第2バッファ回路BF12が接続されている。
さらに第1バッファ回路BF11の出力端子は、ECU24AのA/D変換ポートを介して第1A/D変換回路AD11に接続され、第2バッファ回路BF12の出力端子は、ECU24AのA/D変換ポートを介して第2A/D変換回路AD12に接続されている。
The voltage dividing point of the resistor R23 and the resistor R24 is connected to the anode terminal of the second clamp diode D12 whose cathode terminal is connected to the power supply VCC of the voltage detection circuit 14A, and the anode terminal of the second clamp diode D12. A ceramic capacitor C12 for removing noise is connected between the ground and the ground. The second buffer circuit BF12 is connected to the subsequent stage of the second clamp diode D12.
Further, the output terminal of the first buffer circuit BF11 is connected to the first A / D conversion circuit AD11 via the A / D conversion port of the ECU 24A, and the output terminal of the second buffer circuit BF12 is connected to the A / D conversion port of the ECU 24A. To the second A / D conversion circuit AD12.

上記構成において、第1クランプダイオードD11と第2クランプダイオードD12は、同一プロセスで作製されており、ほぼ同一の特性と見なせる特性を有している。
同様に第1バッファ回路BF11と第2バッファ回路BF12も、同一プロセスで作製されており、ほぼ同一の特性と見なせる特性を有している。
さらに、ECU24Aの第1A/D変換回路AD11と第2A/D変換回路AD12も、同一プロセスで作製されており、ほぼ同一の特性と見なせる特性を有している。
In the above configuration, the first clamp diode D11 and the second clamp diode D12 are manufactured by the same process and have characteristics that can be regarded as substantially the same characteristics.
Similarly, the first buffer circuit BF11 and the second buffer circuit BF12 are also manufactured by the same process and have characteristics that can be regarded as substantially the same characteristics.
Furthermore, the first A / D conversion circuit AD11 and the second A / D conversion circuit AD12 of the ECU 24A are also manufactured by the same process and have characteristics that can be regarded as substantially the same characteristics.

次に電圧検出回路14Aの動作について説明する。
ここで、抵抗R22を流れ出る電流をIa、抵抗R23に流れ込む電流をIbとし、第1クランプダイオードD11の漏れ電流をIL11とすると、
Ib=Ia+IL11
となり、電圧V11は、
V11=Ib×R24
=(Ia+IL11)×(R23+R24)
となる。
Next, the operation of the voltage detection circuit 14A will be described.
Here, if the current flowing out of the resistor R22 is Ia, the current flowing into the resistor R23 is Ib, and the leakage current of the first clamp diode D11 is IL11,
Ib = Ia + IL11
The voltage V11 is
V11 = Ib × R24
= (Ia + IL11) × (R23 + R24)
It becomes.

また、第1バッファ回路BF11の出力電圧V2は、第1バッファ回路BF11のオフセット電圧をVoffsetとすると、
V2=V1+Voffset
となる。
ここで、ECU24のA/D変換回路AD11により出力される電圧検出データDV1に相当するVDV1は、A/D変換回路AD11による変換誤差をVAD1とすると、
VDV1=V11+VAD1
=(Ia+IL11)×(R23+R24)+Voffset+VAD1
となる。
Further, the output voltage V2 of the first buffer circuit BF 11, when the offset voltage of the first buffer circuit BF 11 and Voffset,
V2 = V1 + Voffset
It becomes.
Here, VDV1 corresponding to the voltage detection data DV1 output by the A / D converter AD11 of the ECU24, when the VAD1 conversion errors due to the A / D conversion circuit AD 11,
VDV1 = V11 + VAD1
= (Ia + IL11) × (R23 + R24) + Voffset + VAD1
It becomes.

同様に、抵抗R23を流れ出る電流をIc、抵抗R24に流れ込む電流をIdとし、第2クランプダイオードD12の漏れ電流をIL11とすると、
Ic=Ib
=Ia+IL11
となり、電圧V13は、第2クランプダイオードD12の漏れ電流をIL11とすると、
V13=(Ic+IL11)×R24
となる。
また、第2バッファ回路BF12の出力電圧V14は、第2バッファ回路BF12のオフセット電圧をVoffsetとすると、
V14=V13+Voffset
となる。
Similarly, if the current flowing out of the resistor R23 is Ic, the current flowing into the resistor R24 is Id, and the leakage current of the second clamp diode D12 is IL11,
Ic = Ib
= Ia + IL11
When the leakage current of the second clamp diode D12 is IL11, the voltage V13 is
V13 = (Ic + IL11) × R24
It becomes.
Further, the output voltage V14 of the second buffer circuit BF 12, when the offset voltage of the second buffer circuit BF 12 and Voffset,
V14 = V13 + Voffset
It becomes.

ここで、ECU24のA/D変換回路AD12により出力される電圧検出データDV2に相当するVDV2は、A/D変換回路AD12による変換誤差をVAD2とすると、
VDV2=V11+VAD1
=(Ia+IL11×2)×R24+Voffset+VAD2
となる。
したがって、ECU24において、演算される電圧V12と電圧V14との差電圧、すなわち、抵抗R23の両端の電圧差VR23は、
VR23=VDV1−VDV2
となる。
Here, VDV2 corresponding to the voltage detection data DV2 output by the A / D converter circuit AD 12 of ECU24, when the VAD2 conversion errors due to the A / D conversion circuit AD 12,
VDV2 = V11 + VAD1
= (Ia + IL11 × 2) × R24 + Voffset + VAD2
It becomes.
Therefore, the difference voltage between the voltage V12 and the voltage V14 calculated in the ECU 24, that is, the voltage difference VR23 across the resistor R23 is:
VR23 = VDV1-VDV2
It becomes.

したがって、
VPN=VR23/{[R23+R24]−R24}
/(R21+R22+R23+R24)
=(Ia+Ic+IL11)/R24
となる。ここで、Ic<<Iaであるので、
VPN≒(Ia+IL11)/R24
となる。
Therefore,
VPN = VR23 / {[R23 + R24] -R24}
/ (R21 + R22 + R23 + R24)
= (Ia + Ic + IL11) / R24
It becomes. Here, since Ic << Ia,
VPN≈ (Ia + IL11) / R24
It becomes.

図4は、第2実施形態の効果の説明図である。
図4において、LPは、図7に示した電圧検出回路の誤差特性である。
本第2実施形態によれば、図4に示すように、検出値の連続性を損なうことなく、第1クランプダイオード及び第2クランプダイオードの漏れ電流値の影響と、第1バッファ回路BF11及び第2バッファ回路BF12のオフセット電圧の影響と、第1A/D変換回路AD11及び第2A/D変換回路AD12の量子化誤差の影響を除去して、より広い電圧検出回路入力電圧範囲で、より正確かつ誤差の少ない検出値を得ることが可能となる。
FIG. 4 is an explanatory diagram of the effect of the second embodiment.
In FIG. 4, LP is an error characteristic of the voltage detection circuit shown in FIG.
According to the second embodiment, as shown in FIG. 4, the influence of the leakage current values of the first clamp diode and the second clamp diode and the first buffer circuit BF 11 and and influence of the offset voltage of the second buffer circuit BF 12, to remove the influence of the quantization error of the 1A / D converter AD11 and the 2A / D converter AD12, in a wider voltage detection circuit input voltage range, and more It is possible to obtain a detection value that is accurate and has few errors.

[3]第3実施形態
図5は、第3実施形態の電力供給装置の概要回路構成図である。
図5において、図1の第1実施形態と同様の部分には、同一の符号を付し、その詳細な説明を省略する。
まず、電圧検出回路の構成について説明する。
第3実施形態の電力供給装置10Bの電圧検出回路14Bは、変換回路21の正極側端子Ptに一端が接続された抵抗R31と、抵抗R31の他端に直列接続された抵抗R32を備えており、抵抗R31及び抵抗R32は、第1分圧回路を構成している。
[3] Third Embodiment FIG. 5 is a schematic circuit configuration diagram of a power supply device according to a third embodiment.
In FIG. 5, the same parts as those of the first embodiment of FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
First, the configuration of the voltage detection circuit will be described.
The voltage detection circuit 14B of the power supply device 10B of the third embodiment includes a resistor R31 having one end connected to the positive terminal Pt of the conversion circuit 21, and a resistor R32 connected in series to the other end of the resistor R31. The resistor R31 and the resistor R32 constitute a first voltage dividing circuit.

抵抗R31及び抵抗R32の分圧点には、カソード端子が電圧検出回路14の電源VCCに接続された第1クランプダイオードD21のアノード端子が接続されており、第1クランプダイオードD21のアノード端子とグランドとの間には、ノイズ除去用のセラミックコンデンサC21が接続されている。また、第1クランプダイオードD21の後段には、第1バッファ回路BF21が接続されている。   The voltage dividing point of the resistor R31 and the resistor R32 is connected to the anode terminal of the first clamp diode D21 whose cathode terminal is connected to the power supply VCC of the voltage detection circuit 14, and the anode terminal of the first clamp diode D21 is connected to the ground. Is connected to a ceramic capacitor C21 for noise removal. The first buffer circuit BF21 is connected to the subsequent stage of the first clamp diode D21.

また、電圧検出回路14Bは、変換回路21の負極側端子Ntに一端が接続された抵抗R41と、抵抗R41の他端に直列接続された抵抗R42を備えており、抵抗R41及び抵抗R42は、第2分圧回路を構成している。
抵抗R41及び抵抗R42の分圧点には、カソード端子が電圧検出回路14Bの電源VCCに接続された第2クランプダイオードD22のアノード端子が接続されており、第2クランプダイオードD22のアノード端子とグランドとの間には、ノイズ除去用のセラミックコンデンサC22が接続されている。また、第2クランプダイオードD22の後段には、第2バッファ回路BF2が接続されている。
さらに第1バッファ回路BF21の出力端子は、ECU24BのA/D変換ポートを介して第1A/D変換回路AD21に接続され、第2バッファ回路BF22の出力端子は、ECU24AのA/D変換ポートを介して第2A/D変換回路A22に接続されている。
The voltage detection circuit 14B includes a resistor R41 having one end connected to the negative terminal Nt of the conversion circuit 21, and a resistor R42 connected in series to the other end of the resistor R41. The resistor R41 and the resistor R42 are: A second voltage dividing circuit is configured.
The voltage dividing point of the resistor R41 and the resistor R42 is connected to the anode terminal of the second clamp diode D22 whose cathode terminal is connected to the power supply VCC of the voltage detection circuit 14B. The anode terminal of the second clamp diode D22 is connected to the ground. Is connected to a ceramic capacitor C22 for noise removal. The second buffer circuit BF2 is connected to the subsequent stage of the second clamp diode D22.
Further, the output terminal of the first buffer circuit BF21 is connected to the first A / D conversion circuit AD21 via the A / D conversion port of the ECU 24B, and the output terminal of the second buffer circuit BF22 is connected to the A / D conversion port of the ECU 24A. To the second A / D conversion circuit A22.

上記構成において、第1クランプダイオードD21と第2クランプダイオードD22は、同一プロセスで作製されており、ほぼ同一の特性と見なせる特性を有している。
同様に第1バッファ回路BF21と第2バッファ回路BF22も、同一プロセスで作製されており、ほぼ同一の特性と見なせる特性を有している。
さらに、ECU24Bの第1A/D変換回路AD21と第2A/D変換回路AD22も、同一プロセスで作製されており、ほぼ同一の特性と見なせる特性を有している。
In the above configuration, the first clamp diode D21 and the second clamp diode D22 are manufactured by the same process and have characteristics that can be regarded as substantially the same characteristics.
Similarly, the first buffer circuit BF21 and the second buffer circuit BF22 are manufactured by the same process and have characteristics that can be regarded as substantially the same characteristics.
Further, the first A / D conversion circuit AD21 and the second A / D conversion circuit AD22 of the ECU 24B are also manufactured by the same process and have characteristics that can be regarded as substantially the same characteristics.

次に電圧検出回路14Bの動作について説明する。
ここで、抵抗R31を流れ出る電流をIa、抵抗R32に流れ込む電流をIbとし、第1クランプダイオードD21の漏れ電流をIL21とすると、
Ib=Ia+IL21
となり、電圧V21は、
V21=Ib×R32
=(Ia+IL21)×R32
となる。
Next, the operation of the voltage detection circuit 14B will be described.
Here, if the current flowing out of the resistor R31 is Ia, the current flowing into the resistor R32 is Ib, and the leakage current of the first clamp diode D21 is IL21,
Ib = Ia + IL21
The voltage V21 is
V21 = Ib × R32
= (Ia + IL21) × R32
It becomes.

また、第1バッファ回路BF21の出力電圧V22は、第1バッファ回路BF21のオフセット電圧をVoffsetとすると、
V22=V21+Voffset
となる。
ここで、ECU24のA/D変換回路AD21により出力される電圧検出データDV11に相当するVDV11は、A/D変換回路AD21による変換誤差をVAD21とすると、
VDV11=V21+VAD21
=(Ia+IL21)×R32+Voffset+VAD21
となる。
Further, the output voltage V22 of the first buffer circuit BF21 is given by assuming that the offset voltage of the first buffer circuit BF21 is Voffset.
V22 = V21 + Voffset
It becomes.
Here, the VDV11 corresponding to the voltage detection data DV11 output by the A / D conversion circuit AD21 of the ECU 24 is assumed that the conversion error by the A / D conversion circuit AD21 is VAD21.
VDV11 = V21 + VAD21
= (Ia + IL21) × R32 + Voffset + VAD21
It becomes.

同様に、抵抗R41を流れ出る電流をIc、抵抗R42に流れ込む電流をIdとし、第2クランプダイオードD12の漏れ電流をIL21とすると、
Ic=Ib
=Ia+IL21
となり、電圧V23は、第2クランプダイオードD12の漏れ電流をIL21とすると、
V23=(Ic+IL21)×R42
となる。
Similarly, if the current flowing out of the resistor R41 is Ic, the current flowing into the resistor R42 is Id, and the leakage current of the second clamp diode D12 is IL21,
Ic = Ib
= Ia + IL21
When the leakage current of the second clamp diode D12 is IL21, the voltage V23 is
V23 = (Ic + IL21) × R42
It becomes.

また、第2バッファ回路BF22の出力電圧V14は、第2バッファ回路BF22のオフセット電圧をVoffsetとすると、
V24=V23+Voffset
となる。
ここで、ECU24のA/D変換回路AD22により出力される電圧検出データDV12に相当するVDV12は、A/D変換回路AD22による変換誤差をVAD22とすると、
VDV12=V11+VAD1
=(Ic+IL21)×R42+Voffset+VAD22
となる。
Further, the output voltage V14 of the second buffer circuit BF 22, when the offset voltage of the second buffer circuit BF 22 and Voffset,
V24 = V23 + Voffset
It becomes.
Here, VDV12 corresponding to the voltage detection data DV12 output by A / D converter circuit AD 22 of ECU24, when the VAD22 conversion errors due to the A / D conversion circuit AD22,
VDV12 = V11 + VAD1
= (Ic + IL21) × R42 + Voffset + VAD22
It becomes.

したがって、R32=R42とすると、
VPN=VDV11−VDV12
=(Ia+Ic)/R32
となる。ここで、Ic<<Iaであるので、
VPN≒Ia/R32
となる。
Therefore, if R32 = R42,
VPN = VDV11−VDV12
= (Ia + Ic) / R32
It becomes. Here, since Ic << Ia,
VPN ≒ Ia / R32
It becomes.

図6は、第3実施形態の効果の説明図である。
図6において、LPは、図7に示した電圧検出回路の誤差特性である。
本第3実施形態によれば、図6に示すように、検出値の連続性を損なうことなく、第1クランプダイオードD21及び第2クランプダイオードD22の漏れ電流値の影響と、第1バッファ回路BF21及び第2バッファ回路BF22のオフセット電圧の影響と、第1A/D変換回路AD21及び第2A/D変換回路AD22の量子化誤差の影響を除去して、より広い電圧検出回路入力電圧範囲で、より正確かつ誤差の少ない検出値を得ることが可能となる。
FIG. 6 is an explanatory diagram of the effect of the third embodiment.
In FIG. 6, LP is an error characteristic of the voltage detection circuit shown in FIG.
According to the third embodiment, as shown in FIG. 6, the influence of the leakage current values of the first clamp diode D21 and the second clamp diode D22 and the first buffer circuit BF21 without impairing the continuity of the detection values. In addition, the influence of the offset voltage of the second buffer circuit BF22 and the influence of the quantization error of the first A / D conversion circuit AD21 and the second A / D conversion circuit AD22 are removed, and the input voltage range is wider. It is possible to obtain a detection value that is accurate and has few errors.

以上の図1、図3、図5の説明においては、コンデンサ21c、コンデンサ22b、コンデンサ23bをそれぞれ別個に設けていたが、コンパクトなレイアウトが可能で、配線インダクタンス成分などが少なければ、一つのコンデンサで置き換えることも可能である。   In the description of FIG. 1, FIG. 3, and FIG. 5, the capacitor 21c, the capacitor 22b, and the capacitor 23b are provided separately. However, if a compact layout is possible and the wiring inductance component is small, one capacitor is provided. It is also possible to replace with.

10、10A、10B 電力供給装置
11 モータ
12 バッテリ
13 モータ
14、14A、14B 電圧検出回路
22 第1電力変換回路(インバータ回路、コンバータ回路)
23 第2電力変換回路(コンバータ回路)
24、24A、24B ECU
AD1 A/D変換回路
AD11、AD21 第1A/D変換回路
AD12、AD22 第1A/D変換回路
BF1、BF11,BF21 第1バッファ回路
BF2、BF12、BF22 第2バッファ回路
D1、D11、D21 第1クランプダイオード
D2、D12、D22 第2クランプダイオード
Nt 負極側端子
Pt 正極側端子
R11、R12、R21〜R24 抵抗(分圧回路)
R31、R32、R41、R42 抵抗(分圧回路)
10, 10A, 10B Power supply device 11 Motor 12 Battery 13 Motor 14, 14A, 14B Voltage detection circuit 22 First power conversion circuit (inverter circuit, converter circuit)
23 Second power conversion circuit (converter circuit)
24, 24A, 24B ECU
AD1 A / D conversion circuit AD11, AD21 First A / D conversion circuit AD12, AD22 First A / D conversion circuit BF1, BF11, BF21 First buffer circuit BF2, BF12, BF22 Second buffer circuit D1, D11, D21 First clamp Diodes D2, D12, D22 Second clamp diode Nt Negative side terminal Pt Positive side terminal R11, R12, R21-R24 Resistance (voltage dividing circuit)
R31, R32, R41, R42 Resistance (voltage divider circuit)

Claims (4)

電力変換回路の基準グランド電位を設定し、前記基準グランド電位に対する検出対象電圧及び基準電圧を検出する電圧検出回路において、
前記基準グランド電位を基準に前記検出対象電圧を分圧する、少なくとも3つ以上の抵抗を直列接続した分圧回路を有し、
前記分圧回路の異なる2つの分圧点のそれぞれに、互いに同一プロセスで作製されており同一特性とみなせる特性を有したクランプダイオード、及びバッファ回路を接続し、それぞれのバッファ回路の出力電圧に基づいて前記検出対象電圧と前記基準電圧との差電圧を求める、
ことを特徴とする電圧検出回路。
In a voltage detection circuit that sets a reference ground potential of a power conversion circuit and detects a detection target voltage and a reference voltage with respect to the reference ground potential,
A voltage dividing circuit in which at least three or more resistors are connected in series to divide the voltage to be detected based on the reference ground potential;
A clamp diode and a buffer circuit, which are manufactured in the same process and have the same characteristics as each other , are connected to two different voltage dividing points of the voltage dividing circuit, and based on the output voltage of each buffer circuit. To obtain a difference voltage between the detection target voltage and the reference voltage,
A voltage detection circuit.
請求項1記載の電圧検出回路において、
前記バッファ回路の出力電圧が入力され、アナログ/ディジタル変換を行ってディジタルデータとして出力するA/D変換回路を備え、
前記A/D変換回路の出力データに基づいて前記検出対象電圧と前記基準電圧との差電圧に相当する差電圧データを求める、
ことを特徴とする電圧検出回路。
The voltage detection circuit according to claim 1, wherein
An A / D conversion circuit that receives the output voltage of the buffer circuit, performs analog / digital conversion, and outputs the digital data;
Obtaining difference voltage data corresponding to a difference voltage between the detection target voltage and the reference voltage based on output data of the A / D conversion circuit;
A voltage detection circuit.
請求項1又は2に記載の電圧検出回路において、
前記電力変換回路は、車両に搭載され、エンジンにより駆動される車載発電機あるいは車載バッテリからの供給電力の電力変換を行って車載電動機に駆動電力を供給する、
ことを特徴とする電圧検出回路。
The voltage detection circuit according to claim 1 or 2,
The power conversion circuit is mounted on a vehicle and performs power conversion of power supplied from an in-vehicle generator or in-vehicle battery driven by an engine to supply driving power to the in-vehicle motor.
A voltage detection circuit.
請求項1乃至請求項3のいずれかに記載の電圧検出回路と、
車両に搭載され、エンジンにより駆動される車載発電機あるいは車載バッテリからの供給電力の電力変換を行って車載電動機に駆動電力を供給する電力変換回路と、
前記電圧検出回路の出力に基づいて、前記電力変換回路の前記電力変換を制御する制御回路と、
を備えたことを特徴とする電力供給装置。
A voltage detection circuit according to any one of claims 1 to 3,
A power conversion circuit that is mounted on a vehicle and that converts power supplied from an in-vehicle generator or in-vehicle battery driven by an engine to supply driving power to the in-vehicle motor;
A control circuit for controlling the power conversion of the power conversion circuit based on the output of the voltage detection circuit;
A power supply device comprising:
JP2010135379A 2010-06-14 2010-06-14 Voltage detection circuit and power supply device Active JP5524729B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010135379A JP5524729B2 (en) 2010-06-14 2010-06-14 Voltage detection circuit and power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010135379A JP5524729B2 (en) 2010-06-14 2010-06-14 Voltage detection circuit and power supply device

Publications (2)

Publication Number Publication Date
JP2012002542A JP2012002542A (en) 2012-01-05
JP5524729B2 true JP5524729B2 (en) 2014-06-18

Family

ID=45534721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010135379A Active JP5524729B2 (en) 2010-06-14 2010-06-14 Voltage detection circuit and power supply device

Country Status (1)

Country Link
JP (1) JP5524729B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104459271A (en) * 2013-09-20 2015-03-25 天津中电华利电器科技集团有限公司 Molded-case voltage detection device
JP6685196B2 (en) * 2016-07-21 2020-04-22 株式会社日立国際電気 Voltage detection circuit
DE102021200762A1 (en) * 2021-01-28 2022-07-28 BSH Hausgeräte GmbH Measuring device for differential voltage measurement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000116143A (en) * 1998-10-05 2000-04-21 Toyota Motor Corp Inverter discharge abnormal control detection device
JP2001124801A (en) * 1999-10-28 2001-05-11 Nichido Denko Kk Non-contact type ac voltage measuring method and device
JP4281036B2 (en) * 2000-11-30 2009-06-17 株式会社ジーエス・ユアサコーポレーション Battery assembly
JP3791767B2 (en) * 2001-03-27 2006-06-28 株式会社デンソー Flying capacitor voltage detection circuit
JP2005114479A (en) * 2003-10-06 2005-04-28 Cimx Kk Measuring circuit of electric information

Also Published As

Publication number Publication date
JP2012002542A (en) 2012-01-05

Similar Documents

Publication Publication Date Title
JP5146555B2 (en) Switching element drive circuit
US8878477B2 (en) Electric motor driving apparatus having failure detection circuit, and failure detection method for the electric motor driving apparatus having failure detection circuit
JP5692156B2 (en) Driving device for switching element
US9543749B2 (en) Driver for switching element and control system for rotary machine using the same
US20160028342A1 (en) Electric motor drive device
JP5827821B2 (en) Hybrid vehicle failure diagnosis apparatus and method
US20160218621A1 (en) Controller for power converter
CN107112922B (en) Converter and method for operating a converter
US11921138B2 (en) Insulation resistance detection device
JP5136394B2 (en) Vehicle power supply
JP5524729B2 (en) Voltage detection circuit and power supply device
JP2008099518A (en) Power conversion unit and failure detecting method therefor
JP2009278766A (en) Boosting converter control device, motor control device, and electric automobile
JP5169416B2 (en) Power conversion circuit drive circuit and power conversion system
US11831302B2 (en) Drive circuit for switch
JP5885601B2 (en) Inspection device
JP5223757B2 (en) Driving device for power conversion circuit
JP2012013433A (en) Voltage detection circuit and power supply device
JP5724913B2 (en) Power converter
CN105075101B (en) Power inverter and its motor drive, air blower, compressor, air conditioner, refrigerator, refrigeration machine
JP2021173690A (en) Temperature detector
JP2009268180A (en) Control apparatus for power conversion circuit and power conversion control system
JP2015104204A (en) Voltage detection device
JP5494191B2 (en) Chopper circuit manufacturing method, chopper circuit, DC / DC converter, fuel cell system, and control method
JP7294071B2 (en) power system

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20121128

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130926

A131 Notification of reasons for refusal

Effective date: 20131105

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140410

R150 Certificate of patent (=grant) or registration of utility model

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5524729