JP5517970B2 - Inverter device and air conditioner - Google Patents
Inverter device and air conditioner Download PDFInfo
- Publication number
- JP5517970B2 JP5517970B2 JP2011044687A JP2011044687A JP5517970B2 JP 5517970 B2 JP5517970 B2 JP 5517970B2 JP 2011044687 A JP2011044687 A JP 2011044687A JP 2011044687 A JP2011044687 A JP 2011044687A JP 5517970 B2 JP5517970 B2 JP 5517970B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- mosfet
- inverter device
- circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、インバータ装置および空気調和機に関する。 The present invention relates to an inverter device and an air conditioner.
従来の単相または三相の交流電源用のインバータ装置では、インバータ装置の保護や制御のために、自装置内を流れる電流を検出する。従来のインバータ装置は、この電流の検出のために、ひとつまたは複数の抵抗を備える構成をしている（例えば、下記特許文献１、２参照）。 In a conventional inverter device for a single-phase or three-phase AC power supply, a current flowing in the device is detected for protection and control of the inverter device. The conventional inverter device is configured to include one or a plurality of resistors for detecting this current (see, for example, Patent Documents 1 and 2 below).
しかしながら、従来の単相または三相の交流電源用のインバータ装置は、インバータ装置を流れる電流の検出のために、ひとつまたは複数の抵抗を用いた構成をしており、一般的にこの抵抗としてセメント抵抗が用いられる。そのため、構造的に抵抗体の放熱性が悪いという問題があった。特に大容量のインバータ装置では発熱量が大きく、基板には実装できない大きな抵抗体が必要となり、サイズも大きくなりコストも高くなる。従って、セメント抵抗を用いる従来の単相または三相の交流電源用のインバータ装置は、大容量のインバータ装置には不向きであるという問題点があった。 However, conventional inverter devices for single-phase or three-phase AC power supplies are configured to use one or a plurality of resistors for detecting the current flowing through the inverter device. A resistor is used. Therefore, there has been a problem that the heat dissipation of the resistor is structurally poor. In particular, a large-capacity inverter device generates a large amount of heat, requires a large resistor that cannot be mounted on a substrate, increases the size, and increases the cost. Therefore, the conventional inverter device for a single-phase or three-phase AC power source using cement resistance has a problem that it is not suitable for a large-capacity inverter device.
本発明は、上記に鑑みてなされたものであって、発生する熱を効率よく放熱し、大容量化した場合のサイズやコスト増を抑えることができるインバータ装置および空気調和機を得ることを目的とする。 The present invention has been made in view of the above, and it is an object of the present invention to obtain an inverter device and an air conditioner that can efficiently dissipate generated heat and suppress an increase in size and cost when the capacity is increased. And
上述した課題を解決し、目的を達成するために、本発明は、直流電力を交流電力に変換するインバータ主回路を備えるインバータ装置であって、前記インバータ主回路に接続されるノーマリーオン形のＭＯＳＦＥＴと、前記ＭＯＳＦＥＴのドレイン−ソース間電圧に基づいて前記インバータ主回路に流れる電流を検出する電流検出回路と、前記電流検出回路により検出された電流に基づいて前記インバータ主回路を制御するインバータ制御部と、を備えることを特徴とする。 In order to solve the above-described problems and achieve the object, the present invention is an inverter device including an inverter main circuit that converts DC power into AC power, and is a normally-on type connected to the inverter main circuit. MOSFET, current detection circuit for detecting current flowing in inverter main circuit based on drain-source voltage of MOSFET, and inverter control for controlling inverter main circuit based on current detected by current detection circuit And a section.
本発明によれば、発生する熱を効率よく放熱し、大容量化した場合のサイズやコスト増を抑えることができるという効果を奏する。 According to the present invention, it is possible to efficiently dissipate generated heat and to suppress an increase in size and cost when the capacity is increased.
以下に、本発明にかかるインバータ装置および空気調和機の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Embodiments of an inverter device and an air conditioner according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.
実施の形態１．
図１は、本発明にかかるインバータ装置の実施の形態１の回路構成例を示す図である。図１に示すように、本実施の形態のインバータ装置は、交流電源１、ダイオード２−１〜２−４、リアクトル３、平滑コンデンサ４、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）５、ＩＧＢＴ（Insulated Gate Bipolar Transistor）６−１〜６−６、ダイオード７−１〜７−６、サーミスタ（温度検出素子）８、電流検出回路９、温度検出回路１０およびインバータ制御部１１を備える。
Embodiment 1 FIG.
FIG. 1 is a diagram showing a circuit configuration example of a first embodiment of an inverter device according to the present invention. As shown in FIG. 1, an inverter device according to the present embodiment includes an AC power source 1, diodes 2-1 to 2-4, a
ダイオード２−１〜２−４は、交流電源１から供給される交流電力を直流電力に変換する整流回路２１を構成する。なお、整流回路２１の回路構成は図１の例に限定されない。リアクトル３は力率を改善するために整流回路２１に接続されている。また、平滑コンデンサ４は、リアクトル３を介して整流回路２１に並列に接続されている。
The diodes 2-1 to 2-4 constitute a
ＩＧＢＴ６−１〜６−６およびダイオード７−１〜７−６は、インバータ主回路２２を構成する。インバータ主回路２２は、スイッチングによりモータ（Ｍ）１２へ電流を供給するとともにモータ１２から入力される直流電力を交流電力へ変換する。インバータ主回路２２は、平滑コンデンサ４と並列に接続されており、インバータ主回路２２の３相の各出力は１つのモータ１２に接続されている。インバータ主回路２２に接続される負荷はモータ１２に限定されない。また、インバータ主回路２２の構成は、図１の例に限定されない。ＩＧＢＴ６−１，６−３，６−５は、上アームのスイッチング素子であり、ＩＧＢＴ６−２，６−４，６−６は、下アームのスイッチング素子である。
IGBTs 6-1 to 6-6 and diodes 7-1 to 7-6 constitute inverter
ＭＯＳＦＥＴ５はインバータ主回路２２のスイッチング素子（ＩＧＢＴ６−１〜６−６）を保護するために設けられている。ＭＯＳＦＥＴ５としてはノーマリーオン形の素子を用い、耐圧はインバータ主回路２２のＩＧＢＴ６−１〜６−６やダイオード７−１〜７−６よりも低い耐圧のものを使用する。電流検出回路９はＭＯＳＦＥＴ５の基準オン抵抗（所定の基準温度における規定値または測定値等）に基づいて（ＭＯＳＦＥＴ５のオン抵抗とＭＯＳＦＥＴ５のドレイン−ソース間電圧とに基づいて）電流値を検出する電流検出回路であり、検出された電流値をインバータ制御部１１に伝達する。インバータ制御部１１は、電流検出回路９で検出された電流値に基づいて所望のスイッチングパターンをＩＧＢＴ６−１〜６−６の駆動回路へ出力する。
The MOSFET 5 is provided to protect the switching elements (IGBTs 6-1 to 6-6) of the inverter
サーミスタ８は、ＭＯＳＦＥＴ５の近傍に取り付けられており、温度検出回路１０はサーミスタ８により検出（測定）された温度情報をＭＯＳＦＥＴ５の温度情報としてインバータ制御部１１に伝達する。本実施の形態では、ＭＯＳＦＥＴ５の近傍にサーミスタ８を実装することにより、ＭＯＳＦＥＴ５のオン抵抗に基づいて検出された電流値を温度により補正することができる。
The
次に本実施の形態の動作について説明する。インバータ制御部１１がモータ１２を所望の速度で回転させる（駆動する）ためのスイッチングパターンをインバータ主回路２２へ入力すると、インバータ主回路２２のＩＧＢＴ６−１〜６−６がインバータ制御部１１からの入力に基づいてスイッチングすることにより、インバータ主回路２２の３相の出力からモータ１２に電流が流れ、モータ１２が所望の速度で回転する。
Next, the operation of the present embodiment will be described. When the
モータ１２の回転中にはＭＯＳＦＥＴ５に電流が流れる。ＩＧＢＴ６−１〜６−６等を過電流から保護するために、モータ１２の運転中は常にインバータ主回路２２内の電流を検出する必要があり、ＭＯＳＦＥＴ５はノーマリーオン形の素子を用いることが望ましいが、ノーマリーオフ形の素子を用いてもよい。ノーマリーオン形の素子を用いると、常にオンであるため部品の耐圧（例えば３０Ｖ以下）は高い必要がない。このため、ノーマリーオン形の素子を用いることで、部品定格が低く安価である、オン抵抗の低い（例えば、１０ｍΩ以下）ＭＯＳＦＥＴ５により電流検出を実現することができる。さらに、ゲート電圧を印加するのみの簡易的な回路でドレイン電流を流さないことができ、ノーマリーオン形のＭＯＳＦＥＴ５を遮断するための大掛かりな駆動回路が不要であるため、安価で構成できる。
A current flows through the MOSFET 5 while the
温度検出回路１０は、ＭＯＳＦＥＴ５の近傍に取り付けられたサーミスタ８により測定された温度情報をＭＯＳＦＥＴ５の温度情報としてインバータ制御部１１に伝達する。インバータ制御部１１は、ＭＯＳＦＥＴ５のオン抵抗に基づいて検出した電流値を、温度検出回路１０から取得した温度情報に基づいて補正する。ＭＯＳＦＥＴ５のオン抵抗は、温度に依存して変化する。例えば、予めＭＯＳＦＥＴ５のオン抵抗の温度特性を取得し（または仕様値等を用い）、この温度特性に基づいて補正を行うための温度情報に対する補正係数のテーブル等をインバータ制御部１１が保持しておく。インバータ制御部１１は、温度情報に基づいて補正係数を用いて基準オン抵抗を用いて補正して電流値を求める。または、補正係数を電流に対する補正係数として求めておき、基準オン抵抗に基づいて求めた電流値を補正係数で補正してもよい。
The
インバータ制御部１１は、補正後の電流値をインバータ主回路２２のインバータ制御やインバータ主回路２２のスイッチング素子の保護のために用いる。
The
サーミスタ８は、ＭＯＳＦＥＴ５のパッケージに内蔵できるなど、その構造の性質上セメント抵抗よりもＭＯＳＦＥＴ５の近傍に実装できる。このため、温度の検出精度や応答性を高くすることができ、セメント抵抗を用いる場合より高精度なインバータ制御を実現できる。
The
また、ＭＯＳＦＥＴ５のパッケージは通常ヒートシンクなどの放熱部品への取り付けが容易であるため、放熱性を高めることができ、大容量のインバータ装置に適用した場合のサイズやコスト増を抑えることができる。 Moreover, since the package of the MOSFET 5 can be easily attached to a heat radiating component such as a heat sink, heat dissipation can be improved, and an increase in size and cost when applied to a large capacity inverter device can be suppressed.
なお、ＭＯＳＦＥＴ５として、ワイドギャップ半導体を用いてもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料又はダイヤモンドがある。 Note that a wide gap semiconductor may be used as the MOSFET 5. Examples of the wide band gap semiconductor include silicon carbide, a gallium nitride-based material, and diamond.
このようなワイドバンドギャップ半導体によって形成されたＭＯＳＦＥＴ５は、耐電圧性が高く、許容電流密度も高いため、ＭＯＳＦＥＴ５の小型化が可能であり、これら小型化されたＭＯＳＦＥＴ５を用いることにより、これらの素子を組み込んだモジュールの小型化が可能となる。 The MOSFET 5 formed of such a wide band gap semiconductor has a high withstand voltage and a high allowable current density. Therefore, the MOSFET 5 can be downsized. By using the downsized MOSFET 5, these elements can be obtained. It is possible to reduce the size of the module incorporating the.
またワイドバンドギャップ半導体は、耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、モジュールの一層の小型化が可能になる。 In addition, since the wide band gap semiconductor has high heat resistance, it is possible to reduce the size of the heat sink fins of the heat sink and the air cooling of the water cooling portion, thereby further reducing the size of the module.
更にワイドバンドギャップ半導体は、電力損失が低いため、ＭＯＳＦＥＴ５の高効率化が可能であり、延いてはモジュールの高効率化が可能になる。 Furthermore, since the wide band gap semiconductor has low power loss, the efficiency of the MOSFET 5 can be increased, and the efficiency of the module can be increased.
また、ワイドギャップ半導体は温度による変化が少ないため、ＭＯＳＦＥＴ５にワイドバンドギャップ半導体を用いる場合にはサーミスタ８と温度検出回路１０を備える必要はない。
Further, since the wide gap semiconductor hardly changes due to temperature, it is not necessary to provide the
なお、本実施の形態では、交流電源１が単層であり、交直変換部（整流回路２１、リアクトル３、平滑コンデンサ４）が図１に示すような単層パッシブ型である場合を示しているが、交流電源１を多相（例えば三相）であり交直変換部が多相パッシブ型であってもよい。また、交直変換部の構成は、図１の構成に限らず、例えばＡＣチョッパー、ＤＣチョッパー等を適用した構成等どのような構成であってもよい。
In the present embodiment, the AC power source 1 is a single layer, and the AC / DC converter (
また、本実施の形態では、ノーマリーオン形のＭＯＳＦＥＴ５を用いているが、ＭＯＳＦＥＴ５の変わりにノーマリーオン形のＦＥＴを用いてもよい。 In the present embodiment, the normally-on type MOSFET 5 is used, but a normally-on type FET may be used instead of the MOSFET 5.
以上のように、本実施の形態では、インバータ主回路２２の電流検出にノーマリーオン形のＭＯＳＦＥＴ５を用いるようにした。そのため、発生する熱を効率よく放熱し、大容量化した場合のサイズやコスト増を抑えることができる。
As described above, in the present embodiment, the normally-on type MOSFET 5 is used for the current detection of the inverter
実施の形態２．
図２は、本発明にかかるインバータ装置の実施の形態２の回路構成例を示す図である。図２に示すように、本実施の形態のインバータ装置は、実施の形態１のＭＯＳＦＥＴ５およびサーミスタ８の代わりにＭＯＳＦＥＴ５−１〜５−３およびサーミスタ８−１〜８−３を備える以外は、実施の形態１のインバータ装置と同様である。実施の形態と同様の機能を有する構成要素は、実施の形態１と同一の符号を付して重複する説明を省略する。インバータ主回路部２２ａは、実施の形態１のＩＧＢＴ６−１〜６−６およびダイオード７−１〜７−６（インバータ主回路２２）とＭＯＳＦＥＴ５−１〜５−３で構成される。
Embodiment 2. FIG.
FIG. 2 is a diagram illustrating a circuit configuration example of the inverter device according to the second embodiment of the present invention. As shown in FIG. 2, the inverter device of the present embodiment is implemented except that MOSFETs 5-1 to 5-3 and thermistors 8-1 to 8-3 are provided instead of the MOSFET 5 and the
実施の形態１では、インバータ主回路２２に流れる電流を１つのＭＯＳＦＥＴ５によって検出していたが、本実施の形態では、インバータ主回路２２にＭＯＳＦＥＴ５−１〜５−３を追加してインバータ主回路部２２ａとし、各相の下アームのＩＧＢＴ６−２，６−４，６−６のエミッタ電流を検出する。従って、電流検出回路９は、相ごとに電流値を取得し、取得した相ごとに電流値をインバータ制御部１１へ伝達する。ＭＯＳＦＥＴ５−１〜５−３としては、実施の形態１のＭＯＳＦＥＴ５と同様にノーマリーオン形の素子を用いる。
In the first embodiment, the current flowing through the inverter
また、サーミスタ８−ｉ（ｉ＝１，２，３）はＭＯＳＦＥＴ５−ｉの近傍に取り付けられる。温度検出回路１０は、サーミスタ８−１〜８−３がそれぞれ測定した温度情報をＭＯＳＦＥＴ５−１〜５−３のそれぞれの温度情報として、インバータ制御部１１へ伝達する。
The thermistor 8-i (i = 1, 2, 3) is attached in the vicinity of the MOSFET 5-i. The
インバータ制御部１１は、ＭＯＳＦＥＴ５−１〜５−３ごとに実施の形態１と同様に温度情報を用いた補正を実施して補正後の電流値を求める。そして、インバータ制御部１１は、補正後の各相の電流値を用いてインバータ制御およびスイッチング素子の保護を実施する。
なお、ＭＯＳＦＥＴ５−１〜５−３として、実施の形態１と同様にワイドギャップ半導体を用いてもよい。この場合、サーミスタ８−１〜８−３および温度検出回路１０を備える必要はない。
As the MOSFETs 5-1 to 5-3, wide gap semiconductors may be used as in the first embodiment. In this case, it is not necessary to include the thermistors 8-1 to 8-3 and the
なお、本実施の形態では、交流電源１が単層であり、交直変換部（整流回路２１、リアクトル３、平滑コンデンサ４）が図２に示すような単層パッシブ型である場合を示しているが、交流電源１を多相であり交直変換部が多相パッシブ型であってもよい。また、交直変換部の構成は、図２の構成に限らず、例えばＡＣチョッパー、ＤＣチョッパー等を適用した構成等どのような構成であってもよい。
In the present embodiment, the AC power source 1 is a single layer, and the AC / DC converter (
以上のように、本実施の形態では、インバータ主回路２２の相ごとにＭＯＳＦＥＴ５−１〜５−３を用いて電流値を求めるようにした。そのため、相ごとの電流値を用いて制御を行うインバータ装置においても実施の形態１と同様の効果を得ることができる。
As described above, in the present embodiment, the current value is obtained for each phase of the inverter
実施の形態３．
図３は、本発明にかかるインバータ装置の実施の形態３の回路構成例を示す図である。図３に示すように、本実施の形態のインバータ装置は、実施の形態１のインバータ装置に、遮断回路１３、抵抗１４およびダイオード１５およびツェナーダイオード１６を追加する以外は実施の形態１のインバータ装置と同様である。実施の形態と同様の機能を有する構成要素は、実施の形態１と同一の符号を付して重複する説明を省略する。
FIG. 3 is a diagram showing a circuit configuration example of
遮断回路１３は、ＭＯＳＦＥＴ５をオフすることのできる遮断回路であり、ＭＯＳＦＥＴ５のドレイン−ソース間に接続されている。また、抵抗１４と、順方向に接続されたダイオード１５と逆方向に接続されたツェナーダイオード１６とが直列に接続されたものと、がＭＯＳＦＥＴ５に並列に接続されている。抵抗１４は高抵抗値（例えば、１００ｋΩ以上）の抵抗であり、ダイオード１５の定格電圧とツェナーダイオード１６の降伏電圧はＭＯＳＦＥＴ５を過電圧から保護するための電圧値に設定される。
The
次に本実施の形態の動作について説明する。本実施の形態では、ＭＯＳＦＥＴ５に遮断回路１３が接続されているので、電流検出回路９がインバータ装置の過電流を検出したときに直接的に、またはインバータ制御部１１を介して、遮断回路１３にＭＯＳＦＥＴ５のオフを指示する信号を出力する。遮断回路１３は、電流検出回路９またはインバータ制御部１１からＭＯＳＦＥＴ５のオフを指示する信号を受信すると、ＭＯＳＦＥＴ５のゲート−ソース間に電圧を与えてＭＯＳＦＥＴ５をオフにする。このように、遮断回路１３を備えることにより、ＭＯＳＦＥＴ５として定格電圧の低いＭＯＳＦＥＴを用いることができる。
Next, the operation of the present embodiment will be described. In the present embodiment, since the
また、抵抗１４とダイオード１５とツェナーダイオード１６を備えることにより、ＭＯＳＦＥＴ５のオフ時の跳ね上がり電圧からＭＯＳＦＥＴ５を保護することができる。なお、ＭＯＳＦＥＴ５のオフ時の跳ね上がり電圧からＭＯＳＦＥＴ５を保護するための回路（保護回路）の構成は、図３の例（抵抗１４とダイオード１５とツェナーダイオード１６）に限定されない。
Further, by providing the
また、ＭＯＳＦＥＴ５を駆動する直流電源と、インバータ主回路２２の下アームに使われるスイッチング素子を駆動する直流電源をひとつの直流電源で共用することが可能である。この場合、ＭＯＳＦＥＴ５のオフ時には、ＩＧＢＴ６−２，６−４，６−６のエミッタの電位が不定となりインバータ主回路２２の３相下アームのＩＧＢＴ６−２，６−４，６−６のゲート−エミッタ間に駆動電圧を保持することができないため、３相下アームがおのずとオフすることになる。このため、インバータ主回路２２の３相下アームのＩＧＢＴ６−２，６−４，６−６をオフするためにインバータ制御部１１からのモータ駆動のためのパターンを極めて短い時間で止める必要がなくなり、インバータ主回路２２の３相下アームのＩＧＢＴ６−２，６−４，６−６をオフするまでの時間も短縮することができる。以上述べた以外の本実施の形態の動作は実施の形態１と同様である。
Further, the DC power source for driving the MOSFET 5 and the DC power source for driving the switching element used for the lower arm of the inverter
なお、本実施の形態では、交流電源１が単層であり、交直変換部部（整流回路２１、リアクトル３、平滑コンデンサ４）が図３に示すような単層パッシブ型である場合を示しているが、交流電源１を多相であり交直変換部が多相パッシブ型であってもよい。また、交直変換部の構成は、図３の構成に限らず、例えばＡＣチョッパー、ＤＣチョッパー等を適用した構成等どのような構成であってもよい。
In the present embodiment, the AC power source 1 is a single layer, and the AC / DC converter (
以上のように、本実施の形態では、ＭＯＳＦＥＴ５を遮断する遮断回路１３を備え、電流検出回路９がインバータ装置の過電流を検出した場合に、遮断回路１３がＭＯＳＦＥＴ５をオフするようにした。このため、実施の形態１と同様の効果が得られるとともに、電流検出のために安価な定格電圧の低いＭＯＳＦＥＴを採用しつつ簡単な保護機能で実施の形態１よりも信頼性の高いインバータ装置を得ることができる。
As described above, in the present embodiment, the
実施の形態４．
図４は、本発明にかかるインバータ装置の実施の形態４の回路構成例を示す図である。図４に示すように、本実施の形態のインバータ装置は、実施の形態２のインバータ装置に、遮断回路１３、抵抗１４−１〜１４−３、ダイオード１５−１〜１５−３およびツェナーダイオード１６−１〜１６−３を追加する以外は実施の形態２のインバータ装置と同様である。実施の形態と同様の機能を有する構成要素は、実施の形態２と同一の符号を付して重複する説明を省略する。インバータ主回路部２２ｂは、実施の形態１のＩＧＢＴ６−１〜６−６およびダイオード７−１〜７−６（インバータ主回路２２）と、ＭＯＳＦＥＴ５−１〜５−３と、抵抗１４−１〜１４−３と、ダイオード１５−１〜１５−３と、ツェナーダイオード１６−１〜１６−３と、で構成される。
Embodiment 4 FIG.
FIG. 4 is a diagram showing a circuit configuration example of the inverter device according to the fourth embodiment of the present invention. As shown in FIG. 4, the inverter device according to the present embodiment is similar to the inverter device according to the second embodiment in that a
本実施の形態では、実施の形態３と同様にＭＯＳＦＥＴ５−１〜５−３をオフするための遮断回路１３を備える。本実施の形態では、遮断回路１３は、電流検出回路９またはインバータ制御部１１が、相ごとに検出した電流値に基づいて過電流を検出した相に接続するＭＯＳＦＥＴ５−１〜５−３のオフを指示する信号を遮断回路１３へ出力する。遮断回路１３は、オフを指示する信号を受信すると、指示されたＭＯＳＦＥＴ５−１〜５−３のゲート−ソース間に電圧を与えてオフを指示されたＭＯＳＦＥＴ５−１〜５−３をオフにする。
In the present embodiment, a
また、抵抗１４−１〜１４−３とダイオード１５−１〜１５−３とツェナーダイオード１６−１〜１６−３とを、ＭＯＳＦＥＴ５−１〜５−３ごとに備えることにより、ＭＯＳＦＥＴ５−１〜５−３のオフ時の跳ね上がり電圧からＭＯＳＦＥＴ５−１〜５−３を保護することができる。 Further, by providing the resistors 14-1 to 14-3, the diodes 15-1 to 15-3, and the Zener diodes 16-1 to 16-3 for each of the MOSFETs 5-1 to 5-3, the MOSFETs 5-1 to 5-5 are provided. MOSFETs 5-1 to 5-3 can be protected from the jumping voltage at the time of -3.
図５は、抵抗１４−１〜１４−３、ダイオード１５−１〜１５−３およびツェナーダイオード１６−１〜１６−３を備えない場合のＭＯＳＦＥＴ５−１〜５−３のドレイン−ソース間電圧の変化の様子の一例を示す図である。図６は、抵抗１４−１〜１４−３、ダイオード１５−１〜１５−３およびツェナーダイオード１６−１〜１６−３を備える場合のＭＯＳＦＥＴ５−１〜５−３のドレイン−ソース間電圧の変化の様子の一例を示す概念図である。 FIG. 5 shows the drain-source voltage of MOSFETs 5-1 to 5-3 when the resistors 14-1 to 14-3, the diodes 15-1 to 15-3 and the Zener diodes 16-1 to 16-3 are not provided. It is a figure which shows an example of the mode of a change. FIG. 6 shows changes in the drain-source voltage of MOSFETs 5-1 to 5-3 when the resistors 14-1 to 14-3, the diodes 15-1 to 15-3, and the Zener diodes 16-1 to 16-3 are provided. It is a conceptual diagram which shows an example of the mode of.
図５に示すように、抵抗１４−１〜１４−３、ダイオード１５−１〜１５−３およびツェナーダイオード１６−１〜１６−３を備えない場合には、ＭＯＳＦＥＴ５−１〜５−３のオフ時にドレイン−ソース間電圧の跳ね上がりが生じ、この電圧は最大で平滑コンデンザ４の両端電圧レベルまで上昇する。したがって、抵抗１４−１〜１４−３、ダイオード１５−１〜１５−３およびツェナーダイオード１６−１〜１６−３を備えない場合は、図５のようにＭＯＳＦＥＴ５−１〜５−３の耐圧レベルを超える可能性がある。 As shown in FIG. 5, when the resistors 14-1 to 14-3, the diodes 15-1 to 15-3, and the Zener diodes 16-1 to 16-3 are not provided, the MOSFETs 5-1 to 5-3 are turned off. Sometimes the drain-source voltage jumps, and this voltage rises up to the voltage level across the smoothing condenser 4 at the maximum. Therefore, when the resistors 14-1 to 14-3, the diodes 15-1 to 15-3, and the Zener diodes 16-1 to 16-3 are not provided, the breakdown voltage levels of the MOSFETs 5-1 to 5-3 as shown in FIG. There is a possibility of exceeding.
これに対し、抵抗１４−１〜１４−３、ダイオード１５−１〜１５−３およびツェナーダイオード１６−１〜１６−３を備える場合には、図６に示すように、ＭＯＳＦＥＴ５−１〜５−３のオフ時にドレイン−ソース間電圧の跳ね上がりを抑えることができる。このため、ＭＯＳＦＥＴ５−１〜５−３のオフ時にＭＯＳＦＥＴ５−１〜５−３を保護することができる。 On the other hand, when the resistors 14-1 to 14-3, the diodes 15-1 to 15-3, and the Zener diodes 16-1 to 16-3 are provided, as shown in FIG. The jump of the drain-source voltage can be suppressed when 3 is off. Therefore, the MOSFETs 5-1 to 5-3 can be protected when the MOSFETs 5-1 to 5-3 are turned off.
なお、本実施の形態では、交流電源１が単層であり、交直変換部（整流回路２１、リアクトル３、平滑コンデンサ４）が図４に示すような単層パッシブ型である場合を示しているが、交流電源１を多相であり交直変換部が多相パッシブ型であってもよい。また、交直変換部の構成は、図４の構成に限らず、例えばＡＣチョッパー、ＤＣチョッパー等を適用した構成等どのような構成であってもよい。
In the present embodiment, the AC power source 1 is a single layer, and the AC / DC converter (
以上のように、本実施の形態では、インバータ主回路２２の相ごとにＭＯＳＦＥＴ５−１〜５−３を備えて電流値を検出する場合に、ＭＯＳＦＥＴ５−１〜５−３を遮断する遮断回路１３を備え、電流検出回路９がインバータ装置の過電流を検出すると、遮断回路１３がＭＯＳＦＥＴ５−１〜５−３をオフするようにした。このため、実施の形態２と同様の効果が得られるとともに、電流検出のために安価な定格電圧の低いＭＯＳＦＥＴを採用しつつ簡単な保護機能で実施の形態２よりも信頼性の高いインバータ装置を得ることができる。
As described above, in the present embodiment, when the current value is detected by providing the MOSFETs 5-1 to 5-3 for each phase of the inverter
実施の形態５．
図７は、本発明にかかるインバータ装置の実施の形態５の実装例を示す概略図である。本実施の形態では、実施の形態１〜４で述べた回路構成のインバータ装置の実装例について説明する。
Embodiment 5 FIG.
FIG. 7 is a schematic diagram showing an implementation example of the inverter device according to the fifth embodiment of the present invention. In this embodiment, a mounting example of the inverter device having the circuit configuration described in Embodiments 1 to 4 will be described.
図７において、ＭＯＳＦＥＴモジュール３０は、実施の形態１，３で述べたＭＯＳＦＥＴ５を内蔵するパッケージであり、パワーモジュール３１には、スイッチング素子（ＩＧＢＴ６−１〜６−６）等を備えるインバータ主回路（インバータ主回路２２）が内蔵されている。または、実施の形態２，４のインバータ装置の場合、ＭＯＳＦＥＴモジュール３０は実施の形態２，４で述べたＭＯＳＦＥＴ５−１〜５−３である。また、実施の形態３，実施の形態４のインバータ装置の場合には、抵抗１４とダイオード１５とツェナーダイオード１６、または抵抗１４−１〜１４−３とダイオード１５−１〜１５−３とツェナーダイオード１６−１〜１６−３と、は、ＭＯＳＦＥＴモジュール３０に内蔵されていてもよいし、ＭＯＳＦＥＴモジュール３０と別のモジュールとして実装されていてもよい。
In FIG. 7, a
サーミスタ８（またはサーミスタ８−１〜８−３）は、ＭＯＳＦＥＴモジュール３０の近傍に実装されるかＭＯＳＦＥＴモジュール３０内に実装される。ＭＯＳＦＥＴモジュール３０とパワーモジュール３１は同一のプリント基板３２に搭載され、ヒートシンク３３の同一平面状にネジ３４により実装される。
The thermistor 8 (or thermistors 8-1 to 8-3) is mounted in the vicinity of the
以上のように、ＭＯＳＦＥＴモジュール３０をヒートシンク３３に実装することによりＭＯＳＦＥＴ５（またはＭＯＳＦＥＴ５−１〜５−３）により発生する熱を良好な放熱方式で放熱することができる。このため、大電流のインバータ装置を提供することができる。またＭＯＳＦＥＴモジュール３０をパワーモジュール３１と同一のヒートシンク３３に実装することにより、放熱部品を共用することができる。
As described above, by mounting the
なお、実施の形態２，４のインバータ装置の場合、ＭＯＳＦＥＴモジュール３０を設けずに、ＭＯＳＦＥＴ５−１〜５−３（実施の形態４の場合は抵抗１４−１〜１４−３とダイオード１５−１〜１５−３とツェナーダイオード１６−１〜１６−３についても）をパワーモジュール３１のパッケージ内に内蔵するようにしてもよい。また、実施の形態１，３のインバータ装置の場合にも、ＭＯＳＦＥＴモジュール３０を設けずに、ＭＯＳＦＥＴ５（実施の形態３の場合は抵抗１４とダイオード１５とツェナーダイオード１６についても）をパワーモジュール３１のパッケージ内に内蔵するようにしてもよい。このように、ＭＯＳＦＥＴ５（またはＭＯＳＦＥＴ５−１〜５−３）とサーミスタ８（またはサーミスタ８−１〜８−３）等をパワーモジュール３１に内蔵することにより、さらに小型で、実装制約の少ないインバータ装置を提供することができる。
In the inverter devices of the second and fourth embodiments, the
実施の形態６．
図８は、本発明にかかるインバータ装置を備える空気調和機の室外ユニット４０の実施の形態６の構成例を示す図である。図８に示すように、室外ユニット４０は、ファン４１、インバータ装置４２と、冷媒を圧縮する圧縮機４３と、を備え、図示しない室内ユニット等とともに空気調和機を構成する。
Embodiment 6 FIG.
FIG. 8: is a figure which shows the structural example of Embodiment 6 of the
インバータ装置４２は、実施の形態１〜実施の形態５で説明したインバータ装置であり、室外ユニット４０内の例えば上部に取り付けられ、圧縮機４３や圧縮機４３内のモータ、また室内ユニットの送風用ファン等を制御する。なお、図６では、概観の概念を示しているため、配線等を図示していないが、インバータ装置４２は、圧縮機４３や送風ファン等と配線等により接続されている。インバータ装置４２の構成および動作は、実施の形態１〜実施の形態４で説明した電源変換装置と同様である。
The
したがって、本実施の形態によれば、実施の形態１〜実施の形態５のインバータ装置を空気調和機に適用することができ、発生する熱を効率よく放熱し、大容量化した場合のサイズやコスト増を抑え、安価で信頼性の高い空気調和機を得ることができる。 Therefore, according to the present embodiment, the inverter device of the first to fifth embodiments can be applied to an air conditioner, and the generated heat can be efficiently dissipated to increase the capacity. An increase in cost can be suppressed, and an inexpensive and highly reliable air conditioner can be obtained.
１ 交流電源
２，１５，１５−１〜１５−３ ダイオード
３ リアクトル
４ 平滑コンデンサ
５，５−１〜５−３ ＭＯＳＦＥＴ
６−１〜６−６ ＩＧＢＴ
７−１〜７−６ ダイオード
８，８−１〜８−３ サーミスタ
９ 電流検出回路
１０ 温度検出回路
１１ インバータ制御部
１２ モータ
１３ 遮断回路
１４，１４−１〜１４−３ 抵抗
１６−１〜１６−３ ツェナーダイオード
２１ 整流回路
２２ インバータ主回路
３０ ＭＯＳＦＥＴモジュール
３１ パワーモジュール
３２ プリント基板
３３ ヒートシンク
３４ ネジ
４０ 室外ユニット
４１ ファン
４２ インバータ装置
４３ 圧縮機
DESCRIPTION OF SYMBOLS 1
6-1 to 6-6 IGBT
7-1 to 7-6
Claims (19)
前記インバータ主回路に接続されるノーマリーオン形のＦＥＴと、
前記ＦＥＴのドレイン−ソース間電圧に基づいて前記インバータ主回路に流れる電流を検出する電流検出回路と、
前記電流検出回路により検出された電流に基づいて前記インバータ主回路を制御するインバータ制御部と、
を備えることを特徴とするインバータ装置。 An inverter device comprising an inverter main circuit for converting DC power into AC power,
A normally-on type FET connected to the inverter main circuit;
A current detection circuit for detecting a current flowing through the inverter main circuit based on a drain-source voltage of the FET;
An inverter control unit for controlling the inverter main circuit based on the current detected by the current detection circuit;
An inverter device comprising:
前記温度検出素子が検出した温度を温度情報として前記インバータ装置へ出力する温度検出回路と、
をさらに備え、
前記インバータ制御部は、前記温度情報に基づいて前記電流検出回路が検出した電流を補正する、ことを特徴とする請求項２または３に記載のインバータ装置。 A temperature detecting element disposed in the vicinity of the MOSFET;
A temperature detection circuit that outputs the temperature detected by the temperature detection element to the inverter device as temperature information;
Further comprising
The inverter device according to claim 2, wherein the inverter control unit corrects a current detected by the current detection circuit based on the temperature information.
をさらに備え、
前記ＭＯＳＦＥＴは、前記インバータ主回路と前記整流回路とを接続する母線に接続される、ことを特徴とする請求項２、３または４に記載のインバータ装置。 A rectifier circuit that converts AC power into DC power;
Further comprising
5. The inverter device according to claim 2, wherein the MOSFET is connected to a bus that connects the inverter main circuit and the rectifier circuit. 6.
前記ＭＯＳＦＥＴを相ごとに備え、
前記ＭＯＳＦＥＴは、相ごとの下アームのスイッチング素子にそれぞれ接続される、ことを特徴とする請求項２、３または４に記載のインバータ装置。 The inverter main circuit includes a switching element of an upper arm and a lower arm for each phase,
The MOSFET is provided for each phase,
5. The inverter device according to claim 2, wherein the MOSFET is connected to a switching element of a lower arm for each phase.
をさらに備える、ことを特徴とする請求項２〜６のいずれか１つに記載のインバータ装置。 A cutoff circuit for turning off the MOSFET when the current detection circuit detects an overcurrent;
The inverter device according to claim 2, further comprising:
前記ＭＯＳＦＥＴに並列に接続されたダイオードおよびツェナーダイオードと、
を備え、
順方向に接続された前記ダイオードと逆方向に接続された前記ツェナーダイオードとが直列に接続される、ことを特徴とする請求項７に記載のインバータ装置。 A resistor connected in parallel to the MOSFET;
A diode and a zener diode connected in parallel to the MOSFET;
With
The inverter device according to claim 7, wherein the diode connected in the forward direction and the Zener diode connected in the reverse direction are connected in series.
をさらに備え、
前記ＭＯＳＦＥＴと前記インバータ主回路とを前記ヒートシンクの同一の平面上に実装する、ことを特徴とする請求項２〜９のいずれか１つに記載のインバータ装置。 heatsink,
Further comprising
The inverter device according to claim 2, wherein the MOSFET and the inverter main circuit are mounted on the same plane of the heat sink.
前記インバータ主回路は、前記交直変換部により変換された直流電力を交流電力に変換する、ことを特徴とする請求項１〜１２のいずれか１つに記載のインバータ装置。 An AC / DC converter that converts AC power to DC power,
The inverter device according to any one of claims 1 to 12, wherein the inverter main circuit converts the DC power converted by the AC / DC converter into AC power.
を備えることを特徴とする空気調和機。 The inverter device according to any one of claims 1 to 18,
An air conditioner comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011044687A JP5517970B2 (en) | 2011-03-02 | 2011-03-02 | Inverter device and air conditioner |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011044687A JP5517970B2 (en) | 2011-03-02 | 2011-03-02 | Inverter device and air conditioner |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012182921A JP2012182921A (en) | 2012-09-20 |
| JP5517970B2 true JP5517970B2 (en) | 2014-06-11 |
Family
ID=47013650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011044687A Active JP5517970B2 (en) | 2011-03-02 | 2011-03-02 | Inverter device and air conditioner |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5517970B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6067443B2 (en) * | 2013-03-22 | 2017-01-25 | 三菱電機株式会社 | Power protection circuit |
| JP6668202B2 (en) | 2016-09-07 | 2020-03-18 | 株式会社東芝 | Drive control device and drive control method |
| JP6715745B2 (en) * | 2016-10-26 | 2020-07-01 | 日立グローバルライフソリューションズ株式会社 | High frequency heating device. |
| JP6950554B2 (en) * | 2018-02-06 | 2021-10-13 | トヨタ自動車株式会社 | Power converter |
| JP6805192B2 (en) | 2018-02-06 | 2020-12-23 | 株式会社東芝 | Current detection circuit |
-
2011
- 2011-03-02 JP JP2011044687A patent/JP5517970B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012182921A (en) | 2012-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5881477B2 (en) | Switching element drive circuit | |
| JP5517970B2 (en) | Inverter device and air conditioner | |
| JP4719746B2 (en) | Cascode rectifier | |
| JP6169459B2 (en) | Power converter and control method | |
| JP5940211B2 (en) | Semiconductor device | |
| JP6330350B2 (en) | Power supply device and control method of power supply device | |
| EP2760121B1 (en) | Electronic circuit | |
| JP2013062730A (en) | Power module | |
| JP2015017734A (en) | Air conditioner | |
| JP2013223357A (en) | Power conversion device | |
| JP2008182835A (en) | Semiconductor device | |
| JPWO2015166523A1 (en) | Semiconductor device and power conversion device | |
| JP2012210012A (en) | Power module | |
| WO2014192327A1 (en) | Power conversion device and control method | |
| JP5630484B2 (en) | Semiconductor device | |
| JP2011024382A (en) | Gate drive circuit | |
| JP2008118784A (en) | Power conversion circuit | |
| WO2014174651A1 (en) | Power conversion device | |
| JP2012170200A (en) | Load control device | |
| JP5836510B1 (en) | Power converter | |
| KR102043217B1 (en) | Power transforming apparatus, air conditioner including the same and method for controlling the same | |
| KR20180013150A (en) | Apparatus for controlling inverter | |
| JP2007059738A (en) | Semiconductor device having protection circuit | |
| JP7292401B2 (en) | Motor drive system and air conditioner | |
| JP5955619B2 (en) | Semiconductor device and inverter device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130523 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140401 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5517970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |