JP5510212B2 - Nitride semiconductor laser device and manufacturing method thereof - Google Patents
Nitride semiconductor laser device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5510212B2 JP5510212B2 JP2010201087A JP2010201087A JP5510212B2 JP 5510212 B2 JP5510212 B2 JP 5510212B2 JP 2010201087 A JP2010201087 A JP 2010201087A JP 2010201087 A JP2010201087 A JP 2010201087A JP 5510212 B2 JP5510212 B2 JP 5510212B2
- Authority
- JP
- Japan
- Prior art keywords
- ridge
- nitride semiconductor
- conductive layer
- layer
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 231
- 150000004767 nitrides Chemical class 0.000 title claims description 169
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000010410 layer Substances 0.000 claims description 432
- 230000001681 protective effect Effects 0.000 claims description 174
- 238000000034 method Methods 0.000 claims description 103
- 239000000758 substrate Substances 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 36
- 230000015572 biosynthetic process Effects 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 15
- 239000011800 void material Substances 0.000 claims description 15
- 239000000203 mixture Substances 0.000 claims description 10
- 238000010030 laminating Methods 0.000 claims description 9
- 230000036961 partial effect Effects 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims 2
- 239000010408 film Substances 0.000 description 301
- 239000010931 gold Substances 0.000 description 45
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 32
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 30
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 24
- 239000000463 material Substances 0.000 description 20
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 18
- 239000002356 single layer Substances 0.000 description 15
- 239000000243 solution Substances 0.000 description 15
- 238000001039 wet etching Methods 0.000 description 15
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 14
- 230000002829 reductive effect Effects 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 229910052737 gold Inorganic materials 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 11
- 238000000137 annealing Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 238000005253 cladding Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 7
- 229910021529 ammonia Inorganic materials 0.000 description 7
- 239000007772 electrode material Substances 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 229910052697 platinum Inorganic materials 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 6
- 230000031700 light absorption Effects 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 5
- 229910052801 chlorine Inorganic materials 0.000 description 5
- 229910052763 palladium Inorganic materials 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- ZCQJTYXMYDQDLF-UHFFFAOYSA-M potassium iodide hydroiodide Chemical compound I.I[K] ZCQJTYXMYDQDLF-UHFFFAOYSA-M 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000011135 tin Substances 0.000 description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000003776 cleavage reaction Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- -1 first Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052703 rhodium Inorganic materials 0.000 description 3
- 239000010948 rhodium Substances 0.000 description 3
- 230000007017 scission Effects 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 2
- 238000007733 ion plating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000002294 plasma sputter deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910002710 Au-Pd Inorganic materials 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 241000270281 Coluber constrictor Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000001810 electrochemical catalytic reforming Methods 0.000 description 1
- 238000000921 elemental analysis Methods 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- OQZCSNDVOWYALR-UHFFFAOYSA-N flurochloridone Chemical compound FC(F)(F)C1=CC=CC(N2C(C(Cl)C(CCl)C2)=O)=C1 OQZCSNDVOWYALR-UHFFFAOYSA-N 0.000 description 1
- 238000007716 flux method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 238000001027 hydrothermal synthesis Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000007735 ion beam assisted deposition Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001182 laser chemical vapour deposition Methods 0.000 description 1
- QBJCZLXULXFYCK-UHFFFAOYSA-N magnesium;cyclopenta-1,3-diene Chemical compound [Mg+2].C1C=CC=[C-]1.C1C=CC=[C-]1 QBJCZLXULXFYCK-UHFFFAOYSA-N 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
- H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2218—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
- H01S5/222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties having a refractive index lower than that of the cladding layers or outer guiding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2301/00—Functional characteristics
- H01S2301/17—Semiconductor lasers comprising special layers
- H01S2301/176—Specific passivation layers on surfaces other than the emission facet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/04—MOCVD or MOVPE
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
- H01S5/3216—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities quantum well or superlattice cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
Description
本発明は、窒化物半導体レーザ素子及びその製造方法に関し、より詳細には、リッジ導波路構造を有した窒化物半導体レーザ素子及びその製造方法に関する。 The present invention relates to a nitride semiconductor laser device and a manufacturing method thereof, and more particularly to a nitride semiconductor laser device having a ridge waveguide structure and a manufacturing method thereof.
窒化物半導体は、InxAlyGa1-x-yN(0≦x、0≦y、0≦x+y≦1)の化合物半導体によって形成されており、これを用いた半導体レーザ素子は、次世代DVDなどの大容量・高密度の情報記録・再生が可能な光ディスクシステムへの利用、パーソナルコンピュータ等の電子機器への利用、光ネットワークへの利用など、種々の要求が高まりつつある。このため、レーザ素子構造に関して、横モードの好適な制御を可能にする構造、低消費電力化、高出力化、高信頼性、小型化、長寿命化などを図るための種々の構造が提案されている。
特に、リッジ導波路構造を用いるレーザ素子において、横モードの光閉じ込めを制御性及び再現性よく行い、水平横モードを安定化させるために、屈折率の低い保護膜をリッジ側面からその両側に至る埋込膜として用い、リッジ上面で電極と接触させる構造が検討されている。
例えば、リッジの両側に誘電体膜からなる埋込層を形成し、リッジ上面と接触し、かつリッジ側壁からリッジの両側の半導体層表面に埋込膜を介して配置された電極を形成した半導体レーザが提案されている(例えば、特許文献1)。
また、リッジの側方に配置する電極に空隙部を導入することによって、水平横モードを安定化させる方法が提案されている(例えば、特許文献2)。
Nitride semiconductor, In x Al y Ga 1- xy N (0 ≦ x, 0 ≦ y, 0 ≦ x + y ≦ 1) is formed by a compound semiconductor, a semiconductor laser device using the same, the next-generation DVD Various demands such as use for an optical disk system capable of recording / reproducing large-capacity / high-density information such as personal computers, electronic devices such as personal computers, and use for optical networks are increasing. For this reason, various structures have been proposed for the laser element structure that enable suitable control of the transverse mode, low power consumption, high output, high reliability, downsizing, and long life. ing.
In particular, in a laser device using a ridge waveguide structure, a protective film having a low refractive index is extended from the side surface of the ridge to both sides in order to perform optical confinement in the lateral mode with good controllability and reproducibility and to stabilize the horizontal transverse mode. A structure that is used as an embedded film and is in contact with an electrode on the upper surface of the ridge has been studied.
For example, a semiconductor in which a buried layer made of a dielectric film is formed on both sides of the ridge, and an electrode is formed on the surface of the semiconductor layer on both sides of the ridge from the ridge side wall through the buried film. A laser has been proposed (for example, Patent Document 1).
In addition, a method has been proposed in which a horizontal transverse mode is stabilized by introducing a gap in an electrode disposed on the side of the ridge (for example, Patent Document 2).
しかし、近年のレーザ素子の小型化によって、リッジ幅が縮小しており、リッジ上面のみで電極と接触させる場合には、電極の半導体層への密着性が低減し、連続駆動時に電圧劣化が起こりやすいという問題があった。
また、リッジ上面と接触する電極を、埋込膜を介してリッジの両側の窒化物半導体層の表面に配置する場合には、電極材料によって、半導体層に負荷する応力が大きくなり、連続駆動時に電流劣化しやすく、また、リッジ側面に形成される電極の膜質によっては、光吸収が増加するという問題があった。
本発明は、上記のような事情に鑑みてなされたものであり、窒化物半導体レーザ素子の光の閉じ込めを制御しながら、連続駆動時の電流又は電圧劣化を防止することができる窒化物半導体レーザ素子とその製造方法を提供することを目的とする。
However, due to the recent miniaturization of laser elements, the ridge width has been reduced. When only the ridge upper surface is brought into contact with the electrode, the adhesion of the electrode to the semiconductor layer is reduced and voltage degradation occurs during continuous driving. There was a problem that it was easy.
In addition, when the electrode in contact with the ridge upper surface is disposed on the surface of the nitride semiconductor layer on both sides of the ridge via the buried film, the stress applied to the semiconductor layer is increased by the electrode material, and during continuous driving Current degradation is likely to occur, and light absorption increases depending on the film quality of the electrode formed on the side surface of the ridge.
The present invention has been made in view of the above circumstances, and a nitride semiconductor laser capable of preventing current or voltage degradation during continuous driving while controlling light confinement in the nitride semiconductor laser element. An object is to provide an element and a method for manufacturing the element.
本発明の窒化物半導体レーザ素子は、
基板と、
該基板上に積層され、その表面にリッジを有する窒化物半導体層と、
該窒化物半導体層を被覆する第1保護膜と、
リッジ上及び第1保護膜上に形成された電極とを備えた窒化物半導体レーザ素子であって、
前記第1保護膜は、前記窒化物半導体層の上面からリッジ基底部及びリッジ側面に渡って、前記窒化物半導体層とその一部又は全部が接触して配置されており、
少なくとも前記リッジ基底部において、該第1保護膜と電極とで規定された空隙を備えることを特徴とする。
The nitride semiconductor laser device of the present invention is
A substrate,
A nitride semiconductor layer stacked on the substrate and having a ridge on its surface;
A first protective film covering the nitride semiconductor layer;
A nitride semiconductor laser device including an electrode formed on the ridge and on the first protective film,
The first protective film is disposed in contact with a part or all of the nitride semiconductor layer from the top surface of the nitride semiconductor layer to the ridge base and the side surface of the ridge,
A gap defined by the first protective film and the electrode is provided at least at the base of the ridge.
このような窒化物半導体レーザ素子では、以下の1以上の要件を備えることが好ましい。
(1)前記空隙は、前記リッジの基底部から前記リッジ側面にわたって配置されている、
(2)前記第1保護膜は、前記リッジの側面の一部を露出しており、かつ前記空隙は、前記リッジ基底部から前記リッジ側面に及んで、前記リッジ側面と接触している、
(3)前記第1保護膜は、窒化物半導体層よりも屈折率が小さい、
(4)前記空隙は、前記リッジ延長方向において該リッジに略平行して配置されている、
(5)前記第1保護膜と前記リッジとの間に、第2の空隙が配置されてなる。
Such a nitride semiconductor laser device preferably has one or more of the following requirements.
(1) The gap is disposed from the base of the ridge to the side surface of the ridge.
(2) The first protective film exposes a part of the side surface of the ridge, and the gap extends from the ridge base to the ridge side surface and is in contact with the ridge side surface.
(3) The first protective film has a refractive index smaller than that of the nitride semiconductor layer.
(4) The gap is disposed substantially parallel to the ridge in the ridge extension direction.
(5) A second gap is disposed between the first protective film and the ridge.
また、本発明の窒化物半導体レーザ素子の製造方法は、
(a)基板上に、窒化物半導体層を積層し、
(b)該窒化物半導体層上にマスクパターンを形成して、該マスクパターンを利用してリッジを形成し、
(c)前記リッジの両側面、前記マスクパターン上及びリッジ形成後に露出している窒化物半導体層上に第1保護膜を形成し、
(d)少なくとも前記マスクパターン及び該マスクパターン上に存在する第1保護膜を除去し、
(e)前記リッジを含む窒化物半導体層及び第1保護膜上に、組成の異なる2以上の多層膜からなる導電層を積層するとともに、少なくとも最表面の導電層の前記リッジの基底部から肩部に相当する部位に、部分的にギャップを導入し、
(f)前記ギャップを介して導電層の一部を除去して、少なくとも前記リッジ基底部において前記第1保護膜と導電層とで規定された空隙を形成することを含むことを特徴とする。
In addition, the method for manufacturing the nitride semiconductor laser device of the present invention includes:
(A) laminating a nitride semiconductor layer on a substrate;
(B) forming a mask pattern on the nitride semiconductor layer, and forming a ridge using the mask pattern;
(C) forming a first protective film on both side surfaces of the ridge, on the mask pattern, and on the nitride semiconductor layer exposed after the ridge formation;
(D) removing at least the mask pattern and the first protective film present on the mask pattern;
(E) A conductive layer composed of two or more multilayer films having different compositions is stacked on the nitride semiconductor layer including the ridge and the first protective film, and at least the shoulder of the outermost conductive layer from the base of the ridge. In the part corresponding to the part, a gap is partially introduced,
(F) removing a part of the conductive layer through the gap to form a gap defined by the first protective film and the conductive layer at least in the base portion of the ridge.
このような窒化物半導体レーザ素子の製造方法では、以下の1以上の要件を備えることが好ましい。
(1)前記導電層を、第1導電層と、その上に配置する該第1導電層とエッチング速度の異なる第2導電層とによって形成する、
(2)前記導電層を、前記第1導電層の下にさらに、該第1及び第2導電層とエッチング速度の異なる第3導電層を積層することによって形成し、工程(f)の後に、前記リッジの上面、側面及び該リッジ両側の窒化物半導体層の一部表面上にマスクパターンを形成し、該マスクパターンを用いて第3導電層の一部を除去する工程を含む、
(3)前記導電層を、前記第1導電層の下にさらに、該第1及び第2導電層とエッチング速度の異なる第3導電層を積層することによって形成し、工程(f)において、第1導電層の一部を除去して空隙を形成し、さらに、工程(f)の後に、前記リッジの上面、側面及び該リッジ両側の窒化物半導体層の一部表面上にマスクパターンを形成し、該マスクパターンを用いて第1導電層及び第3導電層の一部を除去する工程を含む。
In such a method of manufacturing a nitride semiconductor laser element, it is preferable to have one or more of the following requirements.
(1) The conductive layer is formed by a first conductive layer and a second conductive layer having a different etching rate from the first conductive layer disposed on the first conductive layer.
(2) Forming the conductive layer by laminating a third conductive layer having an etching rate different from that of the first and second conductive layers under the first conductive layer, and after step (f), Forming a mask pattern on a top surface, a side surface of the ridge, and a partial surface of the nitride semiconductor layer on both sides of the ridge, and removing a part of the third conductive layer using the mask pattern;
(3) The conductive layer is formed by laminating a third conductive layer having a different etching rate from the first and second conductive layers under the first conductive layer, and in step (f), A portion of one conductive layer is removed to form a void, and after step (f), a mask pattern is formed on the upper surface and side surfaces of the ridge and a partial surface of the nitride semiconductor layer on both sides of the ridge. And a step of removing a part of the first conductive layer and the third conductive layer using the mask pattern.
本発明の窒化物半導体レーザ素子によれば、光の閉じ込めを制御しながら、連続駆動時の電流又は電圧劣化を防止し、高効率及び高信頼性の窒化物半導体レーザ素子を提供することが可能となる。 According to the nitride semiconductor laser device of the present invention, it is possible to provide a highly efficient and highly reliable nitride semiconductor laser device that prevents current or voltage deterioration during continuous driving while controlling light confinement. It becomes.
本発明の窒化物半導体レーザ素子は、主として、基板、窒化物半導体層、第1保護膜及び電極を含んで構成される。
例えば、図1Aに示したように、第1主面と第2主面とを有する基板10の第1主面上に、窒化物半導体層として、n側半導体層11、活性層12、p側半導体層13がこの順に形成されている。なお、n側及びp側半導体層は、逆に配置されていてもよい。窒化物半導体の表面にはリッジ14が形成されている。このリッジ14の延長方向に対して略直交する方向の端面には、共振面が形成されている。
The nitride semiconductor laser device of the present invention mainly includes a substrate, a nitride semiconductor layer, a first protective film, and an electrode.
For example, as illustrated in FIG. 1A, an n-
リッジ14の両側面、リッジ14基底部から、窒化物半導体層であるp側半導体層13の上面には、第1保護膜15が形成されている。ここでリッジ基底部とは、リッジ14の側面を含まず、窒化物半導体上面のリッジの外周部分を指す。つまり、第1保護膜15は、窒化物半導体層上面から、リッジ基底部、リッジ側面に渡って、窒化物半導体層と接触するように配置されている。なお、第1保護膜15は、窒化物半導体層上面からリッジ基底部、リッジ側面の少なくとも一部において、好ましくは全てにおいて、窒化物半導体層と接触している。
リッジ14の上面から、両側面、リッジ14の基底部、さらにp側半導体層13の上面には、電極7が形成されている。この電極7は、リッジ14上面において窒化物半導体層と接触しており、リッジ側面、基底部及びp側半導体層13上面においては、第1保護膜15を介して配置されている。ただし、少なくともリッジ基底部には、第1保護膜15と電極7とで規定された空隙16を備える。よって、リッジ基底部では、電極7は、第1保護膜15と空隙16とを介して、窒化物半導体上に配置されていることになる。この電極7及び上には、通常、p側パッド電極20が形成されている。
A first
窒化物半導体層の側面及びn側半導体層11の露出表面には、第2保護膜19が形成されている。
さらに、n側電極21が、電極7が配置されている基板10の第1主面側と異なる側に形成されている。
なお、図9に示したように、n側半導体層11の露出表面にn側電極21が形成されていてもよい。
A second
Further, the n-
As shown in FIG. 9, the n-
(空隙16等)
空隙は、その断面形状が、図2A(a)、(b)及び(e)に示すように、少なくとも、第1保護膜15、25上のリッジ14基底部上にあればよい。従って、空隙16、26は、少なくともリッジ14基底部においては、第1保護膜15、25と電極(7、17及び18、27及び28)とで規定されている。言い換えると、リッジ基底部においては、実質的には、下から順に窒化物半導体層、第1保護膜、空隙及び電極の順に配置されている。なお、後述するように、下から順に窒化物半導体層、第1保護膜、電極、空隙及び電極の順に配置されている領域が一部に存在してもよい。
このように、リッジ14の基底部においては、少なくとも第1保護膜15、25を介して、空隙が配置されることにより、その上に配置される電極によるレーザ光吸収を低減させることができる。特に、リッジ側面に成膜された膜質の悪い電極を実質的に除去することにより、電極によるレーザ光吸収をさらに低減させることができる。しかも、第1保護膜と空隙との配置により、適切に光を閉じ込めることができる。
(
As shown in FIGS. 2A (a), 2 (b), and 2 (e), the gap may be at least on the base of the
As described above, in the base portion of the
空隙16、26の大きさ及び形状は、特に限定されることなく、少なくともリッジ14基底部に配置するように適宜調整することができる。これによって、第1保護膜とリッジ、電極と第1保護膜などの界面にかかる応力を緩和することが可能となる。その結果、このような応力を効果的に抑制することができ、さらなる寿命特性の向上を図ることができる。
ただし、空隙は、少なくともリッジ基底部における第1保護膜の上に配置されていれば、電極の上に位置していてもよい。つまり、上述したように窒化物半導体層と、第1保護膜と、電極とを備えた窒化物半導体レーザ素子であって、第1保護膜は、窒化物半導体層の上面からリッジ基底部及びリッジ側面に渡って、窒化物半導体層とその一部又は全部が接触して配置されており、かつ、少なくともリッジ基底部において、電極によって規定された空隙を備えていてもよい。
The size and shape of the
However, the air gap may be positioned on the electrode as long as it is disposed on the first protective film at least at the base of the ridge. In other words, as described above, the nitride semiconductor laser device includes the nitride semiconductor layer, the first protective film, and the electrode, and the first protective film is formed from the top surface of the nitride semiconductor layer to the ridge base portion and the ridge. A part or all of the nitride semiconductor layer may be disposed in contact with the side surface, and a gap defined by the electrode may be provided at least at the base of the ridge.
例えば、後述するように電極が積層構造で形成されている場合、空隙の形成方法における条件等により、リッジ基底部における第1保護膜上に成膜された電極材料のうち、第1保護膜に近い側の電極材料が残存し、第1保護膜に遠い側の電極材料が除去された場合など、リッジ基底部の第1保護膜上に、極薄膜の状態で電極が配置された状態となることがある。このような極薄膜の状態の電極は、たとえ第1保護膜上の全体にわたって又は一部において残存し、空隙の下に配置していても、発光層から出射されるレーザ光を吸収することなく、窒化物半導体層への電極による応力を与えることもなく、光閉じ込めに影響することもない。よって、このような形態の空隙の配置は、本発明においては許容される。また、電子顕微鏡観察等の視覚において薄膜状の電極が配置していない場合であっても、STEM等の元素分析等によっては、電極材料が測定される場合があるが、このような状態での空隙の配置も、同様に許容される。 For example, when the electrode is formed in a laminated structure as will be described later, of the electrode materials formed on the first protective film in the ridge base portion, the first protective film is formed depending on the conditions in the void forming method. When the electrode material on the near side remains and the electrode material on the side far from the first protective film is removed, the electrode is arranged in a very thin state on the first protective film at the base of the ridge. Sometimes. Such an electrode in the state of an extremely thin film remains on the entire first protective film or in part, and does not absorb the laser light emitted from the light emitting layer even if it is disposed under the gap. In addition, no stress is applied to the nitride semiconductor layer by the electrode, and the optical confinement is not affected. Therefore, the arrangement of the voids in such a form is allowed in the present invention. In addition, even when thin-film electrodes are not arranged in visual observation such as electron microscope observation, electrode materials may be measured depending on elemental analysis such as STEM, but in such a state Arrangement of voids is allowed as well.
例えば、第1保護膜15上のリッジ14基底部における空隙の大きさは、特に限定されるものではないが、具体的には、空隙の幅(図2A(a)中、X)は、150nm程度〜3000nm程度が挙げられ、150nm程度〜1500nm程度が好ましく、300nm程度〜500nm程度がより好ましい。空隙16の厚み(図2A(a)中、H)は、特に限定されることなく、電極7の厚み、空隙16の形成方法等によって適宜調整することができる。
For example, the size of the gap at the base of the
また、図2A(c)及び図2B(f)に示すように、空隙16a、26aは、リッジ14基底部からリッジ14の側面の一部に配置されていてもよい。この場合、空隙は、リッジ側面において第1保護膜15を介して配置していてもよい。また、図2A(d)及び図2B(g)に示すように、空隙16b、26bは、リッジ14基底部からリッジ14側面の全面に及んで配置されていてもよい。この場合、空隙は、リッジ側面において第1保護膜15を介して配置していてもよいし、第1保護膜15を介することなく、上側面おいてリッジ側面と直接接触して配置されていてもよい。リッジ14の側面における空隙の高さは特に限定されるものではなく、リッジ高さから第1保護膜の膜厚を引いた高さと同等以下であればよい。また、これらの空隙は、リッジ14の基底部から側面まで繋がっていることが好ましい。
Further, as shown in FIGS. 2A (c) and 2B (f), the
なお、後述するように、第1保護膜がリッジの側面(例えば、上側面)の一部を露出して形成されている場合には、図2B(g)に示すように、空隙26bは、リッジ14基底部からリッジ14側面に及び、リッジ14の上側面で窒化物半導体層と接触していてもよい。つまり、リッジ14の上側面に隣接して配置していてもよい。
As will be described later, when the first protective film is formed by exposing part of the side surface (for example, the upper side surface) of the ridge, as shown in FIG. The
空隙26b(又は16b)は、リッジ14の上面に及んでいてもよいが、リッジ14と電極27等との接触面積の低減及び密着性等を考慮すると、リッジ上面に及んでいないことが好ましい。
ここで、空隙26bのリッジ14側面との接触高さ(図2B(g)中、Z)は、例えば、リッジ14高さの10%程度〜70%程度が挙げられ、20%程度〜40%程度が好ましい。具体的には、リッジ高さが500nm程度の場合、空隙の接触高さは、50nm〜350nm程度が挙げられ、100nm〜200nm程度が好ましい。特にこの高さが高いことにより、空隙の大きさの制御が容易となり、光閉じ込めの制御を効果的に行うことができる。
The
Here, the contact height of the
さらに、図3(a)に示すように、後述する電極(37及び38)の一部が、リッジ14の側面近傍(例えば、上側面近傍)でギャップBを有していてもよい。この場合、空隙36は、ギャップBにまで及んで広がることとなる。なお、図3(a)においては、第1保護膜25は、リッジ14の側面を露出しているが、リッジ14の全側面を被覆していてもよい。
Further, as shown in FIG. 3A, a part of electrodes (37 and 38) to be described later may have a gap B in the vicinity of the side surface of the ridge 14 (for example, in the vicinity of the upper side surface). In this case, the
また、図3(b)に示すように、第1保護膜45がリッジ14側面の上端において一部接しておらず、その形状が変形していることにより、第1保護膜45のリッジ14側面における上端部が、電極(47及び48)と一部接触し、これによって、空隙46が、リッジ14の側面から窒化物半導体層上までの間において電極48によって分断されていてもよい。
図3(c)に示すように、第1保護膜55のリッジ14側面における形状が上記と同様に変形しており、電極(57及び58)の一部が、リッジ14の側面近傍でギャップを有しているために、空隙56の一部が幅狭になり、その一部がギャップにまで及んで広がっていてもよい。
Further, as shown in FIG. 3B, the first
As shown in FIG. 3C, the shape of the first
これらの空隙は、図示していないが、共振器方向と略平行な方向に延びた形状であることが好ましい。例えば、共振器方向に、1つの連なった空隙であってもよいし、複数の空隙に分割されて存在していてもよい。このような空隙の配置により、上述したように、その上に配置される電極によるレーザ光吸収を、リッジの延長方向にわたって低減させることが可能となる。ただし、共振器方向の全てにおいて配置していなくてもよく、その一部にのみ配置されていればよく、リッジの延長方向において部分的に空隙が存在しない部位が存在してもよい。つまり、図3(d)に示すように、第1保護膜15がリッジ14の側面の略全面を被覆し、その上に電極(67及び18)が連続して密着し、空隙が形成されないか、図3(e)に示すように、リッジ14の側面を第1保護膜25が被覆しないが、その上に配置される電極(77及び28)がリッジ14の露出面及び第1保護膜25の上に密着し、空隙が形成されない部位が、リッジの延長方向の一部に存在していてもよい。
Although not shown, these gaps preferably have a shape extending in a direction substantially parallel to the resonator direction. For example, one continuous gap may be provided in the direction of the resonator, or the gap may be divided into a plurality of gaps. With the arrangement of such voids, as described above, it is possible to reduce the laser light absorption by the electrodes arranged thereon over the extending direction of the ridge. However, it may not be arranged in all of the resonator directions, it may be arranged only in a part thereof, and there may be a portion where there is no gap in the extending direction of the ridge. That is, as shown in FIG. 3D, is the first
空隙は、上述した図2A(a)〜図2B(i)及び図3(a)〜図3(c)のような形態が、リッジの延長方向において混在していてもよい。この場合、これらの空隙は、例えば、リッジ14の延長方向において、50%程度以上配置していることが適しており、80%程度以上が好ましく、実質的に略全共振器方向に配置しているのがより好ましい。
2A (a) to 2B (i) and 3 (a) to 3 (c) described above may be mixed in the extending direction of the ridge. In this case, for example, these gaps are suitably arranged at about 50% or more in the extending direction of the
共振器端面側における空隙の端部は、保護膜等で塞がれるか、埋め込まれていてもよいし、開放状態であってもよい。従って、空隙は必ずしも全ての領域において上述した幅及び高さを有していなくてもよい。また、空隙は、電極とリッジとの間、第1保護膜と電極との間の完全な空間でなくてもよく、上述した応力緩和、光閉じ込め等の種々の効果に悪影響を及ぼさない限り、第1保護膜、窒化物半導体層、マスクとして用いた材料等の膜残り等が存在していてもよい。 The end of the gap on the resonator end face side may be closed or embedded with a protective film or the like, or may be in an open state. Therefore, the gap does not necessarily have the above-described width and height in all regions. Further, the gap may not be a complete space between the electrode and the ridge, and between the first protective film and the electrode, as long as it does not adversely affect various effects such as stress relaxation and light confinement described above. There may be a first protective film, a nitride semiconductor layer, a film residue such as a material used as a mask, and the like.
このように空隙を配置することにより、その部位に本来存在する電極等によるレーザ光による光吸収を低減させることができる。また、適所における空隙とリッジ(窒化物半導体)との屈折率差により、リッジ内に効率的に光を閉じ込めにも有効に働く。例えば、空隙がエアギャップであった場合、空気は、屈折率が最小(1.0)であるため、リッジの側面に空隙が存在しない(リッジと保護膜の屈折率差により光を閉じ込める)場合と比較して、リッジ内外の屈折率差が大きくなり、リッジ内への光閉じ込めを強くすることができる。しかも、空隙を有することにより、例えば、熱に対して屈折率が変動しやすい材料を第1保護膜に採用したとしても屈折率の変化の影響を受けにくくなるため、安定して横方向の光を閉じ込めることができる。これにより、閾値を低下させることができ、投入電力の低下及び寿命特性の向上を達成することができる。 By disposing the gap in this way, light absorption by the laser beam by the electrode or the like originally present at the site can be reduced. In addition, the refractive index difference between the gap and the ridge (nitride semiconductor) at an appropriate position effectively works to confine light efficiently in the ridge. For example, when the air gap is an air gap, the air has a minimum refractive index (1.0), and therefore there is no air gap on the side surface of the ridge (the light is confined by the difference in refractive index between the ridge and the protective film). As compared with the above, the refractive index difference between the inside and outside of the ridge is increased, and the light confinement in the ridge can be strengthened. In addition, by having a void, for example, even if a material whose refractive index is likely to fluctuate with respect to heat is adopted for the first protective film, it is less susceptible to changes in the refractive index. Can be trapped. Thereby, a threshold value can be lowered, and a reduction in input power and an improvement in life characteristics can be achieved.
また、空隙によって、リッジ側面と電極との密着に起因する応力をリッジ又は窒化物半導体層に対して低減することができるために、特に連続駆動時の電流劣化を低減させることが可能となる。
さらに、電極は、リッジ上面のみならず、第1保護膜上にまで及んで配置されるために、第1保護膜が接触している部位では、リッジとの密着性を確保することができ、特に連続駆動時の電圧劣化を低減させることができる。
また、リッジ側面には安定材料による第1保護膜が配置されていることから、リッジ側面の窒化物半導体層の酸化等の変質のおそれが少なく、動作時の特性の安定性を図ることができる。
さらに、発光部からの熱の影響により、空隙に熱がこもるおそれがあるが、発光部から空隙が離れているため、熱の影響を受けにくい。また、空隙が電極と接しているため、リッジ近傍で生じる熱を、電極を介して効率的に放熱することができる。
Moreover, since the stress due to the close contact between the side surface of the ridge and the electrode can be reduced with respect to the ridge or the nitride semiconductor layer due to the air gap, it is possible to reduce current deterioration particularly during continuous driving.
Furthermore, since the electrode is arranged not only on the top surface of the ridge but also on the first protective film, it is possible to ensure adhesion with the ridge at the portion where the first protective film is in contact, In particular, voltage degradation during continuous driving can be reduced.
In addition, since the first protective film made of a stable material is disposed on the ridge side surface, there is little risk of deterioration such as oxidation of the nitride semiconductor layer on the ridge side surface, and stability of characteristics during operation can be achieved. .
Furthermore, heat may be trapped in the gap due to the influence of heat from the light emitting part, but since the gap is separated from the light emitting part, it is not easily affected by heat. Further, since the gap is in contact with the electrode, heat generated in the vicinity of the ridge can be efficiently radiated through the electrode.
(窒化物半導体層11、12及び13)
窒化物半導体層としては、一般式InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の半導体層を用いることができる。また、これに加えて、III族元素としてBが一部に置換されたものを用いてもよいし、V族元素としてNの一部をP、Asで置換されたものを用いてもよい。n側半導体層は、n型不純物として、Si、Ge、Sn、S、O、Ti、Zr、CdなどのIV族元素又はVI族元素等のいずれか1つ以上を含有している。また、p側半導体層は、p型不純物として、Mg、Zn、Be、Mn、Ca、Sr等を含有している。不純物は、例えば、5×1016/cm3〜1×1021/cm3程度の濃度範囲で含有されていることが好ましい。
(Nitride semiconductor layers 11, 12 and 13)
As the nitride semiconductor layer, a semiconductor layer of the general formula In x Al y Ga 1-xy N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ x + y ≦ 1). In addition to this, a group III element partially substituted with B may be used, or a group V element partially substituted with P and As may be used. The n-side semiconductor layer contains at least one of group IV elements such as Si, Ge, Sn, S, O, Ti, Zr, and Cd, group VI elements, and the like as n-type impurities. The p-side semiconductor layer contains Mg, Zn, Be, Mn, Ca, Sr, etc. as p-type impurities. The impurities are preferably contained in a concentration range of, for example, about 5 × 10 16 / cm 3 to 1 × 10 21 / cm 3 .
窒化物半導体層は、n側半導体層とp側半導体層とに光導波路を構成する光ガイド層を有することで、活性層を挟んだ分離光閉じ込め型構造であるSCH(Separate Confinement Heterostructure)構造とすることが好ましい。但し、本発明は、これらの構造に限定されるものではない。
活性層は、多重量子井戸構造又は単一量子井戸構造のいずれでもよい。活性層は、後述する第1保護膜よりバンドギャップエネルギーが小さいものであることが好ましい。端面のバンドギャップエネルギーを広げ、言い換えると、共振器面付近の不純物準位を広げ、ウィンドウ構造を形成することにより、CODレベルをより向上させることができる。
The nitride semiconductor layer has a light guide layer that constitutes an optical waveguide between the n-side semiconductor layer and the p-side semiconductor layer, thereby providing an SCH (Separate Confinement Heterostructure) structure that is a separated light confinement structure with an active layer interposed therebetween. It is preferable to do. However, the present invention is not limited to these structures.
The active layer may have either a multiple quantum well structure or a single quantum well structure. The active layer preferably has a smaller band gap energy than a first protective film described later. The COD level can be further improved by widening the band gap energy of the end face, in other words, widening the impurity level near the resonator face and forming a window structure.
窒化物半導体層、例えば、p側半導体層の表面に形成されたリッジは、導波路領域として機能する。リッジの幅は1.0μm〜50.0μm程度である。さらに、ビーム形状をシングルモードとする場合にはリッジの幅は1.0μm〜3.0μm程度が好ましい。リッジ高さは、p側半導体層を構成する層の膜厚、材料等によって適宜調整することができ、例えば、0.1〜2μmが挙げられる。なお、リッジは、共振器方向の長さが100μm〜2000μm程度になるように設定することが好ましい。リッジは、共振器方向においてすべて同じ幅でなくてもよいし、その側面が垂直であっても、テーパー状であってもよい。この場合のテーパー角は60〜90°程度が適当である。 A ridge formed on the surface of a nitride semiconductor layer, for example, a p-side semiconductor layer, functions as a waveguide region. The width of the ridge is about 1.0 μm to 50.0 μm. Furthermore, when the beam shape is a single mode, the width of the ridge is preferably about 1.0 μm to 3.0 μm. The ridge height can be appropriately adjusted depending on the film thickness, material, and the like of the layer constituting the p-side semiconductor layer, and examples thereof include 0.1 to 2 μm. The ridge is preferably set so that the length in the resonator direction is about 100 μm to 2000 μm. The ridges may not all have the same width in the resonator direction, or the side surfaces thereof may be vertical or tapered. The taper angle in this case is suitably about 60 to 90 °.
窒化物半導体層には、例えば、リッジが延びる方向に、共振器が形成されており、その方向に直交して、一対の共振器面が形成されている。共振器面は、例えば、M軸、A軸、C軸及びR軸配向が挙げられ、つまり、M面(1−100)、A面(11−20)、C面(0001)又はR面(1−102)からなる群から選ばれる面であることが好ましい。ここでの共振器面とは、通常、光導波路領域又はNFPに対応する領域を含む領域を意味するが、光導波路領域又はNFPに対応する以外の領域を含んでいてもよい。 In the nitride semiconductor layer, for example, a resonator is formed in the direction in which the ridge extends, and a pair of resonator surfaces are formed orthogonal to the direction. Examples of the resonator surface include M-axis, A-axis, C-axis, and R-axis orientation, that is, M-plane (1-100), A-plane (11-20), C-plane (0001), or R-plane ( The surface is preferably selected from the group consisting of 1-102). The resonator surface here usually means a region including an optical waveguide region or a region corresponding to NFP, but may include a region other than the optical waveguide region or NFP.
(基板10)
本発明の窒化物半導体レーザ素子における基板は、絶縁性基板であってもよいし、導電性基板であってもよい。絶縁性基板の場合には、窒化物半導体層の一部が厚さ方向に除去されてn側半導体層を露出し、その露出面に接触するように後述するn電極を配置することができる(図9参照)。導電性基板の場合には、窒化物半導体層が形成された面と反対側の面に接触するようにn電極を配置することができる(図1A、図1B及び図8参照)。
特に、基板は、例えば、第1主面及び/又は第2主面に、0°〜10°程度のオフ角を有する窒化物半導体基板であることが好ましい。その膜厚は、例えば、50μm〜1mm程度が挙げられる。
(Substrate 10)
The substrate in the nitride semiconductor laser device of the present invention may be an insulating substrate or a conductive substrate. In the case of an insulating substrate, a part of the nitride semiconductor layer is removed in the thickness direction to expose the n-side semiconductor layer, and an n-electrode described later can be disposed so as to be in contact with the exposed surface ( (See FIG. 9). In the case of a conductive substrate, the n-electrode can be arranged so as to be in contact with the surface opposite to the surface on which the nitride semiconductor layer is formed (see FIGS. 1A, 1B, and 8).
In particular, the substrate is preferably a nitride semiconductor substrate having an off angle of about 0 ° to 10 ° on the first main surface and / or the second main surface, for example. The film thickness is, for example, about 50 μm to 1 mm.
(第1保護膜15等)
本発明の窒化物半導体レーザ素子では、上述したように、窒化物半導体層の表面及びリッジの側面にわたって、第1保護膜15が形成されている。つまり、第1保護膜15は、少なくとも、電極がリッジと直接接触して電気的接続を取る領域における窒化物半導体層上面を露出して、窒化物半導体層の表面に形成されている(図1A、図1B、図2A(a)〜(d)参照)。また、第1保護膜15は、リッジ14の上面に加えて、側面の一部(例えば、上側面)を露出するように形成されていてもよい(図2A(e)、図2B(g)及び図3(a)〜(c)参照)。さらに、第1保護膜15は、リッジ基底部及びリッジ側面の全部と接触していなくてもよい(この非接触の部位を第2の空隙と称することがある。図2B(h)の16aa、図2B(i)の26bb参照)。なお、第1保護膜が窒化物半導体層と接触している部位では、両者は良好に密着している。また、リッジ14の側面に配置された第1保護膜15は、リッジ14両側の窒化物半導体層表面に配置された第1保護膜の膜厚よりも薄膜状に形成されていることが好ましい。
(First
In the nitride semiconductor laser device of the present invention, as described above, the first
第2の空隙は、公知のドライ又はウェットエッチングにより形成することができる。第2の空隙を形成することにより、第1保護膜とリッジとの界面にかかる応力を効果的に抑制することができ、さらなる寿命特性の向上を図ることができる。加えて、この第2の空隙により、光閉じ込めを安定化させることができる。
なお、この第2の空隙の大きさは特に限定されるものではなく、上述した光閉じ込めに有効に作用し、応力緩和に寄与し得る程度であればよく、上述した空隙と同様の大きさにしてもよいし、それよりも幅及び/又は高さ及び/又は容積を小さくしてもよい。
The second gap can be formed by known dry or wet etching. By forming the second gap, the stress applied to the interface between the first protective film and the ridge can be effectively suppressed, and the life characteristics can be further improved. In addition, the optical confinement can be stabilized by the second gap.
The size of the second gap is not particularly limited, and may be any size as long as it effectively acts on the above-described light confinement and can contribute to stress relaxation. Alternatively, the width and / or height and / or volume may be smaller than that.
第1保護膜は、通常、窒化物半導体層よりも屈折率が小さな絶縁材料によって形成されている。屈折率は、エリプソメトリーを利用した分光エリプソメータ、具体的には、J.A.WOOLLAM社製のHS−190等を用いて測定することができる。例えば、第1保護膜は、Zr、Si、V、Nb、Hf、Ta、Al、Ce、In、Sb、Zn等の酸化物、窒化物、酸化窒化物等の絶縁膜又は誘電体膜の単層又は積層構造が挙げられる。なお、第1保護膜の膜質を制御することにより、上述した部位に容易に形成又は加工配置することができる。よって、第1保護膜は、単結晶、多結晶アモルファス、あるいは、部分的にこれらの結晶状態の膜とすることが好ましい。 The first protective film is usually formed of an insulating material having a refractive index smaller than that of the nitride semiconductor layer. The refractive index is a spectroscopic ellipsometer using ellipsometry. A. It can be measured using HS-190 manufactured by WOOLLAM. For example, the first protective film is made of an oxide film such as Zr, Si, V, Nb, Hf, Ta, Al, Ce, In, Sb, or Zn, or an insulating film or dielectric film such as a nitride film. Examples thereof include a layer or a laminated structure. In addition, by controlling the film quality of the first protective film, it can be easily formed or processed and arranged at the above-described site. Therefore, it is preferable that the first protective film is a single crystal, a polycrystalline amorphous film, or a film partially in these crystalline states.
このように、リッジの下側面から、リッジの両側の窒化物半導体表面にわたって第1保護膜が形成されていることにより、窒化物半導体層、特にp側半導体層に対する屈折率差を確保して、活性層からの光の漏れを制御することができ、リッジ内に効率的に光閉じ込めができるとともに、リッジの両側における絶縁性をより確保することができ、リーク電流の発生を回避することができる。 Thus, by forming the first protective film from the lower surface of the ridge to the nitride semiconductor surface on both sides of the ridge, a refractive index difference with respect to the nitride semiconductor layer, particularly the p-side semiconductor layer, is ensured. Light leakage from the active layer can be controlled, light can be efficiently confined in the ridge, insulation on both sides of the ridge can be further secured, and generation of leakage current can be avoided. .
第1保護膜の膜厚は特に限定されるものではないが、その部位によって、例えば、10〜2000nm程度の範囲内、さらに10〜500nmの範囲内とすることが適当である。第1保護膜の膜厚を厚くすることにより、より容量を低減させることができる。なお、第1保護膜は、リッジ側面以外の領域においては、均一な膜厚であることが好ましい。これにより、容量の制御がより容易となる。 Although the thickness of the first protective film is not particularly limited, it is appropriate to set the thickness within the range of, for example, about 10 to 2000 nm, and further within the range of 10 to 500 nm depending on the portion. By increasing the thickness of the first protective film, the capacity can be further reduced. Note that the first protective film preferably has a uniform film thickness in a region other than the side surface of the ridge. This makes it easier to control the capacity.
(電極7、17及び18等)
リッジの上面には電極7、17及び18等が形成されている。この電極は、リッジ14の上面と接触して電気的に接続され、リッジ14の側面においては第1保護膜15を介して又は一部介さないで、かつ一部空隙16等を介して、リッジ14の側面及び窒化物半導体層13の表面を被覆している。ただし、この電極は、リッジの延長方向の全てにわたってこのような構成を有していなくてもよい。つまり、リッジの延長方向の一部において、リッジ側面を被覆していなくても(分断されていても)よく、リッジ側面の全面に渡って第1保護膜を介して配置されていてもよく、リッジ側面に直接接触して配置していてもよく、第1保護膜との間に空隙を有さなくてもよい。このように、電極が、リッジ側面まで、あるいはリッジの両側の窒化物半導体層上にまで配置されていることにより、リッジ側面に形成された第1保護膜について有効に剥がれを防止することができる。
(
ここでの電極は、少なくとも、窒化物半導体層といわゆるオーミックコンタクトを取る目的で形成される電極を指し、この電極は、単層であってもよい(例えば、図1A中、7)が、2層以上の積層構造(例えば、図1B中、17及び18)であることが好ましく、3層以上の積層構造(例えば、図4A(f)中、40、41及び43)であることがより好ましい。この場合の積層構造の電極は、全ての層が同一の平面形状をしていなくてもよく、積層構造のうちの1層以上が他の層と異なる平面形状であってもよい。 The electrode here refers to an electrode formed for the purpose of at least making so-called ohmic contact with the nitride semiconductor layer, and this electrode may be a single layer (for example, 7 in FIG. 1A), but 2 A laminated structure of more than one layer (for example, 17 and 18 in FIG. 1B) is preferable, and a laminated structure of three or more layers (for example, 40, 41, and 43 in FIG. 4A (f)) is more preferable. . In this case, all the layers of the laminated structure electrode may not have the same planar shape, and one or more layers in the laminated structure may have a different planar shape from the other layers.
なお、電極は、上述したように単層であってもよいし、2層以上の積層構造であってもよいが、そのうちの一部の層が明確な層構造を採っていなくてもよい。例えば、2層の導電層を成膜して電極を形成したが、その後の熱処理等によって導電層が合金化、偏在化、変形等して、薄膜状又は島状等に変化していてもよい。
従って、リッジ14基底部において、電極が第1保護膜とともに空隙を規定する場合には、第1保護膜と、第1保護膜上に島状等に配置する電極と、第1保護膜上に空隙を介して存在する電極等とによって、空隙が規定されることとなる。言い換えると、リッジ基底部においては、部分的に、窒化物半導体層、第1保護膜、電極、空隙及び電極の順に配置されて部位が存在してもよい。
なお、上述したように、空隙が、少なくともリッジ基底部において、電極によって規定されている場合、リッジ基底部における第1保護膜上に極薄膜の状態で電極が配置される場合の極薄膜とは、上述したように、光吸収、窒化物半導体層への応力付与、光閉じ込め等に影響しない程度の厚みである。具体的には、後述する電極材料において、50nm程度以下であることが適している。
また、この電極上にパッド電極等が形成されていてもよい。
The electrode may be a single layer as described above, or may have a laminated structure of two or more layers, but some of the layers may not have a clear layer structure. For example, the electrode is formed by forming two conductive layers. However, the conductive layer may be alloyed, unevenly distributed, or deformed by subsequent heat treatment or the like, and may be changed into a thin film shape or an island shape. .
Accordingly, when the electrode defines a gap together with the first protective film at the base of the
As described above, when the gap is defined by the electrode at least in the ridge base, what is an ultrathin film when the electrode is disposed in a very thin state on the first protective film in the ridge base? As described above, the thickness does not affect light absorption, stress application to the nitride semiconductor layer, light confinement, and the like. Specifically, in the electrode material described later, it is suitable that the thickness is about 50 nm or less.
Further, a pad electrode or the like may be formed on this electrode.
電極は、例えば、パラジウム、白金、ニッケル、金、チタン、タングステン、銅、銀、亜鉛、錫、インジウム、アルミニウム、イリジウム、ロジウム、ITO等の金属又は合金の単層膜又は積層膜により形成することができる。p電極としては、特に、Ni−Au(例えば、10nm−200nm厚等)、Ni−Au−Pt(例えば、10nm−100nm−100nm厚等)、Pd−Pt、Ni−Ptの電極材料等が挙げられる。電極の膜厚は、用いる材料等により適宜調整することができ、例えば、50〜500nm程度が適当である。 The electrode is formed of a single layer film or a laminated film of a metal or an alloy such as palladium, platinum, nickel, gold, titanium, tungsten, copper, silver, zinc, tin, indium, aluminum, iridium, rhodium, and ITO. Can do. Examples of the p electrode include Ni—Au (for example, 10 nm to 200 nm thickness), Ni—Au—Pt (for example, 10 nm to 100 nm to 100 nm thickness), Pd—Pt, Ni—Pt electrode material, and the like. It is done. The film thickness of an electrode can be suitably adjusted with the material etc. to be used, for example, about 50-500 nm is suitable.
(その他の構成)
第1保護膜15上の一部領域には第2保護膜19が形成されていることが好ましい。第2保護膜19は、窒化物半導体層11、12及び13の側面及び/又は基板10の表面又は側面等をさらに被覆していることが好ましい。第2保護膜19は、Si、Mg、Al、Hf、Nb、Zr、Sc、Ta、Ga、Zn、Y、B、Ti等の酸化物が挙げられ、なかでもAl2O3又はSiO2膜が好ましい。第2保護膜19は、第1保護膜15と同様の材料であってもよく、異なる材料であってもよい。これにより、絶縁性のみならず、露出した窒化物半導体層の側面又は表面等を確実に保護することができる。第2保護膜19は、単層構造及び積層構造のいずれでもよい。具体的には、Siの酸化物の単層、Alの酸化物の単層、Siの酸化物とAlの酸化物の積層構造等が挙げられる。このような膜が形成されていることにより、第1保護膜をより強固に共振器面に密着させることができる。その結果、安定な動作を確保することができ、CODレベルを向上させることができる。
(Other configurations)
A second
第2保護膜19の膜厚は、特に限定されるものではなく、例えば、100〜1000nm程度が適当である。さらに好ましくは、第1保護膜と同一材料であることが好ましい。これにより、第1保護膜及び第2保護膜の熱膨張係数が一致するため第1保護膜及び第2保護膜にクラックが発生することを抑制することができる。
The film thickness of the 2nd
(窒化物半導体レーサ素子の製造方法)
本発明の窒化物半導体レーザ素子の製造方法としては、以下の方法が挙げられる。
(a)窒化物半導体層の形成
まず、基板として、例えば、第1主面及び第2主面に0〜10°程度のオフ角を有する窒化物半導体基板を準備する。
窒化物半導体基板は、MOCVD法(有機金属化学気相成長法)、MOVPE(有機金属気相成長法)、HVPE法(ハイドライド気相成長法)、MBE法(分子線エピタキシー法)等の気相成長法、超臨界流体中で結晶育成させる水熱合成法、高圧法、フラックス法、溶融法等により形成することができる。また、例えば、特開2006−24703号公報に例示されている種々の基板等の公知の基板、市販の基板等を用いてもよい。
(Manufacturing method of nitride semiconductor racer element)
The following method is mentioned as a manufacturing method of the nitride semiconductor laser element of this invention.
(A) Formation of Nitride Semiconductor Layer First, as a substrate, for example, a nitride semiconductor substrate having an off angle of about 0 to 10 ° on the first main surface and the second main surface is prepared.
The nitride semiconductor substrate is formed by a gas phase such as MOCVD (metal organic chemical vapor deposition), MOVPE (metal organic chemical vapor deposition), HVPE (hydride vapor deposition), MBE (molecular beam epitaxy), etc. It can be formed by a growth method, a hydrothermal synthesis method in which crystals are grown in a supercritical fluid, a high pressure method, a flux method, a melting method, or the like. Further, for example, known substrates such as various substrates exemplified in JP-A-2006-24703, commercially available substrates, and the like may be used.
この窒化物半導体基板の第1主面上に、窒化物半導体層を成長させる。
窒化物半導体層は、n側半導体層、活性層、p側半導体層を、この順に又は逆の順序で形成することが好ましい。
窒化物半導体層の成長方法は、特に限定されないが、MOCVD、MOVPE、HVPE、MBEなど、窒化物半導体の成長方法として知られている全ての方法を好適に用いることができる。特に、MOCVDは結晶性良く成長させることができるので好ましい。具体的には、MOCVD法等により、減圧〜大気圧の条件で成長させる方法が挙げられる。
A nitride semiconductor layer is grown on the first main surface of the nitride semiconductor substrate.
The nitride semiconductor layer is preferably formed of an n-side semiconductor layer, an active layer, and a p-side semiconductor layer in this order or in the reverse order.
The method for growing the nitride semiconductor layer is not particularly limited, but any method known as a method for growing a nitride semiconductor, such as MOCVD, MOVPE, HVPE, MBE, can be preferably used. In particular, MOCVD is preferable because it can be grown with good crystallinity. Specifically, a method of growing under reduced pressure to atmospheric pressure conditions by MOCVD method or the like can be mentioned.
n側半導体層は、多層膜で形成することが好ましい。例えば、第1のn側半導体層としてはAlxGa1-xN(0≦x≦0.5)、好ましくはAlxGa1-xN(0<x≦0.3)である。具体的な成長条件としては、反応炉内での成長温度を1000℃以上、圧力を600Torr以下が挙げられる。また、第1のn側半導体層はクラッド層として機能させることができる。膜厚は0.5〜5μm程度が適当である。
第2のn側半導体層は、光ガイド層として機能させることができ、AlxGa1-xN(0≦x≦0.3)によって形成することができる。膜厚は0.5〜5μmが適当である。
The n-side semiconductor layer is preferably formed of a multilayer film. For example, the first n-side semiconductor layer is Al x Ga 1-x N (0 ≦ x ≦ 0.5), preferably Al x Ga 1-x N (0 <x ≦ 0.3). Specific growth conditions include a growth temperature in the reactor of 1000 ° C. or higher and a pressure of 600 Torr or lower. The first n-side semiconductor layer can function as a cladding layer. A film thickness of about 0.5 to 5 μm is appropriate.
The second n-side semiconductor layer can function as a light guide layer and can be formed of Al x Ga 1-x N (0 ≦ x ≦ 0.3). The film thickness is suitably 0.5-5 μm.
活性層は、少なくともInを含有している一般式InxAlyGa1-x-yN(0<x≦1、0≦y<1、0<x+y≦1)を有することが好ましい。Al含有量を高くすることで紫外域の発光が可能となる。また、長波長側の発光も可能であり360nm〜580nmまでが発光可能となる。活性層を量子井戸構造で形成することにより、発光効率を向上させることができる。 The active layer preferably has a general formula In x Al y Ga 1-xy N (0 <x ≦ 1, 0 ≦ y <1, 0 <x + y ≦ 1) containing at least In. Increasing the Al content enables emission in the ultraviolet region. Further, light emission on the long wavelength side is possible, and light emission from 360 nm to 580 nm can be performed. Luminous efficiency can be improved by forming the active layer with a quantum well structure.
活性層上にp側半導体層を積層する。第1のp側半導体層としてはp型不純物を含有したAlxGa1-xN(0≦x≦0.5)が挙げられる。
第1のp側半導体層はp側電子閉じ込め層として機能する。
第2のp側半導体層は、AlxGa1-xN(0≦x≦0.3)、第3のp側半導体層は、p型不純物を含有したAlxGa1-xN(0≦x≦0.5)で形成することができる。第3のp側半導体層はGaNとAlGaNとからなる超格子構造であることが好ましく、クラッド層として機能する。
第4のp側半導体層は、p型不純物を含有したAlxGa1-xN(0≦x≦1)で形成することができる。これらの半導体層にInを混晶させてもよい。なお、第1のp側半導体層、第2のp側半導体層は省略可能である。各層の膜厚は、3nm〜5μm程度が適当である。
A p-side semiconductor layer is stacked on the active layer. Examples of the first p-side semiconductor layer include Al x Ga 1-x N (0 ≦ x ≦ 0.5) containing p-type impurities.
The first p-side semiconductor layer functions as a p-side electron confinement layer.
The second p-side semiconductor layer is Al x Ga 1-x N (0 ≦ x ≦ 0.3), and the third p-side semiconductor layer is Al x Ga 1-x N (0 ≦ x ≦ 0.5). The third p-side semiconductor layer preferably has a superlattice structure made of GaN and AlGaN, and functions as a cladding layer.
The fourth p-side semiconductor layer can be formed of Al x Ga 1-x N (0 ≦ x ≦ 1) containing p-type impurities. In these semiconductor layers, In may be mixed. Note that the first p-side semiconductor layer and the second p-side semiconductor layer can be omitted. The thickness of each layer is suitably about 3 nm to 5 μm.
なお、n側半導体層、p側半導体層は、単一膜構造、多層膜構造又は組成比が互いに異なる2層からなる超格子構造としてもよい。また、多層膜構造又は超格子構造の場合は、n側半導体層及びp側半導体層の全ての層が、必ずしも、n型不純物及びp型不純物を含有していなくてもよい。 Note that the n-side semiconductor layer and the p-side semiconductor layer may have a single film structure, a multilayer film structure, or a superlattice structure including two layers having different composition ratios. In the case of a multilayer film structure or a superlattice structure, all layers of the n-side semiconductor layer and the p-side semiconductor layer do not necessarily contain an n-type impurity and a p-type impurity.
任意に、窒化物半導体層をエッチングして、n側半導体層(例えば、第1のn側半導体層等)を露出させてもよい。露出は、例えば、RIE(反応性イオンエッチング)法により、Cl2、CCl4、BCl3、SiCl4ガス等の塩素系ガスを用いて行うことができる。これによって、応力を緩和させることができる。上述したn側半導体層の露出の際に、エッチングによって、共振器面を同時に形成してもよい。ただし、共振器面の形成は、劈開によって、これとは別工程で行ってもよい。
その後の任意の段階で、反応容器内において、得られた基板を窒素雰囲気中、700℃程度以上の温度でアニールして、p側半導体層を低抵抗化することが好ましい。
Optionally, the nitride semiconductor layer may be etched to expose the n-side semiconductor layer (eg, the first n-side semiconductor layer). The exposure can be performed, for example, by a RIE (reactive ion etching) method using a chlorine-based gas such as Cl 2 , CCl 4 , BCl 3 , or SiCl 4 gas. Thereby, stress can be relieved. When the n-side semiconductor layer is exposed, the resonator surface may be formed simultaneously by etching. However, the formation of the resonator surface may be performed in a separate process by cleavage.
In any subsequent stage, it is preferable to anneal the obtained substrate in a nitrogen atmosphere at a temperature of about 700 ° C. or higher to lower the resistance of the p-side semiconductor layer.
(b)リッジの形成
窒化物半導体層上にリッジ形状に対応するマスクパターンを形成し、このマスクパターンを利用して、リッジを形成する。
マスクパターンは、例えば、SiO2等の酸化膜、SiN等の窒化物を用いて、フォトリソグラフィ及びエッチング工程等の公知の方法を利用して、任意の形状に形成することができる。マスクパターンの膜厚は、リッジが形成された後に、リッジ上に残存するマスクパターンが、後の工程でリフトオフ法により除去することができるような膜厚となることが適当である。例えば、0.1〜5.0μm程度が挙げられる。例えば、マスクパターンは、CVD装置等を用いて形成することが好ましい。また、RIE法等を用いてマスクパターンを任意の形状にエッチングすることが好ましい。エッチングは、RIE法を用い、上述した塩素系ガスを用いることが適している。
(B) Formation of Ridge A mask pattern corresponding to the ridge shape is formed on the nitride semiconductor layer, and a ridge is formed using this mask pattern.
The mask pattern can be formed into an arbitrary shape by using a known method such as photolithography and an etching process using an oxide film such as SiO 2 and a nitride such as SiN. The film thickness of the mask pattern is suitably such that the mask pattern remaining on the ridge after the ridge is formed can be removed by a lift-off method in a later step. For example, about 0.1-5.0 micrometers is mentioned. For example, the mask pattern is preferably formed using a CVD apparatus or the like. Further, it is preferable to etch the mask pattern into an arbitrary shape by using the RIE method or the like. For the etching, it is suitable to use the above-described chlorine-based gas using the RIE method.
その後、マスクパターンを利用して、窒化物半導体層表面をエッチングすることによりリッジを形成する。エッチングは、RIE法を用い、例えば、上述した塩素系のガスを用いることが適している。エッチングの際の基板温度は、特に限定されないが、低温(例えば、60〜200℃程度)とすることが好ましい。 Thereafter, a ridge is formed by etching the surface of the nitride semiconductor layer using the mask pattern. Etching is performed using the RIE method, for example, using the above-described chlorine-based gas. The substrate temperature at the time of etching is not particularly limited, but is preferably a low temperature (for example, about 60 to 200 ° C.).
(c)第1保護膜の形成
リッジを含む窒化物半導体層上に第1保護膜を形成する。この場合、上述したリッジの形成の際に用いたマスクパターンをそのまま存在させた状態で、窒化物半導体層上に第1保護膜を形成することが好ましい。
(C) Formation of first protective film A first protective film is formed on the nitride semiconductor layer including the ridge. In this case, it is preferable to form the first protective film on the nitride semiconductor layer in a state where the mask pattern used when forming the ridge is left as it is.
第1保護膜は、当該分野で公知の方法によって形成することができる。例えば、蒸着法、スパッタ法、反応性スパッタ法、ECRプラズマスパッタ法、マグネトロンスパッタ法、イオンビームアシスト蒸着法、イオンプレーティング法、レーザアブレーション法、CVD法、スプレー法、スピンコート法、ディップ法又はこれらの方法の2種以上を組み合わせる方法、あるいはこれらの方法と熱処理とを組み合わせた方法等、種々の方法を利用することができる。この場合、任意の材料を用いて、任意の膜厚で、単層又は積層構造で形成することができる。 The first protective film can be formed by a method known in the art. For example, evaporation method, sputtering method, reactive sputtering method, ECR plasma sputtering method, magnetron sputtering method, ion beam assisted evaporation method, ion plating method, laser ablation method, CVD method, spray method, spin coating method, dip method or Various methods such as a method of combining two or more of these methods, or a method of combining these methods and heat treatment can be used. In this case, an arbitrary material can be used to form a single layer or a stacked structure with an arbitrary film thickness.
ここでの第1保護膜の成膜方法、成膜条件等を制御するとともに、材料の適切な選択を行うことによって、リッジ側面における膜厚が、リッジ側面以外の領域の窒化物半導体層表面に成膜される膜厚よりも薄膜状となるように形成することが好ましい。 By controlling the film formation method, film formation conditions, etc. of the first protective film here and appropriately selecting the material, the film thickness on the ridge side surface is reduced to the surface of the nitride semiconductor layer in the region other than the ridge side surface. It is preferable to form the film so as to be thinner than the film thickness.
なお、第1保護膜は、リッジの肩部(リッジ側面近傍、つまり、リッジの側面から上面に及ぶ部位)に相当する部位において、リフトオフされやすい膜質の薄膜を配置することが好ましい。この場合、後述する工程によって、容易にリッジ側面を露出させることができる。
例えば、単層の膜を、1回又は2回以上、製造方法又は条件を変化させることにより、組成は同じであるが、膜質及び部位によって膜厚の異なる膜を形成してもよい。具体的には、マグネトロンスパッタ法によって形成した第1保護膜は、ECRスパッタ法で形成した第1保護膜よりも、エッチング速度を大きくすることができ、特にリッジ側面への成膜厚みの異なる膜を容易に形成することができる。
The first protective film is preferably a film-like thin film that is easily lifted off at a portion corresponding to a shoulder portion of the ridge (near the ridge side surface, that is, a portion extending from the side surface of the ridge to the upper surface). In this case, the side surface of the ridge can be easily exposed by a process described later.
For example, a single-layer film may be formed once or twice or more by changing the manufacturing method or conditions, but the film may have a different thickness depending on the film quality and site, although the composition is the same. Specifically, the first protective film formed by the magnetron sputtering method can have an etching rate higher than that of the first protective film formed by the ECR sputtering method, and in particular, a film having a different film thickness on the side surface of the ridge. Can be easily formed.
また、ECRスパッタ法で形成した第1保護膜は、窒化物半導体層の突出した角部において膜質が悪く、その部分のみリフトオフされやすくなり、このような第1保護膜を利用することができる。
第1保護膜は、窒化物半導体レーザ素子の製造後において、結果的に、窒化物半導体層の上面からリッジ基底部及びリッジ側面の一部において第2の空隙が形成されるように形成してもよい。このような形成方法としては、その膜の一部においてエッチングされやすい膜質を配置する、第1保護膜を形成する前に窒化物半導体表面に部分的な処理を行う、第1保護膜を部分的に処理する、これらを組み合わせるなどの方法が挙げられる。
Further, the first protective film formed by the ECR sputtering method has poor film quality at the protruding corner portion of the nitride semiconductor layer, and only that portion is easily lifted off, and such a first protective film can be used.
After the manufacture of the nitride semiconductor laser device, the first protective film is formed so that the second gap is formed in the ridge base portion and part of the ridge side surface from the upper surface of the nitride semiconductor layer as a result. Also good. As such a forming method, a film quality that is easy to be etched is arranged in a part of the film, a partial treatment is performed on the surface of the nitride semiconductor before forming the first protective film, and the first protective film is partially formed The method of processing to these, combining these, etc. are mentioned.
(d)第1保護膜の除去
少なくともマスクパターン及びマスクパターン上に存在する第1保護膜を除去する。例えば、リッジを形成する際に用いたマスクパターンをリフトオフ法に付することにより、リッジ上面の上方に位置するマスクパターン及びその上の第1保護膜を除去することができる。
(D) Removal of first protective film At least the mask pattern and the first protective film existing on the mask pattern are removed. For example, by applying the mask pattern used for forming the ridge to the lift-off method, the mask pattern located above the upper surface of the ridge and the first protective film thereon can be removed.
この際、リフトオフに用いるエッチャントを選択するか、種類の異なるエッチャントを順次用いるか、エッチャントの濃度を調整するか、エッチング時間を調整することなどにより、マスクパターンと、その直上に存在する第1保護膜とを除去することができる。また、マスクパターンの直上の第1保護膜のみならず、リッジの側面を第1保護膜から露出させるように、第1保護膜を除去してもよい。さらに、上述したように、リッジ側面が薄膜及び/又はリッジ肩部の膜質等を異ならせることなどにより、マスクパターンとその直上に存在する第1保護膜とを除去してもよいし、マスクパターンの直上の第1保護膜のみならず、第1保護膜のリッジ肩部又は側面部に存在する第1保護膜の一部を除去してもよい。また、リフトオフ法を行った後に、別途のエッチングによって、任意にマスクパターンを利用して、リッジ肩部に相当する部位の第1保護膜を除去してもよい。
なお、少なくともリッジの下側面の第1保護膜は除去せずに、リッジの側面の一部を被覆、密着させることが好ましい。これにより、第1保護膜の剥がれを有効に防止することができる。
At this time, by selecting an etchant to be used for lift-off, sequentially using different types of etchants, adjusting the etchant concentration, adjusting the etching time, etc., the mask pattern and the first protection immediately above it are provided. The film can be removed. Further, not only the first protective film directly above the mask pattern but also the first protective film may be removed so that the side surface of the ridge is exposed from the first protective film. Further, as described above, the mask pattern and the first protective film present immediately above the mask pattern may be removed by making the ridge side surface different from the thin film and / or the film quality of the ridge shoulder, etc. In addition to the first protective film directly above the first protective film, a part of the first protective film existing on the ridge shoulder portion or the side surface portion of the first protective film may be removed. In addition, after the lift-off method, the first protective film corresponding to the shoulder portion of the ridge may be removed by separate etching, optionally using a mask pattern.
In addition, it is preferable that at least a part of the side surface of the ridge is covered and adhered without removing the first protective film on the lower surface of the ridge. Thereby, peeling of the first protective film can be effectively prevented.
(e)導電層の積層
得られた窒化物半導体層及び第1保護膜の上に、単層の導電層又は組成の異なる2以上の多層膜からなる導電層を積層する。多層膜からなる導電層を積層する場合には、例えば、所定のエッチング方法及び条件等に応じて、互いに異なるエッチング速度を有する多層膜を選択することが好ましい。この際、少なくとも最表面の導電層であって、そのリッジの基底部から肩部に相当する部位に、部分的にギャップを導入することが適している。
(E) Lamination of conductive layers On the obtained nitride semiconductor layer and the first protective film, a single-layer conductive layer or a conductive layer composed of two or more multilayer films having different compositions is laminated. In the case of laminating a conductive layer made of a multilayer film, for example, it is preferable to select multilayer films having different etching rates according to a predetermined etching method and conditions. At this time, it is suitable to partially introduce a gap into at least the conductive layer on the outermost surface and corresponding to the base portion to the shoulder portion of the ridge.
導電層の形成方法は、特に限定されるものではなく、例えば、Auからなる単層構造であれば、Auを50〜300nm程度の膜厚で形成する。例えば、NiとAuとからなる2層構造であれば、まず、窒化物半導体層上にNiを5〜20nm程度の膜厚で形成し、次に、Auを50〜300nm程度の膜厚で形成する。AuとPtとからなる2層構造であれば、まず、窒化物半導体層上にAuを50〜200nm程度の膜厚で形成し、次に、Ptを50〜200nm程度の膜厚で形成する。また、p電極を3層構造とする場合にはNi−Au−Pt又はNi−Au−Pdの順に形成することが好ましい。例えば、Niを10nm、Auを100nm形成し、最表面層となるPt又はPd等を50〜500nm程度で形成する。さらに、Rh、Pd、Ag、Pt、Au等を任意の膜厚で、任意に組み合わせて、任意の位置に、任意の成膜方法で形成してもよい。ただし、導電層を3層以上で形成する場合には、全てが異なるエッチング速度であってもよいが、必ずしも全てが異なるエッチング速度でなくてもよく、少なくとも2つの導電層で組成が異なり及び/又はエッチング速度が異なるものが好ましい。 The method for forming the conductive layer is not particularly limited. For example, in the case of a single layer structure made of Au, Au is formed with a film thickness of about 50 to 300 nm. For example, in the case of a two-layer structure composed of Ni and Au, first, Ni is formed with a thickness of about 5 to 20 nm on the nitride semiconductor layer, and then Au is formed with a thickness of about 50 to 300 nm. To do. In the case of a two-layer structure composed of Au and Pt, first, Au is formed with a thickness of about 50 to 200 nm on the nitride semiconductor layer, and then Pt is formed with a thickness of about 50 to 200 nm. Further, when the p-electrode has a three-layer structure, it is preferable to form Ni—Au—Pt or Ni—Au—Pd in this order. For example, Ni is formed with a thickness of 10 nm, Au is formed with a thickness of 100 nm, and Pt or Pd that is the outermost surface layer is formed with a thickness of about 50 to 500 nm. Furthermore, Rh, Pd, Ag, Pt, Au, and the like may be formed in any film thickness in any film thickness and in any film formation method at any position. However, when the conductive layer is formed of three or more layers, all of them may have different etching rates, but not all of them need to have different etching rates, and the composition differs between at least two conductive layers. Or the thing from which an etching rate differs is preferable.
成膜方法は、当該分野で公知の方法によって形成することができる。例えば、蒸着法、スパッタ法、反応性スパッタ法、ECRプラズマスパッタ法、マグネトロンスパッタ法、イオンビームアシスト蒸着法、イオンプレーティング法、レーザアブレーション法、CVD法又はこれらの方法の2種以上を組み合わせる方法等、種々の方法を利用することができる。この場合、任意の材料を用いて、任意の膜厚で、任意の条件を選択して形成することが好ましい。 The film forming method can be formed by a method known in the art. For example, vapor deposition, sputtering, reactive sputtering, ECR plasma sputtering, magnetron sputtering, ion beam assisted deposition, ion plating, laser ablation, CVD, or a combination of two or more of these methods Various methods can be used. In this case, it is preferable that an arbitrary material is used and an arbitrary film thickness is selected and an arbitrary condition is selected.
導電層の積層と同時又は連続して、少なくとも最表面の導電層のリッジの基底部から肩部に相当する部位に部分的にギャップを導入する場合、例えば、(i)上述した方法により導電層を積層した後、ギャップに相当する部分に開口を有するマスクパターンを形成して、このマスクパターンを利用してウェット又はドライエッチングする方法が挙げられる。また、(ii)このようなマスクパターンを任意に利用して、部分的に導電層を薄くし得る角度を選択して、導電層をスパッタリングして部分的にギャップを導入してもよい。 When a gap is partially introduced into the portion corresponding to the shoulder from the base of the ridge of the ridge of the outermost surface simultaneously or continuously with the lamination of the conductive layer, for example, (i) the conductive layer is formed by the above-described method. And a method of forming a mask pattern having an opening in a portion corresponding to the gap and performing wet or dry etching using the mask pattern. Further, (ii) such a mask pattern may be arbitrarily used to select an angle at which the conductive layer can be partially thinned, and the conductive layer may be sputtered to partially introduce a gap.
さらに、(iii) 上述した導電層の成膜の際に、成膜レートを早くするなどの条件を変更することにより、最上層の導電層を劣膜質に形成してギャップを導入するか、(iv) 最上層の導電層を劣膜質に形成して最上層の導電層を部分的にエッチングしてギャップを導入する方法、(v) 最上層の導電層を成膜する際にその条件又は材料等を選択して、リッジ肩部から基底部に相当する最上層の導電層の部位に、下地である第1保護膜の有無等を利用して、部分的にギャップを導入する方法、(vi) リッジを形成する際に、通常の導電層の成膜方法によって、リッジ肩部から基底部に相当する最上層の導電層の部位に、ギャップが導入できるようなリッジ側面の傾斜角度を調整する方法など、種々の方法を利用することができる。 Furthermore, (iii) when forming the conductive layer described above, by changing the conditions such as increasing the film formation rate, the uppermost conductive layer is formed in a poor film quality, or a gap is introduced ( iv) A method of introducing a gap by partially etching the uppermost conductive layer by forming the uppermost conductive layer in a poor film quality, (v) Conditions or materials when forming the uppermost conductive layer. And a method of partially introducing a gap from the shoulder portion of the ridge to the uppermost conductive layer portion corresponding to the base portion using the presence or absence of the first protective film as a base, (vi ) When forming the ridge, adjust the inclination angle of the side surface of the ridge so that a gap can be introduced from the shoulder portion of the ridge to the portion of the uppermost conductive layer corresponding to the base portion by a normal method of forming a conductive layer Various methods such as a method can be used.
これらの方法は、用いる装置、条件、材料などによって当該分野で公知のものを利用して実現することができる。これによって、例えば、図5(a)及び(b)に示したように、最上層の導電層43において、複数のギャップ22、23を導入することができる。
この場合、例えば、図5(b)に示すように、最上層の導電層43(又は導電層の最表面)の基底部近傍にのみギャップ23を導入することにより、後工程において、図2A(a)又は図2A(b)及び図2A(e)に示した位置に空隙を形成することができる。
また、図5(a)に示すように、最上層の導電層43の肩部近傍にもギャップ22を導入することにより、後工程において、図2A(c)、図2A(d)、図2B(f)及び図2B(g)に示した位置に空隙を形成することができる。
この場合のギャップの大きさ及び密度は特に限定されるものではないが、最終的に電極として機能し得る程度の厚み及び成膜面積を有していることが好ましい。なお、このようなギャップを導入する成膜方法は、最上層のみならず、下層に配置する導電層の成膜に利用してもよい。
These methods can be realized by using a method known in the art depending on the apparatus, conditions, materials, and the like to be used. Thereby, for example, as shown in FIGS. 5A and 5B, a plurality of
In this case, for example, as shown in FIG. 5B, by introducing the
Further, as shown in FIG. 5A, by introducing the
The size and density of the gap in this case are not particularly limited, but it is preferable that the gap has a thickness and a film formation area that can finally function as an electrode. Note that such a film formation method for introducing a gap may be used not only for forming the uppermost layer but also for forming a conductive layer disposed in a lower layer.
リッジ上面に接触する電極は、上述した導電層の積層によって形成される。この場合の電極形成方法としては、公知の方法のいずれを利用してもよい。例えば、積層構造の導電層のうちの最上層以外の導電層を形成し、その後、電極形成部分にのみ開口を有するリフトオフ用パターンを形成し、その上に最上層の導電層を形成してリフトオフ法に付す方法が挙げられる。これにより、最上層を所望の形状の電極にパターニングし、このパターニングした電極をマスクとして利用して、さらに下層の導電層をパターニングして、所望の形状の電極を形成することができる。
また、導電層を形成する前に、電極形成部分にのみ開口を有するリフトオフ用パターンを形成し、その上に積層構造の導電層を形成し、その後、積層構造の導電層をリフトオフ法に付すことにより、所望の形状の電極を形成する方法を利用してもよい。
The electrode in contact with the top surface of the ridge is formed by stacking the conductive layers described above. Any known method may be used as the electrode forming method in this case. For example, a conductive layer other than the uppermost layer among the conductive layers having a laminated structure is formed, and then a lift-off pattern having an opening only at an electrode forming portion is formed, and then the uppermost conductive layer is formed thereon and lift-off is performed. The method attached to a law is mentioned. Thus, the uppermost layer can be patterned into an electrode having a desired shape, and the patterned conductive electrode can be used as a mask to further pattern the lower conductive layer to form an electrode having a desired shape.
Further, before forming the conductive layer, a lift-off pattern having an opening only at the electrode forming portion is formed, and a conductive layer having a multilayer structure is formed thereon, and then the conductive layer having the multilayer structure is subjected to a lift-off method. Thus, a method of forming an electrode having a desired shape may be used.
従って、上述した積層構造の導電層を形成してその最上層にギャップを形成する方法を、上述した電極形成方法と適宜組み合わせて、積層構造の導電層を所望の電極にパターニングすることが好ましい。 Therefore, it is preferable to pattern the stacked conductive layer into a desired electrode by appropriately combining the above-described method of forming a conductive layer having a stacked structure and forming a gap in the uppermost layer with the above-described electrode forming method.
(f)空隙の形成
上述した導電層の最上層(又は最表面)のギャップを利用して、単層の導電層では内側の一部、積層構造の導電層では、それよりも下層に位置する導電層の一部を除去する。これにより、少なくともリッジ基底部において、第1保護膜と導電層とで規定された空隙を形成することができる。
このような導電層の一部の除去は、公知のドライ又はウェットエッチングにより行うことができる。例えば、HF(フッ酸)溶液、BHF(バッファードフッ酸)溶液、塩酸と酢酸等との混合液等の塩酸系溶液、硝酸系又は熱濃硫酸系等の酸化作用のある溶液、王水、ヨウ素ヨウ化カリウム系溶液等の1種又は2種以上を混合して又は2種以上を順次用いたウェットエッチング、リフトオフ法、あるいは、塩素系ガス等を用いたドライエッチング等により行うことが適当である。この際、上述したように最上層(又は最表面)の導電層におけるギャップを利用するとともに、その下層の導電層の材料、膜厚、積層構造、成膜方法、エッチング方法、エッチャントの種類、エッチャントの濃度、エッチング時間等の種々の条件を適宜調整することにより、リッジの側面の一部に隣接する空隙を形成するようにエッチングする。
(F) Formation of voids Using the gap of the uppermost layer (or outermost surface) of the conductive layer described above, a single-layer conductive layer is positioned at a part of the inside, and a stacked-layer conductive layer is positioned below it. Part of the conductive layer is removed. As a result, a gap defined by the first protective film and the conductive layer can be formed at least at the ridge base.
Such a part of the conductive layer can be removed by known dry or wet etching. For example, an HF (hydrofluoric acid) solution, a BHF (buffered hydrofluoric acid) solution, a hydrochloric acid solution such as a mixed solution of hydrochloric acid and acetic acid, a solution having an oxidizing action such as nitric acid or hot concentrated sulfuric acid, aqua regia, It is appropriate to carry out by wet etching, lift-off method, or dry etching using chlorine-based gas, etc., by mixing one or two or more of iodine-iodide-based solutions or using two or more in turn. is there. At this time, as described above, the gap in the uppermost (or outermost) conductive layer is used, and the material, film thickness, stacked structure, film formation method, etching method, etchant type, and etchant of the lower conductive layer are used. Etching is performed so as to form a gap adjacent to a part of the side surface of the ridge by appropriately adjusting various conditions such as the concentration and etching time.
第1保護膜がリッジ側面を露出せずに残存した場合、そのまま次工程を行ってもよいが、第1保護膜の材料、膜質、膜厚、上述した下層の導電層の材料等を適宜選択することにより、この導電層の除去と同時に、第1保護膜のリッジ側面の一部を露出するように、第1保護膜を除去してもよい。この段階で、リッジの傾斜角度、エッチャントの種類、濃度、処理(浸潰)時間等の種々のパラメータを調整することによって、空隙の形状及び大きさを調整することができる。具体的には、下層にNiが含まれている場合には、Niは、塩酸と酢酸等との混合液のような塩酸系溶液等でエッチングすることができ、Rh、Pd、Agは硝酸系又は熱濃硫酸系の溶液等でエッチングすることができ、Ptは王水等、Auはヨウ素ヨウ化カリウム系又は王水等でエッチングすることができる。従って、これらの材料の選択及び積層順序並びにエッチャントを適宜選択する方法が好ましい。 If the first protective film remains without exposing the side surface of the ridge, the next step may be performed as it is. However, the material of the first protective film, the film quality, the film thickness, the material of the above-described lower conductive layer, etc. are appropriately selected. By doing so, the first protective film may be removed so that a part of the ridge side surface of the first protective film is exposed simultaneously with the removal of the conductive layer. At this stage, the shape and size of the gap can be adjusted by adjusting various parameters such as the inclination angle of the ridge, the type of etchant, the concentration, and the processing (soaking) time. Specifically, when Ni is contained in the lower layer, Ni can be etched with a hydrochloric acid-based solution such as a mixed solution of hydrochloric acid and acetic acid, and Rh, Pd, and Ag are nitric acid-based. Alternatively, etching can be performed with a hot concentrated sulfuric acid solution, etc., Pt can be etched with aqua regia, etc., and Au can be etched with potassium iodide iodide or aqua regia. Therefore, a method of selecting these materials, stacking order, and etchant appropriately is preferable.
なお、導電層が、3層構造以上の積層構造を有している場合であって、例えば、最下層の導電層(つまり、第3導電層)が、それより上層の導電層、最上層の導電層(つまり、第2導電層)と、エッチング速度の異なる材料で形成されている場合には、工程(f)の後に、リッジの上面、側面及びリッジ両側の窒化物半導体層の一部表面上にマスクパターンを形成し、このマスクパターンを用いて最下層の導電層の一部を除去してもよい。
また、工程(f)において、上層の導電層(つまり、第1導電層)の一部のみを除去しその一部が残存している場合には、工程(f)の後に、上述したマスクパターンを用いて最下層の導電層(つまり、第3導電層)の一部又は全部とともに、上層の導電層(つまり、第1導電層)をさらに除去してもよい。
このように、マスクパターンを別途形成して、導電層の一部を除去することにより、最上層の導電層にエッチングダメージを与えずに、空隙をより確実に形成することができる。つまり、空隙のリッジの延長方向への延長をより助長し、かつリッジの両側の窒化物半導体層上に確実に延長させることができる。
In addition, it is a case where the conductive layer has a laminated structure of three or more layers. For example, the lowermost conductive layer (that is, the third conductive layer) is the upper conductive layer, the uppermost conductive layer. When formed of a material having a different etching rate from that of the conductive layer (that is, the second conductive layer), after the step (f), a partial surface of the nitride semiconductor layer on the top surface, side surface, and both sides of the ridge. A mask pattern may be formed thereon, and a part of the lowermost conductive layer may be removed using this mask pattern.
Further, in the step (f), when only a part of the upper conductive layer (that is, the first conductive layer) is removed and the part remains, the mask pattern described above is provided after the step (f). The upper conductive layer (that is, the first conductive layer) may be further removed together with part or all of the lowermost conductive layer (that is, the third conductive layer).
In this manner, by separately forming a mask pattern and removing a part of the conductive layer, the void can be formed more reliably without causing etching damage to the uppermost conductive layer. That is, it is possible to further promote the extension of the gap in the extension direction of the ridge and to extend the gap on the nitride semiconductor layers on both sides of the ridge.
ここでの導電層の除去は、結果的に空隙が配置される部位において完全に除去されていてもよいし、薄膜状又は島状等の形態で残存していてもよい。残存する場合の導電層の厚みは、少なくとも、活性層から出射された光の閉じ込め等に対して影響しない程度が許容される。また、後工程におけるアニールによる合金化等によって、光の閉じ込め等に対して影響しない程度に止められる厚みであってもよい。具体的には、材料にもよるが、5〜20nm程度が挙げられる。 As a result, the removal of the conductive layer may be completely removed at the portion where the void is disposed, or may remain in the form of a thin film or an island. The remaining thickness of the conductive layer is allowed to be at least not affected by confinement of light emitted from the active layer. Further, the thickness may be such that it can be stopped to such an extent that it does not affect light confinement or the like by alloying by annealing in a later step. Specifically, although depending on the material, about 5 to 20 nm may be mentioned.
多層構造の導電層を形成した後、導電層のパターニング(空隙の形成)の後等、任意の段階において、オーミックアニールを行うことが好ましい。例えば、窒素及び/又は酸素含有雰囲気下で、300℃程度以上、好ましくは500℃程度以上のアニール条件が適当である。
なお、上述した工程において、導電層を積層構造で形成した場合であっても、アニール後においては、その材料によってはその内の2層以上の層が合金化して、単層構造に変化したり、その内の1層以上が薄膜化又は偏在化することがある。
It is preferable to perform ohmic annealing at any stage such as after the formation of the multi-layered conductive layer and after the patterning of the conductive layer (formation of voids). For example, annealing conditions of about 300 ° C. or higher, preferably about 500 ° C. or higher are appropriate in an atmosphere containing nitrogen and / or oxygen.
Even in the case where the conductive layer is formed in a laminated structure in the above-described process, depending on the material, two or more layers may be alloyed to change into a single layer structure after annealing. One or more of the layers may be thinned or unevenly distributed.
工程の(f)後の任意の段階で、第1保護膜の上に、第2の保護膜を形成してもよい。
第2の保護膜は、当該分野で公知の方法により形成することができる。
また、任意に、上述したリッジ上に形成した電極の上に、パッド電極20を形成してもよい。パッド電極は、Ni、Ti、Au、Pt、Pd、W等の金属からなる積層体とすることが好ましい。具体的には、パッド電極は、電極側からW−Pd−Au又はNi−Ti−Auの順に形成することができる。パッド電極の膜厚は特に限定されないが、最終層のAuの膜厚を100nm程度以上とすることが好ましい。
A second protective film may be formed on the first protective film at an arbitrary stage after step (f).
The second protective film can be formed by a method known in the art.
Optionally, the
さらに、窒化物半導体基板の第1主面上の任意の半導体層上に別の電極を形成してもよいし(図9中、21参照)、窒化物半導体基板の第2主面に、部分的又は全面に、別の電極を形成してもよい(図1A、図1B及び図8中、21参照)。例えば、基板の第2主面側から、V(膜厚10nm)、Pt(膜厚200nm)、Au(膜厚300nm)を形成することができる。この別の電極は、例えば、スパッタ法、CVD、蒸着等で形成することができ、好ましくはV/Pt/Au、Ti/Au/Pt/Au、Mo/Pt/Au、W/Pt/Au、Ti/Pd/Al、Ti/Al、Cr/Au、W/Al、Rh/Al、Ti/Pt/Auからなる2層構造〜4層構造である。別の電極の形成には、リフトオフ法を利用することが好ましく、別の電極を形成した後、500℃程度以上でアニールを行うことが好ましいが、アニールは省略可能である。さらに、この別の電極上に、メタライズ電極を形成してもよい。メタライズ電極は、例えば、Ti−Pt−Au−(Au/Sn)、Ti−Pt−Au−(Au/Si)、Ti−Pt−Au−(Au/Ge)、Ti−Pt−Au−In、Au/Sn、In、Au/Si、Au/Ge等により形成することができる。
Furthermore, another electrode may be formed on an arbitrary semiconductor layer on the first main surface of the nitride semiconductor substrate (see 21 in FIG. 9), or a part of the electrode may be formed on the second main surface of the nitride semiconductor substrate. Another electrode may be formed on the entire surface or the entire surface (see 21 in FIGS. 1A, 1B, and 8). For example, V (
(チップの形成)
任意の段階で、好ましくは電極を形成した後、リッジに垂直な方向であって、窒化物半導体層の共振器端面を形成するために、通常、窒化物半導体層を含む基板をバー状に分割する。ここで、共振器端面は、M面(1−100)又はA面(11−20)とすることが好ましい。窒化物半導体層を含む基板をバー状に分割する方法としては、ブレードブレイク、ローラーブレイク又はプレスブレイクがある。
(Chip formation)
At any stage, preferably after forming the electrode, the substrate containing the nitride semiconductor layer is usually divided into bars to form the cavity facet of the nitride semiconductor layer in the direction perpendicular to the ridge To do. Here, it is preferable that the resonator end face is an M plane (1-100) or an A plane (11-20). As a method of dividing the substrate including the nitride semiconductor layer into a bar shape, there is a blade break, a roller break, or a press break.
また、共振器端面に、反射ミラーを形成してもよい。反射ミラーはSiO2、ZrO2、TiO2、Al2O3、Nb2O5、AlN、Ta2O5等からなる誘電体多層膜とすることが好ましい。反射ミラーは、共振面の光反射側及び光出射面に形成することが好ましい。劈開によって形成された共振面であれば、反射ミラーを再現性よく形成することができる。また、空隙の端面がミラーによって被覆されていてもよい。これにより、この後の工程やレーザの駆動時に粉塵等が空隙に入り込み、空隙の機能を低下させることを防ぐことができる。
バー状となった窒化物半導体基板は、通常、電極のストライプ方向に平行に分割して、窒化物半導体レーザ素子をチップ化する。
なお、第2の空隙は、第1保護膜の形成時、上述した第1の空隙の形成時、電極のパターニング又はエッチング時などにおいて、これらの形成等と同時に形成することができる。
A reflection mirror may be formed on the end face of the resonator. Reflection mirror is preferably set to SiO 2, ZrO 2, TiO 2 , Al 2 O 3, Nb 2 O 5, AlN, dielectric multilayer film made of Ta 2 O 5 or the like. The reflection mirror is preferably formed on the light reflection side and the light emission surface of the resonance surface. If the resonance surface is formed by cleavage, the reflection mirror can be formed with good reproducibility. The end face of the gap may be covered with a mirror. As a result, it is possible to prevent dust or the like from entering the gap during the subsequent process or driving of the laser, thereby reducing the function of the gap.
The nitride semiconductor substrate in the form of a bar is usually divided in parallel with the stripe direction of the electrodes to form a nitride semiconductor laser device as a chip.
Note that the second gap can be formed simultaneously with the formation of the first protective film, the formation of the first gap, the patterning or etching of the electrode, and the like.
以下に、本発明の窒化物半導体レーザ素子及びその製造方法の実施例を図面に基づいて詳細に説明する。
実施例1:窒化物半導体レーザ素子
この実施例のレーザ素子は、500nm帯以下で発振する素子であって、図8に示すように、n型GaNからなる基板10上に、n側半導体層11として、SiドープAl0.33Ga0.67Nよりなるn側クラッド層(2μm)、アンドープGaNよりなるn側光ガイド層(0.15μm)が形成されている。さらに、活性層12として、SiドープIn0.02Ga0.98Nよりなる障壁層(7nm)、アンドープIn0.06Ga0.94Nよりなる井戸層(10nm)を2回繰り返した後、SiドープIn0.02Ga0.98Nよりなる障壁層(5nm)が形成されている。この上には、p側半導体層13として、Mgドープp側Al0.30Ga0.70Nよりなるp側キャップ層(10nm)、アンドープGaNよりなるp側光ガイド層(0.15μm)、アンドープAl0.05Ga0.95Nよりなる層(2.5nm)とMgドープGaNよりなる層(2.5nm)との総膜厚0.6μmの超格子層よりなるp側クラッド層、Mgドープp側GaNよりなるp側コンタクト層(15nm)が形成されている。
Embodiments of a nitride semiconductor laser device and a manufacturing method thereof according to the present invention will be described below in detail with reference to the drawings.
Example 1: Nitride Semiconductor Laser Element The laser element of this example is an element that oscillates in the 500 nm band or less. As shown in FIG. 8, an n-
エッチングによりp側半導体層の表面には、高さ0.7μm程度、幅2μm程度のストライプ状のリッジ14(傾斜角度80°)が形成されている。
リッジ14の上面及び肩部を除くp側半導体層の表面には、ZrO2からなる第1保護膜25が形成されている。
リッジ14の側面には、それに隣接する位置に空隙26bが形成されている。この空隙26bは、リッジ14の下側面及びリッジ14の両側の窒化物半導体層上の一部において、第1保護膜25を介して、配置している。空隙26bは、リッジ14の側面においてはその高さZ(図2B(g)参照)が150nm程度、リッジ14の両側の窒化物半導体層上においてはその幅Xが400nm程度である。
By etching, a striped ridge 14 (inclination angle of 80 °) having a height of about 0.7 μm and a width of about 2 μm is formed on the surface of the p-side semiconductor layer.
A first
On the side surface of the
リッジ14上面からリッジ14両側の窒化物半導体層上の一部にわたって、電極(27b及び28)が形成されている。電極27bは、Ni膜(例えば、膜厚10nm程度)とAu膜(例えば、膜厚100nm程度)とがこの順に積層されて形成されており、リッジ14の側面の一部において、空隙26bによって分断されている。また、電極28は、Pt膜(例えば、膜厚100nm程度)によって形成されている。この電極(27b及び28)上には、p側パッド電極20が形成されている。
窒化物半導体層の側面及びn側半導体層11の露出表面には、第2保護膜19が形成されている。
さらに、基板10の裏面には、n側電極21が形成されている。
Electrodes (27b and 28) are formed over a part of the nitride semiconductor layer on both sides of the
A second
Further, an n-
この半導体レーザチップについて、各電極をワイヤーボンディングして、室温でレーザ発振させた。なお、比較例として、後述する半導体レーザの製造方法と基本的には同様であるが、空隙を導入しないように、レーザ素子を形成して、同様に、各電極をワイヤーボンディングして、室温でレーザ発振させた。
その結果、本実施例のレーザ素子は、空隙を有していないものに比較して、駆動電流が15%程度低下し、長時間にわたって安定した動作電流及び動作電圧を示すことが確認された。
また、その上に配置される電極によるレーザ光吸収を、リッジの延長方向にわたって低減させることができ、発光効率を増大させることができる。
About this semiconductor laser chip, each electrode was wire-bonded and laser oscillation was performed at room temperature. As a comparative example, it is basically the same as the semiconductor laser manufacturing method described later, but a laser element is formed so as not to introduce voids, and each electrode is similarly wire-bonded at room temperature. Laser oscillation was performed.
As a result, it was confirmed that in the laser element of this example, the driving current was reduced by about 15% compared to the laser element having no air gap, and stable operating current and operating voltage were exhibited for a long time.
Further, the laser light absorption by the electrode disposed thereon can be reduced in the extending direction of the ridge, and the light emission efficiency can be increased.
実施例2:窒化物半導体レーザ素子の製造方法
実施例1のレーザ素子は、以下の方法によって製造することができる。
(a)窒化物半導体層の形成
まず、n型GaNからなる基板1をMOVPE反応容器内にセットし、トリメチルアルミニウム(TMA)、トリメチルガリウム(TMG)、アンモニア(NH3)、不純物ガスにシランガス(SiH4)を用い、SiをドープしたAl0.33Ga0.67Nよりなるn型クラッド層を成長させる。
続いて、TMG及びアンモニアを用い、アンドープのGaNからなるn側光ガイド層を成長させる。
Example 2: Method for Manufacturing Nitride Semiconductor Laser Device The laser device of Example 1 can be manufactured by the following method.
(A) Formation of Nitride Semiconductor Layer First, a substrate 1 made of n-type GaN is set in a MOVPE reaction vessel, and trimethylaluminum (TMA), trimethylgallium (TMG), ammonia (NH 3 ), silane gas (impurity gas) Using SiH 4 ), an n-type cladding layer made of Al 0.33 Ga 0.67 N doped with Si is grown.
Subsequently, an n-side light guide layer made of undoped GaN is grown using TMG and ammonia.
次に、トリメチルインジウム(TMI)、TMG、アンモニア及びシランガスを用い、SiをドープしたIn0.02Ga0.98Nよりなる障壁層を成長させた。シランガスを止め、TMI、TMG及びアンモニアを用い、アンドープのIn0.06Ga0.94Nよりなる井戸層を成長させる。これを2回繰り返した後、TMI、TMG及びアンモニアを用い、In0.02Ga0.98Nよりなる障壁層を成長させて、2ペアの多重量子井戸(MQW)からなる活性層(屈折率:約2.5)を成長させる。TMIを止め、TMA、TMG及びアンモニアを用い、ビスシクロペンタジエニルマグネシウム(Cp2Mg)を流し、Mgをドープしたp型Al0.30Ga0.70Nよりなるp型キャップ層を成長させる。 Next, a barrier layer made of In 0.02 Ga 0.98 N doped with Si was grown using trimethylindium (TMI), TMG, ammonia, and silane gas. The well layer made of undoped In 0.06 Ga 0.94 N is grown by stopping the silane gas and using TMI, TMG and ammonia. After repeating this twice, a barrier layer made of In 0.02 Ga 0.98 N was grown using TMI, TMG, and ammonia, and an active layer (refractive index consisting of two pairs of multiple quantum wells (MQW)) was grown. : About 2.5). Stop TMI, use TMA, TMG and ammonia, flow biscyclopentadienylmagnesium (Cp 2 Mg), grow a p-type cap layer made of Mg-doped p-type Al 0.30 Ga 0.70 N .
続いて、Cp2Mg、TMAを止め、アンドープGaNよりなるp側光ガイド層を成長させる。続いて、アンドープAl0.05Ga0.95Nよりなる層(2.5nm)とMgドープGaNよりなる層(2.5nm)との総膜厚0.6μmの超格子層よりなるp側クラッド層を成長させる。最後に、この上に、TMG及びアンモニアを用い、Cp2Mgを流し、Mgをドープしたp型GaNよりなるp型コンタクト層を成長させる。 Subsequently, Cp 2 Mg and TMA are stopped, and a p-side light guide layer made of undoped GaN is grown. Subsequently, a p-side cladding layer made of a superlattice layer having a total film thickness of 0.6 μm, consisting of a layer made of undoped Al 0.05 Ga 0.95 N (2.5 nm) and a layer made of Mg-doped GaN (2.5 nm) is grown. . Finally, a p-type contact layer made of p-type GaN doped with Mg is grown on this by flowing Cp 2 Mg using TMG and ammonia.
(b)リッジの形成
基板上に窒化物半導体層を積層させたウェハを、反応容器から取り出し、最上層のp側コンタクト層の表面に、幅2μmのストライプからなるSiO2からなるマスクパターンを形成する。
その後、RIEを用い、p側クラッド層とp側光ガイド層との界面付近までエッチングを行い、ストライプ状のリッジ14を形成する。また、この同時に、窒化物半導体層をRIE法によりエッチングして、例えば、n側クラッド層の一部表面を露出させる。
(B) the ridge of forming on a substrate a wafer formed by laminating a nitride semiconductor layer, removed from the reaction vessel, the surface of the uppermost p-side contact layer, forming a mask pattern of SiO 2 consisting of a stripe of width 2μm To do.
Thereafter, using RIE, etching is performed to the vicinity of the interface between the p-side cladding layer and the p-side light guide layer to form a
(c)第1保護膜の形成
次に、マスクパターンが残存した状態で、窒化物半導体層の表面にECRスパッタ装置を用いて、ZrO2の単層からなる第1保護膜25を形成する。この第1保護膜25は、膜厚200nmで形成する。なお、ここでの成膜条件を変更することにより、以下の工程における第1保護膜の除去の程度を調整することができる。
(C) Formation of First Protective Film Next, with the mask pattern remaining, a first
(d)第1保護膜の除去
リフトオフ法により、SiO2からなるマスクパターンとともに、p側コンタクト層上に形成されている第1保護膜25を除去する。第1保護膜25の除去は、例えば、BHFを用いたウェットエッチングによって行うことができ、そのエッチング時間を調整するか、BHFの濃度を調整するなどにより、第1保護膜25は、リッジ14の側面の一部も除去する。
(D) Removal of first protective film The first
(e)導電層の積層
次に、図4A(a)に示すように、リッジ14を含むp側コンタクト層上に、Ni膜からなる導電層40とAu膜からなる導電層41とを、スパッタ法によって積層する。その上に、図4A(b)に示すように、フォトリソグラフィ及びエッチング工程によって、p側電極に相当する領域に開口を有するマスクパターン42を、レジストにより形成する。
その後、図4A(c)に示すように、マスクパターン42を含む導電層40、41上に、Pt膜からなる導電層43を、スパッタ法によって形成し、リフトオフ法によって、Pt膜からなる導電層43をパターニングする(図4A(d)参照)。
(E) Stacking of Conductive Layer Next, as shown in FIG. 4A (a), a
Thereafter, as shown in FIG. 4A (c), a
ここで、図示しないが、リッジ14の肩部に相当するPt膜からなる導電層43の一部に開口を有するマスクパターンを形成し、このマスクパターンをマスクとして用いるとともに、王水を用いて、比較的単時間ウェットエッチングすることにより、リッジ14の肩部に相当する導電層43に、ギャップ22を導入する(図5(a)参照)。ここでのギャップ22の導入は、王水の濃度、エッチング時間等を調整することにより、適宜導入することができる。また、この際、マスクパターンの形状を変化させることにより、リッジ14の基底部に相当する導電層43に、ギャップ23を導入してもよい(図5(b)参照)し、リッジの肩部及び基底部の双方に相当する導電層43にギャップを導入してもよい。
Here, although not shown, a mask pattern having an opening is formed in a part of the
続いて、図4A(e)に示すように、Pt膜からなる導電層43をマスクとして、ヨウ素ヨウ化カリウム系溶液をエッチャントとして用いるウェットエッチングによって、Au膜からなる導電層41をパターニングする。この際、先に導入された導電層43のギャップを介して、リッジ14の肩部から基底部に相当する部位のAu膜からなる導電層41もともに除去され、その部位に空隙が導入される。
Subsequently, as shown in FIG. 4A (e), the
図4A(f)に示すように、フォトリソグラフィ及びエッチング工程によって、Pt膜からなる導電層43を被覆するマスクパターン44を、レジストにより形成する。
このマスクパターン44をマスクとして利用して、塩酸及び酢酸の混合液からなる塩酸系溶液をエッチャントとして用いるウェットエッチングによって、Ni膜からなる導電層40をパターニングし、電極を形成する。ここでのマスクパターン44は、先に導入された導電層43のギャップを介してリッジの上面に形成された導電層40が除去されないように形成される。これにより、マスクパターン44で被覆されたリッジの上面、リッジの側面、空隙の下部においてはNi膜からなる導電層40が残存し、マスクパターン44から露出した部位では、Ni膜が除去される。
その後、電極の上に、p側電極と電気的に接続したp側パッド電極を形成する。
As shown in FIG. 4A (f), a
Using this
Thereafter, a p-side pad electrode electrically connected to the p-side electrode is formed on the electrode.
これらの工程の後、オーミック性を確保するために、酸素雰囲気下にて、500℃程度でアニールを行う。これにより、空隙26bに隣接するNi膜からなる導電層40の一部又は全部が偏在化し、第1保護膜25上において島状に配置される部位ができる。また、Ni膜からなる導電層40とAuからなる導電層41とが合金化し、部分的又は全体的にこれらが単層構造として配置される。
その後、n側電極をn型GaN基板の裏面に形成する。
After these steps, annealing is performed at about 500 ° C. in an oxygen atmosphere in order to ensure ohmic properties. As a result, a part or all of the
Thereafter, an n-side electrode is formed on the back surface of the n-type GaN substrate.
このようにして、p及びn両電極を形成した後、GaN基板のM面(窒化物半導体を六角柱で表した場合にその六角柱の側面に相当する面)でGaNを劈開してウェハをバー状とし、そのバーの劈開面に共振面を作製する。その後、さらに共振面に垂直な方向でバー状のウェハを切断してチップ化する。
なお、上述したNi膜からなる導電層の合金化、変形又は偏在化は、得られたレーザ素子においては、駆動電流、安定した動作電流及び動作電圧の確保、レーザ光の吸収及び発光効率には実質的に影響していないことが確認されており、実施例1のレーザ素子と同様の効果が得られる。
After forming both the p and n electrodes in this manner, the wafer is obtained by cleaving GaN at the M surface of the GaN substrate (the surface corresponding to the side surface of the hexagonal column when the nitride semiconductor is represented by a hexagonal column). A bar shape is formed, and a resonance surface is formed on the cleavage surface of the bar. Thereafter, the bar-shaped wafer is further cut into chips in a direction perpendicular to the resonance surface.
The alloying, deformation, or uneven distribution of the conductive layer made of the Ni film described above is necessary for the obtained laser element to ensure driving current, stable operating current and operating voltage, absorption of laser light, and luminous efficiency. It has been confirmed that there is substantially no influence, and the same effect as the laser element of Example 1 can be obtained.
実施例3:窒化物半導体レーザ素子の製造方法
実施例1のレーザ素子は、以下の方法によっても製造することができる。
工程(a)窒化物半導体層の形成から工程(d)第1保護膜の除去は、実施例2と同様に行う。
Example 3 Method of Manufacturing Nitride Semiconductor Laser Element The laser element of Example 1 can also be manufactured by the following method.
Step (a) The removal of the first protective film from the formation of the nitride semiconductor layer to step (d) is performed in the same manner as in Example 2.
この実施例の製造方法では、工程(d)において第1保護膜の除去によって、リッジの側面に段差部を形成することで、その段差部を利用して、工程(e)において、導電層を積層し、電極を形成する。ここで形成された電極は、リッジの側面の段差部に起因して、導電層43の一部にギャップが導入されている。
In the manufacturing method of this embodiment, a step portion is formed on the side surface of the ridge by removing the first protective film in the step (d), and the conductive layer is formed in the step (e) by using the step portion. Laminate to form an electrode. In the electrode formed here, a gap is introduced into a part of the
(e)導電層の積層
図6(a)に示すように、第1保護膜25を形成した窒化物半導体層上に、p側電極を形成する領域に開口を有するマスクパターン52を形成する。
図6(b)に示すように、このマスクパターン52を含む窒化物半導体層上に、Ni膜からなる導電層50、Au膜からなる導電層51、Pt膜からなる導電層53を、それぞれスパッタ法により形成し、積層する。
(E) Stacking of Conductive Layer As shown in FIG. 6A, a
As shown in FIG. 6B, a
図6(c)に示すように、リフトオフ法によってパターニングし、電極を形成する。この際、上述したリッジ側面における段差部を利用することにより、導電層53の肩部にギャップを導入する。
その後、図示しないが、ヨウ素ヨウ化カリウム系溶液をエッチャントとして用いるウェットエッチングによって、Au膜からなる導電層51をエッチングする。これにより、先に導入された導電層53のギャップを介して、リッジ14の肩部に相当する部位のAu膜からなる導電層51もともに除去され、その部位に空隙が導入される。
その後、実施例2と同様に半導体レーザ素子を形成する。得られたレーザ素子は、実施例1のレーザ素子と同様の効果が得られる。
As shown in FIG. 6C, patterning is performed by a lift-off method to form an electrode. At this time, a gap is introduced into the shoulder portion of the
Thereafter, although not shown, the
Thereafter, a semiconductor laser element is formed in the same manner as in the second embodiment. The obtained laser element has the same effect as the laser element of Example 1.
実施例4:窒化物半導体レーザ素子の製造方法
実施例1のレーザ素子は、以下の方法によっても製造することができる。
工程(a)窒化物半導体層の形成から工程(d)第1保護膜の除去は、実施例2と同様に行う。
Example 4: Method for Manufacturing Nitride Semiconductor Laser Element The laser element of Example 1 can also be manufactured by the following method.
Step (a) The removal of the first protective film from the formation of the nitride semiconductor layer to step (d) is performed in the same manner as in Example 2.
(e)導電層の積層
次に、実施例2と同様に、図4B(a)に示すように、リッジ14を含むp側コンタクト層上に、Ni膜からなる導電層40とAu膜からなる導電層41とを、スパッタ法によって積層する。その上に、図4B(b)に示すように、フォトリソグラフィ及びエッチング工程によって、p側電極に相当する領域に開口を有するマスクパターン42を、レジストにより形成する。
その後、図4B(c)に示すように、マスクパターン42を含む導電層40、41上に、Pt膜からなる導電層43を、スパッタ法によって形成し、リフトオフ法によって、Pt膜からなる導電層43をパターニングする(図4B(d)参照)。
その後、実施例2と同様に、マスクパターンを利用して、導電層43にギャップを導入する。
(E) Stacking of Conductive Layer Next, as in Example 2, as shown in FIG. 4B (a), the
Thereafter, as shown in FIG. 4B (c), a
Thereafter, as in the second embodiment, a gap is introduced into the
続いて、図4B(e)に示すように、ヨウ素ヨウ化カリウム系溶液をエッチャントとして用いるウェットエッチングによって、導電層43をマスクとして、Au膜からなる導電層41をパターニングする。この際、先に導入された導電層43のギャップを介して、リッジ14の肩部から基底部に相当する部位のAu膜からなる導電層41もともに除去され、その部位に空隙26bが導入される。
Subsequently, as shown in FIG. 4B (e), the
続いて、図4B(f)に示すように、塩酸及び酢酸の混合液からなる塩酸系溶液をエッチャントとして用いるウェットエッチングによって、導電層43及びAu膜からなる導電層41をマスクとして、Ni膜からなる導電層40をパターニングし、電極を形成する 。この際、先に導入された導電層43のギャップ、リッジ14の肩部から基底部に相当する部位の空隙26bを介して、空隙26bに隣接するNi膜からなる導電層40もともに除去され、その部位に空隙26b’が確保される。
その後、実施例2と同様に半導体レーザ素子を形成する。
なお、このような製造方法では、上述したNi膜からなる導電層は、アニールによって、それと接触するAu膜からなる導電層41と合金化される。得られたレーザ素子は、実施例1のレーザ素子と同様の効果が得られる。
Subsequently, as shown in FIG. 4B (f), by wet etching using a hydrochloric acid-based solution made of a mixture of hydrochloric acid and acetic acid as an etchant, the
Thereafter, a semiconductor laser element is formed in the same manner as in the second embodiment.
In such a manufacturing method, the conductive layer made of the Ni film described above is alloyed with the
実施例5:窒化物半導体レーザ素子の製造方法
実施例1のレーザ素子は、以下の方法によっても製造することができる。
工程(a)窒化物半導体層の形成から工程(d)第1保護膜の除去は、実施例2と同様に行う。
この実施例の製造方法では、工程(d)において第1保護膜の除去によって、リッジの側面に段差部を形成することで、その段差部を利用して、工程(e)において、導電層を積層し、電極を形成する。ここで形成された電極は、リッジの側面の段差部に起因して、導電層43の一部にギャップが導入されている。
その後、実施例2と同様にして、ギャップが導入された導電層43をマスクとしてAu膜からなる導電層41をパターニングし、リッジ14の肩部から基底部に相当する部位のAu膜からなる導電層41の一部が除去されて、その部位に空隙を形成する。
Example 5: Manufacturing Method of Nitride Semiconductor Laser Element The laser element of Example 1 can also be manufactured by the following method.
Step (a) The removal of the first protective film from the formation of the nitride semiconductor layer to step (d) is performed in the same manner as in Example 2.
In the manufacturing method of this embodiment, a step portion is formed on the side surface of the ridge by removing the first protective film in the step (d), and the conductive layer is formed in the step (e) by using the step portion. Laminate to form an electrode. In the electrode formed here, a gap is introduced into a part of the
After that, in the same manner as in Example 2, the
続いて図4A(f)に示すように、フォトリソグラフィ及びエッチング工程によって、Pt膜からなる導電層43を被覆するマスクパターン44を、レジストにより形成する。
このマスクパターン44をマスクとして利用して、塩酸及び酢酸の混合液からなる塩酸系溶液をエッチャントとして用いるウェットエッチングによって、Ni膜からなる導電層40をパターニングし、電極を形成する。ここでのマスクパターン44は、先に導入された導電層43のギャップを介してリッジの上面に形成された導電層40が除去されないように形成される。これにより、マスクパターン44で被覆されたリッジの上面、リッジの側面、空隙の下部においてはNi膜からなる導電層40が残存し、マスクパターン44から露出した部位では、Ni膜が除去される。
その後、実施例2と同様に半導体レーザ素子を形成する。得られたレーザ素子は、実施例1のレーザ素子と同様の効果が得られる。
Subsequently, as shown in FIG. 4A (f), a
Using this
Thereafter, a semiconductor laser element is formed in the same manner as in the second embodiment. The obtained laser element has the same effect as the laser element of Example 1.
実施例6:窒化物半導体レーザ素子の製造方法
この実施例におけるレーザ素子の製造方法では、実施例2における工程(e)導電層の積層において、リッジの肩部に相当するPt膜からなる導電層43にギャップを導入する際、マスクパターンを形成せずに、リッジの肩部に相当する導電層43を集中的にスパッタリングし得る条件を設定して、導電層43をエッチバックすることにより、導電層43にギャップを導入する以外、実施例2と実質的に同様に製造することができる。得られたレーザ素子は、実施例1のレーザ素子と同様の効果が得られる。
ここでの集中的なスパッタリングは、例えば、Arによるスパッタリング、Arに塩素又は窒素等を混合したガスによるスパッタリングが挙げられる。
Example 6: Method for Manufacturing Nitride Semiconductor Laser Device In the method for manufacturing a laser device in this example, in the step (e) in the stacking of the conductive layers in Example 2, a conductive layer made of a Pt film corresponding to the shoulder of the ridge When the gap is introduced into the
Examples of the intensive sputtering here include sputtering by Ar and sputtering by a gas in which chlorine or nitrogen is mixed with Ar.
実施例7:窒化物半導体レーザ素子
この実施例のレーザ素子は、図1Bに示すように、500nm帯以下で発振する素子であって、実施例1と同様の窒化物半導体層の積層構造及びリッジ14を有している。
リッジ14の上面を除くp側半導体層の表面には、ZrO2からなる第1保護膜15が形成されている。
リッジ14の基底部に対応する位置には、第1保護膜15を介して空隙16が配置されている。この空隙16の幅(図2A(a)中のX)は、例えば、400nmであり、高さHは110nm程度である。
Example 7: Nitride Semiconductor Laser Device As shown in FIG. 1B, the laser device of this example is an element that oscillates in the 500 nm band or less, and has the same laminated structure and ridge of nitride semiconductor layers as in Example 1. 14.
A first
At a position corresponding to the base portion of the
リッジ14上面からリッジ14両側の窒化物半導体層上の一部にわたって、電極(17及び18)が形成されている。電極(17及び18)は、実施例1と同様の積層構造であり、この電極(17及び18)上には、p側パッド電極20が形成されている。
また、窒化物半導体層の側面及びn側半導体層11の露出表面には、第2保護膜19が形成されている。
さらに、基板10裏面にはn側電極21が形成されている。
このような空隙を有する窒化物半導体レーザ素子においても、実施例1と同様の効果を有する。
つまり、その上に配置される電極によるレーザ光吸収を、リッジの延長方向にわたって低減させることができるとともに、駆動電流が15%程度低下し、長時間にわたって安定した動作電流及び動作電圧を示す。
Electrodes (17 and 18) are formed from the upper surface of the
A second
Further, an n-
The nitride semiconductor laser element having such a gap also has the same effect as that of the first embodiment.
That is, the absorption of laser light by the electrode disposed thereon can be reduced in the extending direction of the ridge, and the driving current is reduced by about 15%, thereby showing a stable operating current and operating voltage for a long time.
実施例8:窒化物半導体レーザ素子の製造方法
実施例7のレーザ素子は、以下の方法によって製造することができる。
第1保護膜の成膜条件を制御することにより、実施例2と実質的に同様にして、図7(a)に示すように、リッジ上面を露出する第1保護膜15を形成し、実施例2と実質的に同様にしてNi膜からなる導電層40、Au膜からなる導電層41を形成する。その上に、図7(b)に示すように、マスクパターン42を形成する。
その後、図7(c)に示すように、Pt膜からなる導電層43を形成し、リフトオフ法によって、導電層43をパターニングする(図7(d)参照)。
図示しないが、リッジ14の基底部に相当する部位に開口を有するマスクを形成することにより、導電層43のリッジ14の基底部に相当する位置に、図5(b)に示すように、ギャップ23を導入する。
Example 8: Manufacturing Method of Nitride Semiconductor Laser Element The laser element of Example 7 can be manufactured by the following method.
By controlling the film formation conditions of the first protective film, a first
Thereafter, as shown in FIG. 7C, a
Although not shown, by forming a mask having an opening at a portion corresponding to the base portion of the
続いて、図7(e)に示すように、導電層43をマスクとして、ヨウ素ヨウ化カリウム系溶液をエッチャントとして用いるウェットエッチングによって、Au膜からなる導電層41をパターニングする。この際、先に導入された導電層43のギャップを介して、リッジ14の基底部に相当する部位のAu膜からなる導電層41の一部もともに除去され、その部位に空隙が導入される。
その後、図7(f)に示すように、Pt膜からなる導電層43を被覆するマスクパターン44を形成する。
Subsequently, as shown in FIG. 7E, the
Thereafter, as shown in FIG. 7F, a
このマスクパターン44をマスクとして利用して、塩酸及び酢酸の混合液からなる塩酸系溶液をエッチャントとして用いるウェットエッチングによって、Ni膜からなる導電層40をパターニングし、電極を形成する。ここでのマスクパターン44は、先に導入された導電層43のギャップを介してリッジの上面に形成された導電層40が除去されないように形成される。これにより、マスクパターン44で被覆されたリッジの上面、リッジの側面、空隙の下部においてはNi膜からなる導電層40が残存し、マスクパターン44から露出した部位では、Ni膜が除去される。
その後、実施例2と同様に半導体レーザ素子を形成する。得られたレーザ素子は、実施例7のレーザ素子と同様の効果が得られる。
Using this
Thereafter, a semiconductor laser element is formed in the same manner as in the second embodiment. The obtained laser element has the same effect as the laser element of Example 7.
なお、この製造方法においても、オーミック性を確保するためにアニールを行った後には、空隙26bに隣接するNi膜からなる導電層40の一部又は全部が偏在化し、第1保護膜25上において島状に配置される部位ができることがある。また、Ni膜からなる導電層40とAuからなる導電層41とが合金化し、部分的又は全体的にこれらが単層構造として配置され、図1Aで表されたような、電極構造を採り得る場合がある。
Even in this manufacturing method, after annealing to ensure ohmic properties, a part or all of the
実施例9:窒化物半導体レーザ素子及び製造方法
この実施例は、実質的に実施例2の工程(a)〜(c)を行い、工程(d)の第1保護膜の除去の際に、BHFを用いたウェットエッチングの時間を実施例2よりも長くすることにより、例えば、図2Bの(h)における第2の空隙16aaに相当する空隙を形成することができる。これ以外は実質的に、実施例2と同様に半導体レーザ素子を形成する。得られたレーザ素子は、実施例1のレーザ素子と同様の効果が得られる。
Example 9: Nitride Semiconductor Laser Device and Manufacturing Method In this example, the steps (a) to (c) of Example 2 were substantially performed, and the first protective film in the step (d) was removed. By making the wet etching time using BHF longer than that in the second embodiment, for example, a void corresponding to the second void 16aa in (h) of FIG. 2B can be formed. Except for this, a semiconductor laser device is formed in substantially the same manner as in the second embodiment. The obtained laser element has the same effect as the laser element of Example 1.
本発明の窒化物半導体レーザ素子は、光ディスク用途、光通信システム、印刷機、露光用途、測定等に利用することができる。また、特定波長に感度を有する物質に窒化物半導体レーザから得た光を照射することで、その物質の有無または位置を検出することができるバイオ関連の励起用光源等に利用することもできる。 The nitride semiconductor laser device of the present invention can be used for optical disc applications, optical communication systems, printing machines, exposure applications, measurements, and the like. Further, it can be used as a bio-related excitation light source that can detect the presence or position of a substance by irradiating a substance having sensitivity at a specific wavelength with light obtained from a nitride semiconductor laser.
10 基板
11 n側半導体層
12 活性層
13 p側半導体層
14 リッジ
15、25、45、55 第1保護膜
16、16a、16b、26、26a、26b、26b’36、46、56 空隙
16aa、26bb 第2の空隙
7、17、17a、17b、18、27、27a、27b、28、37、38、47、48、57、58、67、77 電極
19 第2保護膜
20 パッド電極
21 n側電極
22、23 ギャップ
40、43、50、51、53 (Ni膜からなる)導電層
41、43、50、51、53 (Au膜からなる)導電層
43、50、51、53 (Pt膜からなる)導電層
42、44、52 マスクパターン
10 substrate 11 n-
Claims (9)
該基板上に積層され、その表面にリッジを有する窒化物半導体層と、
該窒化物半導体層を被覆する第1保護膜と、
前記リッジ上及び前記第1保護膜上に形成された電極とを備えた窒化物半導体レーザ素子であって、
前記第1保護膜は、前記リッジ基底部及びリッジ側面にわたって、前記窒化物半導体層とその一部が接触して配置されており、
前記第1保護膜における前記リッジ基底部からリッジ側面にわたる部位と、前記電極とで規定された空隙を備えることを特徴とする窒化物半導体レーザ素子。 A substrate,
A nitride semiconductor layer stacked on the substrate and having a ridge on its surface;
A first protective film covering the nitride semiconductor layer;
A nitride semiconductor laser device having an electrode formed on said ridge and said first protective film,
The first protective film, before over cut Tsu di base portion and the ridge side faces, are disposed in contact with the nitride semiconductor layer and the part is,
Wherein a portion ranging ridge side faces from the ridge base portion of the first protective layer, a nitride semiconductor laser device, characterized in that it comprises a defined gap between the electrodes.
前記空隙は、前記リッジ基底部から前記リッジ側面に及んで、前記リッジ側面と接触している請求項1に記載の窒化物半導体レーザ素子。 The first protective layer is exposed to part of the side surface of the ridge, and the gap is spans the ridge side faces from the ridge base unit, according to claim 1 in contact with the ridge sides Nitride semiconductor laser device.
(b)該窒化物半導体層上にマスクパターンを形成して、該マスクパターンを利用してリッジを形成し、
(c)前記リッジの両側面、前記マスクパターン上及びリッジ形成後に露出している窒化物半導体層上に第1保護膜を形成し、
(d)少なくとも前記マスクパターン及び該マスクパターン上に存在する第1保護膜を除去し、
(e)前記リッジを含む窒化物半導体層及び第1保護膜上に、組成の異なる2以上の多層膜からなる導電層を積層するとともに、少なくとも最表面の導電層の前記リッジの基底部から肩部に相当する部位に、部分的にギャップを導入し、
(f)前記ギャップを介して導電層の一部を除去して電極を形成するとともに、少なくとも前記第1保護膜における前記リッジ基底部からリッジ側面にわたる部位と導電層とで規定された空隙を形成することを含む窒化物半導体レーザ素子の製造方法。 (A) laminating a nitride semiconductor layer on a substrate;
(B) forming a mask pattern on the nitride semiconductor layer, and forming a ridge using the mask pattern;
(C) forming a first protective film on both side surfaces of the ridge, on the mask pattern, and on the nitride semiconductor layer exposed after the ridge formation;
(D) removing at least the mask pattern and the first protective film present on the mask pattern;
(E) A conductive layer composed of two or more multilayer films having different compositions is stacked on the nitride semiconductor layer including the ridge and the first protective film, and at least the shoulder of the outermost conductive layer from the base of the ridge. In the part corresponding to the part, a gap is partially introduced,
(F) forming an electrode by removing a part of the conductive layer through the gap and forming a gap defined by at least a portion of the first protective film extending from the ridge base to the ridge side surface and the conductive layer; And a method for manufacturing a nitride semiconductor laser device.
工程(f)の後に、前記リッジの上面、側面及び該リッジ両側の窒化物半導体層の一部表面上にマスクパターンを形成し、該マスクパターンを用いて第3導電層の一部を除去する工程を含む請求項7に記載の製造方法。 The conductive layer is formed by laminating a third conductive layer having an etching rate different from that of the first and second conductive layers under the first conductive layer,
After the step (f), a mask pattern is formed on the upper surface, the side surface of the ridge, and a partial surface of the nitride semiconductor layer on both sides of the ridge, and a part of the third conductive layer is removed using the mask pattern. The manufacturing method of Claim 7 including a process.
工程(f)において、第1導電層の一部を除去して空隙を形成し、
さらに、工程(f)の後に、前記リッジの上面、側面及び該リッジ両側の窒化物半導体層の一部表面上にマスクパターンを形成し、該マスクパターンを用いて第1導電層及び第3導電層の一部を除去する工程を含む請求項7に記載の製造方法。 The conductive layer is formed by laminating a third conductive layer having an etching rate different from that of the first and second conductive layers under the first conductive layer,
In the step (f), a part of the first conductive layer is removed to form a void,
Further, after the step (f), a mask pattern is formed on the upper surface, the side surface of the ridge, and a partial surface of the nitride semiconductor layer on both sides of the ridge, and the first conductive layer and the third conductive layer are formed using the mask pattern. The manufacturing method of Claim 7 including the process of removing a part of layer.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010201087A JP5510212B2 (en) | 2010-09-08 | 2010-09-08 | Nitride semiconductor laser device and manufacturing method thereof |
US13/225,935 US8415188B2 (en) | 2010-09-08 | 2011-09-06 | Method for manufacturing nitride semiconductor laser element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010201087A JP5510212B2 (en) | 2010-09-08 | 2010-09-08 | Nitride semiconductor laser device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012059890A JP2012059890A (en) | 2012-03-22 |
JP5510212B2 true JP5510212B2 (en) | 2014-06-04 |
Family
ID=45771017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010201087A Active JP5510212B2 (en) | 2010-09-08 | 2010-09-08 | Nitride semiconductor laser device and manufacturing method thereof |
Country Status (2)
Country | Link |
---|---|
US (1) | US8415188B2 (en) |
JP (1) | JP5510212B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013204192B4 (en) | 2013-03-12 | 2021-07-22 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Semiconductor laser with improved index guidance |
JP6409614B2 (en) * | 2015-02-23 | 2018-10-24 | 日亜化学工業株式会社 | Semiconductor device manufacturing method and semiconductor device |
KR20170071261A (en) * | 2015-12-15 | 2017-06-23 | 한국전자통신연구원 | Manufacturing method of metal electrode |
WO2018012289A1 (en) * | 2016-07-14 | 2018-01-18 | パナソニック株式会社 | Nitride semiconductor laser and nitride semiconductor laser device |
DE102016125857B4 (en) | 2016-12-29 | 2022-05-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | semiconductor laser diode |
CN108512031B (en) * | 2017-02-28 | 2020-02-14 | 山东华光光电子股份有限公司 | Micro-channel semiconductor laser chip structure and manufacturing method thereof |
JP7112262B2 (en) * | 2018-06-25 | 2022-08-03 | 日本ルメンタム株式会社 | Semiconductor optical device and optical transmission module |
JP2020126995A (en) * | 2019-02-06 | 2020-08-20 | シャープ株式会社 | Semiconductor laser element and manufacturing method of the same |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002185081A (en) * | 2000-12-19 | 2002-06-28 | Ricoh Co Ltd | Semiconductor laser element |
JP4785276B2 (en) * | 2001-06-11 | 2011-10-05 | Okiセミコンダクタ株式会社 | Manufacturing method of semiconductor optical functional device |
JP3805295B2 (en) | 2002-09-19 | 2006-08-02 | 株式会社東芝 | Nitride semiconductor laser |
JP2006024703A (en) | 2004-07-07 | 2006-01-26 | Nichia Chem Ind Ltd | Nitride semiconductor laser device |
JP2007103403A (en) * | 2005-09-30 | 2007-04-19 | Sanyo Electric Co Ltd | Semiconductor laser element |
JP2007109886A (en) | 2005-10-13 | 2007-04-26 | Toshiba Corp | Semiconductor laser device |
JP4952184B2 (en) * | 2005-11-01 | 2012-06-13 | 日亜化学工業株式会社 | Nitride semiconductor laser device and manufacturing method thereof |
JP5098166B2 (en) * | 2005-12-12 | 2012-12-12 | 日亜化学工業株式会社 | Nitride semiconductor laser device and manufacturing method thereof |
JP4940987B2 (en) * | 2006-03-20 | 2012-05-30 | 日亜化学工業株式会社 | Nitride semiconductor laser device and manufacturing method thereof |
JP2008300802A (en) * | 2007-06-04 | 2008-12-11 | Sanyo Electric Co Ltd | Semiconductor laser element and method of manufacturing same |
JP5391804B2 (en) * | 2009-04-22 | 2014-01-15 | 日亜化学工業株式会社 | Semiconductor device and manufacturing method thereof |
JP5343687B2 (en) * | 2009-04-28 | 2013-11-13 | 日亜化学工業株式会社 | Nitride semiconductor laser device |
-
2010
- 2010-09-08 JP JP2010201087A patent/JP5510212B2/en active Active
-
2011
- 2011-09-06 US US13/225,935 patent/US8415188B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20120058585A1 (en) | 2012-03-08 |
US8415188B2 (en) | 2013-04-09 |
JP2012059890A (en) | 2012-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5510212B2 (en) | Nitride semiconductor laser device and manufacturing method thereof | |
JP4940987B2 (en) | Nitride semiconductor laser device and manufacturing method thereof | |
JP5223552B2 (en) | Manufacturing method of nitride semiconductor laser device | |
JP5286723B2 (en) | Nitride semiconductor laser device | |
JP5742325B2 (en) | Semiconductor laser device and manufacturing method thereof | |
JP2008227002A (en) | Nitride semiconductor laser element | |
JP4952184B2 (en) | Nitride semiconductor laser device and manufacturing method thereof | |
US8900901B2 (en) | Nitride semiconductor laser element | |
US7440482B2 (en) | Nitride semiconductor laser element and method for manufacturing the same | |
JP4985374B2 (en) | Nitride semiconductor laser device | |
JP5670009B2 (en) | Nitride semiconductor laser device | |
JP5343687B2 (en) | Nitride semiconductor laser device | |
JP5391804B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5098166B2 (en) | Nitride semiconductor laser device and manufacturing method thereof | |
JP5735216B2 (en) | Nitride semiconductor laser device | |
JP5640398B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP5572919B2 (en) | Nitride semiconductor laser device | |
JP2008218523A (en) | Nitride semiconductor laser element and method for manufacturing the same | |
JP4929776B2 (en) | Nitride semiconductor laser device | |
JP5223342B2 (en) | Nitride semiconductor laser device and manufacturing method thereof | |
JP5681338B2 (en) | Nitride semiconductor laser device | |
JP2006165277A (en) | Nitride semiconductor laser element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5510212 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |