JP5507975B2 - Semiconductor substrate, electronic device, and method for manufacturing semiconductor substrate - Google Patents

Semiconductor substrate, electronic device, and method for manufacturing semiconductor substrate Download PDF

Info

Publication number
JP5507975B2
JP5507975B2 JP2009264058A JP2009264058A JP5507975B2 JP 5507975 B2 JP5507975 B2 JP 5507975B2 JP 2009264058 A JP2009264058 A JP 2009264058A JP 2009264058 A JP2009264058 A JP 2009264058A JP 5507975 B2 JP5507975 B2 JP 5507975B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor
group iiib
physical property
plane distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009264058A
Other languages
Japanese (ja)
Other versions
JP2011108931A (en
Inventor
磨 市川
孝行 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2009264058A priority Critical patent/JP5507975B2/en
Publication of JP2011108931A publication Critical patent/JP2011108931A/en
Application granted granted Critical
Publication of JP5507975B2 publication Critical patent/JP5507975B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Bipolar Transistors (AREA)

Description

本発明は、半導体基板、電子デバイスおよび半導体基板の製造方法に関する。   The present invention relates to a semiconductor substrate, an electronic device, and a method for manufacturing a semiconductor substrate.

たとえば特許文献１には、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を利用した半導体結晶膜の製造方法が記載されている。特許文献１の製造方法においては、ＩＩＩＢ族原料ガスとしてガリウム（Ｇａ）またはアルミニウム（Ａｌ）のアルキル化物を用い、ＶＢ族原料ガスとしてヒ素（Ａｓ）の水素化物を用いている。ＩＩＩＢ族原料ガスに対するＶＢ族原料ガスの供給モル比（Ｖ／ＩＩＩ比）を０．３〜２．５の範囲内にすることで、表面に荒れがなく、アクセプタ不純物として炭素（Ｃ）がドープされたＰ型ＧａＡｌＡｓ結晶膜が得られるとされている。   For example, Patent Document 1 describes a method of manufacturing a semiconductor crystal film using a MOCVD (Metal Organic Chemical Vapor Deposition) method. In the manufacturing method of Patent Document 1, an alkylated product of gallium (Ga) or aluminum (Al) is used as the IIIB group source gas, and an arsenic (As) hydride is used as the VB group source gas. By setting the supply molar ratio of the VB group source gas to the IIIB group source gas (V / III ratio) within the range of 0.3 to 2.5, the surface is not roughened, and carbon (C) is doped as an acceptor impurity. An obtained P-type GaAlAs crystal film is obtained.

特開平３−１１０８２９号公報Japanese Patent Laid-Open No. 3-110829

III-V族化合物半導体等の結晶膜を、ＭＯＣＶＤ法を用いてエピタキシャル成長させる場合、成長条件に応じて結晶膜の物性値が変動する。ここで成長条件として、たとえば、原料ガスの種類、原料ガスのモル比、原料ガスの圧力、原料ガスの流量、基板の温度が挙げられる。物性値として、たとえば、シート抵抗、キャリア密度、キャリア移動度が挙げられる。エピタキシャル成長させた結晶膜の成長面内において、成長条件に分布（ばらつき）が存在すると、成長条件の分布に応じた物性値の成長面内における変動が発生する。すなわち物性値の面内分布が発生する。結晶膜の物性値に面内分布が存在すると、結晶膜を用いて形成する電子素子の特性にもばらつきが生じ、好ましくない。ここで電子素子の特性として、たとえば電流増幅率が挙げられる。本発明の目的は、エピタキシャル成長により形成された結晶膜の成長面内における物性値を均一な値に近づけることにある。   When a crystal film such as a group III-V compound semiconductor is epitaxially grown using the MOCVD method, the physical property value of the crystal film varies depending on the growth conditions. Here, examples of the growth conditions include the type of source gas, the molar ratio of source gas, the pressure of source gas, the flow rate of source gas, and the temperature of the substrate. Examples of physical property values include sheet resistance, carrier density, and carrier mobility. If there is a distribution (variation) in the growth condition within the growth plane of the epitaxially grown crystal film, the physical property value varies in the growth plane according to the growth condition distribution. That is, an in-plane distribution of physical property values occurs. If an in-plane distribution exists in the physical property values of the crystal film, the characteristics of the electronic element formed using the crystal film also vary, which is not preferable. Here, as a characteristic of the electronic element, for example, a current amplification factor can be cited. An object of the present invention is to bring a physical property value in a growth plane of a crystal film formed by epitaxial growth close to a uniform value.

上記課題を解決するために、本発明の第１の態様においては、第１化合物半導体および第２化合物半導体を積層した積層半導体を含み、前記第１化合物半導体の所定物性値が第1面内分布を有し、前記第２化合物半導体の前記所定物性値が前記第1面内分布とは異なる第２面内分布を有し、前記積層半導体における前記所定物性値の面内分布の幅が、前記第１面内分布の幅または前記第２面内分布の幅より小さい半導体基板を提供する。前記所定物性値として、シート抵抗、キャリア密度またはキャリア移動度が挙げられる。   In order to solve the above-mentioned problem, in the first aspect of the present invention, the semiconductor device includes a stacked semiconductor in which a first compound semiconductor and a second compound semiconductor are stacked, and the predetermined physical property value of the first compound semiconductor is a first in-plane distribution. The predetermined physical property value of the second compound semiconductor has a second in-plane distribution different from the first in-plane distribution, and the width of the in-plane distribution of the predetermined physical property value in the stacked semiconductor is A semiconductor substrate having a width of a first in-plane distribution or smaller than the width of the second in-plane distribution is provided. Examples of the predetermined physical property value include sheet resistance, carrier density, and carrier mobility.

本発明の第２の態様においては、シート抵抗の面内分布が互いに異なる第１化合物半導体および第２化合物半導体を積層した積層半導体を含み、前記積層半導体をバイポーラトランジスタのベースに用いた場合のベースシート抵抗に対する電流増幅率の比が、０．３（Ω／□）−１以上であり、前記積層半導体のシート抵抗の面内分布の幅が４．０％以下である半導体基板を提供する。 In a second aspect of the present invention, a base includes a stacked semiconductor in which a first compound semiconductor and a second compound semiconductor having different sheet resistance in-plane distributions are stacked, and the stacked semiconductor is used as a base of a bipolar transistor. Provided is a semiconductor substrate in which a ratio of a current amplification factor to a sheet resistance is 0.3 (Ω / □) −1 or more and a width of an in-plane distribution of the sheet resistance of the laminated semiconductor is 4.0% or less.

前記第１化合物半導体および前記第２化合物半導体がＰ型半導体である場合、正孔を生成する不純物原子として、ベリリウム、ボロン、炭素、マグネシウムおよび亜鉛から選択された１以上の原子が挙げられる。前記第１化合物半導体および前記第２化合物半導体がＮ型半導体である場合、電子を生成する不純物原子として、シリコン、セレン、硫黄およびテルルから選択された１以上の原子が挙げられる。   When the first compound semiconductor and the second compound semiconductor are P-type semiconductors, examples of the impurity atom that generates holes include one or more atoms selected from beryllium, boron, carbon, magnesium, and zinc. When the first compound semiconductor and the second compound semiconductor are N-type semiconductors, examples of the impurity atom that generates electrons include one or more atoms selected from silicon, selenium, sulfur, and tellurium.

前記第１化合物半導体として、Ａｌｘ１Ｉｎｙ１Ｇａ１−ｘ１−ｙ１Ａｓｚ１Ｐ１−ｚ１（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｘ１＋ｙ１≦１、０≦ｚ１≦１）が挙げられ、前記第２化合物半導体として、Ａｌｘ２Ｉｎｙ２Ｇａ１−ｘ２−ｙ２Ａｓｚ２Ｐ１−ｚ２（０≦ｘ２≦１、０≦ｙ２≦１、０≦ｘ２＋ｙ２≦１、０≦ｚ２≦１）が挙げられる。 Examples of the first compound semiconductor include Al x1 In y1 Ga 1-x1-y1 As z1 P 1-z1 (0 ≦ x1 ≦ 1, 0 ≦ y1 ≦ 1, 0 ≦ x1 + y1 ≦ 1, 0 ≦ z1 ≦ 1). As the second compound semiconductor, Al x2 In y2 Ga 1-x2-y2 As z2 P 1-z2 (0 ≦ x2 ≦ 1, 0 ≦ y2 ≦ 1, 0 ≦ x2 + y2 ≦ 1, 0 ≦ z2 ≦ 1) Is mentioned.

本発明の第３の態様においては、前記した半導体基板における前記積層半導体を活性領域として得られる電子素子を含む電子デバイスを提供する。前記電子素子がバイポーラトランジスタである場合、前記積層半導体が前記バイポーラトランジスタのベースである例が挙げられる。   According to a third aspect of the present invention, there is provided an electronic device including an electronic element obtained by using the stacked semiconductor in the semiconductor substrate as an active region. When the electronic element is a bipolar transistor, an example is given in which the stacked semiconductor is the base of the bipolar transistor.

本発明の第４の態様においては、基板の上方に、第１化合物半導体を形成する段階と、前記第１化合物半導体に接して、第２化合物半導体を形成する段階と、を含み、前記第１化合物半導体を形成する段階において、ＩＩＩＢ族原料ガスとして、メチル基を有する有機ＩＩＩＢ族元素ガスおよびエチル基を有する有機ＩＩＩＢ族元素ガスから選択された何れか一方の有機ＩＩＩＢ族元素ガスを用い、前記第２化合物半導体を形成する段階において、ＩＩＩＢ族原料ガスとして、前記一方の有機ＩＩＩＢ族元素ガスとは異なる他方の有機ＩＩＩＢ族元素ガスを用いる半導体基板の製造方法を提供する。この場合、前記第１化合物半導体を形成する段階における形成時間と、前記第２化合物半導体を形成する段階における形成時間とを調整することで、前記第１化合物半導体および前記第２化合物半導体を積層した積層半導体における所定物性値の面内分布の幅を、前記第１化合物半導体における前記所定物性値の面内分布の幅または前記第２化合物半導体における前記所定物性値の面内分布の幅より小さくする例が挙げられる。   According to a fourth aspect of the present invention, the method includes: forming a first compound semiconductor above a substrate; and forming a second compound semiconductor in contact with the first compound semiconductor, In the step of forming the compound semiconductor, as the group IIIB source gas, one of the organic group IIIB element gases selected from an organic group IIIB element gas having a methyl group and an organic group IIIB element gas having an ethyl group is used, In the step of forming a second compound semiconductor, there is provided a method for manufacturing a semiconductor substrate using, as a group IIIB source gas, another organic group IIIB element gas different from the one organic group IIIB element gas. In this case, the first compound semiconductor and the second compound semiconductor are stacked by adjusting the formation time in the step of forming the first compound semiconductor and the formation time in the step of forming the second compound semiconductor. The width of the in-plane distribution of the predetermined physical property value in the stacked semiconductor is made smaller than the width of the in-plane distribution of the predetermined physical property value in the first compound semiconductor or the width of the in-plane distribution of the predetermined physical property value in the second compound semiconductor. An example is given.

本発明の第５の態様においては、基板の上方に、化合物半導体を形成する段階を含み、前記化合物半導体を形成する段階において、ＩＩＩＢ族原料ガスとして、メチル基を有する有機ＩＩＩＢ族元素ガスおよびエチル基を有する有機ＩＩＩＢ族元素ガスの混合ガスを用い、前記メチル基を有する有機ＩＩＩＢ族元素ガスと前記エチル基を有する有機ＩＩＩＢ族元素ガスとの混合比を調整することで前記化合物半導体の所定物性値の面内分布の幅を調整する半導体基板の製造方法を提供する。前記所定物性値がシート抵抗である場合、前記シート抵抗の面内分布の幅が４．０％以下になるよう前記混合ガスの前記混合比を調整することが好ましい。   In a fifth aspect of the present invention, the method includes a step of forming a compound semiconductor above a substrate, and in the step of forming the compound semiconductor, an organic group IIIB element gas having a methyl group and ethyl as a group IIIB source gas A predetermined physical property of the compound semiconductor by adjusting a mixing ratio of the organic group IIIB element gas having the methyl group and the organic group IIIB element gas having the ethyl group using a mixed gas of the organic group IIIB element gas having a group Provided is a method for manufacturing a semiconductor substrate in which the width of the in-plane distribution of values is adjusted. When the predetermined physical property value is a sheet resistance, it is preferable to adjust the mixing ratio of the mixed gas so that a width of an in-plane distribution of the sheet resistance is 4.0% or less.

前記メチル基を有する有機ＩＩＩＢ族元素ガスとしてトリメチルガリウムが挙げられ、前記エチル基を有する有機ＩＩＩＢ族元素ガスとしてトリエチルガリウムが挙げられる。前記ＩＩＩＢ族原料ガスに対するＶＢ族原料ガスのモル供給比として０．３以上５以下の範囲が例示できる。正孔を生成する不純物原子の原料ガスとして、ＣＨｎＸ４−ｎ（ただし、ＸはＦ、Ｃｌ、ＢｒおよびＩから選択された何れかのハロゲン元素であり、Ｘが複数のとき、Ｘは互いに同一でも異なってもよい。また、０≦ｎ≦３である。）が挙げられる。 Examples of the organic group IIIB element gas having a methyl group include trimethylgallium, and examples of the organic group IIIB element gas having an ethyl group include triethylgallium. Examples of the molar supply ratio of the VB group source gas to the IIIB group source gas include a range of 0.3 to 5. CH n X 4-n (where X is any halogen element selected from F, Cl, Br and I, and when X is plural, X is X And they may be the same or different from each other, and 0 ≦ n ≦ 3.

本発明の一実施形態である半導体基板１００の断面例を示す。1 illustrates a cross-sectional example of a semiconductor substrate 100 according to an embodiment of the present invention. 基板中心からの距離に応じて所定物性値が変化する様子を概念的に示したグラフである。It is the graph which showed notionally that a predetermined physical property value changes according to the distance from a substrate center. 実施例の半導体基板２００の断面例を示す。The cross-sectional example of the semiconductor substrate 200 of an Example is shown. 半導体基板２００を用いて製造したＨＢＴ３００の断面例を示す。The cross-sectional example of HBT300 manufactured using the semiconductor substrate 200 is shown. ＴＭＧを原料ガスとする第１ベース層２１０ａ、ＴＥＧを原料ガスとする第２ベース層２１０ｂおよび両者を合わせてなるベース層２１０の各々について、基板中心からの距離が異なる複数の測定位置におけるシート抵抗の値を測定位置に対してプロットしたグラフである。For each of the first base layer 210a using TMG as the source gas, the second base layer 210b using TEG as the source gas, and the base layer 210 formed by combining both, the sheet resistance at a plurality of measurement positions at different distances from the substrate center It is the graph which plotted the value of to the measurement position. 基板中心からの距離が異なる複数の製造位置に製造した実施例のＨＢＴ３００における電流増幅率の値を位置に対してプロットしたグラフである。It is the graph which plotted the value of the current gain in HBT300 of the example manufactured in the some manufacturing position from which the distance from a substrate center differs. 基板中心からの距離が異なる複数の製造位置に製造した比較例１のＨＢＴにおける電流増幅率の値を位置に対してプロットしたグラフである。It is the graph which plotted the value of the current amplification factor in HBT of comparative example 1 manufactured in a plurality of manufacturing positions from which distance from a substrate center differs. 基板中心からの距離が異なる複数の製造位置に製造した比較例２のＨＢＴにおける電流増幅率の値を位置に対してプロットしたグラフである。It is the graph which plotted the value of the current amplification factor in HBT of comparative example 2 manufactured in a plurality of manufacturing positions from which distance from a substrate center differs. 基板中心からの距離が異なる複数の製造位置に製造した比較例３のＨＢＴにおける電流増幅率の値を位置に対してプロットしたグラフである。It is the graph which plotted the value of the current gain in HBT of the comparative example 3 manufactured in the some manufacturing position from which the distance from a substrate center differs. ＴＭＧを原料ガスとする化合物半導体およびＴＥＧを原料ガスとする化合物半導体の各々について、基板中心からの距離が異なる複数の測定位置におけるＰ型キャリア濃度の値を測定位置に対してプロットしたグラフである。It is the graph which plotted the value of the P-type carrier concentration in the several measurement position where the distance from a substrate center differs about each of the compound semiconductor which uses TMG as source gas, and the compound semiconductor which uses TEG as source gas . ＴＭＧを原料ガスとする化合物半導体およびＴＥＧを原料ガスとする化合物半導体の各々について、基板中心からの距離が異なる複数の測定位置における移動度の値を測定位置に対してプロットしたグラフである。It is the graph which plotted the value of the mobility in a plurality of measurement positions where distance from a substrate center differs about each of a compound semiconductor which uses TMG as a source gas, and a compound semiconductor which uses TEG as a source gas.

以下、発明の実施の形態を通じて本発明を説明する。図１に本発明の一実施形態である半導体基板１００の断面例を示す。半導体基板１００が支持基板１０２、第１化合物半導体１０４および第２化合物半導体１０６を有する。第１化合物半導体１０４および第２化合物半導体１０６が支持基板１０２の上に積層されている。積層された第１化合物半導体１０４および第２化合物半導体１０６は積層半導体の一例である。   Hereinafter, the present invention will be described through embodiments of the invention. FIG. 1 shows a cross-sectional example of a semiconductor substrate 100 according to an embodiment of the present invention. The semiconductor substrate 100 includes a support substrate 102, a first compound semiconductor 104, and a second compound semiconductor 106. The first compound semiconductor 104 and the second compound semiconductor 106 are stacked on the support substrate 102. The stacked first compound semiconductor 104 and second compound semiconductor 106 are examples of stacked semiconductors.

支持基板１０２は、第１化合物半導体１０４および第２化合物半導体１０６を積層した積層半導体を支持する。支持基板１０２として半絶縁性のＧａＡｓ単結晶基板が例示できる。支持基板１０２はウェハ形状であってもよい。支持基板１０２は、ＬＥＣ（Liquid Encapsulated Czochralski)法、ＶＢ（Vertical Bridgeman）法またはＶＧＦ（Vertical Gradient Freezing）法で製造されたＧａＡｓウェハが好ましい。支持基板１０２としてＬＥＣ法等により製造されたＧａＡｓウェハを適用する場合、１つの結晶学的面方位から０．０５°以上１０°以下、好ましくは０．３°以上３°以下の傾きを有する基板とすることが好ましい。   The support substrate 102 supports a stacked semiconductor in which the first compound semiconductor 104 and the second compound semiconductor 106 are stacked. An example of the support substrate 102 is a semi-insulating GaAs single crystal substrate. The support substrate 102 may have a wafer shape. The support substrate 102 is preferably a GaAs wafer manufactured by LEC (Liquid Encapsulated Czochralski) method, VB (Vertical Bridgeman) method or VGF (Vertical Gradient Freezing) method. When a GaAs wafer manufactured by the LEC method or the like is applied as the support substrate 102, a substrate having an inclination of 0.05 ° to 10 °, preferably 0.3 ° to 3 ° from one crystallographic plane orientation It is preferable that

第１化合物半導体１０４の所定物性値は第1面内分布を有し、第２化合物半導体１０６の所定物性値は第1面内分布とは異なる第２面内分布を有する。所定物性値として、シート抵抗、キャリア密度またはキャリア移動度が挙げられる。面内分布とは、シート抵抗、キャリア密度、キャリア移動度等薄膜の物性値が、基板面における位置によって異なっている状態をいう。一般に、面内分布は一定の傾向をもって発生する。たとえば、基板面の中心付近で物性値が大きくまたは小さく、端部に近づくに従い値が漸減または漸増する傾向を有する。なお、面内分布は基板中心に対称である必要は無い。   The predetermined physical property value of the first compound semiconductor 104 has a first in-plane distribution, and the predetermined physical property value of the second compound semiconductor 106 has a second in-plane distribution different from the first in-plane distribution. Examples of the predetermined physical property value include sheet resistance, carrier density, and carrier mobility. The in-plane distribution refers to a state in which the physical property values of the thin film such as sheet resistance, carrier density, and carrier mobility vary depending on the position on the substrate surface. In general, the in-plane distribution occurs with a certain tendency. For example, the physical property value is large or small near the center of the substrate surface, and the value tends to gradually decrease or gradually increase toward the end. The in-plane distribution does not need to be symmetric about the substrate center.

第１化合物半導体１０４および第２化合物半導体１０６を積層した積層半導体の所定物性値も、第１化合物半導体１０４および第２化合物半導体１０６と同様に面内分布を有する。ただし、当該積層半導体の面内分布の幅は、第１面内分布の幅または第２面内分布の幅より小さい。つまり、第１化合物半導体１０４および第２化合物半導体１０６は、それ単独では所定物性値の面内分布の幅が大きいが、第１化合物半導体１０４および第２化合物半導体１０６を積層すると、各面内分布の傾向が相違するので互いに補完しあい、積層半導体における所定物性値の面内分布の幅が小さくなる。   The predetermined physical property values of the stacked semiconductor in which the first compound semiconductor 104 and the second compound semiconductor 106 are stacked also have an in-plane distribution similar to the first compound semiconductor 104 and the second compound semiconductor 106. However, the width of the in-plane distribution of the stacked semiconductor is smaller than the width of the first in-plane distribution or the width of the second in-plane distribution. That is, the first compound semiconductor 104 and the second compound semiconductor 106 alone have a large width of the in-plane distribution of the predetermined physical property value, but when the first compound semiconductor 104 and the second compound semiconductor 106 are stacked, the in-plane distribution Since these tendencies are different from each other, they complement each other, and the width of the in-plane distribution of the predetermined physical property values in the stacked semiconductor is reduced.

図２は、基板中心からの距離に応じて所定物性値が変化する様子を概念的に示したグラフである。図２において破線は第１化合物半導体１０４の所定物性値を示し、一点鎖線は第２化合物半導体１０６の所定物性値を示す。実線は、第１化合物半導体１０４および第２化合物半導体１０６を積層した積層半導体の所定物性値を示す。破線で示す第１化合物半導体１０４の所定物性値は、基板中心からの距離が大きくなるほど小さくなっており、逆に、一点鎖線で示す第２化合物半導体１０６の物性値は、基板中心からの距離が大きくなるほど小さくなっている。つまり第１化合物半導体１０４における所定物性値の面内分布の傾向と第２化合物半導体１０６における所定物性値の面内分布の傾向とが逆であり、各位置における所定物性値の加算で当該位置の積層半導体の所定物性値が決定される場合には、互いの面内分布が補完しあうことで積層半導体の所定物性値の面内分布の幅が小さくなる。この結果、積層半導体の所定物性値の面内分布を均一に近づけることができる。   FIG. 2 is a graph conceptually showing how a predetermined physical property value changes according to the distance from the center of the substrate. In FIG. 2, the broken line indicates the predetermined physical property value of the first compound semiconductor 104, and the alternate long and short dash line indicates the predetermined physical property value of the second compound semiconductor 106. A solid line indicates a predetermined physical property value of a stacked semiconductor in which the first compound semiconductor 104 and the second compound semiconductor 106 are stacked. The predetermined physical property value of the first compound semiconductor 104 indicated by the broken line decreases as the distance from the substrate center increases. Conversely, the physical property value of the second compound semiconductor 106 indicated by the alternate long and short dash line has a distance from the substrate center. The larger it is, the smaller it is. That is, the tendency of the in-plane distribution of the predetermined physical property value in the first compound semiconductor 104 and the tendency of the in-plane distribution of the predetermined physical property value in the second compound semiconductor 106 are opposite, and the addition of the predetermined physical property value at each position adds When the predetermined physical property value of the laminated semiconductor is determined, the width of the in-plane distribution of the predetermined physical property value of the laminated semiconductor is reduced by complementing each other's in-plane distribution. As a result, the in-plane distribution of the predetermined physical property values of the laminated semiconductor can be made closer to uniform.

なお、面内分布の幅とは、基板面の位置に応じた物性値の異なりの大きさ（変動幅）を表す代表値であり、測定および計算により得ることが可能な値である。たとえば、支持基板１０２をウェハとした場合、ウェハ表面における中心から半径９０％までの円形範囲において、まずウェハ表面上の位置を変えて複数点の物性値を測定し、最大値、最小値、測定した複数点の物性値の平均値を得る。次に、（（最大値−最小値）／平均値×１００）（％）を計算して、この値を平均値に対する面内分布の幅として、定義する。物性値の測定数は多いほど好ましいものの、面内分布の傾向が把握できる程度の測定数があればよい。面内分布の傾向は、基板面における物性値の変動を波動として捉え、当該波動が再現できる程度の距離を隔てて物性値を測定することにより把握できる。標本化定理によれば、波動が正弦波である場合、波長の１／２の間隔でサンプリング（標本化）すれば波動を再現できる。よって、物性値波動の基本波長に相当する距離の半分を隔てた測定において、物性値波動を正弦波と仮定した場合の傾向が正確に把握できる。実際には、物性値波動は正弦波でなく、歪んだ波形すなわち基本波より周波数の高い高調波を含んだ波形になるので、基本波長の１／２より短い間隔で測定することが好ましい。一般に物性値波動の基本波長は支持基板の大きさに相当すると考えられるので、ウェハ中心から半径９０％までの円形範囲において、２点以上、好ましくは５点以上で測定するのがよい。   Note that the width of the in-plane distribution is a representative value that represents a different magnitude (variation width) of the physical property value according to the position of the substrate surface, and is a value that can be obtained by measurement and calculation. For example, when the support substrate 102 is a wafer, in a circular range from the center on the wafer surface to a radius of 90%, first, the physical property values at a plurality of points are measured by changing the position on the wafer surface, and the maximum value, minimum value, measurement The average value of the physical property values of the plurality of points is obtained. Next, ((maximum value−minimum value) / average value × 100) (%) is calculated, and this value is defined as the width of the in-plane distribution with respect to the average value. Although the larger the number of physical property values, the better. However, it is sufficient that the number of measurements is such that the tendency of in-plane distribution can be grasped. The tendency of the in-plane distribution can be grasped by grasping the fluctuation of the physical property value on the substrate surface as a wave and measuring the physical property value at a distance enough to reproduce the wave. According to the sampling theorem, when the wave is a sine wave, the wave can be reproduced by sampling (sampling) at intervals of half the wavelength. Therefore, in the measurement separated by half the distance corresponding to the fundamental wavelength of the physical property wave, the tendency when the physical property wave is assumed to be a sine wave can be accurately grasped. Actually, the physical property wave is not a sine wave but a distorted waveform, that is, a waveform including higher harmonics than the fundamental wave. Therefore, it is preferable to measure at an interval shorter than ½ of the fundamental wavelength. In general, the fundamental wavelength of the physical property wave is considered to correspond to the size of the support substrate. Therefore, it is preferable to measure at 2 points or more, preferably 5 points or more in a circular range from the wafer center to a radius of 90%.

第１化合物半導体１０４および第２化合物半導体１０６がＰ型半導体である場合、正孔を生成する不純物原子として、ベリリウム、ボロン、炭素、マグネシウムおよび亜鉛から選択された１以上の原子が挙げられる。第１化合物半導体１０４および第２化合物半導体１０６がＮ型半導体である場合、電子を生成する不純物原子として、シリコン、セレン、硫黄およびテルルから選択された１以上の原子が挙げられる。   In the case where the first compound semiconductor 104 and the second compound semiconductor 106 are P-type semiconductors, the impurity atoms that generate holes include one or more atoms selected from beryllium, boron, carbon, magnesium, and zinc. In the case where the first compound semiconductor 104 and the second compound semiconductor 106 are N-type semiconductors, one or more atoms selected from silicon, selenium, sulfur, and tellurium can be given as impurity atoms that generate electrons.

第１化合物半導体１０４としてＡｌｘ１Ｉｎｙ１Ｇａ１−ｘ１−ｙ１Ａｓｚ１Ｐ１−ｚ１（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｘ１＋ｙ１≦１、０≦ｚ１≦１）が挙げられる。第２化合物半導体１０６としてＡｌｘ２Ｉｎｙ２Ｇａ１−ｘ２−ｙ２Ａｓｚ２Ｐ１−ｚ２（０≦ｘ２≦１、０≦ｙ２≦１、０≦ｘ２＋ｙ２≦１、０≦ｚ２≦１）が挙げられる。第１化合物半導体１０４および第２化合物半導体１０６の積層半導体は、バイポーラトランジスタのベースに適用して好適である。 Examples of the first compound semiconductor 104 include Al x1 In y1 Ga 1-x1-y1 As z1 P 1-z1 (0 ≦ x1 ≦ 1, 0 ≦ y1 ≦ 1, 0 ≦ x1 + y1 ≦ 1, 0 ≦ z1 ≦ 1). . Examples of the second compound semiconductor 106 include Al x2 In y2 Ga 1-x2-y2 As z2 P 1-z2 (0 ≦ x2 ≦ 1, 0 ≦ y2 ≦ 1, 0 ≦ x2 + y2 ≦ 1, 0 ≦ z2 ≦ 1). . The stacked semiconductor of the first compound semiconductor 104 and the second compound semiconductor 106 is suitable for application to the base of a bipolar transistor.

第１化合物半導体１０４および第２化合物半導体１０６は、ＭＯＣＶＤ法を用いたエピタキシャル成長により形成できる。ＭＯＣＶＤ法のＶＢ族原料ガスとして、アルシン（ＡｓＨ３）、ホスフィン（ＰＨ３）が例示できる。ＭＯＣＶＤ法のＩＩＩＢ族原料ガスとして、メチル基を有する有機ＩＩＩＢ族元素ガス、エチル基を有する有機ＩＩＩＢ族元素ガスが例示できる。メチル基を有する有機ＩＩＩＢ族元素ガスとして、トリメチルガリウム（ＴＭＧ）が挙げられる。エチル基を有する有機ＩＩＩＢ族元素ガスとして、トリエチルガリウム（ＴＥＧ）が挙げられる。 The first compound semiconductor 104 and the second compound semiconductor 106 can be formed by epitaxial growth using the MOCVD method. Examples of the VB group source gas for MOCVD include arsine (AsH 3 ) and phosphine (PH 3 ). Examples of the group IIIB source gas for MOCVD include an organic group IIIB element gas having a methyl group and an organic group IIIB element gas having an ethyl group. An example of the organic group IIIB element gas having a methyl group is trimethylgallium (TMG). Examples of the organic group IIIB element gas having an ethyl group include triethylgallium (TEG).

ただし、第１化合物半導体１０４のエピタキシャル成長にメチル基を有する有機ＩＩＩＢ族元素ガスを用いた場合、第２化合物半導体１０６のエピタキシャル成長にはエチル基を有する有機ＩＩＩＢ族元素ガスを用いる。あるいは第１化合物半導体１０４のエピタキシャル成長にエチル基を有する有機ＩＩＩＢ族元素ガスを用いた場合、第２化合物半導体１０６のエピタキシャル成長にはメチル基を有する有機ＩＩＩＢ族元素ガスを用いる。   However, when an organic group IIIB element gas having a methyl group is used for the epitaxial growth of the first compound semiconductor 104, an organic group IIIB element gas having an ethyl group is used for the epitaxial growth of the second compound semiconductor 106. Alternatively, when an organic group IIIB element gas having an ethyl group is used for epitaxial growth of the first compound semiconductor 104, an organic group IIIB element gas having a methyl group is used for epitaxial growth of the second compound semiconductor 106.

メチル基を有する有機ＩＩＩＢ族元素ガスをＩＩＩＢ族原料ガスに用いた場合の特定物性値の面内分布とエチル基を有する有機ＩＩＩＢ族元素ガスをＩＩＩＢ族原料ガスに用いた場合の特定物性値の面内分布とが相補的な関係になる場合があり、このような場合には、互いの面内分布を補完しあわせて第１化合物半導体１０４および第２化合物半導体１０６積層半導体における特定物性値の面内分布を均一に近づけることができる。   In-plane distribution of specific physical property values when an organic group IIIB element gas having a methyl group is used as a group IIIB source gas and specific physical property values when an organic group IIIB element gas having an ethyl group is used as a group IIIB source gas In some cases, the in-plane distribution has a complementary relationship. In such a case, the in-plane distributions of the first compound semiconductor 104 and the second compound semiconductor 106 stacked semiconductor are complemented with each other. The internal distribution can be made close to uniform.

第１化合物半導体１０４および第２化合物半導体１０６をＰ型半導体として機能させるには、Ｐ型伝導する不純物をドープするが、Ｐ型不純物として前記した炭素が選択できる。Ｐ型不純物として炭素を選択する場合、ＩＩＩＢ族原料ガスに対するＶＢ族原料ガスの比率（Ｖ／ＩＩＩ比）を小さくしてＭＯＣＶＤを実施することで、ＩＩＩＢ族原料ガス中に含まれる炭素がＰ型不純物としてエピタキシャル成長膜に取り込まれる。よってＶ／ＩＩＩ比を調整することでＰ型不純物濃度を調整することが可能である。あるいは、Ｐ型不純物原子の供給源として、ＭＯＣＶＤの原料ガスにＣＨｎＸ４−ｎ（ただし、ＸはＦ、Ｃｌ、ＢｒおよびＩから選択された何れかのハロゲン元素であり、Ｘが複数のとき、Ｘは互いに同一でも異なってもよい。また、０≦ｎ≦３である。）を混合してもよい。 In order to make the first compound semiconductor 104 and the second compound semiconductor 106 function as P-type semiconductors, P-type conductive impurities are doped, but the above-described carbon can be selected as the P-type impurities. When carbon is selected as the P-type impurity, MOCVD is performed with the ratio of the VB group source gas to the IIIB group source gas being reduced (V / III ratio), so that the carbon contained in the group IIIB source gas is P-type. It is taken into the epitaxial growth film as an impurity. Therefore, it is possible to adjust the P-type impurity concentration by adjusting the V / III ratio. Alternatively, as a supply source of P-type impurity atoms, CH n X 4-n (where X is any halogen element selected from F, Cl, Br and I, and X may be the same or different from each other, and 0 ≦ n ≦ 3.

所定物性値がシート抵抗である場合、第１化合物半導体１０４のシート抵抗の面内分布と第２化合物半導体１０６のシート抵抗の面内分布を相補的な関係にして、第１化合物半導体１０４および第２化合物半導体１０６からなる積層半導体のシート抵抗の面内分布を均一に近づけることができる。この場合、第１化合物半導体１０４および第２化合物半導体１０６からなる積層半導体をバイポーラトランジスタのベースに用いることができ、バイポーラトランジスタのベースシート抵抗に対する電流増幅率の比が、０．３（Ω／□）−１以上であり、積層半導体のシート抵抗の面内分布の幅が４．０％以下にすることができる。 When the predetermined physical property value is sheet resistance, the in-plane distribution of the sheet resistance of the first compound semiconductor 104 and the in-plane distribution of the sheet resistance of the second compound semiconductor 106 are in a complementary relationship, and the first compound semiconductor 104 and the first compound semiconductor 104 The in-plane distribution of the sheet resistance of the laminated semiconductor composed of the two-compound semiconductor 106 can be made close to uniform. In this case, a laminated semiconductor composed of the first compound semiconductor 104 and the second compound semiconductor 106 can be used for the base of the bipolar transistor, and the ratio of the current amplification factor to the base sheet resistance of the bipolar transistor is 0.3 (Ω / □ ) is at -1 or more, it is the width of the in-plane distribution of the sheet resistance of the multilayer semiconductor is below 4.0%.

図１に示す半導体基板１００は、以下のようにして製造できる。まず、支持基板１０２の上に、第１化合物半導体１０４を形成し、第１化合物半導体１０４に接して、第２化合物半導体１０６を形成する。ここで、第１化合物半導体１０４を形成する段階において、ＩＩＩＢ族原料ガスとして、メチル基を有する有機ＩＩＩＢ族元素ガスおよびエチル基を有する有機ＩＩＩＢ族元素ガスから選択された何れか一方の有機ＩＩＩＢ族元素ガスを用いる。そして、第２化合物半導体１０６を形成する段階において、ＩＩＩＢ族原料ガスとして、一方の有機ＩＩＩＢ族元素ガスとは異なる他方の有機ＩＩＩＢ族元素ガスを用いる。メチル基を有する有機ＩＩＩＢ族元素ガスとしてトリメチルガリウムが挙げられる。エチル基を有する有機ＩＩＩＢ族元素ガスとしてトリエチルガリウムが挙げられる。たとえばトリメチルガリウムを用いて第１化合物半導体１０４を形成した場合にはトリエチルガリウムを用いて第２化合物半導体１０６を形成する。トリエチルガリウムを用いて第１化合物半導体１０４を形成した場合にはトリメチルガリウムを用いて第２化合物半導体１０６を形成する。   The semiconductor substrate 100 shown in FIG. 1 can be manufactured as follows. First, the first compound semiconductor 104 is formed over the supporting substrate 102, and the second compound semiconductor 106 is formed in contact with the first compound semiconductor 104. Here, in the step of forming the first compound semiconductor 104, any one of the organic group IIIB selected from an organic group IIIB element gas having a methyl group and an organic group IIIB element gas having an ethyl group as the group IIIB source gas Element gas is used. In the step of forming the second compound semiconductor 106, the other organic group IIIB element gas different from the one organic group IIIB element gas is used as the group IIIB source gas. An example of the organic group IIIB element gas having a methyl group is trimethylgallium. An example of the organic group IIIB element gas having an ethyl group is triethylgallium. For example, when the first compound semiconductor 104 is formed using trimethylgallium, the second compound semiconductor 106 is formed using triethylgallium. When the first compound semiconductor 104 is formed using triethylgallium, the second compound semiconductor 106 is formed using trimethylgallium.

第１化合物半導体１０４を形成する段階での形成時間と、第２化合物半導体１０６を形成する段階での形成時間とを調整することで、第１化合物半導体１０４および第２化合物半導体１０６からなる積層半導体における所定物性値の面内分布の幅を小さくできる。ここで、面内分布の幅は、第１化合物半導体１０４における所定物性値の面内分布の幅または第２化合物半導体１０６における所定物性値の面内分布の幅より小さい。あるいは、積層半導体を形成する段階において、ＩＩＩＢ族原料ガスとして、メチル基を有する有機ＩＩＩＢ族元素ガスおよびエチル基を有する有機ＩＩＩＢ族元素ガスの混合ガスを用い、当該混合ガスの混合比を調整することで、第１化合物半導体１０４および第２化合物半導体１０６からなる積層半導体の所定物性値の面内分布の幅を調整できる。所定物性値がシート抵抗である場合、シート抵抗の面内分布の幅が４．０％以下になるよう混合ガスの混合比を調整する。   By adjusting the formation time in the step of forming the first compound semiconductor 104 and the formation time in the step of forming the second compound semiconductor 106, a stacked semiconductor composed of the first compound semiconductor 104 and the second compound semiconductor 106 The width of the in-plane distribution of the predetermined physical property value can be reduced. Here, the width of the in-plane distribution is smaller than the width of the in-plane distribution of the predetermined physical property value in the first compound semiconductor 104 or the width of the in-plane distribution of the predetermined physical property value in the second compound semiconductor 106. Alternatively, in the step of forming the laminated semiconductor, a mixed gas of an organic group IIIB element gas having a methyl group and an organic group IIIB element gas having an ethyl group is used as the group IIIB source gas, and the mixing ratio of the mixed gas is adjusted. Thereby, the width of the in-plane distribution of the predetermined physical property value of the laminated semiconductor composed of the first compound semiconductor 104 and the second compound semiconductor 106 can be adjusted. When the predetermined physical property value is sheet resistance, the mixing ratio of the mixed gas is adjusted so that the width of the in-plane distribution of the sheet resistance is 4.0% or less.

ここで、ＩＩＩＢ族原料ガスに対するＶＢ族原料ガスのモル供給比（Ｖ／ＩＩＩ比）を０．３以上５以下の範囲とすることができる。当該Ｖ／ＩＩＩ比の範囲では、表面に荒れがなく、アクセプタ不純物として炭素がドープされた第１化合物半導体１０４および第２化合物半導体１０６が形成されるが、シート抵抗等物性値がプロセス条件に敏感なため、なんら対策を施さない場合には物性値の面内分布の幅が大きくなってしまう。しかし、本実施形態においては、第１化合物半導体１０４および第２化合物半導体１０６の一方を、メチル基を有する有機ＩＩＩＢ族元素ガスを用いて形成し、他方を、エチル基を有する有機ＩＩＩＢ族元素ガスを用いて形成するので、積層半導体の物性値の面内分布の幅を小さくできる。   Here, the molar supply ratio (V / III ratio) of the VB group source gas to the IIIB group source gas can be in the range of 0.3 to 5. Within the range of the V / III ratio, the surface is not rough and the first compound semiconductor 104 and the second compound semiconductor 106 doped with carbon as an acceptor impurity are formed, but the physical properties such as sheet resistance are sensitive to process conditions. For this reason, the width of the in-plane distribution of physical property values becomes large when no countermeasure is taken. However, in the present embodiment, one of the first compound semiconductor 104 and the second compound semiconductor 106 is formed using an organic group IIIB element gas having a methyl group, and the other is an organic group IIIB element gas having an ethyl group. Therefore, the width of the in-plane distribution of the physical property values of the laminated semiconductor can be reduced.

図３は、実施例の半導体基板２００の断面例を示す。ヘテロ接合バイポーラトランジスタ（ＨＢＴ）用の半導体基板として、半導体基板２００を製造した。支持基板２０２としてＧａＡｓ基板を用意し、支持基板２０２の上に、順次以下の層をＭＯＣＶＤ法により形成した。
（１）バッファ層２０４としてｉ−ＧａＡｓ層。
（２）サブコレクタ層２０６としてｎ＋−ＧａＡｓ層。
（３）コレクタ層２０８としてｎ−ＧａＡｓ層。
（４）ベース層２１０としてｐ＋−ＧａＡｓ層。
（５）エミッタ層２１２としてｎ−ＩｎＧａＰ層。
（６）サブエミッタ層２１４としてｎ＋−ＧａＡｓ層。
（７）エミッタコンタクト層２１６としてｎ＋−ＩｎＧａＡｓ層。
なお、ベース層２１０は、第１ベース層２１０ａおよび第２ベース層２１０ｂの積層半導体として形成した。 FIG. 3 shows a cross-sectional example of the semiconductor substrate 200 of the embodiment. A semiconductor substrate 200 was manufactured as a semiconductor substrate for a heterojunction bipolar transistor (HBT). A GaAs substrate was prepared as the support substrate 202, and the following layers were sequentially formed on the support substrate 202 by MOCVD.
(1) An i-GaAs layer as the buffer layer 204.
(2) An n + -GaAs layer as the subcollector layer 206.
(3) An n-GaAs layer as the collector layer 208.
(4) A p + -GaAs layer as the base layer 210.
(5) An n-InGaP layer as the emitter layer 212.
(6) An n + -GaAs layer as the sub-emitter layer 214.
(7) An n + -InGaAs layer as the emitter contact layer 216.
The base layer 210 was formed as a stacked semiconductor of the first base layer 210a and the second base layer 210b.

支持基板２０２を、脱脂洗浄、エッチング、水洗、乾燥処理した後、結晶成長炉の加熱台上に載置した。結晶成長炉内における加熱台を回転した。回転方式は自公転型とした。なお、回転方式として固定型、自転型、公転型および自公転型が例示できる。公転型、自転型または自公転型が好ましい。炉内を高純度水素で置換した後、加熱を開始した。適度な温度に安定したところで炉内に砒素原料を導入した。ＧａＡｓ層を成長する際には、続いてガリウム原料を導入した。ＩｎＧａＡｓ層を成長する際には、砒素原料の導入に加えて、ガリウム原料およびインジウム原料を導入した。ＩｎＧａＰ層を成長する際には、砒素原料に替えて燐原料を導入し、加えてガリウム原料およびインジウム原料を導入した。各原料の供給量と供給時間を制御することにより、（１）から（７）の積層構造を成長させた。最後に、各原料の供給を停止して結晶成長を停止し、冷却後、半導体基板２００を炉内から取り出した。結晶成長時の基板温度は、４００℃から８００℃とした。   The support substrate 202 was degreased, etched, washed with water, and dried, and then placed on a heating stage of a crystal growth furnace. The heating table in the crystal growth furnace was rotated. The rotation method was a self-revolving type. Examples of the rotation method include a fixed type, a rotation type, a revolution type, and a rotation type. A revolution type, a rotation type or a rotation type is preferable. After replacing the inside of the furnace with high purity hydrogen, heating was started. Arsenic raw material was introduced into the furnace when the temperature was stable. When growing the GaAs layer, a gallium source was subsequently introduced. When growing the InGaAs layer, in addition to the introduction of the arsenic material, a gallium material and an indium material were introduced. When growing the InGaP layer, a phosphorus material was introduced instead of an arsenic material, and in addition, a gallium material and an indium material were introduced. By controlling the supply amount and the supply time of each raw material, the laminated structure of (1) to (7) was grown. Finally, supply of each raw material was stopped to stop crystal growth, and after cooling, the semiconductor substrate 200 was taken out of the furnace. The substrate temperature during crystal growth was set to 400 ° C. to 800 ° C.

ＶＢ族原子である砒素および燐の原料として、アルシン（ＡｓＨ３）およびホスフィン（ＰＨ３）を用いた。ＩＩＩＢ族原子であるガリウムおよびインジウムの原料として、トリメチルガリウム、トリエチルガリウム、およびトリメチルインジウムを用いた。ガリウムおよびインジウムの原料は、各金属原子に炭素数が１から３のアルキル基もしくは水素が結合したトリアルキル化物あるいは三水素化物を用いてもよい。 Arsine (AsH 3 ) and phosphine (PH 3 ) were used as raw materials for arsenic and phosphorus, which are group VB atoms. Trimethylgallium, triethylgallium, and trimethylindium were used as raw materials for the group IIIB atoms gallium and indium. The gallium and indium raw materials may be trialkylates or trihydrides in which an alkyl group having 1 to 3 carbon atoms or hydrogen is bonded to each metal atom.

第１ベース層２１０ａの成長におけるガリウム原料として、トリメチルガリウム（ＴＭＧ）を用い、Ｖ／ＩＩＩ比を１．１とした。第２ベース層２１０ｂの成長におけるガリウム原料として、トリエチルガリウム（ＴＥＧ）を用い、Ｖ／ＩＩＩ比を２．１とした。ベース層２１０の成長におけるＶ／ＩＩＩ比は、０．３以上５以下にすることができるが、好ましくは０．７以上３以下にするのがよい。ｎ型ド−パント原料としてジシラン（Ｓｉ２Ｈ６）を用いた。ｐ型ド−パントとしてＢｒＣＣｌ３を用いた。ｎ型ド−パントとして、シリコン、ゲルマニウム、スズ、硫黄、セレン等の水素化物または炭素数が１から３のアルキル基を有するアルキル化物を用いることができる。ｐ型ド−パントとしてはＣＢｒ４あるいはＢｒＣＣｌ３等の炭素のハロゲン化物を用いることができる。 Trimethylgallium (TMG) was used as the gallium source for the growth of the first base layer 210a, and the V / III ratio was 1.1. Triethylgallium (TEG) was used as a gallium source in the growth of the second base layer 210b, and the V / III ratio was 2.1. The V / III ratio in the growth of the base layer 210 can be 0.3 or more and 5 or less, but is preferably 0.7 or more and 3 or less. Disilane (Si 2 H 6 ) was used as an n-type dopant material. BrCCl 3 was used as the p-type dopant. As the n-type dopant, a hydride such as silicon, germanium, tin, sulfur, or selenium or an alkylate having an alkyl group having 1 to 3 carbon atoms can be used. A carbon halide such as CBr 4 or BrCCl 3 can be used as the p-type dopant.

図４は、半導体基板２００を用いて製造したＨＢＴ３００の断面例を示す。サブコレクタ層２０６、第２ベース層２１０ｂおよびエミッタコンタクト層２１６が各々露出するようにエミッタメサ、ベースメサおよびコレクタメサを形成し、サブコレクタ層２０６、第２ベース層２１０ｂおよびエミッタコンタクト層２１６に各々接してコレクタ電極３０２、ベース電極３０４およびエミッタ電極３０６を形成する。コレクタ電極３０２およびエミッタ電極３０６には金、ゲルマニウムおよびニッケルの合金を用い、ベース電極３０４には金およびチタンの合金を用いた。   FIG. 4 shows a cross-sectional example of an HBT 300 manufactured using the semiconductor substrate 200. An emitter mesa, a base mesa, and a collector mesa are formed so that the subcollector layer 206, the second base layer 210b, and the emitter contact layer 216 are exposed. An electrode 302, a base electrode 304, and an emitter electrode 306 are formed. The collector electrode 302 and the emitter electrode 306 were made of an alloy of gold, germanium and nickel, and the base electrode 304 was made of an alloy of gold and titanium.

図５は、ＴＭＧを原料ガスとする第１ベース層２１０ａ、ＴＥＧを原料ガスとする第２ベース層２１０ｂおよび両者を合わせてなるベース層２１０の各々について、基板中心からの距離が異なる複数の測定位置におけるシート抵抗の値を測定位置に対してプロットしたグラフである。図５の縦軸は、シート抵抗の測定値の平均値で各測定値を除したシート抵抗（規格化）を示す。シート抵抗は、ＴＬＭ（Transmission Line Model）法により測定した。シート抵抗の面内分布は同心円状になった。ＴＭＧを用いた場合、シート抵抗は基板中心から端部方向に減少し、ＴＥＧを用いた場合に増加した。ガリウム原料を変更することによりシート抵抗の面内分布を互いに補完するように異ならせることができた。両者を合わせた場合のシート抵抗は基板中心から端部方向に向けて一旦減少したのち増加に転じており、ＴＭＧを用いた場合およびＴＥＧを用いた場合の面内分布を互いに補完する形状となった。さらにシート抵抗の面内分布の幅は両者を個別に用いた場合より小さくなっており、これにより第１ベース層２１０ａおよび第２ベース層２１０ｂからなるベース層のシート抵抗の均一性を向上できた。   FIG. 5 shows a plurality of measurements with different distances from the center of the substrate for each of the first base layer 210a using TMG as a source gas, the second base layer 210b using TEG as a source gas, and the base layer 210 formed by combining both. It is the graph which plotted the value of the sheet resistance in a position with respect to a measurement position. The vertical axis in FIG. 5 indicates the sheet resistance (standardized) obtained by dividing each measured value by the average value of the measured values of the sheet resistance. The sheet resistance was measured by a TLM (Transmission Line Model) method. The in-plane distribution of sheet resistance was concentric. When TMG was used, the sheet resistance decreased from the center of the substrate toward the edge, and increased when TEG was used. By changing the gallium raw material, the in-plane distribution of sheet resistance could be made different so as to complement each other. When both are combined, the sheet resistance once decreases from the center of the substrate toward the edge and then increases, and becomes a shape that complements the in-plane distribution when TMG is used and when TEG is used. It was. Furthermore, the width of the in-plane distribution of the sheet resistance is smaller than when both are used individually, thereby improving the uniformity of the sheet resistance of the base layer composed of the first base layer 210a and the second base layer 210b. .

図６は、基板中心からの距離が異なる複数の製造位置に製造した実施例のＨＢＴ３００における電流増幅率の値を位置に対してプロットしたグラフである。図７は、基板中心からの距離が異なる複数の製造位置に製造した比較例１のＨＢＴにおける電流増幅率の値を位置に対してプロットしたグラフである。図８は、基板中心からの距離が異なる複数の製造位置に製造した比較例２のＨＢＴにおける電流増幅率の値を位置に対してプロットしたグラフである。図９は、基板中心からの距離が異なる複数の製造位置に製造した比較例３のＨＢＴにおける電流増幅率の値を位置に対してプロットしたグラフである。図６から図９の縦軸は、電流増幅率の測定値の平均値で各測定値を除した電流増幅率（規格化）を示す。比較例１、比較例２および比較例３は、ＨＢＴ３００における第１ベース層２１０ａおよび第２ベース層２１０ｂからなる積層半導体を単一のベース層に置き換えた例である。比較例１、比較例２および比較例３におけるベース層は、ＨＢＴ３００におけるベース層２１０（第１ベース層２１０ａおよび第２ベース層２１０ｂ）と同じ厚さにした。比較例１におけるＩＩＩＢ族原料をＴＭＧ、Ｖ／ＩＩＩ比を１．１とした。比較例２におけるＩＩＩＢ族原料をＴＥＧ、Ｖ／ＩＩＩ比を２．１とした。比較例３におけるＩＩＩＢ族原料をＴＭＧ、Ｖ／ＩＩＩ比を２５とした。その他の成長条件は実施例の場合と同様にした。   FIG. 6 is a graph in which the values of the current amplification factor in the HBT 300 of the example manufactured at a plurality of manufacturing positions with different distances from the center of the substrate are plotted against the positions. FIG. 7 is a graph in which the values of the current amplification factor in the HBT of Comparative Example 1 manufactured at a plurality of manufacturing positions with different distances from the center of the substrate are plotted against the positions. FIG. 8 is a graph in which the values of the current amplification factor in the HBT of Comparative Example 2 manufactured at a plurality of manufacturing positions with different distances from the center of the substrate are plotted against the positions. FIG. 9 is a graph in which the values of the current amplification factor in the HBT of Comparative Example 3 manufactured at a plurality of manufacturing positions with different distances from the center of the substrate are plotted against the positions. The vertical axis in FIGS. 6 to 9 shows the current amplification factor (normalization) obtained by dividing each measurement value by the average value of the measurement values of the current amplification factor. Comparative Example 1, Comparative Example 2, and Comparative Example 3 are examples in which the stacked semiconductor composed of the first base layer 210a and the second base layer 210b in the HBT 300 is replaced with a single base layer. The base layers in Comparative Example 1, Comparative Example 2, and Comparative Example 3 had the same thickness as the base layer 210 (first base layer 210a and second base layer 210b) in the HBT 300. The Group IIIB raw material in Comparative Example 1 was TMG, and the V / III ratio was 1.1. The Group IIIB raw material in Comparative Example 2 was TEG and the V / III ratio was 2.1. The Group IIIB raw material in Comparative Example 3 was TMG, and the V / III ratio was 25. Other growth conditions were the same as in the example.

図６から図９に示すように、実施例および比較例１から比較例３における電流増幅率の面内分布の幅は、各々、２．４％、６．３％、１１．４％、２．６％であり、ベース層シート抵抗に対する電流増幅率の比は、各々０．６８、０．５９、０．６０、０．５７であった。また、ベース層シート抵抗の面内分布の幅は、各々３．２％、４．８％、６．４％、１．４％であった。これらの結果を表１に纏めた。

Figure 0005507975
As shown in FIGS. 6 to 9, the width of the in-plane distribution of the current amplification factor in the example and the comparative examples 1 to 3 is 2.4%, 6.3%, 11.4%, 2 The ratio of the current amplification factor to the base layer sheet resistance was 0.68, 0.59, 0.60, and 0.57, respectively. The width of the in-plane distribution of the base layer sheet resistance was 3.2%, 4.8%, 6.4%, and 1.4%, respectively. These results are summarized in Table 1.
Figure 0005507975

これらの結果は、実施例における電流増幅率（β）の面内分布の幅およびベース層シート抵抗（Ｂ−Ｒｓ）の面内分布の幅が比較例１および比較例２と比べて小さく、ベース層シート抵抗に対する電流増幅率の比（β／Ｂ−Ｒs）が比較例１〜３と比べて大きいことを示している。また、ベース層シート抵抗の分布が小さいほど電流増幅率の分布も小さくなることが分かる。実施例、比較例１および比較例２は、何れもＶ／ＩＩＩが小さな条件で成長されており、温度等の成長条件に敏感に影響されてシート抵抗等の物性値が変動する。よって、比較例１および比較例２では電流増幅率の分布が大きくなっている。しかし、実施例ではＶ／ＩＩＩ比が小さいにも関わらず電流増幅率の分布が小さい。Ｖ／ＩＩＩ比を大きくすると、比較例３のように電流増幅率の面内分布は小さくなる。しかし、ベース層シート抵抗に対する電流増幅率の比（β／Ｂ−Ｒs）が小さい。実施例においては、電流増幅率の面内分布の幅が小さく、かつベース層シート抵抗に対する電流増幅率の比も大きい、すなわち高い電流増幅率が半導体基板の面内にわたって均一に得られることが分かる。   These results indicate that the width of the in-plane distribution of the current amplification factor (β) and the width of the in-plane distribution of the base layer sheet resistance (B-Rs) in the example are smaller than those in Comparative Example 1 and Comparative Example 2, and It shows that the ratio (β / B−Rs) of the current amplification factor to the layer sheet resistance is larger than those of Comparative Examples 1 to 3. It can also be seen that the distribution of the current amplification factor becomes smaller as the distribution of the base layer sheet resistance becomes smaller. In all of Examples, Comparative Example 1 and Comparative Example 2, the V / III is grown under a small condition, and the physical property values such as sheet resistance fluctuate sensitively depending on the growth condition such as temperature. Therefore, in the comparative example 1 and the comparative example 2, the distribution of the current amplification factor is large. However, in the embodiment, the distribution of the current amplification factor is small although the V / III ratio is small. When the V / III ratio is increased, the in-plane distribution of the current amplification factor is reduced as in Comparative Example 3. However, the ratio (β / B−Rs) of the current amplification factor to the base layer sheet resistance is small. In the example, it can be seen that the width of the in-plane distribution of the current amplification factor is small and the ratio of the current amplification factor to the base layer sheet resistance is large, that is, a high current amplification factor can be obtained uniformly over the plane of the semiconductor substrate. .

図１０は、ＴＭＧを原料ガスとする化合物半導体およびＴＥＧを原料ガスとする化合物半導体の各々について、基板中心からの距離が異なる複数の測定位置におけるＰ型キャリア濃度の値を測定位置に対してプロットしたグラフである。キャリア濃度は、ホール効果測定法により測定した。図１１は、ＴＭＧを原料ガスとする化合物半導体およびＴＥＧを原料ガスとする化合物半導体の各々について、基板中心からの距離が異なる複数の測定位置における移動度の値を測定位置に対してプロットしたグラフである。移動度は、ホール効果測定法により測定した。図１０および図１１に示すように、Ｐ型キャリア濃度あるいは移動度の値においても、シート抵抗あるいは電流増幅率の場合と同様に、原料ガスをＴＭＧとする場合および原料ガスをＴＥＧとする場合で相補的な面内分布を示す。よって、物性値としてＰ型キャリア濃度あるいは移動度を選択する場合においても、本発明のアイデアを適用して面内分布を均一に近づけることができる。   FIG. 10 is a plot of P-type carrier concentration values at a plurality of measurement positions at different distances from the substrate center for each of a compound semiconductor using TMG as a source gas and a compound semiconductor using TEG as a source gas. It is a graph. The carrier concentration was measured by the Hall effect measurement method. FIG. 11 is a graph in which mobility values at a plurality of measurement positions at different distances from the substrate center are plotted with respect to the measurement positions for each of a compound semiconductor using TMG as a source gas and a compound semiconductor using TEG as a source gas. It is. The mobility was measured by the Hall effect measurement method. As shown in FIGS. 10 and 11, also in the case of the P-type carrier concentration or the mobility value, the case where the source gas is TMG and the case where the source gas is TEG, as in the case of the sheet resistance or current amplification factor. Complementary in-plane distribution is shown. Therefore, even when the P-type carrier concentration or mobility is selected as the physical property value, the in-plane distribution can be made closer to uniform by applying the idea of the present invention.

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。   The order of execution of each process such as operations, procedures, steps, and stages in the apparatus, system, program, and method shown in the claims, the description, and the drawings is particularly “before” or “prior to”. It should be noted that the output can be realized in any order unless the output of the previous process is used in the subsequent process. Regarding the operation flow in the claims, the description, and the drawings, even if it is described using “first”, “next”, etc. for convenience, it means that it is essential to carry out in this order. It is not a thing.

１００ 半導体基板
１０２ 支持基板
１０４ 第１化合物半導体
１０６ 第２化合物半導体
２００ 半導体基板
２０２ 支持基板
２０４ バッファ層
２０６ サブコレクタ層
２０８ コレクタ層
２１０ ベース層
２１０ａ 第１ベース層
２１０ｂ 第２ベース層
２１２ エミッタ層
２１４ サブエミッタ層
２１６ エミッタコンタクト層
３００ ＨＢＴ
３０２ コレクタ電極
３０４ ベース電極
３０６ エミッタ電極 DESCRIPTION OF SYMBOLS 100 Semiconductor substrate 102 Support substrate 104 1st compound semiconductor 106 2nd compound semiconductor 200 Semiconductor substrate 202 Support substrate 204 Buffer layer 206 Subcollector layer 208 Collector layer 210 Base layer 210a 1st base layer 210b 2nd base layer 212 Emitter layer 214 Sub Emitter layer 216 Emitter contact layer 300 HBT
302 Collector electrode 304 Base electrode 306 Emitter electrode

Claims (11)

シート抵抗の面内分布が互いに異なる第１化合物半導体および第２化合物半導体を積層した積層半導体を含み、
前記積層半導体をバイポーラトランジスタのベースに用いた場合のベースシート抵抗に対する電流増幅率の比が、０．３（Ω／□）−１以上であり、前記積層半導体のシート抵抗の面内分布の幅が４．０％以下である
半導体基板。 A laminated semiconductor in which a first compound semiconductor and a second compound semiconductor having different in-plane sheet resistance distributions are laminated;
When the laminated semiconductor is used as the base of a bipolar transistor, the ratio of the current amplification factor to the base sheet resistance is 0.3 (Ω / □) −1 or more, and the width of the in-plane distribution of the sheet resistance of the laminated semiconductor Is 4.0% or less of a semiconductor substrate. 前記第１化合物半導体および前記第２化合物半導体がＰ型半導体であり、正孔を生成する不純物原子として、ベリリウム、ボロン、炭素、マグネシウムおよび亜鉛から選択された１以上の原子を含有する
請求項１に記載の半導体基板。 Said first compound semiconductor and the second compound semiconductor is a P-type semiconductor, according to claim 1 containing as an impurity atom for generating the hole, beryllium, boron, one or more atoms selected from carbon, magnesium and zinc A semiconductor substrate according to 1. 前記第１化合物半導体および前記第２化合物半導体がＮ型半導体であり、電子を生成する不純物原子として、シリコン、セレン、硫黄およびテルルから選択された１以上の原子を含有する
請求項１に記載の半導体基板。 Said first compound semiconductor and the second compound semiconductor is N-type semiconductor, as the impurity atoms to produce an electronic, silicon, selenium, according to claim 1 containing one or more atoms selected from oxygen, sulfur and tellurium Semiconductor substrate. 前記第１化合物半導体がＡｌｘ１Ｉｎｙ１Ｇａ１−ｘ１−ｙ１Ａｓｚ１Ｐ１−ｚ１（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｘ１＋ｙ１≦１、０≦ｚ１≦１）であり、
前記第２化合物半導体がＡｌｘ２Ｉｎｙ２Ｇａ１−ｘ２−ｙ２Ａｓｚ２Ｐ１−ｚ２（０≦ｘ２≦１、０≦ｙ２≦１、０≦ｘ２＋ｙ２≦１、０≦ｚ２≦１）である
請求項１から請求項３の何れかに記載の半導体基板。 The first compound semiconductor is Al x1 In y1 Ga 1-x1-y1 As z1 P 1-z1 (0 ≦ x1 ≦ 1, 0 ≦ y1 ≦ 1, 0 ≦ x1 + y1 ≦ 1, 0 ≦ z1 ≦ 1),
Wherein said second compound semiconductor is Al x2 In y2 Ga 1-x2 -y2 As z2 P 1-z2 (0 ≦ x2 ≦ 1,0 ≦ y2 ≦ 1,0 ≦ x2 + y2 ≦ 1,0 ≦ z2 ≦ 1) The semiconductor substrate according to any one of claims 1 to 3 . 請求項１から請求項４の何れかに記載の半導体基板における前記積層半導体を活性領域として得られる電子素子
を含む電子デバイス。 Electronic device comprising an electronic device obtained the laminated semiconductor as the active region in the semiconductor substrate according to claims 1 to claim 4. 前記電子素子がバイポーラトランジスタであり、前記積層半導体が前記バイポーラトランジスタのベースである
請求項５に記載の電子デバイス。 The electronic device according to claim 5 , wherein the electronic element is a bipolar transistor, and the stacked semiconductor is a base of the bipolar transistor. 基板の上方に、第１化合物半導体を形成する段階と、
前記第１化合物半導体に接して、第２化合物半導体を形成する段階と、を含み、
前記第１化合物半導体を形成する段階において、ＩＩＩＢ族原料ガスとして、メチル基を有する有機ＩＩＩＢ族元素ガスおよびエチル基を有する有機ＩＩＩＢ族元素ガスから選択された何れか一方の有機ＩＩＩＢ族元素ガスを用い、
前記第２化合物半導体を形成する段階において、ＩＩＩＢ族原料ガスとして、前記一方の有機ＩＩＩＢ族元素ガスとは異なる他方の有機ＩＩＩＢ族元素ガスを用い、
前記第１化合物半導体を形成する段階における形成時間と、前記第２化合物半導体を形成する段階における形成時間とを調整することで、前記第１化合物半導体および前記第２化合物半導体を積層した積層半導体における所定物性値の面内分布の幅を、前記第１化合物半導体における前記所定物性値の面内分布の幅または前記第２化合物半導体における前記所定物性値の面内分布の幅より小さくする
半導体基板の製造方法。 Forming a first compound semiconductor above the substrate;
Forming a second compound semiconductor in contact with the first compound semiconductor,
In the step of forming the first compound semiconductor, an organic group IIIB element gas selected from an organic group IIIB element gas having a methyl group and an organic group IIIB element gas having an ethyl group is used as a group IIIB source gas. Use
In the step of forming the second compound semiconductor, as the group IIIB source gas, the other organic group IIIB element gas different from the one organic group IIIB element gas is used .
In a stacked semiconductor in which the first compound semiconductor and the second compound semiconductor are stacked by adjusting a formation time in the step of forming the first compound semiconductor and a formation time in the step of forming the second compound semiconductor. The width of the in-plane distribution of the predetermined physical property value is smaller than the width of the in-plane distribution of the predetermined physical property value in the first compound semiconductor or the width of the in-plane distribution of the predetermined physical property value in the second compound semiconductor. Production method. 前記所定物性値はシート抵抗であり、
前記シート抵抗の面内分布の幅が４．０％以下になるよう前記第１化合物半導体を形成する段階における形成時間と前記第２化合物半導体を形成する段階における形成時間とを調整する
請求項７に記載の半導体基板の製造方法。 The predetermined physical property value is a sheet resistance,
7. adjusting the formation time in the step of forming the second compound semiconductor and forming time in the step of forming the first compound semiconductor such that the width of the plane distribution of the sheet resistance of less than 4.0% The manufacturing method of the semiconductor substrate as described in any one of. 前記メチル基を有する有機ＩＩＩＢ族元素ガスがトリメチルガリウムであり、
前記エチル基を有する有機ＩＩＩＢ族元素ガスがトリエチルガリウムである
請求項７または請求項８に記載の半導体基板の製造方法。 The organic group IIIB element gas having a methyl group is trimethylgallium,
The method of manufacturing a semiconductor substrate according to claim 7 or claim 8 organic group IIIB element gas is triethyl gallium having the ethyl group. 前記ＩＩＩＢ族原料ガスに対するＶＢ族原料ガスのモル供給比を０．３以上５以下の範囲とする
請求項７から請求項９の何れかに記載の半導体基板の製造方法。 The method of manufacturing a semiconductor substrate according to any one of claims 7 to 9 in a range of 0.3 to 5 molar feed ratio of Group VB source gas for said Group IIIB material gas. 正孔を生成する不純物原子の原料ガスとして、ＣＨｎＸ４−ｎ（ただし、ＸはＦ、Ｃｌ、ＢｒおよびＩから選択された何れかのハロゲン元素であり、Ｘが複数のとき、Ｘは互いに同一でも異なってもよい。また、０≦ｎ≦３である。）を用いる
請求項７から請求項１０の何れかに記載の半導体基板の製造方法。 CH n X 4-n (where X is any halogen element selected from F, Cl, Br and I, and when X is plural, X is X it may be the same or different. also, 0 ≦ n ≦ 3.) the method of manufacturing a semiconductor substrate according to claim 10 claim 7 used.
JP2009264058A 2009-11-19 2009-11-19 Semiconductor substrate, electronic device, and method for manufacturing semiconductor substrate Expired - Fee Related JP5507975B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009264058A JP5507975B2 (en) 2009-11-19 2009-11-19 Semiconductor substrate, electronic device, and method for manufacturing semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009264058A JP5507975B2 (en) 2009-11-19 2009-11-19 Semiconductor substrate, electronic device, and method for manufacturing semiconductor substrate

Publications (2)

Publication Number Publication Date
JP2011108931A JP2011108931A (en) 2011-06-02
JP5507975B2 true JP5507975B2 (en) 2014-05-28

Family

ID=44232084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009264058A Expired - Fee Related JP5507975B2 (en) 2009-11-19 2009-11-19 Semiconductor substrate, electronic device, and method for manufacturing semiconductor substrate

Country Status (1)

Country Link
JP (1) JP5507975B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213329A (en) * 1995-02-03 1996-08-20 Fujitsu Ltd Vapor growth device and vapor growth method
JP2004079574A (en) * 2002-08-09 2004-03-11 Sumitomo Chem Co Ltd Method for manufacturing compound semiconductor wafer, and compound semiconductor device
JP2006351993A (en) * 2005-06-20 2006-12-28 Hitachi Cable Ltd Compound semiconductor wafer

Also Published As

Publication number Publication date
JP2011108931A (en) 2011-06-02

Similar Documents

Publication Publication Date Title
JP5073968B2 (en) Compound semiconductor epitaxial substrate and manufacturing method thereof
WO2009084238A1 (en) Semiconductor substrate, method for manufacturing semiconductor substrate, and electronic device
CN102369597B (en) Semiconductor substrate, manufacturing method therefor, and electronic device
JP5427623B2 (en) Semiconductor substrate manufacturing method and semiconductor substrate
US7576352B2 (en) Method for producing compound semiconductor wafer and compound semiconductor device
JP5507975B2 (en) Semiconductor substrate, electronic device, and method for manufacturing semiconductor substrate
JP4610858B2 (en) Compound semiconductor epitaxial substrate
JP2013219242A (en) Semiconductor thin film and manufacturing method of the same
US9761686B2 (en) Semiconductor wafer, method of producing semiconductor wafer, and heterojunction bipolar transistor
JP3116954B2 (en) Method for growing compound semiconductor thin film
JP2004241676A (en) Method of manufacturing compound semiconductor, semiconductor material, and semiconductor device
WO2023100540A1 (en) Nitride semiconductor substrate and method for producing same
JP5301507B2 (en) Compound semiconductor epitaxial substrate
JP2007235062A (en) Epitaxial wafer, electronic device, and vapor phase epitaxial growth method of iii-v compound semiconductor crystal
JP5543302B2 (en) Compound semiconductor wafer manufacturing method and compound semiconductor device
JP2008277435A (en) Compound semiconductor manufacturing equipment
JP2004241463A (en) Method of vapor depositing compound semiconductor
JP2793239B2 (en) Method for manufacturing compound semiconductor thin film
JP2003303825A (en) Manufacturing method of compound semiconductor wafer, and compound semiconductor device
JP2004079679A (en) Compound semiconductor and bipolar transistor using it
JP2009054787A (en) Method of manufacturing group iii-v compound semiconductor
JP2006351993A (en) Compound semiconductor wafer
JPH11251329A (en) Semiconductor wafer and manufacture thereof
JP2001326187A (en) Iii-v compound semiconductor and method of production
JP2004134548A (en) Method for manufacturing heterojunction bipolar transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140320

R150 Certificate of patent or registration of utility model

Ref document number: 5507975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees