JP5499554B2 - Repair method of printed circuit board pattern - Google Patents
Repair method of printed circuit board pattern Download PDFInfo
- Publication number
- JP5499554B2 JP5499554B2 JP2009178723A JP2009178723A JP5499554B2 JP 5499554 B2 JP5499554 B2 JP 5499554B2 JP 2009178723 A JP2009178723 A JP 2009178723A JP 2009178723 A JP2009178723 A JP 2009178723A JP 5499554 B2 JP5499554 B2 JP 5499554B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- printed circuit
- circuit board
- edge
- conductive foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は、プリント基板パターンのリペア方法に係り、特に、大面積でかつ全面に渡って正確なパターン形成を要するプリント基板に好適な、プリント基板パターンのリペア方法に関する。 The present invention relates to a method for repairing a printed circuit board pattern, and more particularly, to a method for repairing a printed circuit board pattern that is suitable for a printed circuit board that has a large area and requires accurate pattern formation over the entire surface.
プリント基板一般では、近年、導電層パターン形成の高密度化が進んでおり、ライン/スペースのルールを例えば数十μm/数十μmまで微細化させたものが利用可能である。このような微細ルールのプリント基板のひとつの応用先として、放射線検出パネルがある。放射線検出パネルとは、放射線検出装置が備える放射線検出のデバイス本体であり、例えば、プリント基板にアノード電極およびカソード電極のセルをパターン形成技術により2次元配置で複数設けた構成を有する(例えば下記特許文献1参照)。セルを高密度に配することで高解像な放射線入射位置の特定ができる。 In general, the density of conductive layer patterns has been increasing in recent years for printed circuit boards, and it is possible to use a line / space rule that has been reduced to, for example, several tens of micrometers / several tens of micrometers. One application of such a fine rule printed circuit board is a radiation detection panel. The radiation detection panel is a radiation detection device body included in the radiation detection apparatus. For example, the radiation detection panel has a configuration in which a plurality of cells of an anode electrode and a cathode electrode are provided on a printed circuit board in a two-dimensional arrangement by a pattern forming technique (for example, the following patents) Reference 1). The high-resolution radiation incident position can be specified by arranging the cells at high density.
放射線検出装置では、高解像であることとともに、検出面の大面積化(例えば30cm角)に対応することも求められている。よって、放射線検出パネルとしては、大面積でかつその全面に渡って正確なパターン形成がなされたプリント基板である必要がある。これは、大面積の中に1箇所でも正確性の保たれていないパターンによるセルが存在する場合、そのアノード、カソード両電極間に不要な放電が生じ易くなるからである。このような放電は、本来目的とする放射線検出パネルとしての機能を失わせることになる。 A radiation detection apparatus is required to have a high resolution and cope with an increase in area (for example, 30 cm square) of a detection surface. Therefore, the radiation detection panel needs to be a printed circuit board having a large area and an accurate pattern formed over the entire surface. This is because, when there is a cell having a pattern in which accuracy is not maintained even in one place in a large area, unnecessary discharge is likely to occur between the anode and cathode electrodes. Such a discharge loses the function of the intended radiation detection panel.
よって、放射線検出パネルのような用途では、一般の配線基板の場合よりパターン形成の正確性の要求水準は高い。しかも比較的大面積に渡って正確である必要があり、一般の配線基板と同様な仕様による製造では、要求品質に及ばない可能性が生じる。 Therefore, in applications such as radiation detection panels, the required level of pattern formation accuracy is higher than in the case of general wiring boards. Moreover, it is necessary to be accurate over a relatively large area, and there is a possibility that the required quality will not be achieved in the manufacture according to the same specification as that of a general wiring board.
そこで、このような場合、通常のフォトリソグラフィ工程によるパターン形成に続いて、位置(特にエッジ位置)の正確性が劣化して形成されたパターンをレイアウト設計位置通りに修正(リペア)する工程が必要になってくる。パターンのリペア装置に関しては、例えば、下記特許文献2に開示がある。この修正工程においては、パターンをレイアウト設計位置通りに正確に修正することに加えて、その細かな剥離片を確実に回収し基板に付着残りや再付着のないようにすることも重要である。このような事項については同文献には言及がない。
Therefore, in such a case, following the pattern formation by the normal photolithography process, a process of correcting (repairing) the pattern formed with the accuracy of the position (particularly the edge position) in accordance with the layout design position is necessary. It becomes. For example,
本発明は、上記した事情を考慮してなされたもので、リペア位置正確性が高くかつ剥離片の回収性能を高めることが可能な、プリント基板パターンのリペア方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method for repairing a printed circuit board pattern, which has high repair position accuracy and can improve the recovery performance of a peeled piece.
上記の課題を解決するため、本発明の一態様である、プリント基板パターンのリペア方法は、パターン形成された導電箔を表面に有するプリント基板の面をカメラで撮像し、撮像で得られた画像をあらかじめ蓄えられたレイアウト設計パターン情報と比較することにより、修正すべきパターンエッジを特定する工程と、前記特定されたパターンエッジを前記レイアウト設計パターン情報によるパターンに近づけるように、前記プリント基板の前記導電箔に刃先を押し付けかつ寝かせを利かせることにより、該導電箔から分離して剥離片を得る工程と、前記剥離片が生じるごとに、前記プリント基板上の前記刃先を押し付けた領域にエアー吹き付けを行うことなく超音波を照射して前記剥離片を前記プリント基板から遊離させ、加えて該領域付近を陰圧で吸入することにより前記剥離片を回収する工程とを具備する。 In order to solve the above-described problem, a method for repairing a printed circuit board pattern, which is one embodiment of the present invention, captures an image of a surface of a printed circuit board having a patterned conductive foil on the surface, and the image obtained by the imaging. Is compared with the layout design pattern information stored in advance, and the pattern edge to be corrected is specified, and the specified pattern edge is brought close to the pattern based on the layout design pattern information. A process of separating the conductive foil to obtain a peeled piece by pressing the blade edge against the conductive foil and laying it down, and each time the peeled piece is generated, air is blown onto the area where the blade edge is pressed on the printed circuit board. It said release strip is irradiated with ultrasonic waves released from the printed circuit board without performing, in addition with the region The and a step of recovering said release strip by suction in negative pressure.
すなわち、まず、パターン形成された導電箔を表面に有するプリント基板の面をカメラで撮像し、撮像で得られた画像をあらかじめ蓄えられたレイアウト設計パターン情報と比較することにより、修正すべきパターンエッジを特定する。これにより、修正すべきパターンエッジを漏れなく正確に把握できる。 That is, first, the surface of the printed circuit board having the patterned conductive foil on the surface is imaged with a camera, and the image obtained by imaging is compared with the layout design pattern information stored in advance, so that the pattern edge to be corrected Is identified. Thereby, the pattern edge to be corrected can be accurately grasped without omission.
次に、特定されたパターンエッジをレイアウト設計パターン情報によるパターンに近づけるように、プリント基板の導電箔に刃先を押し付けかつ寝かせを利かせることにより、該導電箔から分離して剥離片を得る。このような刃先を用いる修正によれば、導電箔下が例えば樹脂である場合にも、その樹脂に与えるダメージ(副作用)を最小限に抑えることができる。 Next, the blade edge is pressed against the conductive foil of the printed circuit board so that the specified pattern edge is close to the pattern based on the layout design pattern information, and the strip is separated from the conductive foil to obtain a peeling piece. According to the correction using such a blade edge, even when the conductive foil is made of resin, for example, damage (side effects) to the resin can be minimized.
そして、プリント基板上の刃先を押し付けた領域に超音波を照射して剥離片をプリント基板から遊離させ、加えて該領域付近を陰圧で吸入することにより剥離片を回収する。このような剥離片の回収によれば、基板に付着残りや再付着のない確実な剥離片の回収ができる。また、装置をプリント基板に対して非接触とすることも容易であり、やはりプリント基板に対する副作用がほとんどない。以上により、リペア位置正確性が高くかつ剥離片の回収性能を高めることが可能な方法を提供できる。 Then, ultrasonic waves are applied to the area on the printed board where the blade edge is pressed to release the peeled piece from the printed board, and in addition, the peeled piece is collected by sucking in the vicinity of the area with negative pressure. According to such recovery of the peeled piece, it is possible to reliably recover the peeled piece without remaining residue or reattachment to the substrate. Further, it is easy to make the apparatus non-contact with the printed circuit board, and there are almost no side effects on the printed circuit board. As described above, it is possible to provide a method capable of improving the repair position accuracy and improving the recovery performance of the peeled pieces.
本発明によれば、リペア位置正確性が高くかつ剥離片の回収性能を高めることが可能な、プリント基板パターンのリペア方法を提供することができる。 According to the present invention, it is possible to provide a method for repairing a printed circuit board pattern, which has high repair position accuracy and can improve the recovery performance of a peeled piece.
以下では本発明の実施形態を図面を参照しながら説明する。まず、本発明の実施形態である、プリント基板パターンのリペア方法が適用され得るプリント基板について図1を参照して説明する。図1は、このような方法が適用され得る対象の一例である放射線検出パネル用プリント基板の構成を示す上面図である。図1に示すように、この放射線検出パネル用プリント基板1は、絶縁板10、表面導電箔パターン(カソード電極)11、表面導電体パターン(アノード電極)12、裏面導電箔パターン(アノード配線パターン)13を有する。
Embodiments of the present invention will be described below with reference to the drawings. First, a printed circuit board to which a printed circuit board pattern repair method according to an embodiment of the present invention can be applied will be described with reference to FIG. FIG. 1 is a top view showing a configuration of a printed circuit board for a radiation detection panel which is an example of an object to which such a method can be applied. As shown in FIG. 1, the
表面導電体パターン(アノード電極)12は、絶縁板10の片面に表出してグリッド状に配されたそれぞれがほぼ円形のパターンである。そのそれぞれの直径は例えば60μmであり、縦横に例えば各400μmのピッチで配されている。全体で例えば30cm×30cmの領域に例えば約60万個弱ある。
The surface conductor pattern (anode electrode) 12 is a substantially circular pattern that is exposed on one side of the
表面導電箔パターン(カソード電極)11は、絶縁板10の片面に表出して、各表面導電体パターン12からほぼ等間隔で離間して各表面導電体パターン12を取り囲むパターンに形成された層である。その取り囲む直径は例えば250μmであり、図1の図示で各列の縦方向に連続したパターンになっている。
The surface conductive foil pattern (cathode electrode) 11 is a layer formed in a pattern which is exposed on one side of the
絶縁板10は、その表面に、表面導電箔パターン(カソード電極)11を有し、かつ表面導電体パターン(アノード電極)12を表出し、その裏面に、裏面導電箔パターン(アノード配線パターン)13を有する板となっており、厚さは例えば0.07mm〜0.1mmである。またその材質は例えばポリイミドである。
The
各表面導電体パターン(アノード電極)12は、絶縁板10を貫通して形成された導電性のビアとなっており、絶縁板10の裏面側の導電箔パターン(アノード配線パターン)13に電気的接続している。このビア(アノード電極12)は、例えば、金属(銅)のめっきにより形成されたものである。各ビアは、図1の図示で横方向のものが同一の電気的ノードとなるように裏面導電箔パターン(アノード配線パターン)13で電気的導通されている。各裏面導電箔パターン(アノード配線パターン)13の幅は例えば各300μmである。
Each surface conductor pattern (anode electrode) 12 is a conductive via formed through the
以上構成を述べたプリント基板(放射線検出パネル用)1の使用態様を若干述べると、以下である。アノード電極12とカソード電極11との間に電圧を印加しておき、この状態で、その雰囲気に放射線を入射させる。これによりガス粒子励起が生じると、アノード電極12とカソード電極11との間に漏れ電流が流れる。この漏れ電流が生じたアノード電極11およびカソード電極11の位置により、放射線入射位置が検知され得る。
The usage of the printed circuit board (for radiation detection panel) 1 having the above-described configuration will be briefly described below. A voltage is applied between the
印加電圧は、例えば600Vであるが、高電圧にするほど漏れ電流が大きくなり検知し易いので放射線の検出感度を向上することができる。ただし、印加電圧を上げ過ぎると、アノード電極12、カソード電極11間が放電してしまい、放射線検出パネルとして用をなさなくなる。放射線検出パネルとしては、どのアノード電極12とカソード電極11との組についても正確なパターン形成がなされていることを要する。1箇所でも正確性の保たれていないパターンが存在する場合、そのアノード電極12、カソード電極11の両電極間に不要な放電が生じる。
The applied voltage is 600 V, for example, but the higher the voltage, the greater the leakage current and the easier it is to detect, so that the radiation detection sensitivity can be improved. However, if the applied voltage is increased too much, the gap between the
次に、本発明の実施形態である、プリント基板パターンのリペア方法について以下説明する。まず、図2を参照して、修正すべきパターンエッジを特定する工程について説明する。図1を参照して説明したように、プリント基板として放射線検出パネルのような用途では、一般の配線基板の場合よりパターン形成の正確性の要求水準が高くなる。しかも比較的大面積に渡って正確である必要があり、一般の配線基板と同様な仕様による製造では、要求品質に及ばない状態が生じ易い。以下、プリント基板として上記の放射線検出パネル用のものを例として説明する。ただし、プリント基板パターンのリペア方法という意味では、この方法を一般の配線基板の場合に適用できないわけではない。 Next, a method for repairing a printed circuit board pattern, which is an embodiment of the present invention, will be described below. First, with reference to FIG. 2, the process of specifying the pattern edge to be corrected will be described. As described with reference to FIG. 1, in applications such as radiation detection panels as printed boards, the required level of pattern formation accuracy is higher than in the case of general wiring boards. In addition, it is necessary to be accurate over a relatively large area, and in the manufacture based on the same specifications as those of a general wiring board, a state that does not reach the required quality is likely to occur. Hereinafter, an example of the printed circuit board for the radiation detection panel will be described. However, in the sense of a method for repairing a printed circuit board pattern, this method cannot be applied to a general wiring board.
図2に示すように、プリント基板1は、カメラ(例えばCCDカメラ)21によりその上面が撮像される。撮像で得られた画像情報は、情報処理部22に在る比較部22bに送られる。情報処理部22には、レイアウト設計パターン情報記憶部22aがあり、ここにプリント基板1のレイアウト設計パターン情報が蓄えられている。比較部22bでは、カメラ21から送られた画像情報が、レイアウト設計パターン情報記憶部22aに蓄えられた情報と比較され、この比較によりプリント基板1上において必要な修正すべきパターンエッジが特定される。この特定で得られた位置の情報は、修正位置情報記憶部22cに記憶される。以上のような構成により、修正すべきパターンエッジを漏れなく正確に把握できる。
As shown in FIG. 2, the upper surface of the printed
図3は、修正すべきパターンエッジの判定についての説明図である。図3においては図1で使用した符号が同一のものを示すため使われている。図3に示すように、アノード電極12周りのカソード電極11を撮像している場合には、カソード電極11の、設計によるエッジと実際のエッジとの位置の違いを、すべてのアノード電極12周りについて撮像位置を変えながら刻々と検出する。エッジ位置の違い(図で矢印で表示)が所定のスレッショルド以上である場合には、そのエッジの位置を修正すべきパターンエッジとして判定し、その位置を記憶する。例えば、図3で左側矢印のようなエッジの違いがある場合は、これを修正すべきエッジと判定し、右側矢印程度のエッジの違いの場合は修正すべきエッジとは判定しない。
FIG. 3 is an explanatory diagram for determining a pattern edge to be corrected. In FIG. 3, the reference numerals used in FIG. 1 are used to indicate the same thing. As shown in FIG. 3, when imaging the
なお、実際のパターンがそのレイアウト設計パターンと異なって形成される大きな要因は、パターン形成に使用するフォトリソグラフィ工程において、露光時にその光学マスク上や光学マスクとレジストとの間にほこりなどの異物が付着し、この異物により陰影が生じてレジストに露光がされてしまうためと考えられる。プリント基板1としてパターンの微細度は数十μmのライン/スペースであるため、この寸法レベルのごく小さな異物でも形成されるパターンの正確性に影響を与える。過度の場合は、パターン同士がブリッジして形成されている場合もあり得る。
Note that the major factor that causes the actual pattern to be formed differently from the layout design pattern is that dust or other foreign matters are formed on the optical mask or between the optical mask and the resist during exposure in the photolithography process used for pattern formation. This is thought to be due to adhesion and exposure of the resist due to this foreign matter. Since the fineness of the pattern of the printed
図4は、図3に示したものとは異なる、修正すべきパターンエッジの判定についての説明図である。図4においても図1で使用した符号が同一のものを示すため使われている。図4に示すように、カソード電極11と隣のカソード電極11との間を撮像している場合には、特に、それらがブリッジしている場合を検出、判定し、これを修正する。カソード電極11と隣のカソード電極11との間には高い電圧が印加されないため、エッジ位置が設計位置とずれていてもブリッジに至らない程度であれば、許容できるためである。
FIG. 4 is an explanatory diagram regarding determination of a pattern edge to be corrected, which is different from that shown in FIG. Also in FIG. 4, the same reference numerals used in FIG. 1 are used to indicate the same thing. As shown in FIG. 4, when an image is taken between the
より具体的には、カソード電極11間における、設計によるエッジと実際のエッジとの位置の違いを、撮像位置を変えながら刻々と検出する。そして、カソード電極11間がブリッジしている場合には、そのエッジの位置を修正すべきパターンエッジとして判定し、その位置を記憶する。
More specifically, the difference in position between the designed edge and the actual edge between the
次に図5は、本発明の実施形態である、プリント基板パターンのリペア方法のうちの、導電箔から分離して剥離片を得る工程を示す態様図である。図5(a)は、図3に対応する上面からの図示、図5(b)は、図5(a)におけるA−Aa位置における矢視方向の断面を示す図である。図5に示すように、特定された修正すべきパターンエッジについては、レイアウト設計パターン情報によるパターンに修正されるように、修正針31の刃先が押し付けられる。場合によっては刃先位置を少しずつずらせて複数回修正針31の刃先を押し付けることにより、パターン11のうちの余分な部分は、剥離片として残りの正常なパターン11から切り離される。
Next, FIG. 5 is an aspect view showing a process of separating the conductive foil and obtaining a peeled piece in the printed circuit board pattern repair method according to the embodiment of the present invention. 5A is a view from the top corresponding to FIG. 3, and FIG. 5B is a view showing a cross-section in the direction of the arrow at the position A-Aa in FIG. 5A. As shown in FIG. 5, with respect to the specified pattern edge to be corrected, the cutting edge of the
修正針31は、その先端断面形状が例えば矩形状になっており、そのサイズは例えば5μm×30μmである。根元に行くに従い徐々に太くなり断面が円となるような形状になっており、剛性確保のため例えばステンレス鋼(他にはチタン鋼を使える)でできている。修正針31をパターン11に押し付ける力は、パターン11を切断するのに適当な力、例えば、3gf〜20gfの範囲で加減して決定する。このような修正針31によるパターン11の修正は、パターン11下の絶縁板10が例えばポリイミドのような樹脂である場合にも、その樹脂に与えるダメージを最小限に抑えることができる。このような利点は、高温を生じるレーザ加工では得られない。
The
図6は、修正針31に寝かせを利かせる効果の説明図である。修正針31は、剥離片11aが絶縁板10から剥離しやすいように、図示するように、修正針31の刃先をパターン11上に押し付けるときに、その根元の側を、あるべきパターン11の側に少し寝かせると好ましい。このようにすれば、剥離片11aを絶縁板10から確実に離脱できる。寝かせの程度は、絶縁板10からの剥離片11aの離脱を促すように、20度以内程度の範囲で加減して決定する。
FIG. 6 is an explanatory diagram of the effect of putting the
図5、図6に示した工程は、修正位置情報記憶部22cに記憶された情報を例えばモニタ上に映出して、これを見ながら修正針31を人の手で直接操って行うことができるが、機械化も可能である。すなわち、第1に修正針31を押し付ける位置の設定を行い(修正位置情報記憶部22cに記憶された情報を利用する)、第2に所定の力で修正針31をパターン11上に押し付けさらに修正針31に所定角度の寝かせを利かせる。なお、図5、図6の説明は、図4に示した箇所でのパターン11の修正の場合も同様である。
The processes shown in FIGS. 5 and 6 can be performed by directly displaying the information stored in the correction position
次に図7は、本発明の実施形態である、プリント基板パターンのリペア方法のうちの、剥離片を回収する工程を示す態様図である。図7において、すでに説明した図に登場のものと同一のものには同一符号を付してある。 Next, FIG. 7 is an aspect view showing a process of collecting the peeled pieces in the printed circuit board pattern repair method according to the embodiment of the present invention. In FIG. 7, the same reference numerals are given to the same components as those appearing in the already described drawings.
プリント基板パターンのリペアにおいては、剥離片11aをいかに漏れなくプリント基板1上から除去するかが非常に重要である。このためよく知られた方法として、エアーをプリント基板1上に吹き付ける方法があるが、この場合、ごく小さな剥離片11aは空気中に舞い、その雰囲気を汚染する。このような汚染された空気に曝されているプリント基板1上には剥離片11aが再び付着する可能性も大きい。また、エアーの吹き付けの角度等によっては剥離片11aがプリント基板1上に付着したままになることもあり得る。
In repairing the printed circuit board pattern, it is very important to remove the peeling piece 11a from the printed
図7に示した方法によればこのような欠点はなくなる。すなわち、まず、超音波発生器41により剥離片11a付近に超音波410を照射する。超音波410のエネルギーにより剥離片11aは非常に確実に絶縁板10上から遊離する。そして、吸引部42により陰圧を発生し、吸引口42aから吸引部42内に空気流420を発生させ、これにより剥離片11aを吸入、回収する。このような回収を、剥離片11aが生じるごとに行えば雰囲気が汚染源となることはなくなる。よって、剥離片11aの付着残りや再付着のない確実な剥離片の回収が実現する。また、回収装置としても、これをプリント基板1から非接触とすることが容易であり、やはりプリント基板1に対する副作用がほとんどない。
Such a drawback is eliminated by the method shown in FIG. That is, first, an
図7に示した工程のみを行うには、既成の装置として、「超音波クリーナーUVU−F型((株)伸興製)」を利用することが可能である。好ましくは、図5、図6に示した工程を行う装置に組み込むようにこれと同じ機能部を設ければ、リペア効率が向上する。 In order to perform only the process shown in FIG. 7, “ultrasonic cleaner UVU-F type (manufactured by Shinko Co., Ltd.)” can be used as an existing apparatus. Preferably, if the same functional unit is provided so as to be incorporated in an apparatus for performing the steps shown in FIGS. 5 and 6, the repair efficiency is improved.
1…プリント基板(放射線検出パネル向け)、10…絶縁板、11…表面導電箔パターン(カソード電極)、11a…剥離片、12…表面導電体パターン(アノード電極)、13…裏面導電箔パターン(アノード配線パターン)、21…カメラ、22…情報処理部、22a…レイアウト設計パターン記憶部、22b…比較部、22c…修正位置情報記憶部、31…修正針、41…超音波発生部、42…吸引部、42a…吸引口、410…超音波、420…空気流。
DESCRIPTION OF
Claims (1)
前記特定されたパターンエッジを前記レイアウト設計パターン情報によるパターンに近づけるように、前記プリント基板の前記導電箔に刃先を押し付けかつ寝かせを利かせることにより、該導電箔から分離して剥離片を得る工程と、
前記剥離片が生じるごとに、前記プリント基板上の前記刃先を押し付けた領域にエアー吹き付けを行うことなく超音波を照射して前記剥離片を前記プリント基板から遊離させ、加えて該領域付近を陰圧で吸入することにより前記剥離片を回収する工程と
を具備することを特徴とする、プリント基板パターンのリペア方法。 A process of identifying a pattern edge to be corrected by imaging a surface of a printed circuit board having a patterned conductive foil on the surface with a camera and comparing the image obtained by the imaging with layout design pattern information stored in advance. When,
A step of separating the conductive foil from the conductive foil to obtain a peeled piece by pressing the blade edge against the conductive foil of the printed circuit board so as to bring the identified pattern edge closer to the pattern based on the layout design pattern information. When,
Each time the peel piece is generated, the area on the printed circuit board pressed against the blade edge is irradiated with ultrasonic waves without air blowing to release the peel piece from the printed circuit board, and in addition, the area near the area is shaded. A method of repairing a printed circuit board pattern, comprising: a step of collecting the peeled piece by inhalation under pressure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009178723A JP5499554B2 (en) | 2009-07-31 | 2009-07-31 | Repair method of printed circuit board pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009178723A JP5499554B2 (en) | 2009-07-31 | 2009-07-31 | Repair method of printed circuit board pattern |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011035094A JP2011035094A (en) | 2011-02-17 |
JP5499554B2 true JP5499554B2 (en) | 2014-05-21 |
Family
ID=43763892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009178723A Expired - Fee Related JP5499554B2 (en) | 2009-07-31 | 2009-07-31 | Repair method of printed circuit board pattern |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5499554B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6187803B2 (en) * | 2013-03-26 | 2017-08-30 | 日本電気株式会社 | Printed wiring material removing device, printed wiring device, and printed wiring method |
CN117610478B (en) * | 2024-01-24 | 2024-03-22 | 上海合见工业软件集团有限公司 | Method for recovering design diagram, electronic equipment and storage medium |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0440566U (en) * | 1990-08-04 | 1992-04-07 | ||
JPH04261089A (en) * | 1990-12-25 | 1992-09-17 | Mitsubishi Electric Corp | Cutting device for conductor of wiring pattern |
JPH0521933A (en) * | 1991-07-16 | 1993-01-29 | Fujitsu Ltd | Thin-film substrate correction device |
JPH06169149A (en) * | 1992-06-04 | 1994-06-14 | Fujitsu Ltd | Device and method for correcting board |
JPH05343833A (en) * | 1992-06-10 | 1993-12-24 | Fujitsu Ltd | Cutting apparatus of wiring pattern |
JPH0645730A (en) * | 1992-07-23 | 1994-02-18 | Fujitsu Ltd | Pattern correcting device of printed substrate |
JPH06209169A (en) * | 1993-01-11 | 1994-07-26 | Hitachi Ltd | Multilayer circuit wiring board having circuit correction function, its circuit correction method and electronic circuit device |
JPH0786722A (en) * | 1993-09-14 | 1995-03-31 | Hitachi Ltd | Automatic pattern corrector |
JPH07131137A (en) * | 1993-10-29 | 1995-05-19 | Hitachi Ltd | Apparatus and method for correcting wiring board |
JP3375732B2 (en) * | 1994-06-07 | 2003-02-10 | 株式会社日立製作所 | Method of forming thin film wiring |
JPH08316613A (en) * | 1995-05-15 | 1996-11-29 | Nec Miyagi Ltd | Cutting apparatus for printed circuit board |
JP5076823B2 (en) * | 2007-11-14 | 2012-11-21 | 大日本印刷株式会社 | Wiring board defect repair method |
-
2009
- 2009-07-31 JP JP2009178723A patent/JP5499554B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011035094A (en) | 2011-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5148876B2 (en) | Screen printing machine | |
JP5603744B2 (en) | Suspension board with circuit and manufacturing method thereof | |
JP5471051B2 (en) | Radiation detector using gas amplification and method for manufacturing radiation detector | |
CN109890128A (en) | Circuit board defective products scraps identification method | |
JP5048843B2 (en) | Manufacturing method of solar cell | |
US8318240B2 (en) | Method and apparatus to remove a segment of a thin film solar cell structure for efficiency improvement | |
JP5499554B2 (en) | Repair method of printed circuit board pattern | |
JP2007019385A (en) | Manufacturing method of semiconductor chip | |
TWI404223B (en) | Method for manufacturing solar battery | |
JP2011056666A (en) | Squeegee and squeegee assembling object | |
CN111239590B (en) | Method and device for positioning electrostatic damage of chip | |
WO2018079657A1 (en) | Solar cell inspection method and inspection device, method for manufacturing solar cell, method for manufacturing solar cell module, inspection program, and storage medium | |
JP5242338B2 (en) | Solar cell module manufacturing method and solar cell module manufacturing apparatus | |
JP2004317255A (en) | Method for manufacturing split probe | |
CN103203977B (en) | Preparation method with the electroforming web plate of anchor point | |
JPWO2010052884A1 (en) | Solar cell manufacturing method and manufacturing apparatus | |
JP2010002391A (en) | Contact probe and method of forming the same | |
KR101169455B1 (en) | Fabrication method for a solar cell | |
TW201005977A (en) | Method and apparatus for manufacturing solar battery | |
CN111770640A (en) | Etching and silk removing method for SE (selective emitter) non-mesh screen visual inspection | |
JP4959738B2 (en) | Solar cell module manufacturing method and solar cell module manufacturing apparatus | |
JP2011017695A (en) | Radiation detector and radiation detection method | |
JP5530191B2 (en) | Electrical test probe and manufacturing method thereof, and electrical connection device and manufacturing method thereof | |
TWI558573B (en) | Printing screen and solar cell | |
JP4631033B2 (en) | Method for manufacturing photoelectric conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130708 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131219 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5499554 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |