JP2007019385A - Manufacturing method of semiconductor chip - Google Patents

Manufacturing method of semiconductor chip Download PDF

Info

Publication number
JP2007019385A
JP2007019385A JP2005201535A JP2005201535A JP2007019385A JP 2007019385 A JP2007019385 A JP 2007019385A JP 2005201535 A JP2005201535 A JP 2005201535A JP 2005201535 A JP2005201535 A JP 2005201535A JP 2007019385 A JP2007019385 A JP 2007019385A
Authority
JP
Japan
Prior art keywords
mask
semiconductor
semiconductor wafer
manufacturing
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005201535A
Other languages
Japanese (ja)
Other versions
JP4333649B2 (en
Inventor
Hiroshi Haji
宏 土師
Kiyoshi Arita
潔 有田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005201535A priority Critical patent/JP4333649B2/en
Publication of JP2007019385A publication Critical patent/JP2007019385A/en
Application granted granted Critical
Publication of JP4333649B2 publication Critical patent/JP4333649B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of semiconductor chips by which degrading of a processing yield caused by degrading of flexural strength is prevented in manufacturing of the semiconductor chips using plasma dicing. <P>SOLUTION: The manufacturing method of the semiconductor chips for manufacturing the semiconductor chips 1d by dividing a semiconductor wafer by each semiconductor device forms a mask for masking an area divided by a street line, thereafter carries out mask inspection for detecting the defect of the mask. Then, the method carries out plasma dicing to semiconductor wafers judged to be successful in the mask inspection. Regarding semiconductor wafers judged to be unsuccessful, the method removes a defective mask and thereafter forms a mask again to prevent a failure caused by carrying out plasma dicing using a mask comprising a defect. Thus, degradation is prevented in a processing yield caused by degrading of flexural strength. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、複数の半導体装置が形成された半導体ウェハを個々の半導体ウェハに分割して半導体チップを製造する半導体チップの製造方法に関するものである。   The present invention relates to a semiconductor chip manufacturing method for manufacturing a semiconductor chip by dividing a semiconductor wafer on which a plurality of semiconductor devices are formed into individual semiconductor wafers.

電子機器の基板などに実装される半導体チップは、ウェハ状態で回路パターン形成が行われた半導体装置を個片に切り出すことにより製造される。近年、半導体装置の薄化によりウェハ状態の半導体装置の取り扱い難度が増大したのに伴い、半導体ウェハを切断して個片の半導体装置毎に分割するダイシングを、プラズマエッチングによって行うプラズマダイシングが用いられるようになっている(例えば特許文献1参照)。   A semiconductor chip mounted on a substrate of an electronic device or the like is manufactured by cutting out a semiconductor device on which a circuit pattern is formed in a wafer state. 2. Description of the Related Art In recent years, with the increasing difficulty in handling wafer-state semiconductor devices due to thinning of semiconductor devices, plasma dicing is used in which dicing is performed by plasma etching to divide a semiconductor wafer into individual semiconductor devices. (See, for example, Patent Document 1).

プラズマダイシングは、格子目状の分割位置を示すストリートライン以外の部位をレジスト膜によってマスキングした状態でプラズマエッチングすることにより、ストリートラインに沿って半導体ウェハを切断するものである。このプラズマダイシングに先だって行われるマスク形成は、予め機械的な研磨によって薄化された回路形成面の裏面にレジスト膜を形成し、このレジスト膜のストリートラインに相当する範囲をフォトリソグラフィーやレーザ加工などによって選択的に除去することによって行われる。
特開2004−172364号公報
In the plasma dicing, the semiconductor wafer is cut along the street lines by performing plasma etching in a state where portions other than the street lines indicating the lattice-shaped division positions are masked with a resist film. The mask formation performed prior to the plasma dicing is performed by forming a resist film on the back surface of the circuit formation surface that has been thinned by mechanical polishing in advance, and photolithography, laser processing, etc. This is done by removing selectively.
JP 2004-172364 A

しかしながら、上記従来技術に示すプラズマダイシングにおいては、形成されたマスクの種々の欠陥に起因して、ダイシング後の半導体チップの抗折強度が低下する不具合が生じる場合があった。すなわち、マスク形成は薄化のための機械研磨時に生じた微細な研磨痕が存在する研磨面を対象として行われるため、レジスト膜形成時において微細な研磨粉がストリートライン上に残留したり、またはフォトリソグラフィーによるマスクパターン形成時にこれらの異物の存在によってピンホールを誘発するような不具合が生じる場合がある。   However, in the plasma dicing shown in the above prior art, there is a case in which the bending strength of the semiconductor chip after dicing is lowered due to various defects of the formed mask. That is, since the mask formation is performed on a polished surface where fine polishing marks generated during mechanical polishing for thinning are present, fine polishing powder remains on the street line at the time of resist film formation, or When a mask pattern is formed by photolithography, the presence of these foreign substances may cause a problem that induces a pinhole.

そしてこのようなマスクに欠陥を含んだ状態でプラズマダイシングが行われると、ストリートラインが正常な形状で除去されずにダイシングエッジに切り欠きや突出部が存在した状態のまま半導体ウェハが切断されるエッジ不良や、マスクのピンホール部分の半導体ウェハがプラズマによってエッチングされて貫通孔が生じる致命的な欠陥が生じる。このように、従来のプラズマダイシングを用いた半導体チップの製造方法においては、マスクの欠陥に起因してダイシング後の半導体チップの抗折強度の低下によって加工歩留まりが低下するという問題点があった。   When plasma dicing is performed in a state where such a mask includes a defect, the semiconductor wafer is cut in a state where notches and protrusions exist on the dicing edge without removing the street lines in a normal shape. Edge defects and fatal defects in which the semiconductor wafer in the pinhole portion of the mask is etched by plasma and a through hole is generated. As described above, the conventional method of manufacturing a semiconductor chip using plasma dicing has a problem in that the processing yield is reduced due to a reduction in the bending strength of the semiconductor chip after dicing due to a mask defect.

そこで本発明は、プラズマダイシングを用いた半導体チップの製造において、抗折強度の低下による加工歩留まりの低下を防止することができる半導体チップの製造方法を提供することを目的とする。   Therefore, an object of the present invention is to provide a method for manufacturing a semiconductor chip that can prevent a reduction in processing yield due to a decrease in bending strength in the manufacture of a semiconductor chip using plasma dicing.

請求項1記載の半導体チップの製造方法は、ストリートラインによって区画された複数の領域のそれぞれに半導体装置が形成された半導体ウェハを個々の半導体装置毎に分割して半導体チップを製造する半導体チップの製造方法であって、半導体ウェハの半導体装置形成面側に保護シートを貼り付ける保護シート貼付工程と、前記保護シートを貼り付けた半導体ウェハの裏面側を研磨して半導体ウェハを薄くする裏面研磨工程と、前記裏面研磨
工程の後、前記複数の領域を覆うマスクを半導体ウェハの裏面に形成するマスク形成工程と、前記マスクの欠陥を検査するマスク検査工程と、前記マスク検査工程において合格と判定された半導体ウェハを対象として、前記マスクが形成された表面からプラズマを照射して前記半導体ウェハにおいて前記マスクで覆われていない部分を除去することによりこの半導体ウェハを個々の半導体装置毎に複数の半導体チップに分割するプラズマダイシング工程と、前記プラズマダイシング工程の後に前記マスクを除去するマスク除去工程と、分割された半導体チップと前記保護シートとを分離する分離工程とを含む。
The semiconductor chip manufacturing method according to claim 1, wherein a semiconductor wafer is manufactured by dividing a semiconductor wafer in which a semiconductor device is formed in each of a plurality of regions partitioned by street lines into individual semiconductor devices. A manufacturing method, a protective sheet attaching step of attaching a protective sheet to a semiconductor device forming surface side of a semiconductor wafer, and a back polishing step of thinning the semiconductor wafer by polishing the back side of the semiconductor wafer attached with the protective sheet And after the back surface polishing step, a mask forming step for forming a mask covering the plurality of regions on the back surface of the semiconductor wafer, a mask inspection step for inspecting defects of the mask, and a pass in the mask inspection step. The semiconductor wafer is irradiated with plasma from the surface on which the mask is formed. A plasma dicing step of dividing the semiconductor wafer into a plurality of semiconductor chips for each semiconductor device by removing a portion not covered with the mask, and a mask removal step of removing the mask after the plasma dicing step; And a separation step of separating the divided semiconductor chip and the protective sheet.

本発明によれば、ストリートラインによって区画された領域を覆うマスクを形成した後にこのマスクの欠陥を検査し、マスク検査において合格と判定された半導体ウェハを対象としてプラズマダイシングを実行することにより、欠陥を含んだマスクによってプラズマダイシングを行うことに起因する不具合を防止し、抗折強度の低下などによる加工歩留まりの低下を防止することができる。   According to the present invention, after forming a mask covering the area partitioned by the street line, the defect of the mask is inspected, and plasma dicing is performed on the semiconductor wafer determined to be acceptable in the mask inspection, thereby Therefore, it is possible to prevent problems caused by performing plasma dicing using a mask containing, and to prevent a decrease in processing yield due to a decrease in bending strength.

(実施の形態1)
図1は本発明の実施の形態1の半導体チップの製造方法のフロー図、図2、図3,図4,図5は本発明の実施の形態1の半導体チップの製造方法の工程説明図、図6は本発明の実施の形態1の半導体チップの製造過程におけるマスク欠陥の説明図である。
(Embodiment 1)
FIG. 1 is a flowchart of a semiconductor chip manufacturing method according to the first embodiment of the present invention. FIGS. 2, 3, 4, and 5 are process explanatory diagrams of the semiconductor chip manufacturing method according to the first embodiment of the present invention. FIG. 6 is an explanatory diagram of mask defects in the manufacturing process of the semiconductor chip according to the first embodiment of the present invention.

まず半導体チップの製造方法について、図1,図2に沿って各図を参照しながら説明する。この半導体チップの製造方法は、分割位置を示すストリートラインによって区画された複数の領域のそれぞれに半導体装置が形成された半導体ウェハを、個々の半導体装置毎に分割して半導体チップを製造するものである。   First, a method for manufacturing a semiconductor chip will be described with reference to FIGS. This semiconductor chip manufacturing method manufactures a semiconductor chip by dividing a semiconductor wafer in which a semiconductor device is formed in each of a plurality of regions partitioned by street lines indicating division positions into individual semiconductor devices. is there.

図1において、まず半導体ウェハに機械研磨時の保護用のシートを貼り付ける保護シート貼り付け工程が実行される(ST1)。すなわち、図2(a)に示すように、半導体ウェハ1の半導体装置形成面1a側に剥離可能な保護シート2を貼付ける。次いで、ウェハ裏面研磨工程が実行される(ST2)。すなわち、図3に示すように、半導体ウェハ1を保護シート2側を下面にした姿勢でチャックテーブル6に載置する。   In FIG. 1, first, a protective sheet attaching step of attaching a protective sheet for mechanical polishing to a semiconductor wafer is performed (ST1). That is, as shown to Fig.2 (a), the protective sheet 2 which can be peeled on the semiconductor device formation surface 1a side of the semiconductor wafer 1 is affixed. Next, a wafer back surface polishing step is executed (ST2). That is, as shown in FIG. 3, the semiconductor wafer 1 is placed on the chuck table 6 with the protective sheet 2 side facing down.

そして保護シート2を貼り付けた半導体ウェハ1の裏面側を研磨ヘッド7によって機械研磨して、半導体ウェハ1を薄化する。これにより、当初約750μmの厚みの半導体ウェハ1は、図2(b)に示すように、60μm程度の厚みtまで薄化される。このウェハ裏面研磨においては、研磨面1bにはマイクロクラックを含む加工変質層1cが生成するため、これを除去する加工変質層除去工程がプラズマエッチングによって行われる(ST3)。   Then, the back side of the semiconductor wafer 1 to which the protective sheet 2 is attached is mechanically polished by the polishing head 7 to thin the semiconductor wafer 1. As a result, the semiconductor wafer 1 initially having a thickness of about 750 μm is thinned to a thickness t of about 60 μm, as shown in FIG. In this wafer backside polishing, a work-affected layer 1c containing microcracks is generated on the polished surface 1b, and therefore a work-affected layer removal step for removing this is performed by plasma etching (ST3).

図4は、このプラズマエッチングのために用いられるドライエッチング装置10の構成を示している。図4において、真空チャンバ11の内部は減圧雰囲気下でプラズマ処理を行う処理室12となっており、真空排気装置15を駆動することにより、処理室12の内部はプラズマ処理のための圧力まで減圧される。処理室12の内部には、高周波電極13およびシャワー電極14が上下対向して配設されている。高周波電極13の上面には、処理対象の半導体ウェハ1が保護シート2を下面側にして載置される。   FIG. 4 shows the configuration of the dry etching apparatus 10 used for this plasma etching. In FIG. 4, the inside of the vacuum chamber 11 is a processing chamber 12 that performs plasma processing under a reduced pressure atmosphere, and the inside of the processing chamber 12 is reduced to a pressure for plasma processing by driving the vacuum exhaust device 15. Is done. Inside the processing chamber 12, a high-frequency electrode 13 and a shower electrode 14 are disposed so as to face each other. On the upper surface of the high-frequency electrode 13, the semiconductor wafer 1 to be processed is placed with the protective sheet 2 on the lower surface side.

高周波電極13には高周波電源装置16が電気的に接続されている。シャワー電極14は接地部18に接地されており、高周波電源装置16を駆動することによって高周波電極13とシャワー電極14との間には高周波電圧が印加される。シャワー電極14の下面には、複数のガス噴出孔14aが開口しており、ガス噴出孔14aはフッ素系のプラズマ処
理用ガスを供給するガス供給部17に接続されている。
A high frequency power supply device 16 is electrically connected to the high frequency electrode 13. The shower electrode 14 is grounded to the ground portion 18, and a high frequency voltage is applied between the high frequency electrode 13 and the shower electrode 14 by driving the high frequency power supply device 16. A plurality of gas ejection holes 14 a are opened on the lower surface of the shower electrode 14, and the gas ejection holes 14 a are connected to a gas supply unit 17 that supplies a fluorine-based plasma processing gas.

プラズマ処理に際しては、まず高周波電極13上に半導体ウェハ1を載置し、処理室12内を真空排気装置15によって真空排気しながらガス供給部17によって処理室12内にフッ素系のプラズマ発生用ガス(ここでは六フッ化硫黄(SF6)とヘリウムの混合ガス)を半導体ウェハ1に対して吹き付け、この状態で高周波電極13とシャワー電極14との間に高周波電圧を印加する。これによりフッ素系ガスがプラズマ化することによるフッ素ラジカルやイオンが発生し、このフッ素ラジカルの化学作用と加速されたイオンの物理作用によりプラズマエッチングが行われる。   In the plasma processing, first, the semiconductor wafer 1 is placed on the high-frequency electrode 13, and a fluorine-based plasma generating gas is introduced into the processing chamber 12 by the gas supply unit 17 while the processing chamber 12 is evacuated by the vacuum exhaust device 15. (Here, a mixed gas of sulfur hexafluoride (SF6) and helium) is sprayed onto the semiconductor wafer 1, and a high frequency voltage is applied between the high frequency electrode 13 and the shower electrode 14 in this state. As a result, fluorine radicals and ions are generated by turning the fluorine-based gas into plasma, and plasma etching is performed by the chemical action of the fluorine radicals and the physical action of the accelerated ions.

すなわち、半導体ウェハ1の表面にプラズマが照射されることにより、図2(c)に示すように、微細なマイクロクラックを含む加工変質層1cが除去される。なおこの加工変質層除去工程は必須工程ではないが、抗折強度を確保する上では、本実施の形態1に示すように、加工変質層除去工程をマスク形成工程の前に行うことが望ましい。また、本実施の形態では加工変質層除去工程をプラズマエッチングで行う例で説明しているが、ケミカルメカニカルポリッシング等の代替技術を用いてもよい。   That is, when the surface of the semiconductor wafer 1 is irradiated with plasma, the work-affected layer 1c including fine microcracks is removed as shown in FIG. Note that this work-affected layer removal step is not an essential step, but it is desirable to perform the work-affected layer removal step before the mask formation step as shown in the first embodiment in order to ensure the bending strength. In the present embodiment, an example in which the work-affected layer removal step is performed by plasma etching is described, but alternative techniques such as chemical mechanical polishing may be used.

次に、マスク形成工程が実行される(ST4)。すなわち、裏面研磨工程の後、機械研磨面には5〜20μm程度の厚みのレジスト膜が、樹脂膜貼付けやスピンコートによる樹脂塗布などの方法によって形成される。次いで、レジスト膜において個々の半導体チップを区画するストリートラインに対応した部分のみを、フォトリソグラフィーやレーザ加工などの方法によって除去する。これにより、図2(d)に示すように、プラズマダイシングのためのマスク、すなわちストリートライン3aによって区画された領域を覆うマスク3が半導体ウェハ1の裏面に形成される。   Next, a mask formation process is performed (ST4). That is, after the back surface polishing step, a resist film having a thickness of about 5 to 20 μm is formed on the mechanically polished surface by a method such as resin film sticking or resin coating by spin coating. Next, only the portions corresponding to the street lines defining the individual semiconductor chips in the resist film are removed by a method such as photolithography or laser processing. As a result, as shown in FIG. 2D, a mask for plasma dicing, that is, a mask 3 covering a region partitioned by the street lines 3 a is formed on the back surface of the semiconductor wafer 1.

この後、マスク形成後の半導体ウェハ1を対象としてマスク検査が実行される(ST5)。図5はこのマスク検査に使用される検査装置の例を示しており、図5(a)は画像認識によって、また図5(b)は、レーザ変位計を用いた3次元計測によってそれぞれマスクの欠陥を検出する例を示している。すなわち、図5(a)に示す例では、検査テーブル20に載置された半導体ウェハ1をカメラ21によって撮像し、撮像結果を画像認識装置21によって認識処理することにより、欠陥を画像パターンとして検出する。また図5(b)に示す例では、レーザ変位計23の検出点を半導体ウェハ1の表面で縦横方向に走査させることにより、欠陥を上下方向の変位パターンとして検出する。   Thereafter, a mask inspection is performed on the semiconductor wafer 1 after the mask formation (ST5). FIG. 5 shows an example of an inspection apparatus used for this mask inspection. FIG. 5 (a) shows the mask by image recognition, and FIG. 5 (b) shows the mask by three-dimensional measurement using a laser displacement meter. An example of detecting a defect is shown. That is, in the example shown in FIG. 5A, the semiconductor wafer 1 placed on the inspection table 20 is imaged by the camera 21, and the imaging result is recognized by the image recognition device 21, thereby detecting a defect as an image pattern. To do. In the example shown in FIG. 5B, the detection point of the laser displacement meter 23 is scanned in the vertical and horizontal directions on the surface of the semiconductor wafer 1 to detect the defect as a vertical displacement pattern.

図6はマスク検査によって検出される欠陥の例を示している。矢印aは裏面研磨時の研磨粉などがストリートライン3a上に残留する異物を示しており、矢印bはストリートライン3aを介して分離されているべきマスク3を部分的に連結するブリッジを、矢印c、dはストリートライン3aのエッジが部分的に凹または凸形状となっているエッジ不良を、また矢印dはマスク3の内部に貫通孔の状態で存在するピンホールを示している。そして(ST5)のマスク検査工程においては、上述のピンホール、マスクのエッジ形状、ストリートライン3aに位置する異物のうちの少なくとも1つの欠陥を検査する。   FIG. 6 shows an example of defects detected by mask inspection. An arrow a indicates a foreign substance in which polishing powder or the like during back surface polishing remains on the street line 3a, and an arrow b indicates a bridge that partially connects the mask 3 that should be separated through the street line 3a. c and d indicate edge defects in which the edge of the street line 3a is partially concave or convex, and the arrow d indicates a pinhole existing in the form of a through-hole in the mask 3. In the mask inspection step (ST5), at least one defect is inspected among the above-described pinhole, mask edge shape, and foreign matter located on the street line 3a.

ストリートライン3a上の異物やブリッジ、エッジ不良が存在した状態のままプラズマダイシングが行われると、ダイシング後の半導体チップのエッジには、これらの不良形状に倣ったエッジ欠陥が形成されることとなり、半導体チップの抗折強度を大きく低下させる要因となる。またピンホールが存在したままプラズマダイシングを行うと、半導体チップにピンホールと同じ形状で穴が貫通するという致命的な欠陥となる。マスク検査は、このような欠陥がマスクに存在したままプラズマダイシングを実行することによる無駄を防止するために行われるものである。   When plasma dicing is performed with foreign matter, bridges, and edge defects on the street line 3a, edge defects that follow these defective shapes are formed on the edges of the semiconductor chip after dicing, This is a factor that greatly reduces the bending strength of the semiconductor chip. Further, if the plasma dicing is performed with the pinholes existing, it becomes a fatal defect that the holes penetrate the semiconductor chip in the same shape as the pinholes. The mask inspection is performed in order to prevent waste due to performing plasma dicing while such a defect exists in the mask.

マスク検査後にはマスク検査の結果の合否判定が行われる(ST6)。ここで上述のような欠陥が検出された半導体ウェハ1は不合格と判定され、これら不合格と判定された半導体ウェハを対象として、マスク3を除去する不良マスク除去工程がプラズマによるアッシングによって実行される(ST7)。このプラズマアッシングにおいては、酸素ガスをプラズマ発生用ガスとして用いたプラズマ処理によって、マスクを構成するレジスト膜をアッシング(灰化)によって除去する。そして不良マスク除去後の半導体ウェハ1は(ST4)に送られて再度マスク形成が実行され、これ以降の通常工程に復帰する。   After the mask inspection, pass / fail judgment of the result of the mask inspection is performed (ST6). Here, the semiconductor wafer 1 in which the above-described defects are detected is determined to be rejected, and a defective mask removing process for removing the mask 3 is executed by ashing using plasma for the semiconductor wafer determined to be rejected. (ST7). In this plasma ashing, the resist film constituting the mask is removed by ashing (ashing) by plasma processing using oxygen gas as a plasma generating gas. Then, the semiconductor wafer 1 after removal of the defective mask is sent to (ST4), mask formation is performed again, and the subsequent normal process is resumed.

(ST6)にてマスク検査が合格と判定された半導体ウェハ1については、プラズマダイシング工程が実行される(ST8)。ここでは図4に示すドライエッチング装置10を用い、マスク3が形成された表面から半導体ウェハ1にプラズマを照射する。これにより、半導体ウェハ1においてマスク3で覆われていないストリートライン3aの部分がフッ素ラジカルの化学作用と加速されたイオンの物理作用によって除去される。そして図2(e)に示すように、半導体ウェハ1の全厚みを貫通するダイシング溝1dを形成することにより、半導体ウェハ1を個々の半導体装置毎に複数の半導体チップ1eに分割する。   A plasma dicing process is performed for the semiconductor wafer 1 in which the mask inspection is determined to pass in (ST6) (ST8). Here, using the dry etching apparatus 10 shown in FIG. 4, the semiconductor wafer 1 is irradiated with plasma from the surface on which the mask 3 is formed. Thereby, the portion of the street line 3a not covered with the mask 3 in the semiconductor wafer 1 is removed by the chemical action of fluorine radicals and the physical action of accelerated ions. Then, as shown in FIG. 2E, by forming a dicing groove 1d that penetrates the entire thickness of the semiconductor wafer 1, the semiconductor wafer 1 is divided into a plurality of semiconductor chips 1e for each individual semiconductor device.

次いでマスク除去工程が実行され、図2(f)に示すように、マスク3が各半導体チップ1eから除去される(ST9)。このマスク除去は、(ST7)と同様に、プラズマによるアッシングまたは機械研磨によって行われる。機械研磨によってマスクを除去した場合には、この機械研磨によって半導体チップ1eの裏面に形成された加工変質層をプラズマエッチングまたはケミカルメカニカルポリッシングなどの方法によって除去することが望ましい。   Next, a mask removal step is performed, and the mask 3 is removed from each semiconductor chip 1e as shown in FIG. 2 (f) (ST9). This mask removal is performed by plasma ashing or mechanical polishing, as in (ST7). When the mask is removed by mechanical polishing, it is desirable to remove the work-affected layer formed on the back surface of the semiconductor chip 1e by this mechanical polishing by a method such as plasma etching or chemical mechanical polishing.

この後、保護シート除去とダイシングシートの貼付が行われる(ST10)。すなわち半導体チップ1eは保護シート2に貼り付けられた状態のまま、ウェハリング5に展張されたダイシングシート4に転写される。そして複数の半導体チップ1eをダイシングシート4に貼着した状態で、分割された複数の半導体チップ1eと保護シート2とを分離する(分離工程)。これにより、図2(g)に示すように、半導体チップ1eは半導体装置形成面1aを上向きにして裏面側をダイシングシート4に保持された状態となる。   Thereafter, the protective sheet is removed and the dicing sheet is pasted (ST10). That is, the semiconductor chip 1 e is transferred to the dicing sheet 4 spread on the wafer ring 5 while being attached to the protective sheet 2. And the some semiconductor chip 1e divided | segmented and the protection sheet 2 are isolate | separated in the state which stuck the some semiconductor chip 1e to the dicing sheet 4 (separation process). As a result, as shown in FIG. 2G, the semiconductor chip 1e is held by the dicing sheet 4 with the semiconductor device forming surface 1a facing upward.

(実施の形態2)
図7は本発明の実施の形態2の半導体チップの製造方法のフロー図、図8は本発明の実施の形態2の半導体チップの製造方法の工程説明図である。本実施の形態2は、図1に示す半導体チップの製造方法のフローにおいては、プラズマ処理によるアッシングによって行っていた不良マスク除去工程(ST7)において、半導体ウェハ1の裏面を研磨して不良マスクを除去するようにしたものである。
(Embodiment 2)
FIG. 7 is a flowchart of the method for manufacturing a semiconductor chip according to the second embodiment of the present invention, and FIG. 8 is a process explanatory diagram of the method for manufacturing a semiconductor chip according to the second embodiment of the present invention. In the second embodiment, in the flow of the semiconductor chip manufacturing method shown in FIG. 1, in the defective mask removing step (ST7) performed by ashing by plasma processing, the back surface of the semiconductor wafer 1 is polished to form a defective mask. It is intended to be removed.

図7において、(ST11)〜(ST16)、(ST19)〜(ST21)は、図1に示す(ST1)〜(ST6)、(ST8)〜(ST10)とそれぞれ同一内容である。ここに示す例では、(ST16)において不合格と判定され、不良マスクを有する半導体ウェハを対象として、機械研磨による不良マスク除去が実行される(ST17)。   7, (ST11) to (ST16) and (ST19) to (ST21) have the same contents as (ST1) to (ST6) and (ST8) to (ST10) shown in FIG. In the example shown here, it is determined to be unacceptable in (ST16), and defective mask removal by mechanical polishing is executed for a semiconductor wafer having a defective mask (ST17).

すなわち図8に示すように、マスク形成後の半導体ウェハ1が貼り付けられた保護シート2はチャックテーブル25上に載置され、半導体ウェハ1の上面を覆うマスク3は、研磨ヘッド26によって機械的に除去される。このとき、マスク3とともに半導体チップ1eも部分的に機械研磨されることにより、半導体ウェハ1の機械研磨面1fに形成された加工変質層は、加工変質層除去工程(ST18)において、プラズマエッチングまたはケミカルメカニカルポリッシングなどの方法によって除去される。そしてこの後、不良マスクが除去された半導体ウェハ1は、(ST14)に戻って再度マスク形成が実行され、これ以降の通常工程に復帰する。   That is, as shown in FIG. 8, the protective sheet 2 to which the semiconductor wafer 1 after the mask formation is attached is placed on the chuck table 25, and the mask 3 covering the upper surface of the semiconductor wafer 1 is mechanically moved by the polishing head 26. Removed. At this time, the semiconductor chip 1e is partially mechanically polished together with the mask 3, so that the work-affected layer formed on the mechanically polished surface 1f of the semiconductor wafer 1 is plasma etched or removed in the work-affected layer removal step (ST18). It is removed by a method such as chemical mechanical polishing. After that, the semiconductor wafer 1 from which the defective mask has been removed returns to (ST14), is subjected to mask formation again, and returns to the normal process thereafter.

上記説明したように、本発明の半導体チップの製造方法は、薄型の半導体ウェハを対象としてダイシングをプラズマエッチングによって行う工程において、半導体ウェハにストリートラインによって区画された領域を覆うマスクを形成した後にこのマスクの欠陥を検出するためのマスク検査を行い、マスク検査において合格と判定された半導体ウェハのみを対象としてプラズマダイシングを実行するようにしたものである。   As described above, in the semiconductor chip manufacturing method of the present invention, in a step of performing dicing by plasma etching on a thin semiconductor wafer, a mask covering a region partitioned by street lines is formed on the semiconductor wafer. A mask inspection for detecting a defect of the mask is performed, and plasma dicing is executed only for a semiconductor wafer determined to be acceptable in the mask inspection.

半導体装置の製造工程におけるフォトリソグラフィー用の各種のマスクは、一般に0.1μmオーダーの微細パターンが高密度で形成された精密マスクであるため、可能性として存在するマスクの欠陥を検査によって検出することは実際上不可能である。このため、従来より欠陥検出を対象としてマスクを検査するという発想は、現実的な課題を解決するための手段としては全くなかった。   Various masks for photolithography in the manufacturing process of a semiconductor device are generally precision masks in which fine patterns on the order of 0.1 μm are formed at high density, so that possible mask defects are detected by inspection. Is practically impossible. For this reason, the idea of inspecting a mask for defect detection has never been used as a means for solving a practical problem.

ところが、プラズマダイシングに用いられるマスクは、単に半導体ウェハの分割のためのストリートラインが数〜数十μmオーダーで形成されるのみの単純なパターンであることから、検査によって欠陥を検出することが比較的容易である。本発明は、半導体ウェハをプラズマ処理によって分割するプラズマダイシングにおける課題解決の過程において、前述のように画像認識やレーザを用いた3次元計測によってマスクの欠陥を検出するための有効な検査が簡便に実行可能であるということに想到した結果に基づいてなされたものである。   However, the mask used for plasma dicing is a simple pattern in which street lines for dividing a semiconductor wafer are simply formed on the order of several to several tens of micrometers. Easy. According to the present invention, in the process of solving the problem in plasma dicing in which a semiconductor wafer is divided by plasma processing, an effective inspection for detecting a mask defect by image recognition or three-dimensional measurement using a laser as described above is simplified. It was made on the basis of the result of the idea that it was feasible.

そしてこのようなマスク検査を実行することにより、欠陥を含んだマスクによってプラズマダイシングを行うことに起因する不具合を防止し、抗折強度の低下などによる加工歩留まりの低下を有効且つ簡便な方法で防止することができる。   By performing such mask inspection, problems caused by performing plasma dicing with a mask containing defects can be prevented, and reduction in processing yield due to reduction in bending strength can be prevented by an effective and simple method. can do.

本発明の半導体チップの製造方法は、抗折強度の低下などによる加工歩留まりの低下を防止することができるという利点を有し、複数の半導体装置が形成された半導体ウェハを個々の半導体装置に分割して半導体チップを製造する分野に有用である。   The method of manufacturing a semiconductor chip according to the present invention has an advantage that it is possible to prevent a decrease in processing yield due to a decrease in bending strength, and a semiconductor wafer formed with a plurality of semiconductor devices is divided into individual semiconductor devices. Thus, it is useful in the field of manufacturing semiconductor chips.

本発明の実施の形態1の半導体チップの製造方法のフロー図The flowchart of the manufacturing method of the semiconductor chip of Embodiment 1 of this invention 本発明の実施の形態1の半導体チップの製造方法の工程説明図Process explanatory drawing of the manufacturing method of the semiconductor chip of Embodiment 1 of this invention 本発明の実施の形態1の半導体チップの製造方法の工程説明図Process explanatory drawing of the manufacturing method of the semiconductor chip of Embodiment 1 of this invention 本発明の実施の形態1の半導体チップの製造方法の工程説明図Process explanatory drawing of the manufacturing method of the semiconductor chip of Embodiment 1 of this invention 本発明の実施の形態1の半導体チップの製造方法の工程説明図Process explanatory drawing of the manufacturing method of the semiconductor chip of Embodiment 1 of this invention 本発明の実施の形態1の半導体チップの製造過程におけるマスク欠陥の説明図Explanatory drawing of the mask defect in the manufacturing process of the semiconductor chip of Embodiment 1 of this invention 本発明の実施の形態2の半導体チップの製造方法のフロー図Flowchart of semiconductor chip manufacturing method of Embodiment 2 of the present invention 本発明の実施の形態2の半導体チップの製造方法の工程説明図Process explanatory drawing of the manufacturing method of the semiconductor chip of Embodiment 2 of this invention

符号の説明Explanation of symbols

1 半導体ウェハ
1a 半導体装置形成面
1e 半導体チップ
2 保護シート
3 マスク
3a ストリートライン
10 ドライエッチング装置
DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 1a Semiconductor device formation surface 1e Semiconductor chip 2 Protection sheet 3 Mask 3a Street line 10 Dry etching apparatus

Claims (9)

ストリートラインによって区画された複数の領域のそれぞれに半導体装置が形成された半導体ウェハを個々の半導体装置毎に分割して半導体チップを製造する半導体チップの製造方法であって、
半導体ウェハの半導体装置形成面側に保護シートを貼り付ける保護シート貼付工程と、前記保護シートを貼り付けた半導体ウェハの裏面側を研磨して半導体ウェハを薄くする裏面研磨工程と、前記裏面研磨工程の後、前記複数の領域を覆うマスクを半導体ウェハの裏面に形成するマスク形成工程と、前記マスクの欠陥を検査するマスク検査工程と、前記マスク検査工程において合格と判定された半導体ウェハを対象として、前記マスクが形成された表面からプラズマを照射して前記半導体ウェハにおいて前記マスクで覆われていない部分を除去することによりこの半導体ウェハを個々の半導体装置毎に複数の半導体チップに分割するプラズマダイシング工程と、前記プラズマダイシング工程の後に前記マスクを除去するマスク除去工程と、分割された半導体チップと前記保護シートとを分離する分離工程とを含むことを特徴とする半導体チップの製造方法。
A semiconductor chip manufacturing method for manufacturing a semiconductor chip by dividing a semiconductor wafer in which a semiconductor device is formed in each of a plurality of regions partitioned by street lines into individual semiconductor devices,
A protective sheet attaching step for attaching a protective sheet to the semiconductor device forming surface side of the semiconductor wafer, a back surface polishing step for thinning the semiconductor wafer by polishing the back surface side of the semiconductor wafer attached with the protective sheet, and the back surface polishing step Thereafter, a mask forming step for forming a mask covering the plurality of regions on the back surface of the semiconductor wafer, a mask inspection step for inspecting a defect of the mask, and a semiconductor wafer determined to pass in the mask inspection step are targeted. Plasma dicing which divides this semiconductor wafer into a plurality of semiconductor chips for each individual semiconductor device by irradiating plasma from the surface where the mask is formed and removing a portion of the semiconductor wafer which is not covered with the mask A mask removing step of removing the mask after the plasma dicing step; The method of manufacturing a semiconductor chip, characterized in that it comprises a separation step of separating the semiconductor chip and the protective sheets.
前記マスク検査工程において、前記半導体装置形成面に開口するマスクのピンホール、マスクのエッジ形状、前記ストリートラインに位置する異物のうち少なくとも1つの欠陥を検査することを特徴とする請求項1記載の半導体チップの製造方法。   2. The mask inspection step, wherein at least one defect is inspected among a pinhole of a mask opened on the semiconductor device formation surface, an edge shape of the mask, and a foreign substance located on the street line. Semiconductor chip manufacturing method. 前記マスク検査工程において不合格と判定された半導体ウェハを対象として、前記マスクを除去する不良マスク除去工程を行い、その後前記マスク形成工程以降の各工程を実行することを特徴とする請求項1または2記載の半導体チップの製造方法。   The defective mask removing step for removing the mask is performed on a semiconductor wafer determined to be unacceptable in the mask inspection step, and then each step after the mask forming step is performed. 3. A method for producing a semiconductor chip according to 2. 前記不良マスク除去工程において、プラズマによるアッシングによりマスクを除去することを特徴とする請求項3記載の半導体チップの製造方法。   4. The method of manufacturing a semiconductor chip according to claim 3, wherein, in the defective mask removing step, the mask is removed by ashing using plasma. 前記不良マスク除去工程において、前記半導体ウェハの裏面を研磨して不良マスクを除去することを特徴とする請求項3記載の半導体チップの製造方法。   4. The method of manufacturing a semiconductor chip according to claim 3, wherein the defective mask is removed by polishing the back surface of the semiconductor wafer in the defective mask removing step. 前記不良マスク除去工程において、前記半導体ウェハの裏面を研磨して不良マスクを除去した後、この研磨によって半導体ウェハの裏面に形成された加工変質層を除去することを特徴とする請求項3記載の半導体チップの製造方法。   4. The defect mask removal step, wherein after the defective mask is removed by polishing the back surface of the semiconductor wafer, the work-affected layer formed on the back surface of the semiconductor wafer is removed by this polishing. Semiconductor chip manufacturing method. 前記裏面研磨工程によって前記半導体ウェハの裏面に形成された加工変質層を除去する加工変質層除去工程を、前記マスク形成工程の前に行うことを特徴とする請求項1乃至6のいずれかに記載の半導体チップの製造方法。   The process-affected layer removal step for removing the process-affected layer formed on the back surface of the semiconductor wafer by the back-side polishing step is performed before the mask formation step. Semiconductor chip manufacturing method. 前記マスク除去工程において、プラズマによるアッシングによりマスクを除去することを特徴とする請求項1乃至7のいずれかに記載の半導体チップの製造方法。   8. The method of manufacturing a semiconductor chip according to claim 1, wherein the mask is removed by ashing using plasma in the mask removing step. 前記マスク除去工程において、前記半導体ウェハの裏面を研磨してマスクを除去した後、この研磨によって半導体チップの裏面に形成された加工変質層を除去することを特徴とする請求項1乃至7のいずれかに記載の半導体チップの製造方法。
8. The mask removal step, wherein after removing the mask by polishing the back surface of the semiconductor wafer, the work-affected layer formed on the back surface of the semiconductor chip is removed by this polishing. A method for manufacturing a semiconductor chip according to claim 1.
JP2005201535A 2005-07-11 2005-07-11 Manufacturing method of semiconductor chip Active JP4333649B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005201535A JP4333649B2 (en) 2005-07-11 2005-07-11 Manufacturing method of semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005201535A JP4333649B2 (en) 2005-07-11 2005-07-11 Manufacturing method of semiconductor chip

Publications (2)

Publication Number Publication Date
JP2007019385A true JP2007019385A (en) 2007-01-25
JP4333649B2 JP4333649B2 (en) 2009-09-16

Family

ID=37756250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005201535A Active JP4333649B2 (en) 2005-07-11 2005-07-11 Manufacturing method of semiconductor chip

Country Status (1)

Country Link
JP (1) JP4333649B2 (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008221416A (en) * 2007-03-14 2008-09-25 Okamoto Machine Tool Works Ltd Monitoring equipment and method of semiconductor substrate in polishing stage
JP2009283753A (en) * 2008-05-23 2009-12-03 Disco Abrasive Syst Ltd Laser processing method and laser processing device for wafer
KR20170094301A (en) 2015-03-13 2017-08-17 후루카와 덴키 고교 가부시키가이샤 Semiconductor wafer processing method, semiconductor chip, and surface protection tape
WO2017170438A1 (en) 2016-03-31 2017-10-05 古河電気工業株式会社 Mask integrated-type surface protection tape
KR20180020951A (en) 2015-11-09 2018-02-28 후루카와 덴키 고교 가부시키가이샤 Surface protective film with integrated mask
KR20180021672A (en) 2015-11-09 2018-03-05 후루카와 덴키 고교 가부시키가이샤 Mask-integrated surface protection tape
JP2018056178A (en) * 2016-09-26 2018-04-05 パナソニックIpマネジメント株式会社 Method for manufacturing element chip
WO2018181475A1 (en) 2017-03-31 2018-10-04 古河電気工業株式会社 Mask-integrated surface protective tape with release liner
JP6429982B1 (en) * 2017-12-05 2018-11-28 古河電気工業株式会社 Mask-integrated surface protection tape
KR20190021447A (en) 2017-02-24 2019-03-05 후루카와 덴키 고교 가부시키가이샤 Mask-integrated surface protection tape and method of manufacturing semiconductor chip using the same
KR20190034653A (en) 2016-08-29 2019-04-02 후루카와 덴키 고교 가부시키가이샤 Mask-integrated surface protection tape
KR20190051000A (en) 2017-10-18 2019-05-14 후루카와 덴키 고교 가부시키가이샤 Mask material for plasma dicing, mask-integrated surface protection tape and method for manufacturing semiconductor chip
WO2019093338A1 (en) 2017-11-09 2019-05-16 古河電気工業株式会社 Method for producing semiconductor chips
KR20190057326A (en) 2017-11-09 2019-05-28 후루카와 덴키 고교 가부시키가이샤 Method of manufacturing semiconductor chip
US10307866B2 (en) 2015-11-09 2019-06-04 Furukawa Electric Co., Ltd. Method of producing semiconductor chip, and mask-integrated surface protective tape used therein
WO2019187478A1 (en) 2018-03-28 2019-10-03 古河電気工業株式会社 Semiconductor chip production method and surface protection tape
JP2020088177A (en) * 2018-11-26 2020-06-04 株式会社ディスコ Wafer processing method
US10699933B2 (en) 2015-03-13 2020-06-30 Furukawa Electric Co., Ltd. Wafer-fixing tape, method of processing a semiconductor wafer, and semiconductor chip

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008221416A (en) * 2007-03-14 2008-09-25 Okamoto Machine Tool Works Ltd Monitoring equipment and method of semiconductor substrate in polishing stage
JP2009283753A (en) * 2008-05-23 2009-12-03 Disco Abrasive Syst Ltd Laser processing method and laser processing device for wafer
US10418267B2 (en) 2015-03-13 2019-09-17 Furukawa Electric Co., Ltd. Method of processing a semiconductor wafer, semiconductor chip, and surface protective tape
KR20170094301A (en) 2015-03-13 2017-08-17 후루카와 덴키 고교 가부시키가이샤 Semiconductor wafer processing method, semiconductor chip, and surface protection tape
US10699933B2 (en) 2015-03-13 2020-06-30 Furukawa Electric Co., Ltd. Wafer-fixing tape, method of processing a semiconductor wafer, and semiconductor chip
KR102070031B1 (en) 2015-03-13 2020-01-29 후루카와 덴키 고교 가부시키가이샤 Semiconductor wafer processing method, semiconductor chip, and surface protection tape
US10916439B2 (en) 2015-11-09 2021-02-09 Furukawa Electric Co., Ltd. Mask-integrated surface protective film
US10307866B2 (en) 2015-11-09 2019-06-04 Furukawa Electric Co., Ltd. Method of producing semiconductor chip, and mask-integrated surface protective tape used therein
KR20180021672A (en) 2015-11-09 2018-03-05 후루카와 덴키 고교 가부시키가이샤 Mask-integrated surface protection tape
KR20180020951A (en) 2015-11-09 2018-02-28 후루카와 덴키 고교 가부시키가이샤 Surface protective film with integrated mask
US11707804B2 (en) 2015-11-09 2023-07-25 Furukawa Electric Co., Ltd. Mask-integrated surface protective tape
US11056388B2 (en) 2016-03-31 2021-07-06 Furukawa Electric Co., Ltd. Mask-integrated surface protective tape
CN108713240B (en) * 2016-03-31 2023-08-11 古河电气工业株式会社 Mask-integrated surface protective tape
CN108713240A (en) * 2016-03-31 2018-10-26 古河电气工业株式会社 The one-piece type surface protection band of mask
KR20180132620A (en) 2016-03-31 2018-12-12 후루카와 덴키 고교 가부시키가이샤 Mask-integrated surface protection tape
WO2017170438A1 (en) 2016-03-31 2017-10-05 古河電気工業株式会社 Mask integrated-type surface protection tape
US10971387B2 (en) 2016-08-29 2021-04-06 Furukawa Electric Co., Ltd. Mask-integrated surface protective tape
KR20190034653A (en) 2016-08-29 2019-04-02 후루카와 덴키 고교 가부시키가이샤 Mask-integrated surface protection tape
JP2018056178A (en) * 2016-09-26 2018-04-05 パナソニックIpマネジメント株式会社 Method for manufacturing element chip
US11862504B2 (en) 2017-02-24 2024-01-02 Furukawa Electric Co., Ltd. Mask-integrated surface protective tape, and method of producing a semiconductor chip using the same
KR20200108508A (en) 2017-02-24 2020-09-18 후루카와 덴키 고교 가부시키가이샤 Mask-integrated surface protection tape and method for producing semiconductor chip using same
KR20190021447A (en) 2017-02-24 2019-03-05 후루카와 덴키 고교 가부시키가이샤 Mask-integrated surface protection tape and method of manufacturing semiconductor chip using the same
US11282736B2 (en) 2017-03-31 2022-03-22 Furukawa Electric Co., Ltd. Mask-integrated surface protective tape with release liner
KR20190098247A (en) 2017-03-31 2019-08-21 후루카와 덴키 고교 가부시키가이샤 Mask integrated surface protection tape with release liner
WO2018181475A1 (en) 2017-03-31 2018-10-04 古河電気工業株式会社 Mask-integrated surface protective tape with release liner
US11437243B2 (en) 2017-10-18 2022-09-06 Furukawa Electric Co., Ltd. Mask material for plasma dicing, mask-integrated surface protective tape and method of producing semiconductor chip
KR20190051000A (en) 2017-10-18 2019-05-14 후루카와 덴키 고교 가부시키가이샤 Mask material for plasma dicing, mask-integrated surface protection tape and method for manufacturing semiconductor chip
KR20190057326A (en) 2017-11-09 2019-05-28 후루카와 덴키 고교 가부시키가이샤 Method of manufacturing semiconductor chip
US10916441B2 (en) 2017-11-09 2021-02-09 Furukawa Electric Co., Ltd. Method for producing semiconductor chips
WO2019093338A1 (en) 2017-11-09 2019-05-16 古河電気工業株式会社 Method for producing semiconductor chips
KR20190071816A (en) 2017-11-09 2019-06-24 후루카와 덴키 고교 가부시키가이샤 Method of manufacturing semiconductor chip
JP2019102710A (en) * 2017-12-05 2019-06-24 古河電気工業株式会社 Mask-integrated surface protection tape
JP6429982B1 (en) * 2017-12-05 2018-11-28 古河電気工業株式会社 Mask-integrated surface protection tape
KR20190117677A (en) 2018-03-28 2019-10-16 후루카와 덴키 고교 가부시키가이샤 Method for manufacturing semiconductor chip, surface protection tape
WO2019187478A1 (en) 2018-03-28 2019-10-03 古河電気工業株式会社 Semiconductor chip production method and surface protection tape
JP7042667B2 (en) 2018-03-28 2022-03-28 古河電気工業株式会社 Manufacturing method of semiconductor chip
KR102391661B1 (en) * 2018-03-28 2022-04-27 후루카와 덴키 고교 가부시키가이샤 Semiconductor chip manufacturing method, surface protection tape
US11171032B2 (en) 2018-03-28 2021-11-09 Furukawa Electric Co., Ltd. Semiconductor chip production method and surface protection tape
JP2019176021A (en) * 2018-03-28 2019-10-10 古河電気工業株式会社 Manufacturing method of semiconductor chip, surface protective tape
CN110546739B (en) * 2018-03-28 2023-11-24 古河电气工业株式会社 Method for manufacturing semiconductor chip and surface protection tape
CN110546739A (en) * 2018-03-28 2019-12-06 古河电气工业株式会社 Method for manufacturing semiconductor chip, surface protection tape
JP2020088177A (en) * 2018-11-26 2020-06-04 株式会社ディスコ Wafer processing method

Also Published As

Publication number Publication date
JP4333649B2 (en) 2009-09-16

Similar Documents

Publication Publication Date Title
JP4333649B2 (en) Manufacturing method of semiconductor chip
US7678670B2 (en) TEG removing method in manufacturing method for semiconductor chips
JP4285455B2 (en) Manufacturing method of semiconductor chip
US6803247B2 (en) Method for dividing semiconductor wafer
CN103035571B (en) For the method for testing of semiconductor device
US7989803B2 (en) Manufacturing method for semiconductor chips and semiconductor wafer
US20040137700A1 (en) Method for dividing semiconductor wafer
TWI708300B (en) Wafer processing method
US10811458B2 (en) Method of processing wafer
US20180096892A1 (en) Device wafer processing method
US20060276006A1 (en) Method of segmenting a wafer
KR20090124928A (en) Wafer dividing method
US20180015569A1 (en) Chip and method of manufacturing chips
CN106571315A (en) Method for detecting quality of photoresist
JP2007249142A (en) Method for correcting black defect in chrome mask by using atomic force microscope microprocessing device
JP2006105946A (en) Surface inspection apparatus and method
JP7486379B2 (en) Laser processing method and chip manufacturing method
JP2009147057A (en) Method and device for evaluating watermark
JP7138297B2 (en) Element chip manufacturing method
US9588417B2 (en) Photomask pellicle
TW202335064A (en) Wafer processing method
CN117594529A (en) Wafer processing method
JP2013247175A (en) Semiconductor device manufacturing method and semiconductor device
KR20100074493A (en) Dummy wafer and preparation method thereof
JP2003229386A (en) Method for machining semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090615

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4333649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4