JP5488161B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP5488161B2 JP5488161B2 JP2010099335A JP2010099335A JP5488161B2 JP 5488161 B2 JP5488161 B2 JP 5488161B2 JP 2010099335 A JP2010099335 A JP 2010099335A JP 2010099335 A JP2010099335 A JP 2010099335A JP 5488161 B2 JP5488161 B2 JP 5488161B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- semiconductor element
- setting value
- circuit
- voltage detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
- General Induction Heating (AREA)
Description
本発明は、出力に共振コンデンサと誘導加熱負荷を接続し、出力電圧に対し、出力電流を遅れ位相で運転する電力変換装置に使用する半導体素子の保護回路に関する。 The present invention relates to a protection circuit for a semiconductor element used in a power conversion device in which a resonant capacitor and an induction heating load are connected to an output and an output current is operated in a delayed phase with respect to an output voltage.
図3に、背景技術を説明するための回路図を、図4にその動作波形図を示す。最初に、図3に示す回路図について説明する。
直流電源8を直流入力とした電力変換器7は、直流コンデンサ7e、ダイオードが逆並列接続されたIGBT7a〜7dにより構成された単相矩形波出力電圧形インバータである。その出力には、共振コンデンサ9とインダクタンス成分10aと抵抗成分10bからなる誘導加熱負荷10が接続され、全体で共振回路を構成している。ここで、図示しない制御回路から出力された周波数指令値がパルス生成回路11に入力され、制御信号が生成される。制御信号はゲート駆動回路12に入力され、その出力は、電力変換器7のIGBT7a〜7dのゲートに入力される。
FIG. 3 shows a circuit diagram for explaining the background art, and FIG. 4 shows an operation waveform diagram thereof. First, the circuit diagram shown in FIG. 3 will be described.
The
図4に示すように、電力変換器7 の出力電圧Vo は矩形波であるが、その出力には共振回路が接続されているため、その共振曲線の共振点付近の出力周波数で運転している時、出カ電流Ioは、正弦波に近い波形となる。また、共振点より高い出力周波数で運転しているため、出力電圧Vo に対し、出力電流Io は遅れ位相となる。
As shown in FIG. 4, the output voltage Vo of the
正常な動作状態である遅れ位相での運転期間のA点でゲート信号G7a、G7dをオフすると、IGBT7a、7dの両端電圧V7a、V7dが立ち上がり、IGBTに流れている電流I7a、I7dはIGBT7a、7dからIGBT7b、7cに転流する。転流後の電流I7a、I7cの極性は負であるので、フリーホイール(還流)ダイオードに流れているが、出力に接続されている共振回路により、徐々に電流が減少して、極性が正となった後電流が増加する。
ここで、A 点からある一定時間(上下アームの短絡を防止するための待ち時間、以下デッドタイムと言う)後のフリーホイールダイオードに流れている期間のB 点で.ゲート信号G7b、G7cをオンすることで、電流はフリーホイールダイオードからIGBTにスムーズに切替わる。
When the gate signals G7a and G7d are turned off at the point A of the operation period in the delayed phase which is a normal operating state, the voltages V7a and V7d across the IGBTs 7a and 7d rise, and the currents I7a and I7d flowing through the IGBTs are the IGBTs 7a and 7d. To the IGBTs 7b and 7c. Since the polarity of the currents I7a and I7c after commutation is negative, the current flows through the freewheeling (reflux) diode. However, the current gradually decreases due to the resonance circuit connected to the output, and the polarity is positive. The current increases after becoming.
Here, at point B of the period flowing through the freewheeling diode after a certain time from point A (the waiting time to prevent the short circuit between the upper and lower arms, hereinafter referred to as dead time). By turning on the gate signals G7b and G7c, the current is smoothly switched from the free wheel diode to the IGBT.
次に、異常な動作状態である進み位相での運転期間のC 点での動作を説明する。誘導加熱負荷10の異常(インダクタンス成分10aの減少、具体的には加熱用コイルの短絡)などで、共振周波数が高くなった場合で、電流I7a、I7dは、ゲート信号G7a、G7dがオフする前に、極性が負になっており、フリーホイールダイオードに流れている。すなわち、出力電圧Voに対し、出力電流Ioは進み位相となっている。
そのため、C 点でゲート信号G7a、G7dがオフになっても、電流はIGBT7b、7cに転流せずにIGBT7a、7dのフリーホイールダイオードにそのまま流れている。その後、C 点からある一定時間(デッドタイム)後のD 点で、ゲート信号G7b、G7cをオンするとIGBT7a、7dのフリーホイールダイオードが急峻に逆回復し電流I7a、I7dは、IGBT7b、7cに転流する。この場合、例えば小電流などの電流領域おいては、フリーホイールダイオードの急峻な逆回復により、サージ電圧が発生し、半導体素子が破壊することがある。
また、電力変換器の半導体素子にMOSFETを用い、寄生ダイオードをフリーホイールダイオードとして用いている場合、急峻な逆回復をすることだけで破壊する。特許文献1に、背景の技術が記載されている。しかし、背景の技術はPWMスイッチングにより徐々 に出力電流を制御する用途向けであり、1 回でもフリーホイールダイオードが急峻に逆回復すると半導体素子が破壊する場合には適さない。
Next, the operation at point C of the operation period in the leading phase which is an abnormal operation state will be described. When the resonance frequency becomes high due to an abnormality in the induction heating load 10 (decrease in the inductance component 10a, specifically, a short circuit of the heating coil), the currents I7a and I7d are before the gate signals G7a and G7d are turned off. In addition, the polarity is negative and flows through the freewheeling diode. That is, the output current Io has a leading phase with respect to the output voltage Vo.
Therefore, even if the gate signals G7a and G7d are turned off at the point C, the current does not commutate to the IGBTs 7b and 7c, but flows directly to the free wheel diodes of the IGBTs 7a and 7d. After that, when the gate signals G7b and G7c are turned on at a point D after a certain time (dead time) from the point C, the free wheel diodes of the IGBTs 7a and 7d are suddenly reversely recovered, and the currents I7a and I7d are converted into the IGBTs 7b and 7c. Shed. In this case, for example, in a current region such as a small current, a surge voltage is generated due to a sharp reverse recovery of the free wheel diode, and the semiconductor element may be destroyed.
Further, when a MOSFET is used as a semiconductor element of a power converter and a parasitic diode is used as a free wheel diode, the power converter is destroyed only by performing a steep reverse recovery.
解決しようとする課題は、出力に共振コンデンサと誘導加熱負荷を接続し、出力電圧に対して出力電流を遅れ位相で運転する電力変換器に関し、負荷の異常などで、出力電圧に対して出力電流が進み位相となった場合にフリーホイールダイオードを急峻に逆回復させないように保護することである。 The problem to be solved is related to a power converter that connects a resonant capacitor and an induction heating load to the output and operates the output current in a delayed phase with respect to the output voltage. Is to protect the freewheeling diode from being suddenly reverse-recovered when it reaches the leading phase.
上述の課題を解決するために、第1の発明においては、出力に共振コンデンサと誘導加熱負荷を接続し、出力電圧に対して出力電流を遅れ位相で運転する電力変換装置において、
半導体素子の主端子間電圧を検出する電圧検出回路と、電圧設定値と前記電圧検出値を比較する電圧比較回路と、を備え、前記半導体素子をオフした後の所定時間後、前記電圧設定値と前記電圧検出値とを比較して、前記電圧設定値が大である時、前記半導体素子と直列接続され、前記半導体素子と上下アームを構成している対向アームの半導体素子をオンしない半導体素子の保護回路を備える。
In order to solve the above-mentioned problem, in the first invention, in the power converter that connects the resonant capacitor and the induction heating load to the output and operates the output current in a delayed phase with respect to the output voltage,
A voltage detection circuit for detecting a voltage between main terminals of the semiconductor element; and a voltage comparison circuit for comparing a voltage setting value with the voltage detection value, and after the predetermined time after the semiconductor element is turned off, the voltage setting value When the voltage setting value is large, the semiconductor element is connected in series with the semiconductor element and does not turn on the semiconductor element of the opposing arm that constitutes the upper and lower arms with the semiconductor element The protection circuit is provided.
第2の発明においては、第1の発明における前記電圧検出回路は、半導体素子と並列に接続した複数の分圧抵抗で構成する。
第3の発明においては、第1の発明における前記電圧検出回路は、制御回路電源を複数の抵抗で分圧し、前記分圧点と半導体素子の主電極との間にダイオードを接続して構成する。
In a second invention, the voltage detection circuit in the first invention is constituted by a plurality of voltage dividing resistors connected in parallel with the semiconductor element.
In a third invention, the voltage detection circuit in the first invention is configured by dividing a control circuit power supply by a plurality of resistors and connecting a diode between the voltage dividing point and the main electrode of the semiconductor element. .
第4の発明においては、出力に共振コンデンサと誘導加熱負荷を接続し、出力電圧に対して出力電流を遅れ位相で運転する電力変換装置において、半導体素子の主端子間電圧を検出する電圧検出回路と、電圧設定値と前記電圧検出値を比較する電圧比較回路と、を備え、前記半導体素子をオフした後の所定時間後、前記電圧設定値と前記電圧検出値を比較して、前記電圧設定値が大である時、電力変換装置の運転を停止する半導体素子の保護回路を備える。 According to a fourth aspect of the present invention, there is provided a power converter for connecting a resonant capacitor and an induction heating load to an output and operating an output current in a delayed phase with respect to the output voltage, and a voltage detection circuit for detecting a voltage between main terminals of a semiconductor element And a voltage comparison circuit that compares the voltage setting value and the voltage detection value, and after a predetermined time after turning off the semiconductor element, the voltage setting value is compared with the voltage detection value, and the voltage setting When the value is large, a protection circuit for a semiconductor element that stops the operation of the power converter is provided.
第5の発明においては、第4の発明における、前記半導体素子の主端子間電圧を検出する電圧検出回路と、電圧設定値と前記電圧検出値を比較する電圧比較回路と、を備え、前記半導体素子をオフした後の所定時間後、前記電圧設定値と前記電圧検出値を比較して、前記電圧設定値が大であることを判別するアームは、電力変換装置の全アーム又は電力変換装置の中で同時に動作するアームの一方とする。 In a fifth aspect, the semiconductor device according to the fourth aspect, comprising: a voltage detection circuit that detects a voltage between main terminals of the semiconductor element; and a voltage comparison circuit that compares a voltage setting value with the voltage detection value. After a predetermined time after the element is turned off, the arm that compares the voltage setting value and the voltage detection value to determine that the voltage setting value is large is the entire arm of the power conversion device or the power conversion device. One of the arms operating simultaneously.
第6の発明においては、第4の発明における、前記半導体素子の主端子間電圧を検出する電圧検出回路と、電圧設定値と前記電圧検出値を比較する電圧比較回路と、を備え、前記半導体素子をオフした後の所定時間後、前記電圧設定値と前記電圧検出値を比較して、前記電圧設定値が大であることを判別するアームは、並列接続された複数の電力変換装置の内のいずれか1台の全アーム又は同時に動作するアームの一方とする。 In a sixth aspect, the semiconductor device according to the fourth aspect, comprising: a voltage detection circuit that detects a voltage between main terminals of the semiconductor element; and a voltage comparison circuit that compares a voltage setting value with the voltage detection value. An arm for comparing the voltage setting value and the voltage detection value after a predetermined time after turning off the element to determine that the voltage setting value is large is provided among a plurality of power converters connected in parallel. Any one of these arms or one of the arms operating simultaneously.
本発明によれば.半導体素子をオフした後に、フリーホイールダイオードに電流が流れていることを検出し運転停止することで、その後の対向アームのオンによる前記フリーホイールダイオードの急峻な逆回復を防ぐことができる。この結果、小電流領域などにおいてサージ電圧が発生せず、半導体素子が破壊しない。また、MOSFETの寄生ダイオードをフリーホイールダイオードとして用いている場合も、急峻な逆回復をしないため、破壊を防止できる。さらに、半導体素子の主電極電圧の検出値と設定値との比較により、保護の判断を行うため、電流検出器などが不要で、検出した電圧の絶縁も不要であり、簡易な回路で構成できる。 According to the present invention. After the semiconductor element is turned off, it is detected that a current is flowing through the free wheel diode, and the operation is stopped, so that the rapid reverse recovery of the free wheel diode due to the subsequent turning on of the opposite arm can be prevented. As a result, no surge voltage is generated in a small current region and the semiconductor element is not destroyed. Further, even when a MOSFET parasitic diode is used as a freewheeling diode, it is possible to prevent destruction because it does not perform a sharp reverse recovery. Furthermore, since the protection judgment is made by comparing the detected value of the main electrode voltage of the semiconductor element with the set value, a current detector or the like is unnecessary, and insulation of the detected voltage is unnecessary, and a simple circuit can be configured. .
本発明の要点は、出力に共振コンデンサと誘導加熱負荷を接続し、出力電圧に対して出力電流を遅れ位相で運転する電力変換装置において、半導体素子の主端子間電圧を検出する電圧検出回路と、電圧設定値と前記電圧検出値を比較する電圧比較回路と、を備え、前記半導体素子をオフした後、前記電圧設定値と前記電圧検出値を比較して、前記電圧設定値が大である時、前記半導体素子と直列接続され.上下アームを構成している対向アームの半導体素子をオンしないようにしている点である。 The main points of the present invention are a voltage detection circuit for detecting a voltage between main terminals of a semiconductor element in a power conversion device in which a resonant capacitor and an induction heating load are connected to an output and the output current is operated in a delayed phase with respect to the output voltage. A voltage comparison circuit that compares the voltage setting value with the voltage detection value, and after turning off the semiconductor element, the voltage setting value is compared with the voltage detection value. Connected in series with the semiconductor element. The point is that the semiconductor elements of the opposing arms constituting the upper and lower arms are not turned on.
図1に、本発明の第1の実施例を示す。その各部の動作波形図は、背景の技術と同様に図4 に示す。図3における各IGBT7a〜7dに保護回路を設けた時の構成である。
まず、図4 について説明する。
FIG. 1 shows a first embodiment of the present invention. The operation waveform diagram of each part is shown in FIG. 4 as in the background art. This is a configuration when a protection circuit is provided in each of the IGBTs 7a to 7d in FIG.
First, FIG. 4 will be described.
通常の出力電圧Vo に対し、出力電流Io が遅れ位相の時のA 点では、オフするIGBT7a、7dに電流が流れているため、ゲート信号G7a、G7dオフ後の所定時間後(上下アームの短絡を防止するためのデッドタイム内の任意の点)であるA’点では、IGBT7a、7dの電圧は直流コンデンサ7eの電圧Edが印加される。本電源では数百V 以上となる。 At point A when the output current Io is in a lagging phase with respect to the normal output voltage Vo, current flows through the IGBTs 7a and 7d that are turned off. At the point A ′, which is an arbitrary point within the dead time for preventing the above, the voltage Ed of the DC capacitor 7e is applied as the voltage of the IGBTs 7a and 7d. With this power supply, it will be several hundred volts or more.
誘導加熱負荷の異常などで、出力電圧Voに対し、出力電流Ioが進み位相の時のC 点では、オフするIGBT7a、7d のフリーホイールダイオードに電流が流れているため、ゲート信号G7a、G7dをオフ後の所定時間後(上下アームの短絡を防止するためのデッドタイム内の任意の点)C’点でも、IGBT7a、7dの電圧はダイオード導通時の順方向降下電圧の−数V 程度である。
この電圧の違いを利用して、保護を行うのが、本提案である。
At the point C when the output current Io advances and is in phase with the output voltage Vo due to an abnormality in the induction heating load or the like, the current flows through the free wheel diodes of the IGBTs 7a and 7d that are turned off. Therefore, the gate signals G7a and G7d are At a point C ′ after a predetermined time after turning off (any point within the dead time for preventing the upper and lower arms from being short-circuited), the voltages of the IGBTs 7a and 7d are about −several V of the forward drop voltage during diode conduction. .
It is this proposal to protect by utilizing this difference in voltage.
次に、図1について説明する。
IGBT7aの主電極間の電圧を検出した値を分圧する抵抗R1、R2からなる分圧抵抗1 と、それを電圧設定値と比較するコンパレータ2 、制御信号がオフした後のタイミングをとるフリップフロップ3、ディレイ回路4、及びNOR回路5a、AND 回路5b、5c、ゲート信号を生成する増幅回路6 から構成される。IGBT7aの主電極間の電圧を分圧抵抗1により取り扱いの容易な数V 程度の電圧に分圧した後、コンパレータ2は電圧設定値とこの値を比較し、IGBT7aの主電極間の電圧が、上述の直流中間コンデンサ7eの電圧(本電源では数百V 以上)の時はロー(Lo)を出力し、フリーホイールダイオード導通時の電圧(−数V 程度)の時は.ハイ(Hi) を出力する。
Next, FIG. 1 will be described.
A
通常の出力電圧Voに対し、出力電流Ioが遅れ位相の時、制御信号がオン状態からオフとなり、ゲート信号G7a、G7dがオフ後の所定時間後のA’点では、コンパレータ2はロー(Lo)を出力する。ディレイ回路4は、制御信号オフを入力し、設定したゲート駆動の遅れ、IGBTオフの遅れなどの時間後、Hi→Loを出力し、これによりフリップフロップ3はLoを出力する。各IGBTに取付けられた同様の回路からの故障信号が全てLoの時は、NOR 回路5a の出力はHiであるので、AND 回路5b、5cの出力も図3のパルス生成回路11 からの信号通りに対向アームのIGBTにオン信号が出力され、通常の動作を行う。AND回路5bと5cは互いに対向アームの制御信号を出力する。
When the output current Io is in a delayed phase with respect to the normal output voltage Vo, the control signal is turned off from the on state, and the
誘導加熱負荷の異常などで、出力電圧Vo に対し、出力電流Io が進み位相の時、制御信号がオンからオフとなり、ゲート信号G7a、G7dがオフ後の所定時間後のC’点では、コンパレータ2はHiを出力している。ディレイ回路4は、制御信号オフを入力し、設定したゲート駆動の遅れ、IGBTのオフの遅れなどの時間後、Hi→Loを出力し、これによりフリップフロップ3はHiを出力する。各半導体素子に取付けられた同様の回路からの故障信号がどれか一つでもHiの時は、NOR回路5aの出力はLoとなり、AND回路5b、5cの出力もLoとなる。
この結果、制御信号は全てLoとなるので.運転は停止となり、対向アームのIGBTのオン信号は出力されない。従って、進み動作を検出して、いずれかのIGBTの保護回路が動作すると、IGBTにはオン信号が与えられないので、ダイオードが逆回復することはない。
When the output current Io is in a leading phase with respect to the output voltage Vo due to an abnormality in the induction heating load or the like, the control signal turns from on to off, and at the point C ′ after a predetermined time after the gate signals G7a and G7d are turned off, the
As a result, all control signals become Lo. The operation is stopped, and the ON signal of the IGBT of the opposite arm is not output. Accordingly, when the advance operation is detected and any of the IGBT protection circuits operates, the ON signal is not given to the IGBT, and the diode does not reversely recover.
また、この実施例では、全てのIGBTについて保護回路を設けた場合を示したが、同時にオンオフ動作しているIGBT7aと7dの一方及びIGBT7bと7cの一方に保護回路を設けた場合にも同様に保護することができる。この構成の場合は、NOR回路5aが2入力となるだけで、他は同様である。
さらに、図3に示す電力変換器が複数台並列接統され、同時に動作する構成の時は、複数台の電力変換器が同じ動作をするため、一つの電力変換器だけに故障検出回路を設けて、これが動作したら全ての電力変換器を停止させても良い。この時も、単機運転の構成と同様に同時にオンオフ動作しているIGBTの一方に保護回路を設ければ同様に保護することができる。
Further, in this embodiment, the case where the protection circuit is provided for all the IGBTs is shown, but the same applies to the case where the protection circuit is provided for one of the IGBTs 7a and 7d and one of the IGBTs 7b and 7c which are simultaneously operating on and off. Can be protected. In the case of this configuration, the NOR
Furthermore, when a plurality of power converters shown in FIG. 3 are connected in parallel and operate simultaneously, a plurality of power converters perform the same operation, so a failure detection circuit is provided only for one power converter. And if this works, all the power converters may be stopped. At this time, similarly to the single-machine operation configuration, if a protection circuit is provided on one of the IGBTs that are simultaneously operating on and off, the protection can be similarly achieved.
図2に、本発明の第2の実施例を示す。
第1の実施例との違いは、IGBT7aの主端子間電圧を検出する回路の違いである。この構成では制御回路電源のVccとIGBT7aのエミッタとの間に抵抗R1と抵抗R2の直列回路を、この直列接続点とIGBT7aのコレクタとの間にダイオードD1を、各々接続している。コンパレータ2で、この抵抗直列回路の直列接続点の電圧と電圧設定値とを比較することにより、第1の実施例と同様に保護が可能である。その他の動作は実施例1と同じである。この構成の場合、抵抗に加えられる電圧は第1の実施例に比べて低くなるので、分圧抵抗を小型化することが可能となる。
FIG. 2 shows a second embodiment of the present invention.
The difference from the first embodiment is the difference in the circuit that detects the voltage between the main terminals of the IGBT 7a. In this configuration, a series circuit of a resistor R1 and a resistor R2 is connected between Vcc of the control circuit power supply and the emitter of the IGBT 7a, and a diode D1 is connected between the series connection point and the collector of the IGBT 7a. By comparing the voltage at the series connection point of the resistor series circuit with the voltage setting value by the
尚、本提案の有効な用途は、制御信号がオフとなってから、ゲート駆動の信号の遅れ、IGBTオフの遅れなどの諸々の遅れの時間後に、半導体素子の電圧が立ち上がるが、さらにその後に、対向アームの制御信号のオンの出力可否を制御することが可能な制御時間に余裕のある装置である。
また、上記実施例には、半導体素子としてIGBTを適用した例を示したが、MOSFETを適用した場合も同様に実現可能である。
The effective use of the proposal is that the voltage of the semiconductor element rises after various delay times such as the delay of the gate drive signal and the delay of IGBT off after the control signal is turned off. This is a device with a sufficient control time capable of controlling whether or not the control signal of the opposite arm is turned on.
Moreover, although the example which applied IGBT as a semiconductor element was shown in the said Example, when a MOSFET is applied, it is realizable similarly.
本願では誘導加熱装置について説明したが,共振回路を使用するスイッチング電源、D C 一DC コンバータなどにも適用可能である。 In this application, the induction heating device has been explained, but it can also be applied to switching power supplies that use resonant circuits, DC-DC converters, and so on.
1,1a・・・分圧抵抗 2・・・コンパレータ
3・・・フリップフロップ 4・・・ディレイ回路
5a・・・NOR回路 5b、5c・・・AND回路
6・・・増幅回路 7・・・電力変換器
7a〜7d・・・IGBT 7e・・・直流コンデンサ
8・・・直流電源 9・・・共振コンデンサ
10・・・誘導加熱負荷 10a・・・インダクタンス成分
10b・・・抵抗成分 11・・・パルス生成回路
12・・・ゲート駆動回路 R1、R2・・・抵抗
DESCRIPTION OF
Claims (6)
半導体素子の主端子間電圧を検出する電圧検出回路と、電圧設定値と前記電圧検出値を比較する電圧比較回路と、を備え、
前記半導体素子をオフした後の所定時間後、前記電圧設定値と前記電圧検出値とを比較して、前記電圧設定値が大である時、前記半導体素子と直列接続され、前記半導体素子と上下アームを構成している対向アームの半導体素子をオンしない半導体素子の保護回路を備えたことを特徴とする電力変換装置。 In a power converter that connects a resonant capacitor and an induction heating load to the output and operates the output current in a delayed phase with respect to the output voltage,
A voltage detection circuit for detecting the voltage between the main terminals of the semiconductor element, and a voltage comparison circuit for comparing the voltage setting value with the voltage detection value,
After a predetermined time after turning off the semiconductor element, the voltage setting value is compared with the voltage detection value. When the voltage setting value is large, the semiconductor element is connected in series, and the semiconductor element is A power conversion device comprising a protection circuit for a semiconductor element that does not turn on a semiconductor element of an opposing arm that constitutes an arm.
半導体素子の主端子間電圧を検出する電圧検出回路と、電圧設定値と前記電圧検出値を比較する電圧比較回路と、を備え、
前記半導体素子をオフした後の所定時間後、前記電圧設定値と前記電圧検出値を比較して、前記電圧設定値が大である時、電力変換装置の運転を停止する半導体素子の保護回路を備えたことを特徴とする電力変換装置。 In a power converter that connects a resonant capacitor and an induction heating load to the output and operates the output current in a delayed phase with respect to the output voltage,
A voltage detection circuit for detecting the voltage between the main terminals of the semiconductor element, and a voltage comparison circuit for comparing the voltage setting value with the voltage detection value,
After a predetermined time after turning off the semiconductor element, the voltage setting value and the voltage detection value are compared, and when the voltage setting value is large, a semiconductor element protection circuit that stops the operation of the power converter A power conversion device comprising:
前記半導体素子をオフした後の所定時間後、前記電圧設定値と前記電圧検出値を比較して、前記電圧設定値が大であることを判別するアームは、
電力変換装置の全アーム又は電力変換装置の中で同時に動作するアームの一方であることを特徴とする請求項4に記載の電力変換装置。 A voltage detection circuit that detects a voltage between main terminals of the semiconductor element, and a voltage comparison circuit that compares a voltage setting value with the voltage detection value,
After a predetermined time after turning off the semiconductor element, the arm that compares the voltage setting value with the voltage detection value and determines that the voltage setting value is large,
5. The power conversion device according to claim 4, wherein the power conversion device is one of all the arms of the power conversion device or one of the arms operating simultaneously in the power conversion device.
前記半導体素子をオフした後の所定時間後、前記電圧設定値と前記電圧検出値を比較して、前記電圧設定値が大であることを判別するアームは、
並列接続された複数の電力変換装置の内のいずれか1台の全アーム又は同時に動作するアームの一方であることを特徴とする請求項4に記載の電力変換装置。 A voltage detection circuit that detects a voltage between main terminals of the semiconductor element, and a voltage comparison circuit that compares a voltage setting value with the voltage detection value,
After a predetermined time after turning off the semiconductor element, the arm that compares the voltage setting value with the voltage detection value and determines that the voltage setting value is large,
5. The power conversion device according to claim 4, wherein the power conversion device is any one of a plurality of power conversion devices connected in parallel or one of the arms operating simultaneously.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010099335A JP5488161B2 (en) | 2010-04-23 | 2010-04-23 | Power converter |
CN201110105147.3A CN102237783B (en) | 2010-04-23 | 2011-04-22 | Power conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010099335A JP5488161B2 (en) | 2010-04-23 | 2010-04-23 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011228220A JP2011228220A (en) | 2011-11-10 |
JP5488161B2 true JP5488161B2 (en) | 2014-05-14 |
Family
ID=44888111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010099335A Active JP5488161B2 (en) | 2010-04-23 | 2010-04-23 | Power converter |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5488161B2 (en) |
CN (1) | CN102237783B (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5891940B2 (en) * | 2012-05-17 | 2016-03-23 | 富士電機株式会社 | 3-level unit inverter |
JP6135551B2 (en) * | 2014-02-27 | 2017-05-31 | 富士電機株式会社 | Power converter |
JP6383571B2 (en) * | 2014-06-03 | 2018-08-29 | 株式会社ダイヘン | Inverter device, induction heating device and wireless power feeder provided with this inverter device |
DE102015214221A1 (en) * | 2015-07-28 | 2017-02-02 | Robert Bosch Gmbh | Method and device for operating an electrical system, electrical system |
JP7206452B2 (en) * | 2018-07-03 | 2023-01-18 | 国立大学法人千葉大学 | POWER CONVERSION DEVICE AND CONTROL METHOD FOR POWER CONVERSION DEVICE |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4120329B2 (en) * | 2002-09-19 | 2008-07-16 | 富士電機デバイステクノロジー株式会社 | Voltage-driven semiconductor device gate drive device |
JP4882330B2 (en) * | 2005-09-30 | 2012-02-22 | パナソニック株式会社 | Induction heating device |
-
2010
- 2010-04-23 JP JP2010099335A patent/JP5488161B2/en active Active
-
2011
- 2011-04-22 CN CN201110105147.3A patent/CN102237783B/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011228220A (en) | 2011-11-10 |
CN102237783B (en) | 2015-04-22 |
CN102237783A (en) | 2011-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5521796B2 (en) | Rectifier circuit | |
JP6170119B2 (en) | System and method for driving a power switch | |
TWI436540B (en) | Power supply and the control method for controlling the same and power supply system incorporating such power supplies | |
JP5157292B2 (en) | 3-level inverter control system | |
JP6617571B2 (en) | Semiconductor switching element gate drive circuit | |
JP5752234B2 (en) | Power converter | |
JP5488161B2 (en) | Power converter | |
JP4786305B2 (en) | Inverter | |
JP2016225696A (en) | Drive device | |
JP5446851B2 (en) | Power converter | |
JP2010088283A (en) | Snubber circuit | |
JP5382535B2 (en) | Power supply device for gate drive circuit | |
JP6065597B2 (en) | Power converter | |
JP5298557B2 (en) | Voltage-driven semiconductor device gate drive device | |
JP2014107931A (en) | Method for operating inverter device, and inverter device | |
WO2018034084A1 (en) | Semiconductor module, method for selecting switching element used for semiconductor module, and chip designing method for switching element | |
JP6012008B2 (en) | Switching circuit | |
JP6135551B2 (en) | Power converter | |
JP4946103B2 (en) | Power converter | |
JP5251553B2 (en) | Semiconductor device | |
JP2015216710A (en) | Semiconductor device and power conversion device | |
JP6191017B2 (en) | Full bridge circuit and three-phase inverter circuit composed of half bridge circuit and half bridge circuit | |
JP7310530B2 (en) | switching circuit | |
JP6115026B2 (en) | Induction heating power supply | |
KR20180106622A (en) | Apparatus for controlling active clamp |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20130401 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5488161 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |