JP5482682B2 - Group III nitride semiconductor electronic device, epitaxial substrate, and method of fabricating group III nitride semiconductor electronic device - Google Patents

Group III nitride semiconductor electronic device, epitaxial substrate, and method of fabricating group III nitride semiconductor electronic device Download PDF

Info

Publication number
JP5482682B2
JP5482682B2 JP2011025375A JP2011025375A JP5482682B2 JP 5482682 B2 JP5482682 B2 JP 5482682B2 JP 2011025375 A JP2011025375 A JP 2011025375A JP 2011025375 A JP2011025375 A JP 2011025375A JP 5482682 B2 JP5482682 B2 JP 5482682B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
iii nitride
group iii
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011025375A
Other languages
Japanese (ja)
Other versions
JP2012164886A (en
Inventor
信 橋本
勝史 秋田
浩 天野
素顕 岩谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011025375A priority Critical patent/JP5482682B2/en
Publication of JP2012164886A publication Critical patent/JP2012164886A/en
Application granted granted Critical
Publication of JP5482682B2 publication Critical patent/JP5482682B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本発明は、III族窒化物半導体電子デバイス、エピタキシャル基板、及びIII族窒化物半導体電子デバイスを作製する方法に関する。   The present invention relates to a group III nitride semiconductor electronic device, an epitaxial substrate, and a method for manufacturing a group III nitride semiconductor electronic device.

非特許文献1には、AlGaNチャネル層を有する高電子移動度トランジスタが記載されている。このAlGaNチャネル層はGaNテンプレート上に成長される。AlGaNチャネル層の厚さ及びAl組成は、それぞれ、1.0μm及び0.2である。AlGaNバリア層の厚さ及びAl組成は、それぞれ、20nm及び0.4である。   Non-Patent Document 1 describes a high electron mobility transistor having an AlGaN channel layer. This AlGaN channel layer is grown on a GaN template. The thickness and Al composition of the AlGaN channel layer are 1.0 μm and 0.2, respectively. The thickness and Al composition of the AlGaN barrier layer are 20 nm and 0.4, respectively.

非特許文献2には、AlGaNバッファ層を有する高電子移動度トランジスタが記載されている。このバッファ層は、SiCを用いたAlNテンプレート上に成長される。AlGaNバッファ層の厚さ及びAl組成は、それぞれ、550nm及び0.06である。AlGaNキャップ層の厚さ及びAl組成は、それぞれ、25nm及び0.31である。   Non-Patent Document 2 describes a high electron mobility transistor having an AlGaN buffer layer. This buffer layer is grown on an AlN template using SiC. The thickness and Al composition of the AlGaN buffer layer are 550 nm and 0.06, respectively. The thickness and Al composition of the AlGaN cap layer are 25 nm and 0.31, respectively.

非特許文献3は、AlGaNバッファ層を有する高電子移動度トランジスタが記載されている。このバッファ層は、サファイアを用いたAlNテンプレート上に成長される。AlGaNバッファ層の厚さ及びAl組成は、それぞれ、600nm及び0.29である。AlGaNチャネル層の厚さ及びAl組成は、それぞれ、25nm及び0.49である。   Non-Patent Document 3 describes a high electron mobility transistor having an AlGaN buffer layer. This buffer layer is grown on an AlN template using sapphire. The thickness and Al composition of the AlGaN buffer layer are 600 nm and 0.29, respectively. The thickness and Al composition of the AlGaN channel layer are 25 nm and 0.49, respectively.

非特許文献4は、ヘテロ電界効果トランジスタにおける電流コラプスのメカニズム(AlGaNバリア層の表面に「バーチャルゲート」という層が形成され、2次元電子の流れを抑制する事)等について開示する。非特許文献5は、GaN上に成長されるAlGaN膜の臨界膜厚を開示する。   Non-Patent Document 4 discloses a mechanism of current collapse in a hetero field effect transistor (a layer called “virtual gate” is formed on the surface of an AlGaN barrier layer to suppress the flow of two-dimensional electrons) and the like. Non-Patent Document 5 discloses the critical film thickness of an AlGaN film grown on GaN.

Takuma Nanjo, Misaichi Takeuchi1, Muneyoshi Suita, Yuji Abe, Toshiyuki Oishi, Yasunori Tokuda, and Yoshinobu Aoyagi1, “First Operation of AlGaN Channel High Electron Mobility Transistors,” Applied Physics Express 1 (2008) 011101Takuma Nanjo, Misaichi Takeuchi1, Muneyoshi Suita, Yuji Abe, Toshiyuki Oishi, Yasunori Tokuda, and Yoshinobu Aoyagi1, “First Operation of AlGaN Channel High Electron Mobility Transistors,” Applied Physics Express 1 (2008) 011101 Ajay RAMAN, Sansaptak DASGUPTA, Siddharth RAJAN, James S. SPECK, and Umesh K. MISHRA, ”AlGaN Channel High Electron Mobility Transistors: Device Performance and Power-Switching Figure of Merit,” Japanese Journal of Applied Physics Vol. 47, No. 5, 2008, pp. 3359-3361Ajay RAMAN, Sansaptak DASGUPTA, Siddharth RAJAN, James S. SPECK, and Umesh K. MISHRA, `` AlGaN Channel High Electron Mobility Transistors: Device Performance and Power-Switching Figure of Merit, '' Japanese Journal of Applied Physics Vol. 47, No. 5, 2008, pp. 3359-3361 Hashimoto, Katsushi Akita1, Tatsuya Tanabe1, Hideaki Nakahata1, Kenichiro Takeda, and Hiroshi Amano, ”Study of two-dimensional electron gas in AlGaN channel HEMTs with high crystalline qualityShin,” Phys. Status Solidi C7, No. 7-8, 1938-1940 (2010)Hashimoto, Katsushi Akita1, Tatsuya Tanabe1, Hideaki Nakahata1, Kenichiro Takeda, and Hiroshi Amano, ”Study of two-dimensional electron gas in AlGaN channel HEMTs with high crystalline quality Shin,” Phys. Status Solidi C7, No. 7-8, 1938- 1940 (2010) Ramakrishna Vetury, Naiqain Q. Zhang, Stacia Keller, and Umesh K. Mishra, “The Impact of Surface States on the DC and RF Characteristics of AlGaN/GaN HFETs”, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 48, NO.3, MARCH 2001, 560-566Ramakrishna Vetury, Naiqain Q. Zhang, Stacia Keller, and Umesh K. Mishra, “The Impact of Surface States on the DC and RF Characteristics of AlGaN / GaN HFETs”, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 48, NO.3, MARCH 2001, 560-566 J. A. Floro, D. M. Follstaedt, P. Provencio, S. J. Hearne, and S. R. Lee, ”Misfit dislocation formation in the AlGaN/GaN heterointerface,” JOURNAL OF APPLIED PHYSICS VOLUME 96, NUMBER 12, 1 DECEMBER 2004J. A. Floro, D. M. Follstaedt, P. Provencio, S. J. Hearne, and S. R. Lee, “Misfit dislocation formation in the AlGaN / GaN heterointerface,” JOURNAL OF APPLIED PHYSICS VOLUME 96, NUMBER 12, 1 DECEMBER 2004

非特許文献5に示されるように、GaN上に成長されるAlGaN膜の膜厚には、臨界膜厚とよばれる限界がある。その臨界膜厚を越えるAlGaN膜を成長するときには、AlGaN膜にクラックや欠陥が導入される。これ故に、AlGaNが例えば高電子移動度トランジスタのバリア層に用いられるとき、バリア層に可能な厚さの最大値も臨界膜厚によって規定される。非特許文献1〜3のトランジスタにおいても、臨界膜厚の支配から逃れることはできず、これらの文献におけるトランジスタに適用されたバリア層のAl組成及び厚さは以下のものとなる。非特許文献1におけるAlGaNバリア層の厚さ及びAl組成は、それぞれ、20nm及び0.4である。非特許文献2におけるAlGaNキャップ層の厚さ及びAl組成は、それぞれ、25nm及び0.31である。非特許文献3におけるAlGaNチャネル層の厚さ及びAl組成は、それぞれ、25nm及び0.49である。   As shown in Non-Patent Document 5, the thickness of an AlGaN film grown on GaN has a limit called a critical thickness. When growing an AlGaN film exceeding the critical thickness, cracks and defects are introduced into the AlGaN film. Therefore, when AlGaN is used, for example, in the barrier layer of a high electron mobility transistor, the maximum thickness possible for the barrier layer is also defined by the critical film thickness. The transistors of Non-Patent Documents 1 to 3 cannot escape from the control of the critical film thickness, and the Al composition and thickness of the barrier layer applied to the transistors in these documents are as follows. The thickness and Al composition of the AlGaN barrier layer in Non-Patent Document 1 are 20 nm and 0.4, respectively. The thickness and Al composition of the AlGaN cap layer in Non-Patent Document 2 are 25 nm and 0.31, respectively. The thickness and Al composition of the AlGaN channel layer in Non-Patent Document 3 are 25 nm and 0.49, respectively.

発明者らの知見によれば、トランジスタのチャネル層とゲート電極との間に設けられる半導体層の厚さはその動作特性に影響する。それは、非特許文献4にも示されるように、窒化物半導体を用いたトランジスタを動作させる際、AlGaN表面の電荷層(バーチャルゲート)が、2次元電子の動きを妨げるため、両者の距離を離すことによって、2次元電子の動きを良好にすることが可能となる。よって、AlGaN表面の電荷層と、2次元電子の間を隔てる、この半導体層を、より厚くすることが望まれる。例えば、高電子移動度トランジスタでは、この厚い半導体層は電流コラプスに対する耐性を向上させる。また、ゲートリセス構造を有するトランジスタでは、厚い半導体層は、電流コラプスだけでなく、デバイス耐圧も向上させる。これらは、チャネル層からゲート電極を隔てる厚い半導体層の技術的寄与の一例である。   According to the knowledge of the inventors, the thickness of the semiconductor layer provided between the channel layer and the gate electrode of the transistor affects its operating characteristics. As shown in Non-Patent Document 4, when a transistor using a nitride semiconductor is operated, the charge layer (virtual gate) on the AlGaN surface prevents the movement of two-dimensional electrons, so that the distance between them is increased. This makes it possible to improve the movement of two-dimensional electrons. Therefore, it is desired to make this semiconductor layer thicker to separate the charge layer on the AlGaN surface and the two-dimensional electrons. For example, in a high electron mobility transistor, this thick semiconductor layer improves resistance to current collapse. In a transistor having a gate recess structure, a thick semiconductor layer improves not only current collapse but also device breakdown voltage. These are examples of the technical contribution of a thick semiconductor layer that separates the gate electrode from the channel layer.

本発明は、このような事情を鑑みて為されたものであり、半導体積層内の電流経路からゲート電極を隔てる半導体層を厚くできるIII族窒化物半導体電子デバイスを提供することを目的とする。また、本発明は、III族窒化物半導体電子デバイスのためのエピタキシャル基板を提供することを目的とする。さらに、本発明は、III族窒化物半導体電子デバイスを作製する方法を提供することを目的とする。   The present invention has been made in view of such circumstances, and an object thereof is to provide a group III nitride semiconductor electronic device capable of thickening a semiconductor layer separating a gate electrode from a current path in a semiconductor stack. Another object of the present invention is to provide an epitaxial substrate for a group III nitride semiconductor electronic device. It is a further object of the present invention to provide a method for fabricating a group III nitride semiconductor electronic device.

本発明に係るIII族窒化物半導体電子デバイスは、(a)AlGa1−XN(0<X≦1)からなる半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなる第1の半導体層と、(b)前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなる第2の半導体層と、(c)前記第2の半導体層の上に設けられたゲート電極とを備える。前記第2の半導体層は前記第1の半導体層の上に設けられ、前記第1のIII族窒化物半導体材料は前記AlGa1−XNと異なり、前記第1の半導体層は歪みを内包する。また、前記第2の半導体層の厚さは、無歪みの第1のIII族窒化物半導体材料の組成と、第2のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きくすることも可能である。 A group III nitride semiconductor electronic device according to the present invention is provided on a semiconductor surface made of (a) Al X Ga 1-X N (0 <X ≦ 1), and is made of a first group III nitride semiconductor material. (B) a second semiconductor layer made of a second group III nitride semiconductor material having a larger band gap than the band gap of the first group III nitride semiconductor material; And a gate electrode provided on the second semiconductor layer. The second semiconductor layer is provided on the first semiconductor layer, the first group III nitride semiconductor material is different from the Al X Ga 1-X N, and the first semiconductor layer is distorted. Enclose. The thickness of the second semiconductor layer is larger than the critical film thickness defined by the composition of the unstrained first group III nitride semiconductor material and the composition of the second group III nitride semiconductor material. It is also possible.

上記のIII族窒化物半導体電子デバイスによれば、第1の半導体層は歪みを内包している。また、無歪みの第1のIII族窒化物半導体材料の組成と、第2のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい厚さを第2の半導体層が有することを可能とする。このとき、第1の半導体層は、下地のAlGa1−XN半導体に対して格子整合しておらず、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数(例えばa軸方向の格子定数)は、下地AlGa1−XN半導体の格子定数(例えばa軸方向の格子定数)と異なる。また、第1の半導体層は歪みを内包するので、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数(例えばa軸方向の格子定数)は、無歪みの第1のIII族窒化物半導体材料に固有の格子定数(例えばa軸方向の格子定数、a0)と異なる。つまり、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数は、これらの格子定数の間の値を有する。 According to the above group III nitride semiconductor electronic device, the first semiconductor layer contains strain. Further, the second semiconductor layer has a thickness larger than a critical film thickness defined by the composition of the first group III nitride semiconductor material without distortion and the composition of the second group III nitride semiconductor material. Make it possible. At this time, the first semiconductor layer is not lattice-matched to the underlying Al X Ga 1-X N semiconductor, and the actual lattice constant of the first semiconductor layer in the group III nitride semiconductor electronic device (for example, The lattice constant in the a-axis direction) is different from the lattice constant of the underlying Al X Ga 1-X N semiconductor (for example, the lattice constant in the a-axis direction). In addition, since the first semiconductor layer includes strain, the actual lattice constant (for example, lattice constant in the a-axis direction) of the first semiconductor layer in the group III nitride semiconductor electronic device is not strained. It is different from the lattice constant inherent to the group nitride semiconductor material (for example, the lattice constant in the a-axis direction, a0). That is, the actual lattice constant of the first semiconductor layer in the group III nitride semiconductor electronic device has a value between these lattice constants.

このように歪みを内包した第1の半導体層上に第2の半導体層が設けられるので、第2の半導体の厚みは、従来の無歪みの場合の第1の半導体層上に第2の半導体層が設けられた場合の臨界厚みを越えた厚さとすることが可能となる。
また、第2の半導体層が従来の臨界厚みを越えない場合であっても、従来のものと比較して第2の半導体層にかかる歪みが小さくなり、良好な結晶品質を得ることができる。
Since the second semiconductor layer is provided on the first semiconductor layer including the strain in this way, the thickness of the second semiconductor is the second semiconductor layer on the first semiconductor layer in the conventional case of no strain. The thickness exceeding the critical thickness when the layer is provided can be achieved.
Further, even when the second semiconductor layer does not exceed the conventional critical thickness, the strain applied to the second semiconductor layer is reduced as compared with the conventional one, and good crystal quality can be obtained.

本発明に係るIII族窒化物半導体電子デバイスは、(a)AlGa1−XN(0<X≦1)からなる半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなる第1の半導体層と、(b)前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなる第2の半導体層と、(c)前記第2の半導体層の上に設けられたゲート電極とを備える。前記第2の半導体層は前記第1の半導体層の上に設けられ、前記第1のIII族窒化物半導体材料は前記AlGa1−XNと異なり、前記第1の半導体層は、歪みを内包すると共に、前記半導体表面のAlGa1−XNの上において格子緩和している。 A group III nitride semiconductor electronic device according to the present invention is provided on a semiconductor surface made of (a) Al X Ga 1-X N (0 <X ≦ 1), and is made of a first group III nitride semiconductor material. (B) a second semiconductor layer made of a second group III nitride semiconductor material having a larger band gap than the band gap of the first group III nitride semiconductor material; And a gate electrode provided on the second semiconductor layer. The second semiconductor layer is provided on the first semiconductor layer, the first group III nitride semiconductor material is different from the Al X Ga 1-X N, and the first semiconductor layer is strained And lattice relaxation on Al X Ga 1-X N on the semiconductor surface.

上記のIII族窒化物半導体電子デバイスによれば、第1の半導体層は、半導体表面のAlGa1−XNの上において格子緩和している。したがって、第1の半導体層は、下地のAlGa1−XN半導体に対して格子整合しておらず、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数(例えばa軸方向の格子定数)は、下地AlGa1−XN半導体の格子定数(例えばa軸方向の格子定数)と異なる。また、第1の半導体層は歪みを内包するので、完全に格子緩和しておらず、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数(例えばa軸方向の格子定数)は、無歪みの第1のIII族窒化物半導体材料に固有の格子定数(例えばa軸方向の格子定数、a0)と異なる。つまり、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数は、これらの格子定数の間の値を有する。 According to the above group III nitride semiconductor electronic device, the first semiconductor layer is lattice-relaxed on Al X Ga 1-X N on the semiconductor surface. Therefore, the first semiconductor layer is not lattice matched to the underlying Al X Ga 1-X N semiconductor, and the actual lattice constant of the first semiconductor layer in the group III nitride semiconductor electronic device (eg, a The lattice constant in the axial direction is different from the lattice constant of the underlying Al X Ga 1-X N semiconductor (for example, the lattice constant in the a-axis direction). In addition, since the first semiconductor layer includes strain, it is not completely lattice-relaxed, and the actual lattice constant of the first semiconductor layer in the group III nitride semiconductor electronic device (for example, the lattice constant in the a-axis direction) Is different from the lattice constant inherent to the unstrained first group III nitride semiconductor material (for example, the lattice constant in the a-axis direction, a0). That is, the actual lattice constant of the first semiconductor layer in the group III nitride semiconductor electronic device has a value between these lattice constants.

この第1の半導体層上に、第2の半導体層が設けられるので、第2の半導体層の臨界膜厚は、第1の半導体層の格子定数と第2の半導体層の格子定数によって規定される。第2の半導体層の臨界膜厚は、下地のAlGa1−XN半導体の格子定数から独立している。 Since the second semiconductor layer is provided on the first semiconductor layer, the critical film thickness of the second semiconductor layer is defined by the lattice constant of the first semiconductor layer and the lattice constant of the second semiconductor layer. The The critical film thickness of the second semiconductor layer is independent of the lattice constant of the underlying Al X Ga 1-X N semiconductor.

本発明に係るIII族窒化物半導体電子デバイスは、前記第1及び第2の半導体層を搭載する支持基体を更に備えることができる。前記支持基体は前記半導体表面を有し、前記支持基体は前記AlGa1−XNからなることができる。このIII族窒化物半導体電子デバイスによれば、AlGa1−XN支持基体上にIII族窒化物半導体電子デバイスのための半導体積層を設けることができる。 The group III nitride semiconductor electronic device according to the present invention may further include a support base on which the first and second semiconductor layers are mounted. The support base may have the semiconductor surface, and the support base may be made of the Al X Ga 1-X N. According to the group III nitride semiconductor electronic device, the semiconductor stack for the group III nitride semiconductor electronic device can be provided on the Al X Ga 1-X N supporting base.

本発明に係るIII族窒化物半導体電子デバイスは、前記第1及び第2の半導体層を搭載する支持基体を更に備えることができる。前記支持基体は、前記半導体表面を提供するIII族窒化物層と、前記AlGa1−XNと異なる材料からなる支持体とを含み、前記III族窒化物層は前記支持体の上に搭載されることができる。このIII族窒化物半導体電子デバイスによれば、Si基板、サファイア基板、SiC基板、その他の基板上に設けられたAlGa1−XNテンプレート上にIII族窒化物半導体電子デバイスのための半導体積層を設けることができる。 The group III nitride semiconductor electronic device according to the present invention may further include a support base on which the first and second semiconductor layers are mounted. The support base includes a group III nitride layer providing the semiconductor surface and a support made of a material different from the Al X Ga 1-X N, and the group III nitride layer is formed on the support. Can be mounted. In the group III nitride semiconductor electronic device, Si substrate, a sapphire substrate, SiC substrate, a semiconductor for the group III nitride semiconductor electronic device on other Al X Ga 1-X N template provided on a substrate A stack can be provided.

本発明に係るIII族窒化物半導体電子デバイスのためのエピタキシャル基板は、(a)AlGa1−XN(0<X≦1)からなる半導体表面を有する基板と、(b)前記半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなり、チャネル層のための第1の半導体層と、(c)前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなり、バリア層のための第2の半導体層とを備える。前記第2の半導体層は前記第1の半導体層の上に設けられ、前記第1のIII族窒化物半導体材料は前記AlGa1−XNと異なり、前記第1の半導体層は歪みを内包する。また、前記第2の半導体層の厚さは、第2のIII族窒化物半導体材料の組成と、無歪みの第1のIII族窒化物半導体材料の組成とにより規定される臨界膜厚より大きくすることも可能である。 An epitaxial substrate for a group III nitride semiconductor electronic device according to the present invention comprises (a) a substrate having a semiconductor surface made of Al X Ga 1-X N (0 <X ≦ 1), and (b) the semiconductor surface. A first semiconductor layer for the channel layer, and (c) a band gap larger than the band gap of the first group III nitride semiconductor material And a second semiconductor layer for the barrier layer. The second semiconductor layer is provided on the first semiconductor layer, the first group III nitride semiconductor material is different from the Al X Ga 1-X N, and the first semiconductor layer is distorted. Enclose. The thickness of the second semiconductor layer is larger than a critical film thickness defined by the composition of the second group III nitride semiconductor material and the composition of the unstrained first group III nitride semiconductor material. It is also possible to do.

このエピタキシャル基板は、基板上に設けられた半導体積層を備え、その半導体積層は、上記の第1及び第2の半導体層を含む。半導体積層は、ゲート電極を搭載可能なように設けられた主面を有する。この半導体積層において、第1の半導体層は歪みを内包する一方で、無歪みの第1のIII族窒化物半導体材料の組成と、第2のIII族窒化物半導体材料の組成とにより規定される臨界膜厚より大きい厚さを第2の半導体層は有することが可能である。この半導体積層では、第1の半導体層は、下地のAlGa1−XN半導体に対して格子整合しておらず、エピタキシャル基板における第1の半導体層の実際の格子定数(例えばa軸方向の格子定数)は、下地AlGa1−XN半導体の格子定数(例えばa軸方向の格子定数)と異なる。また、第1の半導体層は歪みを内包するので、エピタキシャル基板における第1の半導体層の実際の格子定数(例えばa軸方向の格子定数)は、無歪みの第1のIII族窒化物半導体材料に固有の格子定数(例えばa軸方向の格子定数、a0)と異なる。つまり、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数は、これらの格子定数の間の値を有する。 The epitaxial substrate includes a semiconductor stack provided on the substrate, and the semiconductor stack includes the first and second semiconductor layers. The semiconductor stack has a main surface provided so that a gate electrode can be mounted. In this semiconductor stack, the first semiconductor layer contains strain, but is defined by the composition of the unstrained first group III nitride semiconductor material and the composition of the second group III nitride semiconductor material. The second semiconductor layer can have a thickness greater than the critical thickness. In this semiconductor stack, the first semiconductor layer is not lattice-matched to the underlying Al X Ga 1-X N semiconductor, and the actual lattice constant of the first semiconductor layer in the epitaxial substrate (for example, in the a-axis direction) Is different from the lattice constant of the underlying Al X Ga 1-X N semiconductor (for example, the lattice constant in the a-axis direction). In addition, since the first semiconductor layer contains strain, the actual lattice constant (for example, lattice constant in the a-axis direction) of the first semiconductor layer in the epitaxial substrate is the unstrained first group III nitride semiconductor material. Is different from the inherent lattice constant (for example, the lattice constant in the a-axis direction, a0). That is, the actual lattice constant of the first semiconductor layer in the group III nitride semiconductor electronic device has a value between these lattice constants.

この第1の半導体層上に、第2の半導体層が設けられるので、第2の半導体層の臨界膜厚を規定する格子定数は、下地のAlGa1−XN半導体の格子定数ではなく、第1の半導体層の実際の格子定数と第2の半導体層の格子定数によってのみ決定される。第2の半導体層の臨界膜厚は、下地のAlGa1−XN半導体の格子定数から独立している。 Since the second semiconductor layer is provided on the first semiconductor layer, the lattice constant that defines the critical film thickness of the second semiconductor layer is not the lattice constant of the underlying Al X Ga 1-X N semiconductor. , Determined only by the actual lattice constant of the first semiconductor layer and the lattice constant of the second semiconductor layer. The critical film thickness of the second semiconductor layer is independent of the lattice constant of the underlying Al X Ga 1-X N semiconductor.

本発明に係るIII族窒化物半導体電子デバイスのためのエピタキシャル基板は、(a)AlGa1−XN(0<X≦1)からなる半導体表面を有する基板と、(b)AlGa1−XN(0<X≦1)からなる半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなり、チャネル層のための第1の半導体層と、(c)前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなり、バリア層のための第2の半導体層とを備える。前記第2の半導体層は前記第1の半導体層の上に設けられ、前記第1のIII族窒化物半導体材料は前記AlGa1−XNと異なり、前記第1の半導体層は、歪みを内包すると共に、前記半導体表面のAlGa1−XNの上において格子緩和している。 An epitaxial substrate for a group III nitride semiconductor electronic device according to the present invention includes (a) a substrate having a semiconductor surface made of Al X Ga 1-X N (0 <X ≦ 1), and (b) Al X Ga. A first semiconductor layer provided on a semiconductor surface of 1- XN (0 <X ≦ 1), made of a first group III nitride semiconductor material, for a channel layer; and (c) the first A second group III nitride semiconductor material having a larger band gap than that of the first group III nitride semiconductor material, and a second semiconductor layer for the barrier layer. The second semiconductor layer is provided on the first semiconductor layer, the first group III nitride semiconductor material is different from the Al X Ga 1-X N, and the first semiconductor layer is strained And lattice relaxation on Al X Ga 1-X N on the semiconductor surface.

このエピタキシャル基板は、基板上に設けられた半導体積層を備え、その半導体積層は、上記の第1及び第2の半導体層を含む。半導体積層は、ゲート電極を搭載可能なように設けられた主面を有する。   The epitaxial substrate includes a semiconductor stack provided on the substrate, and the semiconductor stack includes the first and second semiconductor layers. The semiconductor stack has a main surface provided so that a gate electrode can be mounted.

この半導体積層において、第1の半導体層は、半導体表面のAlGa1−XNの上において格子緩和している。したがって、第1の半導体層は、下地のAlGa1−XN半導体に対して格子整合しておらず、エピタキシャル基板における第1の半導体層の実際の格子定数(例えばa軸方向の格子定数)は、下地AlGa1−XN半導体の格子定数(例えばa軸方向の格子定数)と異なる。また、第1の半導体層は歪みを内包するので、完全に格子緩和しておらず、格子緩和した状態となっており、エピタキシャル基板における第1の半導体層の実際の格子定数(例えばa軸方向の格子定数)は、無歪みの第1のIII族窒化物半導体材料に固有の格子定数(例えばa軸方向の格子定数、a0)と異なる。つまり、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数は、これらの格子定数の間の値を有する。 In this semiconductor stack, the first semiconductor layer is lattice-relaxed on Al X Ga 1-X N on the semiconductor surface. Therefore, the first semiconductor layer is not lattice-matched to the underlying Al X Ga 1-X N semiconductor, and the actual lattice constant of the first semiconductor layer in the epitaxial substrate (for example, the lattice constant in the a-axis direction) ) Is different from the lattice constant (for example, lattice constant in the a-axis direction) of the base Al X Ga 1-X N semiconductor. In addition, since the first semiconductor layer includes strain, it is not completely lattice-relaxed and is in a lattice-relaxed state, and the actual lattice constant of the first semiconductor layer in the epitaxial substrate (for example, the a-axis direction) Is different from the lattice constant inherent to the unstrained first group III nitride semiconductor material (for example, the lattice constant in the a-axis direction, a0). That is, the actual lattice constant of the first semiconductor layer in the group III nitride semiconductor electronic device has a value between these lattice constants.

この第1の半導体層上に、第2の半導体層が設けられるので、第2の半導体層の臨界膜厚を規定する格子定数は、下地のAlGa1−XN半導体の格子定数ではなく、第1の半導体層の格子定数となる。第2の半導体層の臨界膜厚は、下地のAlGa1−XN半導体の格子定数から独立している。 Since the second semiconductor layer is provided on the first semiconductor layer, the lattice constant that defines the critical film thickness of the second semiconductor layer is not the lattice constant of the underlying Al X Ga 1-X N semiconductor. And the lattice constant of the first semiconductor layer. The critical film thickness of the second semiconductor layer is independent of the lattice constant of the underlying Al X Ga 1-X N semiconductor.

本発明は、III族窒化物半導体電子デバイスを作製する方法に関する。この方法は、(a)AlGa1−XN(0<X≦1)からなる半導体表面の上に、第1のIII族窒化物半導体材料からなる第1の半導体層を成長する工程と、(b)前記第1の半導体層の上に第2の半導体層を成長する工程と、(c)前記第2の半導体層を成長した後にゲート電極を形成する工程とを備える。前記第1のIII族窒化物半導体材料は前記AlGa1−XNと異なり、前記第2の半導体層は前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなり、前記第1の半導体層は歪みを内包している。前記第2の半導体層の厚さは、無歪みの第1のIII族窒化物半導体材料の組成と、第2のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きくすることが可能である。 The present invention relates to a method for fabricating a group III nitride semiconductor electronic device. This method includes (a) growing a first semiconductor layer made of a first group III nitride semiconductor material on a semiconductor surface made of Al X Ga 1-X N (0 <X ≦ 1). (B) growing a second semiconductor layer on the first semiconductor layer, and (c) forming a gate electrode after growing the second semiconductor layer. The first group III nitride semiconductor material is different from the Al X Ga 1-X N, and the second semiconductor layer has a second band gap larger than the band gap of the first group III nitride semiconductor material. And the first semiconductor layer contains strain. The thickness of the second semiconductor layer may be larger than the critical film thickness defined by the composition of the unstrained first group III nitride semiconductor material and the composition of the second group III nitride semiconductor material. Is possible.

上記の製造方法によれば、無歪みの第1のIII族窒化物半導体材料の組成と、第2のIII族窒化物半導材料の組成により規定される臨界膜厚より大きい膜厚の第2の層を有すると共に、歪みを内包する第1の半導体層を成長する。したがって、第1の半導体層は、下地のAlGa1−XN半導体に対して格子整合しておらず、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数(例えばa軸方向の格子定数)は、下地AlGa1−XN半導体の格子定数(例えばa軸方向の格子定数)と異なる。また、第1の半導体層は歪みを内包するので、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数(例えばa軸方向の格子定数)は、無歪みの第1のIII族窒化物半導体材料に固有の格子定数(例えばa軸方向の格子定数、a0)と異なる。つまり、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数は、これらの格子定数の間の値を有する。 According to the above manufacturing method, the second film thickness greater than the critical film thickness defined by the composition of the unstrained first group III nitride semiconductor material and the composition of the second group III nitride semiconductor material. And growing a first semiconductor layer including a strain and including a strain. Therefore, the first semiconductor layer is not lattice matched to the underlying Al X Ga 1-X N semiconductor, and the actual lattice constant of the first semiconductor layer in the group III nitride semiconductor electronic device (eg, a The lattice constant in the axial direction is different from the lattice constant of the underlying Al X Ga 1-X N semiconductor (for example, the lattice constant in the a-axis direction). In addition, since the first semiconductor layer includes strain, the actual lattice constant (for example, lattice constant in the a-axis direction) of the first semiconductor layer in the group III nitride semiconductor electronic device is not strained. It is different from a lattice constant (for example, lattice constant in the a-axis direction, a0) inherent to the group nitride semiconductor material. That is, the actual lattice constant of the first semiconductor layer in the group III nitride semiconductor electronic device has a value between these lattice constants.

次いで、この第1の半導体層上に、第2の半導体層を成長する。これ故に、第2の半導体層の臨界膜厚を規定する格子定数は、下地のAlGa1−XN半導体の格子定数ではなく、第1の半導体層の格子定数となる。第2の半導体層の臨界膜厚は、下地のAlGa1−XN半導体の格子定数から独立している。 Next, a second semiconductor layer is grown on the first semiconductor layer. Therefore, the lattice constant that defines the critical film thickness of the second semiconductor layer is not the lattice constant of the underlying Al X Ga 1-X N semiconductor, but the lattice constant of the first semiconductor layer. The critical film thickness of the second semiconductor layer is independent of the lattice constant of the underlying Al X Ga 1-X N semiconductor.

本発明に係る上記の形態では、前記第1の半導体層は歪みを内包する。
前記第2の半導体層はAlGa1−ZN(0<Z≦1、Z≦X)からなり、前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、前記第2の半導体層のAlGa1−ZNの厚さは、無歪みの場合の前記AlGa1−YNにより規定される臨界厚みより、大きくすることができる。この発明では、バリア層のための第2の半導体層に厚いAlGa1−ZNを提供できる。
In the above embodiment according to the present invention, the first semiconductor layer contains a strain.
Said second semiconductor layer comprises Al Z Ga 1-Z N ( 0 <Z ≦ 1, Z ≦ X), said first semiconductor layer is Al Y Ga 1-Y N ( 0 ≦ Y <1, Y <Z, Y <X), and the thickness of the Al Z Ga 1-Z N of the second semiconductor layer is more than the critical thickness defined by the Al Y Ga 1-Y N in the case of no strain. Can be bigger. This invention can provide a thick Al Z Ga 1-Z N to the second semiconductor layer for barrier layers.

本発明に係る上記の形態(III族窒化物半導体電子デバイス、エピタキシャル基板、及びIII族窒化物半導体電子デバイスを作製する方法)では、前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、前記第2の半導体層はAlGa1−ZN(0<Z≦1、Z≦X)からなり、前記AlGa1−ZNのアルミニウム組成は前記AlGa1−YNのアルミニウム組成より大きく、前記AlGa1−YNのアルミニウム組成は前記AlGa1−XNのアルミニウム組成より小さい。 In the above embodiment according to the present invention (group III nitride semiconductor electronic device, epitaxial substrate, and method of manufacturing group III nitride semiconductor electronic device), the first semiconductor layer is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X), the second semiconductor layer is made of Al Z Ga 1-Z N (0 <Z ≦ 1, Z ≦ X), and the Al Z Ga 1− aluminum composition of Z N is greater than the aluminum composition of the Al Y Ga 1-Y N, the Al Y Ga 1-Y aluminum composition of N is aluminum composition smaller than the Al X Ga 1-X N.

この発明では、第1の半導体層がGaN又はAlGaNからなり、第2の半導体層は第1の半導体層のAl組成より大きいAlGaNからなる。第1の半導体層における実際の格子定数(歪みを受けた状態の格子定数)は、下地のAlGa1−XNの格子定数と無歪みのAlGa1−YNの格子定数との間の値を有し、この中間の格子定数を有する第1の半導体層上に第2の半導体層が設けられるので、中間の格子定数を基準に第2の半導体層の臨界膜厚が規定される。この第2の半導体層のAlGa1−ZNの臨界膜厚は、AlGa1−YNに固有の格子定数(無歪みの場合の格子定数)を基準にする臨界膜厚より大きくなる。 In the present invention, the first semiconductor layer is made of GaN or AlGaN, and the second semiconductor layer is made of AlGaN larger than the Al composition of the first semiconductor layer. The actual lattice constant (lattice constant in a strained state) in the first semiconductor layer is the difference between the lattice constant of the underlying Al X Ga 1-X N and the lattice constant of unstrained Al Y Ga 1-Y N. Since the second semiconductor layer is provided on the first semiconductor layer having the intermediate lattice constant and the intermediate lattice constant, the critical film thickness of the second semiconductor layer is defined based on the intermediate lattice constant. The The critical film thickness of Al Z Ga 1-Z N in the second semiconductor layer is larger than the critical film thickness based on the lattice constant inherent to Al Y Ga 1-Y N (lattice constant in the case of no strain). Become.

本発明に係る上記の形態では、前記III族窒化物半導体電子デバイスのチャネル層は前記第1の半導体層を含み、前記III族窒化物半導体電子デバイスのバリア層は前記第2の半導体層を含み前記第1の半導体層は三元AlGaNからなり、前記第2の半導体層は三元AlGaNからなり、前記第1の半導体層のAlGaNは前記半導体主面のAlGa1−XNに接合を成すことができる。 In the above aspect of the present invention, the channel layer of the group III nitride semiconductor electronic device includes the first semiconductor layer, and the barrier layer of the group III nitride semiconductor electronic device includes the second semiconductor layer. The first semiconductor layer is made of ternary AlGaN, the second semiconductor layer is made of ternary AlGaN, and the AlGaN of the first semiconductor layer is bonded to Al X Ga 1-X N of the semiconductor main surface. Can be made.

この発明では、AlGaN/AlGaN系のヘテロ接合がIII族窒化物半導体電子デバイスに提供される。このヘテロ接合に二次元電子ガス層が形成される。この電子ガスは、AlGaNバリア層を介してゲート電極からの電界によって制御される。III族窒化物半導体電子デバイスは、厚いAlGaNバリア層により技術的寄与を受けることができる。   In the present invention, an AlGaN / AlGaN heterojunction is provided for a group III nitride semiconductor electronic device. A two-dimensional electron gas layer is formed at the heterojunction. This electron gas is controlled by the electric field from the gate electrode through the AlGaN barrier layer. III-nitride semiconductor electronic devices can receive technical contributions due to thick AlGaN barrier layers.

本発明に係る上記の形態では、前記III族窒化物半導体電子デバイスのチャネル層は前記第1の半導体層を含み、前記III族窒化物半導体電子デバイスのバリア層は前記第2の半導体層を含み、前記第1の半導体層は二元GaNからなり、前記第2の半導体層は三元AlGaNからなり、前記第1の半導体層のGaNは前記半導体主面のAlGa1−XNに接合を成すことができる。 In the above aspect of the present invention, the channel layer of the group III nitride semiconductor electronic device includes the first semiconductor layer, and the barrier layer of the group III nitride semiconductor electronic device includes the second semiconductor layer. The first semiconductor layer is made of binary GaN, the second semiconductor layer is made of ternary AlGaN, and the GaN of the first semiconductor layer is bonded to Al X Ga 1-X N of the semiconductor main surface. Can be made.

この発明では、AlGaN/GaN系のヘテロ接合がIII族窒化物半導体電子デバイスに提供される。このヘテロ接合に二次元電子ガス層が形成される。この電子ガスは、AlGaNバリア層を介してゲート電極からの電界によって制御される。III族窒化物半導体電子デバイスは、厚いAlGaNバリア層による技術的寄与を受けることができる。   In the present invention, an AlGaN / GaN heterojunction is provided for a group III nitride semiconductor electronic device. A two-dimensional electron gas layer is formed at the heterojunction. This electron gas is controlled by the electric field from the gate electrode through the AlGaN barrier layer. III-nitride semiconductor electronic devices can receive technical contributions from thick AlGaN barrier layers.

本発明に係る上記の形態では、前記第1の半導体層は前記第2の半導体層とヘテロ接合を成し、前記第2の半導体層は前記第1の半導体層の上にコヒーレントに設けられていることが好適である。   In the above aspect of the invention, the first semiconductor layer forms a heterojunction with the second semiconductor layer, and the second semiconductor layer is provided coherently on the first semiconductor layer. It is preferable that

この発明によれば、第2の半導体層は第1の半導体層の上にコヒーレントに設けられるので、第2の半導体層は(第1の半導体層に対して)緩和していない。第2の半導体層の格子定数(例えばa軸方向の格子定数)は第1の半導体層の格子定数(例えばa軸方向の格子定数)に実質的に等しい。上記のヘテロ接合に転位は導入されない。   According to the present invention, since the second semiconductor layer is provided on the first semiconductor layer coherently, the second semiconductor layer is not relaxed (relative to the first semiconductor layer). The lattice constant of the second semiconductor layer (for example, the lattice constant in the a-axis direction) is substantially equal to the lattice constant of the first semiconductor layer (for example, the lattice constant in the a-axis direction). Dislocations are not introduced into the above heterojunction.

本発明に係る上記の形態では、前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、前記第1の半導体層は格子緩和率Rを有しており、前記格子緩和率Rは(d(AlGa1−YN)−d(AlGa1−XN))/(d0(AlGa1−YN)−d0(AlGa1−XN))で規定される。前記格子緩和率Rはゼロより大きく、0.9以下であることが好ましい。また、前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、前記格子緩和率Rはゼロより大きく、0.8以下であることが好ましい。
なお、ここで、d0(AlGa1−YN)は無歪みの場合のAlGa1−YNのa軸の格子定数であり、d0(AlGa1−XN)は無歪みの場合のAlGa1−XNのa軸の格子定数である。
d(AlGa1−YN)は、実際の歪み等を有している場合のAlGa1−YNの格子定数である。なお、d(AlGa1−XN)は実際のAlGa1−XNのa軸の格子定数であるが、通常、これは、下地の層に用いているため、d0(AlGa1−XN)とほぼ同じ値となる。
In the above aspect of the invention, the first semiconductor layer is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X), and the first semiconductor layer is lattice-relaxed. has a rate R, the lattice relaxation rate R (d (Al Y Ga 1- Y N) -d (Al X Ga 1-X N)) / (d0 (Al Y Ga 1-Y N) - defined by d0 (Al X Ga 1-X N)). The lattice relaxation rate R is preferably greater than zero and not greater than 0.9. The first semiconductor layer is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X), and the lattice relaxation rate R is larger than zero and 0.8 or less. It is preferable.
Note that, d0 (Al Y Ga 1-Y N) are the a-axis lattice constant of the Al Y Ga 1-Y N when unstrained, d0 (Al X Ga 1- X N) is unstrained Is the a-axis lattice constant of Al X Ga 1-X N.
d (Al Y Ga 1-Y N) is the lattice constant of Al Y Ga 1-Y N in the case of having actual strain or the like. Note that d (Al X Ga 1-X N) is an a-axis lattice constant of actual Al X Ga 1-X N, but since it is usually used for the underlying layer, d0 (Al X It becomes almost the same value as Ga 1−X N).

本発明に係る上記の形態では、前記AlGa1−XNはAlNであることが好適である。この発明は、低転位のAlNを支持基体として用いることができる。例えば貫通転位密度を低くできるAlNを下地半導体領域として利用できる。 In the embodiment according to the present invention, it is preferable that the Al X Ga 1-X N is AlN. In the present invention, low dislocation AlN can be used as a support substrate. For example, AlN that can lower the threading dislocation density can be used as the underlying semiconductor region.

本発明に係る上記の形態では、前記AlGa1−XNの前記半導体表面はc面を有することが好ましい。この発明は、第1の半導体層において、内部歪みの解放にc面方向のスベリを利用する。c面をスベリ面とする場合、格子不整合に基づく欠陥は、第1の半導体層の表面の方向には伝播しない。したがって、第1の半導体層と第2の半導体層とのヘテロ接合は、内部歪みの解放による欠陥の影響を直接に受けない。 In the above aspect of the present invention, it is preferable that the semiconductor surface of the Al X Ga 1-X N has a c-plane. The present invention utilizes c-plane sliding in the first semiconductor layer to release internal strain. When the c-plane is a smooth surface, defects based on lattice mismatch do not propagate in the direction of the surface of the first semiconductor layer. Therefore, the heterojunction between the first semiconductor layer and the second semiconductor layer is not directly affected by defects due to the release of internal strain.

本発明に係る上記の形態では、前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、前記第2の半導体層はAlGa1−ZN(0<Z≦1、Z≦X)からなり、前記第2の半導体層と前記第1の半導体層のアルミニウム組成の差が、0.17以上であり、前記第2の半導体層の厚さが140nmより大きいことが好ましい。また、本発明に係る上記の形態では、前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、前記第2の半導体層はAlGa1−ZN(0<Z≦1、Z≦X)からなり、前記第2の半導体層と前記第1の半導体層のアルミニウム組成の差が、0.22以上であり、前記第2の半導体層の厚さが92nmより大きいことが好ましい。さらに、本発明に係る上記の形態では、前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、前記第2の半導体層はAlGa1−ZN(0<Z≦1、Z≦X)からなり、前記第2の半導体層と前記第1の半導体層のアルミニウム組成の差が、0.37以上であり、前記第2の半導体層の厚さが30nmより大きいことが好ましい。 In the above aspect of the invention, the first semiconductor layer is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X), and the second semiconductor layer is made of Al 2 Z 3. Ga 1 -ZN (0 <Z ≦ 1, Z ≦ X), and the difference in aluminum composition between the second semiconductor layer and the first semiconductor layer is 0.17 or more, and the second The thickness of the semiconductor layer is preferably larger than 140 nm. In the above aspect of the invention, the first semiconductor layer is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X), and the second semiconductor layer is Al Z Ga 1-Z N (0 <Z ≦ 1, Z ≦ X), a difference in aluminum composition between the second semiconductor layer and the first semiconductor layer is 0.22 or more, and the first The thickness of the semiconductor layer 2 is preferably larger than 92 nm. Furthermore, in the above aspect of the present invention, the first semiconductor layer is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X), and the second semiconductor layer is Al Z Ga 1-Z N (0 <Z ≦ 1, Z ≦ X), a difference in aluminum composition between the second semiconductor layer and the first semiconductor layer is 0.37 or more, The thickness of the semiconductor layer 2 is preferably larger than 30 nm.

本発明に係る作製方法では、前記第1のIII族窒化物半導体材料は前記AlGa1−XNと異なり、前記第2の半導体層は前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなり、前記第1の半導体層は歪みを内包する。前記第2の半導体層の厚さは、無歪みの第1のIII族窒化物半導体材料の組成と、第2のIII族窒化物半導体材料の組成とにより規定される臨界膜厚より大きくすることが可能である。 In the manufacturing method according to the present invention, the first group III nitride semiconductor material is different from the Al X Ga 1-X N, and the second semiconductor layer is a band gap of the first group III nitride semiconductor material. It is made of a second group III nitride semiconductor material having a larger band gap, and the first semiconductor layer contains strain. The thickness of the second semiconductor layer is larger than the critical film thickness defined by the composition of the unstrained first group III nitride semiconductor material and the composition of the second group III nitride semiconductor material. Is possible.

本発明に係る作製方法では、前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、前記第2の半導体層はAlGa1−ZN(0<Z≦1、Z≦X)からなり、前記AlGa1−ZNのアルミニウム組成は前記AlGa1−YNのアルミニウム組成より大きく、前記AlGa1−YNのアルミニウム組成は前記AlGa1−XNのアルミニウム組成より小さい。 In the manufacturing method according to the present invention, the first semiconductor layer is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X), and the second semiconductor layer is made of Al Z Ga. 1-ZN (0 <Z ≦ 1, Z ≦ X), and the aluminum composition of the Al Z Ga 1-Z N is larger than the aluminum composition of the Al Y Ga 1-Y N, and the Al Y Ga 1− aluminum composition of Y N is smaller than the aluminum composition of the Al X Ga 1-X N.

この作製方法によれば、第1の半導体層がGaN又はAlGaNからなり、第2の半導体層は第1の半導体層のAl組成より大きいAlGaNからなる。第1の半導体層における実際の格子定数(歪みを受けた状態の格子定数)は、下地のAlGa1−XNの格子定数と無歪みのAlGa1−YNの格子定数との間の値を有し、この中間の格子定数を有する第1の半導体層上に第2の半導体層が設けられるので、中間格子定数を基準に第2の半導体層の臨界膜厚が規定される。この第2の半導体層のAlGa1−ZNの臨界膜厚は、AlGa1−YNに固有の格子定数を基準にする臨界膜厚より大きくなる。 According to this manufacturing method, the first semiconductor layer is made of GaN or AlGaN, and the second semiconductor layer is made of AlGaN larger than the Al composition of the first semiconductor layer. The actual lattice constant (lattice constant in a strained state) in the first semiconductor layer is the difference between the lattice constant of the underlying Al X Ga 1-X N and the lattice constant of unstrained Al Y Ga 1-Y N. Since the second semiconductor layer is provided on the first semiconductor layer having the intermediate value and the intermediate lattice constant, the critical film thickness of the second semiconductor layer is defined based on the intermediate lattice constant. . The critical film thickness of Al Z Ga 1-Z N in the second semiconductor layer is larger than the critical film thickness based on the lattice constant inherent to Al Y Ga 1-Y N.

以上説明したように、本発明によれば、半導体積層内の電流経路からゲート電極を隔てる半導体層を厚くできるIII族窒化物半導体電子デバイスが提供される。また、本発明によれば、III族窒化物半導体電子デバイスのためのエピタキシャル基板が提供される。さらに、本発明によれば、III族窒化物半導体電子デバイスを作製する方法が提供される。   As described above, according to the present invention, there is provided a group III nitride semiconductor electronic device capable of increasing the thickness of the semiconductor layer separating the gate electrode from the current path in the semiconductor stack. The present invention also provides an epitaxial substrate for a group III nitride semiconductor electronic device. Furthermore, according to the present invention, a method for fabricating a group III nitride semiconductor electronic device is provided.

図1は、本実施の形態に係るIII族窒化物半導体電子デバイス及びエピタキシャル基板を概略的に示す図面である。FIG. 1 is a drawing schematically showing a group III nitride semiconductor electronic device and an epitaxial substrate according to the present embodiment. 図2は、第1の半導体層、第2の半導体層及び支持基体の格子定数の関係を示す図面である。FIG. 2 is a drawing showing the relationship between the lattice constants of the first semiconductor layer, the second semiconductor layer, and the support substrate. 図3は、実験において作成したエピタキシャル基板の逆格子マッピング像の一例を示す図面である。FIG. 3 is a drawing showing an example of a reciprocal lattice mapping image of an epitaxial substrate created in an experiment. 図4は、実施例における実験の結果の一覧を示す図面である。FIG. 4 is a diagram showing a list of results of experiments in the examples. 図5は、チャネル層とバリア層とのAl組成差とバリア層の臨界膜厚との関係を示す図面である。FIG. 5 is a drawing showing the relationship between the Al composition difference between the channel layer and the barrier layer and the critical film thickness of the barrier layer. 図6は、本実施の形態によれば、III族窒化物半導体電子デバイスを作製する方法における主要な工程フローを示す図面である。FIG. 6 is a drawing showing a main process flow in the method of manufacturing a group III nitride semiconductor electronic device according to the present embodiment.

引き続いて、添付図面を参照しながら、本発明のIII族窒化物半導体電子デバイス、エピタキシャル基板、並びにエピタキシャル基板及びIII族窒化物半導体電子デバイスを作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。   Subsequently, an embodiment relating to a group III nitride semiconductor electronic device, an epitaxial substrate, and an epitaxial substrate and a group III nitride semiconductor electronic device of the present invention will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals.

図1は、本実施の形態に係るIII族窒化物半導体電子デバイス及びエピタキシャル基板を概略的に示す図面である。III族窒化物半導体電子デバイス11は、第1の半導体層13と、第2の半導体層15と、ゲート電極17とを備える。半導体積層19は第1の半導体層13及び第2の半導体層15を含む。半導体積層19は、ゲート電極17が接合可能なように設けられた主面19aを有することができる。第2の半導体層15は第1の半導体層13上に設けられる。ゲート電極17は第2の半導体層15の上に設けられている。第1の半導体層13は、第1のIII族窒化物半導体材料からなり、第1のIII族窒化物半導体材料は例えばAlGaN、GaN等であることができる。第1の半導体層13は、AlGa1−XN(0<X≦1)からなる半導体表面21a上に設けられる。第2の半導体層15は第2のIII族窒化物半導体材料からなり、第2のIII族窒化物半導体材料は例えばAlGaN等であることができる。図1の(b)部に示されるように、第2のIII族窒化物半導体材料のバンドギャップE15は第1のIII族窒化物半導体材料のバンドギャップE13より大きい。第1の半導体層13の第1のIII族窒化物半導体材料はAlGa1−XNと異なり、第1の半導体層13は歪みを内包する。また、第2の半導体層15の厚さT15は、無歪みの第1のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きくすることも可能である。 FIG. 1 is a drawing schematically showing a group III nitride semiconductor electronic device and an epitaxial substrate according to the present embodiment. The group III nitride semiconductor electronic device 11 includes a first semiconductor layer 13, a second semiconductor layer 15, and a gate electrode 17. The semiconductor stack 19 includes a first semiconductor layer 13 and a second semiconductor layer 15. The semiconductor stacked layer 19 can have a main surface 19a provided so that the gate electrode 17 can be bonded. The second semiconductor layer 15 is provided on the first semiconductor layer 13. The gate electrode 17 is provided on the second semiconductor layer 15. The first semiconductor layer 13 is made of a first group III nitride semiconductor material, and the first group III nitride semiconductor material can be, for example, AlGaN, GaN, or the like. The first semiconductor layer 13 is provided on the semiconductor surface 21 a made of Al X Ga 1-X N (0 <X ≦ 1). The second semiconductor layer 15 is made of a second group III nitride semiconductor material, and the second group III nitride semiconductor material can be, for example, AlGaN. As shown in part (b) of FIG. 1, the band gap E15 of the second group III nitride semiconductor material is larger than the band gap E13 of the first group III nitride semiconductor material. The first group III nitride semiconductor material of the first semiconductor layer 13 is different from Al X Ga 1-X N, and the first semiconductor layer 13 contains strain. Further, the thickness T15 of the second semiconductor layer 15 can be larger than the critical film thickness defined by the composition of the unstrained first group III nitride semiconductor material.

このIII族窒化物半導体電子デバイス11では、第1の半導体層13が歪みを内包するので、III族窒化物半導体電子デバイス11における第1の半導体層13の歪んだ第1のIII族窒化物半導体材料の格子定数d(13)(例えばa軸方向の格子定数)は、無歪みの第1のIII族窒化物半導体材料の格子定数d0(13)(例えばa軸方向の格子定数)と異なる。また、第2の半導体層15は、無歪みの第1のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい厚さを有する。これ故に、第1の半導体層13は下地のAlGa1−XN半導体に対して格子整合しておらず、第1の半導体層13の歪んだ第1のIII族窒化物半導体材料の格子定数d(13)(例えばa軸方向の格子定数)は、下地AlGa1−XN半導体の格子定数d(21)(例えばa軸方向の格子定数)と異なる。 In this group III nitride semiconductor electronic device 11, since the first semiconductor layer 13 includes strain, the strained first group III nitride semiconductor of the first semiconductor layer 13 in the group III nitride semiconductor electronic device 11. The lattice constant d (13) of the material (for example, the lattice constant in the a-axis direction) is different from the lattice constant d0 (13) (for example, the lattice constant in the a-axis direction) of the unstrained first group III nitride semiconductor material. The second semiconductor layer 15 has a thickness larger than the critical film thickness defined by the composition of the unstrained first group III nitride semiconductor material. Therefore, the first semiconductor layer 13 is not lattice-matched to the underlying Al X Ga 1-X N semiconductor, and the first semiconductor layer 13 has a distorted first group III nitride semiconductor material lattice. The constant d (13) (for example, the lattice constant in the a-axis direction) is different from the lattice constant d (21) (for example, the lattice constant in the a-axis direction) of the base Al X Ga 1-X N semiconductor.

つまり、III族窒化物半導体電子デバイス11における第1の半導体層13の歪んだ第1のIII族窒化物半導体材料の格子定数d(13)は、格子定数d(21)と格子定数d0(13)との間の値を有する。   That is, the lattice constant d (13) of the distorted first group III nitride semiconductor material of the first semiconductor layer 13 in the group III nitride semiconductor electronic device 11 is the lattice constant d (21) and the lattice constant d0 (13). ) Between.

この第1の半導体層13上に、第2の半導体層15が設けられるので、第2の半導体層15の臨界膜厚を規定する格子定数は、AlGa1−XN半導体の格子定数ではなく、第1の半導体層13の格子定数d(13)となる。第2の半導体層15の臨界膜厚は、下地のAlGa1−XN半導体の格子定数から独立している。 Since the second semiconductor layer 15 is provided on the first semiconductor layer 13, the lattice constant that defines the critical film thickness of the second semiconductor layer 15 is the lattice constant of the Al X Ga 1-X N semiconductor. Instead, the lattice constant d (13) of the first semiconductor layer 13 is obtained. The critical film thickness of the second semiconductor layer 15 is independent of the lattice constant of the underlying Al X Ga 1-X N semiconductor.

また、III族窒化物半導体電子デバイス11では、第1の半導体層13は、歪みを内包すると共に、半導体表面21aのAlGa1−XNの上において格子緩和している。 Further, in the group III nitride semiconductor electronic device 11, the first semiconductor layer 13 includes strain and is lattice-relaxed on Al X Ga 1-X N on the semiconductor surface 21a.

III族窒化物半導体電子デバイス11では、第1の半導体層13は、半導体表面21aのAlGa1−XNの上において格子緩和しているとき、第1の半導体層13は、下地のAlGa1−XN半導体に対して格子整合しておらず、III族窒化物半導体電子デバイス11における第1の半導体層13の歪んだ第1のIII族窒化物半導体材料の格子定数d(13)(例えばa軸方向の格子定数)は、下地AlGa1−XN半導体の格子定数d(21)(例えばa軸方向の格子定数)と異なる。また、第1の半導体層13は歪みを内包するので、完全に格子緩和しておらず、格子緩和した状態となっており、III族窒化物半導体電子デバイス11における第1の半導体層13の歪んだ第1のIII族窒化物半導体材料の格子定数d(13)(例えばa軸方向の格子定数)は、無歪みの第1のIII族窒化物半導体材料に固有の格子定数d0(13)(例えばa軸方向の格子定数)と異なる。つまり、格子定数d(13)は、格子定数d(21)と格子定数d0(13)との間の値を有する。 In the group III nitride semiconductor electronic device 11, when the first semiconductor layer 13 is lattice-relaxed on the Al X Ga 1-X N of the semiconductor surface 21 a, the first semiconductor layer 13 is the underlying Al The lattice constant d (13) of the distorted first group III nitride semiconductor material of the first semiconductor layer 13 in the group III nitride semiconductor electronic device 11 is not lattice matched to the X Ga 1-X N semiconductor. ) (For example, the lattice constant in the a-axis direction) is different from the lattice constant d (21) (for example, the lattice constant in the a-axis direction) of the base Al X Ga 1-X N semiconductor. In addition, since the first semiconductor layer 13 includes strain, it is not completely lattice-relaxed and is in a lattice-relaxed state, and the first semiconductor layer 13 in the group III nitride semiconductor electronic device 11 is strained. However, the lattice constant d (13) of the first group III nitride semiconductor material (for example, the lattice constant in the a-axis direction) is the lattice constant d0 (13) (inherent to the unstrained first group III nitride semiconductor material). For example, it is different from the lattice constant in the a-axis direction). That is, the lattice constant d (13) has a value between the lattice constant d (21) and the lattice constant d0 (13).

格子緩和した第1の半導体層13上に、第2の半導体層15が設けられるので、第2の半導体層15の臨界膜厚を規定する格子定数は、第1の半導体層13の格子定数d(13)となる。第2の半導体層15の臨界膜厚は、下地のAlGa1−XN半導体の格子定数から独立している。 Since the second semiconductor layer 15 is provided on the lattice-relaxed first semiconductor layer 13, the lattice constant that defines the critical film thickness of the second semiconductor layer 15 is the lattice constant d of the first semiconductor layer 13. (13) The critical film thickness of the second semiconductor layer 15 is independent of the lattice constant of the underlying Al X Ga 1-X N semiconductor.

III族窒化物半導体電子デバイス11は、以下のように2つの場合に、半導体積層19内の電流経路からゲート電極17を隔てる半導体層15を厚くできる:第1の半導体層13は歪みを内包すると共に、無歪みの第1のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい厚さT15を第2の半導体層15は有する;第1の半導体層13は、歪みを内包すると共に、半導体表面21aのAlGa1−XNに対して格子緩和している。 The group III nitride semiconductor electronic device 11 can thicken the semiconductor layer 15 that separates the gate electrode 17 from the current path in the semiconductor stack 19 in two cases as follows: the first semiconductor layer 13 contains strain At the same time, the second semiconductor layer 15 has a thickness T15 larger than the critical film thickness defined by the composition of the unstrained first group III nitride semiconductor material; the first semiconductor layer 13 contains the strain. At the same time, the lattice is relaxed with respect to Al X Ga 1-X N on the semiconductor surface 21a.

第2の半導体層15は第1の半導体層13上にコヒーレントに設けられている。これ故に、第2の半導体層15は緩和していない。第2の半導体層15の格子定数d(15)(例えばa軸方向の格子定数)は第1の半導体層13の格子定数d(13)(例えばa軸方向の格子定数)に実質的に等しい。第1の半導体層13は第2の半導体層15とヘテロ接合27aを成しており、ヘテロ接合27aに転位が導入されない。   The second semiconductor layer 15 is provided on the first semiconductor layer 13 in a coherent manner. Therefore, the second semiconductor layer 15 is not relaxed. The lattice constant d (15) of the second semiconductor layer 15 (for example, the lattice constant in the a-axis direction) is substantially equal to the lattice constant d (13) of the first semiconductor layer 13 (for example, the lattice constant in the a-axis direction). . The first semiconductor layer 13 forms a heterojunction 27a with the second semiconductor layer 15, and no dislocation is introduced into the heterojunction 27a.

III族窒化物半導体電子デバイス11は、第1及び第2の半導体層13、15を搭載する支持基体21を更に備えることができる。支持基体21は半導体表面21aを有し、半導体表面21aは座標系SのX軸方向及びY軸方向に延在する。第1及び第2の半導体層13、15は、支持基体21の半導体表面21aの法線方向(Z軸方向)に配置されている。本実施例では、第1の半導体層13は、半導体表面21aのAlGa1−XNに接合27bを成す。支持基体21は、図1の(c)部に示されるように、AlGa1−XNからなることができる。AlGa1−XN支持基体上に、III族窒化物半導体電子デバイス11のための半導体積層19を設けることができる。或いは、図1の(d)部に示されるように、支持基体21は、半導体表面21aを提供するIII族窒化物層31aと、AlGa1−XNと異なる異種材料からなる支持体31bとを含むことができる。III族窒化物層31aは支持体31b上に搭載される。このAlGa1−XNテンプレート上に、III族窒化物半導体電子デバイス11のための半導体積層19を設けることができる。III族窒化物層31aはAlGa1−XNからなる。支持体31bとして、例えばサファイア基板、SiC基板、Si基板等を用いることができる。また、当然のことながら、支持基体21として、AlN基板、AlGaN基板等の窒化物半導体基板を用いることも可能である。 The group III nitride semiconductor electronic device 11 can further include a support base 21 on which the first and second semiconductor layers 13 and 15 are mounted. The support base 21 has a semiconductor surface 21a, and the semiconductor surface 21a extends in the X-axis direction and the Y-axis direction of the coordinate system S. The first and second semiconductor layers 13 and 15 are arranged in the normal direction (Z-axis direction) of the semiconductor surface 21 a of the support base 21. In the present embodiment, the first semiconductor layer 13 forms a junction 27b with Al X Ga 1-X N on the semiconductor surface 21a. Substrate 21, as shown in (c) portion of FIG. 1, may consist of Al X Ga 1-X N. A semiconductor stack 19 for the group III nitride semiconductor electronic device 11 can be provided on the Al X Ga 1-X N support base. Alternatively, as shown in FIG. 1 (d), the support base 21 includes a group III nitride layer 31a that provides the semiconductor surface 21a and a support 31b made of a different material from Al X Ga 1-X N. Can be included. The group III nitride layer 31a is mounted on the support 31b. A semiconductor stack 19 for the group III nitride semiconductor electronic device 11 can be provided on the Al X Ga 1-X N template. The group III nitride layer 31a is made of Al X Ga 1-X N. As the support 31b, for example, a sapphire substrate, a SiC substrate, a Si substrate, or the like can be used. As a matter of course, a nitride semiconductor substrate such as an AlN substrate or an AlGaN substrate can be used as the support base 21.

必要な場合には、支持基体21と第1及び第2の半導体層13、15との間に、III族窒化物半導体からなるバッファ層を設けることができ、このバッファ層は、AlGa1−XNからなることが好ましい。このバッファ層は、半導体積層19内に設けることができる。 If necessary, a buffer layer made of a group III nitride semiconductor can be provided between the support base 21 and the first and second semiconductor layers 13 and 15, and this buffer layer is made of Al X Ga 1. It preferably consists of -XN . This buffer layer can be provided in the semiconductor stack 19.

III族窒化物半導体電子デバイス11のチャネル層及びバリア層は、それぞれ、第1の半導体層13及び第2の半導体層15を含む。第1の半導体層13は第2の半導体層15とヘテロ接合27aを形成する。ヘテロ接合27aには二次元電子ガス29が生成される。この二次元電子ガス29は、ゲート電極17からの電界によって制御される。また、ソース電極23及びドレイン電極25に電圧が印加されるとき、二次元電子ガス29によるチャネルに電流がドレイン電極25からソース電極23の方向に流れる。ソース電極23及びドレイン電極25はチャネル層に電気的に接続され、ソース電極23及びドレイン電極25は半導体積層19にオーミック接触J1、J2を成す。また、ゲート電極17は半導体積層19にショットキ接合JSを成す。   The channel layer and the barrier layer of the group III nitride semiconductor electronic device 11 include a first semiconductor layer 13 and a second semiconductor layer 15, respectively. The first semiconductor layer 13 forms a heterojunction 27a with the second semiconductor layer 15. A two-dimensional electron gas 29 is generated at the heterojunction 27a. The two-dimensional electron gas 29 is controlled by the electric field from the gate electrode 17. Further, when a voltage is applied to the source electrode 23 and the drain electrode 25, a current flows in the channel from the two-dimensional electron gas 29 in the direction from the drain electrode 25 to the source electrode 23. The source electrode 23 and the drain electrode 25 are electrically connected to the channel layer, and the source electrode 23 and the drain electrode 25 make ohmic contacts J 1 and J 2 with the semiconductor stack 19. The gate electrode 17 forms a Schottky junction JS in the semiconductor stack 19.

図1の(a)部に示されるように、ゲート電極17、ソース電極23及びドレイン電極25は、半導体積層19の主面19a上において所定方向(座標系SのY軸の方向)に延在しており、ソース電極23、ゲート電極17及びドレイン電極25は上記の所定方向に直交する方向(座標系SのX軸の方向)に半導体積層19の主面19aにそって配置されている。   As shown in part (a) of FIG. 1, the gate electrode 17, the source electrode 23, and the drain electrode 25 extend in a predetermined direction (the Y-axis direction of the coordinate system S) on the main surface 19 a of the semiconductor stack 19. The source electrode 23, the gate electrode 17, and the drain electrode 25 are arranged along the main surface 19 a of the semiconductor stack 19 in a direction orthogonal to the predetermined direction (the X-axis direction of the coordinate system S).

図1の(e)部を参照すると、エピタキシャル基板EPが示されている。エピタキシャル基板EPは、エピタキシャ積層体20及び基板22を含む。エピタキシャル積層体20は基板22の主面22a上に設けられる。エピタキシャル積層体20は、半導体層13、15を含む半導体積層19と実質的に同じ構造を提供できる複数のIII族窒化物半導体層を含む。基板22は、支持基体21と実質的に同じ構造及び材料からなる。典型的な実施例では、エピタキシャル基板EPのエピタキシャ積層体20は、チャネル層のための第1の半導体層14(第1の半導体層13に対応する)、及びバリア層のための第2の半導体層16(第2の半導体層15に対応する)を備える。   Referring to FIG. 1 (e), an epitaxial substrate EP is shown. The epitaxial substrate EP includes an epitaxial stack 20 and a substrate 22. Epitaxial laminate 20 is provided on main surface 22 a of substrate 22. Epitaxial stack 20 includes a plurality of group III nitride semiconductor layers that can provide substantially the same structure as semiconductor stack 19 including semiconductor layers 13 and 15. The substrate 22 has substantially the same structure and material as the support base 21. In an exemplary embodiment, the epitaxial stack 20 of the epitaxial substrate EP includes a first semiconductor layer 14 for the channel layer (corresponding to the first semiconductor layer 13) and a second semiconductor for the barrier layer. A layer 16 (corresponding to the second semiconductor layer 15) is provided.

以下のような2つの場合に、III族窒化物半導体電子デバイス11のためのエピタキシャル基板EPに、半導体積層内の電流経路からゲート電極を隔てる厚い半導体層16を提供できる:第1の半導体層14は歪みを内包すると共に無歪みの第1のIII族窒化物半導体材料の組成と、第2のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい厚さを、第2のIII族窒化物半導体は有する;第1の半導体層14は、歪みを内包すると共に、半導体表面22aのAlGa1−XNに対して格子緩和している。 In the following two cases, the epitaxial substrate EP for the group III nitride semiconductor electronic device 11 can be provided with a thick semiconductor layer 16 that separates the gate electrode from the current path in the semiconductor stack: first semiconductor layer 14 Has a thickness larger than the critical film thickness defined by the composition of the first group III nitride semiconductor material that contains strain and is unstrained, and the composition of the second group III nitride semiconductor material. Group nitride semiconductor has; first semiconductor layer 14 contains strain and is lattice relaxed with respect to Al X Ga 1-X N on semiconductor surface 22a.

好適な実施例では、第1の半導体層13は歪みを内包するAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなると共に、第2の半導体層15はAlGa1−ZN(0<Z≦1、Z≦X)からなる。第2の半導体層15のAlGa1−ZNの厚さは、無歪みのAlGa1−YNにより規定される臨界膜厚より大きくできる。バリアのための第2の半導体層15に厚いAlGa1−ZNを提供できる。AlGa1−ZNのアルミニウム組成はAlGa1−YNのアルミニウム組成より大きく、AlGa1−YNのアルミニウム組成はAlGa1−XNのアルミニウム組成よりも小さい。この実施例では、第1の半導体層13がGaN又はAlGaNからなり、第2の半導体層15は第1の半導体層13のアルミニウム組成より大きいAlGaNからなる。第1の半導体層13の歪んだAlGa1−YNの格子定数(歪みを受けた格子定数)は、下地のAlGa1−XNの格子定数と無歪みのAlGa1−YNの格子定数との間にある。この中間の格子定数を有する第1の半導体層13上に第2の半導体層15が設けられるので、中間格子定数を基準に第2の半導体層15の臨界膜厚が規定される。この第2の半導体層15のAlGa1−ZNの臨界膜厚は、AlGa1−YNに固有な無歪みの格子定数によって規定される臨界膜厚より大きくなる。 In a preferred embodiment, the first semiconductor layer 13 is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X) containing strain, and the second semiconductor layer 15 is made of al Z Ga 1-Z N consists (0 <Z ≦ 1, Z ≦ X). The thickness of the Al Z Ga 1-Z N of the second semiconductor layer 15 can be increased than the critical thickness as defined by the unstrained of Al Y Ga 1-Y N. It can provide a thick Al Z Ga 1-Z N to the second semiconductor layer 15 for the barrier. Aluminum composition of Al Z Ga 1-Z N is greater than the aluminum mole fraction of Al Y Ga 1-Y N, Al Y Ga 1-Y aluminum composition of N is less than the aluminum composition of Al X Ga 1-X N. In this embodiment, the first semiconductor layer 13 is made of GaN or AlGaN, and the second semiconductor layer 15 is made of AlGaN larger than the aluminum composition of the first semiconductor layer 13. The lattice constant (strained lattice constant) of Al Y Ga 1-Y N of the first semiconductor layer 13 is the same as that of the underlying Al X Ga 1-X N and unstrained Al Y Ga 1- It is between the lattice constant of the Y N. Since the second semiconductor layer 15 is provided on the first semiconductor layer 13 having the intermediate lattice constant, the critical film thickness of the second semiconductor layer 15 is defined based on the intermediate lattice constant. The critical film thickness of Al Z Ga 1 -ZN of the second semiconductor layer 15 is larger than the critical film thickness defined by the unstrained lattice constant inherent to Al Y Ga 1 -YN.

実用的に重要な実施例では、AlGa1−XNがAlNであることが好適である。このとき、低転位のAlNを支持基体として用いることができる。例えばAlNは1×10cm−2以下の貫通転位密度を有することができる。 In practically important embodiments, it is preferred that Al X Ga 1-X N is AlN. At this time, low dislocation AlN can be used as the support substrate. For example, AlN can have a threading dislocation density of 1 × 10 8 cm −2 or less.

図2を参照しながら、第1の半導体層13、第2の半導体層15及び支持基体21の格子定数の関係を説明する。図2の(a)部及び(b)部において、横軸はGaNからAlNに向かうAl組成の増加と伴って変化する六方晶系III族窒化物のa軸の格子定数を示す。縦軸は、図1の(a)部に示された座標系のZ軸を示す。横軸には、AlGa1−XNに固有の格子定数d0(X)、AlGa1−YNに固有の格子定数d0(Y)、及びAlGa1−ZNに固有の格子定数d0(Z)が示されている。これら固有の格子定数は、それぞれの材料に歪みがないことを意味する。図2の(a)部及び(b)部を参照すると、固有の格子定数d0(X)、d0(Y)及びd0(Z)を表す一点鎖線が縦軸に沿って描かれている。 The relationship between the lattice constants of the first semiconductor layer 13, the second semiconductor layer 15, and the support base 21 will be described with reference to FIG. 2 (a) and 2 (b), the horizontal axis represents the lattice constant of the a-axis of hexagonal group III nitride changing with an increase in Al composition from GaN to AlN. A vertical axis | shaft shows the Z axis | shaft of the coordinate system shown by the (a) part of FIG. The horizontal axis shows the lattice constant d0 (X) specific to Al X Ga 1-X N, the lattice constant d0 (Y) specific to Al Y Ga 1-Y N, and the characteristic specific to Al Z Ga 1-Z N. The lattice constant d0 (Z) is shown. These inherent lattice constants mean that each material is unstrained. Referring to FIGS. 2A and 2B, a one-dot chain line representing inherent lattice constants d0 (X), d0 (Y), and d0 (Z) is drawn along the vertical axis.

図2の(a)部は、III族窒化物半導体電子デバイス11のためのエピタキシャル構造ES1を示す。エピタキシャル構造ES1においては、第1の半導体層13は、歪みを内包すると共に、半導体表面21aのAlGa1−XNの上において格子緩和している。第2の半導体層15は第1の半導体層13上にコヒーレントに設けられている。 FIG. 2A shows an epitaxial structure ES1 for the group III nitride semiconductor electronic device 11. FIG. In the epitaxial structure ES1, the first semiconductor layer 13 contains strain and is lattice-relaxed on Al X Ga 1-X N on the semiconductor surface 21a. The second semiconductor layer 15 is provided on the first semiconductor layer 13 in a coherent manner.

図2の(b)部は、III族窒化物半導体電子デバイス11とは別のIII族窒化物半導体電子デバイスのためのエピタキシャル構造ESCを示す。エピタキシャル構造ESCは、チャネル層のための第3の半導体層33(第1の半導体層13に関連づけられる)及びバリア層のための第4の半導体層35(第1の半導体層15に関連づけられる)を備える。第3の半導体層33はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、歪みを内包することの無いAlGa1−XNの半導体表面21a上において完全に格子緩和している。第2の半導体層35はAlGa1−ZN(0<Z≦1、Z≦X)からなり、また第1の半導体層33上にコヒーレントに設けられている。 Part (b) of FIG. 2 shows an epitaxial structure ESC for a group III nitride semiconductor electronic device different from the group III nitride semiconductor electronic device 11. The epitaxial structure ESC is a third semiconductor layer 33 (associated with the first semiconductor layer 13) for the channel layer and a fourth semiconductor layer 35 (associated with the first semiconductor layer 15) for the barrier layer. Is provided. The third semiconductor layer 33 is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X), and Al X Ga 1-X N semiconductor surface 21a does not contain distortion. Above, the lattice is completely relaxed. The second semiconductor layer 35 is provided coherently on the Al Z Ga 1-Z N ( 0 <Z ≦ 1, Z ≦ X) consists, also the first semiconductor layer 33.

図2の(a)部を参照すると、第1の半導体層13の格子定数d(13)は、固有の格子定数d0(Y)と固有の格子定数d0(X)との間の値を有する。これは、第1の半導体層13がAlGa1−XNに格子整合せず、且つ完全に格子緩和もしていない、いわゆる中間緩和(あるいは部分緩和)の状態を有することを示す。(なお、第1の半導体層13は圧縮歪みを受けた状態である。)第2の半導体層15は、第1の半導体層13上にコヒーレントに設けられ、矢印ST1で示されるようにわずかな歪み(引張り歪み)を内包し、また第1の半導体層13の格子定数d(13)に等しい格子定数d(15)を有する。 Referring to part (a) of FIG. 2, the lattice constant d (13) of the first semiconductor layer 13 has a value between the inherent lattice constant d0 (Y) and the inherent lattice constant d0 (X). . This indicates that the first semiconductor layer 13 has a so-called intermediate relaxation (or partial relaxation) state in which the lattice matching with Al X Ga 1-X N is not performed and the lattice is not completely relaxed. (The first semiconductor layer 13 is in a state of being subjected to compressive strain.) The second semiconductor layer 15 is provided coherently on the first semiconductor layer 13 and has a slight amount as indicated by an arrow ST1. It has strain (tensile strain) and has a lattice constant d (15) equal to the lattice constant d (13) of the first semiconductor layer 13.

図2の(b)部を参照すると、半導体積層39は第3の半導体層33及び第4の半導体層35を含む。第3の半導体層33の格子定数d(33)は、固有の格子定数d0(Y)に等しい値を有する。これは、第3の半導体層33がAlGa1−XNに格子整合せず、且つ完全に格子緩和していることを示す。第4の半導体層35は、第3の半導体層33上にコヒーレントに設けられ、また第1の半導体層33の格子定数d(33)に等しい格子定数d(35)を有し、第4の半導体層35は歪みを内包する。 Referring to FIG. 2B, the semiconductor stack 39 includes a third semiconductor layer 33 and a fourth semiconductor layer 35. The lattice constant d (33) of the third semiconductor layer 33 has a value equal to the inherent lattice constant d0 (Y). This indicates that the third semiconductor layer 33 does not lattice match with Al X Ga 1-X N and is completely lattice relaxed. The fourth semiconductor layer 35 is provided on the third semiconductor layer 33 coherently, and has a lattice constant d (35) equal to the lattice constant d (33) of the first semiconductor layer 33. The semiconductor layer 35 contains distortion.

第2の半導体層15は矢印ST1で示されるように小さい歪みを内包する一方、第4の半導体層35は矢印ST2で示されるように大きな歪みを内包する。したがって、第2の半導体層15及び第4の半導体層35は共にAlGa1−ZNからなるけれども、上記の歪みの違いに起因して、第2の半導体層15の臨界膜厚は第4の半導体層35の臨界膜厚より大きい。 The second semiconductor layer 15 contains a small strain as shown by an arrow ST1, while the fourth semiconductor layer 35 contains a large strain as shown by an arrow ST2. Accordingly, although the second semiconductor layer 15 and the fourth semiconductor layer 35 is made of both Al Z Ga 1-Z N, due to the difference of the distortion, the critical thickness of the second semiconductor layer 15 is first 4 is larger than the critical film thickness of the semiconductor layer 35.

なお、図2の(a)部に示された第1の半導体層13の緩和の程度は一例であり、本実施の形態の電子デバイス及びエピタキシャル基板は、図2の(a)部に示された特定の例示に限定されない。   The degree of relaxation of the first semiconductor layer 13 shown in part (a) of FIG. 2 is an example, and the electronic device and epitaxial substrate of this embodiment are shown in part (a) of FIG. It is not limited to a specific example.

AlGa1−XNの半導体表面はc面を有することが好ましい。このとき、第1の半導体層13において、内部歪みの解放にc面方向のスベリを利用する。c面スベリ面とする場合、格子不整合に基づく欠陥は、第1の半導体層13の表面13aの方向には伝播しない。したがって、第1の半導体層13と第2の半導体層15とのヘテロ接合27aは、内部歪みの解放による欠陥の影響を直接に受けない。また、ヘテロ接合27aは、c面に平行な面に沿って延在し、また接合27bは、c面に平行な面に沿って延在する。 The semiconductor surface of Al X Ga 1-X N preferably has a c-plane. At this time, in the first semiconductor layer 13, sliding in the c-plane direction is used to release internal strain. In the case of a c-plane smooth surface, defects based on lattice mismatch do not propagate in the direction of the surface 13 a of the first semiconductor layer 13. Therefore, the heterojunction 27a between the first semiconductor layer 13 and the second semiconductor layer 15 is not directly affected by defects due to the release of internal strain. Further, the heterojunction 27a extends along a plane parallel to the c-plane, and the junction 27b extends along a plane parallel to the c-plane.

一実施例では、第1の半導体層13は三元AlGaNからなり、第2の半導体層15は三元AlGaNからなる。第1の半導体層13の三元AlGaNは半導体主面21aのAlGa1−XNに接合を成す。III族窒化物半導体電子デバイス11には、AlGaN/AlGaN系のヘテロ接合27aが提供される。このヘテロ接合27aに二次元電子ガス29が形成される。この電子ガスは、第2の半導体層15(本実施例のAlGaNバリア)を介してゲート電極17からの電界によって制御される。この厚いAlGaNバリアは、後ほど説明される技術的寄与をIII族窒化物半導体電子デバイス11に与えることができる。AlGaNバリアの厚さは、例えば20nm以上であることができ、好ましくは30nm以上である。また、AlGaNバリアの厚さは、例えば300nm以下であることができる。なお、AlGaNバリア層の厚みが相当厚い場合、(例えば40nm以上である場合)オーミック電極を形成する際、そのオーミック抵抗を小さくするために、リセスを電極直下に形成することが好ましい。 In one embodiment, the first semiconductor layer 13 is made of ternary AlGaN, and the second semiconductor layer 15 is made of ternary AlGaN. The ternary AlGaN of the first semiconductor layer 13 forms a junction with Al X Ga 1-X N of the semiconductor main surface 21a. The group III nitride semiconductor electronic device 11 is provided with an AlGaN / AlGaN heterojunction 27a. A two-dimensional electron gas 29 is formed at the heterojunction 27a. This electron gas is controlled by the electric field from the gate electrode 17 through the second semiconductor layer 15 (AlGaN barrier of this embodiment). This thick AlGaN barrier can provide the group III nitride semiconductor electronic device 11 with a technical contribution that will be described later. The thickness of the AlGaN barrier can be, for example, 20 nm or more, and preferably 30 nm or more. Further, the thickness of the AlGaN barrier can be, for example, 300 nm or less. When the thickness of the AlGaN barrier layer is considerably thick (for example, 40 nm or more), it is preferable to form a recess directly under the electrode in order to reduce the ohmic resistance when forming the ohmic electrode.

別の実施例では、第1の半導体層13は二元GaNからなり、第2の半導体層15は三元AlGaNからなる。第1の半導体層13の二元GaNは半導体主面21aのAlGa1−XNに接合を成す。III族窒化物半導体電子デバイス11には、AlGaN/GaN系のヘテロ接合27aが提供される。このヘテロ接合27aに二次元電子ガスが形成される。この電子ガスは、第2の半導体層15(本実施例のAlGaNバリア)を介してゲート電極17からの電界によって制御される。この厚いAlGaNバリアは、後ほど説明される技術的寄与をIII族窒化物半導体電子デバイス11に与えることができる。AlGaNバリアの厚さは、例えば20nmであることができ、好ましくは30nm以上である。また、AlGaNバリアの厚さは、例えば300nm以下であることができる。なお、AlGaNバリア層の厚みが相当厚い場合、(例えば40nm以上である場合)オーミック電極を形成する際、そのオーミック抵抗を小さくするために、リセスを電極直下に形成することが好ましい。 In another embodiment, the first semiconductor layer 13 is made of binary GaN, and the second semiconductor layer 15 is made of ternary AlGaN. The binary GaN of the first semiconductor layer 13 forms a junction with Al X Ga 1-X N of the semiconductor main surface 21a. The group III nitride semiconductor electronic device 11 is provided with an AlGaN / GaN heterojunction 27a. A two-dimensional electron gas is formed at the heterojunction 27a. This electron gas is controlled by the electric field from the gate electrode 17 through the second semiconductor layer 15 (AlGaN barrier of this embodiment). This thick AlGaN barrier can provide the group III nitride semiconductor electronic device 11 with a technical contribution that will be described later. The thickness of the AlGaN barrier can be 20 nm, for example, and is preferably 30 nm or more. Further, the thickness of the AlGaN barrier can be, for example, 300 nm or less. When the thickness of the AlGaN barrier layer is considerably thick (for example, 40 nm or more), it is preferable to form a recess directly under the electrode in order to reduce the ohmic resistance when forming the ohmic electrode.

第1の半導体層13がAlGa1−YNからなるとき、第1の半導体層13の格子緩和率Rは例えば(d(AlGa1−YN)−d(AlGa1−XN))/(d0(AlGa1−YN)−d0(AlGa1−XN))で規定される。格子緩和率Rはゼロより大きく、0.9以下であることが好ましい。さらに、好ましくは、格子緩和率Rはゼロより大きく、0.8以下であることである。
ここで、d0(AlGa1−YN)は無歪みのAlGa1−YNの格子定数を示し、前記d0(AlGa1−XN)は無歪みのAlGa1−XNの格子定数を示す、また、d(AlGa1−YN)は、当該III族窒化物半導体電子デバイス11におけるAlGa1−YNの格子定数を示し、前記d(AlGa1−XN)は当該III族窒化物半導体電子デバイス11における格子定数を示す。
この実施例によって、第2の半導体層15の厚みを、従来の臨界厚みよりも厚くすることが可能となる。また、それにより、エピ表面と2次元電子ガスとの距離を離すことにより、バーチャルゲートによる電流コラプス等の影響を小さくすることが可能となる。
When the first semiconductor layer 13 is made of Al Y Ga 1-Y N, the lattice relaxation rate R of the first semiconductor layer 13 is, for example, (d (Al Y Ga 1-Y N) -d (Al X Ga 1- X N)) is defined by / (d0 (Al Y Ga 1 -Y N) -d0 (Al X Ga 1-X N)). The lattice relaxation rate R is preferably greater than zero and 0.9 or less. Further, preferably, the lattice relaxation rate R is larger than zero and 0.8 or less.
Here, d0 (Al Y Ga 1- Y N) represents the lattice constant of the unstrained of Al Y Ga 1-Y N, said d0 (Al X Ga 1-X N) is the unstrained Al X Ga 1- shows the lattice constants of the X N, also, d (Al Y Ga 1-Y N) represents the lattice constant of Al Y Ga 1-Y N in the III nitride semiconductor electronic device 11, the d (Al X Ga 1-X N) represents a lattice constant in the group III nitride semiconductor electronic device 11.
According to this embodiment, the thickness of the second semiconductor layer 15 can be made larger than the conventional critical thickness. Further, it is possible to reduce the influence of current collapse or the like by the virtual gate by separating the distance between the epi surface and the two-dimensional electron gas.

第1の半導体層13及び第2の半導体層15が、それぞれ、AlGa1−YN及びAlGa1−ZNからなるとき、第2の半導体層15と第1の半導体層13のアルミニウム組成の差が0.17以上であり、第2の半導体層15の厚さが140nmより大きいことが好ましい。この厚みは、従来のAlGaNバリア層(AlGa1−ZN)の臨界厚みよりも厚く、それにより、従来よりも電流コラプス等の影響を小さくすることが可能となる。また、第2の半導体層15と第1の半導体層13のアルミニウム組成の差が0.22以上であり、第2の半導体層15の厚さが92nmより大きいことが好ましい。この厚みは、従来のAlGaNバリア層(AlGa1−ZN)の臨界厚みよりも厚く、それにより、従来よりも電流コラプス等の影響を小さくすることが可能となる。さらに、第2の半導体層15と第1の半導体層13のアルミニウム組成の差が0.37以上であり、第2の半導体層15の厚さが30nmより大きいことが好ましい。この厚みは、従来のAlGaNバリア層(AlGa1−ZN)の臨界厚みよりも厚く、それにより、従来よりも電流コラプス等の影響を小さくすることが可能となる。 When the first semiconductor layer 13 and the second semiconductor layer 15 are made of Al Y Ga 1-Y N and Al Z Ga 1-Z N, respectively, the second semiconductor layer 15 and the first semiconductor layer 13 The difference in aluminum composition is preferably 0.17 or more, and the thickness of the second semiconductor layer 15 is preferably larger than 140 nm. The thickness is thicker than the critical thickness of the conventional AlGaN barrier layer (Al Z Ga 1-Z N ), becomes thereby possible to reduce the influence of such current collapse than conventional. In addition, the difference in aluminum composition between the second semiconductor layer 15 and the first semiconductor layer 13 is preferably 0.22 or more, and the thickness of the second semiconductor layer 15 is preferably greater than 92 nm. The thickness is thicker than the critical thickness of the conventional AlGaN barrier layer (Al Z Ga 1-Z N ), becomes thereby possible to reduce the influence of such current collapse than conventional. Furthermore, the difference in aluminum composition between the second semiconductor layer 15 and the first semiconductor layer 13 is preferably 0.37 or more, and the thickness of the second semiconductor layer 15 is preferably greater than 30 nm. The thickness is thicker than the critical thickness of the conventional AlGaN barrier layer (Al Z Ga 1-Z N ), becomes thereby possible to reduce the influence of such current collapse than conventional.

チャネル層の格子緩和率の調整によって、バリアのための半導体層の臨界膜厚を増加できることを説明する。発明者らの実験では、例えばGaN又はAlGaNからなるチャネル層の格子緩和率を変化させる。つまり、完全に緩和した状態(100%緩和)ではなく、例えば90%以下(例えば90%緩和や80%緩和)という中間の格子緩和をチャネル層に作り込むことによって、チャネル層上に成長されるAlGaNバリア層の臨界膜厚を数倍大きくできる。   It will be explained that the critical film thickness of the semiconductor layer for the barrier can be increased by adjusting the lattice relaxation rate of the channel layer. In the experiments of the inventors, for example, the lattice relaxation rate of a channel layer made of GaN or AlGaN is changed. That is, it is grown on the channel layer by creating an intermediate lattice relaxation of 90% or less (for example, 90% relaxation or 80% relaxation) in the channel layer, instead of being completely relaxed (100% relaxation). The critical film thickness of the AlGaN barrier layer can be increased several times.

引き続き、格子緩和率を調整可能であることを示す実験について説明する。それらの実験において、その結果としてのAlGaNバリア層における臨界膜厚の増加についても説明する。発明者らの知る限りにおいて、AlGaNチャネルHEMTやGaNチャネルHEMTにおいて、バリア層の厚みは、そのAl組成にも依存するが、例えば15nm〜30nm程度が一般的である。   Next, an experiment showing that the lattice relaxation rate can be adjusted will be described. In these experiments, the resulting increase in critical film thickness in the AlGaN barrier layer is also described. As far as the inventors know, in AlGaN channel HEMT and GaN channel HEMT, the thickness of the barrier layer depends on its Al composition, but is generally about 15 nm to 30 nm, for example.

(実験1−1)
AlGaN/GaNのHEMTにおいて、GaNチャネル層が100%の格子緩和率で緩和しているエピタキシャル基板。
(0001)面のサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1100度で水素(H)雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ100nmのAlN膜を摂氏1100度の温度で成長する。AlN膜上に、厚さ3μmのGaNチャネル膜を摂氏1050度の温度で成長する。GaN膜上に、AlGaNバリア膜を摂氏1050度の温度で成長する。Al組成0.17、0.22、0.37のAlGaNバリア膜を成長して、これらのAlGaN膜の臨界膜厚を調べる。GaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このGaNチャネル膜が下地のAlNに対して100%の格子緩和率で緩和していることを示す。上記のような成膜及び測定結果から、AlGaNバリア層のAl組成と、その臨界膜厚との関係を得ることができる。
(Experiment 1-1)
In an AlGaN / GaN HEMT, an GaN channel layer is relaxed at a lattice relaxation rate of 100%.
A (0001) plane sapphire substrate is prepared. After setting the sapphire substrate in the growth furnace, heat treatment of the sapphire substrate is performed in a hydrogen (H 2 ) atmosphere at 1100 degrees Celsius. Thereafter, an AlN film having a thickness of 100 nm is grown on the sapphire substrate at a temperature of 1100 degrees Celsius by metal organic vapor phase epitaxy. A 3 μm thick GaN channel film is grown on the AlN film at a temperature of 1050 degrees Celsius. An AlGaN barrier film is grown on the GaN film at a temperature of 1050 degrees Celsius. AlGaN barrier films having Al compositions of 0.17, 0.22, and 0.37 are grown, and the critical film thicknesses of these AlGaN films are examined. When X-ray reciprocal lattice mapping of the GaN channel film is measured, the measurement result shows that the GaN channel film is relaxed at a lattice relaxation rate of 100% with respect to the underlying AlN. From the film formation and measurement results as described above, the relationship between the Al composition of the AlGaN barrier layer and its critical film thickness can be obtained.

(実験1−2)
AlGaN/GaNのHEMTにおいて、GaNチャネル層が90%の格子緩和率で緩和しているエピタキシャル基板。
実験1−1と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1200度で水素(H)雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ1000nmのAlN膜を摂氏1200度の温度で成長する。AlN膜上に、厚さ0.5μmのGaNチャネル膜を摂氏1050度の温度で成長する。GaN膜上に、AlGaNバリア膜を摂氏1050度の温度で成長する。Al組成0.17、0.22、0.37のAlGaNバリア膜を成長して、これらのAlGaN膜の臨界膜厚を調べる。GaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このGaNチャネル膜が下地のAlNに対して90%の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、AlGaNバリア層のAl組成と、その臨界膜厚との関係を得ることができる。
(Experiment 1-2)
In an AlGaN / GaN HEMT, an GaN channel layer is relaxed at a lattice relaxation rate of 90%.
A sapphire substrate is prepared as in Experiment 1-1. After setting the sapphire substrate in the growth furnace, heat treatment is performed on the sapphire substrate in a hydrogen (H 2 ) atmosphere at 1200 degrees Celsius. Thereafter, an AlN film having a thickness of 1000 nm is grown on the sapphire substrate at a temperature of 1200 degrees Celsius by metal organic vapor phase epitaxy. A GaN channel film having a thickness of 0.5 μm is grown on the AlN film at a temperature of 1050 degrees Celsius. An AlGaN barrier film is grown on the GaN film at a temperature of 1050 degrees Celsius. AlGaN barrier films having Al compositions of 0.17, 0.22, and 0.37 are grown, and the critical film thicknesses of these AlGaN films are examined. When the X-ray reciprocal lattice mapping of the GaN channel film is measured, the measurement result shows that the GaN channel film is relaxed at a lattice relaxation rate of 90% with respect to the underlying AlN. From the above film formation and measurement, the relationship between the Al composition of the AlGaN barrier layer and its critical film thickness can be obtained.

(実験2−1)
AlGaN/AlGaN(Al組成0.20)のHEMTにおいて、AlGaNチャネル層が100%の格子緩和率で緩和しているエピタキシャル基板。
実験1と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1100度で水素(H)雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ100nmのAlN膜を摂氏1100度の温度で成長する。AlN膜上に、厚さ3μmのAlGaNチャネル膜(Al組成=0.20)を摂氏1050度の温度で成長する。AlGaN膜上に、AlGaNバリア膜を摂氏1050度の温度で成長する。Al組成0.37、0.42、0.57のAlGaNバリア膜を成長して、チャネル層とバリア層の組成差が0.17、0.22、0.37であるヘテロ接合におけるAlGaN膜の臨界膜厚を調べる。AlGaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このAlGaNチャネル膜が下地のAlNに対して100%の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、AlGaNバリア層のAl組成と、その臨界膜厚との関係を得ることができる。
(Experiment 2-1)
In an AlGaN / AlGaN (Al composition 0.20) HEMT, an AlGaN channel layer is relaxed at a lattice relaxation rate of 100%.
A sapphire substrate is prepared as in Experiment 1. After setting the sapphire substrate in the growth furnace, heat treatment of the sapphire substrate is performed in a hydrogen (H 2 ) atmosphere at 1100 degrees Celsius. Thereafter, an AlN film having a thickness of 100 nm is grown on the sapphire substrate at a temperature of 1100 degrees Celsius by metal organic vapor phase epitaxy. An AlGaN channel film (Al composition = 0.20) having a thickness of 3 μm is grown on the AlN film at a temperature of 1050 degrees Celsius. An AlGaN barrier film is grown on the AlGaN film at a temperature of 1050 degrees Celsius. An AlGaN barrier film having an Al composition of 0.37, 0.42, and 0.57 is grown, and the AlGaN film of the heterojunction in which the composition difference between the channel layer and the barrier layer is 0.17, 0.22, and 0.37. Examine the critical film thickness. When the X-ray reciprocal lattice mapping of the AlGaN channel film is measured, the measurement result shows that the AlGaN channel film is relaxed at a lattice relaxation rate of 100% with respect to the underlying AlN. From the above film formation and measurement, the relationship between the Al composition of the AlGaN barrier layer and its critical film thickness can be obtained.

(実験2−2)
AlGaN/AlGaN(Al組成0.20)のHEMTにおいて、AlGaNチャネル層が90%の格子緩和率で緩和しているエピタキシャル基板。
実験1−1と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1200度で水素(H)雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ1000nmのAlN膜を摂氏1200度の温度で成長する。AlN膜上に、厚さ1μmのAlGaNチャネル膜(Al組成=0.20)を摂氏1050度の温度で成長する。このAlGaN膜上に、AlGaNバリア膜を摂氏1050度の温度で成長する。Al組成0.37、0.42、0.57のAlGaNバリア膜を成長して、チャネル層とバリア層の組成差が0.17、0.22、0.37であるヘテロ接合におけるAlGaN膜の臨界膜厚を調べる。AlGaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このAlGaNチャネル膜が下地のAlNに対して90%の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、AlGaNバリア層のAl組成と、その臨界膜厚との関係を得ることができる。
(Experiment 2-2)
In an AlGaN / AlGaN (Al composition 0.20) HEMT, an AlGaN channel layer is relaxed at a lattice relaxation rate of 90%.
A sapphire substrate is prepared as in Experiment 1-1. After setting the sapphire substrate in the growth furnace, heat treatment is performed on the sapphire substrate in a hydrogen (H 2 ) atmosphere at 1200 degrees Celsius. Thereafter, an AlN film having a thickness of 1000 nm is grown on the sapphire substrate at a temperature of 1200 degrees Celsius by metal organic vapor phase epitaxy. An AlGaN channel film (Al composition = 0.20) having a thickness of 1 μm is grown on the AlN film at a temperature of 1050 degrees Celsius. An AlGaN barrier film is grown on the AlGaN film at a temperature of 1050 degrees Celsius. An AlGaN barrier film having an Al composition of 0.37, 0.42, and 0.57 is grown, and the AlGaN film of the heterojunction in which the composition difference between the channel layer and the barrier layer is 0.17, 0.22, and 0.37. Examine the critical film thickness. When the X-ray reciprocal lattice mapping of the AlGaN channel film is measured, the measurement result shows that the AlGaN channel film is relaxed at a lattice relaxation rate of 90% with respect to the underlying AlN. From the above film formation and measurement, the relationship between the Al composition of the AlGaN barrier layer and its critical film thickness can be obtained.

(実験2−3)
AlGaN/AlGaN(Al組成0.20)のHEMTにおいて、AlGaNチャネル層が80%の格子緩和率で緩和しているエピタキシャル基板。
実験1−1と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1250度で水素(H)雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ1500nmのAlN膜を摂氏1250度の温度で成長する。AlN膜上に、厚さ0.5μmのAlGaNチャネル膜(Al組成=0.20)を摂氏1050度の温度で成長する。このAlGaN膜上に、AlGaNバリア膜を摂氏1050度の温度で成長する。Al組成0.37、0.42、0.57のAlGaNバリア膜を成長して、チャネル層とバリア層の組成差が0.17、0.22、0.37であるヘテロ接合におけるAlGaN膜の臨界膜厚を調べる。AlGaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このAlGaNチャネル膜が下地のAlNに対して80%の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、AlGaNバリア層のAl組成と、その臨界膜厚との関係を得ることができる。
なお、AlNの結晶性は、AlNの成長温度が高いほど、AlNの厚みが厚いほど、優れているから、AlNの上のチャネル層の緩和は、結晶性の優れているものほど、緩和しにくい(100%緩和よりも小さくなる)傾向があることが分かる。例えば、AlNの結晶性は、(10−12)面の半値幅で、実施例2−1で約1500arcsec、実施例2−2で約800arcsec、2−3で約600arcsecであった。
(Experiment 2-3)
In an AlGaN / AlGaN (Al composition 0.20) HEMT, an AlGaN channel layer is relaxed at a lattice relaxation rate of 80%.
A sapphire substrate is prepared as in Experiment 1-1. After setting the sapphire substrate in the growth furnace, heat treatment is performed on the sapphire substrate in a hydrogen (H 2 ) atmosphere at 1250 degrees Celsius. Thereafter, an AlN film having a thickness of 1500 nm is grown on the sapphire substrate at a temperature of 1250 degrees Celsius by metal organic vapor phase epitaxy. An AlGaN channel film (Al composition = 0.20) having a thickness of 0.5 μm is grown on the AlN film at a temperature of 1050 degrees Celsius. An AlGaN barrier film is grown on the AlGaN film at a temperature of 1050 degrees Celsius. An AlGaN barrier film having an Al composition of 0.37, 0.42, and 0.57 is grown, and the AlGaN film of the heterojunction in which the composition difference between the channel layer and the barrier layer is 0.17, 0.22, and 0.37. Examine the critical film thickness. When the X-ray reciprocal lattice mapping of the AlGaN channel film is measured, the measurement result shows that the AlGaN channel film is relaxed at a lattice relaxation rate of 80% with respect to the underlying AlN. From the above film formation and measurement, the relationship between the Al composition of the AlGaN barrier layer and its critical film thickness can be obtained.
Since the crystallinity of AlN is better as the growth temperature of AlN is higher and the thickness of AlN is thicker, the relaxation of the channel layer on AlN is more difficult to relax as the crystallinity is better. It can be seen that there is a tendency (less than 100% relaxation). For example, the crystallinity of AlN was about 1500 arcsec in Example 2-1, about 800 arcsec in Example 2-2, and about 600 arcsec in Example 2-2.

(実験3−1)
AlGaN/AlGaN(Al組成0.50)のHEMTにおいて、AlGaNチャネル層が100%の格子緩和率で緩和しているエピタキシャル基板。
実験1−1と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1100度で水素(H)雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ100nmのAlN膜を摂氏1100度の温度で成長する。AlN膜上に、厚さ3μmのAlGaNチャネル膜(Al組成=0.50)を摂氏1100度の温度で成長する。このAlGaN膜上に、AlGaNバリア膜を摂氏1100度の温度で成長する。Al組成0.67、0.72、0.87のAlGaNバリア膜を成長して、チャネル層とバリア層の組成差が0.17、0.22、0.37であるヘテロ接合におけるAlGaN膜の臨界膜厚を調べる。AlGaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このAlGaNチャネル膜が下地のAlNに対して100%の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、AlGaNバリア層のAl組成と、その臨界膜厚との関係を得ることができる。
(Experiment 3-1)
An epitaxial substrate in which an AlGaN channel layer is relaxed at a lattice relaxation rate of 100% in an AlGaN / AlGaN (Al composition 0.50) HEMT.
A sapphire substrate is prepared as in Experiment 1-1. After setting the sapphire substrate in the growth furnace, heat treatment of the sapphire substrate is performed in a hydrogen (H 2 ) atmosphere at 1100 degrees Celsius. Thereafter, an AlN film having a thickness of 100 nm is grown on the sapphire substrate at a temperature of 1100 degrees Celsius by metal organic vapor phase epitaxy. An AlGaN channel film (Al composition = 0.50) having a thickness of 3 μm is grown on the AlN film at a temperature of 1100 degrees Celsius. An AlGaN barrier film is grown on the AlGaN film at a temperature of 1100 degrees Celsius. An AlGaN barrier film having an Al composition of 0.67, 0.72, and 0.87 is grown, and the AlGaN film in the heterojunction in which the composition difference between the channel layer and the barrier layer is 0.17, 0.22, and 0.37. Examine the critical film thickness. When the X-ray reciprocal lattice mapping of the AlGaN channel film is measured, the measurement result shows that the AlGaN channel film is relaxed at a lattice relaxation rate of 100% with respect to the underlying AlN. From the above film formation and measurement, the relationship between the Al composition of the AlGaN barrier layer and its critical film thickness can be obtained.

(実験3−2)
AlGaN/AlGaN(Al組成0.50)のHEMTにおいて、AlGaNチャネル層が90%の格子緩和率で緩和しているエピタキシャル基板。
実験1−1と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1200度で水素(H)雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ1000nmのAlN膜を摂氏1200度の温度で成長する。AlN膜上に、厚さ2μmのAlGaNチャネル膜(Al組成=0.50)を摂氏1100度の温度で成長する。このAlGaN膜上に、AlGaNバリア膜を摂氏1100度の温度で成長する。Al組成0.67、0.72、0.87のAlGaNバリア膜を成長して、チャネル層とバリア層の組成差が0.17、0.22、0.37であるヘテロ接合におけるAlGaN膜の臨界膜厚を調べる。AlGaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このAlGaNチャネル膜が下地のAlNに対して90%の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、AlGaNバリア層のAl組成と、その臨界膜厚との関係を得ることができる。
(Experiment 3-2)
An epitaxial substrate in which an AlGaN channel layer is relaxed at a lattice relaxation rate of 90% in an AlGaN / AlGaN (Al composition 0.50) HEMT.
A sapphire substrate is prepared as in Experiment 1-1. After setting the sapphire substrate in the growth furnace, heat treatment is performed on the sapphire substrate in a hydrogen (H 2 ) atmosphere at 1200 degrees Celsius. Thereafter, an AlN film having a thickness of 1000 nm is grown on the sapphire substrate at a temperature of 1200 degrees Celsius by metal organic vapor phase epitaxy. An AlGaN channel film (Al composition = 0.50) having a thickness of 2 μm is grown on the AlN film at a temperature of 1100 degrees Celsius. An AlGaN barrier film is grown on the AlGaN film at a temperature of 1100 degrees Celsius. An AlGaN barrier film having an Al composition of 0.67, 0.72, and 0.87 is grown, and the AlGaN film in the heterojunction in which the composition difference between the channel layer and the barrier layer is 0.17, 0.22, and 0.37. Examine the critical film thickness. When the X-ray reciprocal lattice mapping of the AlGaN channel film is measured, the measurement result shows that the AlGaN channel film is relaxed at a lattice relaxation rate of 90% with respect to the underlying AlN. From the above film formation and measurement, the relationship between the Al composition of the AlGaN barrier layer and its critical film thickness can be obtained.

(実験3−3)
AlGaN/AlGaN(Al組成0.50)のHEMTにおいて、AlGaNチャネル層が80%の格子緩和率で緩和しているエピタキシャル基板。
実験1−1と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1250度で水素(H)雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ1500nmのAlN膜を摂氏1200度の温度で成長する。AlN膜上に、厚さ1μmのAlGaNチャネル膜(Al組成=0.50)を摂氏1100度の温度で成長する。このAlGaN膜上に、AlGaNバリア膜を摂氏1100度の温度で成長する。Al組成0.67、0.72、0.87のAlGaNバリア膜を成長して、チャネル層とバリア層の組成差が0.17、0.22、0.37であるヘテロ接合におけるAlGaN膜の臨界膜厚を調べる。AlGaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このAlGaNチャネル膜が下地のAlNに対して80%の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、AlGaNバリア層のAl組成と、その臨界膜厚との関係を得ることができる。
(Experiment 3-3)
In an AlGaN / AlGaN (Al composition 0.50) HEMT, an AlGaN channel layer is relaxed at a lattice relaxation rate of 80%.
A sapphire substrate is prepared as in Experiment 1-1. After setting the sapphire substrate in the growth furnace, heat treatment is performed on the sapphire substrate in a hydrogen (H 2 ) atmosphere at 1250 degrees Celsius. Thereafter, an AlN film having a thickness of 1500 nm is grown on the sapphire substrate at a temperature of 1200 degrees Celsius by metal organic vapor phase epitaxy. An AlGaN channel film (Al composition = 0.50) having a thickness of 1 μm is grown on the AlN film at a temperature of 1100 degrees Celsius. An AlGaN barrier film is grown on the AlGaN film at a temperature of 1100 degrees Celsius. An AlGaN barrier film having an Al composition of 0.67, 0.72, and 0.87 is grown, and the AlGaN film in the heterojunction in which the composition difference between the channel layer and the barrier layer is 0.17, 0.22, and 0.37. Examine the critical film thickness. When the X-ray reciprocal lattice mapping of the AlGaN channel film is measured, the measurement result shows that the AlGaN channel film is relaxed at a lattice relaxation rate of 80% with respect to the underlying AlN. From the above film formation and measurement, the relationship between the Al composition of the AlGaN barrier layer and its critical film thickness can be obtained.

これらの実験及びその結果は例示であり、ここに示されていない実験の結果と共に、チャネル層の格子緩和率は、チャネル層のGaNの膜厚、成長温度等、チャネル層のAlGaNの膜厚、組成、成長温度等だけでなく、下地AlNの成長温度や膜厚等によっても制御できる。上記の実験では、AlNテンプレートを用いたけれども、バルクAlN基板を用いた実験は、サファイア基板上に厚さ1.0μm厚のAlN膜を厚積みしたエピタキシャル基板における結果とほぼ同様のAlGaNエピタキシャル層(格子緩和率80%のAlGaN層)が得られる。なお、実験例では、サファイア基板を用いているが、SiC基板、Si基板等の異種基板の使用でも同様の結果である。   These experiments and their results are exemplary, and together with the results of the experiments not shown here, the lattice relaxation rate of the channel layer is the channel layer AlGaN film thickness, such as the channel layer GaN film thickness and growth temperature, It can be controlled not only by composition and growth temperature, but also by the growth temperature and film thickness of the underlying AlN. In the above experiment, although an AlN template was used, an experiment using a bulk AlN substrate is an AlGaN epitaxial layer (almost the same as the result in an epitaxial substrate in which an AlN film having a thickness of 1.0 μm is stacked on a sapphire substrate ( An AlGaN layer having a lattice relaxation rate of 80% is obtained. In the experimental example, a sapphire substrate is used, but the same result is obtained even when a different substrate such as a SiC substrate or a Si substrate is used.

発明者らの実験によれば、格子緩和は下地半導体層とチャネル半導体層との関係において、下地半導体層としてAlN層を用い、チャネル層としてAlGaNを用いるとき、以下の事項が示される。
(1)下地半導体層とチャネル半導体層とのAl組成の差が大きい程、大きく緩和しやすい。
(2)チャネル層の膜厚が厚いほど、大きく緩和しやすい。
(3)下地半導体層の膜厚が薄い程、その上に成長されるチャネル層は薄い膜厚で緩和する。
(4)下地半導体層の結晶品質が良好でないとき、その上に成長されるチャネル層は薄い膜厚で緩和する。高品質な下地半導体層上に成長されるチャネル層は、100%未満の中途半端な値の格子緩和を得やすい。
なお、十分な厚みのAlN層は、その下地となるサファイア基板に対してほぼ完全に緩和している。また、AlN基板はAlNに固有の格子定数を有しているという点で、ほぼ完全に緩和していると看做すことができる。
According to the experiments by the inventors, the following matters are indicated when the lattice relaxation uses an AlN layer as the base semiconductor layer and AlGaN as the channel layer in the relationship between the base semiconductor layer and the channel semiconductor layer.
(1) The larger the difference in Al composition between the underlying semiconductor layer and the channel semiconductor layer, the greater the relaxation.
(2) The thicker the channel layer, the easier it is to relax.
(3) The thinner the underlying semiconductor layer, the thinner the channel layer grown thereon.
(4) When the crystal quality of the underlying semiconductor layer is not good, the channel layer grown thereon is relaxed with a thin film thickness. A channel layer grown on a high-quality underlying semiconductor layer is likely to obtain a lattice relaxation with an incomplete value of less than 100%.
The AlN layer having a sufficient thickness is almost completely relaxed with respect to the sapphire substrate serving as the base. Also, it can be considered that the AlN substrate is almost completely relaxed in that it has a lattice constant inherent to AlN.

図3は、実験において作成したエピタキシャル基板の逆格子マッピング像の一例を示す。AlNに対してその上のAlGaNが完全にコヒーレントに(この場合には、つまりAlGaNのa軸格子定数がAlNのa軸格子定数と同じ値)になるように成膜が行なわれるとき、成長されたAlGaNの信号のピークは、縦軸と平行に引かれた破線上にある。   FIG. 3 shows an example of a reciprocal lattice mapping image of the epitaxial substrate created in the experiment. When AlGaN is deposited on AlN so that it is completely coherent (in this case, the a-axis lattice constant of AlGaN is the same as the a-axis lattice constant of AlN), it is grown. The peak of the AlGaN signal is on a broken line drawn parallel to the vertical axis.

AlNに対してその上のAlGaNが完全に(ここでは、つまりチャネル層が無歪のAlGaNのa軸格子定数と同じ値)緩和して成長したとき、成長されたAlGaNの信号のピークは、縦軸に対して傾斜して引かれた実線上に位置する。成長されたAlGaNの信号のピークが実線と破線の間に位置するとき、中間緩和のAlGaNが得られている。格子緩和率がゼロであるとは、AlGaNが下地に対してコヒーレントに成長されていることを示す。格子緩和率が100%(又は1)であるとき、完全に緩和されて、格子定数差に起因する歪み無しであることを示す。中間の格子緩和率は、完全に緩和した場合のa軸の格子定数と、完全にコヒーレントな場合のa軸の格子定数の比を使い、百分率で表している。なお、図3に示されたAlGaNは、ほぼ80%緩和に相当する。   When the AlGaN layer over AlN grows completely relaxed (that is, the channel layer has the same value as the a-axis lattice constant of unstrained AlGaN), the signal peak of the grown AlGaN is vertical. It lies on a solid line drawn with an inclination to the axis. When the peak of the grown AlGaN signal is located between the solid and dashed lines, intermediate relaxed AlGaN is obtained. A lattice relaxation rate of zero indicates that AlGaN is grown coherently with respect to the underlying layer. When the lattice relaxation rate is 100% (or 1), it is completely relaxed, indicating that there is no distortion due to the difference in lattice constant. The intermediate lattice relaxation rate is expressed as a percentage using the ratio of the lattice constant of the a axis when completely relaxed to the lattice constant of the a axis when completely coherent. Note that AlGaN shown in FIG. 3 corresponds to approximately 80% relaxation.

図4は上記の実験の結果の一覧を示す。図5は、チャネル層及びバリア層のAl組成差とバリア層の臨界膜厚との関係を示す図面である。図4の結果が示すように、チャネル層の格子緩和率を通常の100%ではなく、90%に等しい又は未満のものを用いることによって、チャネル層上に成長されるバリア層(例えばAlGaN層)の臨界膜厚を増加させることができる。また、格子緩和率80%に等しい又は未満のチャネル層を用いることで、チャネル層上に成長されるバリア層(例えばAlGaN層)の臨界膜厚をさらも増加させることができる。   FIG. 4 shows a list of the results of the above experiments. FIG. 5 is a drawing showing the relationship between the difference in Al composition between the channel layer and the barrier layer and the critical film thickness of the barrier layer. As the result of FIG. 4 shows, a barrier layer (for example, an AlGaN layer) grown on the channel layer by using a lattice layer having a lattice relaxation rate equal to or less than 90% instead of the usual 100%. The critical film thickness can be increased. Further, by using a channel layer having a lattice relaxation rate equal to or less than 80%, the critical film thickness of a barrier layer (for example, an AlGaN layer) grown on the channel layer can be further increased.

この理由を説明する。Al組成0.2及び格子緩和80%のAlGaNチャネル層AをAl組成0.2及び格子緩和100%のAlGaNチャネル層Bと比較するとき、AlGaNチャネル層Aの格子定数は、AlGaNチャネル層Bの格子定数より無歪みAlNの格子定数に近い。AlGaNチャネル層Aの歪み有りの格子定数は、AlGaNチャネル層Bの無歪み格子定数より小さい。発明者らの見積もりによれば、AlGaNチャネル層Aの歪み有りの格子定数は、Al組成0.36及び格子緩和率100%のAlGaNの格子定数と等しい。このため、このAlGaNチャネル層A上にAl組成0.57のAlGaNバリア層をコヒーレントに成長したとき、これらAlGaN層のAl組成差が0.37であるけれども、これらAlGaN層の格子定数差は、実質的には0.21である。したがって、厚いバリア層を成長しても、格子緩和やクラック・欠陥の発生等が起こりにくく、そのため、臨界膜厚が大きくなる。
なお、Al組成0.37のAlGaNチャネル層に比べて、Al組成0.20といった低いアルミニウム組成のAlGaNチャネル層は、合金散乱の影響を低減できるので、チャネル層の電子の移動度が高くでき、また、そのエピタキシャル成長もより高いAl組成のAlGaNの成膜と比較して容易である。
The reason for this will be explained. When comparing an AlGaN channel layer A having an Al composition of 0.2 and a lattice relaxation of 80% with an AlGaN channel layer B having an Al composition of 0.2 and a lattice relaxation of 100%, the lattice constant of the AlGaN channel layer A is that of the AlGaN channel layer B. It is closer to the lattice constant of unstrained AlN than the lattice constant. The strained lattice constant of the AlGaN channel layer A is smaller than the unstrained lattice constant of the AlGaN channel layer B. According to the inventors' estimation, the strained lattice constant of the AlGaN channel layer A is equal to the lattice constant of AlGaN having an Al composition of 0.36 and a lattice relaxation rate of 100%. Therefore, when an AlGaN barrier layer having an Al composition of 0.57 is coherently grown on the AlGaN channel layer A, the Al composition difference of these AlGaN layers is 0.37, but the lattice constant difference of these AlGaN layers is It is substantially 0.21. Therefore, even when a thick barrier layer is grown, lattice relaxation and generation of cracks / defects are unlikely to occur, so that the critical film thickness increases.
In addition, since the AlGaN channel layer having a low aluminum composition, such as the Al composition 0.20, can reduce the influence of alloy scattering compared to the AlGaN channel layer having an Al composition of 0.37, the mobility of electrons in the channel layer can be increased. In addition, the epitaxial growth is also easier as compared with the deposition of AlGaN having a higher Al composition.

図4に示されるように、チャネル層及びバリア層が、それぞれ、AlGa1−YN及びAlGa1−ZNからなるとき、チャネル層とバリア層とのアルミニウム組成の差が0.17以上であるとき、バリア層のAlGa1−ZNの厚さが140nmより大きくできる。チャネル層とバリア層とのアルミニウム組成の差が0.22以上であるとき、バリア層の厚さを92nmより大きくできる。チャネル層とバリア層とのアルミニウム組成の差が0.37以上であるとき、バリア層の厚さを30nmより大きくできる。 As shown in FIG. 4, when the channel layer and the barrier layer are made of Al Y Ga 1-Y N and Al Z Ga 1-Z N, respectively, the difference in aluminum composition between the channel layer and the barrier layer is 0. When it is 17 or more, the thickness of the Al Z Ga 1-Z N of the barrier layer can be larger than 140 nm. When the difference in aluminum composition between the channel layer and the barrier layer is 0.22 or more, the thickness of the barrier layer can be greater than 92 nm. When the difference in aluminum composition between the channel layer and the barrier layer is 0.37 or more, the thickness of the barrier layer can be made larger than 30 nm.

バリア層の臨界膜厚を本来の値よりも厚くできることの技術的寄与を説明する。図6は、本実施の形態によれば、III族窒化物半導体電子デバイスを作製する方法における主要な工程フロー100を示す図面である。III族窒化物半導体電子デバイスの一例である高電子移動度トランジスタを以下のように工程フロー100に従って作製する。工程S101では、基板を準備する。この基板は、例えばサファイア基板と、このサファイア基板上に作製されたAlNテンプレートとを含む。あるいは、AlN基板やAlGaN基板の窒化物基板を用いてもよい。工程S102では、この基板上に、チャネル層及びバリア層を成長して、HEMT構造のためのエピタキシャル基板を作製する。ここで、工程S103では、AlGa1−XN(0<X≦1)からなる半導体表面上に、AlGa1−XNと異なるIII族窒化物半導体材料からなりチャネル層のための第1の半導体層を成長する。次いで、工程S104では、バリア層のための第2の半導体層を第1の半導体層上に成長する。チャネル層のための第1の半導体層は歪みを内包し、第2の半導体層の厚さは、無歪みの第1のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい。一例を説明すると、このエピタキシャル基板は、例えばAl組成0.2及び格子緩和80%のAlGaNチャネル層とAl組成0.57のAlGaNバリア層からなるAlGaN/AlGaN系のHEMT構造を含む。これらのHEMT構造では、AlGaNバリア層の厚さは、15nm、30nm、60nm及び120nmである。いずれのHEMT構造も、バリア層とチャネル層の組成差が0.37である。 The technical contribution that the critical thickness of the barrier layer can be made larger than the original value will be described. FIG. 6 is a drawing showing a main process flow 100 in the method of manufacturing a group III nitride semiconductor electronic device according to the present embodiment. A high electron mobility transistor, which is an example of a group III nitride semiconductor electronic device, is manufactured according to the process flow 100 as follows. In step S101, a substrate is prepared. This substrate includes, for example, a sapphire substrate and an AlN template produced on the sapphire substrate. Alternatively, a nitride substrate such as an AlN substrate or an AlGaN substrate may be used. In step S102, a channel layer and a barrier layer are grown on this substrate to produce an epitaxial substrate for the HEMT structure. Here, in step S103, a channel surface layer made of a group III nitride semiconductor material different from Al X Ga 1-X N is formed on a semiconductor surface made of Al X Ga 1-X N (0 <X ≦ 1). A first semiconductor layer is grown. Next, in step S104, a second semiconductor layer for the barrier layer is grown on the first semiconductor layer. The first semiconductor layer for the channel layer contains strain, and the thickness of the second semiconductor layer is greater than the critical thickness defined by the composition of the unstrained first group III nitride semiconductor material. As an example, this epitaxial substrate includes an AlGaN / AlGaN-based HEMT structure including, for example, an AlGaN channel layer having an Al composition of 0.2 and a lattice relaxation of 80% and an AlGaN barrier layer having an Al composition of 0.57. In these HEMT structures, the thickness of the AlGaN barrier layer is 15 nm, 30 nm, 60 nm and 120 nm. In any HEMT structure, the compositional difference between the barrier layer and the channel layer is 0.37.

工程S105では、このエピタキシャル基板上に電極を形成して、HEMTデバイスを作製する。具体的には、工程S106では、チャネル層を成長した後に、ゲート電極(例えばNi/Au)を形成する。工程S107では、エピタキシャル基板上に、ソース/ドレイン電極(例えばZr/Al電極)を形成する。必要な場合には、エピタキシャル基板上に素子分離領域を形成することができ、エピタキシャル基板上のトランジスタは、素子分離のためのメサ構造を有し、このメサ構造は誘導結合プラズマ法を用いたエッチングにより加工される。なお、ソース/ドレイン電極の作製時に、エピタキシャル基板の表面にリセスを形成し、ソース/ドレイン電極を作製するエリアにおいて深さ方向に一部又は全部のバリア層を取り除いて、オーミック接触がとりやすくなるようにしている。HEMTデバイスのゲート長は1μmであり、ゲート−ドレイン間距離は5μmであり、ソース−ドレイン間の距離1μmである。   In step S105, an electrode is formed on the epitaxial substrate to produce a HEMT device. Specifically, in step S106, after the channel layer is grown, a gate electrode (for example, Ni / Au) is formed. In step S107, source / drain electrodes (for example, Zr / Al electrodes) are formed on the epitaxial substrate. If necessary, an element isolation region can be formed on the epitaxial substrate, and the transistor on the epitaxial substrate has a mesa structure for element isolation, and this mesa structure is etched using an inductively coupled plasma method. It is processed by. When the source / drain electrode is manufactured, a recess is formed on the surface of the epitaxial substrate, and a part or all of the barrier layer is removed in the depth direction in the area where the source / drain electrode is manufactured, so that an ohmic contact can be easily obtained. I am doing so. The HEMT device has a gate length of 1 μm, a gate-drain distance of 5 μm, and a source-drain distance of 1 μm.

これらのHEMTデバイスの電流コラプスを評価する。その評価方法として以下の手順を用いる:(1)まず、+1ボルト時のゲート電圧において最大ドレイン電流(Id−1)を測定する;次に、ゲート電極に+5ボルトの電圧、ゲート−ドレイン間に−200ボルトの電圧を印加する。この電圧印加の開始時かた1ミリ秒の後に、+1ボルト時のゲート電圧において最大ドレイン電流(Id−2)を測定する;ドレイン電流比(Id−1)/(Id−2)を求める。このドレイン電流比が1に近いほど、電流コラプスの影響が大きい。
バリア層厚み、 電流比(Id−1)/(Id−2)。
15nm、 0.13。
30nm、 0.43。
60nm、 0.68。
120nm、 0.81。
このように、厚いバリア層を用いることで、電流コラプスの抑制に効果がある。
この理由として考えられるものとして、エピタキシャルAlGaNバリア層の表面の影響(例えば、バーチャルゲート(virtual gate)等の影響)が、厚いAlGaNをバリア層に提供することにより、AlGaNバリア層の主面と2次元電子ガスとの距離が長くなったため、エピ表面におけるキャリアトラップの影響が小さくできた、と考えられる。
The current collapse of these HEMT devices is evaluated. As the evaluation method, the following procedure is used: (1) First, the maximum drain current (Id-1) is measured at the gate voltage at +1 volt; Apply a voltage of -200 volts. After 1 millisecond from the start of this voltage application, the maximum drain current (Id-2) is measured at the gate voltage at +1 volt; the drain current ratio (Id-1) / (Id-2) is determined. The closer the drain current ratio is to 1, the greater the influence of current collapse.
Barrier layer thickness, current ratio (Id-1) / (Id-2).
15 nm, 0.13.
30 nm, 0.43.
60 nm, 0.68.
120 nm, 0.81.
Thus, using a thick barrier layer is effective in suppressing current collapse.
As a possible reason for this, the influence of the surface of the epitaxial AlGaN barrier layer (for example, the influence of a virtual gate, etc.) can be obtained by providing thick AlGaN to the barrier layer, thereby increasing the main surface of the AlGaN barrier layer. It is thought that the influence of carrier traps on the epi surface could be reduced because the distance to the dimensional electron gas was increased.

また、同様に、HEMT構造にゲートリセスを形成し、またゲートフィールドプレートを形成する。このHEMTデバイスの電流コラプスの抑制効果、及び絶縁耐圧を測定する。測定結果を下記に示す。
バリア層厚み、絶縁耐圧、 電流比(Id−1)/(Id−2)。
15nm、 820V、 0.13。
30nm、 1120V、 0.43。
60nm、 1420V、 0.68。
120nm、1620V、 0.81。
これらの測定は、ゲートフィールドプレートを作製したとき、電流コラプスだけでなく、耐圧の向上にも効果があることを示す。以上示したように、上記の2つの技術的寄与だけでなく、厚いバリア層を成長することにより、各種効果が得られる。なお、これらの効果は、歪んだチャネル層を用いることにより、より厚いバリア層が電子デバイスに提供可能である。
Similarly, a gate recess is formed in the HEMT structure, and a gate field plate is formed. The current collapse suppression effect and dielectric strength of this HEMT device are measured. The measurement results are shown below.
Barrier layer thickness, dielectric strength, current ratio (Id-1) / (Id-2).
15 nm, 820 V, 0.13.
30 nm, 1120 V, 0.43.
60 nm, 1420 V, 0.68.
120 nm, 1620 V, 0.81.
These measurements show that when a gate field plate is fabricated, it is effective not only for current collapse but also for improving the breakdown voltage. As described above, in addition to the above two technical contributions, various effects can be obtained by growing a thick barrier layer. Note that these effects can provide an electronic device with a thicker barrier layer by using a distorted channel layer.

本発明は、本実施の形態に開示された特定の構成に限定されるものではない。   The present invention is not limited to the specific configuration disclosed in the present embodiment.

以上説明したように、本実施の形態によれば、半導体積層内の電流経路からゲート電極を隔てる半導体層を厚くできるIII族窒化物半導体電子デバイスが提供される。また、本実施の形態によれば、III族窒化物半導体電子デバイスのためのエピタキシャル基板が提供される。さらに、本実施の形態によれば、III族窒化物半導体電子デバイスを作製する方法が提供される。   As described above, according to the present embodiment, there is provided a group III nitride semiconductor electronic device capable of increasing the thickness of the semiconductor layer separating the gate electrode from the current path in the semiconductor stack. In addition, according to the present embodiment, an epitaxial substrate for a group III nitride semiconductor electronic device is provided. Furthermore, according to the present embodiment, a method for producing a group III nitride semiconductor electronic device is provided.

11…III族窒化物半導体電子デバイス、13…第1の半導体層、14…第1の半導体層、15…第2の半導体層、16…第2の半導体層、17…ゲート電極、19…半導体積層、20…エピタキシャル積層体、21a…半導体表面、21…支持基体、22…基板、22…半導体積層、22a…半導体表面、27a…ヘテロ接合、23…ソース電極、25…ドレイン電極、29…二次元電子ガス、31a…III族窒化物層、31b…支持体、J1、J2…オーミック接触、JS…ショットキ接合、EP…エピタキシャル基板。 DESCRIPTION OF SYMBOLS 11 ... III nitride semiconductor electronic device, 13 ... 1st semiconductor layer, 14 ... 1st semiconductor layer, 15 ... 2nd semiconductor layer, 16 ... 2nd semiconductor layer, 17 ... Gate electrode, 19 ... Semiconductor Laminated, 20 ... epitaxial laminated body, 21a ... semiconductor surface, 21 ... supporting base, 22 ... substrate, 22 ... semiconductor laminated, 22a ... semiconductor surface, 27a ... heterojunction, 23 ... source electrode, 25 ... drain electrode, 29 ... two Dimensional electron gas, 31a ... group III nitride layer, 31b ... support, J1, J2 ... ohmic contact, JS ... Schottky junction, EP ... epitaxial substrate.

Claims (25)

III族窒化物半導体電子デバイスであって、
AlGa1−XN(0<X≦1)からなる半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなる第1の半導体層と、
前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなる第2の半導体層と、
前記第2の半導体層の上に設けられたゲート電極と、
を備え、
前記第2の半導体層は前記第1の半導体層の上に設けられ、
前記第1のIII族窒化物半導体材料は前記AlGa1−XNと異なり、
前記第1の半導体層は、歪みを内包すると共に、前記半導体表面のAlGa1−XNの上において格子緩和しており、
前記第2の半導体層の厚さは、無歪みの第1のIII族窒化物半導体材料の組成と、第2のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい、III族窒化物半導体電子デバイス。
A group III nitride semiconductor electronic device comprising:
A first semiconductor layer provided on a semiconductor surface made of Al X Ga 1-X N (0 <X ≦ 1) and made of a first group III nitride semiconductor material;
A second semiconductor layer comprising a second group III nitride semiconductor material having a bandgap greater than that of the first group III nitride semiconductor material;
A gate electrode provided on the second semiconductor layer;
With
The second semiconductor layer is provided on the first semiconductor layer;
The first group III nitride semiconductor material is different from the Al X Ga 1-X N,
The first semiconductor layer contains strain and is lattice-relaxed on Al X Ga 1-X N on the semiconductor surface ,
The thickness of the second semiconductor layer is larger than the critical film thickness defined by the composition of the unstrained first group III nitride semiconductor material and the composition of the second group III nitride semiconductor material. Nitride semiconductor electronic devices.
前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、
前記第2の半導体層はAlGa1−ZN(0<Z≦1、Z≦X)からなり、
前記AlGa1−ZNのアルミニウム組成は前記AlGa1−YNのアルミニウム組成より大きく、
前記AlGa1−YNのアルミニウム組成は前記AlGa1−XNのアルミニウム組成より小さい、請求項1に記載されたIII族窒化物半導体電子デバイス。
The first semiconductor layer is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X),
Said second semiconductor layer comprises Al Z Ga 1-Z N ( 0 <Z ≦ 1, Z ≦ X),
The aluminum composition of the Al Z Ga 1-Z N is larger than the aluminum composition of the Al Y Ga 1-Y N,
The group III nitride semiconductor electronic device according to claim 1, wherein an aluminum composition of the Al Y Ga 1-Y N is smaller than an aluminum composition of the Al X Ga 1-X N.
前記III族窒化物半導体電子デバイスのチャネル層は前記第1の半導体層を含み、
前記III族窒化物半導体電子デバイスのバリア層は前記第2の半導体層を含み、
前記第1の半導体層は三元AlGaNからなり、
前記第2の半導体層は三元AlGaNからなり、
前記第1の半導体層のAlGaNは前記半導体表面のAlGa1−XNに接合を成す、請求項1又は請求項2に記載されたIII族窒化物半導体電子デバイス。
The channel layer of the group III nitride semiconductor electronic device includes the first semiconductor layer;
The barrier layer of the group III nitride semiconductor electronic device includes the second semiconductor layer,
The first semiconductor layer is made of ternary AlGaN,
The second semiconductor layer is made of ternary AlGaN;
3. The group III nitride semiconductor electronic device according to claim 1 , wherein AlGaN of the first semiconductor layer forms a junction with Al X Ga 1-X N of the semiconductor surface .
前記III族窒化物半導体電子デバイスのチャネル層は前記第1の半導体層を含み、
前記III族窒化物半導体電子デバイスのバリア層は前記第2の半導体層を含み、
前記第1の半導体層は二元GaNからなり、
前記第2の半導体層は三元AlGaNからなり、
前記第1の半導体層のGaNは前記半導体表面のAlGa1−XNに接合を成す、請求項1又は請求項2に記載されたIII族窒化物半導体電子デバイス。
The channel layer of the group III nitride semiconductor electronic device includes the first semiconductor layer;
The barrier layer of the group III nitride semiconductor electronic device includes the second semiconductor layer,
The first semiconductor layer is made of binary GaN;
The second semiconductor layer is made of ternary AlGaN;
3. The group III nitride semiconductor electronic device according to claim 1 , wherein GaN of the first semiconductor layer forms a junction with Al X Ga 1-X N on the semiconductor surface .
前記第1の半導体層は前記第2の半導体層とヘテロ接合を成し、
前記第2の半導体層は前記第1の半導体層の上にコヒーレントに設けられている、請求項1〜請求項4のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
The first semiconductor layer forms a heterojunction with the second semiconductor layer;
5. The group III nitride semiconductor electronic device according to claim 1 , wherein the second semiconductor layer is provided coherently on the first semiconductor layer. 6.
前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、
前記第1の半導体層は格子緩和率Rを有しており、
前記格子緩和率Rは(d(AlGa1−YN)−d(AlGa1−XN))/(d0(AlGa1−YN)−d0(AlGa1−XN))で規定され、ここで、前記d0(AlGa1−YN)は無歪みのAlGa1−YNの格子定数を示し、前記d0(AlGa1−XN)は無歪みのAlGa1−XNの格子定数を示し、前記d(AlGa1−YN)は、当該III族窒化物半導体電子デバイスにおけるAlGa1−YNの格子定数を示し、前記d(AlGa1−XN)は当該III族窒化物半導体電子デバイスにおけるAl Ga 1−X Nの格子定数を示し、
前記格子緩和率Rはゼロより大きく、0.9以下である、請求項1〜請求項5のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
The first semiconductor layer is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X),
The first semiconductor layer has a lattice relaxation rate R;
The lattice relaxation rate R (d (Al Y Ga 1- Y N) -d (Al X Ga 1-X N)) / (d0 (Al Y Ga 1-Y N) -d0 (Al X Ga 1-X N)), where d0 (Al Y Ga 1-Y N) represents the lattice constant of unstrained Al Y Ga 1-Y N, and d 0 (Al X Ga 1-X N) is The lattice constant of unstrained Al X Ga 1-X N is shown, and the d (Al Y Ga 1-Y N) is the lattice constant of Al Y Ga 1-Y N in the group III nitride semiconductor electronic device. , D (Al X Ga 1-X N) represents the lattice constant of Al X Ga 1-X N in the group III nitride semiconductor electronic device,
The group III nitride semiconductor electronic device according to any one of claims 1 to 5 , wherein the lattice relaxation rate R is greater than zero and equal to or less than 0.9.
前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、
前記第1の半導体層は格子緩和率Rを有しており、
前記格子緩和率Rは(d(AlGa1−YN)−d(AlGa1−XN))/(d0(AlGa1−YN)−d0(AlGa1−XN))で規定され、ここで、前記d0(AlGa1−YN)は無歪みのAlGa1−YNの格子定数を示し、前記d0(AlGa1−XN)は無歪みのAlGa1−XNの格子定数を示し、前記d(AlGa1−YN)は、当該III族窒化物半導体電子デバイスにおけるAlGa1−YNの格子定数を示し、前記d(AlGa1−XN)は当該III族窒化物半導体電子デバイスにおけるAl Ga 1−X Nの格子定数を示し、
前記格子緩和率Rはゼロより大きく、0.8以下である、請求項1〜請求項6のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
The first semiconductor layer is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X),
The first semiconductor layer has a lattice relaxation rate R;
The lattice relaxation rate R (d (Al Y Ga 1- Y N) -d (Al X Ga 1-X N)) / (d0 (Al Y Ga 1-Y N) -d0 (Al X Ga 1-X N)), where d0 (Al Y Ga 1-Y N) represents the lattice constant of unstrained Al Y Ga 1-Y N, and d 0 (Al X Ga 1-X N) is The lattice constant of unstrained Al X Ga 1-X N is shown, and the d (Al Y Ga 1-Y N) is the lattice constant of Al Y Ga 1-Y N in the group III nitride semiconductor electronic device. , D (Al X Ga 1-X N) represents the lattice constant of Al X Ga 1-X N in the group III nitride semiconductor electronic device,
The group III nitride semiconductor electronic device according to any one of claims 1 to 6 , wherein the lattice relaxation rate R is greater than zero and equal to or less than 0.8.
前記第1及び第2の半導体層を搭載する支持基体を更に備え、
前記支持基体は前記半導体表面を有し、
前記支持基体は前記AlGa1−XNから構成された基板からなる、請求項1〜請求項7のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
A support base on which the first and second semiconductor layers are mounted;
The support substrate has the semiconductor surface;
The group III nitride semiconductor electronic device according to any one of claims 1 to 7 , wherein the support base is made of a substrate made of the Al X Ga 1-X N.
前記第1及び第2の半導体層を搭載する支持基体を更に備え、
前記支持基体は、前記半導体表面を提供するIII族窒化物層と、前記AlGa1−XNと異なる材料からなる支持体とを含み、
前記III族窒化物層は前記支持体の上に搭載される、請求項1〜請求項7のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
A support base on which the first and second semiconductor layers are mounted;
The support base includes a group III nitride layer that provides the semiconductor surface, and a support made of a material different from the Al X Ga 1-X N,
The group III nitride semiconductor electronic device according to any one of claims 1 to 7 , wherein the group III nitride layer is mounted on the support.
前記AlGa1−XNはAlNである、請求項1〜請求項9のいずれか一項に記載されたIII族窒化物半導体電子デバイス。 The group III nitride semiconductor electronic device according to claim 1 , wherein the Al X Ga 1-X N is AlN. 前記AlGa1−XNの前記半導体表面はc面を有する、請求項1〜請求項10のいずれか一項に記載されたIII族窒化物半導体電子デバイス。 The group III nitride semiconductor electronic device according to claim 1 , wherein the semiconductor surface of the Al X Ga 1-X N has a c-plane. 前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、
前記第2の半導体層はAlGa1−ZN(0<Z≦1、Z≦X)からなり、
前記第2の半導体層と前記第1の半導体層のアルミニウム組成の差が、0.17以上であり、
前記第2の半導体層の厚さが140nmより大きく、300nm以下である、請求項1〜請求項11のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
The first semiconductor layer is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X),
Said second semiconductor layer comprises Al Z Ga 1-Z N ( 0 <Z ≦ 1, Z ≦ X),
A difference in aluminum composition between the second semiconductor layer and the first semiconductor layer is 0.17 or more;
The thickness of the second semiconductor layer is rather larger than 140 nm, is 300nm or less, III nitride semiconductor electronic device according to any one of claims 1 to 11.
前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、
前記第2の半導体層はAlGa1−ZN(0<Z≦1、Z≦X)からなり、
前記第2の半導体層と前記第1の半導体層のアルミニウム組成の差が、0.22以上であり、
前記第2の半導体層の厚さが92nmより大きく、300nm以下である、請求項1〜請求項11のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
The first semiconductor layer is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X),
Said second semiconductor layer comprises Al Z Ga 1-Z N ( 0 <Z ≦ 1, Z ≦ X),
A difference in aluminum composition between the second semiconductor layer and the first semiconductor layer is 0.22 or more;
The thickness of the second semiconductor layer is rather larger than 92 nm, is 300nm or less, III nitride semiconductor electronic device according to any one of claims 1 to 11.
前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、
前記第2の半導体層はAlGa1−ZN(0<Z≦1、Z≦X)からなり、
前記第2の半導体層と前記第1の半導体層のアルミニウム組成の差が、0.37以上であり、
前記第2の半導体層の厚さが30nmより大きく、300nm以下である、請求項1〜請求項11のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
The first semiconductor layer is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X),
Said second semiconductor layer comprises Al Z Ga 1-Z N ( 0 <Z ≦ 1, Z ≦ X),
A difference in aluminum composition between the second semiconductor layer and the first semiconductor layer is 0.37 or more;
The thickness of the second semiconductor layer is rather larger than 30 nm, is 300nm or less, III nitride semiconductor electronic device according to any one of claims 1 to 11.
III族窒化物半導体電子デバイスのためのエピタキシャル基板であって、
AlGa1−XN(0<X≦1)からなる半導体表面を有する基板と、
前記半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなり、チャネル層のための第1の半導体層と、
前記第1の半導体層の上に設けられ、バリア層のための第2の半導体層と、
を備え、
前記第2の半導体層は前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなり、
前記第1のIII族窒化物半導体材料は前記AlGa1−XNと異なり、
前記第1の半導体層は、歪みを内包すると共に、前記半導体表面のAlGa1−XNの上において格子緩和しており、
前記第2の半導体層の厚さは、無歪みの第1のIII族窒化物半導体材料の組成と、第2のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい、エピタキシャル基板。
An epitaxial substrate for a group III nitride semiconductor electronic device comprising:
A substrate having a semiconductor surface made of Al X Ga 1-X N (0 <X ≦ 1);
A first semiconductor layer provided on the semiconductor surface, made of a first group III nitride semiconductor material, for a channel layer;
A second semiconductor layer provided on the first semiconductor layer for the barrier layer;
With
The second semiconductor layer is made of a second group III nitride semiconductor material having a band gap larger than that of the first group III nitride semiconductor material;
The first group III nitride semiconductor material is different from the Al X Ga 1-X N,
The first semiconductor layer contains strain and is lattice-relaxed on Al X Ga 1-X N on the semiconductor surface ,
The thickness of the second semiconductor layer is larger than the critical film thickness defined by the composition of the unstrained first group III nitride semiconductor material and the composition of the second group III nitride semiconductor material. .
前記基板は前記AlGa1−XNからなる、請求項15に記載されたエピタキシャル基板。 The epitaxial substrate according to claim 15, wherein the substrate is made of the Al X Ga 1-X N. 前記基板は、前記半導体表面を提供するIII族窒化物層と、前記AlGa1−XNと異なる材料からなる支持体とを含み、
前記III族窒化物層は前記支持体の上に搭載される、請求項15に記載されたエピタキシャル基板。
The substrate includes a group III nitride layer that provides the semiconductor surface, and a support made of a material different from the Al X Ga 1-X N,
The epitaxial substrate according to claim 15, wherein the group III nitride layer is mounted on the support.
前記AlGa1−XNはAlNである、請求項15〜請求項17のいずれか一項に記載されたエピタキシャル基板。 The epitaxial substrate according to claim 15 , wherein the Al X Ga 1-X N is AlN. 前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、
前記第1の半導体層は格子緩和率Rを有しており、
前記格子緩和率Rは(d(AlGa1−YN)−d(AlGa1−XN))/(d0(AlGa1−YN)−d0(AlGa1−XN))で規定され、
前記格子緩和率Rはゼロより大きく、0.9以下である、請求項15〜請求項18のいずれか一項に記載されたエピタキシャル基板。
The first semiconductor layer is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X),
The first semiconductor layer has a lattice relaxation rate R;
The lattice relaxation rate R (d (Al Y Ga 1- Y N) -d (Al X Ga 1-X N)) / (d0 (Al Y Ga 1-Y N) -d0 (Al X Ga 1-X N)),
The epitaxial substrate according to any one of claims 15 to 18, wherein the lattice relaxation rate R is greater than zero and equal to or less than 0.9.
前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、
前記第1の半導体層は格子緩和率Rを有しており、
前記格子緩和率Rは(d(AlGa1−YN)−d(AlGa1−XN))/(d0(AlGa1−YN)−d0(AlGa1−XN))で規定され、
前記格子緩和率Rはゼロより大きく、0.8以下である、請求項15〜請求項19のいずれか一項に記載されたエピタキシャル基板。
The first semiconductor layer is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X),
The first semiconductor layer has a lattice relaxation rate R;
The lattice relaxation rate R (d (Al Y Ga 1- Y N) -d (Al X Ga 1-X N)) / (d0 (Al Y Ga 1-Y N) -d0 (Al X Ga 1-X N)),
The epitaxial substrate according to any one of claims 15 to 19 , wherein the lattice relaxation rate R is greater than zero and equal to or less than 0.8.
前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、
前記第2の半導体層はAlGa1−ZN(0<Z≦1、Z≦X)からなり、
前記第2の半導体層と前記第1の半導体層のアルミニウム組成の差が、0.17以上であり、
前記第2の半導体層の厚さが140nmより大きく、300nm以下である、請求項15〜請求項20のいずれか一項に記載されたエピタキシャル基板。
The first semiconductor layer is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X),
Said second semiconductor layer comprises Al Z Ga 1-Z N ( 0 <Z ≦ 1, Z ≦ X),
A difference in aluminum composition between the second semiconductor layer and the first semiconductor layer is 0.17 or more;
The thickness of the second semiconductor layer is rather larger than 140 nm, is 300nm or less, an epitaxial substrate according to any one of claims 15 to claim 20.
前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、
前記第2の半導体層はAlGa1−ZN(0<Z≦1、Z≦X)からなり、
前記第2の半導体層と前記第1の半導体層のアルミニウム組成の差が、0.22以上であり、
前記第2の半導体層の厚さが92nmより大きく、300nm以下である、請求項15〜請求項20のいずれか一項に記載されたエピタキシャル基板。
The first semiconductor layer is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X),
Said second semiconductor layer comprises Al Z Ga 1-Z N ( 0 <Z ≦ 1, Z ≦ X),
A difference in aluminum composition between the second semiconductor layer and the first semiconductor layer is 0.22 or more;
The thickness of the second semiconductor layer is rather larger than 92 nm, is 300nm or less, an epitaxial substrate according to any one of claims 15 to claim 20.
前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、
前記第2の半導体層はAlGa1−ZN(0<Z≦1、Z≦X)からなり、
前記第2の半導体層と前記第1の半導体層のアルミニウム組成の差が、0.37以上であり、
前記第2の半導体層の厚さが30nmより大きく、300nm以下である、請求項15〜請求項20のいずれか一項に記載されたエピタキシャル基板。
The first semiconductor layer is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X),
Said second semiconductor layer comprises Al Z Ga 1-Z N ( 0 <Z ≦ 1, Z ≦ X),
A difference in aluminum composition between the second semiconductor layer and the first semiconductor layer is 0.37 or more;
The thickness of the second semiconductor layer is rather larger than 30 nm, is 300nm or less, an epitaxial substrate according to any one of claims 15 to claim 20.
III族窒化物半導体電子デバイスを作製する方法であって、
AlGa1−XN(0<X≦1)からなる半導体表面の上に、第1のIII族窒化物半導体材料からなる第1の半導体層を成長する工程と、
前記第1の半導体層の上に第2の半導体層を成長する工程と、
前記第2の半導体層を成長した後にゲート電極を形成する工程と、
を備え、
前記第1のIII族窒化物半導体材料は前記AlGa1−XNと異なり、
前記第2の半導体層は前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなり、
前記第1の半導体層は歪みを内包すると共に、前記半導体表面のAl Ga 1−X Nの上において格子緩和しており、前記第2の半導体層の厚さは、無歪みの第1のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい、III族窒化物半導体電子デバイスを作製する方法。
A method of fabricating a group III nitride semiconductor electronic device comprising:
Growing a first semiconductor layer made of a first group III nitride semiconductor material on a semiconductor surface made of Al X Ga 1-X N (0 <X ≦ 1);
Growing a second semiconductor layer on the first semiconductor layer;
Forming a gate electrode after growing the second semiconductor layer;
With
The first group III nitride semiconductor material is different from the Al X Ga 1-X N,
The second semiconductor layer is made of a second group III nitride semiconductor material having a band gap larger than that of the first group III nitride semiconductor material;
The first semiconductor layer contains strain and is lattice-relaxed on Al X Ga 1-X N on the semiconductor surface , and the thickness of the second semiconductor layer is the unstrained first A method for producing a group III nitride semiconductor electronic device having a thickness larger than the critical film thickness defined by the composition of the group III nitride semiconductor material.
前記第1の半導体層はAlGa1−YN(0≦Y<1、Y<Z、Y<X)からなり、
前記第2の半導体層はAlGa1−ZN(0<Z≦1、Z≦X)からなり、
前記AlGa1−ZNのアルミニウム組成は前記AlGa1−YNのアルミニウム組成より大きく、
前記AlGa1−YNのアルミニウム組成は前記AlGa1−XNのアルミニウム組成より小さい、請求項24に記載されたIII族窒化物半導体電子デバイスを作製する方法。
The first semiconductor layer is made of Al Y Ga 1-Y N (0 ≦ Y <1, Y <Z, Y <X),
Said second semiconductor layer comprises Al Z Ga 1-Z N ( 0 <Z ≦ 1, Z ≦ X),
The aluminum composition of the Al Z Ga 1-Z N is larger than the aluminum composition of the Al Y Ga 1-Y N,
The Al Y Ga 1-Y aluminum composition of N is aluminum composition smaller than the Al X Ga 1-X N, a method of fabricating a group III nitride semiconductor electronic device according to claim 24.
JP2011025375A 2011-02-08 2011-02-08 Group III nitride semiconductor electronic device, epitaxial substrate, and method of fabricating group III nitride semiconductor electronic device Expired - Fee Related JP5482682B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011025375A JP5482682B2 (en) 2011-02-08 2011-02-08 Group III nitride semiconductor electronic device, epitaxial substrate, and method of fabricating group III nitride semiconductor electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011025375A JP5482682B2 (en) 2011-02-08 2011-02-08 Group III nitride semiconductor electronic device, epitaxial substrate, and method of fabricating group III nitride semiconductor electronic device

Publications (2)

Publication Number Publication Date
JP2012164886A JP2012164886A (en) 2012-08-30
JP5482682B2 true JP5482682B2 (en) 2014-05-07

Family

ID=46843966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011025375A Expired - Fee Related JP5482682B2 (en) 2011-02-08 2011-02-08 Group III nitride semiconductor electronic device, epitaxial substrate, and method of fabricating group III nitride semiconductor electronic device

Country Status (1)

Country Link
JP (1) JP5482682B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7439536B2 (en) * 2020-01-28 2024-02-28 富士通株式会社 semiconductor equipment

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064201A (en) * 2000-08-18 2002-02-28 Toshiba Corp Semiconductor field effect transistor and power amplifier
US20090267114A1 (en) * 2006-03-28 2009-10-29 Nec Corporation Field effect transistor
JP2007273649A (en) * 2006-03-30 2007-10-18 Eudyna Devices Inc Semiconductor device, substrate for manufacturing same, and its manufacturing method
JP5383974B2 (en) * 2006-12-27 2014-01-08 住友電工デバイス・イノベーション株式会社 Semiconductor substrate and semiconductor device
JP2008277655A (en) * 2007-05-02 2008-11-13 Hitachi Cable Ltd Semiconductor epitaxial wafer, and field-effect transistor
JP5386810B2 (en) * 2007-09-13 2014-01-15 沖電気工業株式会社 MIS FET and manufacturing method thereof
CN101604704B (en) * 2008-06-13 2012-09-05 西安能讯微电子有限公司 HEMT device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2012164886A (en) 2012-08-30

Similar Documents

Publication Publication Date Title
JP5224311B2 (en) Semiconductor electronic device
CN102651396B (en) Semiconductor device
US8653561B2 (en) III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device
JP5891650B2 (en) Compound semiconductor device and manufacturing method thereof
JP5634681B2 (en) Semiconductor element
JP5684574B2 (en) Semiconductor device
TWI487036B (en) Compound semiconductor device and method of manufacturing the same
US8338862B2 (en) Semiconductor device
JP6152124B2 (en) Manufacturing method of semiconductor device
WO2004066393A1 (en) Semiconductor device and method for manufacturing same
US20130207078A1 (en) InGaN-Based Double Heterostructure Field Effect Transistor and Method of Forming the Same
US10964802B2 (en) Semiconductor device and method for manufacturing the same
US20170323960A1 (en) Epitaxial wafer, semiconductor device, method for producing epitaxial wafer, and method for producing semiconductor device
JP2009260296A (en) Nitride semiconductor epitaxial wafer and nitride semiconductor element
JP5064808B2 (en) Semiconductor electronic device
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP2012169470A (en) Semiconductor device and manufacturing method of the same
JP2009272574A (en) GaN-BASED FIELD-EFFECT TRANSISTOR AND METHOD OF MANUFACTURING THE SAME
JP2011049486A (en) Group iii nitride semiconductor laminate wafer and group iii nitride semiconductor device
US20150263099A1 (en) Semiconductor device
JP5482682B2 (en) Group III nitride semiconductor electronic device, epitaxial substrate, and method of fabricating group III nitride semiconductor electronic device
JP5732228B2 (en) Manufacturing method of nitride semiconductor device
JP7512620B2 (en) Nitride Semiconductor Device
JP5938493B2 (en) Semiconductor device
JP2012064977A (en) Group iii nitride semiconductor stacked wafer and group iii nitride semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140203

R150 Certificate of patent or registration of utility model

Ref document number: 5482682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees