JP5479344B2 - 電子素子、その作製方法およびその使用方法 - Google Patents

電子素子、その作製方法およびその使用方法 Download PDF

Info

Publication number
JP5479344B2
JP5479344B2 JP2010524371A JP2010524371A JP5479344B2 JP 5479344 B2 JP5479344 B2 JP 5479344B2 JP 2010524371 A JP2010524371 A JP 2010524371A JP 2010524371 A JP2010524371 A JP 2010524371A JP 5479344 B2 JP5479344 B2 JP 5479344B2
Authority
JP
Japan
Prior art keywords
layer
electronic device
nanoparticles
dielectric
electrolyte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010524371A
Other languages
English (en)
Other versions
JP2010539688A (ja
JP2010539688A5 (ja
Inventor
ハーン ホルスト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Karlsruher Institut fuer Technologie KIT
Original Assignee
Karlsruher Institut fuer Technologie KIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Karlsruher Institut fuer Technologie KIT filed Critical Karlsruher Institut fuer Technologie KIT
Publication of JP2010539688A publication Critical patent/JP2010539688A/ja
Publication of JP2010539688A5 publication Critical patent/JP2010539688A5/ja
Application granted granted Critical
Publication of JP5479344B2 publication Critical patent/JP5479344B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2203—Cd X compounds being one element of the 6th group of the Periodic Table 
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、ナノ粒子からなる層を有する電子素子、その作製方法およびその使用方法に関する。
構造的および機能的な特性の調節可能性（Durchstimmbarkeit）は、ここ数年間、金属製のナノ構造に対して、薄膜およびナノ多孔構造体の形態において、すなわち体積に対する表面の比が極めて大きな構造体において検証されてきた。
ナノ結晶材料の特性および電子的構造の調節可能性の基本的なアイデアは、H. Gleiter，J. Weissmueller，O. WollersheimおよびR. Wuerschumに由来するものであり、この基本的なアイデアは、Nanocrystalline Materials：A way to solids with tunable electronic structures and properties?，Acta Mater. 49 (2001)，第737〜745頁において最初に刊行されている。
DE 199 52 447 C1から、またJ. Weissmueller，R. N. Viswanath，D. Kramer，P. Zimmer，R. WuerschumおよびH. GleiterによるCharge-Induced Reversible Strain in a Metal , Science 300 (2003)，第312〜315頁から公知であるのは、電解質と、２重層における金属製ナノ構造との境界面において電荷を加えることによってナノ多孔性の金の可逆性長さ変化が可能になることである。
C. Bansal，S. Sarkar，A. K. Mishra，T. Abraham，C. LemierおよびH. Hahnは、Electronically tunable conductivity of a nanoporous Au-Fe alloy，Scripta Materialia 56 (2007)，第705〜708頁において、ナノ多孔性の金ないしはナノ多孔性Au-Fe合金の電気抵抗の可逆変化が、電解質と、２重層における金属製のナノ構造体との境界面において電荷を加えることによって可能であることを示した。ここでは約５０μＣ／ｃｍ2の電荷密度を加えた際に数％の範囲で電気抵抗の変化が観察されている。
同じオーダの同じ効果が、M. Sagmeister，U. Brossmann，S. LandgrafおよびR. Wuerschumにより、Electrically Tunable Resistance of a Metal，Phys. Rev. Lett. 96 (2006)，156601においてナノ多孔性のＰｔに対して示されている。
導電率の調節可能性のコンセプトは、例えばＳｉおよびＧｅなどの半導体において、いわゆる電場ゲーティングとして数十年来確立されており、電子回路においてその応用のベースを形成している。ここで基本となる構造は、１つの装置において、半導体材料を介して互いに接続されているソースおよびドレインと、この半導体の好適なゲート酸化物を介して分離されているゲート電極とからなる。この半導体層の導電率は、広い領域にわたってゲートに加えられるゲート電圧によって変化する。
酸化物では、境界面電荷によって制御することの可能なゾーン、すなわち空乏層は、上記の金属の場合よりも格段に大きいが、導電性の酸化物の電荷密度よりも電荷密度が小さい半導体に比べて空乏層は小さい。しかしながらこれまで酸化物を調節可能な材料として利用する研究はなされていない。
導電性の酸化物の機能的な特性の領域において、R. Misra，M. McCarthyおよびA. F. Hebard は、Electric field gating with ionic liquids, Applied Physics Letters 90, (2007) 052905において、イオン化した液体における薄いインジウム酸化物層の導電率を制御して、４オーダ以上のシートインピーダンスの変化を測定することができた。
上記のことから出発して本発明の課題は、電子素子、その作製方法およびその使用方法を提案して、上述の欠点および制限を有しないようにすることである。
ここでは殊に、ナノ多孔性構造体に加わるゲート電圧を用いて、多数のナノ多孔性構造体における電気抵抗の可逆の調節可能性を数オーダにわたって可能にする電子素子を提供する。
上記の課題は、素子については請求項１の特徴部分に記載した特徴的構成によって、方法については、請求項９または１１のステップによる方法によって、また使用方法については請求項１５によって解決される。従属請求項には本発明のそれぞれ有利な実施形態が記載されている。
本発明による電子素子にはまず、この素子に対するソースおよびトレインとして機能する２つの電極が含まれている。
これらの２つの電極の間には、ナノ粒子からなる１つの層が設けられており、これらのナノ粒子は、金属と、化学元素の周期表における第６主族の１元素との導電性または半導体の化合物、有利には酸化物、硫化物またはセレン化物からなる。
ここで重要であるのは、上記のナノ粒子の大多数のサイズが、導電性化合物の遮蔽距離（Abschirmlaenge）の０.１倍〜１０倍になることである。
本発明による電子素子はさらに誘電体を含んでおり、この誘電体は、上記の層のナノ粒子の少なくとも一部分と、少なくとも１つの共通の境界面を有する。
上記の層内のナノ粒子は、有利には５ｎｍ〜５００ｎｍの範囲の粒径を有する。上記の層内のナノ粒子間には、有利には５ｎｍ〜５００ｎｍの範囲の孔径分布を有する孔が設けられている。
上記のナノ粒子は、有利には導電性の金属酸化物、金属硫化物または金属セレン化物から構成される。ここで殊に有利であるのは、例えばインジウム−スズ酸化物（ＩＴＯ）製、フッ素ドープ酸化スズ（ＩＶ）物（ＳｎＯ2：Ｆ； ＦＴＯ）製、アンチモンドープ酸化スズ（ＩＶ）（ＳｎＯ2：Ｓｂ， ＡＴＯ）またはアルミニウムドープ亜鉛酸化物（ＡＺＯ）製の透明な導電性の酸化物である。殊に高い温度では、亜鉛酸化物、チタン酸化物、亜鉛硫化物またはカドミウム硫化物からなるナノ粒子が好適である。
殊に有利な１実施形態では、上記のナノ粒子は、焼結したナノ多孔性体積構造体であり、これは中温で焼結される。上記の孔構造体は、無機相の粒子またはグレン間に顕著なグレン境界／境界面を有する。
別の１実施形態では、上記のナノ粒子は、関係が緊密でない多孔性構造体の形態をとっており、この多孔性構造体は、互いに接触する無機相の粒子間に顕著な境界面をわずかしか有しない。
有利な１実施形態において本発明の電子素子にはナノ粒子からなる層が含まれており、この層は平坦な構造体の形態で誘電体に被着される。上記の誘電体それ自体は、平坦な誘電体層の形態であり、この誘電体層それ自体は、平坦な導電性の層に被着されている。したがって上記の導電性または半導体の化合物のナノ粒子からなる薄い層と、好適な電解質との間には、上記の化合物と誘電体との間の平坦な境界面が形成される。
別の有利な１実施形態において本発明の電子素子は、電気的に絶縁性の基板に被着された、ナノ粒子からなる層を含む。上記の誘電体は、ナノ粒子からなる層の表面にあり、制御電極と直に接触接続している。上記の誘電体（ゲート−誘電体層）はディスパージョンとして被着されているため、上記の機能層の粗い表面の形に整合して載置される。これによって保証されるのは、本発明による効果が粗い表面においても最大化されることである。
殊に有利な１実施形態において、本発明による電子素子には、共連続の相互浸入複合網目が含まれており、この網目は、半導体または導電性のナノ粒子と、誘電体としての有利な電解質とから構成されており、またこの電解質と個々のナノ粒子との間の複雑に形成されたランダムな境界面からなる装置が形成される。ここでも上記の誘電体は制御電極と接触接続している。上記の電解質それ自体は液相かまたは固体相とすることが可能である。
電解質とナノ粒子との間の境界面には、電位を印加することによって電荷を加えることができる。上記の電荷は、電位の変化によって可逆的に変化し、これによってナノ粒子からなる層の導電率を可逆的に変化させることができる。上記のナノ粒子のすべての表面は、電解質と直接接触接続しており、ひいてはすべての表面を電荷で覆うことができる。これにより、上記の層の調節可能性が数オーダにわたって可能になる殊に高い大きな効果が得られる。ここで上記のナノ粒子の構造サイズは遮蔽距離のオーダにする必要があり、これによって酸化物相の導電率を著しく変化させることができる。
本発明による電子素子のキャパシタンスを最適化するため、素子一般においても必要なように、小さな面積を使用する。これによって素子のスイッチング時間をできる限り短く維持することができる。
本発明による電子素子を動作させるため、ナノ粒子からなる層と対向電極との間に電位を加える。この装置はすでに動作可能なユニットとして実現されており、数オーダにわたる導電率の可逆的な変化を実証することができる。
本発明による電子素子の上記の構造は、慣用の層作製法（Schichtpraeparationsverfahren）によって合成することができ、引き続いて液体または固体の電解質（誘電体）を載置することができる。
層作製法として、例えばつぎの方法が対象となる。すなわち、
（１） スパッタリングまたは真空蒸着法；
（２） 無機のナノ粒子をディスパージョンするスピンコーティングまたは印刷法、有利にはスクリーン印刷法またはインクジェット印刷およびこれに続く焼結ステップ；
（３） 無機のナノ粒子と電解質をディスパージョンするスピンコーティングまたは印刷法、有利にはスクリーン印刷法またはインクジェット印刷およびこれに続く熱処理ステップ。
上記の方法（１）および（２）では、層作製および場合によっては必要な焼結または熱処理ステップの後、液体または固体の電解質を別の層として無機相の薄い層に被着し、引き続いて表面の大きな電極を取り付ける。
方法（３）では無機相のナノ粒子を液体の電解質において直接ディスパージョンして、スピンコーティングまたは印刷法、有利にはスクリーン印刷法またはインクジェット印刷によって、有利な基板に被着する。無機相の境界面にわたって最適な導電率を形成するため、使用する基板、選択した印刷法および電解質と協調性のある温度処理ステップを引き続いて行うことができる。
液体の電解質の代わりに、乾燥する前には液体でありかつ乾燥によって固体になる電解質を使用することも可能である。乾燥によって固体になるこのような電解質を使用する際には、電解質相の収縮を使用して、無機のナノ粒子を収縮させ、これによって高い導電率を得ることができる。
本発明による電子素子は、例えば、ダイオード、トランジスタ、電圧インバータまたはセンサとして使用可能である。
電解質における可逆性のチャージによる材料特性の調節可能性を利用することと組み合わせて、金属と周期表の第６主族の元素との化合物、すなわち例えば酸化物、硫化物およびセレン化物からなるナノ結晶の機能性粒子を使用することによって、印刷可能な電子回路の分野において機能性素子に対する新たな可能性が得られる。印刷可能な電子回路に対して殊に有利であるのは、印刷可能な電解質−ナノ粒子−混合物を使用することである。
以下では実施例および図に基づいて本発明を詳しく説明する。
ａ）電解質を有しない、ないしはｂ）電解質を有する、導電性の酸化物を備えた電子素子（従来技術）を示す図である。 ナノ粒子からなる層を有し、平坦構造を有しかつ平坦な誘電体層である誘電体に設けられた本発明の電子素子を示す図である。 誘電体がナノ粒子からなる層の表面に設けられている本発明による電子素子を示す図である。 層のナノ粒子と共に相互浸入網目を構成する電解質である誘電体を有する本発明の電子素子を示す図である。 ゲート電圧を変化させた際の、本発明による２つの電子素子の電気抵抗の時間に伴う変化を示す線図である。 本発明による電子素子の、ａ）電流−電圧特性、ｂ）ソース特性およびｃ）ドレイン特性を示す線図である。
図１ａおよびｂ）には、従来技術から公知でありかつ１つずつの半導体または導電性の金属酸化物を含む電子素子が示されている。
図１ａ）に示した電子素子では、薄い酸化物フィルム２０の形態で、導電性の金属酸化物が誘電体層３にデポジットされており、この誘電体層は、ゲートとして機能しまた高濃度にドーピングしたケイ素または金属製の導電性電極４に被着されている。ソースおよびドレインに対する電極１，２は、酸化物フィルム２０に直接被着されている。誘電体層３にゲート電圧を加えることにより、酸化物フィルム２０の導電率が変化する。
図１ｂ）に示した電子素子において、ゲートとして機能する図１ａ）の誘電体層３は、固体または液体の電解質３０に置き換えられている。このため、この素子は、導電性の電極４（ゲート電極）の代わりに制御電極３１を有しており、この制御電極は、電解質３０にできるだけ迅速に電荷を供給できるようにするために大きな表面を有する必要がある。ここでもソースおよびドレインに対する電極１，２は、酸化物フィルム２０に直接接続されている。この素子は、導電性でない基板５に設けられている。
図２〜４には本発明による電子素子の３つの実施形態が示されており、その活性層はそれぞれ半導体または導電性の金属酸化物製のナノ結晶酸化物層１０からなる。
図２には本発明による電子素子が示されている。ここでは導電性のナノ結晶酸化物層１０が、印刷法と、これに続く焼結ステップとによってまたはこの焼結ステップなしに誘電体層３に被着されており、ここでこの誘電体層３は、ゲートとして機能しかつ高濃度にドーピングされたケイ素または金属からなる導電性の電極４に設けられている。ソースおよびドレインに対する電極１，２は、ナノ結晶酸化物層１０に直に接触接続している。誘電体層３にゲート電圧を加えることにより、ナノ結晶層１０の導電率が変化する。
図３には本発明による電子素子の別の実施形態が示されている。ここで導電性のナノ結晶酸化物層１０は、導電性でない基板５に、またソースおよびドレインに対する電極１，２に直に接触接続して設けられている。しかしながらゲートとして機能する誘電体層３は、ナノ結晶層１０の表面にディスパージョンとして被着されているため、ナノ結晶層１０の粗い表面の形に整合して載置される。これによって保証されるのは、上記の基本的な効果が粗い表面においても最大化されることである。誘電体層３は、ゲート電極３１と直に接触接続している。
図４には本発明による電子素子の殊に有利な実施形態が示されている。ここでは、導電性のナノ結晶酸化物層１０は、ソースおよびドレインに対する電極１，２に直に接触接続しており、ゲートとして機能する図２の誘電体層３は、固体または液体の電解質３０によって置き換えられている。電解質３０は、制御電極３１と直に接触接続している。この実施形態においても制御電極３１は大きな表面を有する必要がある。
ナノ結晶酸化物層１０の導電率の変化は、ソースおよびドレインに対する電極１，２の間にあるナノ結晶酸化物層１０と制御電極３１との間の低い電圧によって行われる。正の電荷を有する例に対して図４ｂ）に拡大図で示したように、酸化物粒子の表面において正の電荷が形成される。これらの電荷は、ナノ結晶酸化物層１０の導電率の変化に影響する。
図４に例示的に示した構造はつぎのようにして作製可能である。すなわち、ソースおよびドレインとして機能する２つの電極１，２の間に、例えばスクリーン印刷またはインクジェトによる印刷法によってナノ粒子フィルム１０を作製し、引き続いて焼結して個々のナノ粒子間に導電性のブリッジを形成し、つぎに固体または液体の電解質３０によって浸潤させることによって作製可能である。ソースおよびドレインに対する電極１，２と、制御電極３１との間に制御電圧を加えることによってこの素子をスイッチングすることができる。
択一的な実施形態では上記のナノ粒子を、ディスパージョンおよび印刷の時点には液体であり後に硬化されるかまたは液体のままである電解質に直にディスパージョンし、引き続いて１ステップで印刷法によって基板に被着する。上記の印刷および乾燥プロセス中に導電性の酸化物のナノ粒子間の導電性の接触接続が形成され、本発明による素子は、直ちに動作可能になるかまたは中温の温度処理の後はじめて動作可能になる。この作製の仕方は、殊に印刷可能な電子回路に使用するのに好適である。
図５には本発明による異なる２つの素子の電気抵抗が時間の関数として示されており、ここでこれは、制御電極３１と、電極としての導電性のナノ結晶層１０との間に印加される制御電圧を−０.３Ｖ〜＋０.８Ｖ（図５ａ）ないしは−０.２５Ｖ〜＋０.８５Ｖ（図５ｂ）間でそれぞれ０.５ｍＶ／ｓ（スキャン）の速度で変化させたものである。２つの素子は図４による実施形態の素子である。この測定結果からわかるのは、３５０倍（＝35000％；図５ａ）ないしは１００倍（＝10000％；図５ｂ）だけ単純に制御電圧を変えることにより、２つの素子の電気抵抗を変化させられることである。したがってこの効果は、C. Bansal等によるScripta Materialia 56 (2007)，第705頁以下に記載された、ナノ多孔性の金ないしはナノ多孔性のAu-Fe合金の電気抵抗の可逆変化よりも数倍のオーダである。
図６ａ）には本発明による素子の電流−電圧特性が示されており、またこの図は、この素子がトランジスタとして動作可能であることを立証している。
図６ｂ）および図６ｃ）には本発明による素子のソース特性ないしはドレイン特性が示されている。これらの２つの特性を比較することによって確認されるのは、図５に示した効果は、電極１，２間の漏れ電流に由来するものではないことである。

Claims (11)

  1. ２つの電極（１，２）と、誘電体とを含む電子素子において、
    前記の電極の間にナノ粒子からなる層（１０）が設けられており、
    当該のナノ粒子は、金属と、周期表の第６主族の元素との導電性の化合物から構成され、インジウム−スズ酸化物、フッ素またはアンチモンドープスズ（ＩＶ）酸化物またはアルミニウムドープ亜鉛酸化物からなり、
    前記のナノ粒子の大多数のサイズは、前記の導電性の化合物の遮蔽距離の０.１倍〜１０倍であり、
    前記の誘電体は、固体または液体の電解質（３０）の形態であり、前記の層（１０）の前記ナノ粒子の少なくとも一部分と少なくとも１つの共通の境界面を形成し、当該電解質（３０）は制御電極（３１）と接触接続していることを特徴とする
    電子素子。
  2. 前記のナノ粒子からなる層（１０）は、平坦な誘電体層（３）の形態の誘電体に平坦な構造体の形態で被着されており、
    前記の誘電体層（３）それ自体は、平坦な導電性層（４）に被着されている、
    請求項１に記載の電子素子。
  3. 前記のナノ粒子からなる層（１０）は、電気絶縁性の基板（５）に被着されており、
    前記の誘電体は、ナノ粒子からなる層（１０）の表面に設けられており、かつ制御電極（３１）と接触接続している、
    請求項１に記載の電子素子。
  4. 前記電解質は、前記の層（１０）のナノ粒子と相互浸入網目を形成している、
    請求項１に記載の電子素子。
  5. ナノ粒子からなる層（１０）を有しており、
    当該ナノ粒子は、５ｎｍ〜５００ｎｍの粒径を有しており、
    前記の層（１０）のナノ粒子間に、５ｎｍ〜５００ｎｍの孔径分布を有する孔が設けられている、
    請求項１から４までのいずれか１項に記載の電子素子。
  6. 本発明による電子素子の構造を層作製法によって作製することを特徴とする、
    請求項１から５までのいずれか１項に記載の電子素子を作製する方法。
  7. 後続の焼結ステップを有する、
    請求項６に記載の方法。
  8. 電子素子の構造を層作製法によって作製し、引き続いて電解質によってコーティングする、
    請求項４から５までのいずれか１項に記載の電子素子を作製する方法。
  9. 前記のナノ粒子を液体の電解質に直接ディスパージョンさせ、引き続いてスピンコーティングによってまたは印刷法によって基板に被着する
    請求項８に記載の方法。
  10. 熱処理ステップを有する
    請求項８または９に記載の方法。
  11. 前記の基板に被着した後、固体になる液体の電解質を使用する、
    請求項８から１０までのいずれか１項に記載の方法。
JP2010524371A 2007-09-12 2008-08-20 電子素子、その作製方法およびその使用方法 Active JP5479344B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007043360.5 2007-09-12
DE102007043360A DE102007043360A1 (de) 2007-09-12 2007-09-12 Elektronisches Bauelement, Verfahren zu seiner Herstellung und seine Verwendung
PCT/EP2008/006818 WO2009036856A1 (de) 2007-09-12 2008-08-20 Elektronisches bauelement, verfahren zu seiner herstellung und seine verwendung

Publications (3)

Publication Number Publication Date
JP2010539688A JP2010539688A (ja) 2010-12-16
JP2010539688A5 JP2010539688A5 (ja) 2013-09-12
JP5479344B2 true JP5479344B2 (ja) 2014-04-23

Family

ID=39865672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010524371A Active JP5479344B2 (ja) 2007-09-12 2008-08-20 電子素子、その作製方法およびその使用方法

Country Status (5)

Country Link
US (1) US8558214B2 (ja)
EP (1) EP2188841B1 (ja)
JP (1) JP5479344B2 (ja)
DE (1) DE102007043360A1 (ja)
WO (1) WO2009036856A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2654075B1 (de) 2010-03-31 2016-09-28 EV Group E. Thallner GmbH Verfahren zum permanenten Verbinden zweier Metalloberflächen
EP2423965A1 (en) 2010-08-27 2012-02-29 Karlsruher Institut für Technologie Electrochemically-gated transistor and a method for its manufacture
EP2629356B1 (en) 2012-02-17 2016-02-17 Karlsruher Institut für Technologie Printed electronics available through depositing a layer of a composite solid polymer electrolyte and use of a composite solid polymer electrolyte for printing electronics
US8927967B2 (en) * 2013-04-24 2015-01-06 Karlsruhe Institute Of Technology Electrochemically-gated field-effect transistor, methods for its manufacture and use thereof
US10167193B2 (en) 2014-09-23 2019-01-01 Vanderbilt University Ferroelectric agglomerates and methods and uses related thereto
US9903016B2 (en) * 2014-10-23 2018-02-27 E/G Electro-Graph, Inc. Device having preformed triple junctions to maintain electrode conductivity and a method for making and using the device
EP3261128A1 (en) * 2016-06-23 2017-12-27 Karlsruher Institut für Technologie Vertical field-effect transistor, a method for its manufacture, its use, and electronics comprising said field-effect transistor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294401B1 (en) * 1998-08-19 2001-09-25 Massachusetts Institute Of Technology Nanoparticle-based electrical, chemical, and mechanical structures and methods of making same
DE19952447C1 (de) 1999-10-30 2001-01-18 Karlsruhe Forschzent Vorrichtung mit einer Elektrode, einer schwammartigen perkolierenden Schicht, einem Elektrolyten und einem Mittel zum Anlegen einer Spannung
DE10059498A1 (de) * 2000-11-30 2002-06-13 Infineon Technologies Ag Substrat mit einer halbleitenden Schicht, elektronisches Bauelement mit diesem Substrat, elektronische Schaltung mit mindestens einem solchen elektronischen Bauelement, druckbare Zusammensetzung sowie Verfahren zur Herstellung eines Substrats
WO2004032193A2 (en) * 2002-09-30 2004-04-15 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
KR20060072097A (ko) * 2002-12-09 2006-06-27 픽셀리전트 테크놀로지스 엘엘씨 프로그램가능 리소그래피 마스크 및 나노 사이즈 반도체입자를 기반으로 한 가역성 광탈색재와 그 응용
US20110294296A1 (en) * 2003-05-21 2011-12-01 Lucent Technologies Inc. Using edges of self-assembled monolayers to form narrow features
JP5419326B2 (ja) * 2003-10-06 2014-02-19 マサチューセッツ インスティテュート オブ テクノロジー 不揮発性メモリデバイス
WO2005089165A2 (en) * 2004-03-10 2005-09-29 Nanosys, Inc. Nano-enabled memory devices and anisotropic charge carrying arrays
US7742322B2 (en) * 2005-01-07 2010-06-22 Invisage Technologies, Inc. Electronic and optoelectronic devices with quantum dot films
US7355238B2 (en) * 2004-12-06 2008-04-08 Asahi Glass Company, Limited Nonvolatile semiconductor memory device having nanoparticles for charge retention
JP2006227254A (ja) * 2005-02-17 2006-08-31 Konica Minolta Holdings Inc 電気化学トランジスタ、及びこれを用いた表示素子
JP2006227488A (ja) * 2005-02-21 2006-08-31 Konica Minolta Holdings Inc 表示素子
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7575978B2 (en) * 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
US7482619B2 (en) 2005-09-07 2009-01-27 Samsung Electronics Co., Ltd. Charge trap memory device comprising composite of nanoparticles and method of fabricating the charge trap memory device

Also Published As

Publication number Publication date
US20100308299A1 (en) 2010-12-09
EP2188841B1 (de) 2018-10-10
WO2009036856A1 (de) 2009-03-26
US8558214B2 (en) 2013-10-15
JP2010539688A (ja) 2010-12-16
EP2188841A1 (de) 2010-05-26
DE102007043360A1 (de) 2009-03-19

Similar Documents

Publication Publication Date Title
JP5479344B2 (ja) 電子素子、その作製方法およびその使用方法
Younis et al. Bipolar resistive switching in p-type Co 3 O 4 nanosheets prepared by electrochemical deposition
Hoseinzadeh et al. n-type WO 3 semiconductor as a cathode electrochromic material for ECD devices
Pan et al. Laser annealed composite titanium dioxide electrodes for dye-sensitized solar cells on glass and plastics
US10689808B2 (en) Process for using and producing paper based on natural cellulose fibers, synthetic fibers or mixed fibers as physical support and storing medium for electrical charges in self-sustaining field-effect transistors with memory using active semiconductor oxides
JP5827414B2 (ja) 混合金属酸化物をベースとするメモリスタ
Gao et al. Transparent, flexible, fatigue-free, optical-read, and nonvolatile ferroelectric memories
KR101553089B1 (ko) 천연 셀룰로스 물질, 인조 물질, 또는 천연인조 혼합물질을 물리적 및 유전체적 지지체로서 자체-지속 전계 효과 전자 소자 및 광전자 소자에 동시적으로 사용하기 위한 프로세스
Chuang et al. Negative differential resistance behavior and memory effect in laterally bridged ZnO nanorods grown by hydrothermal method
Qian et al. Architecture of CuS/PbS heterojunction semiconductor nanowire arrays for electrical switches and diodes
JP2008311449A (ja) シリコンによる２端子抵抗スイッチ素子及び半導体デバイス
Zhou et al. Enhanced memristive performance of individual hexagonal tungsten trioxide nanowires by water adsorption based on Grotthuss mechanism
Samardzić et al. Analysis of quantized electrical characteristics of microscale TiO 2 ink-jet printed memristor
JP2006286681A (ja) 電界効果型トランジスタ及びその製造方法
Liu et al. Synaptic mechanisms of four W/WO x/ITO memristors with different WO x structures
Wang et al. Low power consumption photoelectric coupling perovskite memristor with adjustable threshold voltage
Yang et al. Resistance Switching and Failure Behavior of the MoO x/Mo2C Heterostructure
Zaman et al. Experimental verification of current conduction mechanism for a lithium niobate based memristor
Zeng et al. Controllable high-performance memristors based on 2D Fe2GeTe3 oxide for biological synapse imitation
Jia et al. Improvement of switching uniformity in TiO2-based resistive random access memory with graphene oxide embedded film
Liang et al. Template synthesis of M/M2S (M= Ag, Cu) hetero-nanowires by electrochemical technique
Amaechi et al. Fabrication and capacitive characteristics of conjugated polymer composite p-polyaniline/n-WO 3 heterojunction
Wu et al. Electrochemical deposition of p-type CuSCN in porous n-type TiO2 films
Pérez et al. Indium-oxide nanoparticles for RRAM devices compatible with CMOS back-end-off-line
Pathania et al. Gold (Au)-Doped Lead Sulfide-Polyvinyl Alcohol (PbS-PVA) Nanocomposites for High-Performance, Flexible Memristors

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130327

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130625

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130702

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20130726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130819

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140212

R150 Certificate of patent or registration of utility model

Ref document number: 5479344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250