JP5477264B2 - Communication driver circuit - Google Patents
Communication driver circuit Download PDFInfo
- Publication number
- JP5477264B2 JP5477264B2 JP2010263581A JP2010263581A JP5477264B2 JP 5477264 B2 JP5477264 B2 JP 5477264B2 JP 2010263581 A JP2010263581 A JP 2010263581A JP 2010263581 A JP2010263581 A JP 2010263581A JP 5477264 B2 JP5477264 B2 JP 5477264B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- communication
- level change
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
Description
本発明は、入力される送信信号に基づき反転増幅動作を行なうことでプルアップされている通信線上に通信信号を出力すると共に、出力段がオープンコレクタタイプで構成される反転増幅回路を備える通信ドライバ回路に関する。 The present invention provides a communication driver having an inverting amplifier circuit that outputs a communication signal on a communication line pulled up by performing an inverting amplification operation based on an input transmission signal, and whose output stage is an open collector type. Regarding the circuit.
有線方式にてシリアル通信を行うシステムでは、ドライバ回路を介して通信線上に信号が出力される場合に発生するノイズを低減するための技術が種々提案されている。例えば、特定のプロトコルに準拠することなく1対1で行われるローカルな通信の場合には、図8に示すようなドライバ回路が使用されることがある。即ち、送信信号をアンプ1で電流増幅し、出力段のNPNトランジスタ2によって電源にプルアップされている通信バス3をドライブする。そして、通信バス3とグランドとの間にコンデンサ4を外付けすることで、通信信号波形を鈍らせるようにしている。 Various systems for reducing noise generated when a signal is output on a communication line via a driver circuit have been proposed in a system that performs serial communication in a wired manner. For example, in the case of local communication performed one-on-one without conforming to a specific protocol, a driver circuit as shown in FIG. 8 may be used. That is, the transmission signal is current-amplified by the amplifier 1, and the communication bus 3 pulled up to the power source by the output stage NPN transistor 2 is driven. Then, by externally attaching a capacitor 4 between the communication bus 3 and the ground, the communication signal waveform is blunted.
しかしながら、図8に示す構成では、コンデンサ4の容量が0.01μF程度と比較的大きく、素子をIC内部に取り込むことができないため、コンデンサ4は外付けするしかない。そこで、特許文献1では、通信ドライバ回路のIC内部において、反転増幅回路の入出力端子間に帰還コンデンサを接続してミラー効果を利用することで、低容量のコンデンサでも通信信号のレベル変化を緩和する効果を十分に得るようにしている。 However, in the configuration shown in FIG. 8, since the capacitance of the capacitor 4 is relatively large, about 0.01 μF, and the element cannot be taken into the IC, the capacitor 4 can only be externally attached. Therefore, in Patent Document 1, by using a mirror effect by connecting a feedback capacitor between the input and output terminals of the inverting amplifier circuit inside the IC of the communication driver circuit, the level change of the communication signal can be reduced even with a low-capacitance capacitor. To get enough effect.
しかしながら、特許文献1の構成では、帰還コンデンサに外乱ノイズの影響が及び易い。そして、帰還コンデンサにノイズの影響が及んだ場合は、出力信号がハイレベルからローレベル側に変化するため、実際には通信が開始されていないにもかかわらず、通信の開始を示す信号がバス上に出力されてしまうという問題があった。 However, in the configuration of Patent Document 1, disturbance noise is likely to affect the feedback capacitor. When the feedback capacitor is affected by noise, the output signal changes from the high level to the low level, so a signal indicating the start of communication is displayed even though the communication is not actually started. There was a problem of being output on the bus.
本発明は上記事情に鑑みてなされたものであり、その目的は、外乱ノイズが侵入した場合でも、通信線の信号レベルの変動をより確実に防止できる通信ドライバ回路を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a communication driver circuit that can more reliably prevent fluctuations in the signal level of the communication line even when disturbance noise enters.
請求項1記載の通信ドライバ回路によれば、信号線にノイズが印加されると、信号レベル変化阻止回路が、出力段がオープンコレクタタイプで構成される反転増幅回路の出力信号がローレベル側に変化することを阻止するように動作する。したがって、通信信号のレベルが変化する度合を緩和するため、反転増幅回路の入出力端子間に帰還コンデンサを接続する構成について、ノイズの影響が通信に及ぶことを確実に防止できる。 According to the communication driver circuit of the first aspect, when noise is applied to the signal line, the signal level change prevention circuit causes the output signal of the inverting amplifier circuit whose output stage is an open collector type to be on the low level side. Operates to prevent change. Therefore, in order to reduce the degree to which the level of the communication signal changes, it is possible to reliably prevent the influence of noise from affecting the communication in the configuration in which the feedback capacitor is connected between the input and output terminals of the inverting amplifier circuit.
請求項2記載の通信ドライバ回路によれば、信号レベル変化阻止回路は、通信線にノイズが印加されて駆動回路の出力信号レベルが上昇するとレベル変化阻止用トランジスタが駆動されて、反転増幅回路の出力段を構成する出力段トランジスタをオフ状態にする。これにより、反転増幅回路の出力信号がローレベル側に変化することを阻止できる。そして、無効化手段は、送信信号が反増幅回路の入力端子に出力されている期間に、信号レベル変化阻止回路の動作を無効化するので、信号レベル変化阻止回路を設けたことで、通信を正常に行う場合にまで影響が及ぶことを確実に回避できる。 According to the communication driver circuit of the second aspect, the signal level change prevention circuit drives the level change prevention transistor when noise is applied to the communication line and the output signal level of the drive circuit rises. The output stage transistors constituting the output stage are turned off. Thereby, it is possible to prevent the output signal of the inverting amplifier circuit from changing to the low level side. Then, the invalidating means invalidates the operation of the signal level change prevention circuit during the period when the transmission signal is output to the input terminal of the anti-amplification circuit. It is possible to reliably avoid the influence even when it is normally performed.
請求項3記載の通信ドライバ回路によれば、信号レベル変化阻止回路におけるコンデンサを含む時定数を、帰還コンデンサを含む時定数よりも小さく設定する。したがって、通信線にノイズが印加された場合に、信号レベル変化阻止回路を反転増幅回路よりも速く動作させて、ノイズの影響が通信に及ぶことを一層確実に防止できる。 According to the communication driver circuit of the third aspect, the time constant including the capacitor in the signal level change prevention circuit is set smaller than the time constant including the feedback capacitor. Therefore, when noise is applied to the communication line, the signal level change prevention circuit is operated faster than the inverting amplifier circuit, so that the influence of noise can be prevented more reliably.
請求項4〜6記載の通信ドライバ回路によれば、レベル変化阻止用トランジスタを、出力段トランジスタの制御端子とグランドとの間に(請求項4),反転増幅回路の入力端子とグランドとの間に(請求項5),出力段トランジスタを駆動する反転増幅回路内部のトランジスタの制御端子とグランドとの間に(請求項6)接続する。したがって、何れの場合も、レベル変化阻止用トランジスタが駆動回路によってオンされれば、出力段トランジスタがオンすることを阻止できる。 According to the communication driver circuit according to any one of claims 4 to 6, the level change prevention transistor is provided between the control terminal of the output stage transistor and the ground (claim 4), and between the input terminal of the inverting amplifier circuit and the ground. (Claim 5), the transistor is connected between the control terminal of the transistor in the inverting amplifier circuit for driving the output stage transistor and the ground (Claim 6). Therefore, in any case, if the level change prevention transistor is turned on by the drive circuit, the output stage transistor can be prevented from turning on.
請求項7又は8記載の通信ドライバ回路によれば、駆動回路を、バッファ回路(請求項7)又はコンパレータ(請求項8)で構成する。したがって、何れの場合も、通信線にノイズが印加されて入力端子の信号レベルが上昇することで、レベル変化阻止用トランジスタをオンさせることができる。 According to the communication driver circuit of the seventh or eighth aspect, the drive circuit is configured by a buffer circuit (Claim 7) or a comparator (Claim 8). Therefore, in any case, the level change prevention transistor can be turned on by applying noise to the communication line and increasing the signal level of the input terminal.
請求項9記載の通信ドライバ回路によれば、無効化手段は、エッジ検出手段が、反増幅回路の入力端子に与えられている信号のレベルが変化した場合のエッジを検出すると、信号出力手段は、その時点から一定期間だけ無効化信号を出力する。そして、無効化用トランジスタは、無効化信号が与えられている間に、駆動回路の入力端子のレベルを低下させる。したがって、通信を正常に行う場合に信号レベル変化阻止回路の影響が及ぶことを回避できる。 According to the communication driver circuit of claim 9, when the invalidation means detects the edge when the level of the signal applied to the input terminal of the anti-amplification circuit changes, the signal output means The invalidation signal is output for a certain period from that time. Then, the invalidation transistor lowers the level of the input terminal of the drive circuit while the invalidation signal is given. Therefore, it is possible to avoid the influence of the signal level change prevention circuit when the communication is normally performed.
請求項10記載の通信ドライバ回路によれば、通信線と、信号レベル変化阻止回路を構成するコンデンサとの間に抵抗素子を接続するので、これにより、通信線に静電気ノイズが印加された場合の耐量も向上させることができる。 According to the communication driver circuit of the tenth aspect, since the resistance element is connected between the communication line and the capacitor constituting the signal level change prevention circuit, the electrostatic noise is applied to the communication line. The tolerance can also be improved.
(第1実施例)
以下、第1実施例について図1ないし図3を参照して説明する。尚、特許文献1と同一部分には同一の符号を付して示す。図1は、特許文献1の図1に開示されている通信ドライバ部(通信ドライバ回路)11の一部に相当する図である。図1におけるバッファ回路12(BUF1)は、反転増幅回路13の出力段を構成するNPNトランジスタQ10(出力段トランジスタ)を駆動するもので、特許文献1では、図2に示すように、PNPトランジスタQ8,NPNトランジスタQ9や、ダイオードD4,D5,D8,D9,電流源CS5,CS8などで構成されている部分である。したがって、トランジスタQ8のベースが反転増幅回路13の入力端子となっている。前記入力端子と、信号Vinが与えられる信号入力端子INとの間に接続されている抵抗素子R3は、特許文献1に開示が無い部品である。また、特許文献1において通信バス(通信線)17とコンデンサC1(帰還コンデンサ)との間に接続されている抵抗素子R1は、本実施例では削除しており、図1ではコンデンサC1に並列接続されるダイオードD11,D12の図示を省略している。
(First embodiment)
The first embodiment will be described below with reference to FIGS. In addition, the same code | symbol is attached | subjected and shown to the same part as patent document 1. FIG. FIG. 1 is a diagram corresponding to a part of the communication driver unit (communication driver circuit) 11 disclosed in FIG. The buffer circuit 12 (BUF1) in FIG. 1 drives an NPN transistor Q10 (output stage transistor) that constitutes the output stage of the inverting
そして、本実施例では、通信バス17とバッファ回路12の出力端子との間に、信号レベル変化阻止回路14が接続されている。以下、信号レベル変化阻止回路14の構成を説明する。通信バス17とグランドとの間には、コンデンサC2と抵抗素子R4との直列回路が接続されており、それらの共通接続点はバッファ回路15(BUF2,駆動回路)の入力端子に接続されている。バッファ回路15の出力端子は、NPNトランジスタ16(レベル変化阻止用トランジスタ)のベースに接続されており、NPNトランジスタ16のコレクタはNPNトランジスタQ10のベースに、エミッタはグランドにそれぞれ接続されている。尚、コンデンサC2の容量は、コンデンサC1の容量以下に設定される。
In this embodiment, the signal level
また、信号入力端子INとバッファ回路15の入力端子との間には、無効化回路(無効化手段)19が接続されている。信号入力端子INには、信号Vinの立ち上がり及び立下りエッジを検出するエッジ検出部(エッジ検出手段)20が接続されており、エッジ検出部20の検出信号はタイマ(信号出力手段)21に与えられている。タイマ21は、エッジ検出部20により信号Vinの立上がりエッジ,又は立下りエッジが検出されると、NチャネルMOSFET22(無効化用トランジスタ)のゲートに一定時間だけ駆動信号(無効化信号)を与える。NチャネルMOSFET22のドレインはバッファ回路15の入力端子に、ソースはグランドにそれぞれ接続されている。
An invalidation circuit (invalidation means) 19 is connected between the signal input terminal IN and the input terminal of the
次に、本実施例の作用について図3を参照して説明する。通信バス17は、抵抗素子18によってプルアップされているので、通信ドライバ部11によってドライブされていなければハイレベル(レセッシブ)になっている。この状態から、ハイアクティブの信号Vinが与えられて通信ドライバ部11が動作すると、通信バス17はローレベル(ドミナント)にドライブされる。
Next, the operation of this embodiment will be described with reference to FIG. Since the
図3(a)に示すように、信号Vinがローレベルからハイレベルに変化すると、バッファ回路12の入力端子の電位Vaは、コンデンサC1の作用により所定の傾きを持って上昇するので(図3(b)参照)、出力端子の電位Vbも略同様の傾きで上昇する(図3(c)参照)。またこの時、エッジ検出部20が信号Vinの立ち上がりエッジを検出するので、タイマ21は、その時点から一定時間だけNチャネルMOSFET22のゲート電位Vcをハイレベルにする(図3(d)参照)。すなわち、タイマ21の機能は、モノパルスを出力するワンショットマルチバイブレータ回路に等しい。そして、タイマ21がゲート電位Vcをハイレベルにするタイマ時間は、電位Vaの立ち上り時間以上となるように設定されている。
As shown in FIG. 3A, when the signal Vin changes from the low level to the high level, the potential Va at the input terminal of the
ゲート電位VcがハイレベルになるとNチャネルMOSFET22がオンするので、バッファ回路15の入力端子の電位Vdはローレベルを維持する(図3(e)参照)。したがって、この期間にNPNトランジスタ16がオンすることはない。そして、通信バス17の電位Voutは、バッファ回路12を介してNPNトランジスタQ10がオンしている期間にローレベルにドライブされる(図3(f)参照)。また、信号Vinがハイレベルからローレベルに変化する場合は、上述と逆の過程で各信号が変化するが、エッジ検出部20は信号Vinの立下がりエッジを検出し、タイマ21は、同様にその時点から一定時間だけNチャネルMOSFET22のゲート電位Vcをハイレベルにする(図3(d)参照)。
Since the N-
以上は、与えられる信号Vinの変化に応じた通信ドライバ部11の正常な動作であるが、次に、通信バス17にノイズが印加された場合の動作を説明する。図3(f)に示すように、ノイズの印加によって通信バス17の電位Voutが一時的に上昇すると、コンデンサC1を介して、バッファ回路12の入力端子の電位Vaも上昇する(図3(b)参照)。この時、信号レベル変化阻止回路14が存在しなければ、図3(c)に破線で示すようにNPNトランジスタQ10のベース電位は若干遅れて上昇する。これによりNPNトランジスタQ10がオンするため、図3(g)に示すように通信バス17はローレベルにドライブされてしまう。
The above is the normal operation of the
しかし本実施例では、ノイズの印加によりコンデンサC2を介して、バッファ回路15の入力端子の電位Vdも上昇する(図3(e)参照)。これにより、NPNトランジスタ16がオンするので、NPNトランジスタQ10のベース電位がローレベルとなり、NPNトランジスタQ10はオフ状態を維持する。したがって、信号レベル変化阻止回路14の作用により、通信バス17がローレベルにドライブされることは阻止される。
However, in this embodiment, the potential Vd of the input terminal of the
以上のように本実施例によれば、通信ドライバ部11は、信号バス17にノイズが印加されると、信号レベル変化阻止回路14が、出力段がオープンコレクタタイプで構成される反転増幅回路13の出力信号がローレベル側に変化することを阻止するように動作する。したがって、通信信号のレベルが変化する度合を緩和するため反転増幅回路13の入出力端子間にコンデンサC1を接続した場合に、ノイズの影響が通信に及ぶことを確実に防止できる。また、信号レベル変化阻止回路14におけるコンデンサC2を含む時定数を、反転増幅回路13側のコンデンサC1を含む時定数よりも小さく設定するので、通信バス17にノイズが印加された場合に、信号レベル変化阻止回路14を反転増幅回路13よりも速く動作させて、ノイズの影響が通信に及ぶことを一層確実に防止できる。
As described above, according to the present embodiment, when noise is applied to the
そして、信号レベル変化阻止回路14は、通信バス17にノイズが印加されてバッファ回路15の出力信号レベルが上昇するとNPNトランジスタ16が駆動されて、反転増幅回路13の出力段を構成するNPNトランジスタQ10をオフ状態にする。これにより、反転増幅回路13の出力信号がローレベル側に変化することを阻止できる。そして、無効化回路19は、送信信号が反増幅回路13の入力端子に出力されている期間に信号レベル変化阻止回路14の動作を無効化するので、信号レベル変化阻止回路14を設けたことで、通信を正常に行う場合にまで影響が及ぶことを回避できる。
The signal level
加えて、無効化回路19は、エッジ検出部20が、反増幅回路13の入力端子に与えられている信号のレベルが変化した場合のエッジを検出すると、タイマ21は、その時点から一定期間だけ駆動信号を出力する。そして、NチャネルMOSFET22は、駆動信号が与えられている間にバッファ回路15の入力端子のレベルを低下させるので、通信を正常に行う場合に信号レベル変化阻止回路14の影響が及ぶことを回避できる。
In addition, when the edge detection unit 20 detects an edge when the level of the signal applied to the input terminal of the
(第2実施例)
図4は第2実施例であり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第2実施例では、バッファ回路15に替えてコンパレータ(駆動回路)23を配置することで、信号レベル変化阻止回路24を構成している。この場合、コンパレータ23の非反転入力端子は、コンデンサC2と抵抗素子R4との共通接続点に接続され、反転入力端子には比較用の参照電圧が与えられる。以上のように構成される第2実施例による場合も、第1実施例と同様の効果が得られる。
(Second embodiment)
FIG. 4 shows a second embodiment. The same parts as those in the first embodiment are denoted by the same reference numerals and the description thereof will be omitted. In the second embodiment, a signal level
(第3実施例)
図5は第3実施例であり、第1実施例と異なる部分について説明する。第3実施例では、NPNトランジスタ16のコレクタが、バッファ回路12の入力端子側に接続されている点が第1実施例と相違しており、以上が信号レベル変化阻止回路25を構成している。このように構成される第3実施例による場合も、第1実施例と同様の効果が得られる。
(Third embodiment)
FIG. 5 shows the third embodiment, and the differences from the first embodiment will be described. The third embodiment differs from the first embodiment in that the collector of the
(第4実施例)
図6は第4実施例であり、第3実施例と同様にNPNトランジスタ16のコレクタが接続されている位置が第1実施例とは相違している。第4実施例では、上記コレクタは、バッファ回路12を構成するNPNトランジスタQ9のベースに接続されることで、信号レベル変化阻止回路26を構成している。以上のように構成される第4実施例による場合も、第1実施例と同様の効果が得られる。
(Fourth embodiment)
FIG. 6 shows a fourth embodiment, which is different from the first embodiment in the position where the collector of the
(第5実施例)
図7は第5実施例であり、第1実施例と異なる部分について説明する。第5実施例では、通信バス17とコンデンサC1,C2との間に、抵抗素子R1,R5がそれぞれ接続されている。これにより、通信バス17に印加される静電気ノイズに対する耐量を向上させて、通信ドライバ部11の内部回路が破壊されることを防止する。尚、コンデンサC1及び抵抗素子R1の時定数と、コンデンサC2及び抵抗素子R5の時定数とは等しくしても良いが、ノイズが印加された場合に信号レベル変化阻止回路14aをより早く動作させるには、第1実施例と同様に後者の時定数を若干小さく設定することが好ましい。
(5th Example)
FIG. 7 shows the fifth embodiment, and the differences from the first embodiment will be described. In the fifth embodiment, resistance elements R1 and R5 are connected between the
以上のように第5実施例によれば、通信バス17と反転増幅回路13a側のコンデンサC1との間に抵抗素子R1を挿入し、通信バス17と信号レベル変化阻止回路14aを構成するコンデンサC2との間に抵抗素子R5を接続するので、通信線17に静電気ノイズが印加された場合の耐量も向上させることができる。そして、この場合も、信号レベル変化阻止回路14にaおけるコンデンサC2,抵抗素子R5を含む時定数を、反転増幅回路13a側のコンデンサC1及び抵抗素子R1を含む時定数よりも小さく設定するので、通信バス17にノイズが印加された場合に、信号レベル変化阻止回路14aを反転増幅回路13aよりも速く動作させて、ノイズの影響が通信に及ぶことを一層確実に防止できる。
As described above, according to the fifth embodiment, the resistance element R1 is inserted between the
本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変型又は拡張が可能である。
無効化手段については、通常の通信処理に支障を来たさない場合は削除しても良い。
トランジスタについては、適宜MOSFETとバイポーラトランジスタとを置き換えても良い。
The present invention is not limited to the embodiments described above or shown in the drawings, and the following modifications or expansions are possible.
The invalidating means may be deleted if it does not interfere with normal communication processing.
As for the transistor, a MOSFET and a bipolar transistor may be appropriately replaced.
図面中、11は通信ドライバ部(通信ドライバ回路)、13は反転増幅回路、14は信号レベル変化阻止回路、15はバッファ回路(駆動回路)、16はNPNトランジスタ(レベル変化阻止用トランジスタ)、17は通信バス(通信線)、19は無効化回路(無効化手段)、20はエッジ検出部(エッジ検出手段)、21はタイマ(信号出力手段)、22はNチャネルMOSFET(無効化用トランジスタ)、23はコンパレータ(駆動回路)、24〜26は信号レベル変化阻止回路、Q10はNPNトランジスタ(出力段トランジスタ)、C1はコンデンサ(帰還コンデンサ)、C2はコンデンサ、R1〜R5は抵抗素子を示す。 In the drawing, 11 is a communication driver section (communication driver circuit), 13 is an inverting amplifier circuit, 14 is a signal level change prevention circuit, 15 is a buffer circuit (drive circuit), 16 is an NPN transistor (level change prevention transistor), 17 Is a communication bus (communication line), 19 is an invalidation circuit (invalidation means), 20 is an edge detection unit (edge detection means), 21 is a timer (signal output means), and 22 is an N-channel MOSFET (invalidation transistor). , 23 are comparators (drive circuit), 24-26 are signal level change prevention circuits, Q10 is an NPN transistor (output stage transistor), C1 is a capacitor (feedback capacitor), C2 is a capacitor, and R1 to R5 are resistance elements.
Claims (10)
この反転増幅回路の入出力端子間に接続される帰還コンデンサと、
前記通信線にノイズが印加されると、前記反転増幅回路の出力信号がローレベル側に変化することを阻止するように動作する信号レベル変化阻止回路とを備えたことを特徴とする通信ドライバ回路。 An inverting amplifier circuit configured to output a communication signal on a communication line that is pulled up by performing an inverting amplification operation based on an input transmission signal, and whose output stage is an open collector type;
A feedback capacitor connected between the input and output terminals of the inverting amplifier circuit;
A communication driver circuit comprising a signal level change prevention circuit that operates to prevent the output signal of the inverting amplifier circuit from changing to a low level when noise is applied to the communication line. .
前記コンデンサ及び抵抗素子の共通接続点に入力端子が接続される駆動回路と、
前記通信線にノイズが印加されて前記駆動回路の出力信号レベルが上昇すると、前記出力段を構成する出力段トランジスタをオフ状態にするレベル変化阻止用トランジスタと、
前記送信信号が前記反増幅回路の入力端子に出力されている期間に、前記信号レベル変化阻止回路の動作を無効化する無効化手段とを備えることを特徴とする請求項1記載の通信ドライバ回路。 The signal level change prevention circuit, a series circuit of a capacitor and a resistance element connected between the communication line side and the ground,
A drive circuit having an input terminal connected to a common connection point of the capacitor and the resistance element;
When noise is applied to the communication line and the output signal level of the drive circuit rises, a level change prevention transistor that turns off the output stage transistor that constitutes the output stage;
2. The communication driver circuit according to claim 1, further comprising invalidating means for invalidating an operation of the signal level change prevention circuit during a period in which the transmission signal is output to an input terminal of the anti-amplification circuit. .
このエッジ検出手段が前記エッジを検出すると、その時点から一定期間だけ無効化信号を出力する信号出力手段と、
前記無効化信号が与えられている間に、前記駆動回路の入力端子のレベルを低下させる無効化用トランジスタとで構成されることを特徴とする請求項2ないし8の何れかに記載の通信ドライバ回路。 The invalidating means, an edge detecting means for detecting an edge when a level of a signal applied to an input terminal of the anti-amplifying circuit is changed;
When the edge detection means detects the edge, a signal output means for outputting an invalidation signal for a certain period from that point; and
9. The communication driver according to claim 2, comprising a disabling transistor that reduces a level of an input terminal of the drive circuit while the disabling signal is applied. circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010263581A JP5477264B2 (en) | 2010-11-26 | 2010-11-26 | Communication driver circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010263581A JP5477264B2 (en) | 2010-11-26 | 2010-11-26 | Communication driver circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012114793A JP2012114793A (en) | 2012-06-14 |
JP5477264B2 true JP5477264B2 (en) | 2014-04-23 |
Family
ID=46498485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010263581A Expired - Fee Related JP5477264B2 (en) | 2010-11-26 | 2010-11-26 | Communication driver circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5477264B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11451202B2 (en) | 2018-07-12 | 2022-09-20 | Denso Corporation | Signal output circuit |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6638474B2 (en) * | 2016-03-01 | 2020-01-29 | 株式会社デンソー | Signal output circuit |
JP2017158011A (en) * | 2016-03-01 | 2017-09-07 | 株式会社デンソー | Signal output circuit |
JP7062886B2 (en) * | 2017-05-25 | 2022-05-09 | 株式会社デンソー | Communication device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3997905B2 (en) * | 2002-12-06 | 2007-10-24 | 日産自動車株式会社 | Voltage drive element drive circuit |
JP4144541B2 (en) * | 2004-03-19 | 2008-09-03 | 日産自動車株式会社 | Driver circuit for voltage-driven semiconductor device |
JP4742828B2 (en) * | 2005-11-18 | 2011-08-10 | 日産自動車株式会社 | Voltage-driven switching circuit |
JP4622875B2 (en) * | 2006-02-07 | 2011-02-02 | 株式会社デンソー | Communication driver circuit |
JP2010028357A (en) * | 2008-07-17 | 2010-02-04 | Nec Electronics Corp | Output buffer circuit |
-
2010
- 2010-11-26 JP JP2010263581A patent/JP5477264B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11451202B2 (en) | 2018-07-12 | 2022-09-20 | Denso Corporation | Signal output circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2012114793A (en) | 2012-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6683407B2 (en) | Overcurrent protection circuit for row display circuit of display panel and its array substrate | |
JP5477264B2 (en) | Communication driver circuit | |
JP6672063B2 (en) | DCDC converter | |
JP5059515B2 (en) | Detection circuit and electronic device using the detection circuit | |
JP7360317B2 (en) | Semiconductor integrated circuit device | |
JP2015015643A (en) | Signal transmission circuit | |
US8331774B2 (en) | Fan controlling circuit | |
US20160161532A1 (en) | Voltage detection circuit | |
JP4439974B2 (en) | Power supply voltage monitoring circuit | |
JP2017073872A (en) | Charge pump circuit | |
JP4894919B2 (en) | Relay circuit, information processing apparatus, and relay method | |
US8238729B2 (en) | Fan controlling circuit | |
JP4140420B2 (en) | Semiconductor device and reset signal transmission method | |
JP5817306B2 (en) | Power supply voltage detection circuit | |
US8766163B2 (en) | Control circuit and operation method for projector | |
JP5389635B2 (en) | Temperature detection system | |
JP2009168712A (en) | Detection circuit | |
US9746891B2 (en) | Computer | |
JP2010153974A (en) | Comparator and detection circuit | |
JP2007249644A (en) | Series regulator circuit | |
JP6435965B2 (en) | Input circuit and inverter device | |
US9547558B2 (en) | Computer recovery circuit | |
JP2017022684A (en) | Load drive circuit | |
CN113131587A (en) | Wireless charging method and device | |
JP2005184656A (en) | Level shift circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140127 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5477264 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |