JP5471759B2 - Electrophoretic display device, electrophoretic display device driving method, and electronic apparatus - Google Patents

Electrophoretic display device, electrophoretic display device driving method, and electronic apparatus Download PDF

Info

Publication number
JP5471759B2
JP5471759B2 JP2010093536A JP2010093536A JP5471759B2 JP 5471759 B2 JP5471759 B2 JP 5471759B2 JP 2010093536 A JP2010093536 A JP 2010093536A JP 2010093536 A JP2010093536 A JP 2010093536A JP 5471759 B2 JP5471759 B2 JP 5471759B2
Authority
JP
Japan
Prior art keywords
pixel electrode
pixel
control line
line
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010093536A
Other languages
Japanese (ja)
Other versions
JP2011221468A (en
Inventor
哲朗 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010093536A priority Critical patent/JP5471759B2/en
Publication of JP2011221468A publication Critical patent/JP2011221468A/en
Application granted granted Critical
Publication of JP5471759B2 publication Critical patent/JP5471759B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、電気泳動表示装置、電気泳動表示装置の駆動方法及び電子機器に関する。   The present invention relates to an electrophoretic display device, an electrophoretic display device driving method, and an electronic apparatus.

カラー電気泳動ディスプレイ(ElectroPhoretic Display)として、白、黒、カラーの3粒子系の電気泳動表示素子が提案されている。例えば、特許文献1や特許文献2において開示された電気泳動表示素子においては、液層分散媒が充填される充填部に、正に帯電した粒子(以下、正帯電粒子)、負に帯電した粒子(以下、負帯電粒子)及び正負いずれにも帯電していない粒子(以下、非帯電粒子)の3種類の粒子が含有されている。また、充填部の回路基板側には1画素につき2電極が設けられ、充填部を挟んで2電極に対向する側には共通電極が設けられている。このような構成により、例えば、2電極に正帯電粒子を引き付け、共通電極に負帯電粒子を引き付けることにより、白または黒の表示を行う。また、正帯電粒子を2電極のうちの一方に、負帯電粒子を他方に引き付けることで、共通電極側から非帯電粒子を視認できるようにすることでカラーの表示を行う。   As a color electrophoretic display (ElectroPhoretic Display), a three-particle electrophoretic display element of white, black, and color has been proposed. For example, in the electrophoretic display elements disclosed in Patent Document 1 and Patent Document 2, positively charged particles (hereinafter, positively charged particles) and negatively charged particles are filled in a filling portion filled with a liquid layer dispersion medium. Three types of particles are contained: (hereinafter, negatively charged particles) and particles that are not positively or negatively charged (hereinafter, uncharged particles). Further, two electrodes are provided for each pixel on the circuit board side of the filling portion, and a common electrode is provided on the side facing the two electrodes across the filling portion. With such a configuration, for example, white or black is displayed by attracting positively charged particles to two electrodes and attracting negatively charged particles to a common electrode. In addition, the positively charged particles are attracted to one of the two electrodes and the negatively charged particles are attracted to the other, so that the uncharged particles can be visually recognized from the common electrode side, thereby performing color display.

特開2009−9092号公報JP 2009-9092 A 特開2009−98382号公報JP 2009-98382 A

しかしながら、特許文献1及び特許文献2においては、複数の画素がマトリクス状に配置された表示部を備えた電気泳動表示装置及び、その駆動方法が開示されていない。しかし、画素スイッチング素子(走査線を選択し、データ線と画素とのスイッチングを行う素子)と、キャパシタとの組合せ(1T1C)を1画素当たりに2組(1T1C×2構造)設ける画素回路(画素が備えるメモリ回路)を用いて、3粒子系の電気泳動表示素子をマトリクス配置した電気泳動表示装置を構成する場合、次の問題点がある。   However, Patent Document 1 and Patent Document 2 do not disclose an electrophoretic display device including a display unit in which a plurality of pixels are arranged in a matrix and a driving method thereof. However, a pixel circuit (pixel) in which two sets (1T1C × 2 structure) of pixel switching elements (elements that select scanning lines and switch between data lines and pixels) and capacitors (1T1C) per pixel are provided. In the case of configuring an electrophoretic display device in which three-particle electrophoretic display elements are arranged in a matrix using the memory circuit included in

3粒子系の電気泳動表示素子をマトリクス配置した電気泳動表示装置を構成する場合、充足すべき要件は、回路基板側に設けられる2電極を別々の電位にすることができることにある。しかしながら、2電極を別々の電位とするためには、上記画素回路において、それぞれの電極に対応してデータ線から信号を個別に入力する必要があるから、データ転送回数が2回となる。また、キャパシタに充電した電荷は、選択トランジスタ(画素スイッチング素子)のオフリーク電流や、キャパシタ自身のリーク電流、電気泳動表示素子側へのリークなどにより徐々に失われていく。   When configuring an electrophoretic display device in which three-particle electrophoretic display elements are arranged in a matrix, a requirement to be satisfied is that the two electrodes provided on the circuit board side can be set to different potentials. However, in order to make the two electrodes have different potentials, it is necessary to individually input signals from the data lines corresponding to the respective electrodes in the pixel circuit, so the number of data transfers is two. Further, the charge charged in the capacitor is gradually lost due to the off-leakage current of the selection transistor (pixel switching element), the leakage current of the capacitor itself, the leakage to the electrophoretic display element side, and the like.

そのため、所望のコントラストを得るために、数回データ線に信号を入力し、キャパシタに再充電を行う必要があるので、表示変更のための消費電流が大きくなるという問題がある。また、所望のコントラストを得るために必要なデータ転送回数が少なくとも2回だとすると、1画素につき2つのキャパシタが存在するので、データ転送の回数は4回に増加し、データ転送に要する消費電流が大きくなるという問題がある。   Therefore, in order to obtain a desired contrast, it is necessary to input a signal to the data line several times and to recharge the capacitor, so that there is a problem that current consumption for changing the display becomes large. Also, if the number of data transfers required to obtain a desired contrast is at least two, since there are two capacitors per pixel, the number of data transfers increases to four, and the current consumption required for data transfer is large. There is a problem of becoming.

本発明は、上記問題点に鑑みなされた発明であって、3粒子系の電気泳動表示素子をマトリクス配置した電気泳動表示装置を提供するとともに、データ転送における消費電流を低減でき、データ転送に要する時間を短縮できる電気泳動表示装置を提供することを目的とする。   The present invention has been made in view of the above problems, and provides an electrophoretic display device in which three-particle electrophoretic display elements are arranged in a matrix, and can reduce current consumption in data transfer and is required for data transfer. An object of the present invention is to provide an electrophoretic display device capable of reducing time.

本発明の電気泳動表示装置は、上記課題を解決するために、第1の画素電極及び第2の画素電極と、前記第1の画素電極及び第2の画素電極と対向する共通電極と、前記第1の画素電極及び第2の画素電極と前記共通電極とで挟持され、正帯電粒子、負帯電粒子、及び非対電流粒子を含む電気泳動素子と、を備えた複数の画素を有する電気泳動表示装置であって、前記複数の画素の各々は、走査線と、データ線と、第1の制御線と、第2の制御線と、前記走査線、及び前記データ線に接続された画素スイッチング素子と、前記画素スイッチング素子に接続され、前記データ線及び前記画素スイッチング素子を介して入力される1ビットデータを記憶し、当該1ビットデータを示す出力信号を出力するメモリ回路と、前記第1の制御線及び前記第2の制御線と前記第1の画素電極及び前記第2の画素電極との間に設けられ、前記メモリ回路からの出力信号に基づいて前記第1の制御線と前記第1の画素電極との電気的な接続、及び前記第2の制御線と前記第2の画素電極との電気的な接続を行うスイッチ回路と、を有し、前記第1の制御線を介して前記第1の画素電極に供給する第1の駆動信号と、前記第2の制御線を介して前記第2の画素電極に供給する第2の駆動信号とを、供給する信号供給手段を具備する、ことを特徴とする。 In order to solve the above problems, an electrophoretic display device of the present invention includes a first pixel electrode and a second pixel electrode, a common electrode facing the first pixel electrode and the second pixel electrode, Electrophoresis having a plurality of pixels each including an electrophoretic element that is sandwiched between the first pixel electrode, the second pixel electrode, and the common electrode and includes positively charged particles, negatively charged particles, and non-current particles. Each of the plurality of pixels includes a scanning line, a data line, a first control line, a second control line, a pixel switching connected to the scanning line, and the data line. A memory circuit connected to the pixel switching element, storing 1-bit data input via the data line and the pixel switching element, and outputting an output signal indicating the 1-bit data; Control lines and said Between the first control line and the first pixel electrode based on an output signal from the memory circuit. And a switch circuit that performs electrical connection and electrical connection between the second control line and the second pixel electrode, and the first pixel electrode via the first control line. And a second drive signal supplied to the second pixel electrode via the second control line, and a signal supply means for supplying the first drive signal to the second pixel electrode. .

この構成によれば、画像表示動作において、スイッチ回路を介して第1の制御線及び第2の制御線に、それぞれ第1の駆動信号及び第2の駆動信号を供給することで、第1の画素電極及び第2の画素電極の電位の各々の電位を、画素の色調に応じて任意の電位とすることができる。例えば、第1の画素電極及び第2の画素電極の電位を同じ電位とすることもできるので、正帯電粒子、負帯電粒子のいずれか一方を、第1の画素電極及び第2の画素電極に引き付けることが可能である。また、第1の画素電極及び第2の画素電極の電位を異なる電位とすることもできるので、正帯電粒子、負帯電粒子を、それぞれ別々に第1の画素電極または第2の画素電極に引き付けることが可能となる。これにより、3粒子系の電気泳動表示素子をマトリクス配置した電気泳動表示装置を提供することができる。   According to this configuration, in the image display operation, the first drive signal and the second drive signal are supplied to the first control line and the second control line via the switch circuit, respectively. Each potential of the pixel electrode and the second pixel electrode can be set to an arbitrary potential according to the color tone of the pixel. For example, since the potential of the first pixel electrode and the second pixel electrode can be the same potential, either the positively charged particle or the negatively charged particle is transferred to the first pixel electrode and the second pixel electrode. It is possible to attract. In addition, since the potentials of the first pixel electrode and the second pixel electrode can be different from each other, the positively charged particles and the negatively charged particles are attracted to the first pixel electrode or the second pixel electrode, respectively. It becomes possible. Thus, an electrophoretic display device in which three-particle electrophoretic display elements are arranged in a matrix can be provided.

また、本発明の電気泳動表示装置において、前記データ線に前記1ビットデータを供給するデータ線駆動回路と、前記走査線に前記画素スイッチングのオンタイミングを規定する選択信号を供給する走査線駆動回路と、を具備し、データ転送期間において、前記データ線駆動回路によって各データ線に前記1ビットデータを供給し、前記走査線駆動回路によって順次選択した走査線に前記選択信号を供給することにより、各画素の前記メモリ回路に前記1ビットデータを記憶させ、表示期間において、前記信号供給手段によって前記第1の駆動信号及び前記第2の駆動信号を、それぞれ前記第1の制御線及び前記第2の制御線に供給する、ことが好ましい。   In the electrophoretic display device of the invention, a data line driving circuit for supplying the 1-bit data to the data line, and a scanning line driving circuit for supplying a selection signal for defining an on timing of the pixel switching to the scanning line. And in the data transfer period, the data line driving circuit supplies the 1-bit data to each data line, and the scanning line driving circuit sequentially supplies the selection signal to the scanning lines. The 1-bit data is stored in the memory circuit of each pixel, and in the display period, the first drive signal and the second drive signal are respectively supplied to the first control line and the second drive signal by the signal supply unit. It is preferable to supply to the control line.

このように、各画素のメモリ回路にデータを記憶するデータ転送期間と、第1の画素電極及び第2の画素電極各々とそれぞれ接続された第1の制御線及び第2の制御線に、それぞれ第1の駆動信号及び第2の駆動信号を供給して画像を表示する表示期間と、を区別して設けることにより、表示期間における各画素の第1の電極及び第2の画素電極に同時に電位供給を行うことができるので、電気泳動素子に加える電界を高精度に制御することができ、色調表示の品質向上を図ることができる。   In this manner, the data transfer period for storing data in the memory circuit of each pixel, and the first control line and the second control line respectively connected to the first pixel electrode and the second pixel electrode, respectively, By separately providing a display period in which an image is displayed by supplying a first drive signal and a second drive signal, potential is supplied simultaneously to the first electrode and the second pixel electrode of each pixel in the display period. Therefore, the electric field applied to the electrophoretic element can be controlled with high accuracy, and the quality of color tone display can be improved.

また、本発明の電気泳動表示装置において、前記データ転送期間において、前記データ線駆動回路及び前記走査線駆動回路によって、色調を変更する画素のメモリ回路に、前記第1の制御線と前記第1の画素電極とを電気的に接続し、かつ前記第2の制御線と前記第2の画素電極とを電気的に接続するための1ビットデータを記憶させ、色調を変更しない画素のメモリ回路に、前記1ビットデータの反転データを記憶させ、前記表示期間において、前記信号供給手段によって、前記第1の制御線及び第2の制御線に、前記色調を変更する画素の色調を規定する第1の駆動信号及び第2の駆動信号をそれぞれ供給する、ことが好ましい。   In the electrophoretic display device of the present invention, in the data transfer period, the data line driving circuit and the scanning line driving circuit may provide the memory circuit of the pixel whose color tone is changed to the first control line and the first control circuit. 1 bit data for electrically connecting the second control line and the second pixel electrode is stored, and the memory circuit of the pixel whose color tone is not changed is stored. First, the inverted data of the 1-bit data is stored, and in the display period, the signal supply means defines the color tone of the pixel whose color tone is changed to the first control line and the second control line. Preferably, the drive signal and the second drive signal are respectively supplied.

このような構成とすることで、複数の色調から形成されている画像を表示する場合、色調毎に上記データ転送期間及び表示期間を設けることで、電気泳動素子に加える電界を高精度に制御することができ、色調表示の品質向上を図ることができる。また、色調を変化させない画素を構成する電気泳動素子に加える電界を制御することができるので、所謂部分駆動も行うことができ、色調表示の品質向上を図ることができる。   With such a configuration, when an image formed from a plurality of color tones is displayed, the electric field applied to the electrophoretic element is controlled with high accuracy by providing the data transfer period and the display period for each color tone. Therefore, the quality of the color tone display can be improved. In addition, since an electric field applied to an electrophoretic element that constitutes a pixel whose color tone does not change can be controlled, so-called partial driving can be performed, and the quality of color tone display can be improved.

また、本発明の電気泳動表示装置において、複数の色調から形成されている画像を表示する場合、前記データ転送期間において、前記データ線駆動回路及び前記走査線駆動回路によって、色調を変更する画素のメモリ回路に、前記第1の制御線と前記第1の画素電極とを電気的に接続し、かつ前記第2の制御線と前記第2の画素電極とを電気的に接続するための1ビットデータを記憶させ、色調を変更しない画素のメモリ回路に、該1ビットデータの反転データを記憶させる第1の動作を行い、前記表示期間において、前記信号供給手段によって、前記第1の制御線及び第2の制御線に、前記色調を変更する画素の色調を規定する第1の駆動信号及び第2の駆動信号をそれぞれ供給する第2の動作を行う、という前記第1の動作及び前記第2の動作からなる組合せ動作を、前記複数の色調の各々について行う、ことが好ましい。   Further, in the electrophoretic display device of the present invention, when displaying an image formed from a plurality of color tones, the data line driving circuit and the scanning line driving circuit can change the color tone of the pixels in the data transfer period. 1 bit for electrically connecting the first control line and the first pixel electrode to the memory circuit and electrically connecting the second control line and the second pixel electrode Data is stored, and a memory circuit of a pixel whose color tone is not changed performs a first operation of storing inverted data of the 1-bit data. In the display period, the signal supply unit causes the first control line and The first operation and the second operation of performing a second operation of supplying a first drive signal and a second drive signal respectively defining a color tone of a pixel whose color tone is to be changed to a second control line. The combined operation consisting operation is performed for each of the plurality of color tone, it is preferable.

このような組合せ動作を複数の色調の各々について行うことにより、白、黒、カラー表示等の複数の色調、例えば3つの色調から形成されている画像を表示することができる。
また、3つの色調から形成されている画像を表示する場合、データ転送は3回ですむので、データ転送における消費電流を低減できる電気泳動表示装置を提供することができる。
By performing such a combination operation for each of a plurality of color tones, an image formed from a plurality of color tones such as white, black, and color display, for example, three color tones can be displayed.
In addition, when displaying an image formed from three color tones, data transfer can be performed three times, so that an electrophoretic display device capable of reducing current consumption in data transfer can be provided.

また、本発明の電気泳動表示装置において、前記複数の画素の各々は、正極側電源線と負極側電源線とを有し、前記メモリ回路は、正極側電源端子が前記正極側電源線に接続され、負極側電源端子が前記負極側電源線に接続された、1入力2出力のラッチ回路であり、前記スイッチ回路は、前記第1の画素電極と前記第1の制御線とを接続させる第1のトランスミッションゲートと、前記第2の画素電極と前記第2の制御線とを接続させる第2のトランスミッションゲートとを有し、前記第1のトランスミッションゲート及び前記第2のトランスミッションゲートは、前記ラッチ回路の前記2出力により、それぞれ前記第1の画素電極と前記第1の制御線、及び前記第2の画素電極と前記第2の制御線とを、同一期間導通または非導通し、前記信号供給手段は、前記正極側電源線、及び前記負極側電源線への電源電位の供給と、前記共通電極へのコモン電位の供給とを行う、ことが好ましい。 In the electrophoretic display device of the present invention, each of the plurality of pixels has a positive power supply line and a negative power supply line, and the memory circuit has a positive power supply terminal connected to the positive power supply line. A one-input two-output latch circuit in which a negative-side power supply terminal is connected to the negative-side power supply line, and the switch circuit connects the first pixel electrode and the first control line. 1 transmission gate, and a second transmission gate for connecting the second pixel electrode and the second control line, wherein the first transmission gate and the second transmission gate are the latches. by the two outputs of the circuit, the respectively the first pixel electrode and the first control line, and the second pixel electrode and the second control line, the city, same period conductive or non-conductive and Said signal supply means, the positive electrode side power supply line, and performs the supply of the power supply potential of the the negative electrode side power supply line, the supply of the common potential to the common electrode, it is preferable.

このように、メモリ回路としてラッチ回路を使用することにより、データ転送における消費電流を低減でき、データ転送に要する時間を短縮できる電気泳動表示装置を提供することができる。また、この構成によると、第1のトランスミッションゲート及び第2のトランスミッションゲートは、ラッチ回路の動作範囲内における電位を有する第1の駆動信号及び第2の駆動信号を、それぞれ第1の画素電極及び第2の画素電極に通過させる。これにより、ラッチ回路の動作範囲内で第1の駆動信号または第2の駆動信号の電位を任意に制御することで、第1の画素電極及び第2の画素電極に供給される電位を調整でき、多様な色調表現に対応することができる。   As described above, by using the latch circuit as the memory circuit, it is possible to provide an electrophoretic display device capable of reducing current consumption in data transfer and shortening time required for data transfer. Further, according to this configuration, the first transmission gate and the second transmission gate receive the first drive signal and the second drive signal having a potential within the operation range of the latch circuit, respectively, as the first pixel electrode and the second drive gate. It passes through the second pixel electrode. Thus, the potential supplied to the first pixel electrode and the second pixel electrode can be adjusted by arbitrarily controlling the potential of the first drive signal or the second drive signal within the operating range of the latch circuit. It is possible to deal with various color expressions.

また、本発明の電気泳動表示装置において、前記電気泳動素子は、互いに色の異なる3種の粒子を含有する液相分散媒が充填された充填部を備え、前記3種の粒子は、それぞれ、非帯電粒子、正帯電粒子及び負帯電粒子である、ことが好ましい。
このように、電気泳動素子における電気泳動粒子を、互いに色の異なる非帯電粒子、正帯電粒子及び負帯電粒子としたことで、3粒子系の電気泳動表示素子をマトリクス配置した電気泳動表示装置を提供することができる。
In the electrophoretic display device of the present invention, the electrophoretic element includes a filling portion filled with a liquid phase dispersion medium containing three kinds of particles having different colors, and the three kinds of particles are respectively Non-charged particles, positively charged particles, and negatively charged particles are preferable.
Thus, the electrophoretic display device in which the electrophoretic particles in the electrophoretic element are non-charged particles, positively charged particles, and negatively charged particles having different colors, so that the three-particle electrophoretic display elements are arranged in a matrix. Can be provided.

また、本発明の電気泳動表示装置において、前記電気泳動素子は、互いに色の異なる2種の粒子を含有する液相分散媒が充填された充填部を備え、前記2種の粒子は、それぞれ、正帯電粒子及び負帯電粒子であり、前記液相分散媒の色は前記正帯電粒子及び前記負帯電粒子の色のいずれとも異なる、ことが好ましい。
このように、電気泳動素子における電気泳動粒子を、互いに色の異なる非帯電粒子、正帯電粒子及び負帯電粒子とし、液相分散媒の色を正帯電粒子及び負帯電粒子のいずれとも異なる色としたことで、2粒子系の電気泳動表示素子をマトリクス配置した電気泳動表示装置においてもカラー表示を行うことができる。
In the electrophoretic display device of the present invention, the electrophoretic element includes a filling portion filled with a liquid phase dispersion medium containing two kinds of particles having different colors, and the two kinds of particles are respectively Positively charged particles and negatively charged particles, and the color of the liquid phase dispersion medium is preferably different from both the positively charged particles and the negatively charged particles.
As described above, the electrophoretic particles in the electrophoretic element are uncharged particles, positively charged particles, and negatively charged particles having different colors, and the color of the liquid phase dispersion medium is different from that of both the positively charged particles and the negatively charged particles. As a result, color display can also be performed in an electrophoretic display device in which two-particle electrophoretic display elements are arranged in a matrix.

また、本発明の電気泳動表示装置において、前記表示期間において、前記第1の画素電極及び前記第2の画素電極のうちの一方の画素電極と前記共通電極との間に供給する電位の大きさまたは時間を制御することにより、前記正帯電粒子または前記負帯電粒子の前記共通電極からの離間距離を調整し、これにより、前記共通電極を介して視認する前記充填部内の色を変更する、ことが好ましい。
これにより、色の階調表示を表現することができ、表示特性を向上することができる。
In the electrophoretic display device of the invention, the magnitude of the potential supplied between one of the first pixel electrode and the second pixel electrode and the common electrode in the display period. Or, by controlling the time, the distance of the positively charged particles or the negatively charged particles from the common electrode is adjusted, thereby changing the color in the filling portion visually recognized through the common electrode. Is preferred.
As a result, color gradation display can be expressed and display characteristics can be improved.

本発明の電気泳動表示装置の駆動方法は、第1の画素電極及び第2の画素電極と、前記第1の画素電極及び第2の画素電極と対向する共通電極と、前記第1の画素電極及び第2の画素電極と前記共通電極とで挟持され、正帯電粒子、負帯電粒子、及び非対電流粒子を含む電気泳動素子と、を備えた複数の画素を有する電気泳動表示装置の駆動方法であって、前記複数の画素の各々に設けられたメモリ回路に1ビットデータを記憶する第1の工程と、第1の制御線及び第2の制御線と前記第1の画素電極及び第2の画素電極との間に設けられたスイッチ回路によって、前記メモリ回路に記憶された1ビットデータに基づいて前記第1の制御線と前記第1の画素電極とを電気的に接続し、かつ前記第2の制御線と前記第2の画素電極とを電気的に接続する第2の工程と、前記第1の制御線に対し前記第1の画素電極に供給する第1の駆動信号と、前記第2の制御線に対し前記第2の画素電極に供給する第2の駆動信号とを、供給する第3の工程と、を有することを特徴とする。 The driving method of the electrophoretic display device of the present invention includes a first pixel electrode and a second pixel electrode, a common electrode facing the first pixel electrode and the second pixel electrode, and the first pixel electrode. And an electrophoretic element sandwiched between the second pixel electrode and the common electrode and including an electrophoretic element including positively charged particles, negatively charged particles, and non-current particles, and a driving method of an electrophoretic display device having a plurality of pixels A first step of storing 1-bit data in a memory circuit provided in each of the plurality of pixels, a first control line, a second control line, the first pixel electrode, and a second The first control line and the first pixel electrode are electrically connected based on 1-bit data stored in the memory circuit by a switch circuit provided between the pixel electrode and the pixel electrode; and Electrically connecting the second control line and the second pixel electrode; A second step that continues, a first drive signal supplied to the first pixel electrode for the first control line, and a second drive signal supplied to the second pixel electrode for the second control line. And a third step of supplying two drive signals.

この構成によれば、画像表示動作において、スイッチ回路を介して第1の制御線及び第2の制御線に、それぞれ第1の駆動信号及び第2の駆動信号を供給することで、第1の画素電極及び第2の画素電極の電位の各々の電位を、画素の色調に応じて任意の電位とすることができる。例えば、第1の画素電極及び第2の画素電極の電位を同じ電位とすることもできるので、正帯電粒子、負帯電粒子のいずれか一方を、第1の画素電極及び第2の画素電極に引き付けることが可能とある。また、第1の画素電極及び第2の画素電極の電位を異なる電位とすることもできるので、正帯電粒子、負帯電粒子を、それぞれ別々に第1の画素電極または第2の画素電極に引き付けることが可能となる。これにより、3粒子系の電気泳動表示素子をマトリクス配置した電気泳動表示装置の駆動方法を提供することができる。   According to this configuration, in the image display operation, the first drive signal and the second drive signal are supplied to the first control line and the second control line via the switch circuit, respectively. Each potential of the pixel electrode and the second pixel electrode can be set to an arbitrary potential according to the color tone of the pixel. For example, since the potential of the first pixel electrode and the second pixel electrode can be the same potential, either the positively charged particle or the negatively charged particle is transferred to the first pixel electrode and the second pixel electrode. It is possible to attract. In addition, since the potentials of the first pixel electrode and the second pixel electrode can be different from each other, the positively charged particles and the negatively charged particles are attracted to the first pixel electrode or the second pixel electrode, respectively. It becomes possible. Accordingly, it is possible to provide a driving method for an electrophoretic display device in which three-particle electrophoretic display elements are arranged in a matrix.

また、本発明の電気泳動表示装置の駆動方法において、複数の色調から形成されている画像を表示する場合、前記第1の工程、前記第2の工程及び前記第3の工程からなる組合せ工程を、前記複数の色調各々について行い、前記第1の工程においては、色調を変更する画素のメモリ回路に、前記第1の制御線と前記第1の画素電極とを電気的に接続し、かつ前記第2の制御線と前記第2の画素電極とを電気的に接続するための1ビットデータを記憶させ、色調を変更しない画素のメモリ回路に、該1ビットデータの反転データを記憶させる第1の動作を行い、前記第3の工程においては、前記第1の制御線及び第2の制御線に、前記色調を変更する画素の色調を規定する第1の駆動信号及び第2の駆動信号をそれぞれ供給する、ことが好ましい。   In the driving method of the electrophoretic display device of the present invention, when displaying an image formed from a plurality of color tones, a combination step including the first step, the second step, and the third step is performed. And performing each of the plurality of color tones, and in the first step, electrically connecting the first control line and the first pixel electrode to a memory circuit of a pixel whose color tone is to be changed; and 1-bit data for electrically connecting a second control line and the second pixel electrode is stored, and inverted data of the 1-bit data is stored in a memory circuit of a pixel whose color tone is not changed. In the third step, a first drive signal and a second drive signal that define the color tone of the pixel whose color tone is to be changed are applied to the first control line and the second control line. It is preferable to supply each .

このような組合せ工程を複数の色調の各々について行うことにより、例えば白、黒、カラー表示等の複数の色調から形成されている画像を表示することができる電気泳動表示装置の駆動方法を提供することができる。また、3つの色調から形成されている画像を表示する場合、データ転送は3回ですむので、データ転送における消費電流を低減できる電気泳動表示装置の駆動方法を提供することができる。   By performing such a combination process for each of a plurality of color tones, a driving method of an electrophoretic display device capable of displaying an image formed from a plurality of color tones such as white, black, and color display is provided. be able to. In addition, when an image formed of three color tones is displayed, data transfer can be performed three times. Therefore, a method for driving an electrophoretic display device that can reduce current consumption in data transfer can be provided.

本発明の電子機器は、先に記載の電気泳動表示装置を備えたことを特徴とする。これにより、複数の色調、例えば白、黒、カラー表示の3つの色調から形成されている画像を表示するに際して、データ転送回数を低減して、テータ転送期間における消費電力を抑えることのできる電気泳動表示装置を備えた電子機器を提供することができる。   An electronic apparatus according to the present invention includes the electrophoretic display device described above. Thus, when displaying an image formed from a plurality of color tones, for example, three colors of white, black, and color display, electrophoresis that can reduce the number of data transfer times and suppress power consumption in the data transfer period. An electronic device including the display device can be provided.

本発明の一実施形態に係る電気泳動表示装置100の構成図である。1 is a configuration diagram of an electrophoretic display device 100 according to an embodiment of the present invention. 図1に示した電気泳動表示装置100における画素40の回路構成図である。FIG. 2 is a circuit configuration diagram of a pixel 40 in the electrophoretic display device 100 shown in FIG. 1. 図2に示した電気泳動素子32の構成図である。FIG. 3 is a configuration diagram of the electrophoretic element 32 shown in FIG. 2. 図2に示した電気泳動素子32における黒表示を行う場合の動作説明図である。FIG. 4 is an operation explanatory diagram when black display is performed in the electrophoretic element 32 shown in FIG. 2. 図4に示した動作説明図の説明に用いるタイミングチャートである。5 is a timing chart used for explaining the operation explanatory diagram shown in FIG. 4. 図2に示した電気泳動素子32における白表示を行う場合の動作説明図である。FIG. 3 is an operation explanatory diagram when white display is performed in the electrophoretic element 32 shown in FIG. 2. 図6に示した動作説明図の説明に用いるタイミングチャートである。It is a timing chart used for description of the operation explanatory view shown in FIG. 図2に示した電気泳動素子32における有彩色表示を行う場合の動作説明図である。FIG. 4 is an operation explanatory diagram when performing chromatic color display in the electrophoretic element 32 shown in FIG. 2. 図8に示した動作説明図の説明に用いるタイミングチャートである。It is a timing chart used for description of the operation explanatory view shown in FIG. 図2に示した電気泳動素子32において表示を変更させない場合の動作説明図である。FIG. 6 is an operation explanatory diagram when the display is not changed in the electrophoretic element 32 shown in FIG. 2. 図10に示した動作説明図の説明に用いるタイミングチャートである。It is a timing chart used for description of operation | movement explanatory drawing shown in FIG. 図1に電気泳動表示装置100において3色表示を行う場合の動作説明に用いるフローチャートである。FIG. 1 is a flowchart used to explain the operation when performing three-color display in the electrophoretic display device 100. 図2に示した電気泳動素子32における明度調整を行う場合の動作説明図である。FIG. 4 is an operation explanatory diagram when performing brightness adjustment in the electrophoretic element 32 shown in FIG. 2. 電子機器の一例である腕時計を示す図である。It is a figure which shows the wristwatch which is an example of an electronic device. 電子機器の一例である電子ペーパーを示す図である。It is a figure which shows the electronic paper which is an example of an electronic device. 電子機器の一例である電子ノートを示す図である。It is a figure which shows the electronic notebook which is an example of an electronic device.

以下、本発明に係る電気泳動表示装置、電気泳動表示装置の駆動方法及び電子機器の一
実施形態について図面を参照しながら説明する。
〔電気泳動表示装置〕
図1は、本発明の一実施形態に係る電気泳動表示装置100の構成ブロック図である。この図1に示すように、電気泳動表示装置100は、表示部5と、走査線駆動回路61と、データ線駆動回路62と、共通電源変調回路64(信号供給手段)と、コントローラ63とを備えている。
Hereinafter, an embodiment of an electrophoretic display device, an electrophoretic display device driving method, and an electronic apparatus according to the present invention will be described with reference to the drawings.
[Electrophoretic display device]
FIG. 1 is a configuration block diagram of an electrophoretic display device 100 according to an embodiment of the present invention. As shown in FIG. 1, the electrophoretic display device 100 includes a display unit 5, a scanning line driving circuit 61, a data line driving circuit 62, a common power supply modulation circuit 64 (signal supply means), and a controller 63. I have.

表示部5には、Y軸方向に沿ってm個、X軸方向に沿ってn個のマトリクス状に複数の画素40が形成されている。
走査線駆動回路61は、表示部5をX軸方向に沿って延在するm本の走査線66(Y1、Y2、…、Ym)を介して各画素40に接続されている。走査線駆動回路61は、コントローラ63の制御の下、1行目からm行目までの走査線66を順次選択し、後述する画素40に形成された選択トランジスタ41(画素スイッチング素子)のオンタイミングを規定する選択信号を、選択した走査線66を介して各画素40に供給する。
データ線駆動回路62は、表示部5をY軸方向に沿って延在するn本のデータ線68(X1、X2、…、Xn)を介して各画素40に接続されている。データ線駆動回路62は、コントローラ63の制御の下、各画素40の各々に対応する1ビットの画像データ(1ビットデータ)を規定する画像信号を、1列目からn列目までのデータ線68を介して、各画素40に供給する。
なお、本実施形態では、データ線駆動回路62は、画像データ「0」を規定する場合はローレベル(Lレベル)の画像信号を供給し、また、画像データ「1」を規定する場合はハイレベル(Hレベル)の画像信号を供給するものとする。
In the display unit 5, a plurality of pixels 40 are formed in a matrix of m pieces along the Y-axis direction and n pieces along the X-axis direction.
The scanning line driving circuit 61 is connected to each pixel 40 through the m scanning lines 66 (Y1, Y2,..., Ym) extending along the X-axis direction in the display unit 5. The scanning line driving circuit 61 sequentially selects the scanning lines 66 from the first row to the m-th row under the control of the controller 63, and the on-timing of the selection transistor 41 (pixel switching element) formed in the pixel 40 described later. Is supplied to each pixel 40 through the selected scanning line 66.
The data line driving circuit 62 is connected to each pixel 40 through n data lines 68 (X1, X2,..., Xn) extending in the display unit 5 along the Y-axis direction. Under the control of the controller 63, the data line driving circuit 62 outputs image signals defining 1-bit image data (1-bit data) corresponding to each of the pixels 40 to the data lines from the first column to the n-th column. 68 to supply to each pixel 40.
In this embodiment, the data line driving circuit 62 supplies a low level (L level) image signal when defining image data “0”, and high when defining image data “1”. Assume that a level (H level) image signal is supplied.

共通電源変調回路64は、第1の制御線91、第2の制御線92、高電位電源線50(正極側電源線)、低電位電源線49(負極側電源線)及び共通電極配線55(コモン電位の給電線)を介して各画素40に接続されている。共通電源変調回路64は、コントローラ63の制御の下、これら各配線の各々に供給すべき各種信号を生成する一方、これら各配線の電気的な接続及び切断(高インピーダンス化)を行う。
より具体的には、この共通電源変調回路64は、後述する第1の画素電極351及び第2の画素電極352各々が、第1の制御線91及び第2の制御線92それぞれと接続された画素40の色調を規定する第1の駆動信号及び第2の駆動信号を生成して、それぞれ第1の制御線91及び第2の制御線92に供給する。また、共通電源変調回路64は、後述する画素40に形成されたラッチ回路70用の電源電位を生成して高電位電源線50に供給し、グランドラインと低電位電源線49とを電気的に接続または切断する。また、共通電源変調回路64は、後述する画素40に設けられた共通電極37に供給すべきコモン電位を生成して共通電極配線55に供給する。
The common power supply modulation circuit 64 includes a first control line 91, a second control line 92, a high potential power supply line 50 (positive power supply line), a low potential power supply line 49 (negative power supply line), and a common electrode wiring 55 ( Each pixel 40 is connected via a common potential power supply line). Under the control of the controller 63, the common power supply modulation circuit 64 generates various signals to be supplied to each of these wirings, and performs electrical connection and disconnection (high impedance) of each of these wirings.
More specifically, in the common power supply modulation circuit 64, a first pixel electrode 351 and a second pixel electrode 352, which will be described later, are connected to the first control line 91 and the second control line 92, respectively. A first drive signal and a second drive signal that define the color tone of the pixel 40 are generated and supplied to the first control line 91 and the second control line 92, respectively. Further, the common power supply modulation circuit 64 generates a power supply potential for a latch circuit 70 formed in the pixel 40 described later and supplies it to the high potential power supply line 50, and electrically connects the ground line and the low potential power supply line 49. Connect or disconnect. Further, the common power supply modulation circuit 64 generates a common potential to be supplied to the common electrode 37 provided in the pixel 40 described later and supplies the common potential to the common electrode wiring 55.

コントローラ63は、電気泳動表示装置100の全体動作を制御するものであり、図示しない外部の上位制御装置から入力される画像信号や同期信号を基に、走査線駆動回路61、データ線駆動回路62及び共通電源変調回路64を制御する。
続いて、図2を参照して画素40の詳細な構成について説明する。
The controller 63 controls the entire operation of the electrophoretic display device 100, and based on image signals and synchronization signals input from an external host control device (not shown), the scanning line driving circuit 61 and the data line driving circuit 62. And the common power supply modulation circuit 64 is controlled.
Next, a detailed configuration of the pixel 40 will be described with reference to FIG.

図2は、画素40の回路構成図である。この図2に示すように、画素40は、選択トランジスタ41(画素スイッチング素子)と、ラッチ回路70(メモリ回路)と、スイッチ回路80と、画素電極(第1の画素電極351、第2の画素電極352)と、共通電極37と、電気泳動素子32とで構成される。画素40は、ラッチ回路70により画像信号を電位として保持するSRAM(Static Random Access Memory)方式の構成である。   FIG. 2 is a circuit configuration diagram of the pixel 40. As shown in FIG. 2, the pixel 40 includes a selection transistor 41 (pixel switching element), a latch circuit 70 (memory circuit), a switch circuit 80, and pixel electrodes (first pixel electrode 351, second pixel). Electrode 352), common electrode 37, and electrophoretic element 32. The pixel 40 has an SRAM (Static Random Access Memory) type configuration in which the latch circuit 70 holds an image signal as a potential.

選択トランジスタ41は、N−MOS(Negative channel Metal Oxide Semiconductor)トランジスタからなる画素スイッチング素子である。選択トランジスタ41のゲート端子は走査線66に接続され、ソース端子はデータ線68に接続され、ドレイン端子はラッチ回路70のデータ入出力端子N1に接続されている。
ラッチ回路70は、転送インバータ70tと帰還インバータ70fとを備えている。転送インバータ70t及び帰還インバータ70fは、いずれもC−MOSインバータである。転送インバータ70tと帰還インバータ70fとは、互いの入力端子に他方の出力端子が接続されたループ構造を成しており、それぞれのインバータには、高電位電源端子PHを介して接続された高電位電源線50から高電位の電源電位が供給され、低電位電源端子PLを介して接続された低電位電源線49から低電位の電源電位が供給される。
The selection transistor 41 is a pixel switching element composed of an N-MOS (Negative channel Metal Oxide Semiconductor) transistor. The selection transistor 41 has a gate terminal connected to the scanning line 66, a source terminal connected to the data line 68, and a drain terminal connected to the data input / output terminal N 1 of the latch circuit 70.
The latch circuit 70 includes a transfer inverter 70t and a feedback inverter 70f. Both the transfer inverter 70t and the feedback inverter 70f are C-MOS inverters. The transfer inverter 70t and the feedback inverter 70f have a loop structure in which the other output terminal is connected to each other's input terminal, and each inverter has a high potential connected via a high potential power supply terminal PH. A high potential power supply potential is supplied from the power supply line 50, and a low potential power supply potential is supplied from the low potential power supply line 49 connected via the low potential power supply terminal PL.

転送インバータ70tは、それぞれのドレイン端子をデータ出力端子N2に接続されたP−MOSトランジスタ71(Positive channel Metal Oxide Semiconductor)とN−MOSトランジスタ72とを有している。P−MOSトランジスタ71のソース端子は高電位電源端子PHに接続され、N−MOSトランジスタ72のソース端子は低電位電源端子PLに接続されている。P−MOSトランジスタ71及びN−MOSトランジスタ72のゲート端子(転送インバータ70tの入力端子)は、データ入出力端子N1(帰還インバータ70fの出力端子)と接続されている。   The transfer inverter 70t includes a P-MOS transistor 71 (Positive channel Metal Oxide Semiconductor) and an N-MOS transistor 72 each having a drain terminal connected to the data output terminal N2. The source terminal of the P-MOS transistor 71 is connected to the high potential power supply terminal PH, and the source terminal of the N-MOS transistor 72 is connected to the low potential power supply terminal PL. The gate terminals of the P-MOS transistor 71 and the N-MOS transistor 72 (input terminal of the transfer inverter 70t) are connected to the data input / output terminal N1 (output terminal of the feedback inverter 70f).

帰還インバータ70fは、それぞれのドレイン端子をデータ入出力端子N1に接続されたP−MOSトランジスタ73とN−MOSトランジスタ74とを有している。P−MOSトランジスタ73及びN−MOSトランジスタ74のゲート端子(帰還インバータ70fの入力端子)は、データ出力端子N2(転送インバータ70tの出力端子)と接続されている。   The feedback inverter 70f has a P-MOS transistor 73 and an N-MOS transistor 74 whose drain terminals are connected to the data input / output terminal N1. The gate terminals of the P-MOS transistor 73 and the N-MOS transistor 74 (input terminal of the feedback inverter 70f) are connected to the data output terminal N2 (output terminal of the transfer inverter 70t).

上記1入力2出力構成のラッチ回路70において、Hレベルの画像信号(画素データ「1」)が記憶されると、ラッチ回路70はデータ出力端子N2からLレベルの信号を出力し、データ入出力端子N1からHレベルの信号を出力する。一方、ラッチ回路70にLレベルの画像信号(画素データ「0」)が記憶されると、ラッチ回路70はデータ出力端子N2からHレベルの信号を出力し、データ入出力端子N1からLレベルの信号を出力する。   In the latch circuit 70 having the 1-input / 2-output configuration, when an H-level image signal (pixel data “1”) is stored, the latch circuit 70 outputs an L-level signal from the data output terminal N2, and data input / output An H level signal is output from the terminal N1. On the other hand, when the L level image signal (pixel data “0”) is stored in the latch circuit 70, the latch circuit 70 outputs an H level signal from the data output terminal N 2 and outputs an L level signal from the data input / output terminal N 1. Output a signal.

ラッチ回路70のデータ入出力端子N1及びデータ出力端子N2は、スイッチ回路80と接続されている。さらにスイッチ回路80は、第1の画素電極351及び第2の画素電極352と、第1の制御線91及び第2の制御線92とにそれぞれ接続されている。スイッチ回路80は、第1のトランスミッションゲートTG1(第1のスイッチ)と、第2のトランスミッションゲートTG2(第2のスイッチ)とを備えて構成されている。   The data input / output terminal N 1 and the data output terminal N 2 of the latch circuit 70 are connected to the switch circuit 80. Further, the switch circuit 80 is connected to the first pixel electrode 351 and the second pixel electrode 352, and the first control line 91 and the second control line 92, respectively. The switch circuit 80 includes a first transmission gate TG1 (first switch) and a second transmission gate TG2 (second switch).

第1のトランスミッションゲートTG1は、P−MOSトランジスタ81とN−MOSトランジスタ82とからなる。P−MOSトランジスタ81及びN−MOSトランジスタ82のソース端子は第1の制御線91に接続され、P−MOSトランジスタ81及びN−MOSトランジスタ82のドレイン端子は第1の画素電極351に接続されている。P−MOSトランジスタ81のゲート端子は、ラッチ回路70のデータ入出力端子N1に接続され、N−MOSトランジスタ82のゲート端子は、ラッチ回路70のデータ出力端子N2に接続されている。   The first transmission gate TG1 includes a P-MOS transistor 81 and an N-MOS transistor 82. The source terminals of the P-MOS transistor 81 and the N-MOS transistor 82 are connected to the first control line 91, and the drain terminals of the P-MOS transistor 81 and the N-MOS transistor 82 are connected to the first pixel electrode 351. Yes. The gate terminal of the P-MOS transistor 81 is connected to the data input / output terminal N 1 of the latch circuit 70, and the gate terminal of the N-MOS transistor 82 is connected to the data output terminal N 2 of the latch circuit 70.

第2のトランスミッションゲートTG2は、P−MOSトランジスタ83とN−MOSトランジスタ84とからなる。P−MOSトランジスタ83及びN−MOSトランジスタ84のソース端子は第2の制御線92に接続され、P−MOSトランジスタ83及びN−MOSトランジスタ84のドレイン端子は、第2の画素電極352に接続されている。
P−MOSトランジスタ83のゲート端子は、第1のトランスミッションゲートTG1のP−MOSトランジスタ81と同じく、ラッチ回路70のデータ入出力端子N1に接続される。
また、N−MOSトランジスタ84のゲート端子は、第1のトランスミッションゲートTG1のN−MOSトランジスタ82と同じく、ラッチ回路70のデータ出力端子N2に接続されている。
The second transmission gate TG 2 includes a P-MOS transistor 83 and an N-MOS transistor 84. The source terminals of the P-MOS transistor 83 and the N-MOS transistor 84 are connected to the second control line 92, and the drain terminals of the P-MOS transistor 83 and the N-MOS transistor 84 are connected to the second pixel electrode 352. ing.
The gate terminal of the P-MOS transistor 83 is connected to the data input / output terminal N1 of the latch circuit 70, similarly to the P-MOS transistor 81 of the first transmission gate TG1.
Further, the gate terminal of the N-MOS transistor 84 is connected to the data output terminal N2 of the latch circuit 70, similarly to the N-MOS transistor 82 of the first transmission gate TG1.

このように、第1のトランスミッションゲートTG1及び第2のトランスミッションゲートTG2において、同じ極性のトランジスタのゲート端子の接続先を同じにしたので、ラッチ回路70に入力されるデータによって、画素電極と制御線の接続関係は次のようになる。   As described above, since the connection destinations of the gate terminals of the transistors having the same polarity are the same in the first transmission gate TG1 and the second transmission gate TG2, the pixel electrode and the control line are controlled according to the data input to the latch circuit 70. The connection relationship of is as follows.

ラッチ回路70にLレベルの画像信号が記憶され、データ出力端子N2からHレベルの信号が出力され、データ入出力端子N1からLレベルの信号が出力された場合、第1のトランスミッションゲートTG1がオン状態となって第1の制御線91と第1の画素電極351とが電気的に接続される。また、第2のトランスミッションゲートTG2もオン状態となり、第2の制御線92と第2の画素電極352とが電気的に接続される。   When the L level image signal is stored in the latch circuit 70, the H level signal is output from the data output terminal N2, and the L level signal is output from the data input / output terminal N1, the first transmission gate TG1 is turned on. In this state, the first control line 91 and the first pixel electrode 351 are electrically connected. Also, the second transmission gate TG2 is turned on, and the second control line 92 and the second pixel electrode 352 are electrically connected.

一方、ラッチ回路70にHレベルの画像信号が記憶され、データ出力端子N2からLレベルの信号が出力され、データ入出力端子N1からHレベルの信号が出力された場合、第1のトランスミッションゲートTG1はオフ状態となって、第1の画素電極351は電位が供給されないハイインピーダンス状態(Hi−Z状態)となる。また、第2のトランスミッションゲートTG2もオフ状態となって、第2の画素電極352もHi−Z状態となる。   On the other hand, when the H level image signal is stored in the latch circuit 70, the L level signal is output from the data output terminal N2, and the H level signal is output from the data input / output terminal N1, the first transmission gate TG1. Is turned off, and the first pixel electrode 351 enters a high impedance state (Hi-Z state) in which no potential is supplied. In addition, the second transmission gate TG2 is also turned off, and the second pixel electrode 352 is also in the Hi-Z state.

このように、画素40においては、ラッチ回路70に記憶された画像信号に基づいて、第1のトランスミッションゲートTG1と第2のトランスミッションゲートTG2とが同時に導通または非導通の制御動作を行う。そのため、第1の画素電極351と第2の画素電極352との両方の画素電極がそれぞれ対応する制御線といずれも接続される状態となるか、両方の画素電極がHi−Z状態となるか、いずれか1つの状態になる。   In this manner, in the pixel 40, based on the image signal stored in the latch circuit 70, the first transmission gate TG1 and the second transmission gate TG2 simultaneously perform a control operation of conducting or non-conducting. Therefore, whether the pixel electrodes of both the first pixel electrode 351 and the second pixel electrode 352 are both connected to the corresponding control lines, or are both pixel electrodes in the Hi-Z state? , It will be in any one state.

図3は電気泳動表示装置100の表示部5の部分断面図である。図3に示すように、電気泳動表示装置100は、素子基板30(第1基板)と対向基板31(第2基板)との間に、電気泳動素子32を挟持した構成を備えている。表示部5において、素子基板30の電気泳動素子32側には、第1の画素電極351と第2の画素電極352とが配列されており、電気泳動素子32は接着剤層33を介して第1の画素電極351及び第2の画素電極352と接着されている。第1の画素電極351、第2の画素電極352の平面視での配列は任意であるが、一例として、一方向に沿って第1の画素電極351、第2の画素電極352が交互に配列されるように配置することができる。   FIG. 3 is a partial cross-sectional view of the display unit 5 of the electrophoretic display device 100. As shown in FIG. 3, the electrophoretic display device 100 has a configuration in which an electrophoretic element 32 is sandwiched between an element substrate 30 (first substrate) and a counter substrate 31 (second substrate). In the display unit 5, the first pixel electrode 351 and the second pixel electrode 352 are arranged on the electrophoretic element 32 side of the element substrate 30, and the electrophoretic element 32 is arranged via the adhesive layer 33. The first pixel electrode 351 and the second pixel electrode 352 are bonded. The arrangement of the first pixel electrode 351 and the second pixel electrode 352 in a plan view is arbitrary, but as an example, the first pixel electrode 351 and the second pixel electrode 352 are alternately arranged along one direction. Can be arranged.

素子基板30は、ガラスやプラスチック等からなる基板であり、画像表示面とは反対側に配置されるため透明なものでなくてもよい。素子基板30上には、図1や図2に示した走査線66、データ線68、選択トランジスタ41、ラッチ回路70、スイッチ回路80などを含む回路層34が形成されており、回路層34上に、第1の画素電極351及び第2の画素電極352が形成されている。第1の画素電極351及び第2の画素電極352は、Cu箔上にニッケルめっきと金めっきとをこの順で積層したものや、Al、ITO(インジウム錫酸化物)などにより形成される。   The element substrate 30 is a substrate made of glass, plastic, or the like and is not required to be transparent because it is disposed on the side opposite to the image display surface. On the element substrate 30, a circuit layer 34 including the scanning line 66, the data line 68, the selection transistor 41, the latch circuit 70, the switch circuit 80, and the like shown in FIG. 1 and FIG. In addition, a first pixel electrode 351 and a second pixel electrode 352 are formed. The first pixel electrode 351 and the second pixel electrode 352 are formed by stacking nickel plating and gold plating on a Cu foil in this order, Al, ITO (indium tin oxide), or the like.

一方、対向基板31はガラスやプラスチック等からなる基板であり、画像表示側に配置されるため透明基板とされる。対向基板31の電気泳動素子32側には第1の画素電極351及び第2の画素電極352と対向する平面形状の共通電極37が形成されており、共通電極37上に電気泳動素子32が設けられている。共通電極37は、MgAg、ITO、IZO(インジウム・亜鉛酸化物)などから形成された透明電極である。   On the other hand, the counter substrate 31 is a substrate made of glass, plastic, or the like, and is a transparent substrate because it is disposed on the image display side. A common electrode 37 having a planar shape facing the first pixel electrode 351 and the second pixel electrode 352 is formed on the counter substrate 31 on the electrophoretic element 32 side, and the electrophoretic element 32 is provided on the common electrode 37. It has been. The common electrode 37 is a transparent electrode formed of MgAg, ITO, IZO (indium / zinc oxide), or the like.

なお、電気泳動素子32は、あらかじめ対向基板31側に形成され、接着剤層33までを含めた電気泳動シートとして取り扱われるのが一般的である。製造工程において、電気泳動シートは接着剤層33の表面に保護用の剥離シートが貼り付けられた状態で取り扱われる。そして、別途製造された素子基板30(第1の画素電極351及び第2の画素電極352や各種回路などが形成されている)に対して、剥離シートを剥がした当該電気泳動シートを貼り付けることによって、表示部5を形成する。このため、接着剤層33は第1の画素電極351及び第2の画素電極352側のみに存在することになる。   In general, the electrophoretic element 32 is formed in advance on the counter substrate 31 side, and is handled as an electrophoretic sheet including the adhesive layer 33. In the manufacturing process, the electrophoretic sheet is handled in a state where a protective release sheet is attached to the surface of the adhesive layer 33. Then, the electrophoretic sheet from which the release sheet is peeled off is attached to the separately manufactured element substrate 30 (the first pixel electrode 351 and the second pixel electrode 352 and various circuits are formed). Thus, the display unit 5 is formed. For this reason, the adhesive layer 33 exists only on the first pixel electrode 351 and the second pixel electrode 352 side.

電気泳動素子32は、上面に凹部27が規則的に形成された基体23と、基体23の上面に設けられ、凹部27の上部開口を塞ぐように設けられた蓋部24とを有している。このような、基体23と蓋部24とは、液密的に接合されている。凹部27の内壁と蓋部24とで形成された液密空間内には、3種の粒子A〜Cが含有された液相分散媒25(以下、単に「分散媒25」と言う)が充填されている。以下、この液密空間を「充填部26」と言う。蓋部24の上面には、各凹部27に対応するように、共通電極37が設けられている。また、基体23の下面には、各凹部27に対応するように、上述の画素電極(第1の画素電極351及び第2の画素電極352)が設けられている。
本実施形態の電気泳動表示装置100は、各充填部26が、それぞれ1つの画素40を構成しているものとする。なお、複数の画素は、互いに同様の構成であるため、以下では、1つの画素40について代表して説明し、その他の画素については、その説明を省略する。
The electrophoretic element 32 includes a base body 23 having recesses 27 regularly formed on the upper surface, and a lid 24 provided on the upper surface of the base body 23 so as to close the upper opening of the recesses 27. . Such a base | substrate 23 and the cover part 24 are joined fluid-tightly. The liquid-tight space formed by the inner wall of the concave portion 27 and the lid portion 24 is filled with a liquid phase dispersion medium 25 containing three types of particles A to C (hereinafter simply referred to as “dispersion medium 25”). Has been. Hereinafter, this liquid-tight space is referred to as “filling portion 26”. A common electrode 37 is provided on the upper surface of the lid portion 24 so as to correspond to each concave portion 27. In addition, the above-described pixel electrodes (first pixel electrode 351 and second pixel electrode 352) are provided on the lower surface of the base 23 so as to correspond to the respective recesses 27.
In the electrophoretic display device 100 according to the present embodiment, it is assumed that each filling unit 26 constitutes one pixel 40. Since the plurality of pixels have the same configuration, one pixel 40 will be described below as a representative, and description of other pixels will be omitted.

基体23は、絶縁性と、分散媒25の不透過性とを有している。このような基体23の構成材料としては、特に限定されず、例えば、エポキシ系樹脂、アクリル系樹脂、ウレタン系樹脂、メラミン系樹脂、フェノール系樹脂等の各種樹脂材料や、シリカ、アルミナ、チタニア等の各種セラミックス材料等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。   The base 23 has insulating properties and impermeability of the dispersion medium 25. The constituent material of the base 23 is not particularly limited. For example, various resin materials such as epoxy resins, acrylic resins, urethane resins, melamine resins, phenol resins, silica, alumina, titania, and the like. These ceramic materials can be used, and one or more of them can be used in combination.

蓋部24は、実質的に無色透明であり、充填部26の外部から充填部26内を視認するための視認部としての機能を有している。なお、蓋部24としては、充填部26の外部から充填部26内を視認することができれば、無色透明でなくてもよく、着色されていてもよい。このような蓋部24は、絶縁性と、分散媒25の不透過性とを有している。このような蓋部24の構成材料としては、特に限定されず、例えば、ポリエチレン、ポリプロピレン、エチレン−酢酸ビニル共重合体等のポリオレフィン、変性ポリオレフィン、ポリアミド(例:ナイロン6、ナイロン66)、スチレン系、ポリ塩化ビニル系、ポリウレタン系、ポリエステル系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの1種または2種以上を混合して用いることができる。
また、上述の通り、蓋部24の上部に位置する共通電極37は、透明電極であり、その上部に更に位置する対向基板31も透明基板であるので、電気泳動表示装置100の表示部5から、充填部26内を視認することが可能である。
なお、蓋部24の上面と基体23の下面の離間距離、すなわち、共通電極37と画素電極との離間距離は、特に限定されないが、10〜500μm程度であるのが好ましく、20〜100μm程度であるのがより好ましい。
The lid part 24 is substantially colorless and transparent, and has a function as a visual recognition part for visually recognizing the inside of the filling part 26 from the outside of the filling part 26. In addition, as the cover part 24, if the inside of the filling part 26 can be visually recognized from the exterior of the filling part 26, it may not be colorless and transparent, and may be colored. Such a lid portion 24 has insulating properties and impermeability of the dispersion medium 25. The constituent material of the lid 24 is not particularly limited. For example, polyolefin such as polyethylene, polypropylene, ethylene-vinyl acetate copolymer, modified polyolefin, polyamide (eg, nylon 6, nylon 66), styrene Various thermoplastic elastomers such as polyvinyl chloride, polyurethane, polyester, fluororubber, chlorinated polyethylene, etc., or copolymers, blends, polymer alloys, etc. mainly composed of these. One or two or more of them can be used in combination.
Further, as described above, the common electrode 37 positioned on the upper portion of the lid portion 24 is a transparent electrode, and the counter substrate 31 positioned further on the common electrode 37 is also a transparent substrate. The inside of the filling part 26 can be visually confirmed.
The separation distance between the upper surface of the lid 24 and the lower surface of the base 23, that is, the separation distance between the common electrode 37 and the pixel electrode is not particularly limited, but is preferably about 10 to 500 μm, and about 20 to 100 μm. More preferably.

次に、充填部26に充填された分散媒25について説明する。
分散媒25は、実質的に無色透明であることが好ましい。このような分散媒25としては、比較的高い絶縁性を有するものが好適に使用される。かかる分散媒25としては、例えば、各種水(蒸留水、純水、イオン交換水等)、メタノール、エタノール、ブタノール等のアルコール類、メチルセロソルブ等のセロソルブ類、酢酸メチル、酢酸エチル等のエステル類、アセトン、メチルエチルケトン等のケトン類、ぺンタン等の脂肪族炭化水素類、シクロへキサン等の脂環式炭化水素類、ベンゼン、トルエンのような長鎖アルキル基を有するベンゼン類等の芳香族炭化水素類、塩化メチレン、クロロホルム等のハロゲン化炭化水素類、ピリジン、ピラジン等の芳香族複素環類、アセトニトリル、プロピオニトリル等のニトリル類、N,N−ジメチルホルムアミド等のアミド類、カルボン酸塩、流動パラフィンなどの鉱物油類、リノール酸、リノレン酸、オレイン酸等の植物油類、ジメチルシリコーンオイル、メチルフェニルシリコーンオイル、メチルハイドロジェンシリコーンオイル等のシリコーンオイル類、ハイドロフルオロエーテル等のフッ素系液体またはその他の各種油類等が挙げられ、これらを単独または混合物として用いることができる。
Next, the dispersion medium 25 filled in the filling unit 26 will be described.
The dispersion medium 25 is preferably substantially colorless and transparent. As such a dispersion medium 25, a medium having a relatively high insulating property is preferably used. Examples of the dispersion medium 25 include various types of water (distilled water, pure water, ion-exchanged water, etc.), alcohols such as methanol, ethanol, and butanol, cellosolves such as methyl cellosolve, and esters such as methyl acetate and ethyl acetate. , Aromatic hydrocarbons such as ketones such as acetone and methyl ethyl ketone, aliphatic hydrocarbons such as pentane, alicyclic hydrocarbons such as cyclohexane, and benzenes having a long-chain alkyl group such as benzene and toluene Hydrogen, halogenated hydrocarbons such as methylene chloride and chloroform, aromatic heterocycles such as pyridine and pyrazine, nitriles such as acetonitrile and propionitrile, amides such as N, N-dimethylformamide, carboxylate , Mineral oils such as liquid paraffin, vegetable oils such as linoleic acid, linolenic acid and oleic acid, dimethyl Recone oil, methylphenyl silicone oil, silicone oils such as methyl hydrogen silicone oil, fluorine-based liquid, or other various oils such as hydrofluoroether and the like, these can be used alone or as a mixture.

このような分散媒25中には、上述の3種の粒子A〜Cがそれぞれ含有されている。3種の粒子A〜Cは、それぞれ分散媒25中に含有されていればよいが、分散媒25中に分散していることが好ましい。3種の粒子A〜Cは、それぞれ、正に帯電した正帯電粒子A、負に帯電した負帯電粒子B、及び実質的に帯電していない非帯電粒子Cである。
正帯電粒子Aは、正電荷を有する粒子である。このため、3つの電極のうち、最も低い電位が供給されている電極に吸着(付着)するように、当該電極に向かって泳動する粒子である。
また、負帯電粒子Bは、負電荷を有する粒子である。このため、3つの電極のうち、最も高い電位が供給されている電極に吸着するように、当該電極に向かって泳動する粒子である。
また、非帯電粒子Cは、電荷を有さない粒子である。このため、非帯電粒子Cは、3つの電極(すなわち、共通電極37、第1の画素電極351及び第2の画素電極352、以下同じ)の間に電位差が生じているか否かに関わらず、分散媒25中に分散している粒子である。
In such a dispersion medium 25, the above-described three kinds of particles A to C are contained. The three types of particles A to C may be contained in the dispersion medium 25, respectively, but are preferably dispersed in the dispersion medium 25. The three types of particles A to C are respectively positively charged positively charged particles A, negatively charged negatively charged particles B, and substantially uncharged uncharged particles C.
The positively charged particle A is a particle having a positive charge. For this reason, among the three electrodes, the particles migrate toward the electrode so as to be adsorbed (attached) to the electrode to which the lowest potential is supplied.
The negatively charged particles B are particles having a negative charge. For this reason, among the three electrodes, the particles migrate toward the electrode so as to be adsorbed by the electrode to which the highest potential is supplied.
Further, the uncharged particles C are particles that do not have an electric charge. For this reason, the uncharged particle C has a potential difference between the three electrodes (that is, the common electrode 37, the first pixel electrode 351, and the second pixel electrode 352, and so on). The particles are dispersed in the dispersion medium 25.

このような正帯電粒子A、負帯電粒子B、及び非帯電粒子Cは、互いに色が異なっている。正帯電粒子A、負帯電粒子B、及び非帯電粒子Cの色としては、それぞれ、特に限定されず、黒色、白色またはこれらの中間色(灰色)などの無彩色や、赤色、青色、緑色などの有彩色のうちから、3色を任意に選択することができる。
また、粒子の種類(正帯電粒子A、負帯電粒子B、非帯電粒子C)と粒子の色(黒色、白色、青色、赤色、黄色等)の組み合わせは、特に限定されない。例えば、正帯電粒子Aが黒色の粒子、負帯電粒子Bが白色の粒子、非帯電粒子Cが黄色の粒子の組み合わせや、正帯電粒子Aが青色の粒子、負帯電粒子Bが白色の粒子、非帯電粒子Cが黒色の粒子の組み合わせが挙げられる。
Such positively charged particles A, negatively charged particles B, and uncharged particles C have different colors. The colors of the positively charged particles A, the negatively charged particles B, and the uncharged particles C are not particularly limited, and may be achromatic colors such as black, white, or an intermediate color (gray), red, blue, green, etc. Three colors can be arbitrarily selected from the chromatic colors.
Moreover, the combination of the kind of particle (positively charged particle A, negatively charged particle B, uncharged particle C) and the color of the particle (black, white, blue, red, yellow, etc.) is not particularly limited. For example, positively charged particles A are black particles, negatively charged particles B are white particles, uncharged particles C are yellow particles, positively charged particles A are blue particles, negatively charged particles B are white particles, A combination of particles in which the non-charged particles C are black is exemplified.

正帯電粒子Aおよび負帯電粒子Bは、それぞれ、正電荷および負電荷を有していれば、いかなるものをも用いることができ、特に限定はされないが、顔料粒子、樹脂粒子、セラミックス粒子、金属粒子、金属酸化物粒子またはこれらの複合粒子のうちの少なくとも1種が好適に使用される。また、非帯電粒子Cの構成材料としては、電荷を有しないものを適宜選択すること以外は、正帯電粒子Aおよび負帯電粒子Bと同様である。
顔料粒子を構成する顔料としては、例えば、アニリンブラック、カーボンブラック、チタンブラック等の黒色顔料、二酸化チタン、三酸化アンチモン、硫化亜鉛、亜鉛華等の白色顔料、モノアゾ、ジスアゾ、ポリアゾ等のアゾ系顔料、イソインドリノン、黄鉛、黄色酸化鉄、カドミウムイエロー、チタンイエロー等の黄色顔料、モノアゾ、ジスアゾ、ポリアゾ等のアゾ系顔料、キナクリドンレッド、クロムバーミリオン等の赤色顔料、フタロシアニンブルー、インダスレンブルー、紺青、群青、コバルトブルー等の青色顔料、フタロシアニングリーン等の緑色顔料等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
As the positively charged particles A and the negatively charged particles B, any particles can be used as long as they have a positive charge and a negative charge, respectively, and are not particularly limited. However, pigment particles, resin particles, ceramic particles, metal At least one of particles, metal oxide particles, or composite particles thereof is preferably used. Further, the constituent material of the non-charged particle C is the same as that of the positively charged particle A and the negatively charged particle B except that a material having no charge is appropriately selected.
Examples of pigments constituting the pigment particles include black pigments such as aniline black, carbon black, and titanium black, white pigments such as titanium dioxide, antimony trioxide, zinc sulfide, and zinc white, and azo series such as monoazo, disazo, and polyazo. Pigments, yellow pigments such as isoindolinone, yellow lead, yellow iron oxide, cadmium yellow and titanium yellow, azo pigments such as monoazo, disazo and polyazo, red pigments such as quinacridone red and chrome vermilion, phthalocyanine blue and indanthrene Blue pigments such as blue, bitumen, ultramarine, and cobalt blue, green pigments such as phthalocyanine green, and the like can be used, and one or more of these can be used in combination.

また、樹脂粒子を構成する樹脂材料としては、例えば、アクリル系樹脂、ウレタン系樹脂、尿素系樹脂、エポキシ系樹脂、ロジン樹脂、ポリスチレン、ポリエステル、スチレンとアクリロニトリルを共重合したAS樹脂等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。また、複合粒子としては、例えば、顔料粒子の表面を樹脂材料で被覆したもの、樹脂粒子の表面を顔料で被覆したもの、顔料と樹脂材料とを適当な組成比で混合した混合物で構成される粒子等が挙げられる。   Examples of the resin material constituting the resin particles include acrylic resin, urethane resin, urea resin, epoxy resin, rosin resin, polystyrene, polyester, AS resin copolymerized with styrene and acrylonitrile, and the like. These can be used alone or in combination of two or more. The composite particles are, for example, composed of pigment particles whose surfaces are coated with a resin material, resin particles whose surfaces are coated with a pigment, or a mixture of a pigment and a resin material mixed in an appropriate composition ratio. Particles and the like.

以上のような構成の画素40は、共通電極37、第1の画素電極351及び第2の画素電極352への電位供給パターンを選択し、正帯電粒子Aおよび負帯電粒子Bを、それぞれ、3つの電極のうちの何れかの電極に対応する部位に偏在させることができる。これにより、共通電極37および蓋部24を介して視認する充填部26内の色を変更することができる。
以下、図4〜図9に基づいて、画素40の白色、黒色、有彩色の表示動作について説明する。図4、6、8は、それぞれ画素40の回路図であり、図5、7、9は、図4、6,8それぞれに対応するタイミングチャート図である。なお、本実施形態では、3つの粒子A〜Cの色の組み合わせの一例として、正帯電粒子Aを黒色とし、負帯電粒子Bを白色とし、非帯電粒子Cを有彩色(例えばイエロー)とした。また、3粒子の移動について説明するため、図3(a)に示した素子を簡略化して示した図3(b)を素子の構造として、図5、7、9に示している。
The pixel 40 configured as described above selects a potential supply pattern to the common electrode 37, the first pixel electrode 351, and the second pixel electrode 352, and converts the positively charged particles A and the negatively charged particles B to 3 It can be unevenly distributed in the site | part corresponding to the electrode of any one of two electrodes. Thereby, the color in the filling part 26 visually recognized through the common electrode 37 and the cover part 24 can be changed.
Hereinafter, the white, black, and chromatic display operations of the pixel 40 will be described with reference to FIGS. 4, 6, and 8 are circuit diagrams of the pixel 40, and FIGS. 5, 7, and 9 are timing charts corresponding to FIGS. 4, 6, and 8, respectively. In this embodiment, as an example of the combination of the colors of the three particles A to C, the positively charged particles A are black, the negatively charged particles B are white, and the uncharged particles C are chromatic (for example, yellow). . In order to explain the movement of the three particles, FIG. 3, FIG. 7 and FIG. 9 show the device structure of FIG. 3B, which is a simplified illustration of the device shown in FIG.

(黒色表示)
画素40の黒色表示動作について、図4の回路図、図5のタイミングチャートを用いて説明する。図5においては、電源オン期間を(1)、画像データ入力期間を(2−a)、黒色表示期間を(3−a)及び(4−a)、電源オフ期間を(5)で示している。本実施形態では、画像データをラッチ回路70に記憶する期間(2−a)に相当する期間をデータ転送期間と、黒色表示期間(3−a)及び(4−a)の相当する期間を表示期間と称する。
図5には、走査線66の電位、ラッチ回路70のデータ出力端子N2の電位、第1の制御線91の電位、第2の制御線92の電位、第1の画素電極351の電位、第2の画素電極352の電位、及び共通電極37の電位VCOMと、を示している。なお、図5に示す具体的な電位(5V、15V、0V等)は、説明を分かりやすくするために例示したに過ぎず、本発明の技術範囲を限定するものではない。
(Black display)
The black display operation of the pixel 40 will be described with reference to the circuit diagram of FIG. 4 and the timing chart of FIG. In FIG. 5, the power-on period is represented by (1), the image data input period is represented by (2-a), the black display period is represented by (3-a) and (4-a), and the power-off period is represented by (5). Yes. In the present embodiment, a period corresponding to the period (2-a) for storing the image data in the latch circuit 70 is displayed as a data transfer period, and a period corresponding to the black display periods (3-a) and (4-a) is displayed. This is called a period.
In FIG. 5, the potential of the scanning line 66, the potential of the data output terminal N2 of the latch circuit 70, the potential of the first control line 91, the potential of the second control line 92, the potential of the first pixel electrode 351, 2 shows the potential of the second pixel electrode 352 and the potential VCOM of the common electrode 37. Note that the specific potentials (5V, 15V, 0V, etc.) shown in FIG. 5 are merely illustrated for easy understanding of the description, and do not limit the technical scope of the present invention.

図5に示す電源オン期間(1)以前においては、第1の制御線91、第2の制御線92、第1の画素電極351、第2の画素電極352、及び共通電極37は、いずれもHi−Z状態となっている。なお、画素40に接続される走査線66及び電源供給線(低電位電源線49、高電位電源線50)もHi−Z状態となっている。   Prior to the power-on period (1) shown in FIG. 5, the first control line 91, the second control line 92, the first pixel electrode 351, the second pixel electrode 352, and the common electrode 37 are all The state is Hi-Z. Note that the scanning line 66 and the power supply line (low potential power line 49, high potential power line 50) connected to the pixel 40 are also in the Hi-Z state.

電源オン期間(1)において、ラッチ回路70に対して、図1の共通電源変調回路64から、高電位電源線50を介しておよそ5Vの電位を供給し、低電位電源線49を介しておよそ0Vの電位を供給することで、ラッチ回路70を駆動させる。また、走査線駆動回路61は、走査線66の電位を0Vとする。なお、ラッチ回路70には、画像データがまだ入力されないので、データ出力端子N2の電位は0V、データ入出力端子N1の電位は5Vであるものとする。なお、データ出力端子N1及びN2の電位は、それぞれ0Vか5Vのいずれかで、互いに異なる電位となる。具体的には、出力端子N1が0Vの場合、出力端子N2は5Vとなる。ここで、出力端子N1,N2のうち高い方の電位をLVとする。   In the power-on period (1), the latch circuit 70 is supplied with a potential of about 5 V from the common power supply modulation circuit 64 of FIG. The latch circuit 70 is driven by supplying a potential of 0V. Further, the scanning line driving circuit 61 sets the potential of the scanning line 66 to 0V. Since no image data is yet input to the latch circuit 70, the potential of the data output terminal N2 is assumed to be 0V, and the potential of the data input / output terminal N1 is assumed to be 5V. The potentials of the data output terminals N1 and N2 are either 0V or 5V, and are different from each other. Specifically, when the output terminal N1 is 0V, the output terminal N2 is 5V. Here, the higher potential of the output terminals N1 and N2 is LV.

次に、データ転送期間(2−a)において、走査線駆動回路61は、走査線66の電位を(LV+α)とし、選択トランジスタ41をオンさせる。ここで、(LV+α)は、データ線駆動回路62がデータ線68を介してラッチ回路にHレベルの画像信号を転送する時に、ラッチ回路70を反転させやすくするための電位であり、ラッチ回路に接続された高電位電源線の電位より高い、およそ7Vの電位である。
ここでは、データ線駆動回路62は、図4に示すように、データ線68を介してラッチ回路にLレベルの画像信号(Low)を転送する。これにより、ラッチ回路70は、データ出力端子N2の電位を0Vから5Vへ、データ入出力端子N1の電位を5Vから0Vへと変化させる。なお、このとき、第1の制御線91、第2の制御線92、第1の画素電極351、第2の画素電極352、及び共通電極37は、いずれもHi−Z状態となっている。
Next, in the data transfer period (2-a), the scanning line driving circuit 61 sets the potential of the scanning line 66 to (LV + α) and turns on the selection transistor 41. Here, (LV + α) is a potential for facilitating inversion of the latch circuit 70 when the data line driving circuit 62 transfers an H level image signal to the latch circuit via the data line 68. The potential is approximately 7 V, which is higher than the potential of the connected high potential power supply line.
Here, as shown in FIG. 4, the data line driving circuit 62 transfers an L-level image signal (Low) to the latch circuit via the data line 68. Thereby, the latch circuit 70 changes the potential of the data output terminal N2 from 0V to 5V and the potential of the data input / output terminal N1 from 5V to 0V. At this time, the first control line 91, the second control line 92, the first pixel electrode 351, the second pixel electrode 352, and the common electrode 37 are all in the Hi-Z state.

また、ラッチ回路70は、接続される高電位電源線50及び低電位電源線49に電位が供給されている間、データ出力端子N2の電位及びデータ入出力端子N1の電位を維持するので、1つの色(ここでは黒色)を表示する際のデータ転送は1回で済ますことができる。そのため、画素スイッチング素子と、キャパシタとの組合せ(1T1C)で画素回路を構成する場合の様な複数回のデータ転送は不要となる。また、データ転送に伴う消費電流を削減できる。   The latch circuit 70 maintains the potential of the data output terminal N2 and the potential of the data input / output terminal N1 while the potential is supplied to the connected high potential power supply line 50 and low potential power supply line 49. Data transfer when displaying one color (here black) can be done only once. This eliminates the need for multiple data transfers as in the case where the pixel circuit is configured by a combination of the pixel switching element and the capacitor (1T1C). In addition, current consumption associated with data transfer can be reduced.

この時点で、Lレベルの画像信号が記憶されたラッチ回路70において、データ出力端子N2からは5VのHレベル信号、データ入出力端子N1からは0VのLレベル信号が出力されるため、第1のトランスミッションゲートTG1及び第2のトランスミッションゲートTG2のいずれもオン状態となる。しかし、第1の制御線91の電位、第2の制御線92は、いずれもHi−Z状態であるため、第1の画素電極351の電位、第2の画素電極352は、いずれもHi−Z状態である。つまり、データ転送期間では、電気泳動素子32は動作しない。   At this time, in the latch circuit 70 in which the L level image signal is stored, the data output terminal N2 outputs the 5V H level signal and the data input / output terminal N1 outputs the 0V L level signal. Both the transmission gate TG1 and the second transmission gate TG2 are turned on. However, since the potential of the first control line 91 and the second control line 92 are both in the Hi-Z state, the potential of the first pixel electrode 351 and the second pixel electrode 352 are both Hi−. Z state. That is, the electrophoretic element 32 does not operate during the data transfer period.

以上のデータ転送期間が終了すると、次に表示期間(3−a)に移行する。この表示期間(3−a)において、共通電源変調回路64は、ラッチ回路70に、高電位電源線50を介してハイレベル電位VHを、低電位電源線49を介してローレベル電位VLを供給する。ここで、ハイレベル電位VHは、画素40において表示を行う際に第1の画素電極351、第2の画素電極352の電位、及び共通電極37に供給される電位の最大電位であり、例えば図5においては15Vである。また、ローレベル電位VLは、画素40において表示を行う際に第1の画素電極351、第2の画素電極352の電位、及び共通電極37に供給される電位の最小電位であり、例えば図5においては0Vである。
これにより、続く表示期間(4−a)において、第1の制御線91または第2の制御線92にハイレベル電位VHを供給すれば、データ出力端子N2の電位はハイレベル電位VH、データ入出力端子N1の電位はローレベル電位VLであるので、第1のトランスミッションゲートTG1及び第2のトランスミッションゲートTG2は、第1の画素電極351及び第2の画素電極352の電位それぞれをハイレベル電位VHとすることができる。また、高電位電源線50の電位をデータ転送期間においては5Vと低い電位にしておき、データ表示期間にハイレベル電位VHへと昇圧することで、ラッチ回路70がデータを保持している期間におけるスタンバイ電流を低減できる。また、これによりデータ転送を低電圧で行うことができるので、消費電流を低減することができる。
When the above data transfer period ends, the display period (3-a) is started next. In the display period (3-a), the common power supply modulation circuit 64 supplies the latch circuit 70 with the high level potential VH through the high potential power supply line 50 and the low level potential VL through the low potential power supply line 49. To do. Here, the high level potential VH is the maximum potential of the potential of the first pixel electrode 351 and the second pixel electrode 352 and the potential supplied to the common electrode 37 when performing display in the pixel 40. For example, FIG. 5 is 15V. Further, the low level potential VL is the minimum potential of the potentials supplied to the first pixel electrode 351 and the second pixel electrode 352 and the common electrode 37 when display is performed in the pixel 40. For example, FIG. Is 0V.
Accordingly, if the high level potential VH is supplied to the first control line 91 or the second control line 92 in the subsequent display period (4-a), the potential of the data output terminal N2 is set to the high level potential VH, the data input. Since the potential of the output terminal N1 is the low level potential VL, the first transmission gate TG1 and the second transmission gate TG2 respectively set the potentials of the first pixel electrode 351 and the second pixel electrode 352 to the high level potential VH. It can be. Further, the potential of the high-potential power supply line 50 is set to a low potential of 5 V in the data transfer period, and is boosted to the high-level potential VH in the data display period, so that the latch circuit 70 holds the data in the period. Standby current can be reduced. In addition, since data transfer can be performed at a low voltage, current consumption can be reduced.

続いて、表示期間(4−a)において、共通電源変調回路64は、第1の制御線91、第2の制御線92、及び共通電極37に、黒色表示用の電位を供給する。具体的には、共通電源変調回路64は、図5に示すように、第1の制御線91及び第2の制御線92にハイレベル電位VH、共通電極37にはローレベル電位VLを供給する。
これにより、正帯電粒子Aは、ローレベル電位VLが供給された共通電極37に電気的に吸着されるようにして、共通電極37へ向かって泳動する。また、負帯電粒子Bは、ハイレベル電位VHが供給された第1の画素電極351及び第2の画素電極352に電気的に吸着されるようにして、両画素電極へ向かって泳動する。
その結果、図4右上に示すように、正帯電粒子Aが共通電極37に対応する部位に偏在するとともに、負帯電粒子Bが第1の画素電極351及び第2の画素電極352に対応する部位に偏在する。この状態では、図3(a)に示した蓋部24が正帯電粒子Aで覆われているため、表示色として黒色が視認される。なお、このような画素40では、3つの電極への電位供給を停止しても、正帯電粒子Aおよび負帯電粒子Bは、それぞれ、電位供給が停止される直前の状態を維持する特性を有している。つまり、黒色表示状態となった後、図5に示す電源オフ期間(5)に移行して電位供給を停止しても黒色表示状態を維持することができる。このことは、後に述べる白色表示状態、有彩色表示状態等についても同様である。
Subsequently, in the display period (4-a), the common power supply modulation circuit 64 supplies a black display potential to the first control line 91, the second control line 92, and the common electrode 37. Specifically, as shown in FIG. 5, the common power supply modulation circuit 64 supplies a high level potential VH to the first control line 91 and the second control line 92 and a low level potential VL to the common electrode 37. .
As a result, the positively charged particles A migrate toward the common electrode 37 so as to be electrically adsorbed by the common electrode 37 supplied with the low level potential VL. Further, the negatively charged particles B migrate toward the two pixel electrodes so as to be electrically adsorbed by the first pixel electrode 351 and the second pixel electrode 352 to which the high level potential VH is supplied.
As a result, as shown in the upper right of FIG. 4, the positively charged particles A are unevenly distributed in the portions corresponding to the common electrode 37, and the negatively charged particles B are portions corresponding to the first pixel electrode 351 and the second pixel electrode 352. Is unevenly distributed. In this state, since the lid portion 24 shown in FIG. 3A is covered with the positively charged particles A, black is visually recognized as the display color. In such a pixel 40, even if the potential supply to the three electrodes is stopped, the positively charged particles A and the negatively charged particles B have characteristics of maintaining the state immediately before the potential supply is stopped. doing. That is, after the black display state is reached, the black display state can be maintained even when the potential supply is stopped in the power-off period (5) shown in FIG. The same applies to a white display state, a chromatic color display state, and the like described later.

(白色表示)
次に、白色を表示する動作について、図6の回路図、図7のタイミングチャートを用いて説明する。なお、ラッチ回路70、第1のトランスミッションゲートTG1及び第2のトランスミッションゲートTG2の動作は、黒色表示の場合と同じ動作であるので、簡潔に説明し、異なる点について詳述する。
図7においては、図5に示したデータ転送期間(2−a)、表示期間(3−a)及び(4−a)を、それぞれ符号(2−b)、(3−b)及び(4−b)で示しているが、このうち、データ転送期間(2−b)及び表示期間(3−b)における画素40の動作は、黒色表示の場合と同じである。
すなわち、データ転送期間(2−b)において、データ線駆動回路62は、データ線68を介してラッチ回路70にLレベルの画像信号を転送する。ラッチ回路70はLレベルの画像信号を記憶し、データ出力端子N2から5VのHレベル信号を出力し、データ入出力端子N1から0VのLレベル信号を出力する。これにより、ラッチ回路70は、第1のトランスミッションゲートTG1及び第2のトランスミッションゲートTG2をオンさせる。また、表示期間(3−b)においては、ラッチ回路70は、データ出力端子N2の電位を5Vから15Vへ変化させ、データ入出力端子N1の電位を0Vのまま維持する。
(White display)
Next, the operation for displaying white will be described with reference to the circuit diagram of FIG. 6 and the timing chart of FIG. Note that the operations of the latch circuit 70, the first transmission gate TG1, and the second transmission gate TG2 are the same as those in the case of black display, and therefore will be briefly described and different points will be described in detail.
In FIG. 7, the data transfer period (2-a), the display periods (3-a) and (4-a) shown in FIG. 5 are denoted by reference numerals (2-b), (3-b) and (4), respectively. -B), the operation of the pixel 40 in the data transfer period (2-b) and the display period (3-b) is the same as in the case of black display.
That is, in the data transfer period (2-b), the data line driving circuit 62 transfers an L level image signal to the latch circuit 70 through the data line 68. The latch circuit 70 stores an L level image signal, outputs a 5V H level signal from the data output terminal N2, and outputs a 0V L level signal from the data input / output terminal N1. As a result, the latch circuit 70 turns on the first transmission gate TG1 and the second transmission gate TG2. In the display period (3-b), the latch circuit 70 changes the potential of the data output terminal N2 from 5V to 15V and maintains the potential of the data input / output terminal N1 at 0V.

表示期間(4−b)において、共通電源変調回路64は、第1の制御線91、第2の制御線92、及び共通電極37に、白色表示用の電位を供給する。具体的には、共通電源変調回路64は、図7に示すように、第1の制御線91及び第2の制御線92にローレベル電位VL、共通電極37にはハイレベル電位VHを供給する。
これにより、負帯電粒子Bは、ハイレベル電位VHが供給された共通電極37に電気的に吸着されるようにして、共通電極37へ向かって泳動する。また、正帯電粒子Aは、ローレベル電位VLが供給された第1の画素電極351及び第2の画素電極352に電気的に吸着されるようにして、両画素電極へ向かって泳動する。
その結果、図6右上に示すように、負帯電粒子Bが共通電極37に対応する部位に偏在するとともに、正帯電粒子Aが第1の画素電極351及び第2の画素電極352に対応する部位に偏在する。この状態では、図3(a)に示した蓋部24が負帯電粒子Bで覆われているため、表示色として白色が視認される。
In the display period (4-b), the common power supply modulation circuit 64 supplies a white display potential to the first control line 91, the second control line 92, and the common electrode 37. Specifically, the common power supply modulation circuit 64 supplies a low level potential VL to the first control line 91 and the second control line 92 and a high level potential VH to the common electrode 37, as shown in FIG. .
As a result, the negatively charged particles B migrate toward the common electrode 37 so as to be electrically adsorbed by the common electrode 37 supplied with the high level potential VH. Further, the positively charged particles A migrate toward the two pixel electrodes so as to be electrically adsorbed by the first pixel electrode 351 and the second pixel electrode 352 supplied with the low level potential VL.
As a result, as shown in the upper right of FIG. 6, the negatively charged particles B are unevenly distributed in the part corresponding to the common electrode 37 and the positively charged particles A are parts corresponding to the first pixel electrode 351 and the second pixel electrode 352. Is unevenly distributed. In this state, since the lid portion 24 shown in FIG. 3A is covered with the negatively charged particles B, white is visually recognized as the display color.

(有彩色表示)
次に、有彩色を表示する動作について、図8の回路図、図9のタイミングチャートを用いて説明する。なお、ラッチ回路70、第1のトランスミッションゲートTG1及び第2のトランスミッションゲートTG2の動作は、上述した黒色表示及び白色表示の場合と同じ動作であるので、簡潔に説明し、異なる点について詳述する。
図9においては、図5に示したデータ転送期間(2−a)、表示期間(3−a)及び(4−a)を、それぞれ符号(2−c)、(3−c)及び(4−c)で示しているが、このうち、データ転送期間(2−c)及び表示期間(3−c)における画素40の動作は、黒色表示の場合と同じである。
すなわち、データ転送期間(2−c)において、データ線駆動回路62は、データ線68を介してラッチ回路70にLレベルの画像信号を転送する。ラッチ回路70はLレベルの画像信号を記憶し、データ出力端子N2から5VのHレベル信号を出力し、データ入出力端子N1から0VのLレベル信号を出力する。これにより、ラッチ回路70は、第1のトランスミッションゲートTG1及び第2のトランスミッションゲートTG2をオンさせる。また、表示期間(3−c)においては、ラッチ回路70はデータ出力端子N2の電位を5Vから15Vへ変化させ、データ入出力端子N1の電位を0Vのまま維持する。
(Chromatic display)
Next, the operation for displaying chromatic colors will be described with reference to the circuit diagram of FIG. 8 and the timing chart of FIG. Note that the operations of the latch circuit 70, the first transmission gate TG1, and the second transmission gate TG2 are the same as those in the case of the black display and the white display described above. .
In FIG. 9, the data transfer period (2-a), the display periods (3-a) and (4-a) shown in FIG. 5 are denoted by reference numerals (2-c), (3-c) and (4), respectively. -C), the operation of the pixel 40 in the data transfer period (2-c) and the display period (3-c) is the same as that in the case of black display.
That is, in the data transfer period (2-c), the data line driving circuit 62 transfers an L level image signal to the latch circuit 70 via the data line 68. The latch circuit 70 stores an L level image signal, outputs a 5V H level signal from the data output terminal N2, and outputs a 0V L level signal from the data input / output terminal N1. As a result, the latch circuit 70 turns on the first transmission gate TG1 and the second transmission gate TG2. In the display period (3-c), the latch circuit 70 changes the potential of the data output terminal N2 from 5V to 15V and maintains the potential of the data input / output terminal N1 at 0V.

表示期間(4−c)において、共通電源変調回路64は、第1の制御線91、第2の制御線92、及び共通電極37に、有彩色用の電位を供給する。具体的には、共通電源変調回路64は、図9に示すように、第1の制御線91にハイレベル電位VH,第2の制御線92にローレベル電位VL、共通電極37に7V(中間電位VM)を供給する。なお、中間電位VMは、図8に示すようにローレベル電位VLとハイレベル電位VHとの中間の電位であり、ここではハイレベル電位VH(15V)とローレベル電位VL(0V)のほぼ中間である電位7Vとしている。つまり、共通電極37に中間電位VMを供給して、共通電極37側へ、いずれの帯電粒子も泳動しないようにしている。なお、共通電源変調回路64は、共通電極配線55を介して共通電極37を、Hi−Z状態としてもよい。なぜなら、第1の画素電極351と第2の画素電極352の間で電界を発生させれば、正帯電粒子Aと負帯電粒子Bのいずれかを一方の電極へ、他を他方の電極に泳動させることができるからである。   In the display period (4-c), the common power supply modulation circuit 64 supplies a chromatic color potential to the first control line 91, the second control line 92, and the common electrode 37. Specifically, as shown in FIG. 9, the common power supply modulation circuit 64 has a high level potential VH for the first control line 91, a low level potential VL for the second control line 92, and 7V (intermediate for the common electrode 37). Potential VM). Note that the intermediate potential VM is an intermediate potential between the low level potential VL and the high level potential VH, as shown in FIG. 8, and here, approximately between the high level potential VH (15 V) and the low level potential VL (0 V). The potential is 7V. That is, an intermediate potential VM is supplied to the common electrode 37 so that no charged particles migrate to the common electrode 37 side. The common power supply modulation circuit 64 may place the common electrode 37 in the Hi-Z state via the common electrode wiring 55. This is because if an electric field is generated between the first pixel electrode 351 and the second pixel electrode 352, one of the positively charged particles A and the negatively charged particles B migrates to one electrode and the other to the other electrode. It is because it can be made.

これにより、正帯電粒子Aは、ローレベル電位VLが供給された第2の画素電極352に電気的に吸着されるようにして、第2の画素電極352へ向かって泳動する。また、負帯電粒子Bは、ハイレベル電位VHが供給された第1の画素電極351に電気的に吸着されるようにして、第1の画素電極351へ向かって泳動する。
その結果、図8に示すように、正帯電粒子Aが第2の画素電極352に対応する部位に偏在するとともに、負帯電粒子Bが第1の画素電極351に対応する部位に偏在する。すなわち、正帯電粒子A及び負帯電粒子Bが、共に図3(a)に示した充填部26の下面に偏在する。
一方、非帯電粒子Cは、前述したように、3つの電極間に電位差が生じているか否かに
関わらず、分散媒25中に分散しているため、この状態では、分散媒25中に分散する非帯電粒子Cが光を吸収・反射し、表示色として有彩色が蓋部24を介して視認される。
As a result, the positively charged particles A migrate toward the second pixel electrode 352 so as to be electrically adsorbed by the second pixel electrode 352 supplied with the low level potential VL. Further, the negatively charged particles B migrate toward the first pixel electrode 351 so as to be electrically adsorbed to the first pixel electrode 351 supplied with the high level potential VH.
As a result, as shown in FIG. 8, the positively charged particles A are unevenly distributed in the portion corresponding to the second pixel electrode 352, and the negatively charged particles B are unevenly distributed in the portion corresponding to the first pixel electrode 351. That is, both the positively charged particles A and the negatively charged particles B are unevenly distributed on the lower surface of the filling portion 26 shown in FIG.
On the other hand, as described above, the uncharged particles C are dispersed in the dispersion medium 25 regardless of whether or not a potential difference is generated between the three electrodes. The non-charged particles C that absorb and reflect light, and a chromatic color as a display color is visually recognized through the lid 24.

(色表示を変更しない場合の動作)
以上、画素40における、黒色表示、白色表示および有彩色表示の各動作について、それぞれ詳細に説明したが、画素40における色の表示を変えない場合の動作について、次に説明する。この動作は、画素40の画素回路の構成が、色の表示を変えたい画素にのみ、データ線駆動回路62からLレベルの画像信号を転送する構成をとっているため可能となるものである。
図10は、画素40の回路図であり、図11は、図10に対応するタイミングチャート図である。図11において、電源オン期間(1)、電源オフ期間(5)における動作は、上述の黒色表示等の色表示における動作と同じであるので説明を省略し、データ転送期間(2−d)、表示期間(3−d)及び(4−d)における動作について詳述する。
(Operation when color display is not changed)
The operations of black display, white display, and chromatic color display in the pixel 40 have been described in detail above. The operation when the color display in the pixel 40 is not changed will be described next. This operation is possible because the pixel circuit configuration of the pixel 40 is configured to transfer an L-level image signal from the data line driving circuit 62 only to the pixel whose color display is to be changed.
FIG. 10 is a circuit diagram of the pixel 40, and FIG. 11 is a timing chart corresponding to FIG. In FIG. 11, the operations in the power-on period (1) and the power-off period (5) are the same as the operations in the color display such as the black display described above, so the description is omitted, and the data transfer period (2-d), The operation in the display periods (3-d) and (4-d) will be described in detail.

データ転送期間(2−d)において、走査線駆動回路61は、走査線66の電位を(LV+α)とし、選択トランジスタ41をオンさせる。データ線駆動回路62は、上述の黒色表示等の場合と異なり、図10に示すように、データ線68を介してラッチ回路にHレベルの画像信号(High)を転送する。これにより、Hレベルの画像信号が記憶されたラッチ回路70のデータ出力端子N2からは0VのLレベル信号が、データ入出力端子N1からは5VのHレベル信号が出力されるため、第1のトランスミッションゲートTG1及び第2のトランスミッションゲートTG2は、いずれもオフ状態となる。   In the data transfer period (2-d), the scanning line driving circuit 61 sets the potential of the scanning line 66 to (LV + α) and turns on the selection transistor 41. The data line driving circuit 62 transfers an H level image signal (High) to the latch circuit via the data line 68, as shown in FIG. As a result, an L level signal of 0V is output from the data output terminal N2 of the latch circuit 70 in which an image signal of the H level is stored, and an H level signal of 5V is output from the data input / output terminal N1. Both the transmission gate TG1 and the second transmission gate TG2 are turned off.

続く表示期間(3−d)において、共通電源変調回路64は、高電位電源線50を介してラッチ回路に、ハイレベル電位VHを供給するが、ラッチ回路70はHレベルの画像信号を記憶しているので、データ出力端子N2の電位は0Vのまま維持され、データ入出力端子N1の電位は5Vから15Vへ変化する。すなわち、第1のトランスミッションゲートTG1及び第2のトランスミッションゲートTG2のいずれにおいても、オフ状態が維持される。
これにより、続く表示期間(4−d)において、第1の制御線91または第2の制御線92にいかなる電位が供給されようとも、第1の画素電極351及び第2の画素電極352はHi−Z状態にある。
In the subsequent display period (3-d), the common power supply modulation circuit 64 supplies the high-level potential VH to the latch circuit via the high-potential power supply line 50, but the latch circuit 70 stores the H-level image signal. Therefore, the potential of the data output terminal N2 is maintained at 0V, and the potential of the data input / output terminal N1 changes from 5V to 15V. That is, the off state is maintained in both the first transmission gate TG1 and the second transmission gate TG2.
Accordingly, in the subsequent display period (4-d), the first pixel electrode 351 and the second pixel electrode 352 are Hi regardless of what potential is supplied to the first control line 91 or the second control line 92. -Z state.

続いて、表示期間(4−d)において、共通電源変調回路64は、第1の制御線91、第2の制御線92、及び共通電極37に、例えば有彩色表示用の電位(図9と同じ供給電位)を供給する。しかし、上述の通り、第1のトランスミッションゲートTG1及び第2のトランスミッションゲートTG2は、オフしている。
そのため、第1の画素電極351、第2の画素電極352及び共通電極37のうちの、任意の2電極間には電界は発生しないので、正帯電粒子A及び負帯電粒子Bは、いずれの電極に向かっても泳動せず、以前の状態を維持することになる。ここで、以前の状態とは、例えば図3(a)に示した粒子A〜Cの状態である。つまり、Hレベルの画像信号をラッチしたラッチ回路70を有する画素40は、図10右上に示すように粒子の状態は変化しない。
なお、以前の粒子の状態が図4に示した状態であれば、すなわち、黒色表示における粒子の状態であれば、当該画素における黒色表示は維持される。また、以前の粒子の状態が図6に示した状態であれば、すなわち、白色表示における粒子の状態であれば、当該画素における白色表示は維持される。また、以前の粒子の状態が図8に示した状態であれば、すなわち、有彩色表示における粒子の状態であれば、当該画素における有彩色表示は維持される。このように、画素40におけるラッチ回路70が、Hレベルの画像信号を記憶した場合、以前の表示状態が維持されることとなる。
Subsequently, in the display period (4-d), the common power supply modulation circuit 64 applies, for example, a chromatic display potential (see FIG. 9) to the first control line 91, the second control line 92, and the common electrode 37. Supply the same supply potential). However, as described above, the first transmission gate TG1 and the second transmission gate TG2 are off.
Therefore, since no electric field is generated between any two of the first pixel electrode 351, the second pixel electrode 352, and the common electrode 37, the positively charged particles A and the negatively charged particles B It will not migrate even towards, and will maintain the previous state. Here, the previous state is, for example, the state of the particles A to C shown in FIG. That is, the particle state of the pixel 40 having the latch circuit 70 that latches the H-level image signal does not change as shown in the upper right of FIG.
If the previous particle state is the state shown in FIG. 4, that is, if the particle state is in a black display, the black display in the pixel is maintained. Further, if the previous particle state is the state shown in FIG. 6, that is, if the particle state is in the white display, the white display in the pixel is maintained. If the previous particle state is the state shown in FIG. 8, that is, the particle state in the chromatic display, the chromatic display in the pixel is maintained. As described above, when the latch circuit 70 in the pixel 40 stores the H-level image signal, the previous display state is maintained.

(複数の色調から形成されている画像表示)
次に、以上の各画素40の基本的動作を踏まえて、電気泳動表示装置100において複数の色調から形成されている画像表示を行う場合の動作について説明する。
以下では、1画面分が白、黒、有彩色の3色から形成された画像表示を行う場合を例示して、図12を用いて説明する。
図12は、表示動作を説明するためのフローチャートである。なお、図12に示すステップ1〜11において併記されているカッコ内の記号1、2−a、3−a、…等は、図5、図7、図9の説明に用いた記号と同一である。
(Image display formed from multiple colors)
Next, based on the basic operation of each pixel 40 described above, an operation in the case of displaying an image formed from a plurality of color tones in the electrophoretic display device 100 will be described.
Hereinafter, a case where an image display in which one screen is formed of three colors of white, black, and chromatic is performed will be described with reference to FIG.
FIG. 12 is a flowchart for explaining the display operation. In addition, the symbols 1, 2-a, 3-a,... In the parentheses shown in Steps 1 to 11 shown in FIG. 12 are the same as the symbols used in the description of FIGS. is there.

まず、ステップ1において、画素40を駆動する回路である走査線駆動回路61、データ線駆動回路62、コントローラ63、共通電源変調回路64の電源をオンする。共通電源変調回路64は、コントローラ63の制御の下、全画素40へ、高電位電源線50を介して5Vの電位を供給し、低電位電源線49を介して0Vの電位を供給することで、全画素40のラッチ回路70を駆動させる。また、走査線駆動回路61は、コントローラ63の制御の下、全画素に接続されている走査線66の電位を0Vとする。なお、ラッチ回路70には、画像データがまだ入力されないので、各画素におけるデータ出力端子N2の電位は0Vであるものとする。また、粒子の状態は、図10右上に示した粒子の状態にあるものとする。   First, in step 1, the scanning line drive circuit 61, the data line drive circuit 62, the controller 63, and the common power supply modulation circuit 64 that are circuits for driving the pixels 40 are turned on. The common power supply modulation circuit 64 supplies a potential of 5 V to all the pixels 40 through the high potential power supply line 50 and a potential of 0 V through the low potential power supply line 49 under the control of the controller 63. The latch circuits 70 of all the pixels 40 are driven. Further, the scanning line driving circuit 61 sets the potential of the scanning line 66 connected to all the pixels to 0 V under the control of the controller 63. Note that since no image data is yet input to the latch circuit 70, the potential of the data output terminal N2 in each pixel is assumed to be 0V. The state of the particles is assumed to be in the state of particles shown in the upper right of FIG.

ステップ2において、走査線駆動回路61は、コントローラ63の制御の下、1行目からm行目までの走査線66を順次選択し、各画素40に形成された選択トランジスタ41のオンタイミングを規定する選択信号を、選択した走査線66を介して各画素40に供給する。また、データ線駆動回路62は、コントローラ63の制御の下、各画素40の各々に対応する1ビットの画像データを規定する画像信号を、1列目からn列目までのデータ線68を介して、各画素40に供給する。
このステップ1において、データ線駆動回路62は、黒色に変化させたい画素40にのみLレベルの画像信号を供給し、白色に変化させたい画素及び有彩色に変化させたい画素40にはHレベルの画像信号を供給する。
In step 2, the scanning line driving circuit 61 sequentially selects the scanning lines 66 from the first row to the m-th row under the control of the controller 63, and defines the ON timing of the selection transistor 41 formed in each pixel 40. The selection signal to be supplied is supplied to each pixel 40 through the selected scanning line 66. Further, the data line driving circuit 62 transmits an image signal defining 1-bit image data corresponding to each of the pixels 40 via the data lines 68 from the first column to the n-th column under the control of the controller 63. And supplied to each pixel 40.
In this step 1, the data line driving circuit 62 supplies the L level image signal only to the pixel 40 to be changed to black, and the H level is applied to the pixel to be changed to white and the pixel 40 to be changed to chromatic color. Supply image signals.

これにより、黒色表示を行いたい画素40のラッチ回路70にLレベルの画像信号がラッチされるとともに、ラッチ回路70のデータ出力端子N2の電位はHレベル、データ入出力端子N1の電位はLレベルとなる。すなわち、黒色表示を行いたい画素40の第1のトランスミッションゲートTG1及び第2のトランスミッションゲートTG2がオンし、第1の制御線91と第1の画素電極351、第2の制御線92と第2の画素電極352がそれぞれ接続される。
一方、白色表示を行いたい画素40及び有彩色表示を行いたい画素40のラッチ回路70には、Hレベルの画像信号がラッチされるので、ラッチ回路70のデータ出力端子N2はLレベル、データ入出力端子N1の電位はHレベルとなる。すなわち、白色表示を行いたい画素40及び有彩色表示を行いたい画素40において、第1の制御線91と第1の画素電極351、第2の制御線92と第2の画素電極352は接続されない。
As a result, the L level image signal is latched in the latch circuit 70 of the pixel 40 to be displayed in black, the potential of the data output terminal N2 of the latch circuit 70 is H level, and the potential of the data input / output terminal N1 is L level. It becomes. That is, the first transmission gate TG1 and the second transmission gate TG2 of the pixel 40 to be displayed in black are turned on, and the first control line 91, the first pixel electrode 351, the second control line 92, and the second transmission line TG2 are turned on. The pixel electrodes 352 are connected to each other.
On the other hand, since the H level image signal is latched in the latch circuit 70 of the pixel 40 for which white display is desired and the pixel 40 for which chromatic color display is desired, the data output terminal N2 of the latch circuit 70 is at the L level and the data input. The potential of the output terminal N1 becomes H level. That is, the first control line 91 and the first pixel electrode 351, and the second control line 92 and the second pixel electrode 352 are not connected in the pixel 40 that wants to perform white display and the pixel 40 that wants to perform chromatic color display. .

ステップ3において、共通電源変調回路64は、コントローラ63の制御の下、高電位電源線50を介して各画素40ラッチ回路70に15Vの電位を供給する。このとき、黒色表示を行いたい画素40のラッチ回路70のデータ出力端子N2の電位が15Vとなり、データ入出力端子N1の電位は0Vとなる。一方、白色表示を行いたい画素40及び有彩色表示を行いたい画素40のデータ出力端子N2の電位は0Vのまま、データ入出力端子N1の電位が15Vとなる。   In step 3, the common power supply modulation circuit 64 supplies a potential of 15 V to each pixel 40 latch circuit 70 via the high potential power supply line 50 under the control of the controller 63. At this time, the potential of the data output terminal N2 of the latch circuit 70 of the pixel 40 to be displayed in black is 15V, and the potential of the data input / output terminal N1 is 0V. On the other hand, the potential of the data output terminal N2 of the pixel 40 desired to perform white display and the pixel 40 desired to perform chromatic display remains 0V, and the potential of the data input / output terminal N1 becomes 15V.

ステップ4において、共通電源変調回路64は、コントローラ63の制御の下、第1の制御線91、第2の制御線92、及び共通電極37に、黒色表示用の電位を供給する。具体的には、共通電源変調回路64は、黒色表示の表示期間(4−a)で説明したように、第1の制御線91及び第2の制御線92にハイレベル電位VH、共通電極37にはローレベル電位VLを供給する。
これにより、黒色表示を行いたい画素40においては、図4右上に示したように、正帯電粒子Aが共通電極37に対応する部位に偏在するとともに、負帯電粒子Bが第1の画素電極351及び第2の画素電極352に対応する部位に偏在する。
一方、白色表示を行いたい画素40及び有彩色表示を行いたい画素40においては、第1の画素電極351及び第2の画素電極352に電位が供給されず、図10右上に示したように、正帯電粒子A及び負帯電粒子Bは泳動しない。
In step 4, the common power supply modulation circuit 64 supplies a black display potential to the first control line 91, the second control line 92, and the common electrode 37 under the control of the controller 63. Specifically, as described in the black display period (4-a), the common power supply modulation circuit 64 applies the high level potential VH to the first control line 91 and the second control line 92, and the common electrode 37. Is supplied with a low level potential VL.
As a result, in the pixel 40 where black display is desired, as shown in the upper right of FIG. And unevenly distributed in a portion corresponding to the second pixel electrode 352.
On the other hand, in the pixel 40 for which white display is desired and the pixel 40 for which chromatic color display is desired, no potential is supplied to the first pixel electrode 351 and the second pixel electrode 352, and as shown in the upper right of FIG. The positively charged particles A and the negatively charged particles B do not migrate.

続くステップ5において、データ線駆動回路62は、白色に変化させたい画素40にのみLレベルの画像信号を供給し、ステップ4において黒色に変化させた画素40及び有彩色に変化させたい画素40には、Hレベルの画像信号を供給する。なお、データ転送に先立って、ラッチ回路70の高電位側電位は、共通電源変調回路64により5Vに戻されているものとする。
これにより、白色表示を行いたい画素40において、第1の制御線91と第1の画素電極351、第2の制御線92と第2の画素電極352がそれぞれ接続される。
一方、黒色表示を行った画素40及び有彩色表示を行いたい画素40のラッチ回路70において、第1の制御線91と第1の画素電極351、第2の制御線92と第2の画素電極352は接続されない。
In subsequent step 5, the data line driving circuit 62 supplies an L level image signal only to the pixel 40 desired to be changed to white, and to the pixel 40 changed to black and the pixel 40 desired to be changed to chromatic color in step 4. Supplies an H level image signal. It is assumed that the high potential side potential of the latch circuit 70 is returned to 5 V by the common power supply modulation circuit 64 prior to data transfer.
As a result, in the pixel 40 where white display is desired, the first control line 91 and the first pixel electrode 351 are connected, and the second control line 92 and the second pixel electrode 352 are connected.
On the other hand, in the latch circuit 70 of the pixel 40 that has performed black display and the pixel 40 that is to perform chromatic color display, the first control line 91 and the first pixel electrode 351, the second control line 92, and the second pixel electrode. 352 is not connected.

ステップ6において、共通電源変調回路64は、ステップ6と同様に、コントローラ63の制御の下、高電位電源線50を介して各画素40ラッチ回路70に15Vの電位を供給する。このとき、白色表示を行いたい画素40のラッチ回路70のデータ出力端子N2の電位が15Vとなり、データ入出力端子N1の電位は0Vとなる。一方、黒色表示を行った画素40及び有彩色表示を行いたい画素40のデータ出力端子N2の電位は0Vのまま、データ入出力端子N1の電位が15Vとなる。   In step 6, the common power supply modulation circuit 64 supplies a potential of 15 V to each pixel 40 latch circuit 70 through the high potential power supply line 50 under the control of the controller 63 as in step 6. At this time, the potential of the data output terminal N2 of the latch circuit 70 of the pixel 40 to be displayed in white is 15V, and the potential of the data input / output terminal N1 is 0V. On the other hand, the potential of the data output terminal N2 of the pixel 40 that has performed black display and the pixel 40 that is to perform chromatic display remains 0V, and the potential of the data input / output terminal N1 is 15V.

続くステップ7において、共通電源変調回路64は、コントローラ63の制御の下、第1の制御線91、第2の制御線92、及び共通電極37に、白色表示用の電位を供給する。具体的には、共通電源変調回路64は、白色表示の表示期間(4−b)で説明したように、第1の制御線91及び第2の制御線92にローレベル電位VL、共通電極37にハイレベル電位VHを供給する。
これにより、白色表示を行いたい画素40においては、図6右上に示したように、負帯電粒子Bが共通電極37に対応する部位に偏在するとともに、正帯電粒子Aが第1の画素電極351及び第2の画素電極352に対応する部位に偏在する。
一方、黒色表示を行った画素40においては、第1の画素電極351及び第2の画素電極352に電位が供給されず、図4右上に示すように黒色表示が継続される。また、有彩色表示を行いたい画素40においても、第1の画素電極351及び第2の画素電極352に電位が供給されず、図10右上に示したように、正帯電粒子A及び負帯電粒子Bは泳動しない。
In subsequent step 7, the common power supply modulation circuit 64 supplies the white display potential to the first control line 91, the second control line 92, and the common electrode 37 under the control of the controller 63. Specifically, as described in the white display period (4-b), the common power supply modulation circuit 64 applies the low level potential VL and the common electrode 37 to the first control line 91 and the second control line 92. Is supplied with a high level potential VH.
As a result, in the pixel 40 where white display is desired, as shown in the upper right of FIG. 6, the negatively charged particles B are unevenly distributed in the portion corresponding to the common electrode 37, and the positively charged particles A are the first pixel electrode 351. And unevenly distributed in a portion corresponding to the second pixel electrode 352.
On the other hand, in the pixel 40 that has performed black display, no potential is supplied to the first pixel electrode 351 and the second pixel electrode 352, and black display is continued as shown in the upper right of FIG. Further, even in the pixel 40 that is desired to perform chromatic color display, no potential is supplied to the first pixel electrode 351 and the second pixel electrode 352, and as shown in the upper right of FIG. B does not migrate.

ステップ8において、データ線駆動回路62は、有彩色に変化させたい画素40にのみLレベルの画像信号を供給し、ステップ4において黒色に変化させた画素40及びステップ7において白色に変化させた画素40には、Hレベルの画像信号を供給する。なお、データ転送に先立って、ラッチ回路70の高電位側電位は、共通電源変調回路64により5Vに戻されているものとする。
これにより、有彩色表示を行いたい画素40において、第1の制御線91と第1の画素電極351、第2の制御線92と第2の画素電極352がそれぞれ接続される。
一方、黒色に変化させた画素40及びステップ5において白色に変化させた画素40のラッチ回路70において、第1の制御線91と第1の画素電極351、第2の制御線92と第2の画素電極352は接続されない。
In step 8, the data line driving circuit 62 supplies the L level image signal only to the pixel 40 to be changed to chromatic color, and the pixel 40 changed to black in step 4 and the pixel changed to white in step 7. 40 is supplied with an H level image signal. It is assumed that the high potential side potential of the latch circuit 70 is returned to 5 V by the common power supply modulation circuit 64 prior to data transfer.
As a result, in the pixel 40 where chromatic color display is desired, the first control line 91 and the first pixel electrode 351 are connected, and the second control line 92 and the second pixel electrode 352 are connected.
On the other hand, in the pixel 40 changed to black and the latch circuit 70 of the pixel 40 changed to white in Step 5, the first control line 91, the first pixel electrode 351, the second control line 92, and the second The pixel electrode 352 is not connected.

ステップ9において、共通電源変調回路64は、ステップ6と同様に、コントローラ63の制御の下、高電位電源線50を介して各画素40ラッチ回路70に15Vの電位を供給する。このとき、有彩色表示を行いたい画素40のラッチ回路70のデータ出力端子N2の電位が15Vとなり、データ入出力端子N1の電位が0Vとなる。一方、黒色に変化させた画素40及びステップ5において白色に変化させた画素40のデータ出力端子N2の電位は0Vのまま、データ入出力端子N1の電位が15Vとなる。   In step 9, the common power supply modulation circuit 64 supplies a potential of 15 V to each pixel 40 latch circuit 70 through the high potential power supply line 50 under the control of the controller 63 as in step 6. At this time, the potential of the data output terminal N2 of the latch circuit 70 of the pixel 40 on which chromatic color display is desired is 15V, and the potential of the data input / output terminal N1 is 0V. On the other hand, the potential of the data output terminal N2 of the pixel 40 changed to black and the data output terminal N2 of the pixel 40 changed to white in step 5 remains 15V.

続くステップ10において、共通電源変調回路64は、コントローラ63の制御の下、第1の制御線91、第2の制御線92、及び共通電極37に、有彩色表示用の電位を供給する。具体的には、共通電源変調回路64は、有彩色表示の表示期間(4−c)で説明したように、第1の制御線91にハイレベル電位VH、第2の制御線92にローレベル電位VL、共通電極37に中間電位VMを供給する。
これにより、有彩色表示を行いたい画素40においては、図8右上に示したように、負帯電粒子Bが第1の画素電極351に対応する部位に偏在するとともに、正帯電粒子Aが第2の画素電極352に対応する部位に偏在する。
一方、ステップ4で黒色に変化させた画素40においては、第1の画素電極351及び第2の画素電極352に電位が供給されず、図4右上に示すように黒色表示が継続される。また、ステップ76で白色に変化させた画素40においても、第1の画素電極351及び第2の画素電極352に電位が供給されず、図6右上に示すように白色表示が継続される。
In subsequent step 10, the common power supply modulation circuit 64 supplies a chromatic color display potential to the first control line 91, the second control line 92, and the common electrode 37 under the control of the controller 63. Specifically, as described in the display period (4-c) of the chromatic color display, the common power supply modulation circuit 64 sets the first control line 91 to the high level potential VH and the second control line 92 to the low level. An intermediate potential VM is supplied to the potential VL and the common electrode 37.
As a result, in the pixel 40 for which chromatic color display is desired, the negatively charged particles B are unevenly distributed in the portion corresponding to the first pixel electrode 351 and the positively charged particles A are the second as shown in the upper right of FIG. It is unevenly distributed in a part corresponding to the pixel electrode 352.
On the other hand, in the pixel 40 changed to black in Step 4, no potential is supplied to the first pixel electrode 351 and the second pixel electrode 352, and black display is continued as shown in the upper right of FIG. Also, in the pixel 40 changed to white in step 76, the potential is not supplied to the first pixel electrode 351 and the second pixel electrode 352, and the white display is continued as shown in the upper right of FIG.

最後に、ステップ11において、ステップ1において電源をオンした各回路の電源をオフする。
以上のように、白、黒、有彩色の各表示において、データ転送期間において、表示させたい画素にのみLレベルの画像信号を転送し、ラッチ回路70にLレベルの画像信号を記憶させる。そして、続く表示期間において、第1の制御信号及び第2の制御信号により、各色ごとに第1の画素電極及び第2の画素電極に、その色の表示を示す電位を供給する構成としている。
これによって、3粒子系の電気泳動表示素子をマトリクス配置した電気泳動表示装置を提供することが可能となる。また、データ転送は表示させたい色の数である3回にできるので、データ転送における消費電流を低減でき、データ転送に要する時間を短縮できる電気泳動表示装置を提供することが可能となる。
Finally, in step 11, the power of each circuit that was turned on in step 1 is turned off.
As described above, in each display of white, black, and chromatic colors, the L level image signal is transferred only to the pixel to be displayed and the L level image signal is stored in the latch circuit 70 in the data transfer period. In the subsequent display period, a potential indicating display of the color is supplied to the first pixel electrode and the second pixel electrode for each color by the first control signal and the second control signal.
This makes it possible to provide an electrophoretic display device in which three-particle electrophoretic display elements are arranged in a matrix. In addition, since data transfer can be performed three times, which is the number of colors desired to be displayed, it is possible to provide an electrophoretic display device that can reduce current consumption in data transfer and shorten the time required for data transfer.

(部分駆動)
また、各画素40における表示動作、及び電気泳動表示装置100における表示動作において説明したように、画素40が備える画素回路においてはLレベルの画像信号(画像データ)を転送した画素40でのみ色調が切り替わる構成となっている。
そのため、全画素40におけるいくつかの画素40を、部分的に表示を切り替える所謂部分駆動にも対応することが可能である。
つまり、第1のデータ転送(上記ステップ2)においては、表示を切替え、かつ黒を表示したい画素40にのみLレベルの画像信号を転送し、黒色表示に切替える。このとき、表示を切替えない画素40と、ステップ7及びステップ10において白色か有彩色に表示を切り替えたい画素40の第1の画素電極351及び第2の画素電極352は、Hi−Z状態となるので、表示が切り替わらない。同様にステップ7及びステップ10においても、表示を切替えない画素40に対しては、Hレベルの画像信号を転送する。このように、3回のデータ転送において、いずれもHレベルの画像信号を転送した画素40の表示は切り替わらず、以前の表示を維持する部分駆動を行うことができる。
(Partial drive)
In addition, as described in the display operation in each pixel 40 and the display operation in the electrophoretic display device 100, in the pixel circuit included in the pixel 40, the color tone is changed only in the pixel 40 to which the L-level image signal (image data) is transferred. It has a configuration that switches.
Therefore, it is possible to cope with so-called partial driving in which some of the pixels 40 in all the pixels 40 are partially switched in display.
That is, in the first data transfer (step 2 above), the display is switched and the L-level image signal is transferred only to the pixel 40 where black is desired to be displayed, and the display is switched to black display. At this time, the pixel 40 whose display is not switched and the first pixel electrode 351 and the second pixel electrode 352 of the pixel 40 whose display is to be switched to white or chromatic color in Step 7 and Step 10 are in the Hi-Z state. So the display does not switch. Similarly, in Step 7 and Step 10, an H level image signal is transferred to the pixel 40 whose display is not switched. In this manner, in the three data transfers, the display of the pixels 40 to which the image signal of H level has been transferred is not switched, and partial driving that maintains the previous display can be performed.

(明度調整)
また、上記説明において、第1の制御線91、第2の制御線92に供給する電位は、自由に、例えば、共通電極37と同電位とすることもできる。また、第1の制御線91、第2の制御線92をHi−Z状態とすることもできる。これにより、上記ステップ10における有彩色表示において、明度調整を行うことができる。この明度調整について、図13を用いて説明する。上記ステップ10において説明したように、ステップ10において、共通電源変調回路64は、第1の制御線91にハイレベル電位VH、第2の制御線92にローレベル電位VL、共通電極37に中間電位VMを供給する。これにより、有彩色を表示する画素40は、図8右上の粒子の状態となる。
この状態において、例えば、図13に示すように、第1の制御線91に供給する電位をローレベル電位VL、第2の制御線92をHi−Z状態とし、共通電極37にハイレベル電位VHを供給する。
(Brightness adjustment)
In the above description, the potential supplied to the first control line 91 and the second control line 92 can be freely set to the same potential as the common electrode 37, for example. Further, the first control line 91 and the second control line 92 can be set to the Hi-Z state. Thereby, the brightness adjustment can be performed in the chromatic color display in the step 10. This brightness adjustment will be described with reference to FIG. As described in step 10 above, in step 10, the common power supply modulation circuit 64 causes the first control line 91 to have a high level potential VH, the second control line 92 to have a low level potential VL, and the common electrode 37 to have an intermediate potential. Supply VM. Thereby, the pixel 40 which displays a chromatic color will be in the state of the particle | grains of the upper right of FIG.
In this state, for example, as shown in FIG. 13, the potential supplied to the first control line 91 is set to the low level potential VL, the second control line 92 is set to the Hi-Z state, and the common electrode 37 is set to the high level potential VH. Supply.

これにより、共通電極37と第1の画素電極351との間にのみ電界が発生するので、負帯電粒子Bは、共通電極37に電気的に吸着されるようにして、第1の画素電極351から共通電極37へ向かって泳動する。このような負帯電粒子Bの泳動に伴って、表示色は、有彩色から白色へと徐々に変化する。つまり、負帯電粒子Bが共通電極37に近づくにつれて、有彩色の明度が高くなる。なお、前述したように、第2の画素電極352をHi−Z状態として電位供給を停止しても、正帯電粒子Aは電位供給が停止される直前の状態に維持することができる。また、共通電極37と第1の画素電極351との間の電界を、第1の制御線91に供給する電位と共通電極37に供給する電位のレベルや供給時間を制御することにより、有彩色の明度の高さを調整することができる。例えば、電位供給時間を制御し、共通電極37と第1の画素電極351との中間地点付近に負帯電粒子Bが到達したときに、共通電極37と第1の画素電極351への電位供給が停止されるようにすれば、図13右上に示すような粒子の状態を維持することができ、有彩色と白色の中間色、すなわち有彩色表示(図8右上の粒子の状態)と比較して明度の高い有彩色を表示することができる。   As a result, an electric field is generated only between the common electrode 37 and the first pixel electrode 351, so that the negatively charged particles B are electrically adsorbed to the common electrode 37, and the first pixel electrode 351. To the common electrode 37. As the negatively charged particles B migrate, the display color gradually changes from chromatic to white. That is, as the negatively charged particle B approaches the common electrode 37, the brightness of the chromatic color increases. As described above, even if the potential supply is stopped by setting the second pixel electrode 352 in the Hi-Z state, the positively charged particles A can be maintained in a state immediately before the potential supply is stopped. Further, the electric field between the common electrode 37 and the first pixel electrode 351 is controlled by controlling the level and supply time of the potential supplied to the first control line 91 and the potential supplied to the common electrode 37. The brightness level of can be adjusted. For example, the potential supply time is controlled, and when the negatively charged particle B reaches the vicinity of the intermediate point between the common electrode 37 and the first pixel electrode 351, the potential supply to the common electrode 37 and the first pixel electrode 351 is performed. If it is stopped, the state of the particles as shown in the upper right of FIG. 13 can be maintained, and the brightness is compared with the intermediate color between chromatic color and white, that is, the chromatic color display (the state of particles in the upper right of FIG. 8). High chromatic colors can be displayed.

また、明度の低い有彩色を表示する場合、第1の制御線91をHi−Z状態とし、第2の制御線92に供給する電位をハイレベル電位VH、共通電極37にローレベル電位VLを供給する。これにより、第2の画素電極352と共通電極37との間に電界が発生するので、正帯電粒子Aは、共通電極37に電気的に吸着されるようにして、第2の画素電極352から共通電極37へ向かって泳動する。このような正帯電粒子Aの泳動に伴って、表示色は、有彩色から黒色へと徐々に変化する。つまり、正帯電粒子Bが共通電極37に近づくにつれて、有彩色の明度が低くなる。例えば、明度を高くする場合と同様に、電位供給時間を制御し、共通電極37と第2の画素電極352との中間地点付近に正帯電粒子Aが到達したときに、共通電極37と第2の画素電極352への電位供給が停止されるようにすれば、有彩色と黒色の中間色、すなわち有彩色表示状態(図8右上の粒子の状態)と比較して明度の低い有彩色を表示することができる。
このように、本実施形態の電気泳動表示装置100は、明度の調節を精度よく行うことができる。
Further, when displaying a chromatic color with low brightness, the first control line 91 is set to the Hi-Z state, the potential supplied to the second control line 92 is set to the high level potential VH, and the common electrode 37 is set to the low level potential VL. Supply. As a result, an electric field is generated between the second pixel electrode 352 and the common electrode 37, so that the positively charged particles A are electrically adsorbed by the common electrode 37, so that the second pixel electrode 352 Electrophoresis toward the common electrode 37. As such positively charged particles A migrate, the display color gradually changes from chromatic to black. That is, as the positively charged particles B approach the common electrode 37, the brightness of the chromatic color decreases. For example, as in the case of increasing the brightness, the potential supply time is controlled, and when the positively charged particles A reach the vicinity of the intermediate point between the common electrode 37 and the second pixel electrode 352, the common electrode 37 and the second electrode If the potential supply to the pixel electrode 352 is stopped, a chromatic color and a black color, that is, a chromatic color having a lower brightness than the chromatic color display state (the state of particles in the upper right in FIG. 8) is displayed. be able to.
Thus, the electrophoretic display device 100 of the present embodiment can adjust the brightness with high accuracy.

(電子機器)
次に、上記各実施形態の電気泳動表示装置100を、電子機器に適用した場合について説明する。
図14は、腕時計1000の正面図である。腕時計1000は、時計ケース1002と、時計ケース1002に連結された一対のバンド1003とを備えている。
時計ケース1002の正面には、上記実施形態の電気泳動表示装置100からなる表示部1005と、秒針1021と、分針1022と、時針1023とが設けられている。時計ケース1002の側面には、操作子としての竜頭1010と操作ボタン1011とが設けられている。竜頭1010は、ケース内部に設けられる巻真(図示は省略)に連結されており、巻真と一体となって多段階(例えば2段階)で押し引き自在、かつ、回転自在に設けられている。表示部1005では、背景となる画像、日付や時間などの文字列、あるいは秒針、分針、時針などを表示することができる。
(Electronics)
Next, a case where the electrophoretic display device 100 of each of the above embodiments is applied to an electronic device will be described.
FIG. 14 is a front view of the wrist watch 1000. The wrist watch 1000 includes a watch case 1002 and a pair of bands 1003 connected to the watch case 1002.
On the front surface of the watch case 1002, a display unit 1005 including the electrophoretic display device 100 of the above embodiment, a second hand 1021, a minute hand 1022, and an hour hand 1023 are provided. On the side surface of the watch case 1002, a crown 1010 and an operation button 1011 are provided as operation elements. The crown 1010 is connected to a winding stem (not shown) provided inside the case, and is integrally provided with the winding stem so that it can be pushed and pulled in multiple stages (for example, two stages) and can be rotated. . The display unit 1005 can display a background image, a character string such as date and time, or a second hand, a minute hand, and an hour hand.

図15は、電子ペーパー1100の構成を示す斜視図である。電子ペーパー1100は、上記実施形態の電気泳動表示装置100を表示領域1101に備えている。電子ペーパー1100は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体1102を備えて構成されている。   FIG. 15 is a perspective view illustrating a configuration of the electronic paper 1100. An electronic paper 1100 includes the electrophoretic display device 100 of the above embodiment in a display area 1101. The electronic paper 1100 is flexible and includes a main body 1102 made of a rewritable sheet having the same texture and flexibility as conventional paper.

図16は、電子ノート1200の構成を示す斜視図である。電子ノート1200は、上記の電子ペーパー1100が複数枚束ねられ、カバー1201に挟まれているものである。カバー1201は、例えば外部の装置から送られる表示データを入力する図示は省略の表示データ入力手段を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。   FIG. 16 is a perspective view showing the configuration of the electronic notebook 1200. An electronic notebook 1200 is obtained by bundling a plurality of the electronic papers 1100 and sandwiching them between covers 1201. The cover 1201 includes display data input means (not shown) for inputting display data sent from an external device, for example. Thereby, according to the display data, the display content can be changed or updated while the electronic paper is bundled.

以上の腕時計1000、電子ペーパー1100、及び電子ノート1200によれば、本発明に係る電気泳動表示装置100が採用されているので、輪郭の滑らかな高品位の表示が可能であり、また省電力性にも優れた表示部を備えた電子機器となる。なお、上記の電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部にも、本発明に係る電気泳動表示装置は好適に用いることができる。   According to the wristwatch 1000, the electronic paper 1100, and the electronic notebook 1200 described above, the electrophoretic display device 100 according to the present invention is employed, so that a high-quality display with a smooth outline is possible and power saving is achieved. In addition, an electronic device having an excellent display portion is obtained. In addition, said electronic device illustrates the electronic device which concerns on this invention, Comprising: The technical scope of this invention is not limited. For example, the electrophoretic display device according to the present invention can be suitably used for a display portion of an electronic device such as a mobile phone or a portable audio device.

また、前述した実施形態では、充填部を蓋部と基体に形成された凹部とで形成したものについて説明したが、これに限定されず、例えば、いわゆるマイクロカプセルを充填部として用いてもよい。
また、正帯電粒子A、負帯電粒子B、及び非帯電粒子Cの3粒子を用いる場合について説明したが、3粒子に限られるものではなく、有彩色の分散媒25内に正帯電粒子A及び負帯電粒子Bの2粒子を配置することでも、本願発明も効果を奏することができる。第1及び第2の画素電極の間に電界を発生することで、正帯電粒子、負帯電粒子の一方は第1及び第2の画素電極のいずれか一方へ泳動し、他方の粒子は第1及び第2の画素電極の他方へ泳動し、有彩色の分散媒25の色が蓋部24を介して視認可能となるからである。
Moreover, although embodiment mentioned above demonstrated what formed the filling part with the cover part and the recessed part formed in the base | substrate, it is not limited to this, For example, you may use what is called a microcapsule as a filling part.
Further, the case where three particles of positively charged particles A, negatively charged particles B, and uncharged particles C are used has been described. However, the present invention is not limited to three particles, and the positively charged particles A and By arranging two particles of negatively charged particles B, the present invention can also be effective. By generating an electric field between the first and second pixel electrodes, one of the positively charged particles and the negatively charged particles migrates to one of the first and second pixel electrodes, and the other particle is the first. This is because it migrates to the other of the second pixel electrodes and the color of the chromatic dispersion medium 25 becomes visible through the lid 24.

100…電気泳動表示装置、23…基体、24…蓋部、25…分散媒、26…充填部、27…凹部、30…素子基板、31…対向基板、32…電気泳動素子、33…接着剤層、34…回路層、37…共通電極、40…画素、41…選択トランジスタ、49…低電位電源線、50…高電位電源線、55…共通電極配線、61…走査線駆動回路、62…データ線駆動回路、63…コントローラ、64…共通電源変調回路、66…走査線、68…データ線、70…ラッチ回路、80…スイッチ回路、91…第1の制御線、92…第2の制御線、351…第1の画素電極、352…第2の画素電極、TG1…第1のトランスミッションゲート、TG2…第2のトランスミッションゲート、72,74,82,84…N−MOSトランジスタ、71,73,81,83…P−MOSトランジスタ、70f,70t…インバータ、N1…データ入出力端子、N2…データ出力端子、VH…ハイレベル電位、VL…ローレベル電位   DESCRIPTION OF SYMBOLS 100 ... Electrophoretic display device, 23 ... Base | substrate, 24 ... Cover part, 25 ... Dispersion medium, 26 ... Filling part, 27 ... Recessed part, 30 ... Element substrate, 31 ... Opposite substrate, 32 ... Electrophoretic element, 33 ... Adhesive 34, circuit layer, 37 ... common electrode, 40 ... pixel, 41 ... selection transistor, 49 ... low potential power supply line, 50 ... high potential power supply line, 55 ... common electrode wiring, 61 ... scanning line drive circuit, 62 ... Data line drive circuit, 63 ... Controller, 64 ... Common power supply modulation circuit, 66 ... Scan line, 68 ... Data line, 70 ... Latch circuit, 80 ... Switch circuit, 91 ... First control line, 92 ... Second control Line, 351 ... first pixel electrode, 352 ... second pixel electrode, TG1 ... first transmission gate, TG2 ... second transmission gate, 72, 74, 82, 84 ... N-MOS transistors, 71,7 , 81,83 ... P-MOS transistor, 70f, 70t ... inverter, N1 ... data input and output terminals, N2 ... data output terminal, VH ... high-level potential, VL ... low-level potential

Claims (10)

第1の画素電極及び第2の画素電極と、前記第1の画素電極及び第2の画素電極と対向する共通電極と、前記第1の画素電極及び第2の画素電極と前記共通電極とで挟持され、正帯電粒子、負帯電粒子、及び非対電流粒子を含む電気泳動素子と、を備えた複数の画素を有する電気泳動表示装置であって、
前記複数の画素の各々は、
走査線と、
データ線と、
第1の制御線と、
第2の制御線と、
前記走査線、及び前記データ線に接続された画素スイッチング素子と、
前記画素スイッチング素子に接続され、前記データ線及び前記画素スイッチング素子を介して入力される1ビットデータを記憶し、当該1ビットデータを示す出力信号を出力するメモリ回路と、
前記第1の制御線及び前記第2の制御線と前記第1の画素電極及び前記第2の画素電極との間に設けられ、前記メモリ回路からの出力信号に基づいて前記第1の制御線と前記第1の画素電極との電気的な接続、及び前記第2の制御線と前記第2の画素電極との電気的な接続を行うスイッチ回路と、
を有し、
前記第1の制御線を介して前記第1の画素電極に供給する第1の駆動信号と、前記第2の制御線を介して前記第2の画素電極に供給する第2の駆動信号とを、供給する信号供給手段を具備する、
ことを特徴とする電気泳動表示装置。
A first pixel electrode and a second pixel electrode; a common electrode opposed to the first pixel electrode and the second pixel electrode; and the first pixel electrode, the second pixel electrode, and the common electrode. An electrophoretic display device having a plurality of pixels provided with an electrophoretic element that is sandwiched and includes positively charged particles, negatively charged particles, and non-current particles ,
Each of the plurality of pixels is
Scanning lines;
Data lines,
A first control line;
A second control line;
A pixel switching element connected to the scan line and the data line;
A memory circuit connected to the pixel switching element, storing 1-bit data input via the data line and the pixel switching element, and outputting an output signal indicating the 1-bit data;
The first control line is provided between the first control line and the second control line and the first pixel electrode and the second pixel electrode, and is based on an output signal from the memory circuit. And a switch circuit for electrical connection between the first pixel electrode and the second control line and the second pixel electrode;
Have
A first drive signal supplied to the first pixel electrode via the first control line, and a second drive signal supplied to the second pixel electrode via the second control line. A signal supply means for supplying
An electrophoretic display device.
前記データ線に前記1ビットデータを供給するデータ線駆動回路と、
前記走査線に前記画素スイッチングのオンタイミングを規定する選択信号を供給する走査線駆動回路と、
を具備し、
データ転送期間において、
前記データ線駆動回路によって各データ線に前記1ビットデータを供給し、
前記走査線駆動回路によって順次選択した走査線に前記選択信号を供給することにより、各画素の前記メモリ回路に前記1ビットデータを記憶させ、
表示期間において、
前記信号供給手段によって前記第1の駆動信号及び前記第2の駆動信号を、それぞれ前記第1の制御線及び前記第2の制御線に供給する、
ことを特徴とする請求項1記載の電気泳動表示装置。
A data line driving circuit for supplying the 1-bit data to the data line;
A scanning line driving circuit for supplying a selection signal for defining an on timing of the pixel switching to the scanning line;
Comprising
During the data transfer period,
Supplying the 1-bit data to each data line by the data line driving circuit;
By supplying the selection signal to the scanning lines sequentially selected by the scanning line driving circuit, the 1-bit data is stored in the memory circuit of each pixel,
In the display period,
Supplying the first drive signal and the second drive signal to the first control line and the second control line, respectively, by the signal supply means;
The electrophoretic display device according to claim 1.
前記データ転送期間において、
前記データ線駆動回路及び前記走査線駆動回路によって、色調を変更する画素のメモリ回路に、前記第1の制御線と前記第1の画素電極とを電気的に接続し、かつ前記第2の制御線と前記第2の画素電極とを電気的に接続するための1ビットデータを記憶させ、色調を変更しない画素のメモリ回路に、前記1ビットデータの反転データを記憶させ、
前記表示期間において、
前記信号供給手段によって、前記第1の制御線及び第2の制御線に、前記色調を変更する画素の色調を規定する第1の駆動信号及び第2の駆動信号をそれぞれ供給する、
ことを特徴とする請求項2記載の電気泳動表示装置。
In the data transfer period,
The first control line and the first pixel electrode are electrically connected to a memory circuit of a pixel whose color tone is changed by the data line driving circuit and the scanning line driving circuit, and the second control is performed. 1 bit data for electrically connecting a line and the second pixel electrode is stored, and inverted data of the 1 bit data is stored in a memory circuit of a pixel whose color tone is not changed,
In the display period,
The signal supply means supplies a first drive signal and a second drive signal that define a color tone of a pixel whose color tone is changed to the first control line and the second control line, respectively.
The electrophoretic display device according to claim 2.
複数の色調から形成されている画像を表示する場合、
前記データ転送期間において、
前記データ線駆動回路及び前記走査線駆動回路によって、色調を変更する画素のメモリ回路に、前記第1の制御線と前記第1の画素電極とを電気的に接続し、かつ前記第2の制御線と前記第2の画素電極とを電気的に接続するための1ビットデータを記憶させ、色調を変更しない画素のメモリ回路に、該1ビットデータの反転データを記憶させる第1の動作を行い、
前記表示期間において、
前記信号供給手段によって、前記第1の制御線及び第2の制御線に、前記色調を変更する画素の色調を規定する第1の駆動信号及び第2の駆動信号をそれぞれ供給する第2の動作を行う、
という前記第1の動作及び前記第2の動作からなる組合せ動作を、前記複数の色調の各々について行う、
ことを特徴とする請求項2記載の電気泳動表示装置。
When displaying an image formed from multiple tones,
In the data transfer period,
The first control line and the first pixel electrode are electrically connected to a memory circuit of a pixel whose color tone is changed by the data line driving circuit and the scanning line driving circuit, and the second control is performed. 1-bit data for electrically connecting a line and the second pixel electrode is stored, and a first operation for storing inverted data of the 1-bit data in a memory circuit of a pixel whose color tone is not changed is performed. ,
In the display period,
Second operation of supplying a first drive signal and a second drive signal for defining a color tone of a pixel whose color tone is changed to the first control line and the second control line by the signal supply unit, respectively. I do,
A combination operation consisting of the first operation and the second operation is performed for each of the plurality of colors.
The electrophoretic display device according to claim 2.
前記複数の画素の各々は、
正極側電源線と負極側電源線とを有し、
前記メモリ回路は、正極側電源端子が前記正極側電源線に接続され、負極側電源端子が前記負極側電源線に接続された、1入力2出力のラッチ回路であり、
前記スイッチ回路は、前記第1の画素電極と前記第1の制御線とを接続させる第1のトランスミッションゲートと、前記第2の画素電極と前記第2の制御線とを接続させる第2のトランスミッションゲートとを有し、前記第1のトランスミッションゲート及び前記第2のトランスミッションゲートは、前記ラッチ回路の前記2出力により、それぞれ前記第1の画素電極と前記第1の制御線、及び前記第2の画素電極と前記第2の制御線とを、同一期間導通または非導通し、
前記信号供給手段は、前記正極側電源線、及び前記負極側電源線への電源電位の供給と、前記共通電極へのコモン電位の供給とを行う、
ことを特徴とする請求項1から4のいずれか一項に記載の電気泳動表示装置。
Each of the plurality of pixels is
A positive-side power line and a negative-side power line;
The memory circuit is a 1-input 2-output latch circuit in which a positive-side power terminal is connected to the positive-side power line and a negative-side power terminal is connected to the negative-side power line;
The switch circuit includes a first transmission gate that connects the first pixel electrode and the first control line, and a second transmission that connects the second pixel electrode and the second control line. and a gate, said first transmission gate and said second transmission gate, said by the 2 output of the latch circuit, and each of the first pixel electrode and the first control line, and the second The pixel electrode and the second control line are turned on or off for the same period,
The signal supply means performs supply of a power supply potential to the positive power supply line and the negative power supply line, and supply of a common potential to the common electrode.
The electrophoretic display device according to claim 1, wherein the electrophoretic display device is a liquid crystal display device.
前記電気泳動素子は、互いに色の異なる3種の粒子を含有する液相分散媒が充填された充填部を備え、
前記3種の粒子は、それぞれ、非帯電粒子、正帯電粒子及び負帯電粒子である、
ことを特徴とする請求項5に記載の電気泳動表示装置。
The electrophoretic element includes a filling portion filled with a liquid phase dispersion medium containing three kinds of particles having different colors.
The three types of particles are uncharged particles, positively charged particles, and negatively charged particles, respectively.
The electrophoretic display device according to claim 5.
前記表示期間において、
前記第1の画素電極及び前記第2の画素電極のうちの一方の画素電極と前記共通電極との間に供給する電位の大きさまたは時間を制御することにより、前記正帯電粒子または前記負帯電粒子の前記共通電極からの離間距離を調整し、これにより、前記共通電極を介して視認する前記充填部内の色を変更する請求項6に記載の電気泳動表示装置。
In the display period,
The positively charged particles or the negatively charged particles are controlled by controlling the magnitude or time of the potential supplied between one of the first pixel electrode and the second pixel electrode and the common electrode. The electrophoretic display device according to claim 6 , wherein a separation distance of the particles from the common electrode is adjusted, thereby changing a color in the filling portion visually recognized through the common electrode.
第1の画素電極及び第2の画素電極と、前記第1の画素電極及び第2の画素電極と対向する共通電極と、前記第1の画素電極及び第2の画素電極と前記共通電極とで挟持され、正帯電粒子、負帯電粒子、及び非対電流粒子を含む電気泳動素子と、を備えた複数の画素を有する電気泳動表示装置の駆動方法であって、
前記複数の画素の各々に設けられたメモリ回路に1ビットデータを記憶する第1の工程と、
第1の制御線及び第2の制御線と前記第1の画素電極及び第2の画素電極との間に設けられたスイッチ回路によって、
前記メモリ回路に記憶された1ビットデータに基づいて前記第1の制御線と前記第1の画素電極とを電気的に接続し、かつ前記第2の制御線と前記第2の画素電極とを電気的に接続する第2の工程と、
前記第1の制御線に対し前記第1の画素電極に供給する第1の駆動信号と、前記第2の制御線に対し前記第2の画素電極に供給する第2の駆動信号とを、供給する第3の工程と、
を有することを特徴とする電気泳動表示装置の駆動方法。
A first pixel electrode and a second pixel electrode; a common electrode opposed to the first pixel electrode and the second pixel electrode; and the first pixel electrode, the second pixel electrode, and the common electrode. An electrophoretic display device having a plurality of pixels, the electrophoretic element being sandwiched and including positively charged particles, negatively charged particles, and non-current-carrying particles ,
A first step of storing 1-bit data in a memory circuit provided in each of the plurality of pixels;
By a switch circuit provided between the first control line and the second control line and the first pixel electrode and the second pixel electrode,
Based on 1-bit data stored in the memory circuit, the first control line and the first pixel electrode are electrically connected, and the second control line and the second pixel electrode are connected to each other. A second step of electrically connecting;
A first drive signal supplied to the first pixel electrode for the first control line and a second drive signal supplied to the second pixel electrode for the second control line are supplied. A third step of
A method for driving an electrophoretic display device, comprising:
複数の色調から形成されている画像を表示する場合、
前記第1の工程、前記第2の工程及び前記第3の工程からなる組合せ工程を、前記複数の色調各々について行い、
前記第1の工程においては、
色調を変更する画素のメモリ回路に、前記第1の制御線と前記第1の画素電極とを電気的に接続し、かつ前記第2の制御線と前記第2の画素電極とを電気的に接続するための1ビットデータを記憶させ、色調を変更しない画素のメモリ回路に、該1ビットデータの反転データを記憶させる第1の動作を行い、
前記第3の工程においては、
前記第1の制御線及び第2の制御線に、前記色調を変更する画素の色調を規定する第1の駆動信号及び第2の駆動信号をそれぞれ供給する、
ことを特徴とする請求項記載の電気泳動表示装置の駆動方法。
When displaying an image formed from multiple tones,
Performing a combination step consisting of the first step, the second step and the third step for each of the plurality of colors;
In the first step,
The first control line and the first pixel electrode are electrically connected to a memory circuit of a pixel whose color tone is to be changed, and the second control line and the second pixel electrode are electrically connected to each other. A first operation for storing 1-bit data for connection and storing inverted data of the 1-bit data in a memory circuit of a pixel whose color tone is not changed is performed.
In the third step,
Supplying a first drive signal and a second drive signal for defining a color tone of a pixel whose color tone is changed to the first control line and the second control line, respectively;
9. A method for driving an electrophoretic display device according to claim 8, wherein:
請求項1からのいずれか一項に記載の電気泳動表示装置を具備することを特徴とする電子機器。 An electronic apparatus characterized by including the electrophoretic display device according to any one of claims 1 to 7.
JP2010093536A 2010-04-14 2010-04-14 Electrophoretic display device, electrophoretic display device driving method, and electronic apparatus Active JP5471759B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010093536A JP5471759B2 (en) 2010-04-14 2010-04-14 Electrophoretic display device, electrophoretic display device driving method, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010093536A JP5471759B2 (en) 2010-04-14 2010-04-14 Electrophoretic display device, electrophoretic display device driving method, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2011221468A JP2011221468A (en) 2011-11-04
JP5471759B2 true JP5471759B2 (en) 2014-04-16

Family

ID=45038483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010093536A Active JP5471759B2 (en) 2010-04-14 2010-04-14 Electrophoretic display device, electrophoretic display device driving method, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5471759B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109272962A (en) * 2018-11-16 2019-01-25 京东方科技集团股份有限公司 Date storage method and pixel array in pixel internal storage storage unit, pixel

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101392583B1 (en) * 2012-11-02 2014-05-12 청운대학교산학협력단 Reflective color display device
JPWO2020085193A1 (en) * 2018-10-25 2021-09-24 凸版印刷株式会社 Display device and driving method of display device
CN111292702B (en) * 2020-03-31 2022-04-15 京东方科技集团股份有限公司 Driving circuit, driving method thereof and display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4816245B2 (en) * 2006-05-19 2011-11-16 株式会社日立製作所 Electrophoretic display device
JP4227180B2 (en) * 2006-08-28 2009-02-18 日本カーバイド工業株式会社 Display panel
JP4449974B2 (en) * 2006-12-12 2010-04-14 セイコーエプソン株式会社 Electro-optical panel, electro-optical device, and driving method of electro-optical device
JP5050608B2 (en) * 2007-03-29 2012-10-17 セイコーエプソン株式会社 Display system, display device, and display method of display system
JP5286738B2 (en) * 2007-10-16 2013-09-11 セイコーエプソン株式会社 Electrophoretic display sheet, electrophoretic display device, and electronic apparatus
JP5200700B2 (en) * 2008-07-02 2013-06-05 セイコーエプソン株式会社 Electrophoretic display device and electronic apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109272962A (en) * 2018-11-16 2019-01-25 京东方科技集团股份有限公司 Date storage method and pixel array in pixel internal storage storage unit, pixel

Also Published As

Publication number Publication date
JP2011221468A (en) 2011-11-04

Similar Documents

Publication Publication Date Title
JP5504567B2 (en) Electrophoretic display device driving method, electrophoretic display device, and electronic apparatus
JP5320757B2 (en) Electrophoretic display device driving method, electrophoretic display device, and electronic apparatus
US8836636B2 (en) Driving method of electrophoretic display device, electrophoretic display device, and electronic apparatus
US20090189849A1 (en) Electrophoretic display device, method of driving the same, and electronic apparatus
US20080238865A1 (en) Electrophoretic display device, method for driving electrophoretic display device, and electronic apparatus
US8610748B2 (en) Driving method for electrophoretic display device, electrophoretic display device, and electronic apparatus
JP2010102299A (en) Electrophoretic display device, method of driving same, and electronic apparatus
US20090237393A1 (en) Electrophoretic display device driving method, electrophoretic display device, and electronic apparatus
JP5471759B2 (en) Electrophoretic display device, electrophoretic display device driving method, and electronic apparatus
US8411028B2 (en) Electrophoretic display device driving circuit, electrophoretic display device, and electronic apparatus
US20150035742A1 (en) Electrophoretic display device, driving method of electrophoretic display device, and electronic device
US9824641B2 (en) Method of driving electrophoresis display device based on electrophoretic particle migration speeds, electrophoresis display device, and electronic apparatus
JP2009098302A (en) Electrophoretic display device, electronic apparatus and method of driving electrophoretic display device
US8711088B2 (en) Method for driving electrophoretic display device, electrophoretic display device, and electronic device
KR20090101842A (en) Driving circuit for electrophoretic display device, electrophoretic display device, method for driving the same, and electronic apparatus
JP2011150009A (en) Electrooptical device, method of driving the same, and electronic apparatus
US20110102397A1 (en) Electrophoretic display device, driving method thereof, and electronic apparatus
CN114464146B (en) Active matrix circuit board, display device, driving method thereof and electronic device
JP2011232594A (en) Electrophoresis display device, control circuit, electronic equipment and method of driving the same
JP5338683B2 (en) Electrophoretic display device, driving method thereof, and electronic apparatus
US20090243996A1 (en) Electrophoretic display device, method of driving the same, and electronic apparatus
JP2009229850A (en) Pixel circuit, electrophoretic display device and its driving method, and electronic equipment
KR100703431B1 (en) Flat panel display by using organic thin film transistor
JP5892271B2 (en) Electrophoretic display device driving method, electrophoretic display device, and electronic apparatus
JP5720821B2 (en) Electrophoretic display device driving method, electrophoretic display device, and electronic apparatus

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R150 Certificate of patent or registration of utility model

Ref document number: 5471759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250