JP5471585B2 - Manufacturing method of chip-type electronic component - Google Patents

Manufacturing method of chip-type electronic component Download PDF

Info

Publication number
JP5471585B2
JP5471585B2 JP2010040780A JP2010040780A JP5471585B2 JP 5471585 B2 JP5471585 B2 JP 5471585B2 JP 2010040780 A JP2010040780 A JP 2010040780A JP 2010040780 A JP2010040780 A JP 2010040780A JP 5471585 B2 JP5471585 B2 JP 5471585B2
Authority
JP
Japan
Prior art keywords
element body
concave container
wall surface
chip
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010040780A
Other languages
Japanese (ja)
Other versions
JP2011176237A (en
Inventor
尚 相庭
勝 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010040780A priority Critical patent/JP5471585B2/en
Publication of JP2011176237A publication Critical patent/JP2011176237A/en
Application granted granted Critical
Publication of JP5471585B2 publication Critical patent/JP5471585B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、チップ型電子部品の製造方法に係り、さらに詳しくは、素子本体の端面に形成してある下地電極層の表面にメッキ膜を形成しやすく、しかも素子本体の表面にダメージを与えるおそれが少ないチップ型電子部品の製造方法に関する。   The present invention relates to a method for manufacturing a chip-type electronic component. More specifically, the present invention relates to a method of forming a plating film on the surface of a base electrode layer formed on an end face of an element body, and may damage the surface of the element body. The present invention relates to a method for manufacturing a chip-type electronic component with a small amount.

セラミックコンデンサやバリスタなどのチップ型電子部品では、端子電極をセラミック製の素子本体の外面に形成する必要がある。そのため、まず、素子本体の表面に、ペースト膜を焼き付けることで下地電極層を形成し、その後に、その下地電極層の表面にメッキ膜を施すことにより、端子電極が形成される。   In chip-type electronic components such as ceramic capacitors and varistors, it is necessary to form terminal electrodes on the outer surface of a ceramic element body. Therefore, first, a base electrode layer is formed by baking a paste film on the surface of the element body, and then a terminal electrode is formed by applying a plating film to the surface of the base electrode layer.

通常、ペースト膜は素子本体と下地電極の密着性を向上させるためにガラス成分を含んでいる。特に、素子本体が半導体セラミックで構成される時には、めっき液が下地電極から内部電極、素子へと浸透して特性に影響することを抑制するために、下地電極に含まれるガラス成分を多くすることがある。しかし、下地電極層の表面にガラス成分が多いと、下地電極層の表面で導電性粒子がガラス成分の中に埋没しやすく、そのペースト膜の表面には、メッキ膜がつきにくい。そこで、ペースト膜の表面をバレル研磨することがある。   Usually, the paste film contains a glass component in order to improve the adhesion between the element body and the base electrode. In particular, when the element body is made of semiconductor ceramic, in order to prevent the plating solution from penetrating from the base electrode to the internal electrodes and elements and affecting the characteristics, the glass component contained in the base electrode should be increased. There is. However, if the surface of the base electrode layer has a large amount of glass component, the conductive particles are likely to be embedded in the glass component on the surface of the base electrode layer, and the surface of the paste film is unlikely to have a plating film. Therefore, the surface of the paste film may be barrel-polished.

たとえば、ペースト膜で構成された下地電極を有する電子部品を、メディアおよび水とともにバレル装置内に投入し、そのバレル装置を回転させる(バレル研磨)。それにより、下地電極層の表面におけるガラス成分を研磨して、導電性粒子を下地電極層の表面に露出させ、ペースト膜の表面にメッキをつきやすくすることがある。   For example, an electronic component having a base electrode composed of a paste film is put into a barrel device together with media and water, and the barrel device is rotated (barrel polishing). As a result, the glass component on the surface of the base electrode layer may be polished to expose the conductive particles on the surface of the base electrode layer, thereby facilitating plating on the surface of the paste film.

また、外部電極の平滑性を高めるために、外部電極を有する電子部品を、ジルコニアからなる玉石(メディア)および水とともに回転ポット内に投入し、その回転ポットを回転させる技術(回転ポット研磨)が知られている(特許文献1参照)。   In addition, in order to improve the smoothness of the external electrode, there is a technique (rotary pot polishing) in which an electronic component having an external electrode is put into a rotating pot together with cobblestone (media) and water made of zirconia and the rotating pot is rotated. It is known (see Patent Document 1).

しかしながら、バレル研磨を行うと、メディアを用いるために、メディアによる衝撃で素子表面にダメージを与え、表面に微小クラックが発生したり、素子やメディアの欠けによる破片が素子本体の表面や下地電極層の表面に付着し、メッキ膜が不均一に付着し、外観不良の一因となる。さらに、素子本体の小型化に伴い、メディアのサイズも小型化され、研磨処理後に、素子本体とメディアとを分離する作業が困難になってきている。   However, when barrel polishing is performed, because the media is used, the surface of the element is damaged by the impact of the medium, micro cracks are generated on the surface, or debris due to chipping of the element or the media is caused by the surface of the element body or the base electrode layer It adheres to the surface of the film and the plating film adheres unevenly, which contributes to poor appearance. Further, with the miniaturization of the element main body, the size of the medium is also miniaturized, and it is difficult to separate the element main body and the medium after the polishing process.

また、特に小型のチップ型電子部品では、端子電極間の距離が短いので、その間に位置する素子本体の表面に、ガラスコートなどの保護膜を形成したいという要請が高い。保護膜を形成することで、その後に行うメッキ工程で、素子本体の表面にメッキ膜が形成されてショート不良などが発生することを防止している。   In particular, in a small chip-type electronic component, since the distance between the terminal electrodes is short, there is a high demand for forming a protective film such as a glass coat on the surface of the element body located therebetween. By forming the protective film, a plating film is formed on the surface of the element body in the subsequent plating step, thereby preventing a short circuit failure or the like from occurring.

しかしながら、従来の方法では、研磨工程の前にガラスコートなどの保護膜を形成した場合には、メディアによる衝撃で保護膜にダメージを受け、保護膜が剥がれるなどのおそれがある。   However, in the conventional method, when a protective film such as a glass coat is formed before the polishing step, the protective film may be damaged by the impact of the media, and the protective film may be peeled off.

さらに、従来の方法では、特に小型の素子本体を研磨する場合に、研磨に用いる液体の液面に浮いてしまう素子本体が少なからず生じてしまい、研磨が不完全となり、メッキ不良が発生するおそれがある。   Furthermore, in the conventional method, particularly when a small element body is polished, there are not a few element bodies that float on the liquid surface of the liquid used for polishing, which may result in incomplete polishing and poor plating. There is.

特開平7−22268号公報Japanese Patent Laid-Open No. 7-22268

本発明は、このような実状に鑑みてなされ、その目的は、素子本体とメディアとを分離する作業が不要であり、素子本体の端面に形成してある下地電極層の表面にメッキ膜を確実に形成することが可能であり、しかも素子本体の表面にダメージを与えるおそれが少ないチップ型電子部品の製造方法を提供することである。   The present invention has been made in view of such a situation, and an object thereof is to eliminate the need to separate the element body and the medium, and to reliably provide a plating film on the surface of the base electrode layer formed on the end face of the element body. Another object of the present invention is to provide a method of manufacturing a chip-type electronic component that can be formed in a small amount and that is less likely to damage the surface of the element body.

上記目的を達成するために、本発明に係るチップ型電子部品の製造方法は、
内部電極が内部に形成された素子本体と、前記内部電極が露出する前記素子本体の端面を覆う端子電極とを有するチップ型電子部品を製造する方法であって、
前記素子本体の端面に前記端子電極の一部となる下地電極層を形成する工程と、
前記下地電極層がそれぞれ形成された複数の素子本体を、凹状容器の内部に収容する工程と、
前記凹状容器の内部に液体を入れた状態で、前記凹状容器を第1回転速度で回転させ、前記素子本体を、前記凹状容器の底面で内側壁面近くに移動させる底面移動工程と、
前記凹状容器を前記第1回転速度よりも高速な第2回転速度で回転させ、前記素子本体を前記内側壁面に沿って上方に移動させる壁面移動工程と、
前記凹状容器の回転を停止させる底面戻し工程と、を有する。
In order to achieve the above object, a method for manufacturing a chip-type electronic component according to the present invention includes:
A method of manufacturing a chip-type electronic component having an element body in which an internal electrode is formed and a terminal electrode that covers an end surface of the element body from which the internal electrode is exposed,
Forming a base electrode layer to be a part of the terminal electrode on the end face of the element body;
Accommodating a plurality of element bodies each having the underlying electrode layer formed therein, in a concave container;
A bottom moving step of rotating the concave container at a first rotational speed and moving the element main body near the inner wall surface at the bottom of the concave container, with the liquid inside the concave container;
A wall surface moving step of rotating the concave container at a second rotation speed higher than the first rotation speed, and moving the element body upward along the inner wall surface;
And a bottom surface returning step for stopping the rotation of the concave container.

本発明に係るチップ型電子部品の製造方法では、凹状容器の内部で、最初は、凹状容器をゆっくりと回転させて、素子本体を、凹状容器の底面で内側壁面近くに移動させる。その後に、より速い回転速度で、凹状容器を回転させ、遠心力で、素子本体を内側壁面に沿って上方に移動させる。   In the method for manufacturing a chip-type electronic component according to the present invention, first, the concave container is slowly rotated inside the concave container, and the element body is moved near the inner wall surface on the bottom surface of the concave container. Thereafter, the concave container is rotated at a higher rotational speed, and the element body is moved upward along the inner wall surface by centrifugal force.

そのときに、素子本体が内側壁面を登り上がる際の摺動による摩擦熱や、遠心力による素子本体に作用する内側壁面への押し付け力により、下地電極層の表面が研磨される。下地電極の表面が研磨されることで、下地表面のガラス成分が研磨されたり、導電性粒子が延伸されガラス成分を覆うことなどにより下地電極の表面に導電性粒子が多数露出する。その結果、その下地電極層の表面にメッキ膜を均一に形成しやすくなる。   At that time, the surface of the base electrode layer is polished by frictional heat caused by sliding when the element body climbs the inner wall surface, or by pressing force against the inner wall surface acting on the element body due to centrifugal force. By polishing the surface of the base electrode, a large number of conductive particles are exposed on the surface of the base electrode by polishing the glass component of the base surface or stretching the conductive particles to cover the glass component. As a result, it becomes easy to form a plating film uniformly on the surface of the base electrode layer.

しかも本発明の方法では、メディアを用いることなく、研磨用の液体のみで、素子本体の下地電極層を内側壁面に摺動させながら押し付けることで、下地電極層の表面を研磨することができる。また、素子本体が内側壁面を登り上がる際に、遠心力により、内側壁面に沿って素子本体が層状にばらけて押し付けられることになり、研磨に際して、素子本体相互が衝突する確率も比較的に少なくなる。したがって、下地電極層よりも窪んだ位置に存在する素子本体の表面には、メディアや素子本体あるいは内側壁面が衝突するおそれが少なく、素子本体の表面に対するダメージも少ない。   Moreover, in the method of the present invention, the surface of the base electrode layer can be polished by pressing the base electrode layer of the element body against the inner wall surface by using only the polishing liquid without using a medium. In addition, when the element body climbs the inner wall surface, the element body is scattered and pressed along the inner wall surface by centrifugal force, and the probability that the element bodies collide with each other during polishing is relatively high. Less. Therefore, the surface of the element main body present at a position recessed from the base electrode layer is less likely to collide with the medium, the element main body, or the inner wall surface, and damage to the surface of the element main body is small.

素子本体が内側壁面に沿って押し付けられた後には、凹状容器の回転を停止させる。凹状容器の回転を停止させても、凹状容器の内部に存在する液体は、慣性力により回転し続ける。そのため、内側壁面に沿って押し付けられていた素子本体は、その液体の回転流により、内側壁面から離れ、渦を巻きながら、ゆっくりと、内側容器の底面の略中央に攪拌されながら落下する。   After the element body is pressed along the inner wall surface, the rotation of the concave container is stopped. Even if the rotation of the concave container is stopped, the liquid existing inside the concave container continues to rotate due to the inertial force. For this reason, the element main body pressed along the inner wall surface is separated from the inner wall surface by the rotational flow of the liquid, and slowly falls while being swirled to the approximate center of the bottom surface of the inner container while swirling.

そのため、前記底面移動工程と、前記壁面移動工程と、前記底面戻し工程とを、この順序で行う基本サイクルを繰り返し行うことが可能になり、繰り返し行うことで、多数の素子本体にそれぞれ形成してある下地電極層が均一に研磨され、メッキ不良になる不良品の発生率を抑制することができる。   Therefore, it is possible to repeatedly perform a basic cycle in which the bottom surface moving step, the wall surface moving step, and the bottom surface returning step are performed in this order. A certain base electrode layer is uniformly polished, and the occurrence rate of defective products that cause poor plating can be suppressed.

好ましくは、nを整数とした場合に、n回目に行う基本サイクルにおける前記凹状容器の回転方向と、(n+1)回目に行う基本サイクルにおける前記凹状容器の回転方向とが逆方向である。このように逆方向に回転させることで、多数の素子本体にそれぞれ形成してある下地電極層の研磨の均一性が向上し、メッキ不良になる不良品の発生率をさらに抑制することができる。   Preferably, when n is an integer, the direction of rotation of the concave container in the nth basic cycle is opposite to the direction of rotation of the concave container in the (n + 1) th basic cycle. By rotating in the reverse direction in this way, the uniformity of polishing of the base electrode layer formed on each of a large number of element bodies is improved, and the occurrence rate of defective products that cause poor plating can be further suppressed.

好ましくは、前記内側壁面は、前記底面に対して、90度よりも大きく180度よりも小さな傾斜角度、さらに好ましくは100度〜120度の傾斜角度で傾斜している。内側壁面を傾斜させることで、素子本体が内側壁面を登り上がる際に、遠心力により、内側壁面に沿って素子本体が層状にばらけて押し付けられ易くなる。   Preferably, the inner wall surface is inclined with respect to the bottom surface at an inclination angle greater than 90 degrees and smaller than 180 degrees, and more preferably at an inclination angle of 100 degrees to 120 degrees. By tilting the inner wall surface, when the element body climbs up the inner wall surface, the element body is scattered in layers along the inner wall surface and easily pressed by the centrifugal force.

好ましくは、前記第1回転速度は、徐々に回転速度が上がる第1可変速度領域を有し、その後に、回転速度が変化しない第1定速度領域をさらに有していても良い。また、前記第2回転速度は、徐々に回転速度が上がる第2可変速度領域を有し、さらに、その後に、回転速度が変化しない第2定速度領域をさらに有していても良い。   Preferably, the first rotation speed may have a first variable speed area where the rotation speed gradually increases, and then a first constant speed area where the rotation speed does not change. The second rotational speed may have a second variable speed region in which the rotational speed gradually increases, and may further have a second constant speed region in which the rotational speed does not change thereafter.

第2回転速度における第2可変速度領域では、主として、素子本体を内側壁面に沿って登り上がらせて、その内側壁面に沿って素子本体を層状にばらけさせる作用を有する。第2回転速度における第2定速度領域では、主として、素子本体の下地電極層を内側壁面に摺動させながら押し付ける状態を維持する作用を有する。   In the second variable speed region at the second rotational speed, the element body mainly has an action of climbing up the element body along the inner wall surface and spreading the element body along the inner wall surface in layers. The second constant speed region at the second rotational speed mainly has an action of maintaining a state in which the base electrode layer of the element body is pressed while sliding on the inner wall surface.

図1は、本発明の一実施形態に係る方法により製造されるチップ型電子部品の断面図である。FIG. 1 is a cross-sectional view of a chip-type electronic component manufactured by a method according to an embodiment of the present invention. 図2は、本発明の一実施形態に係る方法を実現するための研磨装置の概略断面図である。FIG. 2 is a schematic sectional view of a polishing apparatus for realizing a method according to an embodiment of the present invention. 図3(A)〜図3(C)は、本発明の一実施形態に係る方法を示す工程図である。FIGS. 3A to 3C are process diagrams showing a method according to an embodiment of the present invention. 図4は、本発明の一実施形態に係る方法を示す研磨装置の回転速度制御パターンを示す説明図である。FIG. 4 is an explanatory view showing a rotational speed control pattern of the polishing apparatus showing the method according to one embodiment of the present invention. 図5は、図3(C)に示すV部の要部拡大図である。FIG. 5 is an enlarged view of a main part of the V part shown in FIG. 図6(A)は、端子電極を研磨する前の導電性粒子の分布を示す断面模式図、図6(B)は、研磨後の導電性粒子の分布を示す断面模式図である。6A is a schematic cross-sectional view showing the distribution of conductive particles before polishing the terminal electrode, and FIG. 6B is a schematic cross-sectional view showing the distribution of conductive particles after polishing.

以下、本発明を、図面に示す実施形態に基づき説明する。
まず、本発明の一実施形態に係る方法により製造されるチップ型電子部品としての図1に示す積層チップバリスタ2について説明する。積層チップバリスタ2は、内部電極層4,6と抵抗体層8とが積層された構成の素子本体10を有する。この素子本体10の両端部11,13には、素子本体10の内部に配置された内部電極層4,6と各々導通する一対の外部端子電極12,14が形成してある。
Hereinafter, the present invention will be described based on embodiments shown in the drawings.
First, the multilayer chip varistor 2 shown in FIG. 1 as a chip-type electronic component manufactured by the method according to an embodiment of the present invention will be described. The multilayer chip varistor 2 has an element body 10 having a configuration in which internal electrode layers 4 and 6 and a resistor layer 8 are laminated. A pair of external terminal electrodes 12 and 14 are formed on both end portions 11 and 13 of the element body 10 to be electrically connected to the internal electrode layers 4 and 6 disposed inside the element body 10.

内部電極層4,6は、各端面が素子本体10の対向する両端部11,13の表面に露出するように積層してある。一対の外部端子電極12,14は、素子本体10の両端部に形成され、内部電極層4,6の露出端面にそれぞれ接続されて、バリスタ回路を構成している。   The internal electrode layers 4 and 6 are laminated such that each end face is exposed on the surface of the opposite end portions 11 and 13 of the element body 10. The pair of external terminal electrodes 12 and 14 are formed at both ends of the element body 10 and connected to the exposed end surfaces of the internal electrode layers 4 and 6 to constitute a varistor circuit.

抵抗体層8は、バリスタ特性を有する材料であれば特に限定されないが、たとえば酸化亜鉛系バリスタ材料層で構成される。この酸化亜鉛系バリスタ材料層は、例えばZnOを主成分とし、副成分として希土類元素、Co、IIIb族元素(B、Al、Ga及びIn)、Si、Cr、アルカリ金属元素(K、Rb及びCs)及びアルカリ土類金属元素(Mg、Ca、Sr及びBa)等を含む材料で構成される。または、ZnOを主成分とし、副成分としてBi、Co、Mn、Sb、Al等を含む材料で構成されていても良い。   The resistor layer 8 is not particularly limited as long as it is a material having varistor characteristics. For example, the resistor layer 8 is composed of a zinc oxide varistor material layer. This zinc oxide-based varistor material layer has, for example, ZnO as a main component and rare earth elements, Co, IIIb group elements (B, Al, Ga and In), Si, Cr, alkali metal elements (K, Rb and Cs) as subcomponents. ) And alkaline earth metal elements (Mg, Ca, Sr and Ba) and the like. Alternatively, it may be made of a material containing ZnO as a main component and Bi, Co, Mn, Sb, Al, etc. as subcomponents.

抵抗体層8としては、酸化亜鉛系バリスタ材料層以外に、コンデンサ材料層、インダクタ材料層、NTCサーミスタ材料層などで構成されてもよい。   The resistor layer 8 may be composed of a capacitor material layer, an inductor material layer, an NTC thermistor material layer, etc. in addition to the zinc oxide varistor material layer.

内部電極層4,6は、導電材を含んで構成される。内部電極層4,6に含まれる導電材としては、特に限定されないが、PdまたはAg−Pd合金からなることが好ましい。内部電極層4,6の厚さは、用途に応じて適宜決定すればよいが、通常0.5〜5μm程度である。   The internal electrode layers 4 and 6 are configured to include a conductive material. The conductive material contained in the internal electrode layers 4 and 6 is not particularly limited, but is preferably made of Pd or an Ag—Pd alloy. The thickness of the internal electrode layers 4 and 6 may be appropriately determined according to the use, but is usually about 0.5 to 5 μm.

外部端子電極12,14も導電材を含んで構成される。外部端子電極12,14に含まれる導電材としては、特に限定されないが、通常、AgやAg−Pd合金などを用いる。さらに、必要に応じ、AgやAg−Pd合金などのペースト電極膜から成る下地電極層12p,14pの表面に、電気メッキ等により、Ni及びSn膜などで構成されるメッキ膜12c,14cが形成してある。下地電極層12p,14pの厚みは、用途に応じて適宜決定すればよいが、通常5〜50μm程度である。また、メッキ膜12c,14cの厚みは、用途に応じて適宜決定すればよいが、通常3〜10μm程度である。   The external terminal electrodes 12 and 14 are also configured to include a conductive material. Although it does not specifically limit as a electrically conductive material contained in the external terminal electrodes 12 and 14, Usually, Ag, an Ag-Pd alloy, etc. are used. Furthermore, if necessary, plated films 12c and 14c made of Ni and Sn films are formed on the surface of the base electrode layers 12p and 14p made of a paste electrode film such as Ag or Ag-Pd alloy by electroplating or the like. It is. The thicknesses of the base electrode layers 12p and 14p may be appropriately determined according to the use, but are usually about 5 to 50 μm. Moreover, although the thickness of the plating films 12c and 14c may be appropriately determined according to the use, it is usually about 3 to 10 μm.

素子本体10の形状は、特に制限はないが、通常、直方体状とされる。また、その寸法にも特に制限はなく、用途に応じて決定され、特に、1005形状(縦1.0mm×横0.5mm×厚み0.5mm)サイズ以下、たとえば、小さく軽い上に電極間距離が短い0603形状(縦0.6mm×横0.3mm×厚み0.3mm)サイズ以下である場合に本実施形態の方法の効果が大きい。   The shape of the element body 10 is not particularly limited, but is usually a rectangular parallelepiped shape. Also, there is no particular limitation on the dimensions, and it is determined according to the application. In particular, the size is 1005 (length 1.0 mm × width 0.5 mm × thickness 0.5 mm) or less, for example, small and light, and the distance between electrodes. Is smaller than the short 0603 shape (length 0.6 mm × width 0.3 mm × thickness 0.3 mm), the effect of the method of this embodiment is great.

素子本体10において、内部電極層4,6および抵抗体層8の積層方向の両外側端部には、外側抵抗体層18が配置してあり、素子本体10の内部を保護している。外側抵抗体層18の材質は、抵抗体層8の材質と同じであっても異なっていても良いが、通常、抵抗体層8の材質とほぼ同じであり、半導体材料で構成されている。   In the element body 10, outer resistor layers 18 are disposed at both outer ends of the internal electrode layers 4 and 6 and the resistor layer 8 in the stacking direction, and protect the inside of the element body 10. The material of the outer resistor layer 18 may be the same as or different from the material of the resistor layer 8, but is usually substantially the same as the material of the resistor layer 8, and is made of a semiconductor material.

そのため、一対の下地電極層12p,14pの外側にメッキ膜12c,14cを形成する際には、そのメッキ処理時に、半導体である外側抵抗体層18の外表面(素子本体10の表面10α)には、メッキ膜が形成されてショート不良となりやすい。そのため、その表面10αには、ガラスコートなどの保護膜16が形成してあることが好ましいが、本発明では、必ずしも保護膜16は形成されていなくとも良い。保護膜16を形成する場合には、保護膜16の厚さは、好ましくは0.05〜0.2μm程度に薄い。保護膜16が厚すぎると、保護膜16を形成した後に、下地電極層12p,14pを形成する際に、内部電極層4および6と下地電極層12p,14pとのコンタクトが困難になる傾向にある。   Therefore, when the plating films 12c and 14c are formed outside the pair of base electrode layers 12p and 14p, the outer surface of the outer resistor layer 18 which is a semiconductor (the surface 10α of the element body 10) is formed during the plating process. Is likely to cause a short circuit due to the formation of a plating film. Therefore, a protective film 16 such as a glass coat is preferably formed on the surface 10α. However, in the present invention, the protective film 16 is not necessarily formed. When the protective film 16 is formed, the thickness of the protective film 16 is preferably as thin as about 0.05 to 0.2 μm. If the protective film 16 is too thick, the contact between the internal electrode layers 4 and 6 and the base electrode layers 12p and 14p tends to be difficult when the base electrode layers 12p and 14p are formed after the protective film 16 is formed. is there.

下地電極層12p,14pは、電極ペーストの焼付け処理により形成されている。下地電極層12p,14pは、素子本体10の端面に位置する端面部分12γ,14γと、端面部分12γ,14γに連続して形成され、素子本体10の端面近傍の四側面にまで延びる側面部分12β,14βとを有している。   The base electrode layers 12p and 14p are formed by an electrode paste baking process. The base electrode layers 12p and 14p are formed continuously with the end surface portions 12γ and 14γ located on the end surface of the element body 10 and the end surface portions 12γ and 14γ, and extend to the four side surfaces in the vicinity of the end surface of the element body 10. , 14β.

本実施形態では、外部端子電極12,14で覆われていない素子本体10の表面10αの粗さをα・Raと表し、外部端子電極12,14における側面部分12β,14βの表面の粗さをβ・Raと表した場合に、α・Raは、好ましくは0.02〜0.4μm、さらに好ましくは0.05〜0.3μmであり、β・Raは、好ましくは0.05〜0.7μm、さらに好ましくは0.1〜0.5μmである。また、α・Raとβ・Raの比率は、0.5≦β・Ra/α・Ra≦10、好ましくは1≦β・Ra/α・Ra≦4である。なお、粗さは、算術平均粗さである。   In the present embodiment, the roughness of the surface 10α of the element body 10 that is not covered with the external terminal electrodes 12 and 14 is represented by α · Ra, and the roughness of the surface portions 12β and 14β of the external terminal electrodes 12 and 14 is defined as When expressed as β · Ra, α · Ra is preferably 0.02 to 0.4 μm, more preferably 0.05 to 0.3 μm, and β · Ra is preferably 0.05 to 0.3 μm. It is 7 μm, more preferably 0.1 to 0.5 μm. The ratio of α · Ra and β · Ra is 0.5 ≦ β · Ra / α · Ra ≦ 10, preferably 1 ≦ β · Ra / α · Ra ≦ 4. The roughness is an arithmetic average roughness.

本実施形態では、外部端子電極12,14における側面部分12β,14βの表面粗さβ・Raの値は、端面部分12γ,14γの表面粗さγ・Raの値に比較して小さい。端面部分12γ,14γの表面の粗さγ・Raは、好ましくは、0.05〜0.8μm、さらに好ましくは0.1〜0.5μmである。   In the present embodiment, the value of the surface roughness β · Ra of the side surface portions 12β and 14β of the external terminal electrodes 12 and 14 is smaller than the value of the surface roughness γ · Ra of the end surface portions 12γ and 14γ. The surface roughness γ · Ra of the end face portions 12γ and 14γ is preferably 0.05 to 0.8 μm, more preferably 0.1 to 0.5 μm.

表面粗さα・Raは、素子本体10の表面10αにおける表面粗さであるが、ガラスコートから成る保護膜をスパッタリングなどの薄膜法で形成する場合には、保護膜16の表面粗さと同じになる。また、表面粗さβ・RaおよびγRaに関しては、下地電極層12p,14pの表面粗さであるが、メッキ処理の特性上、メッキ膜12c,14cの表面も同様な表面粗さとなる。   The surface roughness α · Ra is the surface roughness on the surface 10α of the element body 10. When the protective film made of glass coat is formed by a thin film method such as sputtering, the surface roughness is the same as the surface roughness of the protective film 16. Become. The surface roughness β · Ra and γRa is the surface roughness of the base electrode layers 12p and 14p, but the surface of the plating films 12c and 14c has the same surface roughness due to the characteristics of the plating process.

次に、図1に示す積層チップバリスタ2の製造方法について説明する。
まず素子本体10を製造する。素子本体10を製造するために、印刷工法またはシート工法等により、内部電極層4,6が互い違いに両端部に露出するように、抵抗体層8(バリスタ層)と内部電極層4,6を交互に積層し、その積層方向の両端に外側抵抗体層18を積層し、積層体を形成する。
Next, a method for manufacturing the multilayer chip varistor 2 shown in FIG. 1 will be described.
First, the element body 10 is manufactured. In order to manufacture the element body 10, the resistor layer 8 (varistor layer) and the internal electrode layers 4 and 6 are formed by a printing method or a sheet method so that the internal electrode layers 4 and 6 are alternately exposed at both ends. It laminates | stacks alternately, the outer side resistive material layer 18 is laminated | stacked on the both ends of the lamination direction, and a laminated body is formed.

次に、この積層体を切断し、グリーンチップを得る。次に、必要に応じて脱バインダー処理を行い、グリーンチップを焼成し、素子本体10を得る。次に、素子本体10の両端部に外部端子電極12,14を形成するための電極ペーストを塗布、焼き付けして下地電極層12p,14pを形成する。   Next, this laminate is cut to obtain a green chip. Next, a binder removal process is performed as necessary, and the green chip is fired to obtain the element body 10. Next, an electrode paste for forming the external terminal electrodes 12 and 14 is applied and baked on both ends of the element body 10 to form the base electrode layers 12p and 14p.

次に、後述する研磨処理を行った後に、メッキ膜12c,14cを各下地電極層12p,14pの表面に電気メッキ法により形成する。このようにして図1に示す積層チップバリスタ2が製造される。   Next, after performing a polishing process to be described later, plated films 12c and 14c are formed on the surfaces of the base electrode layers 12p and 14p by electroplating. In this way, the multilayer chip varistor 2 shown in FIG. 1 is manufactured.

なお、ガラスコートなどの保護膜16の形成は、メッキ処理の前に行うことが好ましく、下地電極層12p,14pの形成前に行っても良い。保護膜16は、十分に薄いので、素子本体10の端面に下地電極層12p,14pを形成する際に、内部電極層4,6との接続を確保することが可能である。   The formation of the protective film 16 such as a glass coat is preferably performed before the plating process, and may be performed before the formation of the base electrode layers 12p and 14p. Since the protective film 16 is sufficiently thin, it is possible to ensure the connection with the internal electrode layers 4 and 6 when forming the base electrode layers 12p and 14p on the end face of the element body 10.

次に、メッキ処理前に行う研磨処理について説明する。その前に、まず、研磨処理に用いる研磨装置について説明する。   Next, the polishing process performed before the plating process will be described. Before that, a polishing apparatus used for the polishing process will be described first.

図2に示すように、研磨装置20は、回転盤21と、底板22と、側面リング23と、スリット形成部材24と、カバー25と、取出し用蓋26と、供給パイプ27と、排出受け28と、排出パイプ29とを有している。   As shown in FIG. 2, the polishing apparatus 20 includes a turntable 21, a bottom plate 22, a side ring 23, a slit forming member 24, a cover 25, a take-out lid 26, a supply pipe 27, and a discharge receptacle 28. And a discharge pipe 29.

回転盤21には、軸部21aが下面に形成してあり、その軸部21aが不図示のベルトおよびベルト駆動モータからの駆動力を受けることによって、回転軸20Tを中心に時計回りおよび反時計回りの双方に回転可能になっている。回転盤21には、底板22が固定され、底板22の上には、側面リング23が固定してある。   A shaft portion 21a is formed on the lower surface of the rotating disk 21, and the shaft portion 21a receives a driving force from a belt and a belt drive motor (not shown), thereby rotating clockwise and counterclockwise around the rotating shaft 20T. It can be rotated in both directions. A bottom plate 22 is fixed to the turntable 21, and a side ring 23 is fixed on the bottom plate 22.

側面リング23の上面には、スリット形成部材24が配置してある。スリット形成部材24の上面には、カバー25の固定部25aが固定され、カバー25の上面には、取出し用蓋26が開閉可能に固定されている。これにより、後述する研磨液の飛散を防止している。   A slit forming member 24 is arranged on the upper surface of the side ring 23. A fixing portion 25a of the cover 25 is fixed to the upper surface of the slit forming member 24, and an extraction lid 26 is fixed to the upper surface of the cover 25 so as to be opened and closed. Thereby, scattering of the polishing liquid described later is prevented.

本実施形態では、スリット形成部材24と、側面リング23と、底板22と、回転盤21とを、カバー25に対して着脱自在に固定してあり、回転盤21と共に回転可能になっている。取出し用蓋26は、カバー25に着脱自在に装着され、カバー25と共に回転可能に構成してある。供給パイプ27は、取り出し用蓋26には固定されず、回転盤21とは共に回転しないようになっていることが好ましい。なお、本実施形態では、回転盤21と共に、回転する部分は、少なくとも側面リング23であればよく、スリット形成部材24、カバー25、取り出し用蓋26および供給パイプ27は、必ずしも回転しなくとも良い。   In the present embodiment, the slit forming member 24, the side ring 23, the bottom plate 22, and the turntable 21 are detachably fixed to the cover 25, and can be rotated together with the turntable 21. The take-out lid 26 is detachably attached to the cover 25 and is configured to be rotatable together with the cover 25. It is preferable that the supply pipe 27 is not fixed to the take-out lid 26 and does not rotate together with the turntable 21. In the present embodiment, the part that rotates together with the turntable 21 may be at least the side ring 23, and the slit forming member 24, the cover 25, the take-out lid 26, and the supply pipe 27 may not necessarily rotate. .

側面リング23は、底板22と共に、凹状容器20aを構成する部材であり、内周に沿って内側壁面23aが形成してある。内側壁面23aは、底板22の上面、すなわち凹状容器20aの底面22aに対して、所定角度θで傾斜してある。所定角度θは、90度よりも大きく180度よりも小さな傾斜角度、さらに好ましくは100度〜120度である。なお、内側壁面23aは、必ずしも直線状の傾斜面である必要はなく、凸状あるいは凹状の曲面状の傾斜面でも良い。ただし、好ましくは、内側壁面23aは、直線状の傾斜面である。   The side ring 23 is a member that constitutes the concave container 20a together with the bottom plate 22, and an inner wall surface 23a is formed along the inner periphery. The inner wall surface 23a is inclined at a predetermined angle θ with respect to the upper surface of the bottom plate 22, that is, the bottom surface 22a of the concave container 20a. The predetermined angle θ is an inclination angle larger than 90 degrees and smaller than 180 degrees, more preferably 100 degrees to 120 degrees. The inner wall surface 23a is not necessarily a linear inclined surface, and may be a convex or concave curved inclined surface. However, the inner wall surface 23a is preferably a linear inclined surface.

側面リング23の軸方向の高さは、特に限定されないが、好ましくは5〜35mmである。側面リング23とスリット形成部材24との間、あるいはスリット形成部材24とカバー25の固定部25aとの間には、凹状容器20aの内部と外部とを連通させるスリット24aが形成してある。凹状容器20aの内部には、供給パイプ27から研磨液30が供給され、余分な研磨液30は、スリット24aから容器の外部に排出され、排出受け28および排出パイプ29を通して外部に排出される。   The height of the side ring 23 in the axial direction is not particularly limited, but is preferably 5 to 35 mm. Between the side ring 23 and the slit forming member 24, or between the slit forming member 24 and the fixing portion 25 a of the cover 25, a slit 24 a that connects the inside and the outside of the concave container 20 a is formed. The polishing liquid 30 is supplied from the supply pipe 27 to the inside of the concave container 20 a, and the excess polishing liquid 30 is discharged from the slit 24 a to the outside of the container, and is discharged to the outside through the discharge receiver 28 and the discharge pipe 29.

本実施形態では、研磨液としては、メディアを含まない水が用いられるが溶剤などを用いてもよい。   In this embodiment, as the polishing liquid, water not containing media is used, but a solvent or the like may be used.

本実施形態では、図2に示す研磨装置20の回転盤21を、図4に示すように回転制御する。まず、図1に示す下地電極層12p,14pが形成された素子本体10を、図3(A)に示すように、凹状容器20aの内部に多数投入する。投入される素子本体10の個数は、特に限定されず、例えば1000個〜2000000個投入される。これらの素子本体10は、研磨液30が供給している凹状容器20aの内部で、底面22aの中央部に集まり、素子本体群10aを形成している。   In the present embodiment, the rotation of the turntable 21 of the polishing apparatus 20 shown in FIG. 2 is controlled as shown in FIG. First, as shown in FIG. 3A, a large number of element bodies 10 on which the base electrode layers 12p and 14p shown in FIG. 1 are formed are put into the concave container 20a. The number of element bodies 10 to be input is not particularly limited, and for example, 1000 to 2000000 elements are input. These element bodies 10 are gathered at the center of the bottom surface 22a inside the concave container 20a supplied with the polishing liquid 30 to form an element body group 10a.

凹状容器20aを一定方向にゆっくりと回転させながら、徐々に回転速度を上げていく(図4に示す第1工程T01/第1可変速度領域)と、素子本体群10aが、凹状容器20aの底面22aに沿って外周方向にゆっくり移動する。その後に、図4に示す第2工程T02では、凹状容器20aが一定の回転速度(第1定速度領域)で回転し、素子本体群10aは、図3(B)に示すように、凹状容器20aの底面22aにおいて、内側壁面23近くに移動する(底面移動工程)。   When the rotational speed is gradually increased while slowly rotating the concave container 20a in a certain direction (first step T01 / first variable speed region shown in FIG. 4), the element body group 10a is moved to the bottom surface of the concave container 20a. It moves slowly along the outer peripheral direction along 22a. After that, in the second step T02 shown in FIG. 4, the concave container 20a rotates at a constant rotational speed (first constant speed region), and the element body group 10a has a concave container as shown in FIG. In the bottom face 22a of 20a, it moves near the inner wall surface 23 (bottom face moving step).

次に、図4に示す第3工程T03において、第1工程T01および第2工程T02よりも速い回転速度で凹状容器20aを回転させる。第3工程T03の間に、回転速度が急激に上昇する(第2可変速度領域)。この時、図3(C)に示すように、遠心力により、素子本体群10aは、内側壁面23aに沿って上方に移動する(壁面移動工程)。その後に、図4に示すように、第4工程T04において、最も研磨効率の良い回転速度(第2定速度領域)が維持される。   Next, in the third step T03 shown in FIG. 4, the concave container 20a is rotated at a higher rotational speed than in the first step T01 and the second step T02. During the third step T03, the rotational speed increases rapidly (second variable speed region). At this time, as shown in FIG. 3C, the element body group 10a moves upward along the inner wall surface 23a by a centrifugal force (wall surface moving step). Thereafter, as shown in FIG. 4, in the fourth step T04, the rotational speed (second constant speed region) with the highest polishing efficiency is maintained.

図4に示す第3工程T03および第4工程T04では、図3(C)に示す素子本体群10aが内側壁面23aを登り上がる際の摩擦熱や、遠心力による素子本体群10aに作用する内側壁面23aへの押し付け力により、メディアを用いることなく、研磨液30のみで図5に示す下地電極層12p,14pの表面が研磨される。   In the third step T03 and the fourth step T04 shown in FIG. 4, the inner side acting on the element main body group 10a due to frictional heat generated when the element main body group 10a shown in FIG. The surface of the base electrode layers 12p and 14p shown in FIG. 5 is polished only by the polishing liquid 30 without using a medium by the pressing force against the wall surface 23a.

下地電極層12p,14pの表面が研磨されることで、図6(A)および図6(B)に示すように、下地電極層12p,14pの表面に存在するガラス成分12rが研磨され、下地電極層12p,14pの表面に導電性粒子12qが多数露出する。その結果、その下地電極層12p,14pの表面にメッキ膜12c,14c(図1参照)を均一に形成しやすくなる。なお、図6(A)および図6(B)では、分かりやすくするために、ガラス成分12rに対して導電性粒子12qが少ないが、実際には、導電性粒子12qはもっと多く存在する。   By polishing the surfaces of the base electrode layers 12p and 14p, the glass component 12r existing on the surfaces of the base electrode layers 12p and 14p is polished as shown in FIGS. Many conductive particles 12q are exposed on the surfaces of the electrode layers 12p and 14p. As a result, the plating films 12c and 14c (see FIG. 1) are easily formed uniformly on the surfaces of the base electrode layers 12p and 14p. In FIGS. 6A and 6B, for the sake of clarity, the conductive particles 12q are less than the glass component 12r, but actually there are more conductive particles 12q.

本実施形態では、素子本体群10aが内側壁面23aを登り上がる際に、遠心力により、図3(C)および図5に示すように、内側壁面23aに沿って素子本体10が層状にばらけて押し付けられる。そのため、研磨に際して、素子本体10相互が衝突する確率も比較的に少なくなる。したがって、下地電極層12p,14pよりも窪んだ位置に存在する素子本体10の表面10α(図1参照)には、メディアや他の素子本体10あるいは内側壁面23aが衝突するおそれが少なく、素子本体10の表面10αに対するダメージも少ない。   In the present embodiment, when the element body group 10a climbs up the inner wall surface 23a, the element body 10 is separated into layers along the inner wall surface 23a by centrifugal force as shown in FIGS. 3 (C) and 5. Pressed. Therefore, the probability that the element bodies 10 collide with each other during polishing is relatively reduced. Therefore, there is little possibility that a medium or another element body 10 or the inner wall surface 23a collides with the surface 10α (see FIG. 1) of the element body 10 present at a position recessed from the base electrode layers 12p and 14p. The damage to the surface 10α of 10 is small.

その後に、図4に示す第5工程T05では、凹状容器20aの回転速度を急激に低下させ、第6工程T06において、凹状容器20aの回転速度をゼロにする。凹状容器20aの回転を停止させても、凹状容器20aの内部に存在する液体は、慣性力により回転し続ける。そのため、内側壁面23aに沿って押し付けられていた素子本体10は、その液体の回転流により、内側壁面23aから離れ、渦を巻きながら、ゆっくりと、内側容器23aの底面22aの略中央に攪拌されながら落下する(底面戻し工程)。その状態を図3(A)に示す。   Thereafter, in the fifth step T05 shown in FIG. 4, the rotational speed of the concave container 20a is rapidly reduced, and in the sixth step T06, the rotational speed of the concave container 20a is made zero. Even if the rotation of the concave container 20a is stopped, the liquid present in the concave container 20a continues to rotate due to the inertial force. Therefore, the element body 10 that has been pressed along the inner wall surface 23a is separated from the inner wall surface 23a by the rotational flow of the liquid, and is slowly stirred to the approximate center of the bottom surface 22a of the inner container 23a while swirling. While falling (bottom return process). The state is shown in FIG.

その後に、図4に示すように、第1工程T01〜第6工程T06とは回転方向が異なる以外は同様な第1工程T11〜第6工程T16を行い、その後に、第1工程T01〜第6工程T06と、第1工程T11〜第6工程T16とを交互に繰り返し行う。このようなサイクルを繰り返し行うことで、多数の素子本体10にそれぞれ形成してある下地電極層12p,14pが均一に研磨され、メッキ不良になる不良品の発生率を抑制することができる。   Thereafter, as shown in FIG. 4, the same first step T11 to sixth step T16 are performed except that the rotation direction is different from that of the first step T01 to sixth step T06, and then the first step T01 to the sixth step T16. Six steps T06 and the first step T11 to the sixth step T16 are alternately repeated. By repeating such a cycle, the base electrode layers 12p and 14p respectively formed on a large number of element bodies 10 are uniformly polished, and the occurrence rate of defective products that cause plating defects can be suppressed.

本実施形態の方法では、メディアを用いることなく、研磨液30のみで、素子本体10の下地電極層12p,14pを内側壁面23aに摺動させながら押し付けることで、下地電極層12p,14pの表面を研磨することができる。本実施形態の方法では、メディアを用いないので、メディアによる衝撃で発生するチップ部品やメディアの破片(カス)の付着がメッキ不均一や外観不良の原因となることもない。また、メディアを用いないことから、研磨後に、メディアと素子本体10とを分離する必要もない。   In the method of the present embodiment, the surface of the base electrode layers 12p and 14p is pressed by sliding the base electrode layers 12p and 14p of the element body 10 against the inner wall surface 23a with only the polishing liquid 30 without using a medium. Can be polished. In the method of the present embodiment, since no media is used, the adhesion of chip parts and media debris generated by impact by the media does not cause uneven plating or poor appearance. Further, since no media is used, it is not necessary to separate the media and the element body 10 after polishing.

また、本実施形態の方法では、素子本体10が内側壁面23aを登り上がる際に、遠心力により、内側壁面23aに沿って素子本体10が層状にばらけて押し付けられる。そのため、研磨に際して、素子本体10相互が衝突する確率も比較的に少なくなる。したがって、下地電極層12p,14pよりも窪んだ位置に存在する素子本体10の表面10α(図1参照)には、メディアや他の素子本体10あるいは内側壁面23aが衝突するおそれが少なく、素子本体10の表面10αに対するダメージも少ない。素子本体10の表面10αに対するダメージが少ないため、研磨工程の前に、好ましくは下地電極層12p,14pの形成前に、ガラスコートから成る薄い保護膜16を形成することができる。保護膜16を形成したとしても、その保護膜16が、下地電極層12p、14pの研磨工程に際して、損傷するおそれが少なく、その後に行われるメッキ工程に際して、素子本体10の表面10αにまでメッキが形成されることを効果的に防止することができる。   In the method of this embodiment, when the element body 10 climbs up the inner wall surface 23a, the element body 10 is scattered and pressed along the inner wall surface 23a by a centrifugal force. Therefore, the probability that the element bodies 10 collide with each other during polishing is relatively reduced. Therefore, there is little possibility that a medium or another element body 10 or the inner wall surface 23a collides with the surface 10α (see FIG. 1) of the element body 10 present at a position recessed from the base electrode layers 12p and 14p. The damage to the surface 10α of 10 is small. Since the damage to the surface 10α of the element body 10 is small, the thin protective film 16 made of a glass coat can be formed before the polishing step, preferably before the formation of the base electrode layers 12p and 14p. Even if the protective film 16 is formed, the protective film 16 is less likely to be damaged during the polishing process of the base electrode layers 12p and 14p, and the plating is performed up to the surface 10α of the element body 10 during the subsequent plating process. The formation can be effectively prevented.

また、本実施形態では、図5に示すように、素子本体10が内側壁面23aに遠心力で押し付けられて研磨される際には、内側壁面23aには、下地電極層12p,14pの側面部分12β,14β(図1参照)が主として押し付けられる確率が高い。そのため、本実施形態の方法を用いると、図1に示す側面部分12βの表面が、端面部分12γよりも多く研磨され、側面部分12βの表面粗さβ・Raの値は、端面部分12γの表面粗さγ・Raの値に比較して小さくなる傾向にある。   In the present embodiment, as shown in FIG. 5, when the element body 10 is polished by being pressed against the inner wall surface 23a by centrifugal force, the inner wall surface 23a has side surface portions of the base electrode layers 12p and 14p. There is a high probability that 12β and 14β (see FIG. 1) are mainly pressed. Therefore, when the method of the present embodiment is used, the surface of the side surface portion 12β shown in FIG. 1 is polished more than the end surface portion 12γ, and the value of the surface roughness β · Ra of the side surface portion 12β is the surface of the end surface portion 12γ. It tends to be smaller than the value of roughness γ · Ra.

したがって、本実施形態の方法では、端面部分12γを削りすぎないので、端面部分12γの表面の粗さγ・Raが十分に大きい。したがって、下地電極層12p,14pの角部において、素子本体10の角部が露出してしまうことを防止できると共に、メッキ膜12c,14cとの密着性も良好である。   Therefore, in the method of the present embodiment, the end surface portion 12γ is not excessively shaved, and thus the surface roughness γ · Ra of the end surface portion 12γ is sufficiently large. Therefore, the corners of the element body 10 can be prevented from being exposed at the corners of the base electrode layers 12p and 14p, and the adhesion to the plating films 12c and 14c is good.

また、本実施形態の方法では、図4に示す工程T01〜T16の各工程時間、各工程における回転速度、回転速度の加速度、サイクルの繰り返し回数などを制御することで、図1に示す表面粗さの関係を持つ積層チップバリスタ2を容易に製造することができる。すなわち、外部端子電極12,14で覆われていない素子本体10の表面10αの粗さをα・Raと表し、外部端子電極12,14における側面部分12β,14βの表面の粗さをβ・Raと表した場合に、α・Raを、好ましくは0.02〜0.4μm、さらに好ましくは0.05〜0.3μmであり、β・Raを、好ましくは0.05〜0.7μm、さらに好ましくは0.1〜0.5μmとすることができる。α・Raとβ・Raの比率を、0.5≦β・Ra/α・Ra≦10、好ましくは1≦β・Ra/α・Ra≦4とすることができる。   Further, in the method of the present embodiment, the surface roughness shown in FIG. 1 is controlled by controlling the process time of steps T01 to T16 shown in FIG. 4, the rotational speed in each step, the acceleration of the rotational speed, the number of cycle repetitions, and the like. The multilayer chip varistor 2 having the above relationship can be easily manufactured. That is, the roughness of the surface 10α of the element body 10 not covered with the external terminal electrodes 12 and 14 is represented by α · Ra, and the roughness of the surface portions 12β and 14β of the external terminal electrodes 12 and 14 is represented by β · Ra. Α · Ra is preferably 0.02 to 0.4 μm, more preferably 0.05 to 0.3 μm, and β · Ra is preferably 0.05 to 0.7 μm. Preferably it can be 0.1-0.5 micrometer. The ratio of α · Ra and β · Ra can be 0.5 ≦ β · Ra / α · Ra ≦ 10, preferably 1 ≦ β · Ra / α · Ra ≦ 4.

なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。たとえば、上述した実施形態では、積層チップバリスタを例に説明を行ったが、これに限定されず、本発明の方法が適用されるチップ型電子部品としては、積層コンデンサ、チップバリスタ、チップインダクタ、チップNTCサーミスタなどであってもよい。   The present invention is not limited to the above-described embodiment, and can be variously modified within the scope of the present invention. For example, in the above-described embodiment, the multilayer chip varistor has been described as an example. However, the present invention is not limited to this, and chip-type electronic components to which the method of the present invention is applied include multilayer capacitors, chip varistors, chip inductors, A chip NTC thermistor or the like may be used.

2…積層チップバリスタ
6,8…内部電極
10…素子本体
12,14…外部端子電極
12p,14p…下地電極層
12c,14c…メッキ膜
12β,14β…側面部分
12γ,14γ…端面部分
16…保護膜
20…研磨装置
20a…凹状容器
22a…底面
23a…内側壁面
30…研磨液
2 ... Multilayer chip varistor 6, 8 ... Internal electrode 10 ... Element body 12, 14 ... External terminal electrode 12p, 14p ... Base electrode layer 12c, 14c ... Plating film 12β, 14β ... Side portion 12γ, 14γ ... End face portion 16 ... Protection Film 20 ... Polishing apparatus 20a ... Concave container 22a ... Bottom 23a ... Inner wall surface 30 ... Polishing liquid

Claims (5)

内部電極が内部に形成された素子本体と、前記内部電極が露出する前記素子本体の端面を覆う端子電極とを有するチップ型電子部品を製造する方法であって、
前記素子本体の端面に前記端子電極の一部となる下地電極層を形成する工程と、
前記下地電極層がそれぞれ形成された複数の素子本体を、凹状容器の内部に収容する工程と、
前記凹状容器の内部にメディアを含まない液体を入れた状態で、前記凹状容器を第1回転速度で回転させ、前記素子本体を、前記凹状容器の底面で内側壁面近くに移動させる底面移動工程と、
前記凹状容器を前記第1回転速度よりも高速な第2回転速度で回転させ、前記素子本体を前記内側壁面に沿って上方に移動させる壁面移動工程と、
前記凹状容器の回転を停止させる底面戻し工程と、を有するチップ型電子部品の製造方法。
A method of manufacturing a chip-type electronic component having an element body in which an internal electrode is formed and a terminal electrode that covers an end surface of the element body from which the internal electrode is exposed,
Forming a base electrode layer to be a part of the terminal electrode on the end face of the element body;
Accommodating a plurality of element bodies each having the underlying electrode layer formed therein, in a concave container;
A bottom surface moving step of rotating the concave container at a first rotational speed and moving the element main body near the inner wall surface at the bottom surface of the concave container with a liquid containing no medium inside the concave container; ,
A wall surface moving step of rotating the concave container at a second rotation speed higher than the first rotation speed, and moving the element body upward along the inner wall surface;
And a bottom surface returning step for stopping rotation of the concave container.
前記底面移動工程と、前記壁面移動工程と、前記底面戻し工程とを、この順序で行う基本サイクルを繰り返し行う請求項1に記載のチップ型電子部品の製造方法。     The manufacturing method of the chip-type electronic component according to claim 1, wherein a basic cycle in which the bottom surface moving step, the wall surface moving step, and the bottom surface returning step are performed in this order is repeated. nを整数とした場合に、n回目に行う基本サイクルにおける前記凹状容器の回転方向と、(n+1)回目に行う基本サイクルにおける前記凹状容器の回転方向とが逆方向である請求項2に記載のチップ型電子部品の製造方法。     The rotation direction of the concave container in the nth basic cycle performed when n is an integer, and the rotational direction of the concave container in the (n + 1) th basic cycle are opposite directions. A method for manufacturing a chip-type electronic component. 前記内側壁面は、前記底面に対して、90度よりも大きく180度よりも小さな傾斜角度で傾斜している請求項1〜3のいずれかに記載のチップ型電子部品の製造方法。     The method for manufacturing a chip-type electronic component according to claim 1, wherein the inner wall surface is inclined with respect to the bottom surface at an inclination angle that is greater than 90 degrees and smaller than 180 degrees. 前記第1回転速度は、徐々に回転速度が上がる第1可変速度領域を有し、前記第2回転速度は、徐々に回転速度が上がる第2可変速度領域を有する請求項1〜4のいずれかに記載のチップ型電子部品の製造方法。     The first rotation speed has a first variable speed region in which the rotation speed gradually increases, and the second rotation speed has a second variable speed region in which the rotation speed gradually increases. A method for producing a chip-type electronic component as described in 1 above.
JP2010040780A 2010-02-25 2010-02-25 Manufacturing method of chip-type electronic component Active JP5471585B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010040780A JP5471585B2 (en) 2010-02-25 2010-02-25 Manufacturing method of chip-type electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010040780A JP5471585B2 (en) 2010-02-25 2010-02-25 Manufacturing method of chip-type electronic component

Publications (2)

Publication Number Publication Date
JP2011176237A JP2011176237A (en) 2011-09-08
JP5471585B2 true JP5471585B2 (en) 2014-04-16

Family

ID=44688810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010040780A Active JP5471585B2 (en) 2010-02-25 2010-02-25 Manufacturing method of chip-type electronic component

Country Status (1)

Country Link
JP (1) JP5471585B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03251361A (en) * 1990-01-29 1991-11-08 Ichishima Tekko:Kk Longitudinal type dry barrel mirror surface polishing device
JP2996052B2 (en) * 1993-06-22 1999-12-27 株式会社村田製作所 Manufacturing method of ceramic electronic components
JPH08316088A (en) * 1995-05-12 1996-11-29 Murata Mfg Co Ltd Ceramic electronic component manufacturing method
JP2002305128A (en) * 2001-04-06 2002-10-18 Matsushita Electric Ind Co Ltd Laminated electronic component and method of manufacturing the same
JP2003103450A (en) * 2001-09-28 2003-04-08 Sinto Brator Co Ltd Sealing method for slidably contacting part between fixed tank and turntable in dry fluid barrel polishing device and dry fluid barrel polishing device

Also Published As

Publication number Publication date
JP2011176237A (en) 2011-09-08

Similar Documents

Publication Publication Date Title
JP5471586B2 (en) Chip-type electronic components
TWI297504B (en) Multilayer chip varistor
JP5672717B2 (en) Plating apparatus, plating method and chip type electronic component manufacturing method
JP5799948B2 (en) Ceramic electronic component and method for manufacturing the same
JP4683052B2 (en) Ceramic element
JP2017037930A (en) Method for manufacturing ceramic electronic component and the same
JP7331320B2 (en) multilayer capacitor
US9396878B2 (en) Multilayer ceramic capacitor, manufacturing method therefor, circuit board having multilayer ceramic capacitor embedded therein, and polishing device for multilayer ceramic capacitor
US11557435B2 (en) Multilayer ceramic electronic component and method for manufacturing the same
JP7359258B2 (en) Multilayer ceramic electronic component and method for manufacturing multilayer ceramic electronic component
KR102572462B1 (en) Multilayer ceramic capacitor
US9355780B2 (en) Multilayer ceramic capacitor, and circuit board having multilayer ceramic capacitor embedded therein
JP2022057923A (en) Multilayer ceramic capacitor
EP0858085B1 (en) Laminated chip varistor and production method thereof
US20050120528A1 (en) Method of manufacturing piezoelectric ceramic device
US9530565B2 (en) Electronic component
JP4359299B2 (en) Manufacturing method of multilayer ceramic electronic component
JP5471585B2 (en) Manufacturing method of chip-type electronic component
JP5724262B2 (en) Electronic components
WO2016139975A1 (en) Ntc thermistor to be buried in substrate and method for producing same
JP3981125B2 (en) Multilayer chip varistor and manufacturing method thereof
JP2021089924A (en) Multilayer ceramic electronic component
US11521797B2 (en) Method of manufacturing electronic component
JP2007096205A (en) Chip-type negative temperature coefficient (ntc) element
JP2004311676A (en) Chip shape laminated ceramic electronic part and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131127

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R150 Certificate of patent or registration of utility model

Ref document number: 5471585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150