JP5466124B2 - Pre-driver circuit and drive circuit - Google Patents

Pre-driver circuit and drive circuit Download PDF

Info

Publication number
JP5466124B2
JP5466124B2 JP2010219243A JP2010219243A JP5466124B2 JP 5466124 B2 JP5466124 B2 JP 5466124B2 JP 2010219243 A JP2010219243 A JP 2010219243A JP 2010219243 A JP2010219243 A JP 2010219243A JP 5466124 B2 JP5466124 B2 JP 5466124B2
Authority
JP
Japan
Prior art keywords
feedback signal
circuit
voltage
transistor
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010219243A
Other languages
Japanese (ja)
Other versions
JP2012074996A (en
Inventor
幸之助 瀧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei EMD Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Priority to JP2010219243A priority Critical patent/JP5466124B2/en
Publication of JP2012074996A publication Critical patent/JP2012074996A/en
Application granted granted Critical
Publication of JP5466124B2 publication Critical patent/JP5466124B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Description

本発明は、プリドライバ回路に関し、詳細にはモータ等の負荷の電圧を制御する駆動回路のプリドライバ回路に関する。   The present invention relates to a pre-driver circuit, and more particularly to a pre-driver circuit for a drive circuit that controls the voltage of a load such as a motor.

図5は、従来のモータ等を駆動する駆動回路1の構成例を示す。   FIG. 5 shows a configuration example of a driving circuit 1 for driving a conventional motor or the like.

駆動回路1は、ハイサイドのプリドライバ回路2と、モータ等の負荷4に接続されたブリッジ回路3とから構成されている。プリドライバ回路2としては、駆動回路1の出力電圧に基づいて制御されるプッシュプル回路5と、該プッシュプル回路5を介して出力される内部供給電圧と、出力電圧とに基づいて駆動電圧を出力するバッファ回路6とを備えた回路が知られている(特許文献1参照)。なお、7は、ローサイドのプリドライバ回路である。   The drive circuit 1 includes a high-side pre-driver circuit 2 and a bridge circuit 3 connected to a load 4 such as a motor. The pre-driver circuit 2 includes a push-pull circuit 5 that is controlled based on the output voltage of the drive circuit 1, an internal supply voltage that is output via the push-pull circuit 5, and a drive voltage that is based on the output voltage. A circuit including a buffer circuit 6 for outputting is known (see Patent Document 1). Reference numeral 7 denotes a low-side pre-driver circuit.

米国特許第7,635,998号明細書US Pat. No. 7,635,998

図6、図7は、ブリッジ回路3の構成例を示す。図6のブリッジ回路3は2個の駆動トランジスタ3a,3bからなり、図7のブリッジ回路3は4個の駆動トランジスタ3a,3b,3c,3dからなる。   6 and 7 show configuration examples of the bridge circuit 3. The bridge circuit 3 in FIG. 6 includes two drive transistors 3a and 3b, and the bridge circuit 3 in FIG. 7 includes four drive transistors 3a, 3b, 3c, and 3d.

図6のブリッジ回路3では駆動トランジスタ3aのゲートに過剰の電圧がかかることにより、図7のブリッジ回路3では駆動トランジスタ3a,3cの各ゲートに過剰の電圧がかかることにより、ゲートが破壊されてしまうことは、上記プリドライバ回路2によって保護される。   In the bridge circuit 3 of FIG. 6, an excessive voltage is applied to the gate of the drive transistor 3a, and in the bridge circuit 3 of FIG. 7, an excessive voltage is applied to the gates of the drive transistors 3a and 3c. This is protected by the pre-driver circuit 2.

しかし、図5に示したように、上記プッシュプル回路5やバッファ回路6が出力電圧に直接接続されているため、モータ等の負荷4からプリドライバ回路2側に流れる回生電流が該プッシュプル回路5やバッファ回路6を含むプリドライバ回路2の内部回路に伝播してしまい、その結果、駆動回路1の制御に悪影響(例えば、誤動作や内部回路の素子破壊等)を及ぼす。   However, as shown in FIG. 5, since the push-pull circuit 5 and the buffer circuit 6 are directly connected to the output voltage, the regenerative current flowing from the load 4 such as a motor to the pre-driver circuit 2 side is the push-pull circuit. 5 and the internal circuit of the pre-driver circuit 2 including the buffer circuit 6, and as a result, adversely affects the control of the drive circuit 1 (for example, malfunction or element destruction of the internal circuit).

そこで、本発明の目的は、回生電流がモータ等の負荷からプリドライバ回路側に流れても、駆動回路の制御に影響を及ぼさないようなプリドライバ回路を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a pre-driver circuit that does not affect the control of a drive circuit even when a regenerative current flows from a load such as a motor to the pre-driver circuit side.

本発明は、第1の電源電圧に接続された第1の駆動トランジスタと、接地に接続された第2の駆動トランジスタとの間の負荷に接続される接続ノードを出力端子とするブリッジ回路に接続されたプリドライバ回路であって、前記接続ノードである前記出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、前記出力端子に現れる電圧に基づいて電圧のみをフィードバックさせる第1のフィードバック信号を生成する第1のフィードバック信号生成手段と、前記生成された第1のフィードバック信号が入力され、前記第1の駆動トランジスタを駆動制御する第2のフィードバック信号を生成する第2のフィードバック信号生成手段と、一端が前記第1の電源電圧より高い電圧に接続され、他端が前記第2のフィードバック信号生成手段に接続された、入力信号によってオン・オフする第1のスイッチング手段とを具え、前記第1のスイッチング手段と前記第2のフィードバック信号生成手段とによって構成された駆動信号生成手段から前記第2のフィードバック信号を、前記第1の駆動トランジスタのゲートに駆動信号として出力し、前記第2のフィードバック信号生成手段は、ドレインが前記第1のスイッチング手段の他端に接続され、ソースが前記第1の駆動トランジスタに接続され、ゲートに第1のフィードバック信号が入力されるN型トランジスタであるすることを特徴とする。
The present invention is connected to a bridge circuit whose output terminal is a connection node connected to a load between a first drive transistor connected to a first power supply voltage and a second drive transistor connected to ground. A pre-driver circuit having an output monitor circuit connected to the output terminal as the connection node, and using the output monitor circuit to feed back only the voltage based on the voltage appearing at the output terminal a first feedback signal generating means for generating a first feedback signal, a first feedback signal the generated is inputted, first generates a second feedback signal for controlling driving of the pre-Symbol first driving transistor Two feedback signal generating means, one end of which is connected to a voltage higher than the first power supply voltage, and the other end of the second feedback signal. A first switching means connected to the generating means for turning on and off by an input signal, and the driving signal generating means configured by the first switching means and the second feedback signal generating means to the first switching means. The second feedback signal is output to the gate of the first driving transistor as a driving signal , and the second feedback signal generating means has a drain connected to the other end of the first switching means, and a source connected to the first switching transistor. It is an N-type transistor connected to one drive transistor and having a first feedback signal input to the gate .

本発明は、第1の電源電圧に接続された第1の駆動トランジスタと、接地に接続された第2の駆動トランジスタとの間の負荷に接続される接続ノードを出力端子とするブリッジ回路に接続されたプリドライバ回路であって、前記接続ノードである前記出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、前記出力端子に現れる電圧に基づいて電圧のみをフィードバックさせる第1のフィードバック信号を生成する第1のフィードバック信号生成手段と、前記生成された第1のフィードバック信号が入力され、前記第1の駆動トランジスタを駆動制御する第2のフィードバック信号を生成する第2のフィードバック信号生成手段と、一端が前記第1の電源電圧より高い電圧に接続され、他端が前記第2のフィードバック信号生成手段に接続された、入力信号によってオンオフする第1のスイッチング手段とを具え、前記第1のスイッチング手段と前記第2のフィードバック信号生成手段とによって構成された駆動信号生成手段から前記第2のフィードバック信号を、前記第1の駆動トランジスタのゲートに駆動信号として出力し、前記第1のフィードバック信号生成手段は、前記出力モニタ回路の出力ノードに現れる電圧を所定量シフトさせた信号を、前記第1のフィードバック信号として出力する電圧シフト回路をさらに具えたことを特徴とする。
The present invention is connected to a bridge circuit whose output terminal is a connection node connected to a load between a first drive transistor connected to a first power supply voltage and a second drive transistor connected to ground. A pre-driver circuit having an output monitor circuit connected to the output terminal as the connection node, and using the output monitor circuit to feed back only the voltage based on the voltage appearing at the output terminal First feedback signal generation means for generating a first feedback signal, and a second feedback signal that receives the generated first feedback signal and generates a second feedback signal for driving and controlling the first driving transistor. Feedback signal generating means, one end of which is connected to a voltage higher than the first power supply voltage, and the other end of the second feedback signal. A first switching unit connected to the generation unit and turned on / off by an input signal, and the second switching signal generating unit includes the first switching unit and the second feedback signal generating unit. A feedback signal is output as a drive signal to the gate of the first drive transistor, and the first feedback signal generation means outputs a signal obtained by shifting a voltage appearing at the output node of the output monitor circuit by a predetermined amount. And a voltage shift circuit that outputs the feedback signal as one feedback signal .

本発明は、第1の電源電圧に接続された第1の駆動トランジスタと、接地に接続された第2の駆動トランジスタとの間の負荷に接続される接続ノードを出力端子とするブリッジ回路に接続されたプリドライバ回路であって、前記接続ノードである前記出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、前記出力端子に現れる電圧に基づいて電圧のみをフィードバックさせる第1のフィードバック信号を生成する第1のフィードバック信号生成手段と、前記生成された第1のフィードバック信号が入力され、前記第1の駆動トランジスタを駆動制御する第2のフィードバック信号を生成する第2のフィードバック信号生成手段と、一端が前記第1の電源電圧より高い電圧に接続され、他端が前記第2のフィードバック信号生成手段に接続された、入力信号によってオンオフする第1のスイッチング手段とを具え、前記第1のスイッチング手段と前記第2のフィードバック信号生成手段とによって構成された駆動信号生成手段から前記第2のフィードバック信号を、前記第1の駆動トランジスタのゲートに駆動信号として出力し、前記駆動信号生成手段は、前記出力端子に現れる電圧が前記第1の電源電圧に近くなったことを検知して、前記第1のスイッチング手段の他端と前記第1の駆動トランジスタのゲートとを短絡させる第2のスイッチング手段をさらに具えたことを特徴とする。
The present invention is connected to a bridge circuit whose output terminal is a connection node connected to a load between a first drive transistor connected to a first power supply voltage and a second drive transistor connected to ground. A pre-driver circuit having an output monitor circuit connected to the output terminal as the connection node, and using the output monitor circuit to feed back only the voltage based on the voltage appearing at the output terminal First feedback signal generation means for generating a first feedback signal, and a second feedback signal that receives the generated first feedback signal and generates a second feedback signal for driving and controlling the first driving transistor. Feedback signal generating means, one end of which is connected to a voltage higher than the first power supply voltage, and the other end of the second feedback signal. A first switching unit connected to the generation unit and turned on / off by an input signal, and the second switching signal generating unit includes the first switching unit and the second feedback signal generating unit. A feedback signal is output as a drive signal to the gate of the first drive transistor, and the drive signal generation means detects that the voltage appearing at the output terminal is close to the first power supply voltage, and The second switching means for short-circuiting the other end of the first switching means and the gate of the first driving transistor is further provided .

前記出力モニタ回路は、ドレインが前記第1の電源電圧より高い電圧に接続され、ゲートが前記出力端子に接続される第1のN型トランジスタと、ドレインが前記第1の電源電圧より低い電圧に接続され、ゲートが前記出力端子に接続され、ソースが前記第1のN型トランジスタのソースに接続された第1のP型トランジスタとを含み、第1のフィードバック信号生成手段は、前記出力モニタ回路の前記第1のN型トランジスタと前記第1のP型トランジスタとの間の接続ノードに現れる電圧に基づいて、前記第1のフィードバック信号を生成することを特徴とする。
The output monitor circuit includes a first N-type transistor having a drain connected to a voltage higher than the first power supply voltage, a gate connected to the output terminal, and a drain connected to a voltage lower than the first power supply voltage. And a first P-type transistor having a gate connected to the output terminal and a source connected to a source of the first N-type transistor, wherein the first feedback signal generation means includes the output monitor circuit The first feedback signal is generated based on a voltage appearing at a connection node between the first N-type transistor and the first P-type transistor .

前記電圧シフト回路は、前記出力モニタ回路の出力ノードに現れる電圧が入力される入力端子と、前記第1の電源電圧よりも高い電圧に接続され、前記第1のフィードバック信号を出力する出力端子と、前記入力端子とし前記出力端子との間に接続され、ダイオード接続され直列に接続された複数のP型トランジスタと、を含むことを特徴とする。
The voltage shift circuit includes an input terminal to which a voltage appearing at an output node of the output monitor circuit is input, an output terminal connected to a voltage higher than the first power supply voltage and outputting the first feedback signal; And a plurality of P-type transistors connected in series as diodes and connected between the output terminal and the output terminal .

本発明は、少なくとも、第1の電源電圧に接続された第1の駆動トランジスタと、接地に接続された第2の駆動トランジスタとを有するブリッジ回路と、前記第1の駆動トランジスタと第2の駆動トランジスタとの間の接続ノードと、前記第1の駆動トランジスタのゲートとの間に接続されるプリドライバ回路とを具えることによって、駆動回路を構成したことを特徴とする。   The present invention includes a bridge circuit having at least a first drive transistor connected to a first power supply voltage and a second drive transistor connected to ground, the first drive transistor, and a second drive. A drive circuit is configured by including a pre-driver circuit connected between a connection node between the transistor and a gate of the first drive transistor.

本発明によれば、第1の電源電圧(VM)に接続された第1の駆動トランジスタと、接地に接続された第2の駆動トランジスタとの間の負荷に接続される接続ノード(N1)を出力端子とするブリッジ回路に接続されたプリドライバ回路において、接続ノード(N1)である出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、出力端子に現れる電圧(Vout)に基づいて電圧のみをフィードバックさせる第1のフィードバック信号(S1)を生成し、第1のフィードバック信号(S1)に基づいて第2のフィードバック信号(S2)を生成して、出力端子に現れる電圧(Vout)が第1の電源電圧(VM)に近づくように、第1の駆動トランジスタを駆動制御するようにしたので、回生電流がモータ等の負荷から駆動回路を構成するプリドライバ回路側に流れても、駆動回路の制御に影響を与えないようにすることが可能となる。   According to the present invention, the connection node (N1) connected to the load between the first drive transistor connected to the first power supply voltage (VM) and the second drive transistor connected to the ground is provided. The pre-driver circuit connected to the bridge circuit serving as the output terminal has an output monitor circuit connected to the output terminal which is the connection node (N1), and the voltage (Vout) appearing at the output terminal using the output monitor circuit. ) To generate a first feedback signal (S1) that feeds back only the voltage, generates a second feedback signal (S2) based on the first feedback signal (S1), and appears on the output terminal. Since the first drive transistor is driven and controlled so that (Vout) approaches the first power supply voltage (VM), the regenerative current is generated from a load such as a motor. Also it flows to the pre-driver circuit side which constitutes the dynamic circuit, it becomes possible so as not to affect the control of the drive circuit.

本発明の第1の実施の形態である、プリドライバ回路の構成例を示す回路図である。1 is a circuit diagram illustrating a configuration example of a pre-driver circuit according to a first embodiment of the present invention. FIG. 本発明の第2の実施の形態である、プリドライバ回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the predriver circuit which is the 2nd Embodiment of this invention. 本発明の第3の実施の形態である、プリドライバ回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the predriver circuit which is the 3rd Embodiment of this invention. 本発明の第4の実施の形態である、プリドライバ回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the predriver circuit which is the 4th Embodiment of this invention. 従来のプリドライバ回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the conventional predriver circuit. 従来のプリドライバ回路に接続されたブリッジ回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the bridge circuit connected to the conventional predriver circuit. 従来のプリドライバ回路に接続されたブリッジ回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the bridge circuit connected to the conventional predriver circuit.

〔第1の例〕
本発明の第1の実施の形態を、図1に基づいて説明する。
[First example]
A first embodiment of the present invention will be described with reference to FIG.

<回路構成>
図1は、駆動回路300の構成例を示す。
<Circuit configuration>
FIG. 1 shows a configuration example of the drive circuit 300.

駆動回路300は、ブリッジ回路100と、プリドライバ回路200とから構成される。   The drive circuit 300 includes a bridge circuit 100 and a pre-driver circuit 200.

ブリッジ回路100は、少なくとも、第1の電源電圧(VM)に接続された第1の駆動トランジスタ101と、接地に接続された第2の駆動トランジスタ102とを有する。   The bridge circuit 100 includes at least a first drive transistor 101 connected to the first power supply voltage (VM) and a second drive transistor 102 connected to the ground.

プリドライバ回路200は、第1の駆動トランジスタ101と第2の駆動トランジスタ102との間の接続ノード(N1)と、第1の駆動トランジスタ101のゲートとの間に接続されている。接続ノード(N1)は、出力端子10とされ、モータ等の負荷400に接続されている。   The pre-driver circuit 200 is connected between a connection node (N1) between the first drive transistor 101 and the second drive transistor 102 and the gate of the first drive transistor 101. The connection node (N1) is an output terminal 10 and is connected to a load 400 such as a motor.

(プリドライバ回路)
以下、プリドライバ回路200の具体的な構成について説明する。
(Pre-driver circuit)
Hereinafter, a specific configuration of the pre-driver circuit 200 will be described.

プリドライバ回路200は、第1のフィードバック信号生成回路210と、第2のフィードバック信号生成回路222と、第1のスイッチング回路221とを備えている。第2のフィードバック信号生成回路222と、第1のスイッチング回路221とは、駆動信号生成回路220として構成されている。   The pre-driver circuit 200 includes a first feedback signal generation circuit 210, a second feedback signal generation circuit 222, and a first switching circuit 221. The second feedback signal generation circuit 222 and the first switching circuit 221 are configured as a drive signal generation circuit 220.

第1のフィードバック信号生成回路210は、接続ノード(N1)である出力端子10に接続された出力モニタ回路213を有する。この出力モニタ回路213を用いて、出力端子10に現れる電圧(Vout)に基づいて電圧のみをフィードバックさせる第1のフィードバック信号(S1)を生成する。   The first feedback signal generation circuit 210 includes an output monitor circuit 213 connected to the output terminal 10 which is a connection node (N1). Using this output monitor circuit 213, a first feedback signal (S1) for feeding back only the voltage based on the voltage (Vout) appearing at the output terminal 10 is generated.

第2のフィードバック信号生成回路222は、入力された第1のフィードバック信号(S1)に基づいて、出力端子10に現れる電圧(Vout)が第1の電源電圧(VM)に近づくように、第1の駆動トランジスタ101を駆動制御することが可能な第2のフィードバック信号(S2)を生成する。具体的には、第2のフィードバック信号(S2)によって、第1の駆動トランジスタ101のゲート−ソース間電圧が、およそ第1の駆動トランジスタ101の閾値電圧以上の値になればよい。   Based on the input first feedback signal (S1), the second feedback signal generation circuit 222 performs the first feedback so that the voltage (Vout) appearing at the output terminal 10 approaches the first power supply voltage (VM). A second feedback signal (S2) that can drive and control the driving transistor 101 is generated. Specifically, it is only necessary that the gate-source voltage of the first driving transistor 101 becomes approximately equal to or higher than the threshold voltage of the first driving transistor 101 by the second feedback signal (S2).

第1のスイッチング回路221は、一端が第1の電源電圧(VM)より高い電圧(VG)に接続され、他端が第2のフィードバック信号生成回路222に接続されており、入力信号(SIN)によってオン・オフする。   The first switching circuit 221 has one end connected to a voltage (VG) higher than the first power supply voltage (VM), the other end connected to the second feedback signal generation circuit 222, and an input signal (SIN). Turn on and off with.

第1のスイッチング回路221は、PMOSで構成することができ、入力信号SINによりデジタル的にオン・オフする。なお、第1のスイッチング回路221は、バイポーラとしても構成可能である。   The first switching circuit 221 can be composed of a PMOS and is digitally turned on / off by an input signal SIN. Note that the first switching circuit 221 can also be configured as bipolar.

そして、このプリドライバ回路200は、第1のスイッチング回路221と第2のフィードバック信号生成回路222とによって構成された駆動信号生成回路220から第2のフィードバック信号(S2)を、第1の駆動トランジスタ101のゲートに駆動信号(S3)として出力する。なお、第2のフィードバック信号生成回路222と、第1の駆動トランジスタのゲートとが直接接続されていれば、S2=S3となる。   The pre-driver circuit 200 receives the second feedback signal (S2) from the drive signal generation circuit 220 configured by the first switching circuit 221 and the second feedback signal generation circuit 222, and the first drive transistor. The drive signal (S3) is output to the gate 101. If the second feedback signal generation circuit 222 and the gate of the first driving transistor are directly connected, S2 = S3.

(出力モニタ回路)
出力モニタ回路213の構成について説明する。
(Output monitor circuit)
The configuration of the output monitor circuit 213 will be described.

出力モニタ回路213は、第1のN型トランジスタ211と、第1のP型トランジスタ212とを備えている。   The output monitor circuit 213 includes a first N-type transistor 211 and a first P-type transistor 212.

第1のN型トランジスタ211は、ドレインが第1の電源電圧(VM)より高い電圧(V2)に接続され、ゲートが出力端子(10)に接続されている。   The first N-type transistor 211 has a drain connected to a voltage (V2) higher than the first power supply voltage (VM), and a gate connected to the output terminal (10).

第1のP型トランジスタ212は、ドレインが第1の電源電圧(VM)より低い電圧(V3)に接続され、ゲートが出力端子10に接続され、ソースが第1のN型トランジスタ211のソースに接続されている。   The first P-type transistor 212 has a drain connected to a voltage (V3) lower than the first power supply voltage (VM), a gate connected to the output terminal 10, and a source connected to the source of the first N-type transistor 211. It is connected.

そして、第1のフィードバック信号生成回路210は、出力モニタ回路213の第1のN型トランジスタ211と第1のP型トランジスタ212との間の接続ノード(N2)に現れる電圧に基づいて、第1のフィードバック信号(S1)を生成する。
(ブリッジ回路)
ブリッジ回路100は、少なくとも、第1の電源電圧(VM)に接続された第1の駆動トランジスタ101と、接地に接続された第2の駆動トランジスタ102との間の接続ノード(N1)を出力端子10とする。そして、第2の駆動トランジスタ102をオフした後に第1の駆動トランジスタ101をオンし、第1の駆動トランジスタ101をオフした後に第2の駆動トランジスタ102をオンすることによって出力端子10の電圧を制御し、該出力端子10に接続されるモータ等の負荷400を動作させる回路であれば、特に限定されるものではない。
Then, the first feedback signal generation circuit 210 performs the first feedback based on the voltage appearing at the connection node (N2) between the first N-type transistor 211 and the first P-type transistor 212 of the output monitor circuit 213. The feedback signal (S1) is generated.
(Bridge circuit)
The bridge circuit 100 outputs at least a connection node (N1) between the first drive transistor 101 connected to the first power supply voltage (VM) and the second drive transistor 102 connected to the ground. 10 is assumed. Then, the voltage of the output terminal 10 is controlled by turning on the first drive transistor 101 after turning off the second drive transistor 102 and turning on the second drive transistor 102 after turning off the first drive transistor 101. Any circuit that operates the load 400 such as a motor connected to the output terminal 10 is not particularly limited.

ブリッジ回路100は、図2に示したようなハーフブリッジ回路であっても、図7に示したフルブリッジ回路であってもよい。ブリッジ回路100がフルブリッジ回路である場合、本発明のプリドライバ回路200は、第1の電源電圧(VM)に接続される少なくとも一方の駆動トランジスタに駆動信号(S3)を出力するものであればよく、第1の電源電圧(VM)に接続される両方の駆動トランジスタに駆動信号(S3)を出力するものであることが好ましい。   The bridge circuit 100 may be a half bridge circuit as shown in FIG. 2 or a full bridge circuit as shown in FIG. When the bridge circuit 100 is a full bridge circuit, the pre-driver circuit 200 according to the present invention can output a drive signal (S3) to at least one drive transistor connected to the first power supply voltage (VM). The drive signal (S3) is preferably output to both drive transistors connected to the first power supply voltage (VM).

(電圧)
電圧VGは、第1の電源電圧(VM)より高い電圧であれば、特に限定されないが、第1の駆動トランジスタ101に過剰な負荷をかけないようにする観点から、第1の駆動トランジスタ101が許容する最大のゲート−ソース間の電圧をVGSmaxとしたときに、VGは、略VM+VGSmaxであることが好ましい。
(Voltage)
The voltage VG is not particularly limited as long as it is higher than the first power supply voltage (VM). From the viewpoint of not applying an excessive load to the first drive transistor 101, the first drive transistor 101 is It is preferable that VG is approximately VM + VGSmax, where VGSmax is the maximum allowable gate-source voltage.

電圧V2は、第1の電源電圧(VM)より高い電圧であれば、特に限定されないが、回路を容易に構成する観点から、電圧V2は電圧VGと同じであることが好ましい。   The voltage V2 is not particularly limited as long as it is higher than the first power supply voltage (VM). However, the voltage V2 is preferably the same as the voltage VG from the viewpoint of easily configuring the circuit.

電圧V3は、第1の電源電圧(VM)より低い電圧であれば、特に限定されないが、回路を容易に構成する観点から、電圧V3は接地であることが好ましい。   The voltage V3 is not particularly limited as long as it is lower than the first power supply voltage (VM), but the voltage V3 is preferably grounded from the viewpoint of easily configuring the circuit.

(入力信号)
入力信号SINは、第1のスイッチング回路221をオン・オフすることが可能な信号であれば、特に限定されない。入力信号SINとして、例えば、ハイサイドドライバのオン・オフを指示する信号を用いる場合、0Vと5Vのデジタル信号(方形波)をVGとVG−5Vとの間で振幅する方形波にレベルシフトされた信号を使用できる。
(input signal)
The input signal SIN is not particularly limited as long as it is a signal that can turn the first switching circuit 221 on and off. For example, when a signal that instructs on / off of the high-side driver is used as the input signal SIN, the digital signal (square wave) of 0V and 5V is level-shifted to a square wave that amplitudes between VG and VG-5V. Can be used.

具体例として、LOWが0Vで、HIGHが1.8Vの方形波に基づいて、第1のスイッチング回路221としてVGSの許容電圧が5VのP型MOSFETをオン・オフする入力信号SINを生成するためには、方形波をレベルシフタによってLOWがVG−5V、HIGHがVGとなるようにして入力信号SINとすることが可能であるが、これに限定されない。   As a specific example, in order to generate an input signal SIN for turning on / off a P-type MOSFET having a VGS allowable voltage of 5 V as the first switching circuit 221 based on a square wave with LOW of 0 V and HIGH of 1.8 V In this case, a square wave can be used as the input signal SIN by using a level shifter so that LOW becomes VG-5V and HIGH becomes VG, but the present invention is not limited to this.

なお、500は、第2の駆動トランジスタ102のローサイドのプリドライバ回路であり、周知のNMOS用プリドライバ回路である。このローサイドのプリドライバ回路500は、MaxVgs以下で振幅するアナログ的な波形を出力するバッファとして構成することができる。   Reference numeral 500 denotes a low-side pre-driver circuit for the second drive transistor 102, which is a well-known NMOS pre-driver circuit. The low-side pre-driver circuit 500 can be configured as a buffer that outputs an analog waveform with an amplitude below MaxVgs.

<回路動作>
図1のプリドライバ回路200の動作について説明する。
<Circuit operation>
An operation of the pre-driver circuit 200 in FIG. 1 will be described.

なお、動作説明においては、説明を簡略にするために、第1の駆動トランジスタ101と、第1のN型トランジスタ211の閾値電圧は略等しいものとする。また、第2のフィードバック信号生成回路222は、第1のフィードバック信号(S1)に2×VTを加算して出力するものであるとする。   In the description of the operation, the threshold voltages of the first drive transistor 101 and the first N-type transistor 211 are assumed to be substantially equal to simplify the description. Further, it is assumed that the second feedback signal generation circuit 222 adds 2 × VT to the first feedback signal (S1) and outputs the result.

(1)まず、入力信号SINによって第1のスイッチング手段221がオンし、第2のフィードバック信号生成回路222を介して第1の駆動トランジスタ101のゲートを駆動する。 (1) First, the first switching means 221 is turned on by the input signal SIN, and the gate of the first drive transistor 101 is driven via the second feedback signal generation circuit 222.

(2)出力モニタ回路213は、第1のN型トランジスタ211と第1のP型トランジスタ212の2つのソースフォロアで構成されているため、第1のN型トランジスタ211と第1のP型トランジスタ212との間の接続ノード(N2)には、Vout−VTの電圧が出力される。 (2) Since the output monitor circuit 213 includes two source followers, the first N-type transistor 211 and the first P-type transistor 212, the first N-type transistor 211 and the first P-type transistor A voltage Vout−VT is output to a connection node (N2) between the terminal 212 and the terminal 212.

本例においては、このVout−VTの電圧が、第1のフィードバック信号(S1)となる。ただし、VTは、第1のN型トランジスタ211の閾値電圧である。   In this example, the voltage of Vout−VT is the first feedback signal (S1). Note that VT is a threshold voltage of the first N-type transistor 211.

(3)第2のフィードバック信号生成回路222は、第1のフィードバック信号(S1)に基づいて、第2のフィードバック信号(S2)を出力する。 (3) The second feedback signal generation circuit 222 outputs a second feedback signal (S2) based on the first feedback signal (S1).

(4)第1の駆動トランジスタ101のゲートにはVout+VTの電圧がかかるため、第1の駆動トランジスタ101のVGS=VG−VS=(Vout+VT)−Vout=VTとなり、出力端子10の電圧をさらに第1の電源電圧(VM)に近づけるように制御される。 (4) Since the voltage of Vout + VT is applied to the gate of the first driving transistor 101, VGS = VG−VS = (Vout + VT) −Vout = VT of the first driving transistor 101, and the voltage of the output terminal 10 is further increased. The power supply voltage (VM) is controlled to be close to 1.

図1のプリドライバ回路200では、たとえ出力端子10から出力モニタ回路213の方向に電流(負荷400がモータの場合は、回生電流)が流れたとしても、出力モニタ回路213は電圧のみをフィードバックするので、該電流の影響を受けず、駆動回路300の制御に影響を与えることを抑止することが可能となる。これにより、例えば、駆動回路300において、誤動作や内部回路における素子の破壊等を防止することができる。   In the pre-driver circuit 200 of FIG. 1, even if a current (a regenerative current when the load 400 is a motor) flows from the output terminal 10 to the output monitor circuit 213, the output monitor circuit 213 feeds back only the voltage. Therefore, it is possible to suppress the influence on the control of the drive circuit 300 without being affected by the current. Thereby, for example, in the drive circuit 300, malfunction or destruction of elements in the internal circuit can be prevented.

プリドライバ回路210の出力モニタ回路213はソースフォロアとして構成されているため、入力信号に対して高速な応答が可能となり、これにより、出力端子10から出力モニタ回路213の方向に流れる電流が駆動回路300に影響を与えることを抑止しつつ、フィードバックによる遅延が駆動回路300の制御に与える影響も抑制することが可能となる。   Since the output monitor circuit 213 of the pre-driver circuit 210 is configured as a source follower, a high-speed response to an input signal is possible, whereby a current flowing from the output terminal 10 to the output monitor circuit 213 is driven. It is possible to suppress the influence of the delay due to the feedback on the control of the drive circuit 300 while suppressing the influence on the 300.

本例では、説明を簡略にするために、第1の駆動トランジスタ101、および、第1のN型トランジスタ211の閾値電圧は略等しいものとし、かつ、第2のフィードバック信号生成回路222が、第1のフィードバック信号(S1)に2×VTを加算して出力するものであると仮定したが、これに限定されるものではなく、各トランジスタの閾値電圧が異なったとしても、第2のフィードバック信号生成回路222が第1のフィードバック信号(S1)をどれだけシフトするかを適宜設定することにより、同様の制御が可能である。   In this example, in order to simplify the description, the threshold voltages of the first drive transistor 101 and the first N-type transistor 211 are substantially equal, and the second feedback signal generation circuit 222 is It is assumed that 2 × VT is added to the feedback signal (S1) of 1 and output. However, the present invention is not limited to this. Even if the threshold voltages of the transistors are different, the second feedback signal is not limited. Similar control is possible by appropriately setting how much the first feedback signal (S1) is shifted by the generation circuit 222.

〔第2の例〕
本発明の第2の実施の形態を、図2に基づいて説明する。なお、前述した第1の例と同一部分については、その説明を省略し、同一符号を付す。
[Second example]
A second embodiment of the present invention will be described with reference to FIG. In addition, about the same part as the 1st example mentioned above, the description is abbreviate | omitted and the same code | symbol is attached | subjected.

<回路構成>
図2において、第1のフィードバック信号生成回路210は、電圧シフト回路214を備えている。この電圧シフト回路214は、出力モニタ回路213の第1のN型トランジスタ211と第1のP型トランジスタ212との間の接続ノード(N2)に現れる電圧を所定量シフトさせた信号を、第1のフィードバック信号(S1)として出力する。
<Circuit configuration>
In FIG. 2, the first feedback signal generation circuit 210 includes a voltage shift circuit 214. The voltage shift circuit 214 outputs a signal obtained by shifting a voltage appearing at a connection node (N2) between the first N-type transistor 211 and the first P-type transistor 212 of the output monitor circuit 213 by a predetermined amount. As a feedback signal (S1).

第2のフィードバック信号生成回路222は、第2のN型トランジスタ223により構成されている。この第2のN型トランジスタ223は、ドレインが第1のスイッチング回路221の他端に接続され、ソースが第1の駆動トランジスタ101に接続され、ゲートに第1のフィードバック信号(S1)が入力される。   The second feedback signal generation circuit 222 is configured by a second N-type transistor 223. The second N-type transistor 223 has a drain connected to the other end of the first switching circuit 221, a source connected to the first driving transistor 101, and a gate to which the first feedback signal (S1) is input. The

<回路動作>
図2のプリドライバ回路200の動作について説明する。
<Circuit operation>
The operation of the pre-driver circuit 200 in FIG. 2 will be described.

以下の動作説明においては、第1のN型トランジスタ211と第2のN型トランジスタ223の閾値電圧が略同一(=VT)である。そして、電圧シフト回路214が、第1のN型トランジスタ211と第1のP型トランジスタ212との間の接続ノード(N2)の電圧を3×VTシフトさせた信号を、第1のフィードバック信号(S1)として出力する場合について考える。   In the following description of the operation, the threshold voltages of the first N-type transistor 211 and the second N-type transistor 223 are substantially the same (= VT). The voltage shift circuit 214 outputs a signal obtained by shifting the voltage of the connection node (N2) between the first N-type transistor 211 and the first P-type transistor 212 by 3 × VT as the first feedback signal ( Consider the case of outputting as S1).

(1)まず、入力信号SINによって第1のスイッチング回路221がオンし、第2のN型トランジスタ223のドレイン端子をVGまで引き上げる。このN型トランジスタ223は信号S2−VTでソース端子をクランプする回路である。 (1) First, the first switching circuit 221 is turned on by the input signal SIN, and the drain terminal of the second N-type transistor 223 is pulled up to VG. The N-type transistor 223 is a circuit that clamps the source terminal with the signal S2-VT.

(2)出力モニタ回路213は、第1のN型トランジスタ211と第1のP型トランジスタ212の2つのソースフォロアで構成されているため、第1のN型トランジスタ211と第1のP型トランジスタ212との間の接続ノード(N2)には、Vout−VTの電圧が出力される。これにより、電圧シフト回路214は、Vout−VT+3×VT=Vout+2VTの第1のフィードバック信号(S1)を第2のN型トランジスタ223に出力する。 (2) Since the output monitor circuit 213 includes two source followers, the first N-type transistor 211 and the first P-type transistor 212, the first N-type transistor 211 and the first P-type transistor A voltage Vout−VT is output to a connection node (N2) between the terminal 212 and the terminal 212. Accordingly, the voltage shift circuit 214 outputs the first feedback signal (S1) of Vout−VT + 3 × VT = Vout + 2VT to the second N-type transistor 223.

(3)第2のN型トランジスタ223は、ソースフォロアになっているため、第1のフィードバック信号(S1)(=Vout+2VT)を、第2のN型トランジスタ223の閾値電圧VT分減算した信号であるVout+VTを第2のフィードバック信号S2として出力する。 (3) Since the second N-type transistor 223 is a source follower, it is a signal obtained by subtracting the first feedback signal (S1) (= Vout + 2VT) by the threshold voltage VT of the second N-type transistor 223. A certain Vout + VT is output as the second feedback signal S2.

(4)このS2の電圧が第1の駆動トランジスタ101のゲートに印加されることにより、第1の駆動トランジスタ101がオンし、出力端子の電圧Voutが上昇する。 (4) When the voltage of S2 is applied to the gate of the first drive transistor 101, the first drive transistor 101 is turned on and the voltage Vout at the output terminal rises.

(5)第1の駆動トランジスタ101のゲートにはVout+VTの電圧がかかるため、第1の駆動トランジスタ101のVGS=VG−VS=(Vout+VT)−Vout=VTとなり、出力端子の電圧をさらに第1の電源電圧VMに近づけるように制御される。 (5) Since the voltage of Vout + VT is applied to the gate of the first drive transistor 101, VGS = VG−VS = (Vout + VT) −Vout = VT of the first drive transistor 101, and the voltage of the output terminal is further increased to the first voltage. It is controlled so as to be close to the power supply voltage VM.

本例では、第1のN型トランジスタ211と第2のN型トランジスタ223の閾値電圧が略同一(=VT)であり、電圧シフト回路214が第1のN型トランジスタ211と第1のP型トランジスタ212との間の接続ノード(N2)の電圧を3×VTシフトさせた信号を第1のフィードバック信号(S1)として出力する場合について説明したが、これに限定されるものではなく、第1のN型トランジスタ211および第2のN型トランジスタ223の閾値電圧に応じて電圧シフト回路214がシフトさせる所定量を適宜設定することにより、同様の制御が可能となる。   In this example, the threshold voltages of the first N-type transistor 211 and the second N-type transistor 223 are substantially the same (= VT), and the voltage shift circuit 214 is connected to the first N-type transistor 211 and the first P-type. The case where the signal obtained by shifting the voltage of the connection node (N2) between the transistor 212 and the transistor 212 by 3 × VT has been output as the first feedback signal (S1). However, the present invention is not limited to this. Similar control can be performed by appropriately setting a predetermined amount to be shifted by the voltage shift circuit 214 according to the threshold voltages of the N-type transistor 211 and the second N-type transistor 223.

〔第3の例〕
本発明の第3の実施の形態を、図3に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
[Third example]
A third embodiment of the present invention will be described with reference to FIG. In addition, about the same part as each example mentioned above, the description is abbreviate | omitted and the same code | symbol is attached | subjected.

<回路構成>
電圧シフト回路214は、第2のP型トランジスタ215と、第3のP型トランジスタ216と、第4のP型トランジスタ217とから構成される。
<Circuit configuration>
The voltage shift circuit 214 includes a second P-type transistor 215, a third P-type transistor 216, and a fourth P-type transistor 217.

第2のP型トランジスタ215は、ドレインが第1のN型トランジスタ211と第1のP型トランジスタ212との間の接続ノード(N2)に接続され、ゲートがドレインに接続されている。   The second P-type transistor 215 has a drain connected to a connection node (N2) between the first N-type transistor 211 and the first P-type transistor 212, and a gate connected to the drain.

第3のP型トランジスタ216は、ドレインが第2のP型トランジスタ215のソースに接続され、ゲートがドレインに接続されている。   The third P-type transistor 216 has a drain connected to the source of the second P-type transistor 215 and a gate connected to the drain.

第4のP型トランジスタ217は、ドレインが第3のP型トランジスタ216のソースに接続され、ゲートがドレインに接続され、ソースが第1の電源電圧(VM)よりも高い電圧(V5)に接続され、ソースから第1のフィードバック信号(S1)を出力する。   The fourth P-type transistor 217 has a drain connected to the source of the third P-type transistor 216, a gate connected to the drain, and a source connected to a voltage (V5) higher than the first power supply voltage (VM). The first feedback signal (S1) is output from the source.

第1のN型トランジスタ211および第2のN型トランジスタ223、第1〜第4のP型トランジスタ212,215,216,217、および第1の駆動トランジスタ101の閾値電圧(VT)は、略同一に設定されている。   The threshold voltages (VT) of the first N-type transistor 211 and the second N-type transistor 223, the first to fourth P-type transistors 212, 215, 216, and 217, and the first drive transistor 101 are substantially the same. Is set to

第2〜第4のP型トランジスタ215,216,217は、ダイオード接続されたP型トランジスタが3つ直列に接続される構成となるので、入力された電圧に3×VTを加算した信号(電圧値)を、第1のフィードバック信号(S1)として出力する。   Since the second to fourth P-type transistors 215, 216, and 217 have three diode-connected P-type transistors connected in series, a signal obtained by adding 3 × VT to the input voltage (voltage) Value) as a first feedback signal (S1).

<回路動作>
図3のプリドライバ回路200の動作について説明する。
<Circuit operation>
An operation of the pre-driver circuit 200 in FIG. 3 will be described.

(1)まず、入力信号SINによって第1のスイッチング回路221がオンし、第2のN型トランジスタ223のドレイン端子をVGまで引き上げる。この第2のN型トランジスタ223は、信号S2−VTでソース端子をクランプする回路である。 (1) First, the first switching circuit 221 is turned on by the input signal SIN, and the drain terminal of the second N-type transistor 223 is pulled up to VG. The second N-type transistor 223 is a circuit that clamps the source terminal with the signal S2-VT.

(2)出力モニタ回路213は、第1のN型トランジスタ211と第1のP型トランジスタ212とで構成されたソースフォロアになっているため、第1のN型トランジスタ211と第1のP型トランジスタ212との間の接続ノード(N2)には、VOUT−VTの電圧が出力される。電圧シフト回路214は、VOUT−VT+3×VT=VOUT+2VTの第1のフィードバック信号(S1)を、第2のN型トランジスタ223に出力する。 (2) Since the output monitor circuit 213 is a source follower composed of the first N-type transistor 211 and the first P-type transistor 212, the first N-type transistor 211 and the first P-type transistor A voltage of VOUT−VT is output to a connection node (N2) between the transistor 212 and the transistor 212. The voltage shift circuit 214 outputs a first feedback signal (S1) of VOUT−VT + 3 × VT = VOUT + 2VT to the second N-type transistor 223.

(3)第2のN型トランジスタ223は、ソースフォロアになっているため、第1のフィードバック信号S1(=VOUT+2VT)を第2のN型トランジスタ223の閾値電圧VT分減算した信号であるVOUT+VTを第2のフィードバック信号(S2)として出力する。 (3) Since the second N-type transistor 223 is a source follower, VOUT + VT, which is a signal obtained by subtracting the first feedback signal S1 (= VOUT + 2VT) by the threshold voltage VT of the second N-type transistor 223, is obtained. It outputs as a 2nd feedback signal (S2).

(4)この第2のフィードバック信号(S2)の電圧が第1の駆動トランジスタ101のゲートに印加されることにより、第1の駆動トランジスタ101がオンし、出力端子10の電圧Voutが上昇する。 (4) When the voltage of the second feedback signal (S2) is applied to the gate of the first drive transistor 101, the first drive transistor 101 is turned on and the voltage Vout of the output terminal 10 increases.

(5)第1の駆動トランジスタ101のゲートには、Vout+VTの電圧がかかるため、第1の駆動トランジスタ101のVGS=VG−VS=(Vout+VT)−Vout=VTとなり、出力端子10の電圧をさらに第1の電源電圧(VM)に近づけるように制御される。 (5) Since the voltage of Vout + VT is applied to the gate of the first drive transistor 101, VGS = VG−VS = (Vout + VT) −Vout = VT of the first drive transistor 101, and the voltage of the output terminal 10 is further increased. Control is performed to approach the first power supply voltage (VM).

本例では、出力端子10の電圧に応じて、受動的かつ高速に第2のフィードバック信号(S2)を、Vout+VTに制御することが可能となる。   In this example, the second feedback signal (S2) can be controlled to Vout + VT passively and at high speed according to the voltage of the output terminal 10.

〔第4の例〕
本発明の第4の実施の形態を、図4に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
[Fourth example]
A fourth embodiment of the present invention will be described with reference to FIG. In addition, about the same part as each example mentioned above, the description is abbreviate | omitted and the same code | symbol is attached | subjected.

駆動信号生成回路220は、第1のスイッチング回路221の他端と第1の駆動トランジスタ101のゲートとの間に接続された第2のスイッチング回路224を備えている。   The drive signal generation circuit 220 includes a second switching circuit 224 connected between the other end of the first switching circuit 221 and the gate of the first drive transistor 101.

第2のスイッチング回路224は、PMOSで構成される。このPMOSのゲートは、接続ノード(N1)の出力電圧が第1の電源電圧(VM)に近づくとオンするように、N1の出力電圧とVMとを比較するコンパレータの出力により制御される。   The second switching circuit 224 is configured by a PMOS. The gate of this PMOS is controlled by the output of a comparator that compares the output voltage of N1 and VM so that the gate is turned on when the output voltage of the connection node (N1) approaches the first power supply voltage (VM).

この第2のスイッチング回路224は、出力端子10に現れる電圧(Vout)が第1の電源電圧(VM)に近くなったことを検知して、第1のスイッチング回路221の他端と第1の駆動トランジスタ101のゲートとを短絡させる。   The second switching circuit 224 detects that the voltage (Vout) appearing at the output terminal 10 is close to the first power supply voltage (VM), and detects the other end of the first switching circuit 221 and the first switching circuit 221. The gate of the driving transistor 101 is short-circuited.

第2のスイッチング回路224を有することにより、第2のスイッチング回路224がオンすれば、駆動信号(S3)はVGとなり、第1および第2のフィードバック信号(S1,S2)によらず、第1の駆動トランジスタ101をフルオンで制御することが可能になる。   By having the second switching circuit 224, if the second switching circuit 224 is turned on, the drive signal (S3) becomes VG, and the first and second feedback signals (S1, S2) do not depend on the first. It becomes possible to control the drive transistor 101 of the full-on.

1 駆動回路
2 ハイサイドのプリドライバ回路
3 ブリッジ回路
4 負荷
5 プッシュプル回路
6 バッファ回路
7 ローサイドのプリドライバ回路
10 出力端子
100 ブリッジ回路
101 第1の駆動トランジスタ
102 第2の駆動トランジスタ
200 プリドライバ回路
210 第1のフィードバック信号生成回路
211 第1のN型トランジスタ
212 第1のP型トランジスタ
213 出力モニタ回路
214 電圧シフト回路
220 駆動信号生成回路
221 第1のスイッチング回路
222 第2のフィードバック信号生成回路
223 第2のN型トランジスタ
224 第2のスイッチング回路
300 駆動回路
400 負荷
500 第2の駆動トランジスタのプリドライバ回路
S1 第1のフィードバック信号
S2 第2のフィードバック信号
DESCRIPTION OF SYMBOLS 1 Driver circuit 2 High-side pre-driver circuit 3 Bridge circuit 4 Load 5 Push-pull circuit 6 Buffer circuit 7 Low-side pre-driver circuit 10 Output terminal 100 Bridge circuit 101 1st drive transistor 102 2nd drive transistor 200 Pre-driver circuit 210 First feedback signal generation circuit 211 First N-type transistor 212 First P-type transistor 213 Output monitor circuit 214 Voltage shift circuit 220 Drive signal generation circuit 221 First switching circuit 222 Second feedback signal generation circuit 223 Second N-type transistor 224 Second switching circuit 300 Drive circuit 400 Load 500 Second driver transistor pre-driver circuit S1 First feedback signal S2 Second feedback signal

Claims (6)

第1の電源電圧に接続された第1の駆動トランジスタと、接地に接続された第2の駆動トランジスタとの間の負荷に接続される接続ノードを出力端子とするブリッジ回路に接続されたプリドライバ回路であって、
前記接続ノードである前記出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、前記出力端子に現れる電圧に基づいて電圧のみをフィードバックさせる第1のフィードバック信号を生成する第1のフィードバック信号生成手段と、
前記生成された第1のフィードバック信号が入力され、前記第1の駆動トランジスタを駆動制御する第2のフィードバック信号を生成する第2のフィードバック信号生成手段と、
一端が前記第1の電源電圧より高い電圧に接続され、他端が前記第2のフィードバック信号生成手段に接続された、入力信号によってオンオフする第1のスイッチング手段と
を具え、
前記第1のスイッチング手段と前記第2のフィードバック信号生成手段とによって構成された駆動信号生成手段から前記第2のフィードバック信号を、前記第1の駆動トランジスタのゲートに駆動信号として出力し、
前記第2のフィードバック信号生成手段は、
ドレインが前記第1のスイッチング手段の他端に接続され、ソースが前記第1の駆動トランジスタに接続され、ゲートに第1のフィードバック信号が入力されるN型トランジスタであることを特徴とするプリドライバ回路。
A pre-driver connected to a bridge circuit whose output terminal is a connection node connected to a load between the first drive transistor connected to the first power supply voltage and the second drive transistor connected to the ground A circuit,
An output monitor circuit connected to the output terminal, which is the connection node, and generates a first feedback signal that feeds back only the voltage based on the voltage appearing at the output terminal using the output monitor circuit; 1 feedback signal generating means;
First feedback signal the generated is input, and a second feedback signal generating means for generating a second feedback signal for controlling driving of the pre-Symbol first driving transistor,
A first switching means that has one end connected to a voltage higher than the first power supply voltage and the other end connected to the second feedback signal generating means;
The second feedback signal is output as a drive signal to the gate of the first drive transistor from the drive signal generation means constituted by the first switching means and the second feedback signal generation means ,
The second feedback signal generating means includes
A predriver characterized in that a drain is connected to the other end of the first switching means, a source is connected to the first driving transistor, and a first feedback signal is input to the gate. circuit.
第1の電源電圧に接続された第1の駆動トランジスタと、接地に接続された第2の駆動トランジスタとの間の負荷に接続される接続ノードを出力端子とするブリッジ回路に接続されたプリドライバ回路であって、
前記接続ノードである前記出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、前記出力端子に現れる電圧に基づいて電圧のみをフィードバックさせる第1のフィードバック信号を生成する第1のフィードバック信号生成手段と、
前記生成された第1のフィードバック信号が入力され、前記第1の駆動トランジスタを駆動制御する第2のフィードバック信号を生成する第2のフィードバック信号生成手段と、
一端が前記第1の電源電圧より高い電圧に接続され、他端が前記第2のフィードバック信号生成手段に接続された、入力信号によってオンオフする第1のスイッチング手段と
を具え、
前記第1のスイッチング手段と前記第2のフィードバック信号生成手段とによって構成された駆動信号生成手段から前記第2のフィードバック信号を、前記第1の駆動トランジスタのゲートに駆動信号として出力し、
前記第1のフィードバック信号生成手段は、
前記出力モニタ回路の出力ノードに現れる電圧を所定量シフトさせた信号を、前記第1のフィードバック信号として出力する電圧シフト回路をさらに具えたことを特徴とするプリドライバ回路。
A pre-driver connected to a bridge circuit whose output terminal is a connection node connected to a load between the first drive transistor connected to the first power supply voltage and the second drive transistor connected to the ground A circuit,
An output monitor circuit connected to the output terminal, which is the connection node, and generates a first feedback signal that feeds back only the voltage based on the voltage appearing at the output terminal using the output monitor circuit; 1 feedback signal generating means;
Second feedback signal generating means for receiving the generated first feedback signal and generating a second feedback signal for driving and controlling the first driving transistor;
A first switching unit that has one end connected to a voltage higher than the first power supply voltage and the other end connected to the second feedback signal generating unit;
With
The second feedback signal is output as a drive signal to the gate of the first drive transistor from the drive signal generation means constituted by the first switching means and the second feedback signal generation means,
The first feedback signal generating means includes
A pre-driver circuit , further comprising a voltage shift circuit that outputs a signal obtained by shifting a voltage appearing at an output node of the output monitor circuit by a predetermined amount as the first feedback signal .
第1の電源電圧に接続された第1の駆動トランジスタと、接地に接続された第2の駆動トランジスタとの間の負荷に接続される接続ノードを出力端子とするブリッジ回路に接続されたプリドライバ回路であって、
前記接続ノードである前記出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、前記出力端子に現れる電圧に基づいて電圧のみをフィードバックさせる第1のフィードバック信号を生成する第1のフィードバック信号生成手段と、
前記生成された第1のフィードバック信号が入力され、前記第1の駆動トランジスタを駆動制御する第2のフィードバック信号を生成する第2のフィードバック信号生成手段と、
一端が前記第1の電源電圧より高い電圧に接続され、他端が前記第2のフィードバック信号生成手段に接続された、入力信号によってオンオフする第1のスイッチング手段と
を具え、
前記第1のスイッチング手段と前記第2のフィードバック信号生成手段とによって構成された駆動信号生成手段から前記第2のフィードバック信号を、前記第1の駆動トランジスタのゲートに駆動信号として出力し、
前記駆動信号生成手段は、
前記出力端子に現れる電圧が前記第1の電源電圧に近くなったことを検知して、前記第1のスイッチング手段の他端と前記第1の駆動トランジスタのゲートとを短絡させる第2のスイッチング手段をさらに具えたことを特徴とするプリドライバ回路。
A pre-driver connected to a bridge circuit whose output terminal is a connection node connected to a load between the first drive transistor connected to the first power supply voltage and the second drive transistor connected to the ground A circuit,
An output monitor circuit connected to the output terminal, which is the connection node, and generates a first feedback signal that feeds back only the voltage based on the voltage appearing at the output terminal using the output monitor circuit; 1 feedback signal generating means;
Second feedback signal generating means for receiving the generated first feedback signal and generating a second feedback signal for driving and controlling the first driving transistor;
A first switching unit that has one end connected to a voltage higher than the first power supply voltage and the other end connected to the second feedback signal generating unit;
With
The second feedback signal is output as a drive signal to the gate of the first drive transistor from the drive signal generation means constituted by the first switching means and the second feedback signal generation means,
The drive signal generation means includes
Second switching means for detecting that the voltage appearing at the output terminal is close to the first power supply voltage and short-circuiting the other end of the first switching means and the gate of the first driving transistor. A pre-driver circuit characterized by further comprising:
前記出力モニタ回路は、
ドレインが前記第1の電源電圧より高い電圧に接続され、ゲートが前記出力端子に接続される第1のN型トランジスタと、
ドレインが前記第1の電源電圧より低い電圧に接続され、ゲートが前記出力端子に接続され、ソースが前記第1のN型トランジスタのソースに接続された第1のP型トランジスタとを含み、
第1のフィードバック信号生成手段は、前記出力モニタ回路の前記第1のN型トランジスタと前記第1のP型トランジスタとの間の接続ノードに現れる電圧に基づいて、前記第1のフィードバック信号を生成することを特徴とする請求項1ないし3のいずれかに記載のプリドライバ回路。
The output monitor circuit includes:
A first N-type transistor having a drain connected to a voltage higher than the first power supply voltage and a gate connected to the output terminal;
A first P-type transistor having a drain connected to a voltage lower than the first power supply voltage, a gate connected to the output terminal, and a source connected to a source of the first N-type transistor;
The first feedback signal generation means generates the first feedback signal based on a voltage appearing at a connection node between the first N-type transistor and the first P-type transistor of the output monitor circuit. predriver circuit according to any one of claims 1 to 3, characterized in that.
前記電圧シフト回路は、
前記出力モニタ回路の出力ノードに現れる電圧が入力される入力端子と、
前記第1の電源電圧よりも高い電圧に接続され、前記第1のフィードバック信号を出力する出力端子と、
前記入力端子とし前記出力端子との間に接続され、ダイオード接続され直列に接続された複数のP型トランジスタと、
を含むことを特徴とする請求項記載のプリドライバ回路。
The voltage shift circuit includes:
An input terminal to which a voltage appearing at an output node of the output monitor circuit is input;
An output terminal connected to a voltage higher than the first power supply voltage and outputting the first feedback signal;
A plurality of P-type transistors connected in series as diodes and connected between the input terminal and the output terminal;
The pre-driver circuit according to claim 2 , comprising:
少なくとも、第1の電源電圧に接続された第1の駆動トランジスタと、接地に接続された第2の駆動トランジスタとを有するブリッジ回路と、
前記第1の駆動トランジスタと第2の駆動トランジスタとの間の接続ノードと、前記第1の駆動トランジスタのゲートとの間に接続される請求項1ないしのいずれかに記載のプリドライバ回路と
を具えたことを特徴とする駆動回路。
A bridge circuit having at least a first drive transistor connected to a first power supply voltage and a second drive transistor connected to ground;
A connection node between said first driving transistor and second driving transistor, and a pre-driver circuit according to any one of claims 1 to 5 is connected between the gate of said first driver transistor A drive circuit characterized by comprising:
JP2010219243A 2010-09-29 2010-09-29 Pre-driver circuit and drive circuit Active JP5466124B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010219243A JP5466124B2 (en) 2010-09-29 2010-09-29 Pre-driver circuit and drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010219243A JP5466124B2 (en) 2010-09-29 2010-09-29 Pre-driver circuit and drive circuit

Publications (2)

Publication Number Publication Date
JP2012074996A JP2012074996A (en) 2012-04-12
JP5466124B2 true JP5466124B2 (en) 2014-04-09

Family

ID=46170736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010219243A Active JP5466124B2 (en) 2010-09-29 2010-09-29 Pre-driver circuit and drive circuit

Country Status (1)

Country Link
JP (1) JP5466124B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115333338B (en) * 2022-07-13 2024-05-17 浙江大学 Negative bias half-bridge pre-driving circuit of motor controller

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05122049A (en) * 1991-10-25 1993-05-18 Nec Ic Microcomput Syst Ltd Output buffer circuit
US5399920A (en) * 1993-11-09 1995-03-21 Texas Instruments Incorporated CMOS driver which uses a higher voltage to compensate for threshold loss of the pull-up NFET
JPH07142940A (en) * 1993-11-17 1995-06-02 New Japan Radio Co Ltd Mosfet power amplifier
JP2011018958A (en) * 2009-07-07 2011-01-27 Panasonic Corp Switching element control device and motor driving device

Also Published As

Publication number Publication date
JP2012074996A (en) 2012-04-12

Similar Documents

Publication Publication Date Title
US9722610B2 (en) Semiconductor device and high side circuit drive method
US8405422B2 (en) Level shift circuit
JP5254678B2 (en) Level shift circuit and power semiconductor device
JP6436230B2 (en) Driving circuit
US8624655B2 (en) Level shifter circuit and gate driver circuit including the same
JP6863033B2 (en) Parallel drive circuit for voltage-driven semiconductor elements
US20090115456A1 (en) Level shift circuit and method for the same
US9595967B2 (en) Level shift circuit and driver circuit
KR102158459B1 (en) Level shift circuit
US10819236B2 (en) Control of a power stage of a switched-mode power supply
JP5466124B2 (en) Pre-driver circuit and drive circuit
WO2013161201A1 (en) Driving device
US9264043B2 (en) Low power level shifter with output swing control
JP2020195213A (en) Driving circuit of switching transistor
US8115469B2 (en) Driver circuit
US10734995B1 (en) Output circuit
KR102156596B1 (en) Pulse generator and driving circuit comprising the same
JP4641660B2 (en) Level shift circuit
US8884661B2 (en) Driver circuit
KR20190007814A (en) Gate driving circuit for power mosfet
US11705901B2 (en) Wide voltage range input and output circuits
US7733154B2 (en) Semiconductor device
WO2020195035A1 (en) Drive circuit and drive system
JP2012130136A (en) Integrated circuit
US20150236692A1 (en) Driving signal generating circuit and power semiconductor device driving apparatus including the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140123

R150 Certificate of patent or registration of utility model

Ref document number: 5466124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350