JP5462737B2 - Substrate on which graphene film is grown and electronic / optical integrated circuit device using the same - Google Patents

Substrate on which graphene film is grown and electronic / optical integrated circuit device using the same Download PDF

Info

Publication number
JP5462737B2
JP5462737B2 JP2010169124A JP2010169124A JP5462737B2 JP 5462737 B2 JP5462737 B2 JP 5462737B2 JP 2010169124 A JP2010169124 A JP 2010169124A JP 2010169124 A JP2010169124 A JP 2010169124A JP 5462737 B2 JP5462737 B2 JP 5462737B2
Authority
JP
Japan
Prior art keywords
substrate
grown
graphene film
graphene
aluminum oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010169124A
Other languages
Japanese (ja)
Other versions
JP2011168473A (en
Inventor
誠 岡井
誠之 廣岡
恭雄 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2010169124A priority Critical patent/JP5462737B2/en
Priority to US13/010,075 priority patent/US8410474B2/en
Publication of JP2011168473A publication Critical patent/JP2011168473A/en
Application granted granted Critical
Publication of JP5462737B2 publication Critical patent/JP5462737B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、グラフェンを電子・光デバイスとして利用することに係り、特に、グラフェン膜が成長された基板およびそれを用いた電子・光集積回路装置に関するものである。   The present invention relates to the use of graphene as an electronic / optical device, and more particularly to a substrate on which a graphene film is grown and an electronic / optical integrated circuit device using the same.

グラフェン(グラフェンシートとも言う)とは、ベンゼン環を2次元平面に敷き詰めた六員環シートのことであり、閉曲面を構成していないものを言う。グラフェンを筒状に丸めて閉曲面を構成したものがカーボンナノチューブであり、グラフェンを多数枚積層したものがグラファイトである。グラフェンの各炭素原子はsp2混成軌道を形成しており、シートの上下には非局在化した電子が存在している。 Graphene (also referred to as graphene sheet) is a six-membered ring sheet in which benzene rings are spread on a two-dimensional plane, and does not constitute a closed curved surface. A carbon nanotube is formed by rounding graphene into a cylindrical shape to form a closed curved surface, and graphite is formed by stacking a large number of graphenes. Each carbon atom of graphene forms sp 2 hybrid orbitals, and delocalized electrons exist above and below the sheet.

グラフェンの物性的な特徴として、(1)キャリア移動度が200,000 cm2/Vs程度とシリコン(Si)結晶よりも1桁以上高く、金属やカーボンナノチューブをも超える値を示す、(2)ナノデバイス特有の1/fノイズを大幅に低減できる、(3)負の屈折率を示す、(4)グラフェン上の電子はあたかも質量がゼロであるかのように振舞う、などが報告されている。これらの特徴からグラフェンは「ポストSi」の新素材として有望視されている。 The physical properties of graphene are as follows: (1) The carrier mobility is about 200,000 cm 2 / Vs, an order of magnitude higher than that of silicon (Si) crystals, which exceeds that of metals and carbon nanotubes. (2) Nanodevices It has been reported that peculiar 1 / f noise can be greatly reduced, (3) exhibiting a negative refractive index, and (4) electrons on graphene behave as if the mass is zero. From these features, graphene is regarded as a promising new material for “Post-Si”.

グラフェンを用いて電子・光デバイスを実現するためには、グラフェンが表面に成膜された基板が必要である。グラフェンを基板表面上に形成する技術として、非特許文献1には、高配向グラファイト結晶から粘着テープを用いてグラフェン膜を剥ぎ取り、基板に擦り付ける(転写する)方法が報告されている。また、非特許文献2には、特注の超高真空装置を用いた化学気相成長法によって白金基板上にナノグラファイト層を成膜する方法が報告されている。非特許文献3では、シリコン(110)Si面基板上に(111)SiC面配向の立方晶炭化ケイ素(3C-SiC)の薄膜(厚さ80 nm)を成長させ、その3C-SiC薄膜を超高真空中で熱改質する方法が報告されている。 In order to realize an electronic / optical device using graphene, a substrate on which graphene is formed is necessary. As a technique for forming graphene on the surface of a substrate, Non-Patent Document 1 reports a method of peeling a graphene film from a highly oriented graphite crystal using an adhesive tape and rubbing (transferring) the substrate. Non-Patent Document 2 reports a method of forming a nanographite layer on a platinum substrate by chemical vapor deposition using a custom-made ultrahigh vacuum apparatus. In Non-Patent Document 3, a (111) SiC face-oriented cubic silicon carbide (3C-SiC) thin film (thickness 80 nm) is grown on a silicon (110) Si face substrate. A method of thermal reforming in a high vacuum has been reported.

K. S. NOVOSELOV, A. K. GEIM, S. V. MOROZOV, D. JIANG, M. I. KATSNELSON, I. V. GRIGORIEVA, S. V. DUBONOS, and A. A. FIRSOV: “Two-dimensional gas of massless Dirac fermions in graphene”, Nature 438, 197 (2005).K. S. NOVOSELOV, A. K. GEIM, S. V. MOROZOV, D. JIANG, M. I. KATSNELSON, I. V. GRIGORIEVA, S. V. DUBONOS, and A. A. FIRSOV: “Two-dimensional gas of massless Dirac fermions in graphene”, Nature 438, 197 (2005) Shiro ENTANI, Susumu IKEDA, Manabu KIGUCHI, Koichiro SAIKI, Genki YOSHIKAWA, Ikuyo NAKAI, Hiroshi KONDOH, and Toshiaki OHTA: “Growth of nanographite on Pt(111) and its edge state”, Appl. Phys. Lett. 88, 153126 (2006).Shiro ENTANI, Susumu IKEDA, Manabu KIGUCHI, Koichiro SAIKI, Genki YOSHIKAWA, Ikuyo NAKAI, Hiroshi KONDOH, and Toshiaki OHTA: “Growth of nanographite on Pt (111) and its edge state”, Appl. Phys. Lett. 88, 153126 ( 2006). 宮本優,末松眞希,半田浩之,今野篤史:Si基板上3C-SiC薄膜の熱改質によるグラフェン・グラファイト形成,第69回応用物理学会学術講演会 講演予稿集(2008秋 中部大学),p. 808.Yu Miyamoto, Yuki Suematsu, Hiroyuki Handa, Atsushi Imano: Graphene and graphite formation by thermal modification of 3C-SiC thin film on Si substrate, Proceedings of the 69th Japan Society of Applied Physics (2008 Autumn Chubu University), p. .808.

しかしながら、非特許文献1に記載の形成方法は、実験手法としては簡便と思われるが大面積化が困難で工業的に採用できる方法ではない。非特許文献2に記載の形成方法は、比較的低温(室温〜850 K)で成膜できる利点があるが、特殊な超高真空装置を用いており製造コスト的な問題がある。また、非特許文献3に記載の形成方法は、Si基板上に成膜できる点において優れた方法であるが、超高真空中での高温熱処理(約1350℃)を必要とすることから、基板材質の制約や製造コスト的なデメリットがある。   However, although the forming method described in Non-Patent Document 1 seems to be simple as an experimental method, it is difficult to increase the area and is not a method that can be adopted industrially. The formation method described in Non-Patent Document 2 has an advantage that a film can be formed at a relatively low temperature (room temperature to 850 K), but has a problem of manufacturing cost because a special ultrahigh vacuum apparatus is used. The formation method described in Non-Patent Document 3 is an excellent method in that a film can be formed on a Si substrate, but it requires high-temperature heat treatment (about 1350 ° C.) in an ultra-high vacuum. There are material limitations and manufacturing cost disadvantages.

また、電子光デバイスにおいてグラフェン膜を回路導体として利用するためには、電気的導通が確保された連続的なグラフェン膜を成長する技術と、グラフェン膜による回路パターンを形成する技術との組み合わせ、もしくはデバイスを形成するための所望の箇所(例えば、回路パターン)に連続的なグラフェン膜を選択成長する技術が少なくとも必要である。   Further, in order to use a graphene film as a circuit conductor in an electro-optical device, a combination of a technique for growing a continuous graphene film with secured electrical continuity and a technique for forming a circuit pattern using a graphene film, or At least a technique for selectively growing a continuous graphene film at a desired position (for example, a circuit pattern) for forming a device is required.

従って、本発明の目的は、上記の課題・要求に対応すべく、グラフェン膜を所望の位置に選択成長させた基板およびそれを用いた電子・光集積回路装置を提供することにある。   Accordingly, an object of the present invention is to provide a substrate on which a graphene film is selectively grown at a desired position and an electronic / optical integrated circuit device using the same, in order to meet the above-mentioned problems / requirements.

本発明の1つの態様は、上記目的を達成するため、次のような特徴を有する。
(1)本発明は、単層または複数層からなるグラフェン膜が成長された基板であって、
前記グラフェン膜に対向する前記基板の表面には酸化アルミニウム膜が存在し、前記酸化アルミニウム膜の組成がAl2-xO3+x(x ≧ 0)であり、前記グラフェン膜は前記酸化アルミニウム膜の表面に対して平行でかつ該表面上のみに成長しており、電圧端子間距離0.2 mmの条件で電気伝導率を測定した場合に前記グラフェン膜の電気伝導率が1×104 S/cm以上であることを特徴とするグラフェン膜が成長された基板を提供する。
One aspect of the present invention has the following features in order to achieve the above object.
(1) The present invention is a substrate on which a graphene film composed of a single layer or a plurality of layers is grown,
An aluminum oxide film is present on the surface of the substrate facing the graphene film, the composition of the aluminum oxide film is Al 2-x O 3 + x (x ≧ 0), and the graphene film is the aluminum oxide film The graphene film has an electrical conductivity of 1 × 10 4 S / cm when the electrical conductivity is measured under the condition that the distance between the voltage terminals is 0.2 mm. A substrate on which a graphene film is grown is provided.

なお、本発明で言う「複数層からなるグラフェン膜」とは、20層以下のグラフェンシートからなるグラフェン膜と定義する。これは、20層を超えると種々の物性(例えば、電子移動度)がバルクグラファイトとほとんど同じになり、グラフェンとしての特長が希薄となるためである。10層以下のグラフェン膜であることがより好ましい。また、本発明で言う「酸化アルミニウム膜の表面に対して平行」とは、マクロな視点(例えば、1μm以上のオーダー)で見た場合の表面に対して平行という意味である。言い換えると、ミクロな視点(1μm未満のオーダー、例えば、10 nmオーダー以下)での凹凸を平均化したと仮定した表面に対する平行を意味する。加えて、基板表面における原子レベルの微細な凹凸に起因する「平行からの揺らぎ」は許容するものとする。   In the present invention, the “graphene film consisting of a plurality of layers” is defined as a graphene film consisting of 20 or less graphene sheets. This is because when the number of layers exceeds 20, various physical properties (for example, electron mobility) are almost the same as those of bulk graphite, and the characteristics as graphene become dilute. More preferably, the graphene film has 10 layers or less. The term “parallel to the surface of the aluminum oxide film” as used in the present invention means to be parallel to the surface when viewed from a macro viewpoint (for example, on the order of 1 μm or more). In other words, it means parallel to the surface assuming that the unevenness at the microscopic viewpoint (order of less than 1 μm, for example, 10 nm order or less) is averaged. In addition, “fluctuation from parallel” caused by fine unevenness at the atomic level on the substrate surface is allowed.

また、本発明は、上記目的を達成するため、上記(1)の発明に係るグラフェン膜が成長された基板において、以下のような改良や変更を加えることができる。
(i)前記グラフェン膜は複数のグラフェンドメインから構成されており、前記グラフェンドメインの平均サイズが25 nm以上である。
(ii)前記酸化アルミニウム膜に隣接する前記グラフェン膜の原子層と前記グラフェン膜に隣接する前記酸化アルミニウム膜の原子層との層間距離が0.34 nm以下である。なお、本発明で言う「原子」は、その元素がイオンである場合を含むものとする。
(iii)前記酸化アルミニウム膜の算術平均表面粗さRaが1 nm以下である。なお、本発明で言う「算術平均表面粗さ」の「表面」とは、グラフェン膜を成長させる前の酸化アルミニウム膜の表面を意味し、グラフェン膜が成長された基板にあっては「グラフェン膜」と「酸化アルミニウム膜」との界面を意味するものとする。
(iv)前記酸化アルミニウム膜の表面最大高さRzが10 nm以下である。なお、本発明で言う「表面最大高さ」の「表面」とは、上記(iv)と同様に、グラフェン膜を成長させる前の酸化アルミニウム膜の表面を意味し、グラフェン膜が成長された基板にあっては「グラフェン膜」と「酸化アルミニウム膜」との界面を意味するものとする。
(v)前記酸化アルミニウム膜の平均膜厚が10 nm以上500 nm以下である。
(vi)前記基板は、酸化シリコン膜が表面に形成されたシリコン単結晶基板である。
(vii)前記酸化アルミニウム膜に回路パターンが形成されており、前記回路パターンの最小寸法が1μm未満である。
(viii)前記回路パターンが反応性イオンエッチングによって形成されている。
(ix)前記基板の面積が20 cm2以上である。なお、基板の面積とは、一方の主表面の面積を意味するものとする。
(x)上記のグラフェン膜が成長された基板を用いた電子・光集積回路装置である。
(xi)前記電子・光集積回路装置は前記グラフェンを電界効果トランジスタのチャネル、発光デバイス、受光デバイスおよび回路配線として利用している。
In order to achieve the above object, the present invention can add the following improvements and changes to the substrate on which the graphene film according to the invention of (1) is grown.
(I) The graphene film is composed of a plurality of graphene domains, and the average size of the graphene domains is 25 nm or more.
(Ii) The interlayer distance between the atomic layer of the graphene film adjacent to the aluminum oxide film and the atomic layer of the aluminum oxide film adjacent to the graphene film is 0.34 nm or less. In the present invention, the “atom” includes a case where the element is an ion.
(Iii) The arithmetic average surface roughness Ra of the aluminum oxide film is 1 nm or less. In the present invention, the “surface” of “arithmetic average surface roughness” means the surface of the aluminum oxide film before the graphene film is grown. For a substrate on which the graphene film is grown, the “graphene film” ”And“ aluminum oxide film ”.
(Iv) The maximum surface height Rz of the aluminum oxide film is 10 nm or less. As used in the above (iv), the “surface” of the “maximum surface height” in the present invention means the surface of the aluminum oxide film before the graphene film is grown, and the substrate on which the graphene film is grown In this case, it means the interface between the “graphene film” and the “aluminum oxide film”.
(V) The average thickness of the aluminum oxide film is 10 nm or more and 500 nm or less.
(Vi) The substrate is a silicon single crystal substrate on which a silicon oxide film is formed.
(Vii) A circuit pattern is formed on the aluminum oxide film, and a minimum dimension of the circuit pattern is less than 1 μm.
(Viii) The circuit pattern is formed by reactive ion etching.
(Ix) The area of the substrate is 20 cm 2 or more. In addition, the area of a board | substrate shall mean the area of one main surface.
(X) An electronic / optical integrated circuit device using a substrate on which the graphene film is grown.
(Xi) The electronic / optical integrated circuit device uses the graphene as a channel of a field effect transistor, a light emitting device, a light receiving device, and a circuit wiring.

また、本発明の他の態様は、上記目的を達成するため、次のような特徴を有する。
(2)本発明は、単層または複数層からなるグラフェン膜が基板の表面に対して平行に成長された基板の製造方法であって、
前記基板として表面に酸化シリコン膜が形成されたシリコン単結晶基板を用い、前記グラフェン膜の下地となりAl2-xO3+x(x ≧ 0)の組成を有する酸化アルミニウム膜を前記基板の少なくとも一方の最表面に形成する「下地形成工程」と、前記酸化アルミニウム膜を所望の回路パターンに加工する「回路パターニング工程」と、炭素含有化合物を原料として化学気相成長法により前記グラフェン膜を前記回路パターン上のみに成膜する「グラフェン膜成膜工程」とを有することを特徴とするグラフェン膜が成長された基板の製造方法を提供する。
Another aspect of the present invention has the following characteristics in order to achieve the above object.
(2) The present invention is a method for manufacturing a substrate in which a graphene film composed of a single layer or a plurality of layers is grown in parallel to the surface of the substrate,
A silicon single crystal substrate having a silicon oxide film formed on the surface is used as the substrate, and an aluminum oxide film having a composition of Al 2-x O 3 + x (x ≧ 0) serving as a base of the graphene film is provided at least on the substrate. The “underlayer forming step” formed on one outermost surface, the “circuit patterning step” for processing the aluminum oxide film into a desired circuit pattern, and the graphene film by the chemical vapor deposition method using a carbon-containing compound as a raw material There is provided a method for manufacturing a substrate on which a graphene film is grown, characterized by comprising a “graphene film forming step” for forming a film only on a circuit pattern.

また、本発明は、上記目的を達成するため、上記(2)の発明に係るグラフェン膜が成長された基板の製造方法において、以下のような改良や変更を加えることができる。
(xii)前記「回路パターニング工程」が、CHF3ガスによる反応性イオンエッチングである。
(xiii)前記「グラフェン膜成膜工程」よりも前に、前記酸化アルミニウム膜の算術平均表面粗さRaが1 nm以下となるように加工する「表面平坦化工程」を更に有する。
(xiv)前記「グラフェン膜成膜工程」の化学気相成長法は、前記原料としてアセチレン、プロピレンまたはメタンを用い、非酸化雰囲気中750〜1000℃の温度で0.1〜10分間成長させる方法である。なお、非酸化雰囲気とは、酸化に対して不活性な雰囲気(例えば、真空や窒素、アルゴン等の酸素を実質的に含まない雰囲気)を意味するものとする。
In order to achieve the above object, the present invention can add the following improvements and changes to the method for manufacturing a substrate on which the graphene film according to the invention of (2) is grown.
(Xii) The “circuit patterning step” is reactive ion etching using CHF 3 gas.
(Xiii) Before the “graphene film forming step”, the method further includes a “surface flattening step” for processing the arithmetic average surface roughness Ra of the aluminum oxide film to be 1 nm or less.
(Xiv) The chemical vapor deposition method of the “graphene film forming step” is a method in which acetylene, propylene, or methane is used as the raw material and is grown in a non-oxidizing atmosphere at a temperature of 750 to 1000 ° C. for 0.1 to 10 minutes. . Note that the non-oxidizing atmosphere means an atmosphere inert to oxidation (for example, an atmosphere substantially free of oxygen such as vacuum, nitrogen, argon, or the like).

本発明によれば、電気的導通が確保された連続的なグラフェン膜を基板上の所望の位置に選択成長させた基板を低コストで実現することができる。また、該グラフェン膜が成長された基板を用いた電子・光集積回路装置を提供することができる。   According to the present invention, it is possible to realize a substrate at a low cost by selectively growing a continuous graphene film in which electrical continuity is ensured at a desired position on the substrate. In addition, an electronic / optical integrated circuit device using a substrate on which the graphene film is grown can be provided.

本発明の実施形態に係るグラフェン膜が成長された基板の製造手順例を示す断面模式図である。It is a cross-sectional schematic diagram which shows the example of a manufacture procedure of the board | substrate with which the graphene film which concerns on embodiment of this invention was grown. 成長したグラフェン膜の光透過スペクトルの1例を示すグラフである。It is a graph which shows an example of the light transmission spectrum of the grown graphene film. グラフェン膜が成長した基板の電気伝導の面内分布測定結果(100 nm角)の1例を示すマップである。It is a map which shows an example of the in-plane distribution measurement result (100 nm angle | corner) of the electrical conduction of the board | substrate with which the graphene film was grown. 成長温度800℃における成長時間とグラフェン膜の平均層数との関係を示すグラフの1例である。It is an example of the graph which shows the relationship between the growth time in the growth temperature of 800 degreeC, and the average number of layers of a graphene film. 成長温度900℃における成長時間とグラフェン膜の平均層数との関係を示すグラフの1例である。It is an example of the graph which shows the relationship between the growth time in the growth temperature of 900 degreeC, and the average number of layers of a graphene film. グラフェン膜の平均ドメインサイズと酸化アルミニウム膜の組成(Al2-xO3+x中のx)との関係を示したグラフである。It is the graph which showed the relationship between the average domain size of a graphene film, and the composition ( x in Al2 -xO3 + x) of an aluminum oxide film. グラフェン膜の平均ドメインサイズと電気伝導率・電気抵抗率との関係を示すグラフである。It is a graph which shows the relationship between the average domain size of a graphene film, and electrical conductivity and electrical resistivity. 本発明に係る酸化アルミニウム膜とシリコン熱酸化膜の反応性イオンエッチングによるエッチング時間とエッチング深さとの関係の1例を示すグラフである。It is a graph which shows one example of the relationship between the etching time by the reactive ion etching of the aluminum oxide film and silicon thermal oxide film which concerns on this invention, and an etching depth. 本発明に係るグラフェン膜が成長された基板を用いた電子・光集積回路装置の1例を示す斜視模式図である。1 is a schematic perspective view showing an example of an electronic / optical integrated circuit device using a substrate on which a graphene film according to the present invention is grown.

以下、図を参照しながら本発明に係る実施の形態を製造手順に沿って説明する。ただし、本発明はここで取り上げた実施の形態に限定されることはなく、要旨を変更しない範囲で適宜改良や組み合わせを行ってもよい。なお、図面中で同義の部分には同一の符号を付して重複する説明を省略する。   Hereinafter, embodiments according to the present invention will be described in accordance with manufacturing procedures with reference to the drawings. However, the present invention is not limited to the embodiments taken up here, and may be improved or combined as appropriate without departing from the scope of the invention. In addition, the same code | symbol is attached | subjected to the part which is synonymous in drawing, and the overlapping description is abbreviate | omitted.

図1は、本発明の実施形態に係るグラフェン膜が成長された基板の製造手順例を示す断面模式図である。まず、基板100として、酸化シリコン膜102(例えば、厚さ20〜300 nmの熱酸化膜)が表面に形成されたシリコン単結晶基板101(例えば、2インチ径、厚さ500〜600μm)を用意する。次に、スパッタ法やイオンビーム法、レーザ蒸発法等の気相成長の手法により基板100の表面(酸化シリコン膜102の表面)にコランダム構造の酸化アルミニウム膜103を形成する。これを「下地形成工程」と称す。   FIG. 1 is a schematic cross-sectional view showing an example of a manufacturing procedure of a substrate on which a graphene film according to an embodiment of the present invention is grown. First, as the substrate 100, a silicon single crystal substrate 101 (for example, 2 inch diameter, thickness 500 to 600 μm) on which a silicon oxide film 102 (for example, a thermal oxide film having a thickness of 20 to 300 nm) is formed is prepared. To do. Next, an aluminum oxide film 103 having a corundum structure is formed on the surface of the substrate 100 (the surface of the silicon oxide film 102) by a vapor phase growth method such as sputtering, ion beam, or laser evaporation. This is referred to as a “base formation process”.

ここで、酸化アルミニウム膜103の形成にあたり、その組成がAl2-xO3+x(x ≧ 0)となるように制御することが望ましく、Al2-xO3+x(x > 0)となるように制御することがより望ましい。該組成制御は、例えば、気相成長中の酸素分圧を制御することによって可能である。化学量論組成以上の酸素リッチな組成を有する酸化アルミニウム膜103を形成することにより、平均サイズの大きいグラフェンドメインを成長させることができる(詳細は後述する)。 Here, in forming the aluminum oxide film 103, it is desirable to control the composition thereof to be Al 2-x O 3 + x (x ≧ 0), and Al 2-x O 3 + x (x> 0). It is more desirable to control so that it becomes. The composition can be controlled, for example, by controlling the oxygen partial pressure during vapor phase growth. By forming the aluminum oxide film 103 having an oxygen-rich composition equal to or higher than the stoichiometric composition, a graphene domain having a large average size can be grown (details will be described later).

酸化アルミニウム膜103の算術平均表面粗さRaは1 nm以下であることが望ましい。より望ましくは0.3 nm以下である。算術平均表面粗さRaが1 nmより大きくなると、グラフェン膜が酸化アルミニウム膜103の表面に対して平行に成長しにくくなる。これは、グラフェン膜成長の核生成と算術平均表面粗さRaとの間に何かしらの相関関係があるためと考えられる。さらに、酸化アルミニウム膜103の表面最大高さRzは10 nm以下であることが望ましい。より望ましくは3 nm以下である。   The arithmetic average surface roughness Ra of the aluminum oxide film 103 is desirably 1 nm or less. More desirably, it is 0.3 nm or less. When the arithmetic average surface roughness Ra is greater than 1 nm, the graphene film is difficult to grow parallel to the surface of the aluminum oxide film 103. This is probably because there is some correlation between the nucleation of graphene film growth and the arithmetic average surface roughness Ra. Furthermore, the maximum surface height Rz of the aluminum oxide film 103 is preferably 10 nm or less. More desirably, it is 3 nm or less.

形成した酸化アルミニウム膜103の算術平均表面粗さRaが1 nmより大きい場合は、研磨(例えば、化学機械研磨)等により1 nm以下となるように加工する。これを「表面平坦化工程」と言う。なお、酸化アルミニウム膜103を形成する前に、あらかじめシリコン単結晶基板101または酸化シリコン膜102の算術平均表面粗さRaを1 nm以下とするように加工することも「表面平坦化工程」に含まれるものとする。また、算術平均表面粗さRaおよび表面最大高さRzはJIS B 0601に準拠するものとする。   When the arithmetic average surface roughness Ra of the formed aluminum oxide film 103 is larger than 1 nm, it is processed to be 1 nm or less by polishing (for example, chemical mechanical polishing) or the like. This is called a “surface flattening step”. It is to be noted that the “surface planarization step” includes processing the silicon single crystal substrate 101 or the silicon oxide film 102 to have an arithmetic average surface roughness Ra of 1 nm or less before forming the aluminum oxide film 103 in advance. Shall be. The arithmetic average surface roughness Ra and the maximum surface height Rz shall conform to JIS B 0601.

形成する酸化アルミニウム膜103の平均厚さとしては、10 nm以上500 nm以下が好ましい。多結晶体である酸化アルミニウム膜103の平均厚さが10 nm未満になると結晶粒同士の接点が減って面内方向の被覆率が低下する(例えば、酸化アルミニウム膜103が島状になる)ことから好ましくない(結果として表面平坦性が劣化する)。一方、500 nmより厚くなると後工程における熱歪み等に起因したクラック等が発生しやすくなり、結果として表面平坦性(例えば算術平均表面粗さRa)が劣化することから好ましくない。   The average thickness of the aluminum oxide film 103 to be formed is preferably 10 nm or more and 500 nm or less. When the average thickness of the polycrystalline aluminum oxide film 103 is less than 10 nm, the number of contact points between the crystal grains decreases and the coverage in the in-plane direction decreases (for example, the aluminum oxide film 103 has an island shape). Therefore, the surface flatness is deteriorated as a result. On the other hand, if it is thicker than 500 nm, cracks and the like due to thermal strain and the like in the subsequent process are likely to occur, and as a result, surface flatness (for example, arithmetic average surface roughness Ra) is deteriorated.

酸化アルミニウム膜103を形成する方法に特段の制限はなく、結果として組成と平均膜厚とを所望の範囲に制御できれば気相成長法以外の手法でもよい。例えば、金属アルミニウム膜を基板100の表面上(酸化シリコン層102の表面上)に成膜した後、酸素プラズマ処理等により酸化アルミニウム膜103とする方法でも良い。なお、酸化アルミニウム膜103を成膜する基板100としては、上述の酸化シリコン膜102が表面に形成されたシリコン単結晶基板101に限定されるものではなく、後工程での熱履歴に対する耐熱性およびグラフェン膜が成長された基板の用途(例えば、電子・光集積回路装置)を考慮して適宜選択できる。例えば、表面に絶縁膜が形成された各種の半導体基板や各種の絶縁体基板などを用いることができる。   There is no particular limitation on the method for forming the aluminum oxide film 103. As a result, a method other than the vapor phase growth method may be used as long as the composition and the average film thickness can be controlled within a desired range. For example, a method may be used in which a metal aluminum film is formed on the surface of the substrate 100 (on the surface of the silicon oxide layer 102), and then the aluminum oxide film 103 is formed by oxygen plasma treatment or the like. Note that the substrate 100 on which the aluminum oxide film 103 is formed is not limited to the silicon single crystal substrate 101 on which the above-described silicon oxide film 102 is formed, and heat resistance against thermal history in a later process and It can be appropriately selected in consideration of the use of the substrate on which the graphene film is grown (for example, an electronic / optical integrated circuit device). For example, various semiconductor substrates having various types of insulating films formed on the surface, various insulating substrates, and the like can be used.

次に、従来の半導体プロセス技術と同様に、基板100に形成した酸化アルミニウム膜103を所望の回路パターンとなるように加工する。これを「回路パターニング工程」と称す。このとき、回路配線部となる部分104にのみ酸化アルミニウム膜103を残し、他の部分の酸化アルミニウム膜103を完全に除去する。また、酸化シリコン膜102は絶縁層として残しておいた方が好ましい。なお、「回路パターニング工程」の後に「表面平坦化工程」を行ってもよい。   Next, similarly to the conventional semiconductor process technology, the aluminum oxide film 103 formed on the substrate 100 is processed to have a desired circuit pattern. This is referred to as a “circuit patterning step”. At this time, the aluminum oxide film 103 is left only in the portion 104 that becomes the circuit wiring portion, and the aluminum oxide film 103 in other portions is completely removed. The silicon oxide film 102 is preferably left as an insulating layer. The “surface planarization step” may be performed after the “circuit patterning step”.

パターニングの方法に特段の限定はなく、結果として所望の回路パターンが形成できればよい。例えば、フォトリソグラフィーとウエットエッチングとのプロセスを用いることにより回路パターニングができる。フォトリソグラフィーにより酸化アルミニウム膜103上にレジストマスクを形成し、レジストマスクで覆われていない部分の酸化アルミニウム膜103をバッファフッ酸溶液によりエッチング・除去して、回路配線部となる部分104(回路パターン)を形成する。フォトリソグラフィーとウエットエッチングを用いる方法は、回路パターンの最小寸法が1μm以上である場合には好適に利用できる。   There is no particular limitation on the patterning method, and it is sufficient that a desired circuit pattern can be formed as a result. For example, circuit patterning can be performed by using a process of photolithography and wet etching. A resist mask is formed on the aluminum oxide film 103 by photolithography, and the portion of the aluminum oxide film 103 not covered with the resist mask 103 is etched and removed with a buffer hydrofluoric acid solution to form a circuit wiring portion 104 (circuit pattern). ). The method using photolithography and wet etching can be suitably used when the minimum dimension of the circuit pattern is 1 μm or more.

ウエットエッチングは、その手法の性質上、1μm未満の寸法精度を確保することが困難である。そこで、回路パターンの最小寸法が1μm未満である場合には、例えば、フォトリソグラフィーとリフトオフとのプロセスにより回路パターニングができる。なお、本プロセスの場合は、酸化アルミニウム膜103を形成する前にフォトリソグラフィーによるパターニング(除去する部分にレジストマスクを形成する)が行われる。   In wet etching, it is difficult to ensure dimensional accuracy of less than 1 μm due to the nature of the technique. Therefore, when the minimum dimension of the circuit pattern is less than 1 μm, the circuit patterning can be performed by, for example, a process of photolithography and lift-off. In the case of this process, patterning by photolithography (a resist mask is formed on a portion to be removed) is performed before the aluminum oxide film 103 is formed.

上記のプロセスに加えて、フォトリソグラフィーとドライエッチングとのプロセスを用いることによっても回路パターニングができる。ここで、従来からの技術常識では、酸化アルミニウムは酸化シリコンよりも硬度が高く、酸化アルミニウムのドライエッチング速度は酸化シリコンのそれよりも遙かに小さいため、酸化シリコン膜102上の酸化アルミニウム膜103の回路パターンをドライエッチングで形成することは困難と予想された。しかしながら、本発明に係るグラフェン膜が成長された基板では、エッチングガスとしてCHF3ガスを用いた反応性イオンエッチングにより、回路パターン加工ができることが見出された(詳細は後述する)。これにより、従来の半導体プロセス技術と同様に高い寸法精度(少なくとも1μm未満、500 nm以下も十分可能)で回路パターニングすることができる。 In addition to the above process, circuit patterning can also be performed by using a process of photolithography and dry etching. Here, according to conventional technical common sense, aluminum oxide has higher hardness than silicon oxide, and the dry etching rate of aluminum oxide is much smaller than that of silicon oxide. It was expected that it would be difficult to form the circuit pattern by dry etching. However, it has been found that a circuit pattern can be processed by reactive ion etching using CHF 3 gas as an etching gas on a substrate on which a graphene film according to the present invention is grown (details will be described later). As a result, circuit patterning can be performed with high dimensional accuracy (at least less than 1 μm and 500 nm or less is possible) as in the conventional semiconductor process technology.

次に、炭素含有化合物を原料として化学気相成長法(CVD: chemical vapor deposition)によりグラフェン膜105を回路配線部となる部分104(酸化アルミニウム膜103)上に成膜する「グラフェン膜成膜工程」を行う。これにより、回路配線部106が形成され、グラフェン膜が成長された基板200が製造される。成膜条件の1例としては、原料ガスとしてプロピレン、キャリアガスとしてアルゴンガスを用い、平均原料濃度0.15〜3 体積%の混合ガスを平均流速15〜50 cm/min(基板上の平均流速で標準状態換算)で供給し、成長温度450〜1000℃(好ましくは750〜1000℃)で0.1〜60分間(好ましくは0.1〜10分間)の成長を行う。なお、原料としてはプロピレン以外にもアセチレン、メタン、プロパン、エチレン等の他の炭素含有化合物を用いることができる。   Next, a graphene film 105 is formed on the portion 104 (aluminum oxide film 103) to be a circuit wiring portion by chemical vapor deposition (CVD) using a carbon-containing compound as a raw material. "I do. Thereby, the circuit wiring part 106 is formed, and the substrate 200 on which the graphene film is grown is manufactured. As an example of film formation conditions, propylene is used as the source gas, argon gas is used as the carrier gas, and a mixed gas with an average source concentration of 0.15 to 3% by volume is averaged at a flow rate of 15 to 50 cm / min (standard at the average flow rate on the substrate). And is grown at a growth temperature of 450 to 1000 ° C. (preferably 750 to 1000 ° C.) for 0.1 to 60 minutes (preferably 0.1 to 10 minutes). In addition to propylene, other carbon-containing compounds such as acetylene, methane, propane, and ethylene can be used as the raw material.

〔成長したグラフェンの平均層数の測定〕
本発明において、成長したグラフェン膜を構成する平均層数は、成長したグラフェン膜の光透過率測定により求めた。グラフェン1層の光透過率Tは、下記式(1)のように物理定数(e:電子の電荷、c:光速、h bar:換算プランク定数)により与えられ、可視光から遠赤外領域では波長に依存せず一定の光透過率Tcに収束することが理論的に予想されている。
[Measurement of the average number of layers of grown graphene]
In the present invention, the average number of layers constituting the grown graphene film was determined by measuring light transmittance of the grown graphene film. The light transmittance T of one layer of graphene is given by physical constants (e: electron charge, c: speed of light, h bar: converted Planck constant) as shown in the following formula (1). It is theoretically expected to converge to a constant light transmittance Tc without depending on the wavelength.

Figure 0005462737
Figure 0005462737

また、非特許文献4において、グラフェン1層の光透過率は97.7%で収束すると報告されている。そこで、本発明においてもTc = 97.7%と仮定し、下記式(2)を用いて成長したグラフェン膜を構成する平均層数Lgを算出した。   In Non-Patent Document 4, it is reported that the light transmittance of the graphene 1 layer converges at 97.7%. Therefore, in the present invention, assuming that Tc = 97.7%, the average number of layers Lg constituting the graphene film grown using the following formula (2) was calculated.

R. R. Nair, P. Blake, A. N. Grigorenko, K. S. Novoselov, T. J. Booth, T. Stauber, N. M. R. Peres, and A. K. Geim: “Fine Structure Constant Defines Visual Transparency of Graphene”, SCIENCE 320, 1308 (2008).R. R. Nair, P. Blake, A. N. Grigorenko, K. S. Novoselov, T. J. Booth, T. Stauber, N. M. R. Peres, and A. K. Geim: “Fine Structure Constant Defines Visual Transparency of Graphene”, SCIENCE 320, 1308 (2008).

Figure 0005462737
Figure 0005462737

酸化アルミニウム(α−アルミナ)単結晶基板上に、次の成長条件(原料ガス:プロピレン、キャリアガス:アルゴン、平均原料濃度:1.2 体積%、標準状態換算平均流速:41 cm/min、成長温度:800℃、成長時間:2.5分間)でグラフェン膜を成膜し、測定用試料を作製した。該測定用試料を用いて光透過率測定を行った結果を図2に示す。図2は、成長したグラフェン膜の光透過スペクトルの1例を示すグラフである。なお、グラフェン膜を成膜していない酸化アルミニウム単結晶基板を参照試料として光透過率測定を行い、グラフェン膜の測定結果を補正した。   On the aluminum oxide (α-alumina) single crystal substrate, the following growth conditions (raw material gas: propylene, carrier gas: argon, average raw material concentration: 1.2% by volume, standard state converted average flow velocity: 41 cm / min, growth temperature: A graphene film was formed at 800 ° C. and a growth time of 2.5 minutes, and a measurement sample was manufactured. The result of light transmittance measurement using the measurement sample is shown in FIG. FIG. 2 is a graph showing an example of a light transmission spectrum of a grown graphene film. Note that light transmittance was measured using an aluminum oxide single crystal substrate on which no graphene film was formed as a reference sample, and the measurement result of the graphene film was corrected.

図2に示したように、測定された光透過率は、短波長側(400 nm)からなだらかに増加し、長波長側(約2000 nm以上)で一定値Tcに収束していた。なお、1800〜1900 nmおよび2200 nm以上における揺らぎは、大気中の水分による影響と考えられた。得られたTcから前述の式(2)を用いて平均層数を求めたところLg = 0.7と算出された。   As shown in FIG. 2, the measured light transmittance gradually increased from the short wavelength side (400 nm) and converged to a constant value Tc on the long wavelength side (about 2000 nm or more). Fluctuations at 1800-1900 nm and above 2200 nm were considered to be due to moisture in the atmosphere. From the obtained Tc, the average number of layers was calculated using the above-mentioned formula (2), and it was calculated as Lg = 0.7.

〔成長したグラフェンの基板表面との層間距離およびドメインサイズの測定〕
成長したグラフェンの基板表面との層間距離およびドメインサイズの測定には、走査型トンネル顕微鏡を用いた。測定用試料には、光透過率測定に用いた試料と同様に、酸化アルミニウム単結晶基板上に平均層数Lg < 1.0となるように成長させたグラフェン膜を利用した。これは、平均層数Lg < 1.0のグラフェン膜においては、基板上に単層のグラフェンが成長している部分とグラフェン自体が成長していない部分が混在するため、上記の測定が容易になるからである。
(Measurement of interlayer distance and domain size of grown graphene from substrate surface)
A scanning tunneling microscope was used to measure the interlayer distance and domain size of the grown graphene from the substrate surface. As the measurement sample, a graphene film grown on an aluminum oxide single crystal substrate so as to have an average number of layers Lg <1.0 was used as in the sample used for light transmittance measurement. This is because, in a graphene film having an average number of layers Lg <1.0, the above-described measurement is facilitated because a portion where single-layer graphene grows on the substrate and a portion where graphene itself does not grow. It is.

平均層数Lg < 1.0の測定用試料を用いて、単層のグラフェンと基板表面との距離(基板表面に隣接するグラフェン膜の原子層と基板表面の原子層との層間距離)を計測したところ、0.30〜0.34 nmと計測された。この値は複数層からなるグラフェン膜内の層間距離と略等しいことから、基板上に形成されたグラフェン膜は「付着」ではなく「成長」しており、かつ基板表面と平行に成長したことを強く示唆するものと言える。   Using a measurement sample with an average number of layers Lg <1.0, the distance between the single-layer graphene and the substrate surface (interlayer distance between the atomic layer of the graphene film adjacent to the substrate surface and the atomic layer on the substrate surface) was measured. , Measured from 0.30 to 0.34 nm. Since this value is almost equal to the interlayer distance in the multi-layer graphene film, the graphene film formed on the substrate is not “attached” but “grown” and grown parallel to the substrate surface. This is a strong suggestion.

一方、成長したグラフェンのドメインサイズの測定において、ドメインサイズが10 nmを超えると、通常の走査型トンネル顕微鏡像からドメインサイズを求めることが難しくなることが判った。そこで、本発明においては、走査型トンネル顕微鏡を用いてグラフェンが成長した基板の電気伝導の面内分布測定を行い、ドメインサイズを求めた。すなわち、単層のグラフェンが成長している部分とグラフェン自体が成長していない部分との電気伝導特性の差異を利用して、グラフェンのドメインサイズを測定した。   On the other hand, in the measurement of the domain size of the grown graphene, it was found that when the domain size exceeds 10 nm, it is difficult to obtain the domain size from a normal scanning tunneling microscope image. Therefore, in the present invention, the in-plane distribution measurement of the electrical conductivity of the substrate on which graphene has been grown was performed using a scanning tunneling microscope to determine the domain size. That is, the domain size of graphene was measured by utilizing the difference in electric conduction characteristics between the portion where single-layer graphene was grown and the portion where graphene itself was not grown.

電気伝導の面内分布測定は、次のように行った。100 nm角の領域で100×100の測定点(1 nmピッチ)において、印加電圧2.5 Vで20 pA以上の電流が流れた計測点を「グラフェンが成長している部分」と判定し、印加電圧2.5 Vで20 pA未満の電流であった計測点を「グラフェンが成長していない部分」と判定した。なお、グラフェンの有無による電気伝導特性の測定を別途行い、単層のグラフェンが成長している部分では印加電圧2.5 Vで100 pA以上の電流が流れ、グラフェンが存在しない部分では電流がほとんど流れないこと(印加電圧2.5 Vで5 pA未満)を確認した。   The in-plane distribution of electrical conduction was measured as follows. At a measurement point of 100 x 100 in a 100 nm square area (1 nm pitch), the measurement point where a current of 20 pA or more flowed at an applied voltage of 2.5 V was determined as the "graphene growing part" and the applied voltage The measurement point that was less than 20 pA at 2.5 V was determined as “the part where graphene was not grown”. In addition, the electrical conductivity characteristics with and without graphene are measured separately. A current of 100 pA or more flows at an applied voltage of 2.5 V in a portion where single-layer graphene is grown, and a current hardly flows in a portion where no graphene is present. (Less than 5 pA at an applied voltage of 2.5 V) was confirmed.

図3は、グラフェン膜が成長した基板の電気伝導の面内分布測定結果(100 nm角)の1例を示すマップである。なお、図3において、測定した試料は平均層数が0.7のグラフェン膜を成膜した基板(酸化アルミニウム単結晶基板、原料ガス:プロピレン、キャリアガス:アルゴン、平均原料濃度:1.2 体積%、標準状態換算平均流速:41 cm/min、成長温度:800℃、成長時間:2.5分間)であり、「グラフェンが成長している部分」と判定した測定点を白ドットで表記し、「グラフェンが成長していない部分」と判定した測定点を黒ドットで表記した。   FIG. 3 is a map showing an example of an in-plane distribution measurement result (100 nm square) of electrical conduction of a substrate on which a graphene film is grown. In FIG. 3, the measured sample is a substrate (aluminum oxide single crystal substrate, source gas: propylene, carrier gas: argon, average source concentration: 1.2 vol%, standard state) with a graphene film having an average number of layers of 0.7 The converted average flow velocity is 41 cm / min, the growth temperature is 800 ° C, the growth time is 2.5 minutes, and the measurement point determined as “the part where graphene is growing” is indicated by white dots. Measurement points that were judged as “not part” were indicated by black dots.

図3に示したように、黒ドットの帯がグラフェンドメインの外縁と考えられることから、黒ドットの帯同士の間隔をグラフェンのドメインサイズとして計測した(例えば、図中の両矢印)。グラフェンドメインの平均サイズは、グラフェン膜が成長した基板における異なる10箇所の100 nm角の領域において、各領域で3点ずつ、合計30点の測定値を平均することにより算出した。   As shown in FIG. 3, since the black dot band is considered to be the outer edge of the graphene domain, the interval between the black dot bands was measured as the graphene domain size (for example, a double-headed arrow in the figure). The average size of the graphene domain was calculated by averaging the measured values of a total of 30 points, 3 points in each region in 10 different 100 nm square regions on the substrate on which the graphene film was grown.

〔グラフェン膜の成長における成長条件の影響〕
グラフェン膜の成長における成長条件の影響を調査した。基板としては酸化アルミニウム単結晶基板を用いた。はじめに、成長温度・成長時間とグラフェン膜の平均層数との関係を調査した。このとき、原料ガスであるプロピレンの流量を固定しキャリアガスであるアルゴンの流量を変化させて、平均原料濃度と標準状態換算平均流速が異なる2条件について調べた。
[Effects of growth conditions on graphene film growth]
The effect of growth conditions on the growth of graphene films was investigated. An aluminum oxide single crystal substrate was used as the substrate. First, the relationship between the growth temperature and growth time and the average number of graphene layers was investigated. At this time, the flow rate of propylene as a raw material gas was fixed and the flow rate of argon as a carrier gas was changed, and two conditions with different average raw material concentrations and standard state converted average flow rates were examined.

図4は、成長温度800℃における成長時間とグラフェン膜の平均層数との関係を示すグラフの1例であり、図5は、成長温度900℃における成長時間とグラフェン膜の平均層数との関係を示すグラフの1例である。図4、図5に示したように、成長したグラフェン膜の平均層数は、成長時間に比例し平均原料濃度に比例するという結果が得られた。この結果から解るように、主に成長時間を制御することによりグラフェン膜の平均層数を制御することができる。 FIG. 4 is an example of a graph showing the relationship between the growth time at a growth temperature of 800 ° C. and the average number of graphene films, and FIG. 5 shows the relationship between the growth time at a growth temperature of 900 ° C. and the average number of graphene films. It is an example of the graph which shows a relationship. 4, as shown in FIG. 5, the average number of layers grown graphene films result that is proportional to the growth time is proportional to the average raw density is obtained. As can be seen from this result, the average number of graphene films can be controlled mainly by controlling the growth time.

次に、それぞれの成長温度で成長したグラフェン膜の平均層数が1.0未満となる試料を作製し、グラフェンの平均ドメインサイズを調査した。その結果、成長温度800℃の場合で平均ドメインサイズが約29 nm、成長温度900℃の場合で平均ドメインサイズが約31 nmであり、平均ドメインサイズに対する成長温度の影響はそれほど大きくない(平均ドメインサイズに影響する主要因ではない)と考えられた。   Next, samples in which the average number of graphene films grown at each growth temperature was less than 1.0 were prepared, and the average domain size of graphene was investigated. As a result, when the growth temperature is 800 ° C, the average domain size is about 29 nm, and when the growth temperature is 900 ° C, the average domain size is about 31 nm. The influence of the growth temperature on the average domain size is not so large (average domain size) It was not the main factor affecting size).

また、グラフェン膜の成長条件において成長時間だけを変化させて平均層数が0.5〜1.0のグラフェン膜を成長させた試料を作製し、各試料の平均ドメインサイズを比較したところ平均ドメインサイズの変化は10%程度以内であった。このことから、成長時間も平均ドメインサイズにあまり影響を与えない(平均ドメインサイズに影響する主要因ではない)と考えられた。   In addition, a sample in which a graphene film with an average number of layers of 0.5 to 1.0 was grown by changing only the growth time under the growth conditions of the graphene film, and the average domain size of each sample was compared. It was within about 10%. This suggests that growth time does not significantly affect the average domain size (it is not the main factor affecting the average domain size).

〔酸化アルミニウム膜の組成Al2-xO3+xとグラフェンドメインサイズとの関係〕
下地層となる酸化アルミニウム膜の組成Al2-xO3+xとグラフェンのドメインサイズとの関係について調査した。前述したように、スパッタ法やイオンビーム法、レーザ蒸発法等の気相成長法により酸化アルミニウム膜103を成膜するにあたり、成長雰囲気中の酸素分圧を制御することによって酸化アルミニウム膜103中の酸素量を制御することが可能である。そこで、一例としてスパッタ法により酸化アルミニウム膜を成膜するにあたり、スパッタ雰囲気中のアルゴンに対する酸素分圧を変化させて酸素含有量の異なる(アルミニウムサイトに酸素が置換した)酸化アルミニウム膜(Al2-xO3+x、膜厚150 nm)を基板上に形成した。基板としては、熱酸化膜付きシリコン単結晶基板(外径2インチ、基板厚さ525μm、熱酸化膜厚さ200 nm)を用いた。
[Relationship between composition Al 2-x O 3 + x and graphene domain size of aluminum oxide film]
The relationship between the composition Al 2-x O 3 + x of the aluminum oxide film as the underlayer and the domain size of graphene was investigated. As described above, when the aluminum oxide film 103 is formed by a vapor phase growth method such as a sputtering method, an ion beam method, or a laser evaporation method, the oxygen partial pressure in the growth atmosphere is controlled by controlling the oxygen partial pressure in the growth atmosphere. It is possible to control the amount of oxygen. Therefore, as an example, when an aluminum oxide film is formed by sputtering, an aluminum oxide film (Al 2- x O 3 + x , film thickness 150 nm) was formed on the substrate. As the substrate, a silicon single crystal substrate with a thermal oxide film (outer diameter 2 inches, substrate thickness 525 μm, thermal oxide film thickness 200 nm) was used.

XPS(X線光電子分光、株式会社島津製作所製)を用いて成膜した酸化アルミニウム膜(Al2-xO3+x)の組成を測定したところ、x = -0.3〜0.32と組成の異なる酸化アルミニウム膜であることを確認した。成膜した酸化アルミニウム膜(Al2-xO3+x)の算術平均表面粗さRaが1 nm以下であることを確認した後、該酸化アルミニウム膜(Al2-xO3+x)上に、平均層数が0.7のグラフェン膜を成膜した(原料ガス:プロピレン、キャリアガス:アルゴン、平均原料濃度:1.2 体積%、標準状態換算平均流速:41 cm/min、成長温度:800℃、成長時間:2.5分間)。成長したグラフェンの平均ドメインサイズは、前述の電気伝導の面内分布測定により計測した。 When the composition of the aluminum oxide film (Al 2-x O 3 + x ) formed using XPS (X-ray photoelectron spectroscopy, manufactured by Shimadzu Corporation) was measured, the oxidation was different from x = -0.3 to 0.32. It was confirmed that the film was an aluminum film. After confirming that the arithmetic average surface roughness Ra of the deposited aluminum oxide film (Al 2-x O 3 + x ) is 1 nm or less, on the aluminum oxide film (Al 2-x O 3 + x ) In addition, a graphene film having an average number of layers of 0.7 was formed (raw material gas: propylene, carrier gas: argon, average raw material concentration: 1.2 vol%, standard state conversion average flow velocity: 41 cm / min, growth temperature: 800 ° C., Growth time: 2.5 minutes). The average domain size of the grown graphene was measured by the above-described in-plane distribution measurement of electrical conduction.

図6は、グラフェン膜の平均ドメインサイズと酸化アルミニウム膜の組成(Al2-xO3+x中のx)との関係を示したグラフである。図6に示したように、グラフェンの平均ドメインサイズは、Al2-xO3+x中のxと共に大きく変化し、x ≧ 0すなわち化学量論組成以上の酸素リッチな組成を有する酸化アルミニウム膜を下地膜とすることで成長するグラフェンの平均ドメインサイズを大きくできることが明らかになった。また、x > 0であることがより好ましいと言える。 FIG. 6 is a graph showing the relationship between the average domain size of the graphene film and the composition of the aluminum oxide film ( x in Al 2-x O 3 + x). As shown in FIG. 6, the average domain size of graphene varies greatly with x in Al 2-x O 3 + x , and aluminum oxide film having an oxygen-rich composition of x ≧ 0, that is, a stoichiometric composition or more. It became clear that the average domain size of graphene grown can be increased by using as a base film. Further, it can be said that x> 0 is more preferable.

〔グラフェン膜における平均ドメインサイズと電気伝導率との関係〕
グラフェンを電子光デバイスの回路導体として利用するためには、グラフェンドメイン間で電気的導通が確保されかつ良好な電気伝導性を有する連続的なグラフェン膜が形成されることが望ましい。そこで、成長したグラフェン膜の電気伝導率を調査した。
[Relationship between average domain size and electrical conductivity in graphene films]
In order to use graphene as a circuit conductor of an electro-optical device, it is desirable to form a continuous graphene film that secures electrical continuity between graphene domains and has good electrical conductivity. Therefore, the electrical conductivity of the grown graphene film was investigated.

調査用試料の作製は、図1に示した手順に従って行った。熱酸化膜が表面に形成されたシリコン単結晶基板の表面上に、スパッタ法によりコランダム構造の酸化アルミニウム膜を形成した。このとき、スパッタ中の雰囲気酸素分圧を制御することにより、酸素含有量の異なる酸化アルミニウム膜(Al2-xO3+x)を形成した。それぞれの酸化アルミニウム膜の算術平均表面粗さRaが1 nm以下であることを確認した後、フォトリソグラフィーとリフトオフのプロセスにより、酸化アルミニウム膜のストリップライン(幅2μm、長さ1 mm)を複数形成し、他の部分の酸化アルミニウム膜を除去した基板を用意した。次に、各基板上に平均層数が約1.0となる条件でグラフェン膜を成膜して(原料ガス:プロピレン、キャリアガス:アルゴン、成長温度:800℃)、平均ドメインサイズが異なるグラフェン膜を成長させた。 The sample for investigation was produced according to the procedure shown in FIG. An aluminum oxide film having a corundum structure was formed by sputtering on the surface of a silicon single crystal substrate on which a thermal oxide film was formed. At this time, aluminum oxide films (Al 2−x O 3 + x ) having different oxygen contents were formed by controlling the atmospheric oxygen partial pressure during sputtering. After confirming that the arithmetic average surface roughness Ra of each aluminum oxide film is 1 nm or less, a plurality of aluminum oxide film strip lines (width 2 μm, length 1 mm) are formed by photolithography and lift-off processes. Then, a substrate from which the aluminum oxide film in other portions was removed was prepared. Next, a graphene film is formed on each substrate under the condition that the average number of layers is about 1.0 (source gas: propylene, carrier gas: argon, growth temperature: 800 ° C.), and graphene films having different average domain sizes are formed. Grown up.

グラフェン膜を成膜した各試料を走査型トンネル顕微鏡により観察したところ、何れの試料も、酸化アルミニウム膜のストリップライン上にのみグラフェン膜が成長し、酸化アルミニウム膜を除去した熱酸化膜上にはグラフェン膜が成長していなかった。言い換えると、グラフェン膜は酸化アルミニウム膜のストリップライン上に選択成長していることが確認された。この結果から、酸化アルミニウム膜上と熱酸化膜(酸化シリコン膜)上とでは、グラフェン膜の核生成機構や成長機構が異なることが示唆された。   Each sample on which the graphene film was formed was observed with a scanning tunneling microscope. As a result, in each sample, the graphene film grew only on the strip line of the aluminum oxide film, and on the thermal oxide film from which the aluminum oxide film was removed. The graphene film was not grown. In other words, it was confirmed that the graphene film was selectively grown on the strip line of the aluminum oxide film. From this result, it was suggested that the nucleation mechanism and the growth mechanism of the graphene film differ between the aluminum oxide film and the thermal oxide film (silicon oxide film).

次に、ストリップライン上のグラフェン膜の電気伝導率・電気抵抗率を四端子法により測定した。なお、該測定における電圧端子間距離は0.2 mmとした。図7は、グラフェン膜の平均ドメインサイズと電気伝導率・電気抵抗率との関係を示すグラフである。図7には、グラフの左側縦軸に電気伝導率、右側縦軸に電気抵抗率を表記した。図7に示したように、平均ドメインサイズの増大と共に電気伝導率が劇的に向上し、平均ドメインサイズが10 nm程度から30 nm程度に増大することにより、グラフェン膜の電気伝導率は約1桁向上して1×104 S/cm以上となった。また、1×104 S/cm以上の電気伝導率を得るためには、25 nm程度以上の平均ドメインサイズが好ましいと考えられた。この結果から、本発明に係るグラフェン膜が成長された基板は、グラフェンドメイン間で電気的導通が確保されかつ良好な電気伝導性を有する連続的なグラフェン膜が形成されていることが実証された。 Next, the electrical conductivity and electrical resistivity of the graphene film on the stripline were measured by the four probe method. The distance between the voltage terminals in the measurement was 0.2 mm. FIG. 7 is a graph showing the relationship between the average domain size of the graphene film and the electrical conductivity / electric resistivity. In FIG. 7, the left side vertical axis of the graph represents electrical conductivity, and the right side vertical axis represents electrical resistivity. As shown in FIG. 7, as the average domain size increases, the electrical conductivity increases dramatically. By increasing the average domain size from about 10 nm to about 30 nm, the electrical conductivity of the graphene film is about 1 The figure improved to 1 × 10 4 S / cm or more. Further, in order to obtain an electric conductivity of 1 × 10 4 S / cm or more, an average domain size of about 25 nm or more was considered preferable. From this result, it was proved that the substrate on which the graphene film according to the present invention was grown had a continuous graphene film having good electrical conductivity while ensuring electrical continuity between the graphene domains. .

〔本発明に係る酸化アルミニウム膜のドライエッチング速度〕
厚さ300 nmの酸化シリコン膜102(熱酸化膜)を有するシリコン単結晶基板101を用意し、該基板上にAl2-xO3+x(x > 0)で厚さ300 nmの酸化アルミニウム膜103をフォトリソグラフィーとリフトオフとのプロセスにより形成して、ドライエッチング速度の調査用試料を作製した。該試料に対して反応性イオンエッチング(エッチングガス:CHF3ガス、ガス圧力:1.0 Pa、エッチング電力:100 W)を行った。図8は、本発明に係る酸化アルミニウム膜とシリコン熱酸化膜の反応性イオンエッチングによるエッチング時間とエッチング深さとの関係の1例を示すグラフである。
[Dry etching rate of aluminum oxide film according to the present invention]
A silicon single crystal substrate 101 having a silicon oxide film 102 (thermal oxide film) having a thickness of 300 nm is prepared, and aluminum oxide having a thickness of 300 nm is formed on the substrate with Al 2-x O 3 + x (x> 0). A film 103 was formed by a process of photolithography and lift-off, and a sample for investigating the dry etching rate was produced. The sample was subjected to reactive ion etching (etching gas: CHF 3 gas, gas pressure: 1.0 Pa, etching power: 100 W). FIG. 8 is a graph showing an example of the relationship between etching time and etching depth by reactive ion etching of an aluminum oxide film and a silicon thermal oxide film according to the present invention.

図8に示したように、本発明に係る酸化アルミニウム膜とシリコン熱酸化膜は、それぞれエッチング時間に比例してエッチング深さが単調増加した。そして、それらの傾きから、本発明に係る酸化アルミニウム膜は、ドライエッチング速度が約45 nm/minもあり、シリコン熱酸化膜のドライエッチング速度(約5 nm/min)に対して約9倍の選択比を有していることが判明した。また、酸化アルミニウム膜103の組成がAl2-xO3+x(x = 0)の場合においても同様の結果であった。この十分に高いエッチング選択比により、高い寸法精度で回路パターニングすることが可能となる。 As shown in FIG. 8, the etching depth of the aluminum oxide film and the silicon thermal oxide film according to the present invention monotonously increased in proportion to the etching time. From these inclinations, the aluminum oxide film according to the present invention has a dry etching rate of about 45 nm / min, which is about 9 times the dry etching rate (about 5 nm / min) of the silicon thermal oxide film. It was found to have a selectivity. The same result was obtained when the composition of the aluminum oxide film 103 was Al 2-x O 3 + x (x = 0). This sufficiently high etching selectivity enables circuit patterning with high dimensional accuracy.

1例として、厚さ100 nmの酸化シリコン膜102(熱酸化膜)を有するシリコン単結晶基板101上にAl2-xO3+x(x > 0)の組成を有する酸化アルミニウム膜(厚さ30 nm)を形成し、該酸化アルミニウム膜に対して上記のエッチング条件(エッチングガス:CHF3ガス、ガス圧力:1.0 Pa、エッチング電力:100 W、エッチング時間:1分間)で反応性イオンエッチングによる回路パターニングを行った。その結果、平面視寸法で30 nm×100 nmの微細パターンを形成できることが実証された。なお、これらドライエッチングの選択比や回路パターニングの結果は、従来の技術常識からは予想できない驚きの結果であった。 As an example, an aluminum oxide film (thickness) having a composition of Al 2-x O 3 + x (x> 0) on a silicon single crystal substrate 101 having a silicon oxide film 102 (thermal oxide film) having a thickness of 100 nm. 30 nm) by reactive ion etching with the above etching conditions (etching gas: CHF 3 gas, gas pressure: 1.0 Pa, etching power: 100 W, etching time: 1 minute) on the aluminum oxide film Circuit patterning was performed. As a result, it was demonstrated that a fine pattern of 30 nm × 100 nm can be formed in plan view. These dry etching selection ratios and circuit patterning results were surprising results that could not be predicted from conventional technical common sense.

上記のような結果が得られた詳細なメカニズムは現時点で未解明であるが、その要因の1つとして、本発明に係る酸化アルミニウム膜103が化学量論組成以上の酸素リッチな組成を有していることが考えられる。また、化学量論組成であるAl2-xO3+x(x = 0)の場合においても、本発明による酸化アルミニウム膜103の成膜方法が気相成長中の酸素分圧を制御する方法であることから、例え平均的な組成が化学量論組成であったとしても、局所的(微視的)に酸素リッチな組成領域と酸素プアな組成領域とが混在していると考えられ、酸素リッチな組成領域が高いドライエッチング速度に寄与したものと考えられる。 The detailed mechanism for obtaining the results as described above is not yet elucidated, but as one of the factors, the aluminum oxide film 103 according to the present invention has an oxygen-rich composition higher than the stoichiometric composition. It is possible that Further, even in the case of Al 2-x O 3 + x (x = 0) having a stoichiometric composition, the method for forming the aluminum oxide film 103 according to the present invention controls the oxygen partial pressure during vapor phase growth. Therefore, even if the average composition is a stoichiometric composition, it is considered that a local (microscopic) oxygen-rich composition region and an oxygen-poor composition region are mixed, It is considered that the oxygen-rich composition region contributed to a high dry etching rate.

〔グラフェン膜が成長された基板を用いた電子・光集積回路装置〕
図9は、本発明に係るグラフェン膜が成長された基板を用いた電子・光集積回路装置の1例を示す斜視模式図である。本発明に係る電子・光集積回路装置300は、例えば前述したグラフェン膜が成長された基板200を用い、グラフェン膜が形成された回路配線部106の一部をそれぞれ電界効果トランジスタのグラフェンチャネル301やグラフェン発光素子のグラフェン受発光層302として利用したものである。電界効果トランジスタのグラフェンチャネル301には、ソース電極303、ドレイン電極304、ゲート絶縁膜306を介してゲート電極305が形成されている。
[Electronic / Optical Integrated Circuit Device Using Substrate Grown with Graphene Film]
FIG. 9 is a schematic perspective view showing an example of an electronic / optical integrated circuit device using a substrate on which a graphene film according to the present invention is grown. An electronic / optical integrated circuit device 300 according to the present invention uses, for example, the substrate 200 on which the graphene film described above is grown, and a part of the circuit wiring portion 106 on which the graphene film is formed is replaced with a graphene channel 301 of a field effect transistor, respectively. This is used as the graphene light-receiving / emitting layer 302 of the graphene light-emitting element. A gate electrode 305 is formed in the graphene channel 301 of the field effect transistor through a source electrode 303, a drain electrode 304, and a gate insulating film 306.

また、グラフェン受発光層302には、プラス電極307とマイナス電極308が形成されている。なお、グラフェン発光素子とは、バンドギャップを有するグラフェンに対して、一方の電極から電子を注入し、もう一方の電極からホールを注入することにより、直接遷移による発光を得る素子のことである。一方、グラフェン受光素子とは、バンドギャップを有するグラフェンに接続した2つの電極間に電圧を印加し、光照射によって生じた電子とホールを検出することにより光を検知する素子である。   Further, a positive electrode 307 and a negative electrode 308 are formed on the graphene light emitting / receiving layer 302. Note that a graphene light-emitting element refers to an element that emits light by direct transition into graphene having a band gap by injecting electrons from one electrode and holes from the other electrode. On the other hand, a graphene light-receiving element is an element that detects light by applying a voltage between two electrodes connected to graphene having a band gap and detecting electrons and holes generated by light irradiation.

以上示したように、本発明に係るグラフェン膜が成長された基板の製造方法は、超高真空プロセスや特殊な製造装置を用いないことから、製造装置のコストを低く抑えることができる。さらに、グラフェン膜の成長温度が比較的低温であることから、従来から電子デバイスに広く利用されている安価で大面積の基板を活用することができる。すなわち、製造の低コスト化に大きく貢献し工業化に適した発明と言える。また、本発明に係るグラフェン膜が成長された基板を用い、該グラフェン膜を利用した電界効果トランジスタ・発光/受光素子・配線を組み合わせることにより、次世代の電子・光集積回路装置を実現することが可能である。   As described above, since the method for manufacturing a substrate on which a graphene film according to the present invention is grown does not use an ultra-high vacuum process or a special manufacturing apparatus, the cost of the manufacturing apparatus can be kept low. Furthermore, since the growth temperature of the graphene film is relatively low, an inexpensive and large-area substrate that has been widely used in electronic devices can be used. That is, it can be said that it is an invention that greatly contributes to cost reduction of manufacturing and is suitable for industrialization. In addition, by using a substrate on which a graphene film according to the present invention is grown and combining a field effect transistor, a light emitting / receiving element, and a wiring using the graphene film, a next-generation electronic / optical integrated circuit device is realized. Is possible.

100…基板、101…シリコン単結晶基板、102…酸化シリコン膜、
103…酸化アルミニウム膜、104…回路配線部となる部分、
105…グラフェン膜、106…回路配線部、200…グラフェン膜が成長された基板、
300…電子・光集積回路装置、301…グラフェンチャネル、302…グラフェン受発光層、
303…ソース電極、304…ドレイン電極、305…ゲート電極、306…ゲート絶縁膜、
307…プラス電極、308…マイナス電極。
100 ... substrate, 101 ... silicon single crystal substrate, 102 ... silicon oxide film,
103 ... Aluminum oxide film, 104 ... Part that becomes circuit wiring part,
105 ... graphene film, 106 ... circuit wiring part, 200 ... substrate on which the graphene film is grown,
300 ... electronic / optical integrated circuit device, 301 ... graphene channel, 302 ... graphene light emitting / receiving layer,
303 ... Source electrode, 304 ... Drain electrode, 305 ... Gate electrode, 306 ... Gate insulating film,
307 ... Positive electrode, 308 ... Negative electrode.

Claims (16)

単層または複数層からなるグラフェン膜が成長された基板であって、
前記基板の表面には酸化アルミニウム膜が存在し、前記酸化アルミニウム膜の組成がAl2-xO3+x(x 0)であり、
前記グラフェン膜は前記酸化アルミニウム膜の表面に対して平行でかつ該表面上のみに成長しており、
電圧端子間距離0.2 mmの条件で電気伝導率を測定した場合に前記グラフェン膜の電気伝導率が1×104 S/cm以上であることを特徴とするグラフェン膜が成長された基板。
A substrate on which a graphene film consisting of a single layer or multiple layers is grown,
An aluminum oxide film is present on the surface of the substrate, and the composition of the aluminum oxide film is Al 2-x O 3 + x (x > 0),
The graphene film is parallel to the surface of the aluminum oxide film and grows only on the surface,
A substrate on which a graphene film is grown, wherein the electrical conductivity of the graphene film is 1 × 10 4 S / cm or more when the electrical conductivity is measured under the condition of a distance between voltage terminals of 0.2 mm.
請求項1に記載のグラフェン膜が成長された基板において、
前記グラフェン膜は複数のグラフェンドメインから構成されており、前記グラフェンドメインの平均サイズが25 nm以上であることを特徴とするグラフェン膜が成長された基板。
In the substrate on which the graphene film according to claim 1 is grown,
The graphene film is composed of a plurality of graphene domains, and an average size of the graphene domains is 25 nm or more. A substrate on which a graphene film is grown.
請求項1または請求項2に記載のグラフェン膜が成長された基板において、
前記酸化アルミニウム膜に隣接する前記グラフェン膜の原子層と前記グラフェン膜に隣接する前記酸化アルミニウム膜の原子層との層間距離が0.34 nm以下であることを特徴とするグラフェン膜が成長された基板。
In the substrate on which the graphene film according to claim 1 or 2 is grown,
A substrate on which a graphene film is grown, wherein an interlayer distance between an atomic layer of the graphene film adjacent to the aluminum oxide film and an atomic layer of the aluminum oxide film adjacent to the graphene film is 0.34 nm or less.
請求項1乃至請求項3のいずれかに記載のグラフェン膜が成長された基板において、
前記酸化アルミニウム膜の算術平均表面粗さRaが1 nm以下であることを特徴とするグラフェン膜が成長された基板。
In the substrate on which the graphene film according to claim 1 is grown,
A substrate on which a graphene film is grown, wherein the aluminum oxide film has an arithmetic average surface roughness Ra of 1 nm or less.
請求項1乃至請求項4のいずれかに記載のグラフェン膜が成長された基板において、
前記酸化アルミニウム膜の表面最大高さRzが10 nm以下であることを特徴とするグラフェン膜が成長された基板。
In the substrate on which the graphene film according to claim 1 is grown,
A substrate on which a graphene film is grown, wherein the maximum surface height Rz of the aluminum oxide film is 10 nm or less.
請求項1乃至請求項5のいずれかに記載のグラフェン膜が成長された基板において、
前記酸化アルミニウム膜の平均厚さが10 nm以上500 nm以下であることを特徴とするグラフェン膜が成長された基板。
In the substrate on which the graphene film according to claim 1 is grown,
A substrate on which a graphene film is grown, wherein an average thickness of the aluminum oxide film is 10 nm or more and 500 nm or less.
請求項1乃至請求項6のいずれかに記載のグラフェン膜が成長された基板において、
前記基板は、酸化シリコン膜が表面に形成されたシリコン単結晶基板であることを特徴とするグラフェン膜が成長された基板。
In the substrate on which the graphene film according to claim 1 is grown,
The substrate on which a graphene film is grown, wherein the substrate is a silicon single crystal substrate having a silicon oxide film formed on a surface thereof.
請求項7に記載のグラフェン膜が成長された基板において、
前記酸化アルミニウム膜に回路パターンが形成されており、前記回路パターンの最小寸法が1μm未満であることを特徴とするグラフェン膜が成長された基板。
In the substrate on which the graphene film according to claim 7 is grown,
A substrate on which a graphene film is grown, wherein a circuit pattern is formed on the aluminum oxide film, and a minimum dimension of the circuit pattern is less than 1 μm.
請求項8に記載のグラフェン膜が成長された基板において、
前記回路パターンが反応性イオンエッチングによって形成されていることを特徴とするグラフェン膜が成長された基板。
In the substrate on which the graphene film according to claim 8 is grown,
A substrate on which a graphene film is grown, wherein the circuit pattern is formed by reactive ion etching.
請求項1乃至請求項9のいずれかに記載のグラフェン膜が成長された基板において、
前記基板の面積が20 cm2以上であることを特徴とするグラフェン膜が成長された基板。
In the substrate on which the graphene film according to claim 1 is grown,
A substrate on which a graphene film is grown, wherein the area of the substrate is 20 cm 2 or more.
請求項1乃至請求項10のいずれかに記載のグラフェン膜が成長された基板を用いたことを特徴とする電子・光集積回路装置。   11. An electronic / optical integrated circuit device using a substrate on which the graphene film according to claim 1 is grown. 請求項11に記載の電子・光集積回路装置において、
前記グラフェンを電界効果トランジスタのチャネル、発光デバイス、受光デバイスおよび回路配線として利用したことを特徴とする電子・光集積回路装置。
The electronic / optical integrated circuit device according to claim 11,
An electronic / optical integrated circuit device, wherein the graphene is used as a channel of a field effect transistor, a light emitting device, a light receiving device, and a circuit wiring.
単層または複数層からなるグラフェン膜が基板の表面に対して平行に成長された基板の製造方法であって、
前記基板として表面に酸化シリコン膜が形成されたシリコン単結晶基板を用い、前記グラフェン膜の下地となりAl2-xO3+x(x 0)の組成を有する酸化アルミニウム膜を前記基板の少なくとも一方の最表面に形成する「下地形成工程」と、
前記酸化アルミニウム膜を所望の回路パターンに加工する「回路パターニング工程」と、
炭素含有化合物を原料として化学気相成長法により前記グラフェン膜を前記回路パターン上のみに成膜する「グラフェン膜成膜工程」とを有し、
前記「下地形成工程」は、気相成長法によってなされ、成長中の酸素分圧が制御されていることを特徴とするグラフェン膜が成長された基板の製造方法。
A method of manufacturing a substrate in which a graphene film composed of a single layer or a plurality of layers is grown in parallel to the surface of the substrate,
A silicon single crystal substrate having a silicon oxide film formed on the surface is used as the substrate, and an aluminum oxide film having a composition of Al 2-x O 3 + x (x > 0) serving as a base of the graphene film is provided at least on the substrate. "Base formation process" to be formed on one outermost surface,
A "circuit patterning step" for processing the aluminum oxide film into a desired circuit pattern;
It possesses a "graphene film forming step" of forming the graphene layer only on the circuit pattern by chemical vapor deposition of carbon-containing compound as a starting material,
The “base formation step” is performed by a vapor phase growth method, and a partial pressure of oxygen during growth is controlled . A method of manufacturing a substrate on which a graphene film is grown.
請求項13に記載のグラフェン膜が成長された基板の製造方法において、
前記「回路パターニング工程」が、CHF3ガスによる反応性イオンエッチングであることを特徴とするグラフェン膜が成長された基板の製造方法。
In the manufacturing method of the substrate by which the graphene film according to claim 13 was grown,
The method of manufacturing a substrate on which a graphene film is grown, wherein the “circuit patterning step” is reactive ion etching using CHF 3 gas.
請求項13または請求項14に記載のグラフェン膜が成長された基板の製造方法において、
前記「グラフェン膜成膜工程」よりも前に、前記酸化アルミニウム膜の算術平均表面粗さRaが1 nm以下となるように加工する「表面平坦化工程」を更に有することを特徴とするグラフェン膜が成長された基板の製造方法。
In the manufacturing method of the substrate by which the graphene film according to claim 13 or 14 was grown,
Prior to the “graphene film forming step”, the graphene film further includes a “surface flattening step” for processing the arithmetic average surface roughness Ra of the aluminum oxide film to be 1 nm or less. A method of manufacturing a substrate on which a substrate is grown.
請求項13乃至請求項15のいずれかに記載のグラフェン膜が成長された基板の製造方法において、
前記「グラフェン膜成膜工程」の化学気相成長法は、前記原料としてアセチレン、プロピレンまたはメタンを用い、非酸化雰囲気中750〜1000℃の温度で0.1〜10分間成長させる方法であることを特徴とするグラフェン膜が成長された基板の製造方法。
In the manufacturing method of the substrate by which the graphene film according to any one of claims 13 to 15 was grown,
The chemical vapor deposition method of the “graphene film forming step” is a method in which acetylene, propylene or methane is used as the raw material and is grown at a temperature of 750 to 1000 ° C. for 0.1 to 10 minutes in a non-oxidizing atmosphere. A method for manufacturing a substrate on which a graphene film is grown.
JP2010169124A 2010-01-21 2010-07-28 Substrate on which graphene film is grown and electronic / optical integrated circuit device using the same Expired - Fee Related JP5462737B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010169124A JP5462737B2 (en) 2010-01-21 2010-07-28 Substrate on which graphene film is grown and electronic / optical integrated circuit device using the same
US13/010,075 US8410474B2 (en) 2010-01-21 2011-01-20 Graphene grown substrate and electronic/photonic integrated circuits using same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010010588 2010-01-21
JP2010010588 2010-01-21
JP2010169124A JP5462737B2 (en) 2010-01-21 2010-07-28 Substrate on which graphene film is grown and electronic / optical integrated circuit device using the same

Publications (2)

Publication Number Publication Date
JP2011168473A JP2011168473A (en) 2011-09-01
JP5462737B2 true JP5462737B2 (en) 2014-04-02

Family

ID=44682988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010169124A Expired - Fee Related JP5462737B2 (en) 2010-01-21 2010-07-28 Substrate on which graphene film is grown and electronic / optical integrated circuit device using the same

Country Status (1)

Country Link
JP (1) JP5462737B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101403989B1 (en) * 2010-11-09 2014-06-10 포항공과대학교 산학협력단 Graphene coated steel and method for preparing thereof
JP5656888B2 (en) * 2012-01-24 2015-01-21 株式会社日立製作所 Graphene transistor
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
KR101346612B1 (en) 2012-05-21 2014-01-03 성균관대학교산학협력단 Thin film transistor and producing method of the same
JP6002106B2 (en) * 2013-09-30 2016-10-05 日本電信電話株式会社 Silicon carbide optical waveguide device
EP3109907B1 (en) * 2015-06-24 2023-08-23 Nokia Technologies Oy Device for emitting and detecting photons and method of producing the same
KR102422422B1 (en) * 2017-06-01 2022-07-19 삼성전자주식회사 Semiconductor device including graphene and method of manufacturing the semiconductor device
JPWO2021024818A1 (en) * 2019-08-08 2021-02-11

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114562A (en) * 1991-10-23 1993-05-07 Rohm Co Ltd Manufacture of soi structure
JPH06208975A (en) * 1993-01-11 1994-07-26 Toshiba Corp Etching method
JP4891550B2 (en) * 2005-02-10 2012-03-07 独立行政法人科学技術振興機構 N-type transistor, n-type transistor sensor, and n-type transistor channel manufacturing method
WO2009119641A1 (en) * 2008-03-26 2009-10-01 学校法人早稲田大学 Process for producing monoatomic film
JP5124373B2 (en) * 2008-07-11 2013-01-23 株式会社日立製作所 Electronic device, light-receiving / light-emitting device, electronic integrated circuit and optical integrated circuit using the same

Also Published As

Publication number Publication date
JP2011168473A (en) 2011-09-01

Similar Documents

Publication Publication Date Title
US8410474B2 (en) Graphene grown substrate and electronic/photonic integrated circuits using same
JP5462737B2 (en) Substrate on which graphene film is grown and electronic / optical integrated circuit device using the same
JP5453045B2 (en) Substrate on which graphene layer is grown and electronic / optical integrated circuit device using the same
JP4967034B2 (en) Circuit device in which graphene film and metal electrode are electrically joined
US8685843B2 (en) Direct growth of graphene on substrates
Ben et al. 2D III‐Nitride Materials: Properties, Growth, and Applications
Kedzierski et al. Graphene-on-insulator transistors made using C on Ni chemical-vapor deposition
US8535553B2 (en) Large-area single- and few-layer graphene on arbitrary substrates
US8338825B2 (en) Graphene/(multilayer) boron nitride heteroepitaxy for electronic device applications
JP6177295B2 (en) Method for producing graphene nanoribbons on h-BN
Pan et al. Transfer-free growth of graphene on SiO2 insulator substrate from sputtered carbon and nickel films
Singh et al. Molecular n-doping of chemical vapor deposition grown graphene
WO2012070385A1 (en) Conductive thin film containing graphene, and transparent conductive film
US20160115032A1 (en) Graphene with very high charge carrier mobility and preparation thereof
Song et al. Graphene/h‐BN heterostructures: recent advances in controllable preparation and functional applications
JP5967486B2 (en) Graphene substrate manufacturing method and graphene substrate
JP2009527127A (en) Devices containing graphene layers epitaxially grown on single crystal substrates
JP5629570B2 (en) Circuit device in which graphene film and metal electrode are electrically joined
Zhang et al. Ordered ZnO nanorods-based heterojunction light-emitting diodes with graphene current spreading layer
WO2018092025A1 (en) Lateral heterojunctions between a first layer and a second layer of transition metal dichalcogenide
Sun et al. p-Type conductivity of hexagonal boron nitride as a dielectrically tunable monolayer: Modulation doping with magnesium
Wrigley et al. Epitaxy of boron nitride monolayers for graphene-based lateral heterostructures
Chang et al. Effects of surface oxidation of Cu substrates on the growth kinetics of graphene by chemical vapor deposition
TWI736556B (en) Epitaxial growth of defect-free, wafer-scale single-layer graphene on thin films of cobalt
US20160221830A1 (en) Method of producing graphene film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees