JP5460133B2 - マイクロコントローラ装置 - Google Patents
マイクロコントローラ装置 Download PDFInfo
- Publication number
- JP5460133B2 JP5460133B2 JP2009137886A JP2009137886A JP5460133B2 JP 5460133 B2 JP5460133 B2 JP 5460133B2 JP 2009137886 A JP2009137886 A JP 2009137886A JP 2009137886 A JP2009137886 A JP 2009137886A JP 5460133 B2 JP5460133 B2 JP 5460133B2
- Authority
- JP
- Japan
- Prior art keywords
- security
- microcontroller device
- system information
- program
- setting program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Storage Device Security (AREA)
Description
図2は、第1の実施例におけるマイクロコントローラ装置の構成を示している。ここで、マイクロコントローラ装置10は、中央演算処理装置(以下、CPUと称する)11と、CPU11に接続され且つセキュリティ設定に応じて各部の動作態様を制御するセキュリティ制御回路12と、1CPU11によって読み込み及び書き込みが可能な主記憶メモリ(以下、RAMと称する)13と、CPU11によって読み込み可能な読み込み専用メモリ(以下、ROMと称する)14と、ホストインタフェース15と、複数の例えば図示されるように3つのセンサインタフェース161〜163と、CPU11と各部との間でデータ信号の伝達を行うデータバス19と、を含む。
<第2の実施例>
図5は、第2の実施例におけるマイクロコントローラ装置の構成を示している。第2の実施例はセキュリティ設定の再設定を可能とする形態を示している。マイクロコントローラ装置10は、第1の実施例と同様に、CPU11と、セキュリティ制御回路12と、RAM12と、ROM13と、ホストインタフェース15と、3つのセンサインタフェース161〜163と、データバス19と、を含む。CPU11は、リセット命令を実行することによってマイクロコントローラ装置10全体を再起動する機能を備える。これにより、電源投入による起動と同様にしてセキュリティ設定プログラムの再実行が可能となる。また、この再起動に際しては、RAM13の指定アドレス内の記憶データがクリアされることがないように制御される。これにより、当該指定アドレスに保持された再設定システム情報131がクリアされることなくセキュリティ設定プログラムへ受け渡しされる。
11 中央演算処理装置(CPU)
12 セキュリティ制御回路
13 主記憶メモリ(RAM)
14 読み込み専用メモリ(ROM)
15 ホストインタフェース
19 データバス
131 再設定システム情報
141 セキュリティ設定プログラム
142 システム情報
143 機能プログラム
161〜163 センサインタフェース
Claims (8)
- 主記憶部を含み、機能プログラムを前記主記憶部に記憶してこれを実行するマイクロコントローラ装置であって、
前記主記憶部の記憶内容に対する使用要求に対してセキュリティ制御を行うセキュリティ制御部と、
前記主記憶部の記憶内容の使用要求に対するセキュリティ設定に用いられるシステム情報と前記システム情報を元にして前記セキュリティ制御の態様を設定するセキュリティ設定プログラムとを変更不能に記憶する変更不能記憶部と、
起動された場合に、前記機能プログラムの実行に先立って、前記セキュリティ設定プログラムを前記変更不能記憶部から読み込んで前記システム情報に基づいて前記セキュリティ制御部に対するセキュリティ設定を実行するセキュリティ設定プログラム実行部と、
を含むことを特徴とするマイクロコントローラ装置。 - 前記セキュリティ制御部は、前記主記憶部に記憶されたデータ又は命令に対する読み込み、書き込み又は実行を許可又は禁止する態様のアクセス制御を行い、前記システム情報は、複数のセキュリティレベルの各々に対応付けて前記セキュリティ制御の態様を画定する設定情報を含むことを特徴とする請求項1記載のマイクロコントローラ装置。
- センサ信号を送受信する少なくとも1つのセンサインタフェース部をさらに含み、前記セキュリティ制御部は、前記センサインタフェース部を有効化又は無効化するセンサ制御を行い、前記システム情報は、複数のセキュリティレベルの各々に対応付けて前記センサ制御の態様を画定する設定情報を含むことを特徴とする請求項1記載のマイクロコントローラ装置。
- 前記セキュリティ設定プログラムは、前記システム情報にセキュリティ再設定を許可する設定情報が含まれている場合に限り、前記セキュリティ制御の態様を前記システム情報と共に前記機能プログラムの実行により保持された再設定システム情報を元にして設定することを特徴とする請求項1記載のマイクロコントローラ装置。
- 前記セキュリティ設定プログラム実行部は、前記セキュリティ設定プログラムを、前記機能プログラムを実行するために備えられる中央演算処理部を用いて実行することを特徴とする請求項1記載のマイクロコントローラ装置。
- 前記セキュリティ設定プログラム実行部は、前記セキュリティ設定プログラムを前記セキュリティ制御部に備えられる演算回路を用いて実行することを特徴とする請求項1記載のマイクロコントローラ装置。
- 前記システム情報は、前記マイクロコントローラ装置に接続されるセンサ毎に定められた有効無効情報を含むことを特徴とする請求項1に記載のマイクロコントローラ装置。
- 前記セキュリティ設定プログラムは、前記変更不能記憶部から直接実行されることを特徴とする請求項1に記載のマイクロコントローラ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009137886A JP5460133B2 (ja) | 2009-06-09 | 2009-06-09 | マイクロコントローラ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009137886A JP5460133B2 (ja) | 2009-06-09 | 2009-06-09 | マイクロコントローラ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010286866A JP2010286866A (ja) | 2010-12-24 |
JP5460133B2 true JP5460133B2 (ja) | 2014-04-02 |
Family
ID=43542552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009137886A Active JP5460133B2 (ja) | 2009-06-09 | 2009-06-09 | マイクロコントローラ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5460133B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102841083B (zh) * | 2012-06-11 | 2014-08-20 | 北京大学 | 一种激光扫描位相显微成像方法及系统 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05153237A (ja) * | 1991-11-27 | 1993-06-18 | Toshiba Corp | プログラム蓄積型構内交換機 |
JP4522548B2 (ja) * | 2000-03-10 | 2010-08-11 | 富士通フロンテック株式会社 | アクセス監視装置及びアクセス監視方法 |
JP3710671B2 (ja) * | 2000-03-14 | 2005-10-26 | シャープ株式会社 | 1チップマイクロコンピュータ及びそれを用いたicカード、並びに1チップマイクロコンピュータのアクセス制御方法 |
JP2001285046A (ja) * | 2000-03-31 | 2001-10-12 | Hitachi Ltd | リセット信号生成回路および半導体集積回路 |
US6952778B1 (en) * | 2000-10-26 | 2005-10-04 | Cypress Semiconductor Corporation | Protecting access to microcontroller memory blocks |
JP2005135230A (ja) * | 2003-10-31 | 2005-05-26 | Casio Comput Co Ltd | 屋内管理システムおよびプログラム |
JP2007052481A (ja) * | 2005-08-15 | 2007-03-01 | Matsushita Electric Ind Co Ltd | Icカード用lsi |
JP4203514B2 (ja) * | 2006-06-28 | 2009-01-07 | シャープ株式会社 | プログラム実行制御回路、コンピュータシステム、及び、icカード |
JP2008203988A (ja) * | 2007-02-16 | 2008-09-04 | Toshiba Lsi System Support Kk | セキュリティ保護機能付きマイクロコンピュータ |
-
2009
- 2009-06-09 JP JP2009137886A patent/JP5460133B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010286866A (ja) | 2010-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4447977B2 (ja) | セキュアプロセッサ、およびセキュアプロセッサ用プログラム。 | |
JP4982825B2 (ja) | コンピュータおよび共有パスワードの管理方法 | |
EP2854066B1 (en) | System and method for firmware integrity verification using multiple keys and OTP memory | |
US7010684B2 (en) | Method and apparatus for authenticating an open system application to a portable IC device | |
JP3734408B2 (ja) | 半導体記憶装置 | |
CN103377349B (zh) | 安全控制的多处理器系统 | |
KR101502032B1 (ko) | 보안 기능을 갖는 프로세서 장치 | |
KR100871181B1 (ko) | 재설정에 뒤따르는 메모리 공격에 대한 방어 | |
JP4551231B2 (ja) | プログラム実行保護システム、プログラム実行保護方法 | |
US11188321B2 (en) | Processing device and software execution control method | |
JP2017033149A (ja) | 情報処理装置、コントローラ、及び、情報処理装置の制御方法 | |
JP2008234217A (ja) | 情報処理装置、情報保護方法及び画像処理装置 | |
JP2019145070A (ja) | メモリー保護装置および方法 | |
JP4724107B2 (ja) | リムーバブル・デバイスを用いたユーザの認証方法およびコンピュータ | |
JP2022094755A (ja) | 情報処理装置、方法及びプログラム | |
JP5316592B2 (ja) | セキュアプロセッサ用プログラム | |
JP5759827B2 (ja) | メモリシステム、情報処理装置、メモリ装置、およびメモリシステムの動作方法 | |
JP2001118042A (ja) | カード監視方法 | |
JP5460133B2 (ja) | マイクロコントローラ装置 | |
JP5365664B2 (ja) | セキュアプロセッサ | |
JP2019145110A (ja) | 情報処理装置及び情報処理装置の制御方法 | |
JP4783452B2 (ja) | セキュアプロセッサ | |
JP4783451B2 (ja) | セキュアプロセッサ | |
JP4800340B2 (ja) | Tcgの仕様に基づくフィジカル・プリゼンスの認証方法およびコンピュータ | |
Zhang et al. | Protecting Code Confidentiality in Flash Controller-Based Secure Execution Environment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5460133 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |