JP5452335B2

JP5452335B2 - 並列処理装置

Info

Publication number: JP5452335B2
Application number: JP2010093851A
Authority: JP
Inventors: 裕幸佐藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2009-04-30
Filing date: 2010-04-15
Publication date: 2014-03-26
Anticipated expiration: 2030-04-15
Also published as: JP2010277579A

Description

この発明は、連続して入力されるデータに対して並列に演算を行う並列処理装置に関し、特に、レーダ装置のように、連続して受信される信号に対して並列に処理する並列信号処理装置に関する。

複数のプロセッサを用いて並列に演算を行う並列処理装置においては、並列に演算する処理単位の大きさ、すなわち粒度が小さいと、単位時間当たりの並列に処理する粒の数が多くなるので、並列処理のための制御や通信に裂く時間の割合が実際の演算時間に比べて大きくなる。そのため、粒度をある程度の大きさにしないと、並列処理のための制御や通信のオーバヘッドが大きくなり、処理効率が悪くなる。また、単位時間当たりの並列に処理する粒の数が多くなるので、処理に必要なプロセッサの数が多くなってしまう。

パルスの送信と受信を複数回繰り返したものをビームと呼び、これを１塊として処理するレーダ信号処理では、ビーム毎の信号処理は独立しているので、ビーム単位で並列に演算可能である。このビームには、パルス数やセンシングする距離等の大小により、信号処理時間のかかるものから瞬時に処理が完了するものまである。従って、ビームをそのまま並列処理の単位とすると、粒度として小さ過ぎる場合があり、並列制御のオーバヘッドが大きくなり、並列処理の効果が出ないことがある。また、必要なプロセッサの数が多くなる。

これを解決するには、複数のビームを束ねて、並列処理の単位とすることが考えられる。すなわち、連続する複数のビームの処理を同じプロセッサに割り付けるようにする。また、従来の並列信号処理装置として、各プロセッサへのビーム処理の割り付けの際に、高負荷演算を１つ、低負荷演算を複数個割り付けるようにすることで、プロセッサの使用効率を上げ、装置規模を抑えるものがある（例えば、特許文献１参照）。

特開２００８−１２８７８５号公報

レーダの信号処理は、いわゆるリアルタイムシステムであり、後段の処理に処理結果を渡すために、ある制限時間内に信号処理を完了する必要がある。従って、多くのビームを束ね過ぎると、この制限時間内に信号処理が完了しなくなってしまう危険性が出てくるという問題がある。

また、束ねるビームの数を多くすると、並列粒度が大きくなるので、プロセッサが何も処理していないアイドル状態が多く発生するという問題がある。

逆に、それらの問題を避けるために、束ねるビームの数を少なくすると、並列に処理する単位の数が増えるので、多くのプロセッサが必要になるという問題がある。

この発明の目的は、リアルタイムシステムにおいて、制限時間内に処理が完了する範囲内で、できるだけ並列に処理する粒度を大きくすることで必要なプロセッサ台数を少なくし、更にアイドル状態のプロセッサを少なくすることでプロセッサの使用効率を上げて、装置規模を抑えることができる並列処理装置を提供することである。

この発明に係る並列処理装置は、処理単位に区切られたデータが連続して入力され、当該データに対する演算を複数のプロセッサを用いて処理する並列処理装置において、データ入力の際に示される情報を用いてデータの受信時間、演算時間、演算結果の送信時間を算出し、算出結果に従ってデータの演算処理をプロセッサに割り付けるスケジューラと、前記データを割り付けられたプロセッサに転送するデータ転送手段とを備え、前記スケジューラは、それぞれのデータの受信開始から演算結果の送信完了までの時間が予め指定された時間を越えない場合は、それらのデータの演算を同一のプロセッサで処理するように割り付け、予め指定された時間を超える場合、データは別プロセッサで処理するように割り付けることを特徴とする。

この発明によれば、制限時間内に処理が完了する範囲内で、できるだけ並列に処理する粒度を大きくすることで必要なプロセッサ台数を少なくし、更にアイドル状態のプロセッサを少なくすることでプロセッサの使用効率を上げて、装置規模を抑えることができる。

この発明の実施の形態１〜５に係る並列処理装置の構成図である。この発明の実施の形態１に係る並列処理装置において１つ目のビームをプロセッサに割り付けようとしている時点のタイムチャートである。この発明の実施の形態１に係る並列処理装置において２つ目のビームをプロセッサに割り付けようとしている時点のタイムチャートである。この発明の実施の形態１に係る並列処理装置において３つ目のビームをプロセッサに割り付けようとしている時点のタイムチャートである。この発明の実施の形態１に係る並列処理装置において４つ目のビームを最初のプロセッサに割り付けようとしている時点のタイムチャートである。この発明の実施の形態１に係る並列処理装置において４つ目のビームを２つ目のプロセッサに割り付けようとしている時点のタイムチャートである。この発明の実施の形態２に係る並列処理装置において３つ目のビームを２つ目のプロセッサに割り付けようとしている時点のタイムチャートである。この発明の実施の形態２に係る並列処理装置において６つ目のビームを最初のプロセッサに割り付けようとしている時点のタイムチャートである。この発明の実施の形態２に係る並列処理装置において６つ目のビームを３つ目のプロセッサに割り付けようとしている時点のタイムチャートである。この発明の実施の形態３に係る並列処理装置において７つ目のビームを入力する時点のタイムチャートである。この発明の実施の形態３に係る並列処理装置において７つ目のビームを２つ目のプロセッサに割り付けようとしている時点のタイムチャートである。この発明の実施の形態４に係る並列処理装置において８つ目のビームを入力する時点のタイムチャートである。この発明の実施の形態４に係る並列処理装置において８つ目のビームを３つ目のプロセッサに割り付けようとしている時点のタイムチャートである。この発明の実施の形態５に係る並列処理装置において１つ目のビームをプロセッサに割り付けようとしている時点のタイムチャートである。この発明の実施の形態５に係る並列処理装置において２つ目のビームをプロセッサに割り付けようとしている時点のタイムチャートである。この発明の実施の形態５に係る並列処理装置において４つ目のビームをプロセッサに割り付けようとしている時点のタイムチャートである。この発明の実施の形態５に係る並列処理装置において５つ目のビームをプロセッサに割り付けようとしている時点のタイムチャートである。

実施の形態１．
図１は、この発明の実施の形態１に係る並列処理装置の構成図である。また、図２〜図６は、この発明の実施の形態１に係る並列処理装置における処理の流れを示すタイムチャートである。

この発明の実施の形態１に係る並列処理装置は、図１に示すように、受信信号入力線２を介して外部から受信信号が入力するとともにデータ転送路７ｅを介して受信信号を出力する入力インターフェース（Ｉ／Ｆ）３、外部から緒元情報入力線１を介してビームの緒元情報を入力するとともに制御線５を介して入力インターフェース３に制御信号を送るスケジューラ４、入力インターフェース３から入力される受信信号をデータ転送路７ｅを介してプロセッサ８（８ａ〜８ｄを総称する）に転送するとともにプロセッサ８が演算した演算結果をデータ転送路７ａ〜７ｄ及び７ｆを介して外部に出力するデータ転送手段としてのネットワークスイッチ（ＨＵＢ）６、受信信号を演算して演算結果を出力する４個のプロセッサ（ＰＥ）８ａ〜８ｄを備える。

次に、実施の形態１に係る並列処理装置の動作について説明する。実施の形態１に係るスケジューラ４は、緒元情報入力線１を介して入力されるビームの緒元情報を用いて、処理単位に区切られたデータであるビームの受信時間、演算時間、演算結果の送信時間を算出する。パルスのヒット数やセンシング距離等のビームの諸元情報からビームのデータ量は自ずと決まる。また、信号処理の演算結果のデータ量は一定と考えてよい。ネットワークを介した送受信時間は、通信するデータ量に比例する。また、信号処理は定型的な処理であるため、処理すべきデータ量に比例する。従って、事前に通信時間や演算時間を幾つかのデータ量で計測しておくことにより、ビームのデータ量が分かれば、送受信時間、演算時間を算出することが可能である。

図２は、スケジューラ４が、ビームＡ９の諸元情報に基づいて、受信時間、演算時間、結果の送信時間を算出し、ビームＡ９の処理をプロセッサ８ａに割付可能かをチェックしている状況である。すなわち、ビームＡ９のデータ受信開始から演算結果の送信完了までの時間１０（これをビームＡ９の遅延時間と呼ぶ）が制限時間に間に合っているかどうかをチェックする。

算出されたビームＡ９の受信、演算、送信時間が、それぞれ、８０ミリ秒、１００ミリ秒、２０ミリ秒とすると、ビームＡ９をプロセッサ８ａに割り付けた時の遅延時間１０は、８０＋１００＋２０＝２００ミリ秒となる。そして、制限時間が例えば１，０００ミリ秒とすると、２００＜１，０００であり、ビームＡ９をプロセッサ８ａに割り付けた時の遅延時間１０は制限時間以内なので、スケジューラ４は、ビームＡ９をプロセッサ８ａに割り付けるよう、制御線５を介して入力インターフェース３に制御信号を送る。それにより、受信信号入力線２を介して外部から入力されたビームＡ９の受信信号データは、データ転送路７ｅ、ネットワークスイッチ６、データ転送路７ａを介して、プロセッサ８ａに転送される。

次に、図３は、次に入力されるビームＢ１１の諸元情報に基づいて、受信時間、演算時間、結果の送信時間を算出し、ビームＢ１１の処理をプロセッサ８ａに割付可能かをチェックしている状況である。すなわち、ビームＡ９の遅延時間１２とビームＢ１１の遅延時間１３が共に制限時間に間に合っているかどうかをチェックする。

算出されたビームＢ１１の受信、演算、送信時間が、それぞれ、４０ミリ秒、８０ミリ秒、２０ミリ秒とすると、ビームＡ９とビームＢ１１を共にプロセッサ８ａに割り付けた時の、ビームＡ９の遅延時間１２は８０＋４０＋１００＋２０＝２４０ミリ秒、ビームＢ１１の遅延時間１３は４０＋１００＋２０＋８０＋２０＝２６０ミリ秒となり、どちらも制限時間１，０００ミリ秒以下なので、スケジューラ４は、ビームＢ１１をプロセッサ８ａに割り付けるよう、制御線５を介して入力インターフェース３に制御信号を送る。それにより、受信信号入力線２を介して外部から入力されたビームＢ１１の受信信号データは、データ転送路７ｅ、ネットワークスイッチ６、データ転送路７ａを介して、プロセッサ８ａに転送される。

次に、図４は、次に入力されるビームＣ１４の諸元情報に基づいて、受信時間、演算時間、結果の送信時間を算出し、ビームＣ１４の処理をプロセッサ８ａに割付可能かをチェックしている状況である。すなわち、ビームＡ９の遅延時間１５、ビームＢ１１の遅延時間１６、ビームＣ１４の遅延時間１７が全て制限時間に間に合っているかどうかをチェックする。

算出されたビームＣ１４の受信、演算、送信時間が、それぞれ、２４０ミリ秒、４５０ミリ秒、２０ミリ秒とすると、ビームＡ９、ビームＢ１１、ビームＣ１４を全てプロセッサ８ａに割り付けた時の、ビームＡ９の遅延時間１５は８０＋４０＋２４０＋１００＋２０＝４８０ミリ秒、ビームＢ１１の遅延時間１６は４０＋２４０＋１００＋２０＋８０＋２０＝５００ミリ秒、ビームＣ１４の遅延時間１７は２４０＋１００＋２０＋８０＋２０＋４５０＋２０＝９３０ミリ秒となり、全て制限時間１，０００ミリ秒以下なので、スケジューラ４は、ビームＣ１４をプロセッサ８ａに割り付けるよう、制御線５を介して入力インターフェース３に制御信号を送る。それにより、受信信号入力線２を介して外部から入力されたビームＣ１４の受信信号データは、データ転送路７ｅ、ネットワークスイッチ６、データ転送路７ａを介して、プロセッサ８ａに転送される。

次に、図５は、次に入力されるビームＤ１８の諸元情報に基づいて、受信時間、演算時間、結果の送信時間を算出し、ビームＤ１８の処理をプロセッサ８ａに割付可能かをチェックしている状況である。すなわち、ビームＡ９の遅延時間１９、ビームＢ１１の遅延時間２０、ビームＣ１４の遅延時間２１、ビームＤ１８の遅延時間２２が全て制限時間に間に合っているかどうかをチェックする。

算出されたビームＤ１８の受信、演算、送信時間が、それぞれ、８０ミリ秒、１００ミリ秒、２０ミリ秒とすると、ビームＡ９、ビームＢ１１、ビームＣ１４、ビームＤ１８を全てプロセッサ８ａに割り付けた時の、ビームＡ９の遅延時間１９は８０＋４０＋２４０＋８０＋１００＋２０＝５６０ミリ秒、ビームＢ１１の遅延時間２０は４０＋２４０＋８０＋１００＋２０＋８０＋２０＝５８０ミリ秒、ビームＣ１４の遅延時間２１は２４０＋８０＋１００＋２０＋８０＋２０＋４５０＋２０＝１，０１０ミリ秒、ビームＤ１８の遅延時間２２は８０＋１００＋２０＋８０＋２０＋４５０＋２０＋１００＋２０＝８９０ミリ秒となり、ビームＣ１４の遅延時間２１が制限時間１，０００ミリ秒を越えているので、スケジューラ４は、ビームＤ１８をプロセッサ８ａに割り付け不可能と判断し、プロセッサ８ａへの割付を終了するよう、制御線５を介して入力インターフェース３に制御信号を送る。それにより、エンドオブデータが、データ転送路７ｅ、ネットワークスイッチ６、データ転送路７ａを介して、プロセッサ８ａに転送され、プロセッサ８ａは、これ以上ビームの処理が割り付けられないと分かり、ビームＡ９の演算処理を開始する。

次に、スケジューラ４は、ビームＤ１８の処理をプロセッサ８ａとは異なるプロセッサに割り付けることを試みる。この時、どのプロセッサに割り付けるかを判断する基準は、その時点で何も処理をしていないプロセッサとする。図６は、ビームＤ１８の処理をその時点で何も処理をしていないプロセッサ８ｂに割付可能かをチェックしている状況である。すなわち、ビームＤ１８の遅延時間２３が制限時間に間に合っているかどうかをチェックする。ビームＤ１８をプロセッサ８ｂに割り付けた時の遅延時間２３は、８０＋１００＋２０＝２００ミリ秒となり、制限時間１，０００ミリ秒以下なので、スケジューラ４は、ビームＤ１８をプロセッサ８ｂに割り付けるよう、制御線５を介して入力インターフェース３に制御信号を送る。それにより、受信信号入力線２を介して外部から入力されたビームＤ１８の受信信号データは、データ転送路７ｅ、ネットワークスイッチ６、データ転送路７ｂを介して、プロセッサ８ｂに転送される。

この並列処理装置は、ビームの諸元情報に基づいて、そのビームの処理に必要な受信時間、演算時間、結果の送信時間を算出し、その情報を基に、それぞれのビームの受信開始から演算結果の送信完了までの遅延時間を算出し、それらが予め指定された制限時間を越えない限り、各ビームの処理を同一のプロセッサに割り付けるようにしているので、制限時間を守れる範囲で最大限の並列粒度となり、並列処理単位の数が少なくなっているので、より少ない数のプロセッサで処理を行うことができるため、並列処理装置の規模を抑えることができるという効果がある。

実施の形態２．
この発明の実施の形態２に係る並列処理装置は、実施の形態１に係る並列処理装置とスケジューラ４が異なっており、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。

実施の形態１に係るスケジューラ４では、各ビームの遅延時間が制限時間以下である間、それらのビームを同一プロセッサに割り付けている。一方、実施の形態２に係るスケジューラ４は、各ビームの遅延時間が制限時間以下であっても、これまで割り付けたビームの総演算時間と総送信時間の和より、次に割り付けようとしているビームの受信時間が長い場合は、そのビーム以降の処理を他のプロセッサに割り付ける。すなわち、実施の形態２に係るスケジューラ４は、これまで割り付けたビーム及び次に割り付けようとしているビームのいずれかの遅延時間が制限時間を越えるか、又は、これまで割り付けたビームの総演算時間と総送信時間の和より、次に割り付けようとしているビームの受信時間が長い場合に、そのビーム以降の処理を他のプロセッサに割り付ける。

図７は、実施の形態１の図４に対応する実施の形態２のタイムチャートであり、既にビームＡ９及びビームＢ１１がプロセッサ８ａに割り付けられ、ビームＣ１４をプロセッサ８ｂに割り付けようとしている状態である。

これまでプロセッサ８ａに割り付けたビームＡ９及びビームＢ１１の総演算時間は１００＋８０＝１８０ミリ秒、総送信時間は２０＋２０＝４０ミリ秒で、その和は２２０ミリ秒である。ビームＣ１４の受信時間は２４０ミリ秒と２２０ミリ秒より大きいため、スケジューラ４は、ビームＣ１４をプロセッサ８ａ以外のプロセッサに割り付けるよう判断し、プロセッサ８ａへの割付を終了するよう、制御線５を介して入力インターフェース３に制御信号を送る。それにより、エンドオブデータがデータ転送路７ｅ、ネットワークスイッチ６、データ転送路７ａを介して、プロセッサ８ａに転送され、プロセッサ８ａはこれ以上ビームの処理が割り付けられないと分かり、ビームＡ９の演算処理を開始する。

次に、スケジューラ４は、ビームＣ１４の処理をプロセッサ８ａとは異なるプロセッサに割り付けることを試みる。この時、どのプロセッサに割り付けるかを判断する基準は、その時点で何も処理をしていないプロセッサとする。図７は、ビームＣ１４の処理をその時点で何も処理をしていないプロセッサ８ｂに割付可能かをチェックしている状況である。すなわち、ビームＣ１４の遅延時間２４が制限時間に間に合っているかどうかをチェックする。ビームＣ１４をプロセッサ８ｂに割り付けた時の遅延時間２４は、２４０＋４５０＋２０＝７１０ミリ秒となり、制限時間１，０００ミリ秒以下なので、スケジューラ４は、ビームＣ１４をプロセッサ８ｂに割り付けるよう、制御線５を介して入力インターフェース３に制御信号を送る。それにより、受信信号入力線２を介して外部から入力されたビームＣ１４の受信信号データはデータ転送路７ｅ、ネットワークスイッチ６、データ転送路７ｂを介して、プロセッサ８ｂに転送される。

ここで、プロセッサ８ｂでのビームＣ１４の受信が完了した時点では、プロセッサ８ａでのビームＡ９及びビームＢ１１の処理は全て完了しており、その時点ではプロセッサ８ａはアイドル状態であり、プロセッサ８ａは、次に、入力されるビームＤ１８を割り付けることも可能な状態になっている。従って、その時点での使用中のプロセッサ数は、ビームＣ１４の処理を別プロセッサに分けたにも係わらず、実施の形態１のように分けない場合と変わっておらず、より多くのプロセッサを必要とすることはない。これは、元々がアイドル状態であったプロセッサを有効利用しているからである。

図８は、更に、ビームＥ２５、ビームＦ２６をプロセッサに割り付けたタイムチャートである。ビームＥ２５のビームの受信、演算、送信時間が、それぞれ、１２０ミリ秒、２００ミリ秒、２０ミリ秒、ビームＦ２６のビームの受信、演算、送信時間が、それぞれ、２５０ミリ秒、４００ミリ秒、２０ミリ秒とする。仮にこの２つのビームを共にプロセッサ８ｂに割り付けた場合、ビームＣ１４の遅延時間は２４０＋８０＋１２０＋２５０＋４５０＋２０＝１，１６０ミリ秒となり、制限時間１，０００ミリ秒を越えてしまう。そこで、ビームＦ２６はプロセッサ８ａに割り付ける。この場合のビームＣ１４の遅延時間２７は２４０＋８０＋１２０＋４５０＋２０＝９１０ミリ秒、ビームＤ１８の遅延時間２８は８０＋１２０＋４５０＋２０＋１００＋２０＝７９０ミリ秒、ビームＥ２５の遅延時間２９は１２０＋４５０＋２０＋１００＋２０＋２００＋２０＝９３０ミリ秒、ビームＦ２６の遅延時間３０は２５０＋４００＋２０＝６７０ミリ秒と、全て制限時間１，０００ミリ秒以下になる。

図９は、実施の形態１の図６の状態から、ビームＥ２５、ビームＦ２６をプロセッサに割り付けたタイムチャートである。仮にこの２つのビームを共にプロセッサ８ｂに割り付けた場合、ビームＦ２６の遅延時間は２５０＋１００＋２０＋２００＋２０＋４００＋２０＝１，０１０ミリ秒となり、制限時間１，０００ミリ秒を越えてしまう。そこで、ビームＦ２６はその時点でアイドルであるプロセッサ８ｃに割り付ける。この場合のビームＤ１８の遅延時間３１は８０＋１２０＋１００＋２０＝３２０ミリ秒、ビームＥ２５の遅延時間３２は１２０＋１００＋２０＋２００＋２０＝４６０ミリ秒、ビームＦ２６の遅延時間３３は２５０＋４００＋２０＝６７０ミリ秒と、全て制限時間１，０００ミリ秒以下になる。しかし、この時点で、３つのプロセッサを使用しており、より多くのプロセッサを必要とする。

この実施の形態２に係る並列処理装置は、アイドル状態のプロセッサを有効に利用して、一部の処理をそれらアイドル状態のプロセッサに割り付けるようにして、それ以降のビームをより多く同一プロセッサで処理できるようにしているので、より少ない数のプロセッサで処理を行うことができるため、並列処理装置の規模を抑えることができるという効果がある。

実施の形態３．
この発明の実施の形態３に係る並列処理装置は、実施の形態１及び実施の形態２に係る並列処理装置とスケジューラ４が異なっており、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。

実施の形態１及び実施の形態２に係るスケジューラ４では、これまでとは異なるプロセッサに割り付けることを試みる時に、どのプロセッサに割り付けるかを判断する基準が、その時点で何も処理をしていないアイドル状態のプロセッサとしている。一方、実施の形態３に係るスケジューラ４は、各プロセッサの処理が完了する時刻を管理して、まもなく処理が完了するプロセッサへ割り付けるようにする。

図１０は、ビームＤ１８を入力しようとしているところで、実施の形態１の図６との違いは、プロセッサ８ｂがアイドル状態ではなく、ビームＸ３４、ビームＹ３５、ビームＺ３６の処理を行っているという点である。なお、ビームＸ３４のビームの受信、演算、送信時間は、１６０ミリ秒、３１０ミリ秒、２０ミリ秒であり、ビームＹ３５のビームの受信、演算、送信時間は、１４０ミリ秒、２６０ミリ秒、２０ミリ秒であり、ビームＺ３のビームの受信、演算、送信時間は、１００ミリ秒、１８０ミリ秒、２０ミリ秒である。ビームＤ１８を入力する時点では、ビームＸ３４の処理は完了し、ビームＹ３５の処理を行っている。ビームＤ１８はプロセッサ８ａには割り付けられないことは実施の形態１で示したので、ビームＤ１８をその他のプロセッサに割り付けることを試みる。この時、どのプロセッサに割り付けるかを判断する基準は、例え割り付けられているビームの処理が完了していなくても、ビームＤ１８の処理が割り付けられても、既に割り付けられているビームの処理及びビームＤ１８の処理が制限時間以内で完了するプロセッサとする。

図１１は、ビームＤ１８の処理をプロセッサ８ｂに割付可能かをチェックしている状況である。スケジューラ４は、既に各プロセッサ８に割り付けたビーム処理をこのようなタイムチャートとして管理している。ビームＤ１８の処理をプロセッサ８ｂに割り付けるには、処理中のビームＹ３５の処理を中断して、ビームＤ１８のデータ受信を行い、受信が完了したら、再びビームＹ３５の処理を再開する。従って、割付可能かのチェックは、ビームＹ３５の遅延時間３７、ビームＺ３６の遅延時間３８、ビームＤ１８の遅延時間３９が全て制限時間に間に合っているかどうかのチェックとなる。

ビームＤ１８をプロセッサ８ｂに割り付けた時の、ビームＹ３５の遅延時間３７は１４０＋１００＋３１０＋２０＋３０＋８０＋２３０＋２０＝９３０ミリ秒、ビームＺ３６の遅延時間３８は１００＋３１０＋２０＋３０＋８０＋２３０＋２０＋１８０＋２０＝９９０ミリ秒、ビームＤ１８の遅延時間３９は８０＋２３０＋２０＋１８０＋２０＋１００＋２０＝６５０ミリ秒となり、全て制限時間１，０００ミリ秒以下なので、スケジューラ４は、ビームＤ１８をプロセッサ８ｂに割り付けるよう、制御線５を介して入力インターフェース３に制御信号を送る。それにより、受信信号入力線２を介して外部から入力されたビームＤ１８の受信信号データはデータ転送路７ｅ、ネットワークスイッチ６、データ転送路７ｂを介して、プロセッサ８ｂに転送される。

この実施の形態３に係る並列処理装置は、これまでとは異なるプロセッサに割り付けることを試みる時に、その時点で何も処理をしていないアイドル状態のプロセッサだけでなく、各プロセッサの処理が完了する時刻を管理して、制限時間を守れる範囲で、まもなく処理が完了するプロセッサへ割り付けるようにしているので、アイドル状態のプロセッサが存在しない場合でもビームの処理を制限時間内に処理するよう割り付けることが可能であり、それにより、より少ない数のプロセッサで処理を行うことができるため、並列処理装置の規模を抑えることができるという効果がある。

実施の形態４．
この発明の実施の形態４に係る並列処理装置は、実施の形態１、実施の形態２及び実施の形態３に係る並列処理装置とスケジューラ４が異なっており、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。

実施の形態２に係るスケジューラ４では、これまでとは異なるプロセッサに割り付けることを試みる時に、どのプロセッサに割り付けるかを判断する基準が、その時点で何も処理をしていないアイドル状態のプロセッサとしている。一方、実施の形態４に係るスケジューラ４は、各プロセッサの処理が完了する時刻を管理して、まもなく処理が完了するプロセッサへ割り付けるようにする。

図１２は、ビームＣ１４を入力しようとしているところで、これまでプロセッサ８ａに割り付けたビームＡ９及びビームＢ１１の総演算時間は１００＋８０＝１８０ミリ秒、総送信時間は２０＋２０＝４０ミリ秒で、その和は２２０ミリ秒であり、ビームＣ１４の受信時間は２４０ミリ秒と２２０ミリ秒より大きいため、スケジューラ４は、ビームＣ１４をプロセッサ８ａ以外のプロセッサに割り付けるよう判断する。ただし、実施の形態２の図７との違いは、プロセッサ８ｂがアイドル状態ではなく、ビームＸ３４、ビームＹ３５、ビームＺ３６の処理を行っており、更にプロセッサ８ｃもアイドル状態ではなく、ビームＶ、ビームＷ４０の処理を行っているという点である。なお、ビームＶの演算、送信時間は、３２０ミリ秒、２０ミリ秒であり、ビームＷ４０の受信、演算、送信時間は、１８０ミリ秒、２００ミリ秒、２０ミリ秒である。ビームＣ１４を入力する時点では、ビームＶの処理は完了し、ビームＷ４０の処理を行っている。

図１３は、ビームＣ１４の処理を、より早く処理が完了するプロセッサ８ｃに割付可能かをチェックしている状況である。スケジューラ４は、既に各プロセッサ８に割り付けたビーム処理をこのようなタイムチャートとして管理している。ビームＣ１４の処理をプロセッサ８ｃに割り付けるには、処理中のビームＷ４０の処理を中断して、ビームＣ１４のデータ受信を行い、受信が完了したら、再びビームＷ４０の処理を再開する。従って、割付可能かのチェックは、ビームＷ４０の遅延時間４１、ビームＣ１４の遅延時間４２が全て制限時間に間に合っているかどうかのチェックとなる。

ビームＣ１４をプロセッサ８ｃに割り付けた時の、ビームＷ４０の遅延時間４１は１８０＋３２０＋２０＋１８０＋２４０＋２０＋２０＝９８０ミリ秒、ビームＣ１４の遅延時間４２は２４０＋２０＋２０＋４５０＋２０＝７５０ミリ秒となり、全て制限時間１，０００ミリ秒以下なので、スケジューラ４は、ビームＣ１４をプロセッサ８ｃに割り付けるよう、制御線５を介して入力インターフェース３に制御信号を送る。それにより、受信信号入力線２を介して外部から入力されたビームＣ１４の受信信号データはデータ転送路７ｅ、ネットワークスイッチ６、データ転送路７ｃを介して、プロセッサ８ｃに転送される。

この実施の形態４に係る並列処理装置は、これまでとは異なるプロセッサに割り付けることを試みる時に、その時点で何も処理をしていないアイドル状態のプロセッサだけでなく、各プロセッサの処理が完了する時刻を管理して、制限時間を守れる範囲で、まもなく処理が完了するプロセッサへ割り付けるようにしているので、アイドル状態のプロセッサが存在しない場合でもビームの処理を制限時間内に処理するよう割り付けることが可能であり、更にまもなくアイドルになるプロセッサを有効に利用して、一部の処理をそれらまもなくアイドル状態になるプロセッサに割り付けるようにして、それ以降のビームをより多く同一プロセッサで処理できるようにしているので、より少ない数のプロセッサで処理を行うことができるため、並列処理装置の規模を抑えることができるという効果がある。

実施の形態５．
この発明の実施の形態５に係る並列処理装置は、実施の形態１、実施の形態２、実施の形態３及び実施の形態４に係る並列処理装置とスケジューラ４が異なっており、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。

実施の形態１〜４に係るスケジューラ４では、プロセッサに割り付ける演算は入力されたビームに対する信号処理のみであったが、通常のレーダ装置では信号処理を行った後にその結果を基にして追尾処理を行う。この追尾処理は、信号処理とは異なる処理装置で行うこともあるが、同一の処理装置で行うことも多い。そのため、実施の形態５では、信号処理と追尾処理を同一の処理装置で行う。すなわち、実施の形態５においてプロセッサに割り付ける演算は、入力されたビームに対する信号処理の演算と、その結果に基づいて行う追尾処理の演算を含む。そして、実施の形態５に係るスケジューラ４は、ビームが入力されてから、そのビームに対応する信号処理及び追尾処理の演算が完了してそれらの演算結果を送信するまでの総和時間を遅延時間として扱い、制約時間も信号処理及び追尾処理を含めた最終的な結果が得られるまでの時間で設定しておく。

追尾処理の並列化方式を含めた処理方法は、“佐藤裕幸, 尾崎敦夫:「並列処理環境における消費電力量低減化方式の評価」, 情報処理学会研究報告，2007-ARC-174, 2007”の3.1章「並列化手法」に示されている。ここに示されている追尾処理の並列化単位は、目標の次観測時の予測位置であるゲートが重なり合っている航跡の集合であるクラスタである。このクラスタは、空間的な範囲を示していることになるので、ビームの覆域（観測範囲）とクラスタは対応付けが可能である。

また、クラスタ内の追尾処理の処理負荷に関しては、同研究報告の3.2章「処理時間の見積り」に示されている通り、クラスタ内の航跡数と探知データ数の積から予測することが可能である。ここで、探知データ数は信号処理の結果として得られるものなので、信号処理前の状態では不明である。しかし、クラスタ内の航跡数は決まっているので、そのクラスタの追尾処理時間の上限値を見積ることは可能である。

スケジューラ４は、実施の形態１〜４と同様に、緒元情報入力線１を介して入力されるビームの緒元情報を用いて、処理単位に区切られたデータであるビームの受信時間、信号処理の演算時間を算出すると共に、ビーム緒元情報の覆域を用いてこのビームに対応するクラスタを特定し、そのクラスタの航跡数を用いて追尾処理の演算時間の上限値も算出する。また、信号処理及び追尾処理の演算結果の送信時間も算出する。

図１４は、スケジューラ４が、ビームＡ９の諸元情報に基づいて、受信時間、信号処理の演算時間（図中のＡｓ）、追尾処理の演算時間の上限値（図中のＡｔ）、結果の送信時間を算出し、ビームＡ９の処理をプロセッサ８ａに割付可能かをチェックしている状況である。すなわち、ビームＡ９のデータ受信開始から信号処理及び追尾処理の演算結果の送信完了までの時間４３（これをビームＡ９の遅延時間と呼ぶ）が制限時間に間に合っているかどうかをチェックする。

算出されたビームＡ９の受信、信号演算、追尾演算、送信時間が、それぞれ、８０ミリ秒、１００ミリ秒、１５０ミリ秒、２０ミリ秒とすると、ビームＡ９をプロセッサ８ａに割り付けた時の遅延時間１０は、８０＋１００＋１５０＋２０＝３５０ミリ秒となる。そして、信号処理及び追尾処理を含めた制限時間が例えば２，０００ミリ秒とすると、３５０＜２，０００であり、ビームＡ９をプロセッサ８ａに割り付けた時の遅延時間４３は制限時間以内なので、スケジューラ４は、ビームＡ９をプロセッサ８ａに割り付けるよう、制御線５を介して入力インターフェース３に制御信号を送る。それにより、受信信号入力線２を介して外部から入力されたビームＡ９の受信信号データは、データ転送路７ｅ、ネットワークスイッチ６、データ転送路７ａを介して、プロセッサ８ａに転送される。

次に、図１５は、次に入力されるビームＢ１１の諸元情報に基づいて、受信時間、信号処理の演算時間（図中のＢｓ）、追尾処理の演算時間の上限値（図中のＢｔ）、結果の送信時間を算出し、ビームＢ１１の処理をプロセッサ８ａに割付可能かをチェックしている状況である。すなわち、ビームＡ９の遅延時間４４とビームＢ１１の遅延時間４５が共に制限時間に間に合っているかどうかをチェックする。

算出されたビームＢ１１の受信、信号演算、追尾演算、送信時間が、それぞれ、４０ミリ秒、８０ミリ秒、２００ミリ秒、２０ミリ秒とすると、ビームＡ９とビームＢ１１を共にプロセッサ８ａに割り付けた時の、ビームＡ９の遅延時間４４は８０＋４０＋１００＋８０＋１５０＋２０＝４７０ミリ秒、ビームＢ１１の遅延時間４５は４０＋１００＋８０＋１５０＋２０＋２００＋２０＝６１０ミリ秒となり、どちらも制限時間２，０００ミリ秒以下なので、スケジューラ４は、ビームＢ１１をプロセッサ８ａに割り付けるよう、制御線５を介して入力インターフェース３に制御信号を送る。それにより、受信信号入力線２を介して外部から入力されたビームＢ１１の受信信号データは、データ転送路７ｅ、ネットワークスイッチ６、データ転送路７ａを介して、プロセッサ８ａに転送される。

次に、図１６は、次に入力されるビームＣ１４の処理がプロセッサ８ａに割付可能であることがチェックされて既に割り付けが行われた後に、その次に入力されるビームＤ１８の諸元情報に基づいて、受信時間、信号処理の演算時間（図中のＤｓ）、追尾処理の演算時間の上限値（図中のＤｔ）、結果の送信時間を算出し、ビームＤ１８の処理をプロセッサ８ａに割付可能かをチェックしている状況である。すなわち、ビームＡ９の遅延時間４６、ビームＢ１１の遅延時間４７、ビームＣ１４の遅延時間４８、ビームＤ１８の遅延時間４９が全て制限時間に間に合っているかどうかをチェックする。

算出されたビームＣ１４の受信、信号演算、追尾演算、送信時間が、それぞれ、２４０ミリ秒、４５０ミリ秒、３６０ミリ秒、２０ミリ秒、算出されたビームＤ１８の受信、信号演算、追尾演算、送信時間が、それぞれ、８０ミリ秒、１００ミリ秒、１２０ミリ秒、２０ミリ秒、とすると、ビームＡ９、ビームＢ１１、ビームＣ１４、ビームＤ１８を全てプロセッサ８ａに割り付けた時の、ビームＡ９の遅延時間４６は８０＋４０＋２４０＋８０＋１００＋８０＋４５０＋１００＋１５０＋２０＝１，３４０ミリ秒、ビームＢ１１の遅延時間４７は４０＋２４０＋８０＋１００＋８０＋４５０＋１００＋１５０＋２０＋２００＋２０＝１，４８０ミリ秒、ビームＣ１４の遅延時間４８は２４０＋８０＋１００＋８０＋４５０＋１００＋１５０＋２０＋２００＋２０＋３６０＋２０＝１，８２０ミリ秒、ビームＤ１８の遅延時間４９は８０＋１００＋８０＋４５０＋１００＋１５０＋２０＋２００＋２０＋３６０＋２０＋１２０＋２０＝１，７２０となり、全て制限時間２，０００ミリ秒以下なので、スケジューラ４は、ビームＤ１８をプロセッサ８ａに割り付けるよう、制御線５を介して入力インターフェース３に制御信号を送る。それにより、受信信号入力線２を介して外部から入力されたビームＤ１８の受信信号データは、データ転送路７ｅ、ネットワークスイッチ６、データ転送路７ａを介して、プロセッサ８ａに転送される。

次に、図１７は、次に入力されるビームＥ５０の諸元情報に基づいて、受信時間、信号処理の演算時間（図中のＥｓ）、追尾処理の演算時間の上限値（図中のＥｔ）、結果の送信時間を算出し、ビームＥ５０の処理をプロセッサ８ａに割付可能かをチェックしている状況である。すなわち、ビームＡ９の遅延時間５１、ビームＢ１１の遅延時間５２、ビームＣ１４の遅延時間５３、ビームＤ１８の遅延時間５４、ビームＥ５０の遅延時間５５が全て制限時間に間に合っているかどうかをチェックする。

算出されたビームＥ５０の受信、信号演算、追尾演算、送信時間が、それぞれ、１２０ミリ秒、１００ミリ秒、１６０ミリ秒、２０ミリ秒とすると、ビームＡ９、ビームＢ１１、ビームＣ１４、ビームＤ１８、ビームＥ５０を全てプロセッサ８ａに割り付けた時の、ビームＡ９の遅延時間５１は８０＋４０＋２４０＋８０＋１２０＋１００＋８０＋４５０＋１００＋１００＋１５０＋２０＝１，５６０ミリ秒、ビームＢ１１の遅延時間５２は４０＋２４０＋８０＋１２０＋１００＋８０＋４５０＋１００＋１００＋１５０＋２０＋２００＋２０＝１，７００ミリ秒、ビームＣ１４の遅延時間５３は２４０＋８０＋１２０＋１００＋８０＋４５０＋１００＋１００＋１５０＋２０＋２００＋２０＋３６０＋２０＝２，０４０ミリ秒、ビームＤ１８の遅延時間５４は８０＋１２０＋１００＋８０＋４５０＋１００＋１００＋１５０＋２０＋２００＋２０＋３６０＋２０＋１２０＋２０＝１，９４０ミリ秒となり、ビームＥ５０の遅延時間５５は１２０＋１００＋８０＋４５０＋１００＋１００＋１５０＋２０＋２００＋２０＋３６０＋２０＋１２０＋２０＋１６０＋２０＝２，０４０ミリ秒となり、ビームＣ１４の遅延時間５３及びビームＥ５０の遅延時間５５が制限時間２，０００ミリ秒を越えているので、スケジューラ４は、ビームＥ５０をプロセッサ８ａに割り付け不可能と判断し、プロセッサ８ａへの割付を終了するよう、制御線５を介して入力インターフェース３に制御信号を送る。それにより、エンドオブデータが、データ転送路７ｅ、ネットワークスイッチ６、データ転送路７ａを介して、プロセッサ８ａに転送され、プロセッサ８ａは、これ以上ビームの処理が割り付けられないと分かり、ビームＡ９の演算処理を開始する。

次に、スケジューラ４は、ビームＥ５０の処理をプロセッサ８ａとは異なるプロセッサに割り付けることを試みる。この時、どのプロセッサに割り付けるかを判断する基準は、その時点で何も処理をしていないプロセッサでも良いし、まもなく処理が完了するプロセッサへ割り付けるようにするのでも良い。それらの方法は、実施の形態１及び実施の形態３で示した通りである。また、追尾処理を含めたプロセッサへの割付においても、実施の形態２で示したように、各ビームの遅延時間が制限時間以下であっても、これまで割り付けたビームの総演算時間と総送信時間の和より、次に割り付けようとしているビームの受信時間が長い場合は、そのビーム以降の処理を他のプロセッサに割り付けても良い。更に、本実施の形態５では、割り付けたビームの全ての信号処理が終った後で追尾処理を開始していたが、対応するビームの信号処理の直後に可能であれば追尾処理を開始する形態を採っても構わない。その場合には、各ビームの遅延時間は変ってくる。ただし、追尾処理のクラスタ範囲が複数の信号処理の覆域に跨る場合には、それら複数の信号処理を行った後に追尾処理を開始する必要がある。

この実施の形態５に係る並列処理装置は、ビームの諸元情報に基づいて、そのビームの処理に必要な受信時間、信号処理の演算時間、追尾処理の演算時間の上限値、結果の送信時間を算出し、その情報を基に、それぞれのビームの受信開始から信号処理及び追尾処理の演算結果の送信完了までの遅延時間を算出し、それらが予め指定された信号処理及び追尾処理を含めた制限時間を越えない限り、各ビームの処理を同一のプロセッサに割り付けるようにしている。そのため、信号処理と追尾処理のどちらか一方の処理負荷が高い場合には、信号処理と追尾処理でそれぞれ制限時間を設けるよりも、制限時間を守れる範囲でより最大限の並列粒度となり、並列処理単位の数が少なくなるので、より少ない数のプロセッサで処理を行うことができ、並列処理装置の規模を抑えることができるという効果がある。信号処理と追尾処理でそれぞれ制限時間を設けていた実施の形態１では、ビームＡ９〜ビームＤ１８は同一プロセッサに割り付けられなかったが、信号処理と追尾処理を同一装置で実行し、制限時間を1つにした実施の形態５では、ビームＡ９〜ビームＤ１８は同一プロセッサに割り付けられる。

１緒元情報入力線、２受信信号入力線、３入力インターフェース（Ｉ／Ｆ）、４スケジューラ、５制御線、６ネットワークスイッチ、７ａ〜７ｆデータ転送路、８ａ〜８ｄプロセッサ。

Claims

処理単位に区切られたデータが連続して入力され、当該データに対する演算を複数のプロセッサを用いて処理する並列処理装置において、
データ入力の際に示される情報を用いてデータの受信時間、演算時間、演算結果の送信時間を算出し、算出結果に従ってデータの演算処理をプロセッサに割り付けるスケジューラと、
前記データを割り付けられたプロセッサに転送するデータ転送手段と
を備え、
前記スケジューラは、それぞれのデータの受信開始から演算結果の送信完了までの時間が予め指定された時間を越えない場合は、それらのデータの演算を同一のプロセッサで処理するように割り付け、予め指定された時間を超える場合、データは別プロセッサで処理するように割り付ける
ことを特徴とする並列処理装置。
請求項１に記載の並列処理装置において、
前記スケジューラは、これまで同一プロセッサに割り付けたデータの総演算時間と総演算結果送信時間の和より、次に割り付けようとするデータの受信時間が長い場合に、そのデータ以降の処理を別プロセッサで処理するように割り付ける
ことを特徴とする並列処理装置。
請求項１または２に記載の並列処理装置において、
前記スケジューラは、データの演算をこれまでのデータとは異なる別プロセッサで処理するよう割り付ける際に、割り付けられた全ての処理が完了しているプロセッサへ割り付ける
ことを特徴とする並列処理装置。
請求項１または２に記載の並列処理装置において、
前記スケジューラは、データの演算をこれまでのデータとは異なる別プロセッサで処理するよう割り付ける際に、割り付けられたデータの処理がまもなく完了するプロセッサへ割り付け、それぞれのデータの受信開始から演算結果の送信完了までの時間の算出の際に、既に割り付けられているデータの処理が完了するまでの時間を加算して、その時間が予め指定された時間を越えない場合は、それらのデータの演算を同一のプロセッサで処理するように割り付け、予め指定された時間を超える場合、データは別プロセッサで処理するように割り付ける
ことを特徴とする並列処理装置。
請求項１から４のいずれかに記載の並列処理装置において、
前記プロセッサに割り付けるデータの演算は、第１演算とその結果に基づいて行う第２演算を含み、
前記スケジューラは、データ入力の際に示される情報を用いてデータの受信時間、第１演算時間、第２演算時間、第１、第２演算結果の送信時間を算出し、それぞれのデータの受信開始から第１、第２演算結果の送信完了までの時間が予め指定された時間を越えない間は、それらのデータの第１、第２演算を同一のプロセッサで処理するように割り付け、予め指定された時間を超える場合、データは別プロセッサで処理するように割り付ける
ことを特徴とする並列処理装置。