JP5450112B2 - Memory interface circuit - Google Patents
Memory interface circuit Download PDFInfo
- Publication number
- JP5450112B2 JP5450112B2 JP2010002540A JP2010002540A JP5450112B2 JP 5450112 B2 JP5450112 B2 JP 5450112B2 JP 2010002540 A JP2010002540 A JP 2010002540A JP 2010002540 A JP2010002540 A JP 2010002540A JP 5450112 B2 JP5450112 B2 JP 5450112B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- data strobe
- strobe signal
- mask
- delay value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dram (AREA)
Description
本発明は、クロック信号に同期して動作し、データストローブ信号に同期してデータの送受信を行う同期メモリの動作(データの書き込みおよび読み出し)を制御するメモリインターフェース回路に関するものである。 The present invention relates to a memory interface circuit that operates in synchronization with a clock signal and controls operations (data writing and reading) of a synchronous memory that transmits and receives data in synchronization with a data strobe signal.
DDRメモリ等の同期メモリは、クロック信号CLKに同期して動作し、データストローブ信号DQSに同期してデータDQの転送が行われる。例えば、DDRメモリの動作を制御するメモリインターフェース回路は、データ書き込み時には、データストローブ信号DQSに同期してデータDQをDDRメモリに送信し、データ読み出し時には、データストローブ信号DQSに同期してDDRメモリからデータDQを受信する。 A synchronous memory such as a DDR memory operates in synchronization with the clock signal CLK, and transfers data DQ in synchronization with the data strobe signal DQS. For example, a memory interface circuit that controls the operation of the DDR memory transmits data DQ to the DDR memory in synchronization with the data strobe signal DQS at the time of data writing, and from the DDR memory in synchronization with the data strobe signal DQS at the time of data reading. Data DQ is received.
データストローブ信号DQSは、DDRメモリとメモリインターフェース回路との間でデータの書き込みおよび読み出しが行われる時に使用される双方向のタイミング制御信号である。そのため、メモリインターフェース回路において、データストローブ信号DQSは、データ書き込み時は出力信号、データ読み出し時は入力信号として動作し、動作が行われていない場合はHi−Z(ハイインピーダンス)状態となる。 The data strobe signal DQS is a bidirectional timing control signal used when data is written and read between the DDR memory and the memory interface circuit. Therefore, in the memory interface circuit, the data strobe signal DQS operates as an output signal when data is written, and as an input signal when data is read, and is in a Hi-Z (high impedance) state when no operation is performed.
上記のように、メモリインターフェース回路では、データ読み出し時にデータストローブ信号DQSを入力信号として認識するが、データストローブ信号DQSの遅延によって、Hi−Z状態のデータストローブ信号DQSが入力信号として認識される場合がある。Hi−Z状態の場合、入力信号のHレベル(ハイレベル)、Lレベル(ローレベル)が確定していないため、データストローブ信号DQSが誤認識される虞がある。 As described above, the memory interface circuit recognizes the data strobe signal DQS as an input signal at the time of data reading, but the data strobe signal DQS in the Hi-Z state is recognized as an input signal due to the delay of the data strobe signal DQS. There is. In the Hi-Z state, since the H level (high level) and L level (low level) of the input signal are not determined, the data strobe signal DQS may be erroneously recognized.
そのため、メモリインターフェース回路では、データストローブ信号DQSの不定期間(Hi−Z状態の期間)をマスクするためのマスク信号を内部で生成して、有効範囲のデータストローブ信号DQSのみを使用するように設計が行われている。 Therefore, in the memory interface circuit, a mask signal for masking the indefinite period (Hi-Z state period) of the data strobe signal DQS is generated internally, and only the data strobe signal DQS in the effective range is used. Has been done.
例えば、特許文献1には、データストローブ信号DQSの有効範囲を計算する方法として、リードプリアンブルを検出してマスク信号を生成することが開示されている。しかし、Hi−Z状態からリードプリアンブルに変化したかどうかを判断することは困難である。例えば、アナログ的な回路を利用してリードプリアンブルを検出することが考えられるが、回路設計が困難である。 For example, Patent Document 1 discloses that a mask signal is generated by detecting a read preamble as a method of calculating an effective range of a data strobe signal DQS. However, it is difficult to determine whether the Hi-Z state has changed to the read preamble. For example, it is conceivable to detect a read preamble using an analog circuit, but circuit design is difficult.
データストローブ信号DQSのマスク期間は、あらかじめデータストローブ信号DQSの遅延値を計算して設定される。そのため、例えば、PVT(P:プロセス、V:電源電圧、T:温度)条件の変動により遅延値の値が大きく変動した場合や、同期メモリおよびメモリインターフェース回路等が実装されるボード上の配線(ボード配線)が想定よりも長くなった場合などに、マスク信号を最適なタイミングに設定できない場合がある。 The mask period of the data strobe signal DQS is set in advance by calculating the delay value of the data strobe signal DQS. For this reason, for example, when the delay value varies greatly due to variations in PVT (P: process, V: power supply voltage, T: temperature) conditions, or wiring on a board on which a synchronous memory and a memory interface circuit are mounted ( In some cases, for example, when the board wiring) is longer than expected, the mask signal cannot be set at the optimum timing.
図5は、メモリインターフェース回路の動作を表す一例のタイミングチャートである。同図に示すように、DDRメモリ等の同期メモリでは、READコマンドを受信してから所定の時間の後から活性状態のデータストローブ信号DQSの送信が開始される。同図には、データストローブ信号DQSとして、Lレベルのリードプリアンブルが出力された後、クロック信号CLKの周期でHレベルとLレベルとの間の変化を4回繰り返す活性状態を経て、Lレベルのポストアンブルが出力された後に、非活性状態に戻る様子が示されている。 FIG. 5 is an example timing chart showing the operation of the memory interface circuit. As shown in the figure, in a synchronous memory such as a DDR memory, transmission of an active data strobe signal DQS is started after a predetermined time after receiving a READ command. In the figure, after an L level read preamble is output as the data strobe signal DQS, an active state in which the change between the H level and the L level is repeated four times in the cycle of the clock signal CLK is performed. After the postamble is output, the state of returning to the inactive state is shown.
同図に示すように、データストローブ信号DQSの遅延値の最小値(min条件)と最大値(max条件)との間には、クロック信号CLKの周期の1/2を超えて、1周期に近いほどの差が発生する場合がある。この両方の条件を満たす期間がほとんど存在せず、場合によってはマスク信号DQS_MASKを設定することができないことがある。また、両方の条件を満たせたとしても、最小値の条件の場合に、マスク信号DQS_MASKの最後のところで、内部データストローブ信号DQSIとして不定期間のデータストローブ信号DQSが取り込まれる虞もある。 As shown in the figure, between the minimum value (min condition) and the maximum value (max condition) of the delay value of the data strobe signal DQS, it exceeds one half of the period of the clock signal CLK and becomes one period. A closer difference may occur. There is almost no period that satisfies both of these conditions, and in some cases, the mask signal DQS_MASK cannot be set. Even if both conditions are satisfied, in the case of the minimum value condition, there is a possibility that the irregular data strobe signal DQS is taken in as the internal data strobe signal DQSI at the end of the mask signal DQS_MASK.
また、本出願人が本発明に関連性のあると考える先行技術文献として、特許文献2および3がある。 Patent Documents 2 and 3 are prior art documents that the applicant considers relevant to the present invention.
特許文献2は、DDRメモリからのリードデータをメモリインタフェースコントローラ側の内部クロックに同期化する技術に関するものである。同文献には、データストローブ信号を用いて内部クロック信号に対するデータストローブ信号の到達遅延を算出し、到達したデータストローブ信号の位相をシフトさせた信号に基づいて、到達したリード信号をサンプルすることが開示されている。 Patent Document 2 relates to a technique for synchronizing read data from a DDR memory with an internal clock on the memory interface controller side. In this document, the arrival delay of the data strobe signal relative to the internal clock signal is calculated using the data strobe signal, and the arrived read signal is sampled based on the signal obtained by shifting the phase of the arrived data strobe signal. It is disclosed.
特許文献3は、DDRメモリにおけるデータストローブ信号からハイインピーダンス状態を排除して、データ信号の取込みのためのストローブ信号を生成する技術に関するものである。同文献には、リード指令信号の入力からデータストローブ信号の有効エッジまでのレイテンシ計測値を計測し、レイテンシ計測値だけ待機した後、データストローブ信号の遮断を解除することが開示されている。 Patent Document 3 relates to a technique for generating a strobe signal for taking in a data signal by eliminating a high impedance state from a data strobe signal in a DDR memory. This document discloses that the measured latency value from the input of the read command signal to the effective edge of the data strobe signal is measured, and after waiting for the measured latency value, the block of the data strobe signal is released.
特許文献2および3はいずれも、データストローブ信号DQSの1回目の立ち上がりのタイミングの測定結果に基づいて、タイミングの調整を行うものである。この場合、データストローブ信号DQSの不定期間による誤測定の問題、もしくは、それを防止するための対策が必要になるものと想像される。 In both Patent Documents 2 and 3, the timing is adjusted based on the measurement result of the first rising timing of the data strobe signal DQS. In this case, it is assumed that there is a problem of erroneous measurement due to an indefinite period of the data strobe signal DQS, or a measure to prevent it is necessary.
本発明の目的は、前記従来技術の問題点を解消し、常に最適なタイミングでデータストローブ信号の不定期間をマスクすることができるメモリインターフェース回路を提供することにある。 An object of the present invention is to provide a memory interface circuit that can solve the problems of the prior art and can always mask an indefinite period of a data strobe signal at an optimal timing.
上記目的を達成するために、本発明は、READコマンドを受信したときに、非活性状態から、クロック信号の周期で第1のレベルから第2のレベルへの変化と、それに続く、第2のレベルから第1のレベルへの変化とを繰り返す活性状態を経て、非活性状態に戻るデータストローブ信号を送信するとともに、該データストローブ信号のレベル変化に同期してデータを送信する同期メモリに、前記READコマンドを送信するとともに、前記データストローブ信号を受信し、該データストローブ信号のレベル変化に同期して前記データを読み取るメモリインターフェース回路であって、
前記データストローブ信号のレベル変化を検出して前記データの読み取りのタイミングを制御する検出回路と、
非マスク期間を除いて前記検出回路による検出を禁止する読み取りマスク信号を生成する読み取りマスクコントロール回路とを有するとともに、
前記データストローブ信号のレベル変化を検出し、前記クロック信号に対する前記データストローブ信号の遅延値を計算する遅延値計算回路を有し、
前記マスクコントロール回路が、さらに、前記READコマンド送信から所定の時間の後から前記活性状態の一部のみを含む非マスク期間を除いて、前記遅延値計算回路による検出を禁止する遅延値計算用マスク信号を生成し、該遅延値計算用マスク信号を利用して前記遅延値計算回路により計算された前記データストローブ信号の遅延値に基づいて、前記読み取りマスク信号を生成することを特徴とするメモリインターフェース回路を提供するものである。
In order to achieve the above object, according to the present invention, when a READ command is received, a change from the inactive state to the second level in the period of the clock signal, followed by the second command, A synchronous memory that transmits a data strobe signal that returns to an inactive state through an active state that repeats a change from a level to a first level and that transmits data in synchronization with the level change of the data strobe signal. A memory interface circuit that transmits a READ command, receives the data strobe signal, and reads the data in synchronization with a level change of the data strobe signal;
A detection circuit for detecting a level change of the data strobe signal and controlling a timing of reading the data;
A read mask control circuit that generates a read mask signal that prohibits detection by the detection circuit except for a non-mask period;
A delay value calculation circuit for detecting a level change of the data strobe signal and calculating a delay value of the data strobe signal with respect to the clock signal;
The mask control circuit further includes a delay value calculation mask for prohibiting detection by the delay value calculation circuit except for a non-mask period including only a part of the active state after a predetermined time from the READ command transmission. A memory interface, wherein the read mask signal is generated based on a delay value of the data strobe signal calculated by the delay value calculation circuit using the delay value calculation mask signal; A circuit is provided.
ここで、前記遅延値計算用マスク信号の非マスク期間が、前記READコマンドの送信から前記データストローブ信号の受信までの遅延時間が許容範囲内のいずれであっても、前記データストローブ信号の、前記活性状態の最初の第1のレベルから第2のレベルへの変化と、最後の第2のレベルから第1のレベルへのレベル変化との少なくとも一方を含まないことが好ましい。
また、前記遅延値計算用マスク信号の非マスク期間が、前記READコマンドの送信から前記データストローブ信号の受信までの遅延時間が許容範囲内のいずれであっても、前記データストローブ信号の、前記活性状態の最初の第1のレベルから第2のレベルへの変化と、最後の第2のレベルから第1のレベルへのレベル変化との両方を含まないことが好ましい。
Here, even if the non-mask period of the delay value calculation mask signal is within an allowable range from the transmission of the READ command to the reception of the data strobe signal, the data strobe signal Preferably, the active state does not include at least one of a change from the first first level to the second level and a level change from the last second level to the first level.
In addition, even if the non-mask period of the delay value calculation mask signal is within an allowable range of delay time from transmission of the READ command to reception of the data strobe signal, the activation of the data strobe signal Preferably, the state does not include both a change from the first first level to the second level and a level change from the last second level to the first level.
本発明によれば、遅延値計算回路がデータストローブ信号の遅延値を計算するときに、遅延値計算用マスク信号を利用して、遅延値計算回路の誤動作の原因になるデータストローブ信号の不定期間を確実にマスクすることにより、誤測定を防止して、正確に計算することができる。この、データストローブ信号の遅延値(実測値)に基づいて、読み出しマスク信号の非マスク期間を設定するため、PVT条件の変動やボード配線等に依らず、非マスク期間を常に最適なタイミングとすることができる。 According to the present invention, when the delay value calculation circuit calculates the delay value of the data strobe signal, the delay value calculation mask signal is used to cause an indefinite period of the data strobe signal that causes the delay value calculation circuit to malfunction. By reliably masking, it is possible to prevent erroneous measurement and accurately calculate. Since the non-mask period of the read mask signal is set based on the delay value (actually measured value) of the data strobe signal, the non-mask period is always set to the optimum timing regardless of variations in PVT conditions, board wiring, and the like. be able to.
以下に、添付の図面に示す好適実施形態に基づいて、本発明のメモリインターフェース回路を詳細に説明する。 Hereinafter, a memory interface circuit of the present invention will be described in detail based on a preferred embodiment shown in the accompanying drawings.
図1は、本発明のメモリインターフェース回路の構成を表す一実施形態の概略図である。同図に示すメモリインターフェース回路10は、クロック信号CLKに同期して動作し、データストローブ信号DQSに同期してデータDQの送受信を行う同期メモリの動作(データの書き込みおよび読み出し)を制御するものである。同図には、説明を容易にするために、データの読み出しを制御する部分だけが示されている。
FIG. 1 is a schematic diagram of an embodiment showing a configuration of a memory interface circuit of the present invention. The
同期メモリは、データ読み出し時に、READコマンドを受信したときに、例えば、非活性状態から、Lレベルのリードプリアンブルを出力し、クロック信号CLKの周期でHレベルとLレベルとの間の変化を繰り返す活性状態を経て、Lレベルのリードポストアンブルを出力した後に、非活性状態に戻るデータストローブ信号DQSをメモリインターフェース回路10に送信する。また、データストローブ信号DQSのレベル変化に同期してデータDQを送信する。
For example, when the READ command is received during data reading, the synchronous memory outputs an L level read preamble from an inactive state, and repeats a change between the H level and the L level in the cycle of the clock signal CLK. After outputting the L level read postamble through the active state, a data strobe signal DQS that returns to the inactive state is transmitted to the
メモリが送信したデータストローブ信号DQSは、メモリインターフェース回路10がREADコマンドを送信してから、ボード上の配線の設計等に依存する遅延時間の後に、メモリインターフェース回路10に入力される。その遅延時間は、同期メモリのスペックにより規定される遅延時間の最小値と最大値との間の範囲内である。
The data strobe signal DQS transmitted from the memory is input to the
メモリインターフェース回路10は、データ読み出し時に、同期メモリにREADコマンドを送信するとともに、同期メモリから送信されてくるデータストローブ信号DQSを受信し、データストローブ信号DQSのレベル変化に同期してデータDQを読み取る。メモリインターフェース回路10は、図1に示すように、読み取りマスクコントロール回路12、AND回路14、遅延値計算回路16、フリップフロップ18等を備えている。
When reading data, the
マスクコントロール回路12は、データストローブ信号DQSの不定期間をマスクするためのマスク信号として、データストローブ信号DQSの遅延値を計算するために行われるダミーのデータ読み出し(ダミーリード)時には遅延値計算用マスク信号DQS_MASK1を生成し、それ以外の通常のデータ読み出し時には読み取りマスク信号DQS_MASK2を生成する。
As a mask signal for masking the indefinite period of the data strobe signal DQS, the
マスクコントロール回路12には、INIT(初期化)信号、および、READコマンドが入力される。INIT信号は、ダミーリードなのか通常のデータ読み出しなのかを表す信号である。本実施形態では、ダミーリードが行われる場合にINIT信号が活性状態とされる。INIT信号およびREADコマンドは、メモリインターフェース回路10の図示していない回路によって生成される。マスクコントロール回路12には、また、後述するように遅延値計算回路16が計算したデータストローブ信号DQSの遅延値が、入力される。
The
マスクコントロール回路12は、INIT信号が活性状態の場合にREADコマンドが活性状態になるとダミーリードであると判断する。この場合、READコマンドの送信から所定の時間の後から所定の期間を非マスク期間とする遅延値計算用マスク信号DQS_MASK1が生成される。遅延値計算用マスク信号DQS_MASK1の非マスク期間は、前述のデータストローブ信号DQSの出力遅延時間の最小値および最大値に基づいてあらかじめ最適なタイミングに設定されている。
The
具体的には、遅延値計算用マスク信号DQS_MASK1の非マスク期間は、ダミーリードにおいてメモリから受信するデータストローブ信号DQSの活性状態の一部のみを含む。すなわち、活性状態の一部はマスクされる。これにより、遅延値計算回路16の誤動作の原因となる不定期間を確実にマスクすることができる。より具体的には、遅延値計算用マスク信号DQS_MASK1の非マスク期間は、データストローブ信号DQSの遅延値が許容範囲(データストローブ信号DQSの遅延時間の最小値と最大値との間の範囲)内のいずれであっても、データストローブ信号DQSの活性状態の最初のレベル変化のタイミングを含まないように設定される。もしくは、データストローブ信号DQSの遅延値が許容範囲内のいずれであっても、活性状態の最後のレベル変化のタイミングを含まないように設定される。
Specifically, the non-mask period of delay value calculation mask signal DQS_MASK1 includes only a part of the active state of data strobe signal DQS received from the memory in the dummy read. That is, a part of the active state is masked. Thereby, the indefinite period that causes the malfunction of the delay
前述のように、READコマンドの送信からデータストローブ信号DQSの受信までの時間の範囲は、同期メモリのスペックから既知である。このため、このような遅延値計算用マスク信号DQS_MASK1の非マスク期間の設定が可能である。遅延値計算回路16は、遅延値計算用マスク信号DQS_MASK1の非マスク期間に存在するデータストローブ信号DQSのレベル変化を検出し、そのタイミングを、クロック信号CLKを基準として計算する。すなわち、クロック信号CLKを基準としたデータストローブ信号DQSの遅延時間(遅延値)を計算する。
As described above, the time range from the transmission of the READ command to the reception of the data strobe signal DQS is known from the specifications of the synchronous memory. Therefore, it is possible to set such a non-mask period of the delay value calculation mask signal DQS_MASK1. The delay
また、マスクコントロール回路12は、INIT信号が非活性状態の場合にREADコマンドが活性状態になると通常のデータ読み出しであると判断する。この場合、遅延値計算回路16が計算した、クロック信号CLKに対するデータストローブ信号DQSの遅延値に基づいて、READコマンドの送信から所定の遅延時間の後から受信されるデータストローブ信号DQSの、活性状態の全てのレベル変化のタイミングを含む期間を非マスク期間とする読み取りマスク信号DQS_MASK2が生成される。
The
READコマンドおよび遅延値計算用マスク信号DQS_MASK1はクロック信号CLKを基準にして生成されるため、クロック信号CLKからこれらのコマンドおよび信号までの時間は既知である。また、受信されるデータストローブ信号DQSのクロック信号CLKに対する遅延値(実測値)は遅延値計算回路16により計算される。これらの情報に基づいて、マスクコントロール回路12は、READコマンドを送信してから、データストローブ信号DQSが受信されるまでの実際の遅延時間を算出する。
Since the READ command and the delay value calculation mask signal DQS_MASK1 are generated based on the clock signal CLK, the time from the clock signal CLK to these commands and signals is known. Further, the delay
読み取りマスク信号DQS_MASK2の非マスク期間は、上記のREADコマンドの送信からデータストローブ信号DQSの受信までの遅延時間に基づいて、リードプリアンブル以前およびリードポストアンブル以降の不定期間を含まず、かつ、活性状態の全てのレベル変化を含むように設定される。 The non-mask period of the read mask signal DQS_MASK2 does not include an indefinite period before the read preamble and after the read postamble based on the delay time from the transmission of the READ command to the reception of the data strobe signal DQS and is in an active state Is set to include all level changes.
続いて、AND回路14には、データ読み出し時に、同期メモリから送信されてくるデータストローブ信号DQSと、マスクコントロール回路12により生成されるマスク信号が入力される。AND回路14は、本発明の検出回路の一例であり、データストローブ信号DQSのレベル変化を検出してデータDQの読み取りのタイミングを制御する内部データストローブ信号DQSIを出力する。
Subsequently, the data strobe signal DQS transmitted from the synchronous memory and the mask signal generated by the
内部データストローブ信号DQSIは、フリップフロップ18のクロック入力端子CKに入力される。また、フリップフロップ18のデータ入力端子Dには、データ読み出し時に、データストローブ信号DQSに同期して同期メモリから送信されてくるデータDQが入力される。フリップフロップ18は、内部データストローブ信号DQSIの立ち上がりに同期してデータDQを保持し、受信データとして出力する。なお、DDR(Double Data Rate)型同期メモリ用のコントローラの場合には、内部データストローブ信号DQSIの立ち上がりのみではなく、立ち下がりにも同期してデータDQを保持し、受信データとして出力する。
The internal data strobe signal DQSI is input to the clock input terminal CK of the flip-
最後に、遅延値計算回路16は、AND回路14から出力される内部データストローブ信号DQSI(DQSI1)、および、同期メモリおよびメモリインターフェース回路10の動作の基準となるクロック信号CLKに基づいて、ダミーリード時に、遅延値計算用マスク信号DQS_MASK1の非マスク期間に存在するデータストローブ信号DQSのレベル変化を検出することにより、クロック信号CLKに対するデータストローブ信号DQSの遅延値(実測値)を計算する。
Finally, the delay
次に、遅延値計算回路16について一例を挙げて説明する。
Next, the delay
図2は、図1に示す遅延値計算回路16の構成を表す一例の概略図である。同図に示す遅延値計算回路16は、クロック遅延回路20と、4個のフリップフロップ22a、22b、22c、22dと、0,1判別回路24とによって構成されている。
FIG. 2 is a schematic diagram illustrating an example of the configuration of the delay
クロック遅延回路20は、直列に接続された4個の遅延素子(例えば、バッファ回路)26a、26b、26c、26dによって構成されている。クロック信号CLKは、クロック遅延回路20を構成する遅延素子26a〜26dによって順次遅延され、遅延素子26a〜26dからは、それぞれ、遅延クロック信号CLK1,CLK2,CLK3,CLK4が出力される。
The
内部データストローブ信号DQSIは、フリップフロップ22a〜22dのデータ入力端子Dに入力される。フリップフロップ22a〜22dのクロック入力端子CKには、それぞれ、遅延クロック信号CLK1〜CLK4が入力される。それぞれのフリップフロップ22a〜22dには、対応する遅延クロックCLK1〜CLK4の立ち上がりに同期して内部データストローブ信号DQSIが保持される。
The internal data strobe signal DQSI is input to the data input terminal D of the flip-
0,1判別回路24には、フリップフロップ22a〜22dの出力信号が入力される。0,1判別回路24は、フリップフロップ22a〜22dの出力信号に基づいて、クロック信号CLKの立ち上がりエッジに対する、内部データストローブ信号DQSIの遅延値を計算する。0,1判別回路24からは、計算された内部データストローブ信号DQSIの遅延値、つまり、データストローブ信号DQSの遅延値が出力される。
The output signals of the flip-
図1に示すように、内部データストローブ信号DQSIは、AND回路14により、データストローブ信号DQSの活性状態の一部の期間が、マスクコントロール回路12により生成されるマスク信号(遅延値計算用マスク信号DQS_MASK1)でマスクされたものである。すなわち、マスク信号がLレベル(マスク期間)の時、内部データストローブ信号DQSIは、データストローブ信号DQSに関係なくLレベルとなる。
As shown in FIG. 1, the internal data strobe signal DQSI is generated by the AND
一方、マスク信号がHレベル(非マスク期間)の時、内部データストローブ信号DQSIはデータストローブ信号DQSと等価となる。そして、クロック信号CLKに対するデータストローブ信号DQSの遅延時間と、各遅延クロック信号CLK1〜CLK4の遅延時間との関係に応じて、フリップフロップ22a〜22dには、LレベルまたはHレベルが保持される。
On the other hand, when the mask signal is at the H level (non-mask period), the internal data strobe signal DQSI is equivalent to the data strobe signal DQS. The flip-
0,1判別回路24は、フリップフロップ22a〜22dの出力信号のいずれがLレベルでいずれがHレベルであるかに応じて、クロック信号CLKの立ち上がりエッジに対する、内部データストローブ信号DQSIの遅延値、つまり、データストローブ信号DQSの遅延値を計算する。
The 0, 1 discriminating
なお、図2では、説明を容易に行うために、クロック遅延回路20を構成する遅延素子の段数と、これに対応するフリップフロップの個数を4に設定しているが、この個数を増やすことによって遅延値の検出精度を向上させることができる。
In FIG. 2, for ease of explanation, the number of stages of delay elements constituting the
次に、図3のフローチャートおよび図4のタイミングチャートを参照して、メモリインターフェース回路10の動作を説明する。
Next, the operation of the
同期メモリおよびメモリインターフェース回路10は、電源投入後に、または、必要に応じて任意のタイミングで初期化される(図3のステップS1)。
The synchronous memory and the
この例では、初期化により、INIT信号が活性状態とされるとともに、後述するダミーリード時に、4サイクルのバースト転送が行われるように、同期メモリおよびメモリインターフェース回路10が設定される。なお、バースト転送の設定は、初期化時に限らず、ダミーリードを行う前の適時に行うことができる。バースト転送によるデータ転送の期間は、すなわち、データストローブ信号DQSのレベル変化のサイクル数は、この例のように4サイクル以上とすることが望ましい。
In this example, the INIT signal is activated by initialization, and the synchronous memory and the
初期化によりINIT信号が活性状態になると、マスクコントロール回路12は、ダミーリード時に、遅延値計算用マスク信号DQS_MASK1が生成されるように設定される(図3のステップS2)。
When the INIT signal is activated by initialization, the
図4に示す例では、遅延値計算用マスク信号DQS_MASK1は、ダミーリード時に受信されるデータストローブ信号DQSの、2回目および3回目のレベル変化(LレベルからHレベルおよびこれに続くHレベルからLレベルへのレベル変化の両方)を含み、かつ、1回目および4回目のレベル変化(LレベルからHレベルおよびこれに続くHレベルからLレベルへのレベル変化のいずれも)を含まないように、非マスク期間(図4の例では、遅延値計算用マスク信号DQS_MASK1がHレベル)となる期間が設定されている。 In the example shown in FIG. 4, the delay value calculation mask signal DQS_MASK1 is generated when the data strobe signal DQS received at the time of the dummy read changes in the second and third levels (from the L level to the H level and from the subsequent H level to the L level). Both level change to level) and the first and fourth level changes (either L level to H level and subsequent level change from H level to L level) A period in which the non-mask period is set (in the example of FIG. 4, the delay value calculation mask signal DQS_MASK1 is at the H level) is set.
図4には、データストローブ信号DQSの遅延時間が、最小値と最大値との間の範囲内のある1つの値である場合を示す。ボード上の配線の長さ等に応じてデータストローブ信号DQSの遅延時間が最大値と最小値との間の範囲で変化した場合には、1回目のレベル変化の後半(HレベルからLレベルへの変化)、もしくは、4回目のレベル変化の前半(LレベルからHレベルへの変化)が、非マスク期間に含まれる可能性がある。しかし、遅延値の許容範囲内において、1回目のLレベルからHレベルへの変化や4回目のHレベルからLレベルへの変化は、非マスク期間に含まない。すなわち、リードプリアンブルが終了して活性状態に移行した直後の最初のLレベルからHレベルへのレベル変化、および、活性状態が終了する直前の最後のHレベルからLレベルへのレベル変化は、非マスク期間に含まない。 FIG. 4 shows a case where the delay time of the data strobe signal DQS is one value within a range between the minimum value and the maximum value. When the delay time of the data strobe signal DQS changes in the range between the maximum value and the minimum value according to the length of wiring on the board, etc., the latter half of the first level change (from H level to L level) Or the first half of the fourth level change (change from L level to H level) may be included in the non-mask period. However, the first change from the L level to the H level and the fourth change from the H level to the L level are not included in the non-mask period within the allowable range of the delay value. That is, the level change from the first L level to H level immediately after the read preamble ends and shifts to the active state, and the level change from the last H level to L level immediately before the active state ends are non- Not included in the mask period.
このように、許容される遅延時間の範囲内でデータストローブ信号DQSの活性状態の最初(リードプリアンブルから活性状態に移行した直後)のレベル変化をマスクするように非マスク期間を設定することにより、READコマンドを送信してデータストローブ信号DQSの受信が開始されてから、遅延値計算用マスク信号DQS_MASK1の非マスク期間の開始タイミングまでの間に十分長い期間を設けることができる。そのため、リードプリアンブルの期間が短くなった場合であっても、十分な余裕をもって、遅延値計算用マスク信号DQS_MASK1でリードプリアンブル以前の不定期間をマスクすることが可能である。 In this way, by setting the non-mask period so as to mask the first level change of the data strobe signal DQS in the allowable delay time range (immediately after transition from the read preamble to the active state), A sufficiently long period can be provided between the start of reception of the data strobe signal DQS after transmission of the READ command and the start timing of the non-mask period of the delay value calculation mask signal DQS_MASK1. Therefore, even when the read preamble period is shortened, it is possible to mask the indefinite period before the read preamble with a delay value calculation mask signal DQS_MASK1 with a sufficient margin.
同様に、許容される遅延時間の範囲内でデータストローブ信号DQSの活性状態の最後(活性状態からリードポストアンブルに移行する直前)のレベル変化をマスクするように非マスク期間を設定することにより、非マスク期間の終了タイミングからデータストローブ信号DQSが不定期間となるまでの間に十分長い期間を設けることができる。そのため、リードポストアンブルの期間が短くなった場合であっても、十分な余裕をもって遅延値計算用マスク信号DQS_MASK1でリードポストアンブル以後の不定期間をマスクすることが可能である。 Similarly, by setting a non-masking period so as to mask the level change at the end of the active state of the data strobe signal DQS (immediately before shifting from the active state to the read postamble) within the allowable delay time range, A sufficiently long period can be provided between the end timing of the non-mask period and the time when the data strobe signal DQS becomes an indefinite period. Therefore, even when the read postamble period is shortened, the indefinite period after the read postamble can be masked with a delay value calculation mask signal DQS_MASK1 with a sufficient margin.
上記のように、データストローブ信号DQSの不定期間が十分な余裕をもってマスクされるため、不定期間のデータストローブ信号DQSが遅延値計算回路16に取り込まれて誤認識されることを防止することができる。ただし、0,1判定回路24の構成によっては、活性状態の最初と最後の両方のレベル変化をマスクすることは必ずしも必須ではなく、一方のみをマスクすることによって誤認識を防止することが可能な場合もある。
As described above, since the indefinite period of the data strobe signal DQS is masked with a sufficient margin, it can be prevented that the irregular data strobe signal DQS is taken into the delay
続いて、メモリインターフェース回路10の図示していない回路からREADコマンドが出力される(ダミーリードが行われる)。READコマンドは、同期メモリに送信されるとともに、マスクコントロール回路12にも入力される(図3のステップS3)。 Subsequently, a READ command is output from a circuit (not shown) of the memory interface circuit 10 (dummy read is performed). The READ command is transmitted to the synchronous memory and is also input to the mask control circuit 12 (step S3 in FIG. 3).
READコマンドが送信されると、同期メモリにより、READコマンドを受信してから所定の時間の経過後に、データストローブ信号DQSの送信が開始される。図4の例では、データストローブ信号DQSは、非活性状態から、Lレベルのリードプリアンブルが出力された後、クロック信号CLKの周期でHレベルとLレベルとの間のレベル変化を4回繰り返す活性状態を経て、Lレベルのリードポストアンブルが出力された後に、非活性状態(Hi−Z状態)に戻る。 When the READ command is transmitted, transmission of the data strobe signal DQS is started by the synchronous memory after a predetermined time has elapsed since the READ command was received. In the example of FIG. 4, the data strobe signal DQS is an active state that repeats the level change between the H level and the L level four times in the cycle of the clock signal CLK after the L level read preamble is output from the inactive state. After an L level read postamble is output through the state, the state returns to the inactive state (Hi-Z state).
メモリインターフェース回路10では、AND回路14により、同期メモリから送信されてくるデータストローブ信号DQSが、マスクコントロール回路12により生成される遅延値計算用マスク信号DQS_MASK1でマスクされ、内部データストローブ信号DQSI1が出力される。内部データストローブ信号DQSI1は、図4の例では、データストローブ信号DQSの2回目および3回目のレベル変化が取り出された波形となる。
In the
続いて、遅延値計算回路16により、クロック信号CLKの立ち上がりエッジに対する、内部データストローブ信号DQSI1、つまり、データストローブ信号DQSの遅延値が計算され、マスクコントロール回路12にフィードバックされる。(図3のステップS4)。
Subsequently, the delay
ダミーリードが終了すると、INIT信号が非活性状態とされる。これにより、マスクコントロール回路12は、通常のデータ読み出し時に、読み取りマスク信号DQS_MASK2が出力されるように設定される(図3のステップS5)。
When the dummy read is completed, the INIT signal is deactivated. Thus, the
読み出しマスク信号DQS_MASK2は、ダミーリード期間に計算したクロック信号CLKに対するデータストローブ信号DQSの遅延値と、バースト長に基づいて、データストローブ信号DQSの前後の不定期間がマスクされ、かつ、活性状態での全てのレベル変化を含む期間が非マスク期間となるように設定される。 The read mask signal DQS_MASK2 has an indefinite period before and after the data strobe signal DQS masked based on the delay value of the data strobe signal DQS with respect to the clock signal CLK calculated in the dummy read period and the burst length, and in the active state. A period including all level changes is set to be a non-mask period.
上記のように、ダミーリードを行って計算されたデータストローブ信号DQSの遅延値(実測値)に基づいて、読み出しマスク信号DQS_MASK2の非マスク期間を設定するため、PVT条件の変動やボード配線等に依らず、非マスク期間を常に最適なタイミングとすることができる。 As described above, the non-mask period of the read mask signal DQS_MASK2 is set based on the delay value (actually measured value) of the data strobe signal DQS calculated by performing the dummy read. Regardless, the non-mask period can always be set to the optimum timing.
これ以後の通常のデータ読み出し時には、AND回路14により、同期メモリから送信されてくるデータストローブ信号DQSが、マスクコントロール回路12により生成される読み取りマスク信号DQS_MASK2でマスクされ、内部データストローブ信号DQSI2が生成される。内部データストローブ信号DQSI2は、図4の例では、受信されるデータストローブ信号DQSの1回目〜4回目までの全てのレベル変化が取り出された波形となる。
At the time of normal data reading thereafter, the data strobe signal DQS transmitted from the synchronous memory is masked by the AND
そして、データストローブ信号DQSのレベル変化に同期して同期メモリから送信されてくるデータDQが、内部データストローブ信号DQSI2の立ち上がりエッジに同期して、順次フリップフロップ18に保持され、受信データとして出力される。
The data DQ transmitted from the synchronous memory in synchronization with the level change of the data strobe signal DQS is sequentially held in the flip-
なお、マスクコントロール回路12、検出回路(AND回路14)、遅延値計算回路16の具体的な構成は何ら限定されず、同様の機能を果たすことができる各種構成のものが利用可能である。
The specific configurations of the
また、図4のタイミングチャートでは、データ読み出し時のデータストローブ信号DQSとして、Lレベルのリードプレアンブルに続き、HレベルとLレベルとの間のレベル変化を繰り返す活性状態を経て、非活性状態に戻る例を示したが、これに限定されない。例えば、これとは逆に、Hレベルのリードプレアンブルに続き、LレベルとHレベルとの間のレベル変化を繰り返す活性状態を経て、非活性状態に戻るものでもよい。 In the timing chart of FIG. 4, the data strobe signal DQS at the time of data reading is changed to the inactive state through the active state in which the level change between the H level and the L level is repeated following the L level read preamble. Although an example of returning is shown, the present invention is not limited to this. For example, on the contrary, the H level read preamble may be followed by an active state in which a level change between the L level and the H level is repeated, and then returned to the inactive state.
ここで、図2および図4を参照して、遅延値計算回路16の動作についてさらに説明する。
Here, the operation of the delay
図示は省略されているが、例えば、0,1判定回路24に内部データストローブ信号DQSI1を供給し、データストローブ信号DQSの最後の立ち上がりエッジのタイミングで、フリップフロップ22a〜22dから入力される信号を保持することが可能である。
Although not shown, for example, the internal data strobe signal DQSI1 is supplied to the 0, 1
より具体的には、0,1判定回路24に、例えば、フリップフロップ22a〜22dのそれぞれのQ出力がデータ入力端子に入力されたフリップフロップを設け、クロック端子に、内部データストローブ信号DQSI1を入力する。これにより、内部データストローブ信号DQSI1の最後の立ち上がりエッジのタイミングでのフリップフロップ22a〜22dのQ出力が保持される。
More specifically, for example, a flip-flop in which each Q output of the flip-
前述のように、フリップフロップ22a〜22dには、遅延素子26a〜26dによって順次遅延された遅延クロック信号CLK1〜CLK4が供給される。図4の例では、データストローブ信号DQSの、LレベルからHレベルへの変化とそれに続くHレベルからLレベルへの変化とを、2サイクル含むように、遅延値計算用マスク信号DQS_MASK1の非マスク期間が設定されている。この場合、内部データストローブ信号DQSI1の最後の立ち上がりエッジ、すなわち、内部データストローブ信号DQSI1の2回目の立ち上がりエッジのタイミングでは、フリップフロップ22a〜22dのうち、内部データストローブ信号DQSI1の最初の立ち下がりエッジ(データストローブ信号DQSの2回目の立ち下がりエッジ)より前に立ち上がりエッジを有する遅延クロック信号が供給されたもののQ出力はHレベル、それより後に立ち上がりエッジを有する遅延クロック信号が供給されたもののQ出力はLレベルである。従って、内部データストローブ信号DQSI1の最後の立ち上がりエッジで保持した結果に基づいて、内部データストローブ信号DQSI1の最初の立ち下がりエッジ、すなわち、データストローブ信号DQSの2回目の立ち下がりエッジの、クロック信号の立ち上がりエッジからの遅延時間(遅延値)を計算することができる。
As described above, the delayed clock signals CLK1 to CLK4 sequentially delayed by the
図4に示された状態から、データストローブ信号DQSの遅延値がさらに大きくなると、遅延値計算用マスク信号DQS_MASK1の非マスク期間が、データストローブ信号DQSが最初にHレベルになる期間の一部を含むようになる。この場合でも、データストローブ信号DQSの3回目の立ち上がりエッジが遅延値計算用マスク信号DQS_MASK1の非マスク期間に含まれていれば、図4に示された状態の場合と同様に、2回目の立ち下がり遅延時間を計算することができる。 When the delay value of the data strobe signal DQS further increases from the state shown in FIG. 4, the non-mask period of the delay value calculation mask signal DQS_MASK1 is a part of the period in which the data strobe signal DQS first becomes H level. Comes to include. Even in this case, if the third rising edge of the data strobe signal DQS is included in the non-mask period of the delay value calculation mask signal DQS_MASK1, the second rising edge is performed as in the state shown in FIG. The fall delay time can be calculated.
逆に、データストローブ信号DQSの遅延値が小さくなると、遅延値計算用マスク信号DQS_MASK1の非マスク期間が、データストローブ信号DQSが4回目にHレベルになる期間の一部を含むようになる。この場合、0,1判定回路24のフリップフロップには、データストローブ信号DQSの4回目の立ち上がりエッジのタイミングでのフリップフロップ22a〜22dのQ出力が保持される。この保持結果に基づいて、クロック信号の立ち上がりエッジに対する、データストローブ信号DQSの3回目の立ち下がりエッジの遅延時間を計算することができる。すなわち、図4に示された場合に比較して、1つ後の立ち下がりエッジの遅延時間が計算できる。しかし、その遅延時間計算の基準となるクロック信号CLKの立ち上がりエッジも図4に示された場合に比較して1つ後のものになり、図4に示された状態の場合と連続性のある遅延時間を計算することが可能である。
Conversely, when the delay value of the data strobe signal DQS is reduced, the non-mask period of the delay value calculation mask signal DQS_MASK1 includes a part of the period when the data strobe signal DQS is at the H level for the fourth time. In this case, the Q outputs of the flip-
しかしながら、データストローブ信号DQSの遅延値がさらに小さくなり、遅延値計算用マスク信号DQS_MASK1の非マスク期間がデータストローブ信号DQSの4回目の立ち下がりエッジを含むようになると、リードポストアンブルが短い場合には、その後の不定期間をマスクすることができず、遅延値計算回路16が誤動作を起こす可能性がある。これを防止するためには、遅延値計算用マスク信号DQS_MASK1の非マスク期間を以下のように設定する。すなわち、データストローブ信号DQSが、活性状態において、LレベルからHレベルへの変化とそれに続くHレベルからLレベルへの変化とを、mサイクル(mは2以上の整数)だけ含む場合に、nを1以上、かつ、m−1以下の整数として、データストローブ信号DQSの遅延値が許容範囲内のいずれであっても、データストローブ信号DQSのn番目の立ち下がりエッジとn+1番目の立ち上がりエッジとを含み、かつ、m番目の立ち下がりエッジを含まないように、遅延値計算用マスク信号DQS_MASK1の非マスク期間を設定する。前述のように、データストローブ信号DQSの遅延値の許容範囲の幅はクロック信号CLKの1周期よりも小さいため、mが3以上であれば、このように設定することが可能である。非マスク期間がm番目の立ち下がりエッジを含まないことにより、ポストアンブルの期間が短い場合であっても、確実に、ポストアンブルより後の不定期間をマスクすることができ、遅延値計算回路の誤動作を防止することができる。
However, if the delay value of the data strobe signal DQS is further reduced and the non-mask period of the delay value calculation mask signal DQS_MASK1 includes the fourth falling edge of the data strobe signal DQS, the read postamble is short. The subsequent indefinite period cannot be masked, and the delay
なお、遅延値計算用マスク信号DQS_MASK1の非マスク期間が、データストローブ信号DQSの最初の立ち上がりエッジを含むと、リードプリアンブルが短い場合には、リードプリアンブルより前の不定期間をマスクできない可能性がある。しかし、内部データストローブ信号DQSI1の最後の立ち上がりエッジのタイミングでのフリップフロップ22a〜22dのQ出力を保持する場合には、リードプリアンブルより前の不定期間をマスクすることができなかった場合でも、必ずしも、誤動作の原因にはならない。ただし、mが4以上であれば、データストローブ信号DQSの遅延値が許容範囲内のいずれであっても最初の立ち上がりエッジを含まないように遅延値計算用マスク信号DQS_MASK1の非マスク期間を設定し、さらに確実に誤動作の発生を防止することができる。
If the non-mask period of the delay value calculation mask signal DQS_MASK1 includes the first rising edge of the data strobe signal DQS, the indefinite period before the read preamble may not be masked if the read preamble is short. . However, when holding the Q output of the flip-
また、0,1判定回路24に設けたフリップフロップのクロック端子に、内部データストローブ信号DQSIをそのまま供給するのではなく、ゲート回路を介して、ゲート信号が有効である期間だけ内部データストローブ信号DQSIを供給することも可能である。
In addition, the internal data strobe signal DQSI is not supplied as it is to the clock terminal of the flip-flop provided in the 0, 1
ゲート信号は、例えば、2個のフリップフロップと1個のANDゲートとを利用して、以下のように生成することができる。すなわち、1つめのフリップフロップのデータ入力端子をHレベルに固定し、そのQ出力を2つめのフリップフロップのデータ入力端子に供給し、1つめのフリップフロップのQ出力をANDゲートの正論理入力に、2つめのフリップフロップのQ出力をANDゲートの負論理入力に供給する。そして、READコマンドに続いて、両方のフリップフロップを、そのQ出力がLレベルになるように初期化した後に、内部データストローブ信号DQSIを両方のフリップフロップのクロック端子(負論理)に供給する。これにより、ANDゲートから、内部データストローブ信号DQSIの1回目の立ち下がりエッジから2回目の立ち下がりエッジまでの間だけ有効(Hレベル)となるゲート信号を出力することができる。 The gate signal can be generated as follows using, for example, two flip-flops and one AND gate. That is, the data input terminal of the first flip-flop is fixed to the H level, the Q output is supplied to the data input terminal of the second flip-flop, and the Q output of the first flip-flop is supplied to the positive logic input of the AND gate. The Q output of the second flip-flop is supplied to the negative logic input of the AND gate. Then, following the READ command, both flip-flops are initialized so that their Q outputs become L level, and then the internal data strobe signal DQSI is supplied to the clock terminals (negative logic) of both flip-flops. As a result, a gate signal that is valid (H level) only from the first falling edge to the second falling edge of the internal data strobe signal DQSI can be output from the AND gate.
そして、他のANDゲートをゲート回路として使用し、その入力端子(正論理)に、ゲート信号と内部データストローブ信号DQSIとを供給し、その出力を、0,1判定回路24のフリップフロップのクロック端子に供給する。これにより、内部データストローブ信号DQSIの1回目の立ち下がりエッジと2回目の立ち下がりエッジとの間に挟まれた立ち上がりエッジのタイミングで、フリップフロップ22a〜22dのQ出力を保持することができる。このタイミングでは、フリップフロップ22a〜22dのうち、内部データストローブ信号DQSI1の最初の立ち下がりエッジより前に立ち上がりエッジを有する遅延クロック信号が供給されたもののQ出力はHレベル、それより後に立ち上がりエッジを有する遅延クロック信号が供給されたもののQ出力はLレベルである。従って、0,1判定回路24のフリップフロップに保持した結果に基づいて、内部データストローブ信号DQSI1の最初の立ち下がりエッジの、クロック信号の立ち上がりエッジからの遅延時間を計算することができる。
Then, another AND gate is used as a gate circuit, a gate signal and an internal data strobe signal DQSI are supplied to its input terminal (positive logic), and its output is used as a clock of the flip-flop of the 0, 1
この場合、遅延値計算用マスク信号DQS_MASK1の非マスク期間がデータストローブ信号DQSの最初の立ち上がりエッジを含むと、プリアンブルの期間が短い場合には、プリアンブルより前の不定期間をマスクすることができず、遅延値計算回路16が誤動作を起こす可能性がある。従って、nを1以上、かつ、m−1以下の整数として、データストローブ信号DQSの遅延値が許容範囲内のいずれであっても、データストローブ信号DQSの1番目の立ち上がりエッジを含まず、かつ、n番目およびn+1番目の立ち下がりエッジを含むように、遅延値計算用マスク信号DQS_MASK1の非マスク期間を設定する。データストローブ信号DQSの遅延値の許容範囲の幅はクロック信号CLKの1周期より小さいため、mが3以上であれば、このように設定することが可能である。遅延値計算用マスク信号DQS_MASK1の非マスク期間がデータストローブ信号DQSの1回目の立ち上がりエッジを含まないことにより、プリアンブルの期間が短い場合であっても、その前の不定期間を確実にマスクし、誤動作を防止することができる。
In this case, if the non-mask period of the delay value calculation mask signal DQS_MASK1 includes the first rising edge of the data strobe signal DQS, if the preamble period is short, the indefinite period before the preamble cannot be masked. The delay
なお、遅延値計算用マスク信号DQS_MASK1の非マスク期間が、データストローブ信号DQSのm番目の立ち下がりエッジを含むと、ポストアンブルの期間が短い場合には、ポストアンブルの後の不定期間をマスクできない可能性がある。しかし、ゲート信号が有効である期間だけ0,1判定回路24のフリップフロップに内部データストローブ信号DQSIを供給することにより、ポストアンブルより後の不定期間をマスクすることができなかった場合でも、誤動作の発生を防止することが可能である。ただし、mが4以上であれば、データストローブ信号DQSの遅延値が許容範囲内のいずれであってもm番目の立ち下がりエッジを含まないように遅延値計算用マスク信号DQS_MASK1の非マスク期間を設定し、さらに確実に誤動作の発生を防止することができる。
If the non-mask period of the delay value calculation mask signal DQS_MASK1 includes the mth falling edge of the data strobe signal DQS, the indefinite period after the postamble cannot be masked if the postamble period is short. there is a possibility. However, even if the indefinite period after the postamble cannot be masked by supplying the internal data strobe signal DQSI to the flip-flop of the 0, 1
なお、図1に示した例では、正論理のクロック入力端子CKを有するフリップフロップ22a〜22dを利用して遅延クロック信号CLK1〜CLK4の立ち上がりエッジのタイミングでの内部データストローブ信号DQSIのレベルを保持している。これに対して、負論理のクロック入力端子CKを有するフリップフロップ22a〜22dを利用して遅延クロック信号CLK1〜CLK4の立ち下がりエッジのタイミングでの内部データストローブ信号DQSIのレベルを保持することも可能である。この場合には、クロック信号CLKの立ち下がりエッジからのデータストローブ信号DQSの遅延値を計算することが可能である。
In the example shown in FIG. 1, the level of the internal data strobe signal DQSI at the timing of the rising edge of the delayed clock signals CLK1 to CLK4 is held using the flip-
また、データストローブ信号DQSが、Hレベルのプリアンブルとポストアンブルとの間に、HレベルからLレベルへの変化とそれに続くLレベルからHレベルへの変化とを、複数サイクル繰り返す活性状態を含む場合であっても、遅延値計算用マスク信号DQS_MASK1の非マスク期間を適切に設定することにより、データストローブ信号DQSの遅延値を計算することが可能である。 Further, when the data strobe signal DQS includes an active state in which a change from the H level to the L level and a subsequent change from the L level to the H level are repeated a plurality of cycles between the H level preamble and the postamble. Even so, the delay value of the data strobe signal DQS can be calculated by appropriately setting the non-mask period of the delay value calculation mask signal DQS_MASK1.
本発明は、基本的に以上のようなものである。
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
The present invention is basically as described above.
Although the present invention has been described in detail above, the present invention is not limited to the above-described embodiment, and it is needless to say that various improvements and modifications may be made without departing from the gist of the present invention.
10 メモリインターフェース回路
12 読み取りマスクコントロール回路
14 AND回路
16 遅延値計算回路
18、22a、22b、22c、22d フリップフロップ
20 クロック遅延回路
24 0,1判別回路
26a、26b、26c、26d 遅延素子
DESCRIPTION OF
Claims (2)
前記データストローブ信号のレベル変化を検出して前記データの読み取りのタイミングを制御する検出回路と、
非マスク期間を除いて前記検出回路による検出を禁止する読み取りマスク信号を生成する読み取りマスクコントロール回路とを有するとともに、
前記データストローブ信号のレベル変化を検出し、前記クロック信号に対する前記データストローブ信号の遅延値を計算する遅延値計算回路を有し、
前記マスクコントロール回路が、さらに、前記READコマンド送信から所定の時間の後から前記活性状態の一部のみを含む非マスク期間を除いて、前記遅延値計算回路による検出を禁止する遅延値計算用マスク信号を生成し、該遅延値計算用マスク信号を利用して前記遅延値計算回路により計算された前記データストローブ信号の遅延値に基づいて、前記読み取りマスク信号を生成し、
前記遅延値計算用マスク信号の非マスク期間が、前記READコマンドの送信から前記データストローブ信号の受信までの遅延時間が許容範囲内のいずれであっても、前記データストローブ信号の、前記活性状態の最初の第1のレベルから第2のレベルへの変化と、最後の第2のレベルから第1のレベルへのレベル変化との少なくとも一方を含まないことを特徴とするメモリインターフェース回路。 When the READ command is received, the change from the first level to the second level in the cycle of the clock signal from the inactive state and the subsequent change from the second level to the first level are repeated. A data strobe signal that returns to an inactive state through an active state is transmitted, and the READ command is transmitted to a synchronous memory that transmits data in synchronization with a level change of the data strobe signal, and the data strobe signal is A memory interface circuit for receiving and reading the data in synchronization with a level change of the data strobe signal;
A detection circuit for detecting a level change of the data strobe signal and controlling a timing of reading the data;
A read mask control circuit that generates a read mask signal that prohibits detection by the detection circuit except for a non-mask period;
A delay value calculation circuit for detecting a level change of the data strobe signal and calculating a delay value of the data strobe signal with respect to the clock signal;
The mask control circuit further includes a delay value calculation mask for prohibiting detection by the delay value calculation circuit except for a non-mask period including only a part of the active state after a predetermined time from the READ command transmission. Generating a read mask signal based on the delay value of the data strobe signal calculated by the delay value calculation circuit using the delay value calculation mask signal ,
The non-mask period of the delay value calculation mask signal is within an allowable range of the delay time from the transmission of the READ command to the reception of the data strobe signal. A memory interface circuit characterized by not including at least one of a change from the first first level to the second level and a level change from the last second level to the first level .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010002540A JP5450112B2 (en) | 2010-01-08 | 2010-01-08 | Memory interface circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010002540A JP5450112B2 (en) | 2010-01-08 | 2010-01-08 | Memory interface circuit |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011141781A JP2011141781A (en) | 2011-07-21 |
JP2011141781A5 JP2011141781A5 (en) | 2012-04-12 |
JP5450112B2 true JP5450112B2 (en) | 2014-03-26 |
Family
ID=44457568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010002540A Expired - Fee Related JP5450112B2 (en) | 2010-01-08 | 2010-01-08 | Memory interface circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5450112B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102235521B1 (en) | 2015-02-13 | 2021-04-05 | 삼성전자주식회사 | Storage device having specific pattern and method for operating thereof |
CN111028873B (en) * | 2019-12-19 | 2022-03-01 | 西安紫光国芯半导体有限公司 | Adaptive read path delay calculation method and circuit for DRAM physical interface |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4284527B2 (en) * | 2004-03-26 | 2009-06-24 | 日本電気株式会社 | Memory interface control circuit |
JP4747621B2 (en) * | 2005-03-18 | 2011-08-17 | 日本電気株式会社 | Memory interface control circuit |
JP5061722B2 (en) * | 2007-05-24 | 2012-10-31 | 富士通セミコンダクター株式会社 | Signal masking circuit and semiconductor integrated circuit equipped with the circuit |
JP4967850B2 (en) * | 2007-06-26 | 2012-07-04 | ソニー株式会社 | Memory interface circuit |
-
2010
- 2010-01-08 JP JP2010002540A patent/JP5450112B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011141781A (en) | 2011-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111418018B (en) | Write level arbiter circuit | |
JP5655555B2 (en) | MEMORY INTERFACE CIRCUIT, MEMORY INTERFACE METHOD, AND ELECTRONIC DEVICE | |
JP5802046B2 (en) | Data input circuit | |
KR101374417B1 (en) | Synchronous memory read data capture | |
JP2008103013A (en) | Memory read control circuit and its control method | |
JP5106942B2 (en) | Memory read control circuit | |
US10482946B2 (en) | Management of strobe/clock phase tolerances during extended write preambles | |
US11222689B2 (en) | Multi-phase clock division | |
JP5675035B2 (en) | ZQ calibration circuit | |
KR100907016B1 (en) | Data input circuit of semiconductor memory apparatus and control method of the same | |
JP4837586B2 (en) | Semiconductor device | |
JP2008042719A (en) | Interface circuit | |
JP5450112B2 (en) | Memory interface circuit | |
KR100772716B1 (en) | Semiconductor memory device and method for operating the same | |
US7791963B2 (en) | Semiconductor memory device and operation method thereof | |
US8320204B2 (en) | Memory interface control circuit | |
JP4855908B2 (en) | Latency counter and related methods | |
JP2009284042A (en) | Pulse detection device, and pulse detection method | |
TWI556252B (en) | Memory test system and method thereof | |
JP2012212385A (en) | Memory interface control circuit and semiconductor integrated circuit | |
CN117311598A (en) | Synchronous input buffer control using write shifter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120229 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120229 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130605 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5450112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |