JP5443504B2 - Method for providing drive transistor control signal to drive transistor - Google Patents

Method for providing drive transistor control signal to drive transistor Download PDF

Info

Publication number
JP5443504B2
JP5443504B2 JP2011536310A JP2011536310A JP5443504B2 JP 5443504 B2 JP5443504 B2 JP 5443504B2 JP 2011536310 A JP2011536310 A JP 2011536310A JP 2011536310 A JP2011536310 A JP 2011536310A JP 5443504 B2 JP5443504 B2 JP 5443504B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
providing
electrode
subpixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011536310A
Other languages
Japanese (ja)
Other versions
JP2012508901A (en
Inventor
ヘイマー、ジョン・ウィリアム
パレット、ギャリー
リーヴィー、チャールズ・イゼリン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global OLED Technology LLC
Original Assignee
Global OLED Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global OLED Technology LLC filed Critical Global OLED Technology LLC
Publication of JP2012508901A publication Critical patent/JP2012508901A/en
Application granted granted Critical
Publication of JP5443504B2 publication Critical patent/JP5443504B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/029Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/045Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、有機発光ダイオード(OLED)ディスプレイのような固体エレクトロルミネッセント(EL)フラットパネルディスプレイに関し、より詳細には、エレクトロルミネッセントディスプレイ構成要素の経年変化を補償するための方法を有する、そのようなディスプレイに関する。   The present invention relates to solid state electroluminescent (EL) flat panel displays, such as organic light emitting diode (OLED) displays, and more particularly has a method for compensating for aging of electroluminescent display components. , Relating to such a display.

エレクトロルミネッセント(EL)デバイスは何年にもわたって知られており、最近になって市販のディスプレイデバイスにおいて用いられるようになった。そのようなデバイスは、アクティブマトリックス制御方式及びパッシブマトリックス制御方式の両方を利用し、複数のサブピクセルを利用することができる。各サブピクセルは、ELエミッターと、ELエミッターを流れる電流を駆動するための駆動トランジスタとを含む。サブピクセルは通常2次元のアレイに配列され、サブピクセルごとに1つの行及び列アドレスがあり、サブピクセルには1つのデータ値が関連付けられる。赤色、緑色、青色及び白色のような異なる色のサブピクセルをグループ化して、ピクセルを形成する。ELディスプレイは、コーティング可能な無機発光ダイオード、及び有機発光ダイオード(OLED)を含む、種々のエミッター技術から作製することができる。   Electroluminescent (EL) devices have been known for many years and have recently been used in commercial display devices. Such devices utilize both active and passive matrix control schemes and can utilize multiple subpixels. Each subpixel includes an EL emitter and a driving transistor for driving a current flowing through the EL emitter. The subpixels are typically arranged in a two-dimensional array, with one row and column address for each subpixel, and one data value associated with the subpixel. The sub-pixels of different colors such as red, green, blue and white are grouped to form a pixel. EL displays can be made from a variety of emitter technologies, including coatable inorganic light emitting diodes, and organic light emitting diodes (OLEDs).

OLEDディスプレイは、優れたフラットパネルディスプレイ技術として特に関心を集めている。これらのディスプレイは有機材料の薄膜に通電する電流を利用して光を生成する。放射される光の色、及び電流から光へのエネルギー変換効率は、有機薄膜材料の組成によって決定される。異なる有機材料は異なる色の光を放射する。しかしながら、ディスプレイが使用されるにつれて、ディスプレイ内の有機材料に経年変化が生じ、光を放射する際の効率が低下する。これにより、ディスプレイの寿命が短くなる。有機材料が異なると、異なる速度で経年変化が生じる可能性があるので、ディスプレイが使用されるにつれて、色によって経年変化に差が生じ、ディスプレイの白色点が変化する。さらに、個々の各ピクセルは、他のピクセルとは異なる速度で経年変化を生じるので、結果として、ディスプレイが不均一になる可能性がある。さらに、たとえばアモルファスシリコンといったいくつかの回路部素子も、経年変化の影響を示すことが知られている。   OLED displays are of particular interest as an excellent flat panel display technology. These displays generate light by using a current flowing through a thin film of organic material. The color of emitted light and the energy conversion efficiency from current to light are determined by the composition of the organic thin film material. Different organic materials emit different colors of light. However, as the display is used, the aging of the organic material within the display occurs and the efficiency in emitting light decreases. This shortens the lifetime of the display. Different organic materials can age at different rates, so as the display is used, the color will age differently and change the white point of the display. Furthermore, each individual pixel undergoes aging at a different rate than the other pixels, resulting in a non-uniform display. In addition, some circuit elements, such as amorphous silicon, are known to exhibit the effects of aging.

材料に経年変化が生じる速度は、ディスプレイに通電する電流の量に関連付けられ、それゆえ、ディスプレイから放射された光の量に関連付けられる。この経年変化の影響を補償する種々の技法が記述されてきた。   The rate at which aging occurs in a material is related to the amount of current that passes through the display and is therefore related to the amount of light emitted from the display. Various techniques have been described to compensate for this aging effect.

Shen他による特許文献1は、ピクセルに印加される累積駆動電流に基づいて各ピクセルの光出力効率の低下を計算し、予測することによってOLEDディスプレイ内の個々の有機発光ダイオード(OLED)の発光効率の長期変動を補償する方法及び関連するシステムを記述している。その方法は、ピクセルごとに次の駆動電流に適用される補正係数を導出する。この技法では、各ピクセルに印加される駆動電流を測定し、累積する必要があり、ディスプレイが使用されるのに応じて絶えず更新されなければならない格納メモリを必要とし、それゆえ、複雑で、大規模な回路部を必要とする。   U.S. Pat. No. 6,057,049 to Shen et al. Calculates the luminous efficiency of individual organic light emitting diodes (OLEDs) in an OLED display by calculating and predicting the decrease in light output efficiency of each pixel based on the cumulative drive current applied to the pixel. Describes a method and associated system for compensating for long-term fluctuations in The method derives a correction factor that is applied to the next drive current for each pixel. This technique requires that the drive current applied to each pixel be measured and accumulated, requires a storage memory that must be constantly updated as the display is used, and is therefore complex and large. Requires a large circuit section.

Narita他による特許文献2は、各発光素子から放射される光の量を一定に保持する同様の方法を記述している。この設計では、使用量を記録するために、各ピクセルに送信される各信号に応答する計算ユニットを使用する必要があり、回路設計の複雑度が大幅に増す。   U.S. Pat. No. 6,057,096 by Narita et al. Describes a similar method for keeping the amount of light emitted from each light emitting element constant. This design requires the use of a computation unit that responds to each signal transmitted to each pixel to record usage, greatly increasing the complexity of the circuit design.

Everttによる特許文献3は、OLEDディスプレイのためのパルス幅変調ドライバーを記述している。ビデオディスプレイの一実施形態が、選択された電圧を与えて、ビデオディスプレイ内の有機発光ダイオードを駆動するための電圧ドライバーを備える。電圧ドライバーは、補正表から、経年変化、列抵抗、行抵抗及び他のダイオード特性を考慮に入れた電圧情報を受信することができる。その発明の一実施形態では、補正表は、通常の回路動作前に、及び/又は動作中に計算される。OLED出力光レベルはOLED電流に対して線形であると仮定されるので、その補正方式は、過渡現象が落ち着くことができるほど十分に長い持続時間にわたってOLEDダイオードの中に既知の電流を送り込み、その後、列ドライバー上に存在するアナログ/デジタルコンバーター(A/D)を用いて対応する電圧を測定することに基づく。較正電流源及びA/Dは、スイッチングマトリックスを通じて、任意の列に切り替えることができる。   U.S. Pat. No. 5,677,096 to Evertt describes a pulse width modulation driver for an OLED display. One embodiment of a video display comprises a voltage driver for applying a selected voltage to drive an organic light emitting diode in the video display. The voltage driver can receive voltage information from the correction table that takes into account aging, column resistance, row resistance, and other diode characteristics. In one embodiment of the invention, the correction table is calculated before and / or during normal circuit operation. Since the OLED output light level is assumed to be linear with respect to the OLED current, the correction scheme will deliver a known current into the OLED diode for a long enough duration that the transient can settle, and then , Based on measuring the corresponding voltage using an analog / digital converter (A / D) present on the column driver. The calibration current source and A / D can be switched to any column through the switching matrix.

Numaoによる特許文献4は、有機EL素子を流れる電流及び有機EL素子の温度が測定される方法を記述している。その後、予め計算された表、並びに電流及び温度の測定値を用いて、補償が実行される。この設計は、ピクセルの予測可能な相対的使用量を推定し、ピクセルのグループ又は個々のピクセルの実際の使用量の差に対応していない。それゆえ、色及び空間グループのための補正は、経時的に不正確になる可能性がある。さらに、ディスプレイ内に温度検知回路及び複数の電流検知回路を集積する必要がある。この集積は複雑であり、製造歩留まりを低減し、ディスプレイ内の空間を占有する。   Patent Document 4 by Numao describes a method in which the current flowing through an organic EL element and the temperature of the organic EL element are measured. Thereafter, compensation is performed using pre-calculated tables and current and temperature measurements. This design estimates the predictable relative usage of pixels and does not correspond to the difference in actual usage of groups of pixels or individual pixels. Therefore, corrections for color and space groups can become inaccurate over time. Furthermore, it is necessary to integrate a temperature detection circuit and a plurality of current detection circuits in the display. This integration is complex, reduces manufacturing yield and occupies space in the display.

Ishizuki他による特許文献5は、サブピクセル毎の電流を順に測定する方法を開示している。この方法の測定技法は繰り返されるので、時間がかかる。   Japanese Patent Application Laid-Open No. 2005-228867 by Ishizuki et al. Discloses a method for measuring the current for each subpixel in order. The measurement technique of this method is repeated and takes time.

Arnold他による特許文献6は、OLEDエミッターの経年変化を補償する方法を教示している。この方法は、デバイスルミナンスの全体的な変化がOLEDエミッターの変化によって引き起こされると仮定する。しかしながら、回路内の駆動トランジスタがアモルファスシリコン(a−Si)から形成されるとき、トランジスタのしきい値電圧も使用に伴って変化するので、この仮定は有効ではない。この方法は、トランジスタが経年変化の影響を示す回路内では、OLED効率損失を完全には補償しない。さらに、逆方向バイアスのような方法を用いて、a−Siトランジスタしきい値電圧シフトを緩和するとき、逆方向バイアス効果の適切な追跡/予測又はOLED電圧変化若しくはトランジスタしきい値電圧変化の直接の測定を用いなければ、OLED効率損失の補償は信頼性がなくなる可能性がある。   U.S. Pat. No. 6,057,097 by Arnold et al. Teaches a method for compensating for aging of OLED emitters. This method assumes that the overall change in device luminance is caused by a change in the OLED emitter. However, when the driving transistor in the circuit is formed from amorphous silicon (a-Si), this assumption is not valid because the threshold voltage of the transistor also changes with use. This method does not fully compensate for OLED efficiency loss in circuits where the transistor shows the effects of aging. Further, when using methods such as reverse bias to mitigate a-Si transistor threshold voltage shift, proper tracking / prediction of the reverse bias effect or direct OLED voltage change or transistor threshold voltage change directly. Without using this measurement, compensation for OLED efficiency loss may be unreliable.

Fruehaufによる特許文献7は、電流測定回路及び電圧比較ユニットに供給するためにダイオード駆動電流をタップする第3のトランジスタを有するピクセル構造を開示している。しかしながら、この方法は、測定に用いなければ光の放射に用いることができた電流を測定に用いることによって、そのようなピクセルを含むディスプレイの効率を低下させる。さらに、この方法は、TFT変動を補償するだけであり、不均一なOLED特性を補償することはできない。   U.S. Patent No. 6,053,077 to Fruehauf discloses a pixel structure having a third transistor that taps a diode drive current for supply to a current measurement circuit and voltage comparison unit. However, this method reduces the efficiency of displays including such pixels by using currents that can be used for light emission if not used for measurements. Furthermore, this method only compensates for TFT variations and cannot compensate for non-uniform OLED characteristics.

経年変化の影響に加えて、低温ポリシリコン(LTPS)のようないくつかのトランジスタ技術によって、駆動トランジスタを製造することができるが、それらのトランジスタでは、ディスプレイの表面にわたって移動度及びしきい値電圧が変化する(非特許文献1)。これによって、目に見える不均一性が生じるので望ましくない。さらに、OLED材料を不均一に堆積すると、効率が変化するエミッターが製造され、それにより同様に、不均一性が生じる可能性あるので望ましくない。これらの不均一性は、パネルがエンドユーザーに販売される時点で存在するので、初期不均一性と呼ばれる。図9は、ピクセル間の特性の差を示す平坦域のためのサブピクセルルミナンスのヒストグラム例を示す。いずれの方向においても実際のルミナンスは20%だけ変化し、結果として、ディスプレイ性能が許容できなくなった。   In addition to the effects of aging, drive transistors can be manufactured by some transistor technologies, such as low temperature polysilicon (LTPS), in which the mobility and threshold voltage over the surface of the display. Changes (Non-Patent Document 1). This is undesirable because it creates visible non-uniformities. Furthermore, non-uniform deposition of OLED material is undesirable because it produces emitters with varying efficiencies, which can likewise cause non-uniformities. These non-uniformities are called initial non-uniformities because they exist at the time the panel is sold to the end user. FIG. 9 shows an example histogram of sub-pixel luminance for the plateau showing the characteristic differences between the pixels. In either direction, the actual luminance changed by 20%, resulting in unacceptable display performance.

Salamによる特許文献8は、ピクセル内の明度変動を低減するためのプロセス制御回路部を有するディスプレイマトリックスを記述している。この開示は、ディスプレイ内の最も弱いピクセルの明度と各ピクセルの明度との間の比に基づいて、ピクセルごとに線形スケーリング法を用いることを記述している。しかしながら、この手法は、結局、ディスプレイのダイナミックレンジ及び明度を全体的に低減させることになると共に、ピクセルを動作させることができるビット深度を低減及び変動させることになる。   U.S. Pat. No. 6,053,086 to Salam describes a display matrix having a process control circuit for reducing brightness fluctuations within a pixel. This disclosure describes using a linear scaling method for each pixel based on the ratio between the brightness of the weakest pixel in the display and the brightness of each pixel. However, this approach will ultimately reduce the dynamic range and brightness of the display as well as reduce and vary the bit depth at which the pixel can be operated.

Fanによる特許文献9は、OLEDの表示均一性を改善する方法を記述している。全ての有機発光素子の表示特性が測定される。その技法は、ルックアップテーブル及び計算回路部の組み合わせを用いて、均一性補正を実施する。しかしながら、この方法は光学的な測定を必要とする。これにより、この方法はユーザーの場所において周期的な測定を必要とする経年変化補正には適していない。さらに、記述された手法は、ピクセル毎の別々のルックアップテーブルを必要とするので、結果としてメモリ要件を満たすのに非常に費用がかかるようになるか、各ピクセルの特性を近似する必要があるので、画像品質が低下するかのいずれかである。   U.S. Pat. No. 6,057,091 to Fan describes a method for improving the display uniformity of an OLED. The display characteristics of all organic light emitting devices are measured. The technique implements uniformity correction using a combination of look-up tables and computing circuitry. However, this method requires optical measurements. Thus, this method is not suitable for aging correction that requires periodic measurements at the user's location. In addition, the described approach requires a separate lookup table for each pixel, which can result in being very expensive to meet memory requirements or need to approximate the characteristics of each pixel So either the image quality is degraded.

Kasai他による特許文献10は、複数の外乱要因に対応する補正処理を実行し、その記述内容が補正係数を含む変換表を用いることによって、表示品質を安定させる電気光学デバイスを記述している。しかしながら、この方法は、処理を実行するのに、その全てが用いられているとは限らない多数のルックアップテーブル(LUT)を必要とし、それらのLUTを実装するための方法を記述していない。   Patent document 10 by Kasai et al. Describes an electro-optical device that stabilizes display quality by executing correction processing corresponding to a plurality of disturbance factors and using a conversion table whose description contents include correction coefficients. However, this method requires a large number of lookup tables (LUTs), not all of which are used to perform the process, and does not describe a method for implementing those LUTs. .

それゆえ、エレクトロルミネッセントディスプレイの経年変化及び初期不均一性のより完全な補償手法が必要とされている。   Therefore, there is a need for a more complete compensation approach for aging and initial non-uniformity of electroluminescent displays.

米国特許第6,414,661号US Pat. No. 6,414,661 米国特許第6,504,565号US Pat. No. 6,504,565 米国特許出願公開第2002/0167474号US Patent Application Publication No. 2002/0167474 特開2002−278514号公報JP 2002-278514 A 米国特許出願公開第2003/0122813号US Patent Application Publication No. 2003/0122813 米国特許第6,995,519号US Pat. No. 6,995,519 米国特許出願公開第2004/0100430号US Patent Application Publication No. 2004/0100430 米国特許第6,081,073号US Pat. No. 6,081,073 米国特許第6,473,065号US Pat. No. 6,473,065 米国特許出願公開第2005/0007392号US Patent Application Publication No. 2005/0007392

Kuo, Yue編「Thin Film Transistor: Materials and Processes, vol. 2: Polycrystalline Thin Film Transistors」(Boston: Kluwer Academic Publishers, 2004, pg. 410-412)Kuo, Yue, “Thin Film Transistor: Materials and Processes, vol. 2: Polycrystalline Thin Film Transistors” (Boston: Kluwer Academic Publishers, 2004, pg. 410-412)

それゆえ、本発明の目的は、トランジスタに経年変化がある場合にエレクトロルミネッセントエミッター内の経年変化及び効率の変化を補償することである。   Therefore, it is an object of the present invention to compensate for aging and efficiency changes in an electroluminescent emitter when the transistor is aging.

この目的は、複数のエレクトロルミネッセント(EL)サブピクセル内の駆動トランジスタに駆動トランジスタ制御信号を与える方法であって、
(a)複数のELサブピクセルを設けることであって、各サブピクセルは、第1の電極、第2の電極及びゲート電極を有する駆動トランジスタと、第1の電極及び第2の電極を有するELエミッターと、第1の電極、第2の電極及びゲート電極を有する読出しトランジスタとを備えること、
(b)各読出しトランジスタの前記第1の電極を対応する前記駆動トランジスタの前記第2の電極及び対応する前記ELエミッターの前記第1の電極に接続すること、
(c)前記サブピクセルごとに、それぞれの前記サブピクセルからの対応する出力を指令する入力コード値を受信すること、
(d)ターゲットサブピクセルを選択すること、
(e)前記ターゲットサブピクセルを除く各前記サブピクセルに、それぞれの前記入力コード値を与えると共に、前記ターゲットサブピクセルに、対応する前記入力コード値よりも選択された第1の量だけ高い出力を指令するブーストコード値を与えること、
(f)選択された遅延時間後に、前記ターゲットサブピクセル内の前記駆動トランジスタ及び前記ELエミッターの特性を表すステータス信号を与えるために、前記ターゲットサブピクセルの前記読出しトランジスタの前記第2の電極上の読出し電圧を測定することであって、前記ターゲットサブピクセルは、選択された試験電圧で駆動され、前記試験電圧は、駆動トランジスタのしきい値電圧を横切る電圧シーケンスとして与えられること、
(g)前記ステータス信号を用いることであって、前記ターゲットサブピクセルの補償済みコード値を与えること、
(h)前記ターゲットELサブピクセルの前記駆動トランジスタに前記補償済みコード値に対応する駆動トランジスタ制御信号を与えること、並びに
(i)前記ターゲットサブピクセルとして前記複数のサブピクセルをそれぞれ順に選択して、ステップ(d)〜(h)を繰り返すことであって、前記複数のELサブピクセルのそれぞれにおける前記駆動トランジスタにそれぞれの駆動トランジスタ制御信号を与えること、
を含み、
前記選択された遅延時間は、選択されたフレーム時間の選択された割合であり、
前記選択された第1の量は、前記対応する入力コード値によって指令される前記出力の割合であり、前記選択された割合の逆数として計算される、方法によって達成される。
The purpose is to provide a drive transistor control signal to a drive transistor in a plurality of electroluminescent (EL) subpixels, comprising:
(A) Providing a plurality of EL subpixels, each subpixel having a driving transistor having a first electrode, a second electrode and a gate electrode, and an EL having a first electrode and a second electrode Comprising an emitter and a read transistor having a first electrode, a second electrode and a gate electrode;
(B) connecting the first electrode of each read transistor to the corresponding second electrode of the drive transistor and the corresponding first electrode of the EL emitter;
(C) for each subpixel, receiving an input code value commanding a corresponding output from each of the subpixels;
(D) selecting a target sub-pixel;
(E) providing each of the sub-pixels excluding the target sub-pixel with the respective input code value, and providing the target sub-pixel with an output that is higher than the corresponding input code value by a selected first amount. Give boost code value to command,
(F) After a selected delay time, on the second electrode of the read transistor of the target subpixel to provide a status signal representative of the characteristics of the drive transistor and the EL emitter in the target subpixel. Measuring a read voltage, wherein the target subpixel is driven with a selected test voltage, the test voltage being provided as a voltage sequence across a threshold voltage of a drive transistor;
(G) using the status signal, providing a compensated code value for the target sub-pixel;
(H) providing a drive transistor control signal corresponding to the compensated code value to the drive transistor of the target EL subpixel; and (i) sequentially selecting the plurality of subpixels as the target subpixel, Repeating steps (d) to (h), each driving transistor control signal being applied to the driving transistor in each of the plurality of EL sub-pixels;
Including
The selected delay time is a selected percentage of the selected frame time;
The selected first quantity is achieved by a method that is a percentage of the output commanded by the corresponding input code value and is calculated as the reciprocal of the selected percentage.

本発明の利点は、発光素子の使用量又は動作時間の連続的な測定値を累積するための大規模又は複雑な回路部を必要とすることなく、回路部の経年変化も起こっているディスプレイ内の有機材料の経年変化を補償するOLEDディスプレイである。本発明のさらに別の利点は、OLEDディスプレイが簡単な電圧測定回路部を用いることである。本発明のさらなる利点は、全ての電圧測定を行なうことによって、これが、電流を測定する方法よりも、変化に対して感度が高いことである。本発明のさらなる利点は、OLED変化の補償と共に、駆動トランジスタの特性の変化の補償が実行され、それにより、完全な補償解決策を提供することができることである。本発明のさらなる利点は、測定及び補償(OLED及び駆動トランジスタ)の両方の態様を迅速に成し遂げることができることである。本発明のさらなる利点は、単一の選択線を用いて、データ入力及びデータ読出しが可能であることである。本発明のさらなる利点は、駆動トランジスタ及びOLEDの変化の特徴付け及び補償が特定の素子に特有であり、開放又は短絡され得る他の素子による影響を受けないことである。   An advantage of the present invention is that in a display where the aging of the circuitry is occurring without the need for large or complex circuitry to accumulate continuous measurements of light emitting device usage or operating time. It is an OLED display that compensates for aging of organic materials. Yet another advantage of the present invention is that the OLED display uses a simple voltage measurement circuit section. A further advantage of the present invention is that by making all voltage measurements, it is more sensitive to changes than the method of measuring current. A further advantage of the present invention is that, along with compensation for OLED changes, compensation for changes in the characteristics of the drive transistor can be performed, thereby providing a complete compensation solution. A further advantage of the present invention is that both aspects of measurement and compensation (OLED and drive transistor) can be accomplished quickly. A further advantage of the present invention is that data can be input and data read using a single select line. A further advantage of the present invention is that the characterization and compensation of drive transistor and OLED changes are specific to a particular device and are not affected by other devices that can be opened or shorted.

本発明を実施する際に用いることができるエレクトロルミネッセント(EL)ディスプレイの一実施形態の概略図である。1 is a schematic diagram of one embodiment of an electroluminescent (EL) display that can be used in practicing the present invention. 本発明を実施する際に用いることができるELサブピクセル及び関連する回路部の一実施形態の概略図である。1 is a schematic diagram of one embodiment of an EL subpixel and associated circuitry that may be used in practicing the present invention. 本発明を実施する際に用いることができる変換回路の第1の実施形態の概略図である。1 is a schematic diagram of a first embodiment of a conversion circuit that can be used in practicing the present invention. 本発明を実施する際に用いることができる変換回路の第2の実施形態の概略図である。It is the schematic of 2nd Embodiment of the conversion circuit which can be used when implementing this invention. OLEDエミッターの経年変化がルミナンス効率に及ぼす影響を示す図である。It is a figure which shows the influence which the secular change of an OLED emitter has on luminance efficiency. OLEDエミッター又は駆動トランジスタの経年変化がデバイス電流に及ぼす影響を示す図である。It is a figure which shows the influence which an aging of an OLED emitter or a drive transistor has on a device current. 本発明の方法の一実施形態の行タイミング図である。FIG. 6 is a row timing diagram of an embodiment of the method of the present invention. 本発明の方法の別の実施形態の行タイミング図である。FIG. 6 is a row timing diagram of another embodiment of the method of the present invention. 本発明の方法の一実施形態のフレームタイミング図である。FIG. 6 is a frame timing diagram of an embodiment of the method of the present invention. 本発明の方法の一実施形態の流れ図である。3 is a flow diagram of one embodiment of the method of the present invention. トランジスタしきい値電圧の変化とOLED電圧の変化との間の関係を示すグラフである。6 is a graph showing the relationship between a change in transistor threshold voltage and a change in OLED voltage. OLED効率とOLED電圧の変化との間の関係を示すグラフである。6 is a graph showing the relationship between OLED efficiency and changes in OLED voltage. OLED効率と、OLED経過期間と、OLED駆動電流密度との間の関係を示すグラフである。6 is a graph showing the relationship between OLED efficiency, OLED elapsed time, and OLED drive current density. ピクセル間の特性の差を示すピクセルルミナンスのヒストグラムである。It is a histogram of pixel luminance showing the difference in characteristics between pixels.

図1を参照すると、本発明を実施する際に用いることができるエレクトロルミネッセント(EL)ディスプレイの一実施形態の概略図が示される。ELディスプレイ10は、行及び列に配列された複数のELサブピクセル60のアレイを含む。ELディスプレイ10は複数の行選択線20を含み、ELサブピクセル60の各行が1つの対応する行選択線20を有する。ELディスプレイ10は複数の読出し線30をさらに含み、ELサブピクセル60の各列が1つの対応する読出し線30を有する。明確に例示するために図示されないが、当該技術分野においてよく知られているように、ELサブピクセル60の各列はデータ線も有する。複数の読出し線30は、1つ又は複数のマルチプレクサ40に接続され、これによって、後に説明するように、ELサブピクセルから信号を並列/順次に読み出すことが可能になる。マルチプレクサ40は、ELディスプレイ10と同じ構造の一部とすることもできるし、ELディスプレイ10に対し接続することも切り離すこともできる別の構成とすることもできる。   Referring to FIG. 1, a schematic diagram of one embodiment of an electroluminescent (EL) display that can be used in practicing the present invention is shown. The EL display 10 includes an array of a plurality of EL subpixels 60 arranged in rows and columns. The EL display 10 includes a plurality of row selection lines 20, and each row of EL subpixels 60 has one corresponding row selection line 20. The EL display 10 further includes a plurality of readout lines 30, and each column of EL subpixels 60 has one corresponding readout line 30. Although not shown for clarity of illustration, each column of EL subpixels 60 also has a data line, as is well known in the art. The plurality of readout lines 30 are connected to one or more multiplexers 40, thereby enabling signals to be read out in parallel / sequentially from the EL sub-pixels, as will be described later. The multiplexer 40 can be part of the same structure as the EL display 10, or can have a different configuration that can be connected to or disconnected from the EL display 10.

次に図2を参照すると、本発明を実施する際に用いることができるELサブピクセル及び関連する回路部の一実施形態の概略図が示される。ELサブピクセル60は、ELエミッター50と、駆動トランジスタ70と、キャパシタ75と、読出しトランジスタ80と、選択トランジスタ90とを備える。トランジスタのそれぞれは、第1の電極と、第2の電極と、ゲート電極とを有する。第1の電圧源140が駆動トランジスタ70の第1の電極に接続される。「接続される」は、要素が直接接続されるか、又は別の構成要素、たとえば、スイッチ、ダイオード、別のトランジスタ等を介して接続されることを意味する。駆動トランジスタ70の第2の電極はELエミッター50の第1の電極に接続され、第2の電圧源150がELエミッター50の第2の電極に接続される。選択トランジスタ90はデータ線35を駆動トランジスタ70のゲート電極に接続し、当該技術分野においてよく知られているように、データ線35からのデータを駆動トランジスタ70に選択的に与える。各行選択線20は、ELサブピクセル60の対応する行内の選択トランジスタ90のゲート電極及び読出しトランジスタ80のゲート電極に接続される。   Referring now to FIG. 2, a schematic diagram of one embodiment of an EL subpixel and associated circuitry that can be used in practicing the present invention is shown. The EL subpixel 60 includes an EL emitter 50, a driving transistor 70, a capacitor 75, a reading transistor 80, and a selection transistor 90. Each of the transistors includes a first electrode, a second electrode, and a gate electrode. The first voltage source 140 is connected to the first electrode of the driving transistor 70. “Connected” means that the elements are directly connected or connected via another component, eg, a switch, diode, another transistor, or the like. The second electrode of the driving transistor 70 is connected to the first electrode of the EL emitter 50, and the second voltage source 150 is connected to the second electrode of the EL emitter 50. A select transistor 90 connects the data line 35 to the gate electrode of the drive transistor 70 and selectively provides data from the data line 35 to the drive transistor 70 as is well known in the art. Each row select line 20 is connected to the gate electrode of the select transistor 90 and the gate electrode of the read transistor 80 in the corresponding row of the EL subpixel 60.

読出しトランジスタ80の第1の電極は、駆動トランジスタ70の第2の電極に接続され、ELエミッター50の第1の電極にも接続される。各読出し線30は、ELサブピクセル60の対応する列内の読出しトランジスタ80の第2の電極に接続される。読出し線30は、測定回路170に読出し電圧を与え、測定回路は読出し電圧を測定し、ELサブピクセル60の特性を表すステータス信号を与える。   The first electrode of the read transistor 80 is connected to the second electrode of the drive transistor 70 and is also connected to the first electrode of the EL emitter 50. Each readout line 30 is connected to a second electrode of readout transistor 80 in the corresponding column of EL subpixels 60. The readout line 30 provides a readout voltage to the measurement circuit 170, which measures the readout voltage and provides a status signal that represents the characteristics of the EL subpixel 60.

所定の数のELサブピクセル60のそれぞれの読出しトランジスタの第2の電極から電圧を順次に読み出すために、マルチプレクサ出力線45及びマルチプレクサ40を通して、測定回路170に複数の読出し線30を接続することができる。複数のマルチプレクサ40が存在する場合には、それぞれが自らのマルチプレクサ出力線45を有することができる。こうして、所定の数のELサブピクセルを同時に駆動することができる。複数のマルチプレクサによって、種々のマルチプレクサ40から電圧を並列に読み出すことが可能になる一方、各マルチプレクサ40は、そのマルチプレクサに取り付けられた読出し線30を順次に読み出すことが可能になる。本明細書において、これを並列/順次プロセスと呼ぶ。   A plurality of readout lines 30 may be connected to the measurement circuit 170 through the multiplexer output line 45 and the multiplexer 40 in order to sequentially read the voltage from the second electrode of each readout transistor of the predetermined number of EL subpixels 60. it can. If there are multiple multiplexers 40, each can have its own multiplexer output line 45. In this way, a predetermined number of EL subpixels can be driven simultaneously. Multiple multiplexers allow voltages to be read from the various multiplexers 40 in parallel, while each multiplexer 40 can sequentially read the readout line 30 attached to that multiplexer. In this specification, this is called a parallel / sequential process.

測定回路170は、変換回路171と、オプションでプロセッサ190及びメモリ195とを備える。変換回路171は、マルチプレクサ出力線45上で読出し電圧を受信し、変換済みデータ線93上にデジタルデータを出力する。変換回路171は、マルチプレクサ出力線45に高い入力インピーダンスを呈することが好ましい。変換回路171によって測定される読出し電圧は、読出しトランジスタ90の第2の電極上の電圧に等しくすることができるか、又はその電圧の関数とすることができる。たとえば、読出し電圧測定値は、読出しトランジスタ90の第2の電極上の電圧から、読出しトランジスタのドレイン−ソース間電圧及びマルチプレクサ40の両端での電圧降下を引いた値とすることができる。ステータス信号としてデジタルデータを用いることができるか、又はステータス信号は、以下に記述されるように、プロセッサ190によって計算することができる。ステータス信号は、ELサブピクセル60内の駆動トランジスタ及びELエミッターの特性を表す。プロセッサ190は、変換済みデータ線93上でデジタルデータを受信し、ステータス線94上にステータス信号を出力する。プロセッサ190は、CPU、FPGA又はASICとすることができ、オプションで、メモリ195に接続されることができる。メモリ195は、フラッシュ又はEEPROMのような不揮発性記憶装置、又はSRAMのような揮発性記憶装置とすることができる。   The measurement circuit 170 includes a conversion circuit 171 and optionally a processor 190 and a memory 195. The conversion circuit 171 receives the read voltage on the multiplexer output line 45 and outputs digital data on the converted data line 93. The conversion circuit 171 preferably exhibits a high input impedance to the multiplexer output line 45. The read voltage measured by the conversion circuit 171 can be equal to the voltage on the second electrode of the read transistor 90 or can be a function of that voltage. For example, the read voltage measurement can be a voltage on the second electrode of the read transistor 90 minus the drain-source voltage of the read transistor and the voltage drop across the multiplexer 40. Digital data can be used as the status signal, or the status signal can be calculated by the processor 190 as described below. The status signal represents the characteristics of the drive transistor and the EL emitter in the EL subpixel 60. The processor 190 receives the digital data on the converted data line 93 and outputs a status signal on the status line 94. The processor 190 can be a CPU, FPGA or ASIC, and can optionally be connected to the memory 195. The memory 195 can be a non-volatile storage device such as flash or EEPROM, or a volatile storage device such as SRAM.

補償器191が、ステータス線94上でステータス信号を受信すると共に、入力線85上で入力コード値を受信し、制御線95上に補償済みコード値を与える。ソースドライバー155が補償済みコード値を受信し、データ線35上に駆動トランジスタ制御信号を生成する。したがって、プロセッサ190は、表示過程中に、本明細書において後に記述されるような補償済みデータを与えることができる。当該技術分野において知られているように、入力コード値は、タイミングコントローラー(図示せず)によって与えることができる。入力コード値はデジタル又はアナログとすることができ、指示されるルミナンスに対して線形又は非線形とすることができる。アナログである場合には、入力コード値は、電圧、電流、又はパルス幅変調された波形とすることができる。   Compensator 191 receives the status signal on status line 94, receives the input code value on input line 85, and provides the compensated code value on control line 95. Source driver 155 receives the compensated code value and generates a drive transistor control signal on data line 35. Accordingly, the processor 190 can provide compensated data as described later herein during the display process. As is known in the art, the input code value can be provided by a timing controller (not shown). Input code values can be digital or analog and can be linear or non-linear with respect to the indicated luminance. If analog, the input code value can be a voltage, current, or pulse width modulated waveform.

ソースドライバー155は、デジタル/アナログコンバーター、又はプログラマブル電圧源、プログラマブル電流源、若しくはパルス幅変調された電圧(「デジタル駆動」)若しくは電流ドライバー、又は当該技術分野において知られている別のタイプのソースドライバーを含むことができる。   Source driver 155 may be a digital / analog converter, or a programmable voltage source, a programmable current source, or a pulse width modulated voltage (“digital drive”) or current driver, or another type of source known in the art. A driver can be included.

プロセッサ190及び補償器191は、同じCPU又は他のハードウエア上に実装することができる。プロセッサ190及び補償器191は、本明細書において記述されることになる測定過程中に、協力して、データ線35に所定のデータ値を与えることができる。   The processor 190 and the compensator 191 can be implemented on the same CPU or other hardware. The processor 190 and compensator 191 can cooperate to provide a predetermined data value on the data line 35 during the measurement process to be described herein.

図3Aを参照すると、第1の実施形態では、変換回路171は、マルチプレクサ出力線45上の読出し電圧測定値をデジタル信号に変換するためのアナログ/デジタルコンバーター185を備える。それらのデジタル信号は、変換済みデータ線93上でプロセッサ190に与えられる。また、変換回路171は、ローパスフィルタ180も備えることができる。この実施形態では、所定の試験データ値が補償器191によってデータ線35に与えられ、マルチプレクサ出力線45上の対応する読出し電圧が測定され、ステータス信号として用いられる。   Referring to FIG. 3A, in the first embodiment, the conversion circuit 171 includes an analog / digital converter 185 for converting the read voltage measurement value on the multiplexer output line 45 into a digital signal. Those digital signals are provided to the processor 190 on the converted data line 93. The conversion circuit 171 can also include a low-pass filter 180. In this embodiment, a predetermined test data value is provided to the data line 35 by the compensator 191 and the corresponding read voltage on the multiplexer output line 45 is measured and used as a status signal.

図3Bを参照すると、第2の実施形態では、変換回路171は電圧比較器200を備えており、電圧比較器200は、マルチプレクサ出力線45上の読出し電圧測定値を選択された基準電圧レベルと比較し、読出し電圧が選択された基準電圧レベル以上であるか、又は以下であるかを指示するトリガ信号をトリガ線202上に与える。選択された基準電圧レベルは、基準電圧源201によって与えられる。読出し電圧測定値は、読出し線30上の電圧に対応する。読出し電圧測定値を受信するために、試験信号発生器203が、駆動トランジスタのゲート電極に、選択された試験電圧シーケンスを順次に与える。試験信号発生器203はランプ発生器とすることができ、その場合、選択された試験電圧シーケンスは、増加しないか、又は減少しないシーケンスである。増加しないシーケンス及び減少しないシーケンスは一定にすることはできない。試験電圧シーケンスは、測定コントローラー204にも与えられ、測定コントローラー204は、電圧比較器200からトリガ信号を受信すると共に試験信号発生器203から対応する試験電圧を受信し、対応する試験電圧を変換済みデータ線93上でプロセッサに与える。プロセッサは、補償器へのステータス信号として、ステータス線95上に対応する試験電圧を与えることができる。測定コントローラー204は、ステータス信号として、対応する試験電圧の関数、たとえば、一次変換を与えることもできる。この実施形態は、アナログ/デジタルコンバーターが不要であるので、第1の実施形態よりも安価に実施することができる。試験電圧シーケンスは、等価なデジタルコード値として、又は試験電圧に対する別の形のマッピングとして、測定コントローラー204に与えることができる。この実施形態では、試験電圧シーケンスは、制御線95上で試験信号発生器203からシーケンスを受信する補償器191によってデータ線35に与えられ、マルチプレクサ出力線45上の読出し電圧が基準電圧201によって規定されるしきい値を横切る点が記録され、ステータス信号として用いられる。   Referring to FIG. 3B, in the second embodiment, the conversion circuit 171 includes a voltage comparator 200, which compares the read voltage measurement on the multiplexer output line 45 with the selected reference voltage level. In comparison, a trigger signal is provided on the trigger line 202 indicating whether the read voltage is above or below the selected reference voltage level. The selected reference voltage level is provided by reference voltage source 201. The read voltage measurement value corresponds to the voltage on the read line 30. To receive the read voltage measurement, the test signal generator 203 sequentially applies the selected test voltage sequence to the gate electrode of the drive transistor. The test signal generator 203 can be a ramp generator, in which case the selected test voltage sequence is a sequence that does not increase or decrease. A sequence that does not increase and a sequence that does not decrease cannot be made constant. The test voltage sequence is also provided to the measurement controller 204, which receives the trigger signal from the voltage comparator 200 and the corresponding test voltage from the test signal generator 203, and has converted the corresponding test voltage. The data line 93 is given to the processor. The processor can provide a corresponding test voltage on the status line 95 as a status signal to the compensator. The measurement controller 204 can also provide a corresponding test voltage function, eg, a primary transformation, as a status signal. Since this embodiment does not require an analog / digital converter, it can be implemented at a lower cost than the first embodiment. The test voltage sequence can be provided to the measurement controller 204 as an equivalent digital code value or as another form of mapping to the test voltage. In this embodiment, the test voltage sequence is provided to the data line 35 by a compensator 191 that receives the sequence from the test signal generator 203 on the control line 95 and the read voltage on the multiplexer output line 45 is defined by the reference voltage 201. The point crossing the threshold to be recorded is recorded and used as a status signal.

測定が行なわれている間に、試験データ値が、ELエミッターから光を放射するように指示することができる。これは、ELディスプレイのユーザーの目に見える可能性があるので望ましくない。当該技術分野において知られているように、駆動トランジスタ70はしきい値電圧Vthを有し、その電圧未満の電圧では(又は、Pチャネルの場合、その電圧より高い電圧では)、相対的にはほとんど電流が流れないので、相対的にはほとんど光が放射されない。選択される基準電圧レベルを、そのしきい値電圧未満にして、測定中にユーザーの目に見える光が放射されることを防ぐことができる。 While the measurement is taking place, the test data value can indicate to emit light from the EL emitter. This is undesirable as it may be visible to the user of the EL display. As is known in the art, the drive transistor 70 has a threshold voltage V th, which is relatively less than that voltage (or higher than that voltage for P-channels). Since almost no current flows, relatively little light is emitted. The selected reference voltage level can be less than its threshold voltage to prevent light visible to the user from being emitted during the measurement.

駆動トランジスタ70がアモルファスシリコントランジスタであるとき、しきい値Vthは、実際の使用条件を含む、経年変化条件下で変化することが知られている。したがって、ELエミッター50に駆動電流を流すことによって、駆動トランジスタ70のVthが増加する。それゆえ、駆動トランジスタ70のゲート電極上の信号が一定でも、電流Idsは徐々に減少することになり、それゆえ、ELエミッター50によって放射される光の輝度も徐々に減少する。そのような減少量は、駆動トランジスタ70の使用量に依存することになり、それゆえ、その減少は、ディスプレイ内で駆動トランジスタが異なれば異なる可能性がある。これが、ELサブピクセル60の特性に関する1つのタイプの空間変動である。そのような空間変動は、ディスプレイの種々の部分における明度及びカラーバランスの差、及び頻繁に表示される画像(たとえば、ネットワークロゴ)によって画像そのもののゴーストがアクティブディスプレイ上に常に表示されるようになる画像「焼き付き」を含むことができる。そのような問題を防ぐために、しきい値電圧のそのような変化を補償することが望ましい。また、経過期間に関連するELエミッター50の変化、たとえば、ルミナンス効率損失及びELエミッター50の両端の抵抗の増加も生じる可能性がある。 When the driving transistor 70 is an amorphous silicon transistor, the threshold value V th is known to change under aging conditions including actual use conditions. Therefore, by passing a drive current through the EL emitter 50, V th of the drive transistor 70 increases. Therefore, even if the signal on the gate electrode of the drive transistor 70 is constant, the current I ds gradually decreases, and therefore the brightness of the light emitted by the EL emitter 50 also gradually decreases. The amount of such reduction will depend on the amount of drive transistor 70 used, and therefore the reduction may be different for different drive transistors in the display. This is one type of spatial variation regarding the characteristics of the EL subpixel 60. Such spatial variations cause the ghost of the image itself to always be displayed on the active display due to differences in brightness and color balance in various parts of the display, and frequently displayed images (eg, network logos). The image “burn-in” can be included. In order to prevent such problems, it is desirable to compensate for such changes in threshold voltage. Also, changes in the EL emitter 50 associated with the elapsed period, such as loss of luminance efficiency and an increase in resistance across the EL emitter 50 may occur.

次に図4Aを参照すると、電流がOLEDエミッターに通電されるのに応じて生じるOLEDエミッターの経年変化がルミナンス効率に及ぼす影響を示す図が示される。3つの曲線は、時間又は累積電流にわたるルミナンス出力によって表されるような、異なる色の光を放射する異なる光エミッター(たとえば、それぞれ赤色、緑色及び青色エミッター)の一般的な性能を表す。異なる色の光エミッター間のルミナンスの低下は異なる可能性がある。それらの差は、異なる色の光エミッターにおいて用いられる材料の経年変化特性が異なること、又は異なる色の光エミッターの使用量が異なることに起因することがある。それゆえ、従来の使用では、経年変化を補正しない場合、ディスプレイは明るくなくなり、ディスプレイの色、特に白色点はシフトする可能性がある。   Referring now to FIG. 4A, a diagram illustrating the effect of aging of the OLED emitter that occurs as current is passed through the OLED emitter on luminance efficiency is shown. The three curves represent the general performance of different light emitters (eg, red, green and blue emitters, respectively) that emit different colors of light, as represented by the luminance output over time or accumulated current. The decrease in luminance between light emitters of different colors can be different. These differences may be due to different aging characteristics of materials used in different color light emitters, or different usage of different color light emitters. Therefore, in conventional use, if the aging is not corrected, the display will become bright and the color of the display, especially the white point, may shift.

さらなるタイプの空間変動は初期不均一性である。ELディスプレイの動作寿命は、エンドユーザーがそのディスプレイ上で最初に画像を見た時から、そのディスプレイが廃棄される時までの時間である。初期不均一性は、ディスプレイの動作寿命の開始時に存在する任意の不均一性である。本発明は、都合の良いことに、ELディスプレイの動作寿命が始まる前に測定を行なうことによって初期不均一性を補正することができる。その測定は、ディスプレイの製造の一部として工場において行なうことができる。また、その測定は、ユーザーが最初にELディスプレイを含む製品を起動した後において、そのディスプレイ上に最初の画像を表示する直前に行なうことができる。これにより、ディスプレイは、エンドユーザーが最初に見るときに、エンドユーザーに高品質の画像を提示できるようになるので、ディスプレイに対するエンドユーザーの第一印象は好意的になるであろう。   A further type of spatial variation is initial non-uniformity. The operating life of an EL display is the time from when the end user first sees an image on the display to when the display is discarded. Initial non-uniformity is any non-uniformity present at the beginning of the operating life of the display. The present invention can advantageously correct initial non-uniformities by taking measurements before the operating life of the EL display begins. The measurement can be done at the factory as part of the display manufacturing. Further, the measurement can be performed immediately after the user first activates the product including the EL display and immediately before displaying the first image on the display. This will make the end user's first impression of the display positive, as the display will be able to present a high quality image to the end user when the end user first sees it.

図4Bを参照すると、2つのELエミッターの特性の差若しくは2つの駆動トランジスタの特性の差、又はその両方がELサブピクセル電流に及ぼす影響を示す図が示される。この図は、経年変化前後の単一のELサブピクセルの類似の事例も表すことができる。図3の横座標は駆動トランジスタ70におけるゲート電圧を表す。縦座標は、ELエミッター50に通電する電流の底を10とする対数である。第1のELサブピクセルI−V特性230及び第2のELサブピクセルI−V特性240は、2つの異なるELサブピクセル60の場合、又は経年変化前(230)及び経年変化後(240)の単一のELサブピクセル60の場合のI−V曲線を示す。特性240の場合に、所望の電流を得るのに、特性230の場合よりも大きな電圧が必要とされる。すなわち、その曲線は、量ΔVだけ右にシフトされる。経年変化の場合、ΔVは、図に示されるように、しきい値電圧の変化(ΔVth、210)と、ELエミッター抵抗の変化から生じるEL電圧の変化(ΔVEL、220)との和である。この変化の結果として、特性230及び240をそれぞれ有するサブピクセル間で光放射が不均一になる。特性230よりも特性240において、所与のゲート電圧によって、電流が少なく制御され、それゆえ、光が少なく制御されることになる。 Referring to FIG. 4B, a diagram illustrating the effect of the difference in the characteristics of two EL emitters, the difference in the characteristics of two drive transistors, or both on the EL subpixel current is shown. This figure can also represent a similar case of a single EL subpixel before and after aging. The abscissa in FIG. 3 represents the gate voltage in the driving transistor 70. The ordinate is a logarithm where the bottom of the current flowing through the EL emitter 50 is 10. The first EL sub-pixel I-V characteristic 230 and the second EL sub-pixel I-V characteristic 240 are for two different EL sub-pixels 60, or before aging (230) and after aging (240). The IV curve for a single EL subpixel 60 is shown. In the case of the characteristic 240, a voltage larger than that in the case of the characteristic 230 is required to obtain a desired current. That is, the curve is shifted to the right by the amount ΔV. In the case of aging, ΔV is the sum of the change in threshold voltage (ΔV th , 210) and the change in EL voltage (ΔV EL , 220) resulting from the change in EL emitter resistance, as shown in the figure. is there. As a result of this change, light emission is non-uniform between sub-pixels having characteristics 230 and 240, respectively. In characteristic 240 rather than characteristic 230, a given gate voltage will control less current and hence less light.

OLED電流IEL(これは駆動トランジスタを流れるドレイン−ソース間電流Vdsでもある)、OLED電圧VEL、及び飽和時のしきい値電圧Vthの間の関係は以下の通りである。 The relationship between the OLED current I EL (which is also the drain-source current V ds flowing through the driving transistor), the OLED voltage V EL , and the threshold voltage V th at saturation is as follows.

Figure 0005443504
Figure 0005443504

ただし、WはTFTチャネル幅であり、LはTFTチャネル長であり、μはTFT移動度であり、C0は単位面積当たりの酸化物キャパシタンスであり、Vgはゲート電圧であり、Vgsは駆動トランジスタのゲートとソースとの間の電圧差である。簡単にするために、μがVgsに依存するのを無視する。したがって、ELサブピクセル60のうちの1つ又は複数のサブピクセルの特性の変動を補償するために、Vth及びVELの変化を補正しなければならない。しかしながら、何度も測定を行なうことは非常に多くの時間を要する可能性がある。本発明は、都合の良いことに、一度の測定でトランジスタ変動及びELエミッター変動を補正することによって測定時間を短縮する。 Where W is the TFT channel width, L is the TFT channel length, μ is the TFT mobility, C 0 is the oxide capacitance per unit area, V g is the gate voltage, and V gs is It is the voltage difference between the gate and source of the driving transistor. For simplicity, ignore the dependence of μ on V gs . Therefore, changes in V th and V EL must be corrected to compensate for variations in the characteristics of one or more of the EL sub-pixels 60. However, many measurements can take a very long time. The present invention advantageously reduces measurement time by correcting transistor variations and EL emitter variations in a single measurement.

図5Aを参照し、合わせて図2及び図3Aも参照すると、本発明の先に与えられた第1の実施形態のタイミング図が示される。時間は右に向かって経過する。(行,列)としてアドレス指定される2つのサブピクセル:行1内の(1,1)及び(1,2)、並びに行2内の(2,1)及び(2,2)の場合のタイミングが示される。この図は、明確にするために、行が重なり合わないタイミングを示すが、実際には、当該技術分野において知られているように、かつ図5Cにおいて示されるように、行の時間は重なり合うことになる。   Referring to FIG. 5A, and also referring to FIGS. 2 and 3A, there is shown a timing diagram of the first embodiment given earlier of the present invention. Time passes to the right. Two subpixels addressed as (row, column): (1,1) and (1,2) in row 1 and (2,1) and (2,2) in row 2 Timing is shown. This figure shows for the sake of clarity when the rows do not overlap, but in practice the row times overlap as is known in the art and as shown in FIG. 5C. become.

サブピクセルごとに、補償器191が、入力線85上で対応する入力コード値を受信し、そのコード値は、それぞれのサブピクセルから対応する光を出力するように指令する。図5Aのタイミング図において示されるのは、入力コード値に対応する、ソースドライバー155からのアナログデータ信号である。行1から始めると、ターゲットサブピクセル(1,1)が選択される。ブーストコード値が計算され、ブーストコード値は、ターゲットサブピクセルについて、入力コード値よりも選択された第1の量だけ高い光出力を指令する。そのブーストコード値は、ブーストコード値期間302においてターゲットサブピクセル(1,1)に与えられ、他の全てのサブピクセル、ここでは(1,2)には、その対応する入力コード値を与えられえている(入力コード値期間301)。選択された遅延時間303の後に、ターゲットサブピクセルのためのブーストコード値期間302が終了し、測定時間304が開始する。測定時間304中に、ターゲットサブピクセルは、選択された試験電圧305で駆動され、上記のように、アナログ/デジタルコンバーター185を用いて、ターゲットサブピクセルの読出しトランジスタの第2の電極上の電圧の測定が行なわれる。   For each subpixel, the compensator 191 receives a corresponding input code value on the input line 85, and the code value commands the corresponding light output from each subpixel. Shown in the timing diagram of FIG. 5A is an analog data signal from source driver 155 corresponding to the input code value. Beginning with row 1, the target subpixel (1,1) is selected. A boost code value is calculated, and the boost code value commands a light output for the target subpixel that is higher than the input code value by a selected first amount. The boost code value is given to the target subpixel (1,1) in the boost code value period 302, and all other subpixels, here (1,2), are given their corresponding input code values. (Input code value period 301). After the selected delay time 303, the boost code value period 302 for the target subpixel ends and the measurement time 304 begins. During measurement time 304, the target subpixel is driven with the selected test voltage 305 and, as described above, using the analog / digital converter 185, the voltage on the second electrode of the read transistor of the target subpixel. Measurements are made.

図5Bを参照し、合わせて図2及び図3Bも参照すると、本発明の先に与えられた第2の実施形態のタイミング図が示される。ブーストコード値期間302、入力コード値期間301、選択された遅延時間303及び測定時間304は、図3Aにおいて説明された通りである。測定時間304中に、ターゲットサブピクセルが、試験信号発生器203によって与えられる選択された試験電圧シーケンス306で駆動され、上記のように、比較器200を用いて、読出しトランジスタの第2の電極上の電圧の測定が行なわれる。   Referring to FIG. 5B, and referring also to FIGS. 2 and 3B, a timing diagram of the second embodiment given earlier of the present invention is shown. The boost code value period 302, the input code value period 301, the selected delay time 303 and the measurement time 304 are as described in FIG. 3A. During the measurement time 304, the target subpixel is driven with a selected test voltage sequence 306 provided by the test signal generator 203 and, as described above, using the comparator 200, on the second electrode of the read transistor. Is measured.

図5A及び図5Bにおいて示されるように、測定過程は、選択された順序で行ごとに繰り返される。任意の選択された行時間中に、ターゲットサブピクセルとして、任意の数のサブピクセルを選択することができる。   As shown in FIGS. 5A and 5B, the measurement process is repeated row by row in a selected order. Any number of subpixels can be selected as target subpixels during any selected row time.

ブーストコード値期間302は、ターゲットサブピクセルの光出力と他のサブピクセルの光出力とを等しくすることによって、測定が目に見えるのを防ぐ。ブーストコード値期間中に、ターゲットサブピクセルを、より高い出力レベルに駆動して、オン時間を短くすることとのバランスを取ることができる。遅延時間303は、選択された行時間307のうちの選択された割合とすることができる。その際、選択された第1の量は、対応する入力コード値によって指令される出力の或る割合であり、選択された割合の逆数として計算することができる。たとえば、遅延時間303が行時間307の0.8(4/5)である場合には、選択された第1の量は1/0.8=5/4=1.25である。利用可能な時間を20%だけ短縮するには、同じ全光出力を生成するのに、ルミナンスを25%だけ増加させる必要がある(行時間1の場合の100%出力=1*1=1;行時間0.8の場合の125%出力=1.25*0.8=1)。   The boost code value period 302 prevents the measurement from being visible by making the light output of the target subpixel equal to the light output of the other subpixel. During the boost code value period, the target subpixel can be driven to a higher output level to balance the on-time. The delay time 303 may be a selected percentage of the selected row time 307. The selected first quantity is then a certain percentage of the output commanded by the corresponding input code value and can be calculated as the reciprocal of the selected ratio. For example, if the delay time 303 is 0.8 (4/5) of the row time 307, the selected first amount is 1 / 0.8 = 5/4 = 1.25. To reduce the available time by 20%, it is necessary to increase the luminance by 25% to produce the same all-optical output (100% output for row time 1 = 1 * 1 = 1; 125% output when row time is 0.8 = 1.25 * 0.8 = 1).

図5Cを参照すると、当該技術分野において知られているように、実際には、行時間はフレーム時間308において重なり合い、遅延時間303は、選択されたフレーム時間の選択された割合であり、フレーム時間は、たとえば、16.7ms(=1/60sec)とすることができる。測定時間304は、遅延時間303の後ではなく、遅延時間の前とすることもできる。図5Cは、第1のフレーム中にターゲットサブピクセルとして選択される各行の列1内のサブピクセル、及び第2のフレーム時間中にターゲットサブピクセルとして選択される各行の列2内のサブピクセルを示す。第2のフレーム中に、第1のフレーム中に得られた読出し電圧測定値が補償器191によって用いられ、フレーム1においてターゲットであったサブピクセルに対して補償コード値期間409中に与えられる補償済みコード値が生成される。   Referring to FIG. 5C, as is known in the art, in practice the row times overlap at frame time 308 and delay time 303 is a selected percentage of the selected frame time and the frame time. Can be, for example, 16.7 ms (= 1/60 sec). The measurement time 304 may be before the delay time instead of after the delay time 303. FIG. 5C shows the subpixels in column 1 of each row selected as the target subpixel during the first frame and the subpixels in column 2 of each row selected as the target subpixel during the second frame time. Show. During the second frame, the read voltage measurements obtained during the first frame are used by the compensator 191 to provide compensation provided during the compensation code value period 409 for the sub-pixel that was the target in frame 1 Generated code values are generated.

次に図5Dを参照し、合わせて図2も参照すると、本発明の方法の一実施形態のブロック図が示される。上記のように、入力コード値が受信され(ステップ310)、ターゲットサブピクセルが選択され(ステップ320)、上記のように、入力コード値及びブーストコード値がサブピクセルに与えられ(ステップ330)、そして、ターゲットサブピクセルの読出しトランジスタの第2の電極上の電圧の測定が行なわれる(ステップ340)。その後、ターゲットピクセル内の駆動トランジスタ及びELエミッターの特性を表すステータス信号が与えられる(ステップ350)。   Referring now to FIG. 5D and referring also to FIG. 2, a block diagram of one embodiment of the method of the present invention is shown. As described above, an input code value is received (step 310), a target subpixel is selected (step 320), and as described above, the input code value and the boost code value are provided to the subpixel (step 330), A measurement of the voltage on the second electrode of the read transistor of the target subpixel is then performed (step 340). Thereafter, a status signal representing the characteristics of the drive transistor and EL emitter in the target pixel is provided (step 350).

ステータス信号は経年変化:時間の経過と共に、ターゲットサブピクセル60内の駆動トランジスタ70及びELエミッター50の動作によって引き起こされる、そのターゲットサブピクセル内の駆動トランジスタ及びELエミッターの特性の変動を表すことができる。そのようなステータス信号を計算するために、上記の変換回路171のいずれの実施形態においても、各サブピクセルの第1の読出し電圧測定を行なうことができ、プロセッサ190によってメモリ195に格納することができる。この測定はELディスプレイの動作寿命前に行うことができる。ELディスプレイの動作中に、第1の読出し電圧測定が行なわれた時刻とは異なる後の時点において、各サブピクセルの第2の読出し電圧測定を行なうことができ、メモリ195に格納することができる。その後、第1及び第2の読出し電圧測定値を用いて、時間の経過と共に駆動トランジスタ及びELエミッターの動作によって引き起こされる駆動トランジスタ及びELエミッターの特性の変動を表すステータス信号を計算することができる。たとえば、その際、ステータス信号を、第2の読出し電圧測定値と第1の読出し電圧測定値との間の差として、又は一次変換のような、その差の関数として計算することができる。   The status signal can represent aging: over time, the variation of the characteristics of the drive transistor and EL emitter in that target subpixel caused by the operation of the drive transistor 70 and EL emitter 50 in the target subpixel 60. . In order to calculate such a status signal, a first read voltage measurement of each subpixel can be made in any of the embodiments of the conversion circuit 171 described above and stored in the memory 195 by the processor 190. it can. This measurement can be performed before the operating life of the EL display. During operation of the EL display, a second read voltage measurement for each sub-pixel can be made and stored in memory 195 at a later time different from the time at which the first read voltage measurement was made. . The first and second read voltage measurements can then be used to calculate a status signal that represents the variation in characteristics of the drive transistor and EL emitter caused by the operation of the drive transistor and EL emitter over time. For example, the status signal can then be calculated as the difference between the second read voltage measurement and the first read voltage measurement, or as a function of the difference, such as a primary transformation.

その後、ステータス信号は補償器191に与えられ、補償器191は、ステータス信号及び入力コード値を用いて、ターゲットサブピクセルのための補償済みコード値を与える(ステップ360)。補償器の動作は、後にさらに検討される。   The status signal is then provided to a compensator 191 that provides a compensated code value for the target subpixel using the status signal and the input code value (step 360). The operation of the compensator will be further discussed later.

その後、補償済みコード値に対応する駆動トランジスタ制御信号が、ターゲットELサブピクセルの駆動トランジスタに与えられる。補償器は、補償済みコード値をソースドライバー155に与え、ソースドライバー155は、駆動トランジスタ制御信号を生成し、その信号をデータ線35及び選択トランジスタ80を介して、駆動トランジスタ70のゲート電極に与える(ステップ370)。   A drive transistor control signal corresponding to the compensated code value is then provided to the drive transistor of the target EL subpixel. The compensator provides a compensated code value to the source driver 155, and the source driver 155 generates a drive transistor control signal and applies the signal to the gate electrode of the drive transistor 70 via the data line 35 and the selection transistor 80. (Step 370).

ステップ320〜370は、その後、複数のサブピクセルがそれぞれターゲットサブピクセルとして順に選択され、それぞれの駆動トランジスタ制御信号が、複数のELサブピクセルそれぞれにおけるそれぞれの駆動トランジスタに与えられるまで繰り返される(判断ステップ380)。一旦、1つのサブピクセルのための読出し電圧が測定されると、対応するステータス信号をメモリ195に格納することができる。補償器191は、その格納されたステータス信号を用いて、任意の数の入力コード値を補償することができる。測定は、規則的な間隔で、又はディスプレイの電源が入れられるか、切られる度に、又はディスプレイの使用量によって決定される時間間隔で行なうことができる。ブーストコード値302によって、測定期間304がユーザーに見えるのが防がれるので、測定はディスプレイの寿命を通じて行なうこともできる。サブピクセルは、任意の順序でターゲットサブピクセルとして選択することができる。一実施形態では、サブピクセルは、ディスプレイの行走査順に従って上から下に、かつ左から右に、又は右から左に選択することができる。別の実施形態では、ターゲットサブピクセルは、温度勾配のような要因に起因する系統的なバイアスを防ぐために、各行内のランダムな位置において選択することができる。   Steps 320 to 370 are then repeated until a plurality of subpixels are selected in turn as target subpixels and respective drive transistor control signals are applied to the respective drive transistors in each of the plurality of EL subpixels (decision step). 380). Once the readout voltage for one subpixel is measured, the corresponding status signal can be stored in memory 195. The compensator 191 can compensate any number of input code values using the stored status signal. Measurements can be taken at regular intervals or at time intervals determined by the display being turned on or off, or by display usage. Since the boost code value 302 prevents the measurement period 304 from being visible to the user, measurements can also be made throughout the lifetime of the display. Subpixels can be selected as target subpixels in any order. In one embodiment, the sub-pixels can be selected from top to bottom and from left to right, or from right to left, according to the row scan order of the display. In another embodiment, target sub-pixels can be selected at random locations within each row to prevent systematic bias due to factors such as temperature gradients.

図2に戻ると、電圧Voutが測定されるか(第1の実施形態)、又は選択される(第2の実施形態)。電圧Vdataはわかっているか(第1の実施形態)、又は測定される(第2の実施形態)。高い入力インピーダンスの変換回路171の中には、読出しトランジスタを通ってほとんど電流が流れないので、電圧Vread、すなわち、読出しトランジスタ両端での電圧降下は一定であると仮定することができる。電圧PVDD及びCVが選択される。それゆえ、VELは、以下のように計算することができる。
EL=(Vout+Vread)−CV (2)
Returning to FIG. 2, the voltage Vout is measured (first embodiment) or selected (second embodiment). The voltage V data is known (first embodiment) or measured (second embodiment). Since little current flows through the read transistor in the high input impedance converter circuit 171, it can be assumed that the voltage V read , ie, the voltage drop across the read transistor, is constant. Voltages PVDD and CV are selected. Therefore, V EL can be calculated as follows.
V EL = (V out + V read ) −CV (2)

ELサブピクセル内の駆動トランジスタ及びELデバイスの特性の変動は、計算されるVELの変動に反映される。したがって、VELは、ステータス信号として用いることができる。ELディスプレイ10を大量生産する前に、1つ又は複数の代表的なデバイスを特徴付けて、サブピクセル毎のVELを対応するトランジスタ特性(Vth、移動度)及びELデバイス特性(抵抗、効率)にマッピングする製品モデルを生成することができる。2つ以上の製品モデルを作ることもできる。たとえば、ディスプレイの異なる領域は、異なる製品モデルを有することができる。製品モデルは、ルックアップテーブル内に格納することができるか、又はアルゴリズムとして用いることができる。 Variations in the characteristics of the drive transistors and EL devices in the EL subpixel are reflected in the calculated variations in V EL . Therefore, V EL can be used as a status signal. Prior to mass production of the EL display 10, one or more representative devices are characterized, and the transistor characteristics (V th , mobility) and EL device characteristics (resistance, efficiency) corresponding to V EL for each subpixel. ) Can be generated. Two or more product models can be created. For example, different areas of the display can have different product models. The product model can be stored in a lookup table or used as an algorithm.

初期不均一性を補償するのに特に役に立つ一実施形態では、基準ステータス信号レベルを選択することができる。このレベルは、全てのサブピクセルのためのステータス信号の平均、最小値又は最大値とすることができるか、又は当業者に明らかであるような別の関数とすることができる。補償器は、各ピクセルのそれぞれのステータス信号を基準ステータス信号レベルと比較して、どの程度の補償が適用されるべきかを判断することができる。これは、第2の読出し電圧測定値を利用できない、初期不均一性を補償する際に役に立つことがある。補償器は、測定されたVEL値及び選択された基準ステータス信号レベルを有する製品モデルを用いて、補償済みコード値を生成することができる。 In one embodiment that is particularly useful for compensating for initial non-uniformities, a reference status signal level can be selected. This level can be the average, minimum or maximum value of the status signal for all subpixels, or can be another function as will be apparent to those skilled in the art. The compensator can compare each status signal for each pixel to a reference status signal level to determine how much compensation should be applied. This can be useful in compensating for initial non-uniformities where the second read voltage measurement is not available. The compensator can generate a compensated code value using a product model having the measured V EL value and the selected reference status signal level.

本発明による経年変化補償のための一実施形態では、第2の読出し電圧測定時のVELと第1の読出し電圧測定時のVELとの間の差ΔVELが、ステータス信号として用いられる。アモルファスシリコンTFT経年変化及びOLED経年変化はいずれも、時間の経過と共にデバイスに通電する積算電流に比例するので、ΔVELをトランジスタのΔVth及び実行される補償に相関させるモデルを作成することができる。図6は、横座標上のΔVELと縦座標上のΔVthとの間の相関の一例を示す。この相関は、統計の分野において知られている回帰技法によって、製品モデルに組み込むことができる。曲線390は1つの可能なスプラインフィットを示す。 In one embodiment for aging compensation according to the present invention, the difference ΔV EL between V EL at the time of the second read voltage measurement and V EL at the time of the first read voltage measurement is used as the status signal. Since amorphous silicon TFT aging and OLED aging are both proportional to the integrated current flowing through the device over time, a model can be created that correlates ΔV EL with the transistor ΔV th and the compensation performed. . FIG. 6 shows an example of the correlation between ΔV EL on the abscissa and ΔV th on the ordinate. This correlation can be incorporated into the product model by regression techniques known in the field of statistics. Curve 390 shows one possible spline fit.

図2の事例において、トランジスタ及びOLED経年変化では、補償済みコード値は、ΔVthだけ、及び駆動トランジスタ70のVdsを低減する、OLED電圧上昇ΔVELに起因する駆動トランジスタ70のチャネル長変調の補正だけ、入力コード値よりも高くなる必要がある。 In the case of FIG. 2, for transistor and OLED aging, the compensated code value is ΔV th and the channel length modulation of the drive transistor 70 due to the OLED voltage rise ΔV EL , which reduces the V ds of the drive transistor 70. Only the correction needs to be higher than the input code value.

経年変化補償の付加的な影響は、OLED効率損失である。1つのデバイスの場合のルミナンス効率とΔVELとの間の関係の一例が図7のグラフに示される。所与の電流の場合のルミナンス減少、及びΔVELとルミナンス減少との関係を測定することによって、ELエミッター50が公称ルミナンスを出力するために必要とされる補正済み信号の変化を求めることができる。この関係は、製品モデルに組み込むことができる。 An additional effect of aging compensation is OLED efficiency loss. An example of the relationship between luminance efficiency and ΔV EL for one device is shown in the graph of FIG. By measuring the luminance decrease for a given current and the relationship between ΔV EL and the luminance decrease, the change in the corrected signal required for the EL emitter 50 to output the nominal luminance can be determined. . This relationship can be incorporated into the product model.

ELサブピクセル60の特性の変化又は変動を補償するために、以下の形の式においてステータス信号を用いることができる。
comp=Vdata+f1(ΔVEL)+f2(ΔVEL)+f3(ΔVEL,ΔVdata
(3)
ただし、VcompはELサブピクセル60の所望のルミナンスを維持するために必要とされる補償済みコード値に対応する電圧であり、Vdataは、入力コード値に対応する電圧であり、f1(ΔVEL)はしきい値電圧の変化の補正であり、f2(ΔVEL)は、EL抵抗の変化の補正であり、f3(ΔVEL,ΔVdata)は、EL効率の変化の補正である。関数f3は、以下にさらに説明される。関数f1、f2及びf3は、製品モデルの構成要素である。この式を用いて、補償器191は、ELエミッター60を制御して、一定のルミナンス出力、及び所与のルミナンスにおける延長された寿命を達成することができる。この方法は、ELディスプレイ10内のELサブピクセルごとにそれぞれ補正を与えるので、複数のELサブピクセルの特性の空間変動を補償することになる。
In order to compensate for changes or variations in the characteristics of the EL subpixel 60, the status signal can be used in an equation of the form:
V comp = V data + f 1 (ΔV EL ) + f 2 (ΔV EL ) + f 3 (ΔV EL , ΔV data )
(3)
Where V comp is the voltage corresponding to the compensated code value required to maintain the desired luminance of the EL subpixel 60, V data is the voltage corresponding to the input code value, and f 1 ( ΔV EL ) is a correction for a change in threshold voltage, f 2 (ΔV EL ) is a correction for a change in EL resistance, and f 3 (ΔV EL , ΔV data ) is a correction for a change in EL efficiency. is there. Function f 3 is further described below. Functions f 1 , f 2 and f 3 are components of the product model. Using this equation, compensator 191 can control EL emitter 60 to achieve a constant luminance output and an extended lifetime at a given luminance. Since this method provides correction for each EL subpixel in the EL display 10, it compensates for spatial variations in the characteristics of the plurality of EL subpixels.

図8は、式3において参照される、f3のモデル例を示す。OLEDエミッターの効率は、ステータス信号ΔVELによって表される、その経過期間に依存するだけでなく、Vdataによって表される、駆動されているレベルにも依存する。図8は、7つの異なる経年変化レベルの場合の効率対駆動レベルの曲線を示す。経年変化レベルは、当該技術分野において知られているように、「Txx」として特定される。ただし、「xx」は指定される試験レベル、この場合には20mA/cm2におけるパーセント効率である。補償器191は、ステータス信号及び入力コード値に応答して、補償済みコード値を生成し、任意の駆動レベルにおけるELエミッターの効率の変動を正確に補償することができる。 FIG. 8 shows an example model of f 3 referred to in Equation 3. The efficiency of the OLED emitter depends not only on its elapsed time, represented by the status signal ΔV EL , but also on the driven level, represented by V data . FIG. 8 shows the efficiency vs. drive level curve for seven different aging levels. The aging level is specified as “Txx” as is known in the art. Where “xx” is the percent efficiency at the specified test level, in this case 20 mA / cm 2 . The compensator 191 can generate a compensated code value in response to the status signal and the input code value to accurately compensate for variations in the efficiency of the EL emitter at any drive level.

好ましい実施形態では、本発明は、限定はしないが、Tang他による米国特許第4,769,292号及びVanSlyke他による米国特許第5,061,569号において開示されるような小分子又はポリマーOLEDから構成される有機発光ダイオード(OLED)を含むディスプレイにおいて利用される。そのようなディスプレイを製造するために、有機発光ディスプレイの数多くの組み合わせ及び変形を用いることができる。図2を参照すると、ELエミッター50がOLEDエミッターであるとき、ELサブピクセル60はOLEDサブピクセルである。   In a preferred embodiment, the present invention includes, but is not limited to, small molecule or polymer OLEDs as disclosed in US Pat. No. 4,769,292 by Tang et al. And US Pat. No. 5,061,569 by VanSlyke et al. In a display including an organic light emitting diode (OLED). Many combinations and variations of organic light emitting displays can be used to produce such displays. Referring to FIG. 2, when the EL emitter 50 is an OLED emitter, the EL subpixel 60 is an OLED subpixel.

トランジスタ70、80及び90は、アモルファスシリコン(a−Si)トランジスタ、低温ポリシリコン(LTPS)トランジスタ、酸化亜鉛トランジスタ、又は当該技術分野において知られている他のトランジスタタイプとすることができる。それらのトランジスタは、Nチャネル、Pチャネル、又は任意の組み合わせとすることができる。OLEDは、(図示のような)非反転構造とすることができるか、又はELエミッター50が第1の電圧源140と駆動トランジスタ70との間に接続される反転構造とすることができる。   Transistors 70, 80, and 90 can be amorphous silicon (a-Si) transistors, low temperature polysilicon (LTPS) transistors, zinc oxide transistors, or other transistor types known in the art. The transistors can be N-channel, P-channel, or any combination. The OLED can be a non-inverting structure (as shown) or an inverting structure in which the EL emitter 50 is connected between the first voltage source 140 and the driving transistor 70.

10 ELディスプレイ
20 選択線
30 読出し線
35 データ線
40 マルチプレクサ
45 マルチプレクサ出力線
50 ELデバイス
60 ELサブピクセル
70 駆動トランジスタ
75 キャパシタ
80 読出しトランジスタ
85 入力線
90 選択トランジスタ
93 変換済みデータ線
94 ステータス線
95 制御線
140 第1の電圧源
150 第2の電圧源
155 ソースドライバー
170 測定回路
171 変換回路
180 ローパスフィルタ
185 アナログ/デジタルコンバーター
190 プロセッサ
191 補償器
195 メモリ
200 電圧比較器
201 基準電圧源
202 トリガ線
203 試験信号発生器
204 測定コントローラー
210 ΔVth
220 ΔVEL
230 サブピクセルI−V特性
240 サブピクセルI−V特性
301 入力コード値期間
302 ブーストコード値期間
303 遅延時間
304 測定時間
305 試験電圧
306 試験電圧シーケンス
307 行時間
308 フレーム時間
310 ステップ
320 ステップ
330 ステップ
340 ステップ
350 ステップ
360 ステップ
370 ステップ
380 判断ステップ
390 曲線
409 補償コード値期間
10 EL Display 20 Selection Line 30 Read Line 35 Data Line 40 Multiplexer 45 Multiplexer Output Line 50 EL Device 60 EL Subpixel 70 Drive Transistor 75 Capacitor 80 Read Transistor 85 Input Line 90 Select Transistor 93 Converted Data Line 94 Status Line 95 Control Line 140 First voltage source 150 Second voltage source 155 Source driver 170 Measurement circuit 171 Conversion circuit 180 Low-pass filter 185 Analog / digital converter 190 Processor 191 Compensator 195 Memory 200 Voltage comparator 201 Reference voltage source 202 Trigger line 203 Test signal Generator 204 Measurement controller 210 ΔV th
220 ΔV EL
230 Subpixel IV characteristics 240 Subpixel IV characteristics 301 Input code value period 302 Boost code value period 303 Delay time 304 Measurement time 305 Test voltage 306 Test voltage sequence 307 Row time 308 Frame time 310 Step 320 Step 330 Step 340 Step 350 Step 360 Step 370 Step 380 Judgment Step 390 Curve 409 Compensation Code Value Period

Claims (9)

複数のエレクトロルミネッセント(EL)サブピクセル内の駆動トランジスタに駆動トランジスタ制御信号を与える方法であって、
(a)複数のELサブピクセルを設けることであって、各サブピクセルは、第1の電極、第2の電極及びゲート電極を有する駆動トランジスタと、第1の電極及び第2の電極を有するELエミッターと、第1の電極、第2の電極及びゲート電極を有する読出しトランジスタとを備えること、
(b)各読出しトランジスタの前記第1の電極を対応する前記駆動トランジスタの前記第2の電極及び対応する前記ELエミッターの前記第1の電極に接続すること、
(c)前記サブピクセルごとに、それぞれの前記サブピクセルからの対応する出力を指令する入力コード値を受信すること、
(d)ターゲットサブピクセルを選択すること、
(e)前記ターゲットサブピクセルを除く各前記サブピクセルに、それぞれの前記入力コード値を与えると共に、前記ターゲットサブピクセルに、対応する前記入力コード値よりも選択された第1の量だけ高い出力を指令するブーストコード値を与えること、
(f)選択された遅延時間後に、前記ターゲットサブピクセル内の前記駆動トランジスタ及び前記ELエミッターの特性を表すステータス信号を与えるために、前記ターゲットサブピクセルの前記読出しトランジスタの前記第2の電極上の読出し電圧を測定することであって、前記ターゲットサブピクセルは、選択された試験電圧で駆動され、前記試験電圧は、駆動トランジスタのしきい値電圧を横切る電圧シーケンスとして与えられること、
(g)前記ステータス信号を用いることであって、前記ターゲットサブピクセルの補償済みコード値を与えること、
(h)前記ターゲットELサブピクセルの前記駆動トランジスタに前記補償済みコード値に対応する駆動トランジスタ制御信号を与えること、並びに
(i)前記ターゲットサブピクセルとして前記複数のサブピクセルをそれぞれ順に選択して、ステップ(d)〜(h)を繰り返すことであって、前記複数のELサブピクセルのそれぞれにおける前記駆動トランジスタにそれぞれの駆動トランジスタ制御信号を与えること、
を含み、
前記選択された遅延時間は、選択されたフレーム時間の選択された割合であり、
前記選択された第1の量は、前記対応する入力コード値によって指令される前記出力の割合であり、前記選択された割合の逆数として計算される、方法。
A method of providing drive transistor control signals to drive transistors in a plurality of electroluminescent (EL) sub-pixels, comprising:
(A) Providing a plurality of EL subpixels, each subpixel having a driving transistor having a first electrode, a second electrode and a gate electrode, and an EL having a first electrode and a second electrode Comprising an emitter and a read transistor having a first electrode, a second electrode and a gate electrode;
(B) connecting the first electrode of each read transistor to the corresponding second electrode of the drive transistor and the corresponding first electrode of the EL emitter;
(C) for each subpixel, receiving an input code value commanding a corresponding output from each of the subpixels;
(D) selecting a target sub-pixel;
(E) providing each of the sub-pixels excluding the target sub-pixel with the respective input code value, and providing the target sub-pixel with an output that is higher than the corresponding input code value by a selected first amount. Give boost code value to command,
(F) After a selected delay time, on the second electrode of the read transistor of the target subpixel to provide a status signal representative of the characteristics of the drive transistor and the EL emitter in the target subpixel. Measuring a read voltage, wherein the target subpixel is driven with a selected test voltage, the test voltage being provided as a voltage sequence across a threshold voltage of a drive transistor;
(G) using the status signal, providing a compensated code value for the target sub-pixel;
(H) providing a drive transistor control signal corresponding to the compensated code value to the drive transistor of the target EL subpixel; and (i) sequentially selecting the plurality of subpixels as the target subpixel, Repeating steps (d) to (h), each driving transistor control signal being applied to the driving transistor in each of the plurality of EL sub-pixels;
Including
The selected delay time is a selected percentage of the selected frame time;
The method wherein the selected first quantity is a percentage of the output commanded by the corresponding input code value and is calculated as the reciprocal of the selected percentage.
前記ELエミッターはOLEDエミッターである、請求項1に記載の方法。   The method of claim 1, wherein the EL emitter is an OLED emitter. 前記駆動トランジスタはアモルファスシリコントランジスタである、請求項1に記載の方法。   The method of claim 1, wherein the drive transistor is an amorphous silicon transistor. (j)読出し電圧を与えるための、全てのサブピクセルの前記読出しトランジスタの前記第2の電極に接続される単一の読出し線を設けること、及び
(k)ELサブピクセルごとに、前記対応する読出しトランジスタの前記ゲート電極に接続される選択線を設けること、
をさらに含む、請求項1に記載の方法。
(J) providing a single readout line connected to the second electrode of the readout transistor of all subpixels for providing a readout voltage; and (k) for each EL subpixel, the corresponding Providing a selection line connected to the gate electrode of the read transistor;
The method of claim 1, further comprising:
前記ステップ(f)は、前記ターゲットサブピクセルの前記読出しトランジスタの前記第2の電極に接続されるアナログ/デジタルコンバーターを設けることをさらに含み、該アナログ/デジタルコンバーターは経年変化信号を与える際に用いられる、請求項1に記載の方法。   The step (f) further includes providing an analog / digital converter connected to the second electrode of the read transistor of the target subpixel, the analog / digital converter used to provide an aging signal. The method of claim 1, wherein: 前記ステップ(f)は、
i)前記読出し電圧が選択された基準電圧レベル以上であることを指示するトリガ信号を与えるために前記ターゲットサブピクセルの前記読出しトランジスタの前記第2の電極に接続される電圧比較器を設けること、
ii)前記駆動トランジスタの前記ゲート電極及び測定コントローラーに選択された試験電圧シーケンスを順次に与えるための試験信号発生器を設けること、並びに
iii)前記電圧比較器から前記トリガ信号を受信すると共に、応する試験電圧を用いて補償器に経年変化信号を与えるための前記測定コントローラーを設けることをさらに含む、請求項1に記載の方法。
The step (f)
i) providing a voltage comparator connected to the second electrode of the read transistor of the target sub-pixel to provide a trigger signal indicating that the read voltage is greater than or equal to a selected reference voltage level;
ii) providing the gate electrode and the test signal generator for providing sequentially a selected test voltage sequence to the measurement controller of the driving transistor, and iii) which receives said trigger signal from said voltage comparator, pairs The method of claim 1, further comprising providing the measurement controller for providing an aging signal to a compensator using a corresponding test voltage.
前記ステータス信号は、時間の経過と共に、前記ターゲットサブピクセル内の前記駆動トランジスタ及び前記ELエミッターの動作によって引き起こされる該ターゲットサブピクセル内の該駆動トランジスタ及び該ELエミッターの特性の変動を表す、請求項1に記載の方法。   The status signal represents a change in characteristics of the drive transistor and the EL emitter in the target subpixel caused by operation of the drive transistor and the EL emitter in the target subpixel over time. The method according to 1. 前記ステップ(f)は、
i)メモリを設けること、
ii)各サブピクセルの第1の読出し電圧測定値を前記メモリに格納すること、
iii)各サブピクセルの第2の読出し電圧測定値を前記メモリに格納すること、及び
iv)前記格納された第1の読出し電圧測定値及び第2の読出し電圧測定値を用いることであって、補償器に前記ステータス信号を与えること、
をさらに含む、請求項7に記載の方法。
The step (f)
i) providing a memory;
ii) storing a first read voltage measurement for each sub-pixel in the memory;
iii) storing a second read voltage measurement for each sub-pixel in the memory; and iv) using the stored first read voltage measurement and second read voltage measurement. Providing the status signal to a compensator;
The method of claim 7, further comprising:
基準ステータス信号レベルを選択することをさらに含み、前記ステップ(g)は、該基準ステータス信号レベルを用いることであって、前記ターゲットサブピクセルのための前記補償済みコード値を与えることを含む、請求項1に記載の方法。   Further comprising selecting a reference status signal level, wherein step (g) includes using the reference status signal level and providing the compensated code value for the target sub-pixel. Item 2. The method according to Item 1.
JP2011536310A 2008-11-17 2009-11-04 Method for providing drive transistor control signal to drive transistor Active JP5443504B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/272,222 US8358256B2 (en) 2008-11-17 2008-11-17 Compensated drive signal for electroluminescent display
US12/272,222 2008-11-17
PCT/US2009/005960 WO2010056290A1 (en) 2008-11-17 2009-11-04 Compensated drive signal for electroluminescent display

Publications (2)

Publication Number Publication Date
JP2012508901A JP2012508901A (en) 2012-04-12
JP5443504B2 true JP5443504B2 (en) 2014-03-19

Family

ID=41473276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011536310A Active JP5443504B2 (en) 2008-11-17 2009-11-04 Method for providing drive transistor control signal to drive transistor

Country Status (7)

Country Link
US (1) US8358256B2 (en)
EP (1) EP2351012B1 (en)
JP (1) JP5443504B2 (en)
KR (1) KR101655329B1 (en)
CN (1) CN102257555A (en)
TW (1) TWI459353B (en)
WO (1) WO2010056290A1 (en)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8350495B2 (en) 2009-06-05 2013-01-08 Light-Based Technologies Incorporated Device driver providing compensation for aging
JP5531496B2 (en) * 2009-08-18 2014-06-25 セイコーエプソン株式会社 Image processing apparatus, display system, electronic apparatus, and image processing method
JP5471165B2 (en) * 2009-08-26 2014-04-16 セイコーエプソン株式会社 Image processing apparatus, display system, electronic apparatus, and image processing method
KR101101097B1 (en) * 2009-11-04 2012-01-03 삼성모바일디스플레이주식회사 Organic Light Emitting Display Device and Driving Method Thereof
JP5532964B2 (en) * 2010-01-28 2014-06-25 ソニー株式会社 Display device and display driving method
JP5524646B2 (en) * 2010-02-04 2014-06-18 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー Display device
US8456390B2 (en) 2011-01-31 2013-06-04 Global Oled Technology Llc Electroluminescent device aging compensation with multilevel drive
US10713986B2 (en) * 2011-05-20 2020-07-14 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
KR101972017B1 (en) 2012-10-31 2019-04-25 삼성디스플레이 주식회사 Display device, apparatus for compensating degradation and method teherof
CN103280180B (en) * 2013-05-28 2015-05-27 中国科学院上海高等研究院 Active organic light emitting diode-based display circuit and driving method
KR102460302B1 (en) * 2015-12-31 2022-10-27 엘지디스플레이 주식회사 Organic light emitting diode display device and driving method thereof
KR102462528B1 (en) * 2015-12-31 2022-11-02 엘지디스플레이 주식회사 Organic light emitting diode display device
CN105427806B (en) 2016-01-06 2018-10-23 京东方科技集团股份有限公司 Pixel circuit, display base plate and display device, the method for driving display base plate
US10453432B2 (en) 2016-09-24 2019-10-22 Apple Inc. Display adjustment
EP3319075B1 (en) * 2016-11-03 2023-03-22 IMEC vzw Power supply line voltage drop compensation for active matrix displays
CN106782312B (en) * 2017-03-08 2019-01-29 合肥鑫晟光电科技有限公司 A kind of pixel circuit and its driving method, display device
US11380260B2 (en) * 2017-04-07 2022-07-05 Apple Inc. Device and method for panel conditioning
KR102350396B1 (en) * 2017-07-27 2022-01-14 엘지디스플레이 주식회사 Organic Light Emitting Display And Degradation Sensing Method Of The Same
KR102407410B1 (en) * 2017-08-11 2022-06-10 엘지디스플레이 주식회사 Organic light emitting display device
KR102407848B1 (en) * 2017-09-11 2022-06-13 삼성디스플레이 주식회사 Quantum-nano light emitting diode pixel and quantum-nano light emitting diode display device
TWI646515B (en) * 2018-01-19 2019-01-01 友達光電股份有限公司 Display device
CN109192141B (en) 2018-10-30 2021-01-22 京东方科技集团股份有限公司 Display panel, detection method thereof and display device
CN109493805B (en) * 2018-12-12 2021-04-27 合肥鑫晟光电科技有限公司 Compensation method and device of display panel
CN111540301A (en) * 2020-01-15 2020-08-14 重庆康佳光电技术研究院有限公司 Pixel compensation circuit, display substrate and display device
US11244604B2 (en) 2020-01-15 2022-02-08 Chongqing Konka Photoelectric Technology Research Institute Co., Ltd. Pixel compensation circuit, display substrate, and display device
KR20230027392A (en) * 2021-08-18 2023-02-28 삼성디스플레이 주식회사 Display device and driving method of the same
US11783760B2 (en) * 2021-09-09 2023-10-10 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel circuit and display panel
WO2023203660A1 (en) * 2022-04-20 2023-10-26 シャープ株式会社 Control device, display device, and control method

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081073A (en) * 1995-12-19 2000-06-27 Unisplay S.A. Matrix display with matched solid-state pixels
US6504565B1 (en) * 1998-09-21 2003-01-07 Canon Kabushiki Kaisha Light-emitting device, exposure device, and image forming apparatus
US6473065B1 (en) * 1998-11-16 2002-10-29 Nongqiang Fan Methods of improving display uniformity of organic light emitting displays by calibrating individual pixel
US6414661B1 (en) * 2000-02-22 2002-07-02 Sarnoff Corporation Method and apparatus for calibrating display devices and automatically compensating for loss in their efficiency over time
JP2002278514A (en) 2001-03-19 2002-09-27 Sharp Corp Electro-optical device
US7274363B2 (en) * 2001-12-28 2007-09-25 Pioneer Corporation Panel display driving device and driving method
DE10254511B4 (en) * 2002-11-22 2008-06-05 Universität Stuttgart Active matrix driving circuit
JP4036142B2 (en) * 2003-05-28 2008-01-23 セイコーエプソン株式会社 Electro-optical device, driving method of electro-optical device, and electronic apparatus
US6995519B2 (en) * 2003-11-25 2006-02-07 Eastman Kodak Company OLED display with aging compensation
DE102004022424A1 (en) 2004-05-06 2005-12-01 Deutsche Thomson-Brandt Gmbh Circuit and driving method for a light-emitting display
US7619597B2 (en) * 2004-12-15 2009-11-17 Ignis Innovation Inc. Method and system for programming, calibrating and driving a light emitting device display
JP4345743B2 (en) * 2005-02-14 2009-10-14 セイコーエプソン株式会社 Electro-optic device
WO2007090287A1 (en) * 2006-02-10 2007-08-16 Ignis Innovation Inc. Method and system for light emitting device displays
JP5240538B2 (en) * 2006-11-15 2013-07-17 カシオ計算機株式会社 Display driving device and driving method thereof, and display device and driving method thereof
US7928936B2 (en) * 2006-11-28 2011-04-19 Global Oled Technology Llc Active matrix display compensating method
US7355574B1 (en) * 2007-01-24 2008-04-08 Eastman Kodak Company OLED display with aging and efficiency compensation
JP5010949B2 (en) * 2007-03-07 2012-08-29 株式会社ジャパンディスプレイイースト Organic EL display device
US7859501B2 (en) * 2007-06-22 2010-12-28 Global Oled Technology Llc OLED display with aging and efficiency compensation
US8026873B2 (en) * 2007-12-21 2011-09-27 Global Oled Technology Llc Electroluminescent display compensated analog transistor drive signal
US8217928B2 (en) * 2009-03-03 2012-07-10 Global Oled Technology Llc Electroluminescent subpixel compensated drive signal
US8194063B2 (en) * 2009-03-04 2012-06-05 Global Oled Technology Llc Electroluminescent display compensated drive signal

Also Published As

Publication number Publication date
KR101655329B1 (en) 2016-09-07
US8358256B2 (en) 2013-01-22
EP2351012B1 (en) 2015-09-02
US20100123649A1 (en) 2010-05-20
EP2351012A1 (en) 2011-08-03
KR20110086596A (en) 2011-07-28
TW201216246A (en) 2012-04-16
TWI459353B (en) 2014-11-01
CN102257555A (en) 2011-11-23
JP2012508901A (en) 2012-04-12
WO2010056290A1 (en) 2010-05-20

Similar Documents

Publication Publication Date Title
JP5443504B2 (en) Method for providing drive transistor control signal to drive transistor
JP5347029B2 (en) Method for providing drive signal to gate electrode of drive transistor in EL subpixel
JP5347033B2 (en) Method for compensating for variations in EL emitter characteristics in EL subpixels
KR101610040B1 (en) Electroluminescent Display with Initial Nonuniformity Compensation
US9202412B2 (en) Organic EL display apparatus and method of fabricating organic EL display apparatus
US8077123B2 (en) Emission control in aged active matrix OLED display using voltage ratio or current ratio with temperature compensation
US10141020B2 (en) Display device and drive method for same
KR20140042623A (en) Organic light emitting display device, driving method thereof and manufacturing method thereof
US20220319427A1 (en) Display panel compensation methods

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131219

R150 Certificate of patent or registration of utility model

Ref document number: 5443504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250