JP5440465B2 - Semiconductor device for switching power supply control - Google Patents
Semiconductor device for switching power supply control Download PDFInfo
- Publication number
- JP5440465B2 JP5440465B2 JP2010216975A JP2010216975A JP5440465B2 JP 5440465 B2 JP5440465 B2 JP 5440465B2 JP 2010216975 A JP2010216975 A JP 2010216975A JP 2010216975 A JP2010216975 A JP 2010216975A JP 5440465 B2 JP5440465 B2 JP 5440465B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power supply
- channel mos
- mos transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 230000005669 field effect Effects 0.000 claims description 51
- 238000004804 winding Methods 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000004913 activation Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009499 grossing Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、トランスの１次巻き線とグランドとの間に接続されたスイッチ素子をオンオフ（ｏｎ／ｏｆｆ）して、２次側に接続された負荷に電力を供給するスイッチング電源の制御用半導体装置に関する。 The present invention relates to a semiconductor for controlling a switching power supply that supplies power to a load connected to a secondary side by turning on / off a switch element connected between a primary winding of a transformer and a ground. Relates to the device.
従来、フライバック型のスイッチング電源において、トランスの１次巻き線に接続されたスイッチ素子をオンオフして２次側に電圧を誘起するスイッチング電源制御用ＩＣ（半導体集積回路）がある。このスイッチング電源制御用ＩＣは起動回路を具備し、トランスの１次側の補助巻き線から供給される電源電圧が安定するまで当該起動回路から電源を供給するようにしている。 2. Description of the Related Art Conventionally, in a flyback type switching power supply, there is a switching power supply control IC (semiconductor integrated circuit) that induces a voltage on the secondary side by turning on and off a switch element connected to a primary winding of a transformer. This switching power supply control IC includes a starting circuit, and supplies power from the starting circuit until the power supply voltage supplied from the auxiliary winding on the primary side of the transformer is stabilized.
図２に基づき、従来の起動回路について説明する。図２は、従来のスイッチング電源の一例の要部回路図を示すものであり、１次巻線Ｐ１，補助巻線Ｐ２および２次巻線Ｓ１を有するトランスＴ、スイッチング素子ＭＮＳＷ、ダイオードＤ１，Ｄ２、コンデンサＣｏ，Ｃ１およびスイッチング電源制御用ＩＣ１００を備えている。図中のＳ，Ｄ，Ｇはそれぞれトランジスタのソース端子，ドレイン端子，ゲート端子を表す。トランスＴの１次巻線Ｐ１の一端は入力電源Ｖｈ（その電圧もＶｈで示す。）に接続され、他端はスイッチング素子ＭＮＳＷに接続されている。スイッチング素子ＭＮＳＷはＮチャネルＭＯＳトランジスタで構成され、そのドレイン端子はトランスＴの１次巻線Ｐ１の他端に接続され、ソース端子は接地されている。スイッチング素子ＭＮＳＷのゲート端子はスイッチング電源制御用ＩＣからの出力信号Ｖｓｗが入力されていて、スイッチング素子ＭＮＳＷは信号Ｖｓｗによってオンオフされる。トランスＴの２次巻線Ｓ１の一端は接地され、他端はダイオードＤ１とコンデンサＣｏからなる整流・平滑回路に接続されている。スイッチング素子ＭＮＳＷのオンオフ動作により２次巻線Ｓ１に発生する電圧は、この整流・平滑回路で整流・平滑され、図示しない負荷に出力電圧Ｖｏｕtとして供給される。 A conventional startup circuit will be described with reference to FIG. FIG. 2 is a circuit diagram illustrating a main part of an example of a conventional switching power supply. The transformer T includes a primary winding P1, an auxiliary winding P2, and a secondary winding S1, a switching element MNSW, and diodes D1, D2. , Capacitors Co and C1, and a switching power supply control IC 100 are provided. S, D, and G in the figure represent the source terminal, drain terminal, and gate terminal of the transistor, respectively. One end of the primary winding P1 of the transformer T is connected to the input power source Vh (its voltage is also indicated by Vh), and the other end is connected to the switching element MNSW. The switching element MNSW is composed of an N-channel MOS transistor, its drain terminal is connected to the other end of the primary winding P1 of the transformer T, and its source terminal is grounded. The output signal Vsw from the switching power supply control IC is input to the gate terminal of the switching element MNSW, and the switching element MNSW is turned on / off by the signal Vsw. One end of the secondary winding S1 of the transformer T is grounded, and the other end is connected to a rectifying / smoothing circuit including a diode D1 and a capacitor Co. The voltage generated in the secondary winding S1 by the on / off operation of the switching element MNSW is rectified and smoothed by this rectifying / smoothing circuit, and is supplied as an output voltage Vout to a load (not shown).
トランスＴの補助巻線Ｐ２の一端は接地され、他端はダイオードＤ２とコンデンサＣ１からなる整流・平滑回路に接続されている。スイッチング素子ＭＮＳＷのオンオフ動作により補助巻線Ｐ２に発生する電圧は、この整流・平滑回路で整流・平滑され、スイッチング電源制御用ＩＣ１００に電源電圧を供給する。 One end of the auxiliary winding P2 of the transformer T is grounded, and the other end is connected to a rectifying / smoothing circuit including a diode D2 and a capacitor C1. The voltage generated in the auxiliary winding P2 by the on / off operation of the switching element MNSW is rectified and smoothed by this rectification / smoothing circuit, and supplies the power supply voltage to the switching power supply control IC 100.
スイッチング電源制御用ＩＣ１００は起動用端子ＶＨ、電源端子ＶＣＣ、出力端子ＶＳＷを備えている。これ以外にも出力電圧Ｖｏｕtの値をフィードバックする端子や接地端子などを備えているが、本発明には関係ないので図示を省略している。電源制御用ＩＣ１００は内部に、起動回路を構成する接合型電界効果トランジスタ（Junction FET）Ｊ１，Ｊ２、ＮチャネルＭＯＳトランジスタＭＮ１，ＭＮ２、抵抗Ｒおよびスイッチング素子ＭＮＳＷのオンオフを制御する信号Ｖｓｗを生成する制御回路１１０を備えている。なお、端子と同様、回路についても発明に関係ないものの図示は省略している。 The switching power supply control IC 100 includes a startup terminal VH, a power supply terminal VCC, and an output terminal VSW. In addition to this, a terminal for feeding back the value of the output voltage Vout, a ground terminal, and the like are provided, but they are not shown because they are not related to the present invention. The power supply control IC 100 internally generates a signal Vsw for controlling on / off of junction field effect transistors (Junction FETs) J1 and J2, N-channel MOS transistors MN1 and MN2, resistors R and a switching element MNSW constituting an activation circuit. A control circuit 110 is provided. Note that, as with the terminal, the circuit is not shown although it is not related to the invention.
スイッチング電源が通常動作を始めればスイッチング電源制御用ＩＣ１００は補助巻線Ｐ２に誘起される電圧によって動作するが、起動時の電源端子ＶＣＣの電圧はゼロであり、スイッチング電源制御用ＩＣ１００がスイッチング素子ＭＮＳＷをオンオフできないので、入力電源Ｖｈから起動回路を介してコンデンサＣ１に起動電流が流れる。そして、電源端子ＶＣＣの電圧が、スイッチング電源制御用ＩＣ１００が動作するのに必要な電圧まで上昇すると、起動回路からコンデンサＣ１に流れる起動電流が止まる構成となっている。これによって、電源端子ＶＣＣに供給される電源電圧が、スイッチング電源制御用ＩＣ１００が動作できる電圧に立ち上がることが出来る。 When the switching power supply starts normal operation, the switching power supply control IC 100 operates by the voltage induced in the auxiliary winding P2, but the voltage of the power supply terminal VCC at the time of start-up is zero, and the switching power supply control IC100 is switched to the switching element MNSW. Cannot be turned on / off, a starting current flows from the input power supply Vh to the capacitor C1 via the starting circuit. When the voltage of the power supply terminal VCC rises to a voltage necessary for the switching power supply control IC 100 to operate, the starting current flowing from the starting circuit to the capacitor C1 is stopped. As a result, the power supply voltage supplied to the power supply terminal VCC can rise to a voltage at which the switching power supply control IC 100 can operate.
起動回路には、高電圧の入力を受けることができて起動電流の大きさを制御し易い接合型電界効果トランジスタが用いられる（例えば特許文献１〜４を参照）。図２はこのような従来の起動回路を説明するための図である。 As the starting circuit, a junction field effect transistor that can receive a high voltage input and easily control the magnitude of the starting current is used (see, for example, Patent Documents 1 to 4). FIG. 2 is a diagram for explaining such a conventional starting circuit.
まず接合型電界効果トランジスタの特性について簡単に説明しておくと、接合型電界効果トランジスタは、ソース−ゲート間の電位差が大きいほど空乏層が広がりチャネルが狭くなるため、ドレイン電流は減少していく。ソース端子の電位をゲート端子の電位に対し上げていくと実質上ドレイン電流ゼロとみなせる値まで絞ることができる。このときのソース−ゲート間電圧を、以下ピンチオフ電圧と呼ぶ。 First, the characteristics of the junction field effect transistor will be briefly described. In the junction field effect transistor, the drain current decreases because the depletion layer expands and the channel narrows as the potential difference between the source and gate increases. . When the potential of the source terminal is raised with respect to the potential of the gate terminal, it can be reduced to a value that can be regarded as substantially zero drain current. The source-gate voltage at this time is hereinafter referred to as a pinch-off voltage.
スイッチング電源の起動時には、ＮチャネルＭＯＳトランジスタＭＮ２がオフ（遮断）されていて、ＮチャネルＭＯＳトランジスタＭＮ１のゲートが接合型電界効果トランジスタＪ２および抵抗Ｒによって電圧Ｖｈによってプルアップされるため、ＮチャネルＭＯＳトランジスタＭＮ１がオン（導通）している。そのため、電源Ｖｈ→起動用端子ＶＨ→接合型電界効果トランジスタＪ１→ＮチャネルＭＯＳトランジスタＭＮ１→電源端子ＶＣＣ→コンデンサＣ１という経路で電流が流れて、コンデンサＣ１が充電される。これによりスイッチング電源制御用ＩＣ１００の電源端子ＶＣＣの電圧が立ち上がり、スイッチング電源制御用ＩＣ１００およびスイッチング電源の動作を開始することができる。 When the switching power supply is activated, the N-channel MOS transistor MN2 is turned off (cut off), and the gate of the N-channel MOS transistor MN1 is pulled up by the voltage Vh by the junction field effect transistor J2 and the resistor R. The transistor MN1 is on (conductive). Therefore, a current flows through a path of power source Vh → starting terminal VH → junction field effect transistor J1 → N-channel MOS transistor MN1 → power source terminal VCC → capacitor C1, and the capacitor C1 is charged. As a result, the voltage at the power supply terminal VCC of the switching power supply control IC 100 rises, and the operations of the switching power supply control IC 100 and the switching power supply can be started.
スイッチング電源の動作中は、スイッチング素子ＭＮＳＷのスイッチング動作により補助巻線Ｐ２から供給される電流で電源端子ＶＣＣの電圧を維持できるため、制御回路１１０がＮチャネルＭＯＳトランジスタＭＮ２をオンさせてＮチャネルＭＯＳトランジスタＭＮ１のゲート電圧を接地電位にし、ＮチャネルＭＯＳトランジスタＭＮ１をオフさせている。これにより、起動用端子ＶＨから電源端子ＶＣＣに流れる電流を遮断する。 During the operation of the switching power supply, since the voltage of the power supply terminal VCC can be maintained by the current supplied from the auxiliary winding P2 by the switching operation of the switching element MNSW, the control circuit 110 turns on the N-channel MOS transistor MN2 and turns on the N-channel MOS. The gate voltage of the transistor MN1 is set to the ground potential, and the N-channel MOS transistor MN1 is turned off. As a result, the current flowing from the startup terminal VH to the power supply terminal VCC is interrupted.
スイッチング電源の動作中は、上述のようにＮチャネルＭＯＳトランジスタＭＮ１がオフされて、接合型電界効果トランジスタＪ１には電流が流れないようになるが、接合型電界効果トランジスタＪ２に流れる電流が問題になる。すなわち、スイッチング電源の動作中は上述のようにＮチャネルＭＯＳトランジスタＭＮ２がオンされているため、電源Ｖｈ→起動用端子ＶＨ→接合型電界効果トランジスタＪ２→ＮチャネルＭＯＳトランジスタＭＮ２→接地電位という経路で電流が流れる。電源Ｖｈは、通常は商用交流電源を全波整流したものが適用され、高電圧電源であるため、上記経路に僅かな電流が流れてもその電流による損失は大きなものになり、問題となる。この電流を減らすためには抵抗Ｒの抵抗値を大きくする必要があるが、ＩＣ中に大きな抵抗を形成するには膨大な面積を必要とし、また、高シート抵抗のポリシリコンをそのために用意するのはコストアップになってしまう、という問題がある、
本発明は、従来技術に関する以上の課題を解決し、スイッチング電源の動作中に起動用端子ＶＨからの電流流入を防止し、電力損失を抑制することができるスイッチング電源の制御用半導体装置を提供することを目的とする。
During the operation of the switching power supply, the N-channel MOS transistor MN1 is turned off as described above, so that no current flows through the junction field effect transistor J1, but the current flowing through the junction field effect transistor J2 becomes a problem. Become. That is, during the operation of the switching power supply, the N-channel MOS transistor MN2 is turned on as described above. Therefore, the power supply Vh → starting terminal VH → junction field effect transistor J2 → N-channel MOS transistor MN2 → ground potential. Current flows. The power source Vh is usually a full-wave rectified commercial AC power source, and is a high voltage power source. Therefore, even if a small amount of current flows through the path, a loss due to the current becomes large, which causes a problem. In order to reduce this current, it is necessary to increase the resistance value of the resistor R. However, in order to form a large resistor in the IC, an enormous area is required, and polysilicon having a high sheet resistance is prepared for this purpose. Has the problem of increasing costs,
The present invention solves the above-described problems related to the prior art, and provides a semiconductor device for controlling a switching power supply capable of preventing current inflow from the startup terminal VH during operation of the switching power supply and suppressing power loss. For the purpose.
そこで、上記課題を解決するために、請求項１に係る発明は、トランスの１次巻き線と基準電位との間に接続されたスイッチ素子をオンオフして、２次側に接続された負荷に電力を供給するスイッチング電源の制御用半導体装置であって、コンデンサが外付けされ、前記トランスの補助巻き線から電源電圧が入力される電源端子と、前記トランスの１次側に供給される電圧が入力される起動用端子と、前記起動用端子から前記電源端子に起動電流を流して前記コンデンサを充電する起動回路を有し、前記起動回路は、それぞれドレイン端子が前記起動用端子に接続された第１および第２の接合型電界効果トランジスタと、前記第１の接合型電界効果トランジスタのソース端子と前記電源端子の間に接続された第１のＮチャネルＭＯＳトランジスタと、前記第２の接合型電界効果トランジスタのソース端子を電源とするカレントミラー回路と、該カレントミラー回路の入力端子にドレイン端子が接続された第３の接合型電界効果トランジスタと、該第３の接合型電界効果トランジスタのソース端子と前記基準電位との間に接続された第１のＰチャネルＭＯＳトランジスタと、前記カレントミラー回路の出力端子と前記基準電位との間に接続された第２のＮチャネルＭＯＳトランジスタを有し、前記第３の接合型電界効果トランジスタのゲート端子が前記基準電位に接続され、前記カレントミラー回路の出力端子が前記第１のＮチャネルＭＯＳトランジスタのゲート端子に接続され、前記スイッチング電源の起動時には前記第１のＰチャネルＭＯＳトランジスタおよび第２のＮチャネルＭＯＳトランジスタのゲート電位を低くするとともに、起動が終了すると前記第１のＰチャネルＭＯＳトランジスタおよび第２のＮチャネルＭＯＳトランジスタのゲート電位を高くすることを特徴とする。 Therefore, in order to solve the above-described problem, the invention according to claim 1 is directed to a load connected to the secondary side by turning on and off the switch element connected between the primary winding of the transformer and the reference potential. A semiconductor device for controlling a switching power supply for supplying electric power, wherein a capacitor is externally attached, a power supply terminal to which a power supply voltage is input from an auxiliary winding of the transformer, and a voltage supplied to a primary side of the transformer An input start terminal and a start circuit for charging the capacitor by supplying a start current from the start terminal to the power supply terminal, each of the start circuits having a drain terminal connected to the start terminal First and second junction field effect transistors, and a first N-channel MOS transistor connected between a source terminal and the power supply terminal of the first junction field effect transistor A current mirror circuit using the source terminal of the second junction field effect transistor as a power source, a third junction field effect transistor having a drain terminal connected to the input terminal of the current mirror circuit, And a second P-channel MOS transistor connected between the source terminal of the junction field effect transistor 3 and the reference potential, and a second P-channel MOS transistor connected between the output terminal of the current mirror circuit and the reference potential. N-channel MOS transistor, the gate terminal of the third junction field effect transistor is connected to the reference potential, and the output terminal of the current mirror circuit is connected to the gate terminal of the first N-channel MOS transistor The first P-channel MOS transistor and the second N-channel are activated when the switching power supply is activated. As well as lower the gate potential of the OS transistor, activation is characterized in that to increase the gate potential of the the ends the first P-channel MOS transistor and a second N-channel MOS transistor.
請求項２に係る発明は、請求項１に係る発明において、前記第１のＰチャネルＭＯＳトランジスタの替わりにＰＮＰトランジスタを前記第３の接合型電界効果トランジスタのソース端子と前記基準電位との間に設け、前記スイッチング電源の起動時には前記ＰＮＰトランジスタのベース端子および第２のＮチャネルＭＯＳトランジスタのゲート端子への入力電位を低くするとともに、起動が終了すると前記ＰＮＰトランジスタのベース端子および第２のＮチャネルＭＯＳトランジスタのゲートへの入力電位を高くすることを特徴とする。 According to a second aspect of the present invention, in the first aspect of the present invention, instead of the first P-channel MOS transistor, a PNP transistor is placed between the source terminal of the third junction field effect transistor and the reference potential. When the switching power supply is activated, the input potential to the base terminal of the PNP transistor and the gate terminal of the second N-channel MOS transistor is lowered, and when the activation ends, the base terminal and the second N-channel of the PNP transistor are terminated. The input potential to the gate of the MOS transistor is increased.
この発明のスイッチング電源の制御用半導体装置はその起動回路に、起動電流を流す第１の接合型電界効果トランジスタと、第１の接合型電界効果トランジスタのゲートを制御するための第２の接合型電界効果トランジスタを有し、第２の接合型電界効果トランジスタと接地電位の間にカレントミラー回路、第３の接合型電界効果トランジスタ、およびＰチャネルＭＯＳトランジスタもしくはＰＮＰトランジスタを設けている。スイッチング電源の起動時はカレントミラー回路を動作させることにより起動電流を流し、動作時はカレントミラーをオフさせることにより第２の接合型電界効果トランジスタに流れる電流を遮断し、電力損失を抑制することができる。 The semiconductor device for controlling a switching power supply according to the present invention includes a first junction field effect transistor for supplying a startup current to the startup circuit and a second junction type for controlling the gate of the first junction field effect transistor. A field effect transistor is provided, and a current mirror circuit, a third junction field effect transistor, and a P-channel MOS transistor or a PNP transistor are provided between the second junction field effect transistor and the ground potential. When starting the switching power supply, the current mirror circuit is operated to cause a starting current to flow, and during operation, the current mirror is turned off to cut off the current flowing through the second junction field effect transistor and suppress power loss. Can do.
以下、本発明を実施するための最良の形態について、図面を参照して詳細に説明する。
図１は本発明の実施形態に係るスイッチング電源の制御用半導体装置、特にその起動回路について説明するために示す、スイッチング電源の要部回路図である。図２と同じ部位には同じ符号を付して、詳細な説明は省略する。なお、図中のＳ，Ｄ，Ｇはそれぞれトランジスタのソース端子，ドレイン端子，ゲート端子を表す。
Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to the drawings.
FIG. 1 is a circuit diagram of a main part of a switching power supply shown to explain a semiconductor device for controlling a switching power supply according to an embodiment of the present invention, particularly a starter circuit thereof. The same parts as those in FIG. 2 are denoted by the same reference numerals, and detailed description thereof is omitted. In the figure, S, D, and G represent the source terminal, drain terminal, and gate terminal of the transistor, respectively.
図１のスイッチング電源は、スイッチング電源制御用ＩＣ（スイッチング電源の制御用半導体装置）以外は図２と同じ構成である。図１のスイッチング電源制御用ＩＣ１０は、図２のスイッチング電源制御用ＩＣ１００と同様に、起動用端子ＶＨ、電源端子ＶＣＣ、出力端子ＶＳＷを備えている。これ以外にも出力電圧Ｖｏｕtの値をフィードバックする端子や接地端子などを備えているが、本発明には関係ないので図示を省略している。電源制御用ＩＣ１０はまた、内部に起動回路を構成する接合型電界効果トランジスタ（Junction FET）Ｊ１，Ｊ２，Ｊ３、ＮチャネルＭＯＳトランジスタＭＮ１，ＭＮ２、ＰチャネルＭＯＳトランジスタＭＰ１，ＭＰ２，ＭＰ３およびスイッチング素子ＭＮＳＷのオンオフを制御する信号Ｖｓｗを生成する制御回路２０を備えている。制御回路２０は図２の制御回路１１０と同じもので構成することができる。なお、端子と同様、回路についても発明に関係ないものの図示は省略している。 The switching power supply of FIG. 1 has the same configuration as that of FIG. 2 except for a switching power supply control IC (switching power supply control semiconductor device). The switching power supply control IC 10 in FIG. 1 includes a startup terminal VH, a power supply terminal VCC, and an output terminal VSW, similarly to the switching power supply control IC 100 in FIG. In addition to this, a terminal for feeding back the value of the output voltage Vout, a ground terminal, and the like are provided, but they are not shown because they are not related to the present invention. The power supply control IC 10 also includes junction field effect transistors (Junction FETs) J1, J2, J3, N-channel MOS transistors MN1, MN2, P-channel MOS transistors MP1, MP2, MP3 and a switching element MNSW that form a startup circuit therein. Is provided with a control circuit 20 for generating a signal Vsw for controlling on / off of the signal. The control circuit 20 can be configured with the same control circuit 110 as in FIG. Note that, as with the terminal, the circuit is not shown although it is not related to the invention.
接合型電界効果トランジスタＪ１，Ｊ２のドレイン端子は起動用端子ＶＨに接続され、ゲート端子は接地されている。接合型電界効果トランジスタＪ１のソース端子はＮチャネルＭＯＳトランジスタＭＮ１を介して電源端子ＶＣＣに接続されている。 The drain terminals of the junction field effect transistors J1 and J2 are connected to the starting terminal VH, and the gate terminals are grounded. The source terminal of the junction field effect transistor J1 is connected to the power supply terminal VCC via an N-channel MOS transistor MN1.
ＰチャネルＭＯＳトランジスタＭＰ２，ＭＰ３のソース端子は接合型電界効果トランジスタＪ２のソース端子に接続され、ゲート端子は共にＰチャネルＭＯＳトランジスタＭＰ２のドレイン端子に接続されている。ＰチャネルＭＯＳトランジスタＭＰ２，ＭＰ３はミラー回路を構成していて、ＰチャネルＭＯＳトランジスタＭＰ２，ＭＰ３のドレイン端子がそれぞれカレントミラー回路の入力端子，出力端子を構成している。また、ＰチャネルＭＯＳトランジスタＭＰ２，ＭＰ３のソース端子がカレントミラー回路の電源端子を構成していて、カレントミラー回路は接合型電界効果トランジスタＪ２のソース端子から電源供給を受けている。 The source terminals of the P-channel MOS transistors MP2 and MP3 are connected to the source terminal of the junction field effect transistor J2, and the gate terminals are both connected to the drain terminal of the P-channel MOS transistor MP2. The P channel MOS transistors MP2 and MP3 constitute a mirror circuit, and the drain terminals of the P channel MOS transistors MP2 and MP3 constitute an input terminal and an output terminal of the current mirror circuit, respectively. The source terminals of the P-channel MOS transistors MP2 and MP3 constitute the power supply terminal of the current mirror circuit, and the current mirror circuit is supplied with power from the source terminal of the junction field effect transistor J2.
ＰチャネルＭＯＳトランジスタＭＰ２のドレイン端子と接地電位の間には接合型電界効果トランジスタＪ３とＰチャネルＭＯＳトランジスタＭＰ１の直列回路が接続されている。ＰチャネルＭＯＳトランジスタＭＰ３のドレイン端子と接地電位の間にはＮチャネルＭＯＳトランジスタＭＮ２が接続されている。接合型電界効果トランジスタＪ３のゲート端子は接地され、ＰチャネルＭＯＳトランジスタＭＰ１のゲート端子とＮチャネルＭＯＳトランジスタＭＮ２には制御回路２０からの出力信号Ｖｓｔｃが共通に入力されている。また、ＰチャネルＭＯＳトランジスタＭＰ３のドレイン端子とＮチャネルＭＯＳトランジスタＭＮ２のドレイン端子との接続点がＮチャネルＭＯＳトランジスタＭＮ１のゲート端子に接続されている。 A series circuit of a junction field effect transistor J3 and a P channel MOS transistor MP1 is connected between the drain terminal of the P channel MOS transistor MP2 and the ground potential. An N-channel MOS transistor MN2 is connected between the drain terminal of the P-channel MOS transistor MP3 and the ground potential. The gate terminal of the junction field effect transistor J3 is grounded, and the output signal Vstc from the control circuit 20 is commonly input to the gate terminal of the P-channel MOS transistor MP1 and the N-channel MOS transistor MN2. The connection point between the drain terminal of the P-channel MOS transistor MP3 and the drain terminal of the N-channel MOS transistor MN2 is connected to the gate terminal of the N-channel MOS transistor MN1.
スイッチング電源の起動時には、制御回路２０からの出力信号ＶｓｔｃがＬ（Low）レベルとなって、ＮチャネルＭＯＳトランジスタＭＮ２がオフとなる。ＰチャネルＭＯＳトランジスタＭＰ１はソースフォロワの構成となっているので、ＰチャネルＭＯＳトランジスタＭＰ１のソース端子の電圧は、ＰチャネルＭＯＳトランジスタＭＰ１の閾値電圧程度の値となる。これは接合型電界効果トランジスタＪ３のソース端子の電圧でもあり、この電圧が接合型電界効果トランジスタＪ３のピンチオフ電圧より低くなるようデバイス特性を調整しておけば、接合型電界効果トランジスタＪ３に電流が流れる。ここで、接合型電界効果トランジスタＪ３のソース端子の電圧が上がると、接合型電界効果トランジスタＪ３に流れる電流が減少し、ＰチャネルＭＯＳトランジスタＭＰ１に流れる電流が増加する。ソース端子の電圧は２つのトランジスタに流れる電流が等しくなる値に落ち着き、このソース端子の電圧で決まる電流がカレントミラー回路を構成するＰチャネルＭＯＳトランジスタＭＰ２に流れる。カレントミラー回路によりこの電流をコピーした電流が、ＰチャネルＭＯＳトランジスタＭＰ３に流れる。このとき、ＮチャネルＭＯＳトランジスタＭＮ２はオフしているので、ＰチャネルＭＯＳトランジスタＭＰ３に流れる電流はＮチャネルＭＯＳトランジスタＭＮ１のゲート容量の充電に使われる。これにより、ＮチャネルＭＯＳトランジスタＭＮ１のゲート端子電圧が上昇し、ＮチャネルＭＯＳトランジスタＭＮ１がオンする。従い、起動用端子ＶＨと電源端子ＶＣＣとの間に電流経路（接合型電界効果トランジスタＪ１とＮチャネルＭＯＳトランジスタＭＮ１）が形成され、この電流経路を介して入力電源ＶｈからコンデンサＣ１に起動電流が流れてコンデンサＣ１を充電することにより、電源端子ＶＣＣの電圧が立ち上がり、スイッチング電源制御用ＩＣ１０およびスイッチング電源の動作を開始することができる。 When the switching power supply is activated, the output signal Vstc from the control circuit 20 becomes L (Low) level, and the N-channel MOS transistor MN2 is turned off. Since the P-channel MOS transistor MP1 has a source follower configuration, the voltage at the source terminal of the P-channel MOS transistor MP1 is about the threshold voltage of the P-channel MOS transistor MP1. This is also the voltage at the source terminal of the junction field effect transistor J3. If the device characteristics are adjusted so that this voltage is lower than the pinch-off voltage of the junction field effect transistor J3, a current flows through the junction field effect transistor J3. Flowing. Here, when the voltage of the source terminal of the junction field effect transistor J3 increases, the current flowing through the junction field effect transistor J3 decreases and the current flowing through the P channel MOS transistor MP1 increases. The voltage at the source terminal settles at a value at which the currents flowing through the two transistors become equal, and the current determined by the voltage at the source terminal flows through the P-channel MOS transistor MP2 constituting the current mirror circuit. A current copied from the current by the current mirror circuit flows in the P-channel MOS transistor MP3. At this time, since the N-channel MOS transistor MN2 is off, the current flowing through the P-channel MOS transistor MP3 is used to charge the gate capacitance of the N-channel MOS transistor MN1. As a result, the gate terminal voltage of N channel MOS transistor MN1 rises and N channel MOS transistor MN1 is turned on. Accordingly, a current path (junction field effect transistor J1 and N-channel MOS transistor MN1) is formed between the starting terminal VH and the power supply terminal VCC, and the starting current is supplied from the input power supply Vh to the capacitor C1 through this current path. By flowing and charging the capacitor C1, the voltage of the power supply terminal VCC rises, and the operations of the switching power supply control IC 10 and the switching power supply can be started.
起動が終了してスイッチング電源のスイッチング動作が開始されると、制御回路２０からの出力信号ＶｓｔｃがＨ（High）レベルとなって、ＮチャネルＭＯＳトランジスタＭＮ２がオンとなる。ＮチャネルＭＯＳトランジスタＭＮ２がオン（導通）するため、ＮチャネルＭＯＳトランジスタＭＮ１のゲート電位がＬレベルとなってＮチャネルＭＯＳトランジスタＭＮ１がオフし、ＮチャネルＭＯＳトランジスタＭＮ１に流れる電流は遮断される。 When the start-up is completed and the switching operation of the switching power supply is started, the output signal Vstc from the control circuit 20 becomes H (High) level and the N-channel MOS transistor MN2 is turned on. Since N-channel MOS transistor MN2 is turned on (conductive), the gate potential of N-channel MOS transistor MN1 becomes L level, N-channel MOS transistor MN1 is turned off, and the current flowing through N-channel MOS transistor MN1 is cut off.
一方、ＰチャネルＭＯＳトランジスタＭＰ１のゲート信号もＨレベルとなる。すると、ＰチャネルＭＯＳトランジスタＭＰ１がソースフォロワ構成となっているため、ＰチャネルＭＯＳトランジスタＭＰ１のソース端子電位が出力信号ＶｓｔｃのＨレベルの電圧値とＰチャネルＭＯＳトランジスタＭＰ１の閾値電圧の和の電圧（＝Ｖｓｆｏｕｔ）に向かって上昇する。しかしながら、電圧Ｖｓｆｏｕｔが接合型電界効果トランジスタＪ３のピンチオフ電圧より高いと、途中で接合型電界効果トランジスタＪ３がオフして、この経路を流れる電流が遮断される。従い、電圧Ｖｓｆｏｕｔ（出力信号ＶｓｔｃのＨレベルの電圧値とＰチャネルＭＯＳトランジスタＭＰ１の閾値電圧の和の電圧）が接合型電界効果トランジスタＪ３のピンチオフ電圧以上であるように接合型電界効果トランジスタＪ３のピンチオフ電圧，ＰチャネルＭＯＳトランジスタＭＰ１の閾値電圧および信号ＶｓｔｃのＨ（High）レベル電圧値を構成しておくことにより、接合型電界効果トランジスタＪ３をオフさせることができる。 On the other hand, the gate signal of P-channel MOS transistor MP1 is also at H level. Then, since the P channel MOS transistor MP1 has a source follower configuration, the source terminal potential of the P channel MOS transistor MP1 is the sum of the voltage value of the H level of the output signal Vstc and the threshold voltage of the P channel MOS transistor MP1 ( = Vsfout). However, if the voltage Vsfout is higher than the pinch-off voltage of the junction field effect transistor J3, the junction field effect transistor J3 is turned off halfway, and the current flowing through this path is cut off. Accordingly, the junction field effect transistor J3 has a voltage Vsfout (the sum of the H level voltage value of the output signal Vstc and the threshold voltage of the P channel MOS transistor MP1) equal to or higher than the pinch-off voltage of the junction field effect transistor J3. By configuring the pinch-off voltage, the threshold voltage of the P-channel MOS transistor MP1, and the H (High) level voltage value of the signal Vstc, the junction field effect transistor J3 can be turned off.
接合型電界効果トランジスタＪ３がオフすると、カレントミラー回路の入力側トランジスタであるＰチャネルＭＯＳトランジスタＭＰ２に電流が流れなくなり、これによりカレントミラーの出力側トランジスタであるＰチャネルＭＯＳトランジスタＭＰ３にも電流が流れなくなる。従い、起動用端子ＶＨからスイッチング電源制御用ＩＣ１０内部に電流を流す経路は全て遮断される。このように、本発明の実施の形態は、スイッチング電源の動作時に起動用端子ＶＨからスイッチング電源制御用ＩＣ１０に流入する電流を原理的にゼロとすることができ、確実に電力損失を抑制することができるものである。 When the junction field effect transistor J3 is turned off, no current flows through the P-channel MOS transistor MP2 that is the input-side transistor of the current mirror circuit, so that current also flows through the P-channel MOS transistor MP3 that is the output-side transistor of the current mirror. Disappear. Accordingly, all paths through which current flows from the startup terminal VH into the switching power supply control IC 10 are blocked. As described above, according to the embodiment of the present invention, the current flowing into the switching power supply control IC 10 from the startup terminal VH during the operation of the switching power supply can be zero in principle, and the power loss is surely suppressed. It is something that can be done.
また、信号ＶｓｔｃがＬレベルのとき、接合型電界効果トランジスタＪ３のソース端子電位はＰチャネルＭＯＳトランジスタＭＰ１の閾値電圧程度の値となるが、用いるデバイスの都合でこのときでも接合型電界効果トランジスタＪ３のソース端子電位がピンチオフ電圧を超えてしまうようである場合は、ＰチャネルＭＯＳトランジスタＭＰ１の替わりにＰＮＰトランジスタを用いればよい。 When the signal Vstc is at the L level, the source terminal potential of the junction field effect transistor J3 is about the threshold voltage of the P-channel MOS transistor MP1, but even at this time for the convenience of the device used, the junction field effect transistor J3. If the source terminal potential exceeds the pinch-off voltage, a PNP transistor may be used instead of the P-channel MOS transistor MP1.
１０，１００ スイッチング電源制御用ＩＣ（スイッチング電源の制御用半導体装置）
２０，１１０ 制御回路
Ｃ１，Ｃｏ コンデンサ
Ｄ１，Ｄ２ ダイオード
Ｊ１，Ｊ２，Ｊ３ 接合型電界効果トランジスタ（Junction FET）
ＭＮ１，ＭＮ２ ＮチャネルＭＯＳトランジスタ
ＭＮＳＷ スイッチング素子（ＮチャネルＭＯＳトランジスタ）
ＭＰ１，ＭＰ２，ＭＰ３ ＰチャネルＭＯＳトランジスタ
Ｐ１ トランスの１次巻線
Ｐ２ トランスの補助巻線
Ｓ１ トランスの２次巻線
Ｔ トランス
ＶＣＣ 電源端子
ＶＨ 起動用端子
10,100 Switching power supply control IC (switching power supply control semiconductor device)
20,110 Control circuit C1, Co capacitor D1, D2 Diode J1, J2, J3 Junction field effect transistor (Junction FET)
MN1, MN2 N channel MOS transistor MNSW Switching element (N channel MOS transistor)
MP1, MP2, MP3 P channel MOS transistor P1 Transformer primary winding P2 Transformer auxiliary winding S1 Transformer secondary winding T Transformer VCC Power supply terminal VH Start-up terminal
Claims (2)
コンデンサが外付けされ、前記トランスの補助巻き線から電源電圧が入力される電源端子と、前記トランスの１次側に供給される電圧が入力される起動用端子と、前記起動用端子から前記電源端子に起動電流を流して前記コンデンサを充電する起動回路を有し、
前記起動回路は、それぞれドレイン端子が前記起動用端子に接続された第１および第２の接合型電界効果トランジスタと、前記第１の接合型電界効果トランジスタのソース端子と前記電源端子の間に接続された第１のＮチャネルＭＯＳトランジスタと、前記第２の接合型電界効果トランジスタのソース端子を電源とするカレントミラー回路と、該カレントミラー回路の入力端子にドレイン端子が接続された第３の接合型電界効果トランジスタと、該第３の接合型電界効果トランジスタのソース端子と前記基準電位との間に接続された第１のＰチャネルＭＯＳトランジスタと、前記カレントミラー回路の出力端子と前記基準電位との間に接続された第２のＮチャネルＭＯＳトランジスタを有し、
前記第３の接合型電界効果トランジスタのゲート端子が前記基準電位に接続され、前記カレントミラー回路の出力端子が前記第１のＮチャネルＭＯＳトランジスタのゲート端子に接続され、
前記スイッチング電源の起動時には前記第１のＰチャネルＭＯＳトランジスタおよび第２のＮチャネルＭＯＳトランジスタのゲート電位を低くするとともに、起動が終了すると前記第１のＰチャネルＭＯＳトランジスタおよび第２のＮチャネルＭＯＳトランジスタのゲート電位を高くすることを特徴とするスイッチング電源の制御用半導体装置。 A semiconductor device for controlling a switching power source that supplies power to a load connected to a secondary side by turning on and off a switch element connected between a primary winding of a transformer and a reference potential,
A power supply terminal to which a power supply voltage is input from the auxiliary winding of the transformer, a startup terminal to which a voltage supplied to the primary side of the transformer is input, and the power supply from the startup terminal Having a startup circuit for charging the capacitor by flowing a startup current to the terminal;
The starting circuit is connected between the first and second junction field effect transistors each having a drain terminal connected to the starting terminal, and between the source terminal and the power supply terminal of the first junction field effect transistor. First N-channel MOS transistor, a current mirror circuit that uses the source terminal of the second junction field effect transistor as a power source, and a third junction in which a drain terminal is connected to the input terminal of the current mirror circuit Type field effect transistor, a first P-channel MOS transistor connected between a source terminal of the third junction type field effect transistor and the reference potential, an output terminal of the current mirror circuit, and the reference potential A second N-channel MOS transistor connected between
A gate terminal of the third junction field effect transistor is connected to the reference potential; an output terminal of the current mirror circuit is connected to a gate terminal of the first N-channel MOS transistor;
When the switching power supply is activated, the gate potentials of the first P-channel MOS transistor and the second N-channel MOS transistor are lowered, and when the activation is completed, the first P-channel MOS transistor and the second N-channel MOS transistor A semiconductor device for controlling a switching power supply, wherein the gate potential of the switching power supply is increased.
前記スイッチング電源の起動時には前記ＰＮＰトランジスタのベース端子および第２のＮチャネルＭＯＳトランジスタのゲート端子への入力電位を低くするとともに、起動が終了すると前記ＰＮＰトランジスタのベース端子および第２のＮチャネルＭＯＳトランジスタのゲートへの入力電位を高くすることを特徴とする請求項１に記載のスイッチング電源の制御用半導体装置。
In place of the first P-channel MOS transistor, a PNP transistor is provided between the source terminal of the third junction field effect transistor and the reference potential,
When the switching power supply is activated, the input potential to the base terminal of the PNP transistor and the gate terminal of the second N-channel MOS transistor is lowered, and when the activation is completed, the base terminal of the PNP transistor and the second N-channel MOS transistor are terminated. 2. The semiconductor device for controlling a switching power supply according to claim 1, wherein an input potential to the gate of the switching power source is increased.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010216975A JP5440465B2 (en) | 2010-09-28 | 2010-09-28 | Semiconductor device for switching power supply control |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010216975A JP5440465B2 (en) | 2010-09-28 | 2010-09-28 | Semiconductor device for switching power supply control |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012075229A JP2012075229A (en) | 2012-04-12 |
| JP5440465B2 true JP5440465B2 (en) | 2014-03-12 |
Family
ID=46170836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010216975A Active JP5440465B2 (en) | 2010-09-28 | 2010-09-28 | Semiconductor device for switching power supply control |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5440465B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6243136B2 (en) | 2012-05-02 | 2017-12-06 | 株式会社半導体エネルギー研究所 | Switching converter |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5343306B2 (en) * | 2006-03-24 | 2013-11-13 | 富士電機株式会社 | IC for switching power supply and switching power supply |
| JP5217544B2 (en) * | 2008-03-19 | 2013-06-19 | 富士電機株式会社 | Switching power supply control semiconductor device, start circuit, and switching power supply start method |
-
2010
- 2010-09-28 JP JP2010216975A patent/JP5440465B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012075229A (en) | 2012-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5849488B2 (en) | Switching power supply | |
| US8045348B2 (en) | Switching mode power supply controller with high voltage startup circuits | |
| US7948780B2 (en) | Semiconductor device for switching power supply control, startup circuit, and startup method for switching power supply device | |
| KR101091923B1 (en) | Switching mode power supply and method for producing bias voltage thereof | |
| JP4774932B2 (en) | Semiconductor device for switching power supply control and circuit for switching power supply control | |
| US9048747B2 (en) | Switched-mode power supply startup circuit, method, and system incorporating same | |
| JP2007252140A (en) | Control circuit of power supply device, power supply device and its control method | |
| US8704506B2 (en) | Voltage regulator soft-start circuit providing reference voltage ramp-up | |
| KR20120079159A (en) | Low power consumption start-up circuit with dynamic switching | |
| US20110234184A1 (en) | Start-up in-rush current protection circuit for dcdc converter | |
| JP5589827B2 (en) | Start-up circuit, switching power supply IC and switching power supply device | |
| JP5123679B2 (en) | Reference voltage generation circuit and activation control method thereof | |
| JPH02165216A (en) | Microcomputer | |
| JP5440465B2 (en) | Semiconductor device for switching power supply control | |
| TWI638510B (en) | Flyback power converter circuit and secondary side controller circuit thereof | |
| KR101011083B1 (en) | Switching mode power supply having primary bios power supply | |
| JP5856513B2 (en) | Voltage regulator | |
| JP4973724B2 (en) | Primary side control semiconductor integrated circuit and DC power supply | |
| JP5682336B2 (en) | Integrated circuit for power supply control, switching power supply, and control method for integrated circuit for power supply control | |
| JP2009017678A (en) | Zero-cross detection circuit | |
| JP4408761B2 (en) | Diode circuit | |
| JP2004222472A (en) | Switching power supply control circuit | |
| JP5149023B2 (en) | Switching power supply circuit | |
| JP2006134268A (en) | Regulator circuit | |
| JP6774359B2 (en) | Switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121114 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131202 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5440465 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |