JP5440022B2 - 復調器 - Google Patents

Description

本発明は、復調器に関する。詳しくは、分岐・整合部における、第１の変調信号が入力される第１の整合部の入力インピーダンスと第２の変調信号が入力される第２の整合部の入力インピーダンスとを等しくすることで、第１および第２の変調信号間の位相および振幅ずれを防止するものである。

近年、ＣＭＯＳ技術を利用することにより低消費電力かつ低コスト（小回路規模）な信号伝送を目指した、ミリ波などの高周波帯を利用した高速伝送技術が盛んに研究されている。高周波帯を利用した伝送装置は、ミリ波帯の変調信号を送信する変調器と、変調器から送信される変調信号を受信して復調信号を生成する復調器とから構成されている。

ここで、従来の伝送装置の復調器６００について説明する。図１０に示すように、アンテナ５１０により受信された変調信号は、増幅器５２０により増幅されて、増幅器５２０と２乗回路５３０との間に設けられた分岐点Ｂｏにより第１の変調信号と第２の変調信号とに分岐される。分岐された第１および第２の変調信号のそれぞれは、２乗回路５３０に入力されて乗算される。２乗回路５３０での乗算により、変調信号が復調されて復調信号が生成され、生成された復調信号が増幅器５４０により増幅されて出力される。

また、復調器（検波回路）の他の構成としては、例えば、検波回路の出力信号を基準電圧と比較し、ＩＦ増幅器および検波回路のそれぞれに比較出力の直流分を帰還する検波回路が提案されている（特許文献１参照）。この検波回路によれば、検波出力の直流電圧を安定化することが可能となる。

特開昭５７−３７９０５号公報

しかしながら、上述した従来の復調器では以下のような問題がある。すなわち、図１０に示した従来の復調器６００では、２乗回路５３０の一方の入力部における入力インピーダンスと他方の入力部における入力インピーダンスの違いにより、第１の変調信号と第２の変調信号との間に、振幅、位相のズレが生じてしまう場合がある。この場合には、復調性能の特性劣化を招くという問題がある。

また、ミリ波帯のような高周波数帯で復調処理を行う場合、２乗回路の第１および第２の変調信号のそれぞれが入力される２つの入力間において十分なアイソレーションを確保することは一般に困難である。そのため、アイソレーションが不十分な場合には、２乗回路の一方の入力部から他方の入力部に信号が漏れてしまい、信号の特性に影響を与えてしまう場合がある。その結果、図１１に示すように、第１の変調信号と第２の変調信号との間で、振幅や位相のズレが生じてしまい、復調性能の特性劣化を招くという問題がある。

特許文献１に開示される検波回路においては、直流分を帰還することにより、検波出力の直流電圧を安定化することが可能である。しかしながら、検波回路の入力部にＤＣ帰還しているため、２乗回路で検波する際、２乗回路の入力部のＤＣ動作点の変化に伴い入力インピーダンスが変化し、第１の変調信号と第２の変調信号との間に振幅、位相にズレが生じ、検波特性の劣化を招くという問題がある。

そこで、本発明は、上記課題を解決するものであり、ミリ波等の高周波帯の信号を復調する場合に、復調性能の劣化を防止することが可能な復調器を提供することを目的とする。

上記課題を解決するために、本発明に係る復調器は、入力信号を所定周波数の搬送波信号により変調して得られた変調信号を分岐部を介して第１の変調信号と第２の変調信号に分岐し、分岐した前記第１の変調信号と前記第２の変調信号との振幅および位相を整合する分岐・整合部と、前記分岐・整合部により整合された前記第１の変調信号と前記第２の変調信号とに基づいて復調信号を生成する復調部とを備え、前記分岐・整合部は、所定の回路定数を含む入力インピーダンスを有した前記第１の変調信号が供給される第１の整合部と、所定の回路定数を含む入力インピーダンスを有した前記第２の変調信号が供給される第２の整合部とを有し、前記第１の整合部の入力インピーダンスと前記第２の整合部の入力インピーダンスとが等しくなるように前記回路定数が設定されたものである。

本発明においては、例えば変調器により入力信号が所定周波数の搬送波信号と乗算されて周波数変換され、この周波数変換された変調信号が送信される。変調信号は、復調器により受信され、分岐・整合部に設けられた分岐部により第１の変調信号と第２の変調信号とに分岐される。これは、復調信号を得るために、復調信号と周波数同期した信号を復調信号に乗算する必要があるからである。本発明において変調信号は、例えば、ミリ帯域の高周波信号である。

分岐部により分岐された第１の変調信号は第１の整合部に供給され、第２の変調信号は第２の整合部に供給される。本発明では、第１の整合部の入力インピーダンスと第２の整合部の入力インピーダンスが等しくなるように、第１の整合部と第２の整合部の回路定数が設定される。これにより、第１の変調信号と第２の変調信号とは、同振幅・同位相となるように第１の整合部および第２の整合部により整合される。振幅・位相が整合された第１および第２の変調信号は、復調部の各入力部に入力される。復調部では、振幅・位相が整合された第１の変調信号と第２の変調信号とが乗算されることで、変調信号に基づく復調信号が生成される。

本発明によれば、分岐・整合部を構成する第１の整合部の入力インピーダンスと第２の整合部のインピーダンスとが等しくなるように設定するので、分岐した２つの変調信号を等振幅・等位相で後段の復調部に入力させることができる。これにより、復調性能の劣化を防止することができる。

本発明の第１の実施の形態に係る通信装置の構成例を示す図である。 復調器の分岐・整合回路の構成例を示す図である。 分岐・整合回路の第１の整合部の等価回路を示す図である（その１）。 分岐・整合回路の第１の整合部の等価回路を示す図である（その２）。 分岐・整合回路の第１の整合部の等価回路を示す図である（その３）。 ＤＣ補正を行った場合とＤＣ補正を行わなかった場合の復調信号を示す図である。 ２乗回路およびＤＣ補正回路の構成例を示す図である。 本発明の第２の実施の形態に係る復調器の構成例を示す図である。 ２乗回路およびＤＣ補正回路の構成例を示す図である。 従来の復調器の構成例を示す図である。 分岐後における第１の変調信号と第２の変調信号との位相および振幅のずれを示す図である。

以下、発明を実施するための最良の形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（変調信号の分岐に伴うインピーダンス整合例および復調信号のＤＣ電圧の補正制御例）
２．第２の実施の形態（ＤＣ電圧の補正の制御例）

＜１．第１の実施の形態＞
［通信装置の構成例］
本発明の一実施形態に係る通信装置１００は、図１に示すように、変調器１０と復調器３０Ａとを備えている。本実施の形態において、変調器１０と復調器３０Ａとの間では、例えば３０ＧＨｚ〜３００ＧＨｚのミリ波帯の信号により高速通信が行われる。

［変調器の構成例］
変調器１０は、増幅器１２，１８と変調回路１４とアンテナ２０とを備えている。増幅器１２は、入力される被変調信号ＳBB（ベースバンド信号等）を増幅して変調回路１４に供給する。変調回路１４は、ミリ波帯の局部発振信号を生成し、増幅器１２から入力される被変調信号ＳBBと局部発振信号とを乗算することにより変調信号ＳRFを生成する。増幅器１８は、変調回路１４から供給される変調信号ＳRFを増幅してアンテナ２０に供給する。増幅器１８により増幅された変調信号ＳRFは、アンテナ２０により復調器３０Ａに送信される。

［復調器の構成例］
復調器３０Ａは、アンテナ３２と増幅器３４，９０と分岐・整合回路６０と２乗回路４０とＤＣ補正回路５０とを備えている。変調器１０から送信された変調信号ＳRFは、アンテナ３２により受信されて増幅器３４に供給される。増幅器３４は、アンテナ３２から供給された変調信号ＳRFを増幅して分岐・整合回路６０に出力する。

分岐・整合回路６０は、増幅器３４により増幅された変調信号ＳRFを第１の変調信号ＳRF1と第２の変調信号ＳRF2とに分岐し、分岐した第１の変調信号ＳRF1と第２の変調信号ＳRF2とが同振幅および同位相となるように整合する。分岐・整合回路６０は、分岐および整合した第１の変調信号ＳRF1および第２の変調信号ＳRF2のそれぞれを２乗回路４０に入力させる。

２乗回路４０は、復調部の一例であり、分岐・整合回路６０から入力された第１の変調信号ＳRF1と第２の変調信号ＳRF2とを乗算することにより、変調信号ＳRFを復調して被変調信号の周波数帯（ベースバンド帯）の復調信号ＳDMを生成する。生成した復調信号ＳDMは、ＤＣ補正回路５０に出力される。

ＤＣ補正回路５０は、２乗回路４０から出力された復調信号ＳDMのＤＣ電圧を取り出し、ＤＣ電圧Ｖdcと基準電圧Ｖrefとを比較し、比較結果に基づく差分電圧（ＤＣオフセット）を取得して２乗回路４０に帰還させる。これにより、復調信号ＳDMのＤＣ電圧Ｖdcが基準電圧Ｖrefとなるように補正される。

増幅器９０は、２乗回路４０から供給される復調信号ＳDMを増幅して出力する。２乗回路４０から供給される復調信号ＳDMはＤＣ電圧Ｖdcが補正されているので、増幅器９０により増幅した場合でも振幅がクリップされてしまうことを防止できる。

［分岐・整合回路の構成例］
次に、分岐・整合回路６０の詳細について説明する。分岐・整合回路６０は、図２に示すように、一端が増幅器３４の出力端に接続された分岐点（分岐部）Ｂｐと、この分岐点Ｂｐを介して分岐された第１の整合部６０Ａと第２の整合部６０Ｂとを備えている。

まず、第１の整合部６０Ａについて説明する。第１の整合部６０Ａは、コンデンサＣ21，Ｃ22とインダクタＬ21と抵抗Ｒ21とバイアス電源ＶB1とを備えている。これらの素子のそれぞれは、所定の回路定数を有している。コンデンサＣ21は、一端が分岐点Ｂｐに接続され、他端が２乗回路４０のトランジスタＭ２のゲート（入力端子ＩＮ１）に接続されている。コンデンサＣ21は、分岐点Ｂｐにより分岐された第１の変調信号ＳRF1のＤＣ成分をカットするものである。なお、コンデンサＣ21は第１のコンデンサの一例であり、コンデンサＣ22は第２のコンデンサの一例である。

インダクタＬ21は、一端がコンデンサＣ21とトランジスタＭ２のゲートの間の接続点Ｅ１に接続され、他端がコンデンサＣ22の一端に接続されている。コンデンサＣ22は、一端がインダクタＬ21の他端に接続され、他端が接地されている。インダクタＬ21とコンデンサＣ22とは、整合回路を構成しており、コンデンサＣ21やコンデンサＣ22の比率を調整することで入力インピーダンスＺ１と入力インピーダンスＺ２との整合を図ることが可能となっている。抵抗Ｒ21は、一端がコンデンサＣ21とトランジスタＭ２のゲートの間の接続点Ｅ２に接続され、他端がバイアス電源ＶB1を介して接地されている。バイアス電源ＶB1は、２乗回路４０のトランジスタＭ２のゲート電圧と等しい電圧値に設定されている。なお、接続点Ｅ１は第１の接続点の一例であり、接続点Ｅ２は第２の接続点の一例である。

次に、第２の整合部６０Ｂの構成について説明する。第２の整合部６０Ｂは、第１の整合部６０Ａと同様の構成をしており、コンデンサＣ31，Ｃ32とインダクタＬ31と抵抗Ｒ31とバイアス電源ＶB2とを備えている。これらの素子のそれぞれは、所定の回路定数を有している。コンデンサＣ31は、一端が分岐点Ｂｐに接続され、他端が２乗回路４０のトランジスタＭ１のゲート（入力端子ＩＮ２）に接続されている。コンデンサＣ31は、分岐点Ｂｐにより分岐された第２の変調信号ＳRF2のＤＣ成分をカットするものである。なお、コンデンサＣ31は第１のコンデンサの一例であり、コンデンサＣ32は第２のコンデンサの一例である。

インダクタＬ31は、一端がコンデンサＣ31とトランジスタＭ１のゲートの間の接続点Ｆ１に接続され、他端がコンデンサＣ32の一端に接続されている。コンデンサＣ32は、一端がインダクタＬ31の他端に接続され、他端が接地されている。インダクタＬ31とコンデンサＣ32とは、整合回路を構成しており、コンデンサＣ31やコンデンサＣ32の比率を調整することで入力インピーダンスＺ１と入力インピーダンスＺ３との整合を図ることが可能となっている。抵抗Ｒ31は、一端がコンデンサＣ31とトランジスタＭ１のゲートの間の接続点Ｆ２に接続され、他端がバイアス電源ＶB2を介して接地されている。バイアス電源ＶB2は、２乗回路４０のトランジスタＭ１のゲート電圧と等しい電圧値に設定されている。なお、接続点Ｆ１は第１の接続点の一例であり、接続点Ｆ２は第２の接続点の一例である。

［分岐・整合回路の動作例］
このような回路構成において、増幅器３４により増幅された変調信号ＳRFは、分岐点Ｂｐにより第１の変調信号ＳRF1と第２の変調信号ＳRF2とに分岐される。分岐された一方の第１の変調信号ＳRF1は第１の整合部６０Ａに供給され、他方の第２の変調信号ＳRF2は第２の整合部６０Ｂに供給される。第１の整合部６０Ａに供給された第１の変調信号ＳRF1は、コンデンサＣ21によりＤＣ（直流）成分がカットされる。ＤＣ成分がカットされた第１の変調信号ＳRF1は、バイアス電源ＶB1により所定のＤＣバイアス電圧Ｖ２が印加されて２乗回路４０のトランジスタＭ２のゲートに入力される。コンデンサＣ22とインダクタＬ21とにより構成されるＬＣ回路では、第１の変調信号ＳRF1のうち特定の周波数帯のみを通過させる。

同様にして、第２の整合部６０Ｂに供給された第２の変調信号ＳRF2は、コンデンサＣ31によりＤＣ（直流）成分がカットされる。ＤＣ成分がカットされた第２の変調信号ＳRF2は、バイアス電源ＶB2により所定のＤＣバイアス電圧Ｖ１が印加されて２乗回路４０のトランジスタＭ１のゲートに入力される。

［分岐・整合回路の入力インピーダンス］
本実施の形態においては、図２に示すように、第１の整合部６０Ａの入力側から見たインピーダンスを入力インピーダンスＺ２としている。インピーダンスＺ２は、第１の整合部６０Ａを構成するコンデンサＣ21，Ｃ22、インダクタＬ21、抵抗Ｒ21およびバイアス電源ＶB1の回路定数により決定される。また、インピーダンスＺ２には、２乗回路４０のトランジスタＭ２側の入力インピーダンスＺ６も含まれている（式（１）参照）。

また、本実施の形態では、第２の整合部６０Ｂの入力側から見たインピーダンスを入力インピーダンスＺ３としている。インピーダンスＺ３は、第２の整合部６０Ｂを構成するコンデンサＣ31，Ｃ32、インダクタＬ31、抵抗Ｒ31およびバイアス電源ＶB2の回路定数により決定される。また、インピーダンスＺ３には、２乗回路４０のトランジスタＭ１側の入力インピーダンスＺ７も含まれている。

このようにインピーダンスＺ２，Ｚ３を定義したとき、本実施の形態では、第１の整合部６０Ａの入力インピーダンスＺ２と第２の整合部６０Ｂの入力インピーダンスＺ３とが等しくなるように設定される。これは、第１の整合部６０Ａおよび第２の整合部６０Ｂを構成する各素子の回路定数を、要求されるインピーダンスＺ２，Ｚ３に合わせることにより行われる。これにより、分岐した第１の変調信号ＳRF1と第２の変調信号ＳRF2とを等振幅・等位相に整合することができる。なお、各分岐・整合回路６０の各素子の設計条件については後述する。

［分岐・整合回路の出力インピーダンス］
また、本実施の形態においては、図２に示すように、第１の整合部６０Ａの出力側から見たインピーダンスを出力インピーダンスＺ４としている。インピーダンスＺ４は、第１の整合部６０Ａを構成するコンデンサＣ21，Ｃ22、インダクタＬ21、抵抗Ｒ21およびバイアス電源ＶB1の各回路定数により決定される。また、インピーダンスＺ４には、第２の整合部６０Ｂの入力インピーダンスＺ３および増幅器３４の出力インピーダンスＺ０も含まれている（式（４）参照）。

また、図２に示すように、第２の整合部６０Ｂの出力側から見たインピーダンスを出力インピーダンスＺ５としている。インピーダンスＺ５は、第２の整合部６０Ｂを構成するコンデンサＣ31，Ｃ32、インダクタＬ31、抵抗Ｒ31およびバイアス電源ＶB2の各回路定数により決定される。また、インピーダンスＺ５には、第１の整合部６０Ａの入力インピーダンスＺ２および増幅器３４の出力インピーダンスＺ０も含まれている（式（５）参照）。

このようにインピーダンスＺ４，Ｚ５を定義したとき、例えばトランジスタＭ１からトランジスタＭ２への漏れ電圧は、トランジスタＭ１に供給される電流信号を対向側の出力インピーダンスＺ４と入力インピーダンスＺ６で分割したもので近似できる（式（３））。ここで、入力インピーダンスＺ６は、２乗回路４０のトランジスタＭ２の入力端子ＩＮ１側から見たインピーダンスである。そこで、本実施の形態では、出力インピーダンスＺ４を入力インピーダンスＺ６よりも低インピーダンスとすることで、トランジスタＭ１からトランジスタＭ２への漏れ電圧を抑圧している。なお、入力端子ＩＮ１は第１の入力部の一例を構成している。

同様にして、トランジスタＭ２からトランジスタＭ１への漏れ電圧を抑圧するために、出力インピーダンスＺ５を入力インピーダンスＺ７よりも低インピーダンスとしている。ここで、入力インピーダンスＺ７は、２乗回路４０のトランジスタＭ１の入力端子ＩＮ２側から見たインピーダンスである。出力インピーダンスＺ４，Ｚ５の調整は、第１の整合部６０Ａおよび第２の整合部６０Ｂを構成する各素子の回路定数の設定により行う。なお、入力端子ＩＮ２は第２の入力部の一例を構成している。

［分岐・整合回路の定数設定手法］
次に、分岐・整合回路６０の設計条件について説明する。分岐・整合回路６０の分岐前における入力インピーダンスＺ１は、増幅器３４の出力インピーダンスＺ０が例えばＺ０＝５０Ωに設定されているとき、増幅器３４の出力インピーダンスＺ０との整合をとるため、Ｚ１＝５０Ωに設定する。また、分岐点Ｂｐにより分岐した第１の整合部６０Ａの入力インピーダンスＺ２と第２の整合部６０Ｂの入力インピーダンスＺ３とを各々Ｚ２＝Ｚ３＝１００Ωに設定し、互いのインピーダンスを等しくする。これにより、第１の整合部６０Ａに供給される第１の変調信号ＳRF1と、第２の整合部６０Ｂに供給される第２の変調信号ＳRF2との振幅および位相を等しくすることができる。

次に、第１の整合部６０Ａの入力インピーダンスＺ２をＺ２＝１００Ωに設定した場合における各素子の定数の設計条件について説明する。なお、第１および第２の整合部６０Ａ，６０Ｂはそれぞれ回路構成が同一であるため、以下では第１の整合部６０Ａについてのみ説明する。

２乗回路４０の入力インピーダンスＺ６は、図３に示すように、ある周波数の点において抵抗Ｒ６とコンデンサＣ６の並列回路で構成することができる。このとき、Ｚ０＝５０Ω，Ｚ３＝１００Ωに設定し、例えばＲ６＝２．５ｋΩ，Ｃ６＝１６ｆＦとする。

また、図４に示すように、抵抗Ｒ21と抵抗Ｒ６の並列抵抗を抵抗Ｒ２とし、インダクタＬ21とコンデンサＣ22とを合成して直列リアクタンスＸLC2とした。リアクタンスＸLC2については、回路（レイアウト）面積を考慮してインダクタＬ21≦３５０ｐＨ、コンデンサＣ22≦３００ｆＦ程度に設定した。

ここで、図３において、入力インピーダンスＺ２は下記式（１）で表され、実部・虚部に整理、変形すると下記式（２）のように表される。

したがって、上記式（２）の第１項（実部）＝１００（Ｚ２＝１００Ω）を満たすには、Ｒ２≧１００であることが条件となる。そして、上記式（２）においてＲ２を設定することによりリアクタンスＸLC2の定数が決まる。また、上記式（２）において第２項（虚部）＝０となるので、コンデンサＣ21の定数も決まる。

ここで、上記式（２）より、Ｒ２（Ｒ21)を大きくすることで、コンデンサＣ21，リアクタンスＸLC2を小さくでき、回路面積を小型化できるが、同時に周波数によるインピーダンス変動も大きくなってしまう。そのため、本例では、周波数によるインピーダンス変動を回避すべく、Ｒ21＝１１０Ω、Ｃ21＝１２０ｆＦ、Ｌ21＝３５０ｐＨ、Ｃ22＝３００ｆＦに設定した。このように第１の整合部６０Ａの各素子の定数を設定することで、第１の整合部６０Ａの入力インピーダンスＺ２をＺ２＝１００Ωに設定できる。

第２の整合部６０Ｂの入力インピーダンスＺ３をＺ３＝１００Ωに設定する場合には、例えばＲ７＝５ＫΩ,Ｃ７＝２０ｆＦとし、上述した第１の整合部６０Ａと同様の手順により、Ｒ31＝１０７Ω，Ｃ31＝１２０ｆＦ，Ｌ31＝３００ｐＨ，Ｃ32＝３００ｆＦに設定した（図３および図４カッコ内参照）。このように第２の整合部６０Ｂの各素子の定数を設定することで、第２の整合部６０Ｂの入力インピーダンスＺ３をＺ２＝１００Ωに設定できる。

次に、上記設定した定数での分岐・整合回路６０における、２乗回路４０の入力間の漏れを算出する。図２に示すように、２乗回路４０の一方の入力端子ＩＮ２（トランジスタＭ１のゲート）から他方の入力端子ＩＮ１（トランジスタＭ２のゲート）への漏れをＶLeak@IN1とする。このとき、ＶLeak@IN1は、トランジスタＭ１の信号電流をインピーダンスＺ６とインピーダンスＺ４とでインピーダンス分割したものとして、下記（３）に示す近似式で表される。なお、下記式（３）において、ＶIN2はトランジスタＭ１のゲートの入力電圧振幅であり、ｇｍ1はトランジスタＭ１の相互コンダクタンスである。このとき、相互コンダクタｇｍ1はｇｍ1＝１０ｍＡ／Ｖとした。

分岐・整合回路６０の出力インピーダンスＺ４は、図３および図５に示すように、インダクタＬ21とコンデンサＣ22とを合成して直列リアクタンスＸLC2とすると、下記式（４）で表される。

ここで、入力インピーダンスＺ６（＝Ｒ６／／Ｃ６)は既知の値であるから（Ｒ６＝２．５ｋΩ，Ｃ６＝１６ｆＦ）、上記式（４）から出力インピーダンスＺ４を算出できる。そして、算出した出力インピーダンスＺ４および既知の入力インピーダンスＺ６を上記式（３）に代入すると、入力端子ＩＮ２から他方の入力端子ＩＮ１への漏れ電圧はＶLeak@IN1＝０．００２となり、漏れ電圧を−５０ｄＢ以下に抑圧できることが分かる。

また、２乗回路４０の入力端子ＩＮ１から入力端子ＩＮ２への漏れ電圧ＶLeak@IN2についても、同様の手順により算出することができる。出力インピーダンスＺ５は、上記出力インピーダンスＺ４と同様に、下記式（５）で表される。

また、漏れ電圧ＶLeak@IN2は下記式（６）で表される。なお、下記式（６）において、ＶIN1はトランジスタＭ２のゲートの入力電圧振幅であり、ｇｍ2はトランジスタＭ２の相互コンダクタンスである。このとき、相互コンダクタｇｍ2はｇｍ2＝３ｍＡ／Ｖとした。

上記式（５）および式（６）から、入力端子ＩＮ１から入力端子ＩＮ２への漏れ電圧はＶLeak@IN2＝０．００１となり、漏れ電圧を−５０ｄＢ以下に抑圧できることが分かる。このように、本実施の形態によれば、分岐・整合回路６０を設けることで、出力インピーダンスＺ４，Ｚ５を設定することができ、一方の入力側から他方の入力側への漏れ電圧を抑圧することができる。

［従来の２乗回路の問題点］
次に、２乗回路４０の詳細について説明する。まず、従来の２乗回路における問題点について説明する。２乗回路では、上述したように、変調器から受信した変調信号を分岐し、分岐した変調信号のそれぞれを乗算することにより、変調信号に基づく復調信号を生成している。このとき、変調信号同士を乗算すると、下記式（７）に示すように、変調信号のキャリア成分の整流分がＤＣ（直流）電圧として現れる。

このＤＣ電圧（ＤＣオフセット）が含まれる復調信号を高利得な増幅器により増幅すると、図６（Ａ）に示すように、復調信号（入力信号）が弱い場合には振幅がクリップせずに増幅することができる。しかし、復調信号（入力信号）が強い場合には、図６（Ｂ）に示すように、復調信号の振幅がクリップしてしまい、十分な振幅が得られない場合がある。その結果、デジタル復調信号の分離性能が劣化してしまうという課題があった。そこで、本実施の形態では、ＤＣ電圧Ｖdcと基準電圧Ｖrefとの差分に基づくＤＣ補正電圧ＶadjをＤＣ補正回路５０により生成し、ＤＣ補正電圧Ｖadjを２乗回路４０に帰還させることにより、ベースバンド帯の復調信号ＳDMのＤＣ電圧Ｖdcの補正を行う。これにより、増幅時の信号のクリップを防止することが可能となる。

［２乗回路およびＤＣ補正回路の構成例］
次に、本発明の一実施形態に係る２乗回路４０およびＤＣ補正回路５０について説明する。まず、２乗回路４０について説明する。２乗回路４０は、図７に示すように、差動対のトランジスタＭ２，Ｍ３とトランジスタＭ１と負荷抵抗ＲＬ1，ＲＬ2とから構成されている。本例では、トランジスタＭ１，Ｍ２，Ｍ３をｎ型のＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)により構成した例を示している。また、トランジスタＭ２は第１のトランジスタの一例であり、トランジスタＭ１は第２のトランジスタの一例である。

トランジスタＭ２のドレインは負荷抵抗ＲＬ1の一端に接続され、ゲートは入力端子ＩＮ１（第１の整合部６０Ａ）に接続されている。トランジスタＭ３のドレインは負荷抵抗ＲＬ2に接続され、ゲートは抵抗Ｒ４を介してバイアス電源ＶB3の一端に接続されている。バイアス電源ＶB3はバイアス電源ＶB1と同電位であり、バイアス電源ＶB3の他端は接地されている。トランジスタＭ２，Ｍ３のソースは接続点Ａ０を介して共通接続されており、トランジスタＭ２，Ｍ３は差動対回路を構成している。負荷抵抗ＲＬ1，ＲＬ2のそれぞれの他端は高電位の電源Ｖccに接続されている。

トランジスタＭ１のドレインは接続点Ａ０を介してトランジスタＭ２，Ｍ３のソースに接続され、ゲートは入力端子ＩＮ２（第２の整合部６０Ｂ）に接続され、ソースは接地されている。本発明において接地は、低電位の電源の一例である。

次に、ＤＣ補正回路５０について説明する。ＤＣ補正回路５０は、ローパスフィルタ５００と比較部の一例であるコンパレータ５０２と基準電位としての電源ＶB4とトランジスタＭ４とから構成されている。ローパスフィルタ５００は、入力側が２乗回路４０と増幅器９０との間に設けられた接続点Ａ２（増幅器９０の入力端）に接続され、出力側がコンパレータ５０２の一方の入力端に接続されており、増幅器９０による増幅前の復調信号ＳDMを取り出す。コンパレータ５０２の他方の入力端は、電源ＶB4を介して接地されている。トランジスタＭ４のドレインは接続点Ａ１を介して２乗回路４０の負荷抵抗ＲＬ2に接続され、ゲートはコンパレータ５０２の出力端に接続され、ソースは接地されている。

［ミキサおよびＤＣ補正回路の動作例］
続けて、２乗回路４０およびＤＣ補正回路５０の動作の一例について説明する。２乗回路４０を構成するトランジスタＭ２の入力端子（ゲート）ＩＮ１には、分岐・整合回路６０の第１の整合部６０Ａから出力された第１の変調信号ＳRF1が入力される。第１の変調信号ＳRF1は、第１の整合部６０Ａにより第２の変調信号ＳRF2との位相および振幅ずれが補正されていると共に、バイアス電源ＶB1によりバイアス電圧Ｖ１が印加されたものである。

トランジスタＭ１の入力端子（ゲート）ＩＮ２には、分岐・整合回路６０の第２の整合部６０Ｂから出力された第２の変調信号ＳRF2が入力される。第２の変調信号ＳRF2は、第２の整合部６０Ｂにより第１の変調信号ＳRF1との位相および振幅ずれが補正されていると共に、バイアス電源ＶB2によりバイアス電圧Ｖ２が印加されたものである。

２乗回路４０では、入力端子ＩＮ１に入力された第１の変調信号ＳRF1と入力端子ＩＮ２に入力された第２の変調信号ＳRF2とが乗算されることで、変調信号ＳRFに基づく復調信号ＳDMが生成される。生成された復調信号ＳDMは、負荷抵抗ＲＬ2側から出力される。この復調信号ＳDMには、上記式（７）で示した乗算により生じたＤＣ成分（ＤＣ電圧Ｖdc）が含まれている。

ＤＣ補正回路５０のローパスフィルタ５００は、２乗回路４０から出力された復調信号ＳDMを接続点Ａ２を介して取り出し、取り出した復調信号ＳDMの変調信号成分を遮断してＤＣ成分（ＤＣ電圧Ｖdc）のみを通過させる。ローパスフィルタ５００を通過した復調信号ＳDMのＤＣ電圧Ｖdcはコンパレータ５０２に入力される。

コンパレータ５０２は、ローパスフィルタ５００から入力されるＤＣ電圧Ｖdcと電源ＶB4からの基準電圧Ｖrefとを比較し、この比較結果により得られた差分電圧をＤＣオフセットとしてトランジスタＭ４のゲートに入力させる。ＤＣオフセットは、後述するようにＤＣ補正電圧Ｖadjとも称する。このＤＣオフセットの変動により、ＤＣオフセットの変動に応じたドレイン電流Ｉadjが２乗回路４０の出力側に帰還される。

２乗回路４０では、ＤＣ補正回路５０から帰還されるドレイン電流Ｉadjの増減により、負荷抵抗ＲＬ2の電圧降下量が変化する。ここで、ドレイン電流ＩadjとＤＣ補正電圧Ｖadjと負荷抵抗ＲＬとは下記式（８）の関係を満たしている。ＤＣ補正電圧Ｖadjとは、ＤＣ電圧Ｖdcを基準電圧Ｖrefに補正するための電圧であり、基準電圧ＶrefとＤＣ電圧ＶdcとのＤＣオフセット（差分）に応じて発生する電圧を意味している。

ドレイン電流Ｉadjが増減すると、負荷抵抗ＲＬ2の電圧降下量の変化によりＤＣ補正電圧Ｖadjが変化するので、これにより、復調信号ＳDMのＤＣ電圧Ｖdcを補正することができる。したがって、出力のＤＣ値と基準電圧Ｖrefとの差異であるＤＣオフセット量が「０」となるように、ドレイン電流Ｉadjを自動制御することで、乗算により発生するＤＣオフセットを抑圧できるようになる。これにより、増幅器９０により復調信号ＳDMを増幅した場合でも、図６（Ｃ）に示すように、復調信号ＳDMの振幅のクリップを防止することができる。

以上説明したように、本実施の形態では、分岐・整合回路６０を構成する第１の整合部６０Ａの入力インピーダンスＺ２と第２の整合部６０Ｂの入力インピーダンスＺ３とを等しく設定している。これにより、分岐した第１の変調信号ＳRF1と第２の変調信号ＳRF2とを等振幅・等位相で次段の２乗回路４０に入力させることができ、復調性能の劣化を防止することができる。

また、分岐・整合回路６０を増幅器３４と２乗回路４０との間に設けることで、分岐・整合回路６０の出力インピーダンスＺ４，Ｚ５を設定することができる。これにより、２乗回路の入力端子ＩＮ１，ＩＮ２間における第１の変調信号ＳRF1および第２の変調信号ＳRF2の漏れを防止することができる。このとき、分岐・整合回路６０の出力インピーダンスＺ４（Ｚ５）を２乗回路の入力端子ＩＮ１（ＩＮ２）の入力インピーダンスＺ６（Ｚ７）よりも低インピーダンスとすることで、漏れ電圧を確実に抑圧することができる。

さらに、本実施の形態によれば、ＤＣ補正回路５０により、ベースバンド帯の復調信号ＳDMのＤＣ電圧Ｖdcを基準電圧Ｖrefとなるように補正するので、復調動作を安定させ、かつ、クリップを回避して復調出力の線形性および出力振幅を増大できる。これにより、復調器３０Ａの性能向上を実現することができる。また、２乗回路４０の出力部にＤＣオフセット補正を行っているため、２乗回路４０の入力には影響せず、入力整合を取りやすいという効果を得ることができる。また、本実施の形態では、外部回路の制御手段を用いることなく、復調信号ＳDMのＤＣ電圧Ｖdcを検出して基準電圧Ｖrefとなるように制御するＤＣ補正回路５０を復調器３０Ａの同一チップ内に設けている。そのため、ピン数および周辺回路規模の削減、例えばＣＭＯＳ回路内部に全ての構成部を実装することができるので、コストダウンを実現できる。

＜２．第２の実施の形態＞
次に、本発明の第２の実施の形態に係る復調器３０Ｂについて説明する。なお、上述した第１の実施の形態で説明した復調器３０Ａと共通する構成要素には同一の符号を付し、詳細な説明は省略する。

［復調器の構成例］
ＤＣ補正回路５０は、図８および図９に示すように、ローパスフィルタ５００とコンパレータ５０２と基準電位としての電源ＶB4とトランジスタＭ４とから構成されている。ローパスフィルタ５００は、入力側が増幅器９０の出力端Ａ３に接続され、出力側がコンパレータ５０２の一方の入力端に接続されており、増幅後の復調信号ＳDMを取り出す。コンパレータ５０２の他方の入力端は、電源ＶB4を介して接地されている。トランジスタＭ４のドレインは２乗回路４０の負荷抵抗ＲＬ2に接続され、ゲートはコンパレータ５０２の出力端に接続され、ソースは接地されている。

［復調器の動作例］
２乗回路４０の負荷抵抗ＲＬ2側から出力された復調信号ＳDMは、増幅器９０に入力されて増幅される。増幅器９０により増幅された復調信号ＳDMは、出力端Ａ３を介してＤＣ補正回路５０のローパスフィルタ５００に入力される。ローパスフィルタ５００に入力された復調信号ＳDMには、２乗回路４０での乗算により生じたＤＣ電圧Ｖdcと、増幅器９０自体のばらつきにより生じたＤＣ電圧とが含まれている。ローパスフィルタ５００は、入力された復調信号ＳDMの上記２つのＤＣ電圧を含むＤＣ電圧Ｖcoのみを通過させてコンパレータ５０２に出力する。

コンパレータ５０２は、ローパスフィルタ５００からのＤＣ電圧Ｖcoと基準電圧Ｖrefとを比較し、比較結果に基づく差分電圧をＤＣオフセットとしてトランジスタＭ４のゲートに入力させる。このＤＣオフセットの変動により、ＤＣオフセットの変動に応じたドレイン電流Ｉadjを２乗回路４０に帰還させて、出力のＤＣ電圧Ｖcoと基準電圧Ｖrefとの差異であるＤＣオフセット量が「０」となるように、ドレイン電流Ｉadjを自動制御する。

以上説明したように、第２の実施の形態では、２乗回路４０の次段の増幅器９０から復調信号ＳDMを取り出して、取り出した復調信号ＳDMに含まれるＤＣ電圧Ｖcoの補正を行う。これにより、上記第１の実施の形態と同様に、２乗回路４０における乗算により生じるＤＣオフセットを抑圧できると共に、増幅器９０自体のばらつき等により生じるＤＣオフセットについても同時に抑圧することができる。

なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。上述した第１および第２の実施の形態では、トランジスタとしてｎ型のＭＯＳＦＥＴを用いていたが、これに限定されることはない。例えば、ＭＯＳＦＥＴとしてＰ型のＭＯＳＦＥＴを用いても良いし、バイポーラ型のトランジスタを用いても良い。

１００・・・通信装置、１０・・・変調器、３０Ａ，３０Ｂ，５００・・・復調器、４０・・・２乗回路、５０・・・ＤＣ補正回路、６０・・・分岐・整合回路、６０Ａ・・・第１の整合部、６０Ｂ・・・第２の整合部、ＳRF・・・変調信号、ＳRF1・・・第１の復調信号、ＳRF2・・・第２の復調信号、ＳDM・・・復調信号、ＩＮ１，ＩＮ２・・・入力端子

Claims (7)

1. 入力信号を所定周波数の搬送波信号により変調して得られた変調信号を分岐部を介して第１の変調信号と第２の変調信号に分岐し、分岐した前記第１の変調信号と前記第２の変調信号との振幅および位相を整合する分岐・整合部と、
   前記分岐・整合部により整合された前記第１の変調信号と前記第２の変調信号とに基づいて復調信号を生成する復調部とを備え、
   前記分岐・整合部は、
   所定の回路定数を含む入力インピーダンスを有した前記第１の変調信号が供給される第１の整合部と、所定の回路定数を含む入力インピーダンスを有した前記第２の変調信号が供給される第２の整合部とを有し、
   前記第１の整合部の入力インピーダンスと前記第２の整合部の入力インピーダンスとが等しくなるように前記回路定数が設定された復調器。
2. 前記搬送波信号は、ミリ帯域の信号である
   請求項１に記載の復調器。
3. 前記復調部は、
   前記第１の変調信号が入力される第１の入力部と前記第２の変調信号が入力される第２の入力部とを有し、
   前記分岐・整合部の前記第１の整合部の出力インピーダンスは、前記復調部の前記第１の入力部における入力インピーダンスよりも低く設定され、
   前記分岐・整合部の前記第２の整合部の出力インピーダンスは、前記復調部の第２の入力部における入力インピーダンスよりも低く設定される
   請求項２に記載の復調器。
4. 前記第１の整合部は、
   一端が前記分岐部に接続されると共に他端が前記復調部の前記第１の入力部に接続された第１のコンデンサと、
   一端が前記第１のコンデンサと前記第１の入力部との間に設けられた第１の接続点に接続されたインダクタと、
   一端が前記インダクタの他端に接続されると共に他端が低電位の電源に接続された第２のコンデンサと、
   一端が前記第１のコンデンサと前記第１の入力部との間に設けられた第２の接続点に接続された抵抗と、
   一端が前記抵抗の他端に接続されると共に他端が低電位の電源に接続されたバイアス用電源とを有し、
   前記第２の整合部は、
   一端が前記分岐部に接続されると共に他端が前記復調部の前記第２の入力部に接続された第１のコンデンサと、
   一端が前記第１のコンデンサと前記第２の入力部との間に設けられた第１の接続点に接続されたインダクタと、
   一端が前記インダクタの他端に接続されると共に他端が低電位の電源に接続された第２のコンデンサと、
   一端が前記第１のコンデンサと前記第２の入力部との間に設けられた第２の接続点に接続された抵抗と、
   一端が前記抵抗の他端に接続されると共に他端が低電位の電源に接続されたバイアス用電源とを有する
   請求項３に記載の復調器。
5. 前記復調部により生成された前記復調信号から当該復調信号のＤＣ電圧を検出し、当該ＤＣ電圧が予め設定されている基準電圧となるように前記復調信号の前記ＤＣ電圧を補正するＤＣ補正部をさらに備える
   請求項１に記載の復調器。
6. 前記復調部は、
   前記第１の変調信号が入力されるゲートを有した第１のトランジスタと、
   前記第１のトランジスタのソースにドレインが接続されると共にソースが低電位の電源に接続され、前記第２の変調信号が入力されるゲートを有した第２のトランジスタと、
   一端が前記第１のトランジスタのドレインに接続されると共に他端が高電位の電源に接続された抵抗とを有し、
   前記ＤＣ補正部は、
   前記復調部の前記抵抗から出力される前記復調信号の前記ＤＣ電圧を通過させるローパスフィルタと、
   前記ローパスフィルタを通過した前記復調信号の前記ＤＣ電圧と前記基準電圧とを比較して得られる差分電圧をＤＣオフセットとして出力する比較部と、
   前記抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続されたトランジスタとを有する
   請求項５に記載の復調器。
7. 前記復調部により生成された前記復調信号を増幅して出力する増幅部をさらに備え、
   前記ＤＣ補正部の前記ローパスフィルタの入力端は、前記増幅部の出力端に接続された
   請求項６に記載の復調器。

Images