JP5438268B2 - 試験装置 - Google Patents

試験装置 Download PDF

Info

Publication number
JP5438268B2
JP5438268B2 JP2007255640A JP2007255640A JP5438268B2 JP 5438268 B2 JP5438268 B2 JP 5438268B2 JP 2007255640 A JP2007255640 A JP 2007255640A JP 2007255640 A JP2007255640 A JP 2007255640A JP 5438268 B2 JP5438268 B2 JP 5438268B2
Authority
JP
Japan
Prior art keywords
optical
signal
test
light
wavelength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007255640A
Other languages
English (en)
Other versions
JP2009085764A (ja
Inventor
孝夫 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2007255640A priority Critical patent/JP5438268B2/ja
Publication of JP2009085764A publication Critical patent/JP2009085764A/ja
Application granted granted Critical
Publication of JP5438268B2 publication Critical patent/JP5438268B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Testing Of Optical Devices Or Fibers (AREA)

Description

本発明は、光コンパレータおよびそれを備えた試験装置に関する。より詳細には、高速な光信号を取り扱う被試験デバイスから出力された光試験信号から、電子回路で取り扱うことができる電気信号を抽出する光コンパレータと、それを備えた試験装置に関する。
集積回路等の被試験デバイスに試験信号を処理させてその機能および性能を評価する試験装置がある。被試験デバイスの多くは電気信号を取り扱う半導体回路等であるが、近年は、シリアルI/Oの高速化が進み、光によるI/Oを備えたデバイスも試験の対象となりつつある。
下記の特許文献1には、テスト用光信号発生器が発生したテスト用光信号を、光ファイバを通じてテストヘッドに供給することが記載される。これにより、テストヘッドに対する接続が簡潔になると共に、劣化の少ない試験信号を伝送できる。ただし、特許文献1に記載された装置では、試験対象となる被試験デバイスに入力される試験信号は、テストヘッドにおいて光信号から変換された電気信号である。
また、下記の特許文献2には、2つの強度変調光信号を合成することにより、安定な試験用光信号を発生する光信号発生装置が記載される。これにより、光信号を処理する被試験デバイスにおけるジッタ耐性を評価できる。
上記のような高速デバイス用IC試験装置または光試験用信号発生装置において用いられる光試験信号は、電気信号として生成された試験信号を電気光変換して発生される。このため、試験信号の信号速度の限界は、電子回路または電気光変換素子の動作速度の限界により制限される。
一方、光合波器、光ファイバ等の光素子、光信号線路の動作速度、伝送速度の限界は、電子素子、電子回路よりも遥かに高い。そこで、光電気変換素子を用いて発生した光信号を光合波器により合成することにより、電子回路では発生できない高速な光試験信号を発生する光ドライバを形成できる。このような光ドライバと被試験デバイスとを光ファイバケーブル等の光信号伝送路を用いて、大量且つ高速な光試験信号を被試験デバイスに伝送することができる。
特開2000−249746号公報 特開2006−041681号公報
しかしながら、被試験デバイスの機能を検証するファンクション試験等を実施する場合は、被試験デバイスで処理された後の光信号を評価することが求められる。このため、電子回路または電子素子の限界による信号速度の制限を受けることなく、高速な光試験信号を処理し、評価することができる光コンパレータが求められる。
そこで、上記課題を解決する目的で、本発明の第1の形態として、タイミング信号に基づいて生成された複数の電気的な試験信号を光信号に変換して合波した複合光試験信号を被試験デバイスに入力し、被試験デバイスおいて処理された複合被光試験信号を受信して被試験デバイスの動作を評価する光コンパレータであって、タイミング信号に同期したパルス光信号を発生するパルス光源と、パルス光信号に同期して動作し、受信した複合被光試験信号を複数の個別光信号に分岐させる光デマルチプレクサと、光デマルチプレクサが出力する複数の個別光信号を個々に電気信号に変換する複数の光電気変換部と、光電気変換部の出力を電気的な試験信号と比較して被試験デバイスの動作を評価するデータ比較部とを含む光コンパレータが提供される。
また、本発明の第2の形態として、複合光試験信号を被試験デバイスに送信して被試験デバイスにおいて処理させる光ドライバ部と、被試験デバイスにおいて処理された複合被光試験信号を受信して被試験デバイスの動作を評価する光コンパレータと
を備え、光ドライバ部は、タイミング信号を発生するタイミング発生器、タイミング発生器に同期して動作する複数の光ドライバであって、それぞれが電気的な試験信号を発生するプログラム発生器およびプログラム発生器の出力した電気的な試験信号を光試験信号に変換する電気光変換部を有する複数の光ドライバ、並びに、複数の光ドライバの発生した光試験信号を合波して複合被光試験信号を発生する光マルチプレクサを含み、光コンパレータは、タイミング信号に同期したパルス光信号を発生するパルス光源、パルス光信号に同期して動作し、受信した複合被光試験信号を複数の個別光信号に分岐させる光デマルチプレクサ、光デマルチプレクサが出力する複数の個別光信号を個々に電気信号に変換する複数の光電気変換部、および、光電気変換部の出力をプログラム発生器の発生した試験信号と比較して被試験デバイスの動作を評価するデータ比較部を含む試験装置が提供される。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。従って、これらの特徴群のサブコンビネーションもまた発明となり得る。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、ひとつの実施形態に係る試験装置100全体の構造を模式的に示す図である。同図に示すように、試験装置100は、ハンドラ110、テストヘッド130およびホスト装置150を備える。
ハンドラ110は、試験の対象となる被試験デバイス120を物理的に操作する機能を有する。これにより、多数の被試験デバイスから、試験装置100が処理できる数の被試験デバイスを順次供給して試験に供する作業を自動化する。また、試験後に、試験結果に応じて被試験デバイス120を分別して収納する機能を設ける場合もある。
テストヘッド130は、被試験デバイス120の仕様に応じたインターフェイスとなるパフォーマンスボード160を備え、試験装置100および被試験デバイス120の間の信号伝送路を形成する。また、テストヘッド130は、複数のピンエレクトロニクスカード170(図2参照)を収容して、パフォーマンスボード160を介して被試験デバイス120に試験信号を供給する。なお、仕様の異なる被試験デバイス120を試験する場合は、パフォーマンスボード160を交換することにより同じテストヘッド130を用いることができる。また、ピンエレクトロニクスカード170を交換または追加することにより、既存のテストヘッド130の機能を変更または追加することができる。
ホスト装置150は、接続ケーブル140を介してハンドラ110およびテストヘッド130に接続される。これにより、試験装置100全体の動作を制御すると共に、制御信号およびデータ信号をハンドラ110およびテストヘッド130に供給して、被試験デバイス120の試験を実行する。接続ケーブル140には、電気信号を伝送するメタルケーブルの他に、光信号を伝送する光ファイバケーブルが収容される場合もある。
図2は、試験装置100におけるテストヘッド130の内部構造を模式的に示す図である。同図に示すように、テストヘッド130の上部にはパフォーマンスボード160が装着される。また、テストヘッド130の内部には、複数のピンエレクトロニクスカード170が収容される。
パフォーマンスボード160は、被試験デバイス120を装着するソケット162を上面に、パフォーマンスボード160自体をピンエレクトロニクスカード170のいずれかに接続する場合に用いるコネクタ164を下面に、それぞれ備える。コネクタ164は、両端にコネクタを備えた集合ケーブル168により、ピンエレクトロニクスカード170のコネクタ171に電気的に接続される。また、被試験デバイス120およびピンエレクトロニクスカード170は、光ファイバケーブル166を介して、相互に光信号を入出力する。
このテストヘッド130に装着されたピンエレクトロニクスカード170は、光試験信号を発生して被試験デバイス120に送り出す光ドライバ部200と、被試験デバイス120が試験動作により処理した後に出力した光試験信号を受信して被試験デバイス120の動作を評価する光コンパレータ部400とを備える。また、光ドライバ部200および光コンパレータ部400を含むピンエレクトロニクスカード170全体の動作の基準となるタイミングを発生するタイミング発生器172も備える。
更に、光ドライバ部200は、各々が光信号を発生する複数の光ドライバ202と、光ドライバ202の発生した光信号を合波してひとつの光試験信号として出力するアレイド・ウェイブ・ガイド(以下、「AWG」と記載する)201を備える。AWG201は、互いに波長器異なる光信号を合波して、ひとつの光試験信号として出力する。AWG201から出力された光試験信号は、光ファイバケーブル166を介して被試験デバイス120に入力される。
一方、光コンパレータ部400は、被試験デバイス120が試験動作を実行した結果として出力する被試験デバイス試験信号を、光ファイバケーブル166を介して受けるAWG401と、AWG401の出力を受ける複数の光コンパレータ402とを備える。また、後述する光コンパレータ402の動作基準となる光パルスを発生する光パルス光源174も備える。
AWG401は、受信した光試験信号を波長帯域毎に分岐して、その各々を個別に光信号として出力する。AWG401から出力された光信号は、それぞれ個別に光コンパレータ402に入力され、後述するように、電気信号に変換される。
図3は、光ドライバ部200の内部構造をより詳細に示す図である。同図に示すように、光ドライバ部200は複数の光ドライバ202を含む。光ドライバ202の各々は、複数のプログラム発生器210と、プログラム発生器210の出力を合成するマルチプレクサ220と、マルチプレクサ220の出力信号のタイミングを取り直すリタイミング部230と、リタイミング部230の出力に基づいて変調信号を発生する変調信号発生器240とを備える。また、各光ドライバ202は、特定の波長λ、λ・・・λの連続光を発生する光源250と、変調信号発生器250の発生した変調信号に基づいて連続光を変調して光信号とする光変調器260とを備える。
上記のような構造を有する光ドライバ202の各々は、それぞれの光源250が有する固有の波長λ、λ・・・λを有する光信号を発生する。ただし、各光ドライバ202が発生する光信号の信号周波数は、電気回路である変調信号発生器240の出力する変調信号の周波数の限界に制限される。具体的には、変調信号発生器240の直近においてリタイミングした信号により変調信号を発生することにより、40GHz程度までの光信号を発生する。
更に、光ドライバ部200においては、光ドライバ202の各々から出力された光信号が、AWG201において合波される。AWG201は、互いに波長の異なる光信号を合波して、ひとつの複合光試験信号として出力し、光ファイバケーブル166を介して被試験デバイス120に送り出す。この場合の複合光信号は、複数の変調信号発生器240を合波して生成されるので、その信号速度は非常に高い。
図4は、光コンパレータ部400の内部構造をより詳細に示す図である。同図に示すように、被試験デバイスコンパレータ部400は、被試験デバイス120の試験動作の結果として出力された光試験信号を受けるAWG401と、AWG401の複数の出力を個別に受ける複数器光コンパレータ402とを有する。
また、光コンパレータ部400は、タイミング発生器172の供給するタイミングに従って光コンパレータ402の各々の動作の基準となる光パルスを発生するパルス光源174も備える。更に、光パルスは、可変遅延線175を介して光コンパレータ402の各々に供給される。これにより、被試験デバイス120を経由して伝播する間に光信号に生じた遅延を補償して、後述する信号パターンの抽出を正確に実行できる。
一方、AWG401は、受信した光試験信号を、その周波数帯域毎に分岐させて、帯域毎に個別に出力する。光コンパレータ402の各々は、AWG401の出力を個別に受けて、特定波長帯域の光信号を処理する。
光コンパレータ402のそれぞれでは、入力された光信号を、光デマルチプレクサ410により複数の光信号に分離し、その各々を光電気変換部420より電気信号に変換する。これにより、光電気変換部410の各々において変換すべき光信号の信号速度は、AWG401が出力する光信号よりも更に低速になる。換言すれば、被試験デバイス120が出力する光試験信号が、光電気変換部420で変換することができない高速な光信号であったとしても、光デマルチプレクサ410が出力する光信号を、光電気変換部420で変換できる速度まで落とすことができる。
光電気変換部420の出力信号は、更に、データ比較部430において、光ドライバ202のプログラム発生器210が出力した信号に対応した信号に分離される。この信号をデータ比較部440においてプログラム発生器210側の信号と比較することにより、被試験デバイス120の動作が検証される。データ比較部440における検証結果は、ホスト装置150に転送され、被試験デバイス120の検証結果情報として格納される。
図5は、光コンパレータ402の各々に装備された光デマルチプレクサ410の構造を示す図である。同図に示すように、光デマルチプレクサ410は、入力された光信号11と、後述する波長可変制御光源412の出力する制御光59とを合波して混合光21を出力する光カプラ414と、混合光21を入力されて変換光31を出力する波長変換素子416と、変換光31を入力されて、変換光31の波長帯域毎に個別の光伝送路に出力光41、42を伝播させるAWG418とを備える。また、波長可変制御光源412は、発生する制御光412の波長を指示する波長制御信号を発生する波長制御信号発生部411を備える。更に、AWG418の出力は、それぞれ、個別の光導波路415を介して光電気変換部420に接続される。
光コンパレータ402の各々において、信号光11は特定波長λを有する。一方、波長可変制御光源412は、波長制御信号発生部411から入力される波長制御信号57に応じて、相互に異なる複数の波長λ11、λ12の制御光59を発生する。波長制御信号発生部411は、テストヘッド130全体の動作の基準となるタイミング発生器172に従って波長制御信号57を切り替える。なお、波長可変制御光源412としては、例えば、1パルス単位でON−OFF制御してパルス光を発生するDFBレーザを例示できる。
信号光11および制御光59は、光カプラ414において合波され、混合光21として波長変換素子416に入力される。波長変換素子416は、混合光21に含まれる制御光59の波長に応じて信号光11の波長を変換して、変換光31として出力する。なお、光デマルチプレクサ410の構造は図示のものに限られるわけではなく、例えば、NOLM(Nonlinear Optical Loop Mirror)によって形成することもできる。また、1×2または2×2の分布結合型光スイッチによって形成することもできる。
図6は、上記のような光デマルチプレクサ410において波長変換素子416として使用できるPPLN(Periodically Poled LiNbO)導波路の構造を示す斜視図である。同図に示すように、PPLN導波路は、非常に短い周期で分極が反転する非線形光学結晶であるLiNbO基板417と、反転する分極分布を横切るようにLiNbO基板417に形成された光導波路419とを有する。
図7は、図6に示した波長変換素子416の動作を説明する図である。同図に示すように、互いに異なる波長λ11、λ12のいずれかを有する制御光59と、特定波長λを有する光信号11とが波長変換素子416に入力された場合、波長λの光試験信号11と、制御光59の波長λ11、λ12のいずれかとの和周波に相当する波長λ21、λ22のいずれかを有する変換光31が出射される。また、変換光31の光パワーは、入力された信号光11および制御光59の光パワーの積に近似的に比例する。従って、波長変換素子416からは、制御光59の繰り返し周波数に同期した特定の信号パターンが、信号光11よりも周波数を有する個別の波長の光信号として出力される。
なお、波長変換素子416の構造は、PPLN導波路に限定されるに限定されるわけではなく、例えば、周期分極反転構造を持ったLiB、BaB、KTiOPO、LiTaO等を用いることもできる。また、半導体光増幅器SOA(Semiconductor Optical Amplifier)などの非線形光学素子を用いても同様の作用を得ることができる。また、LiNbOは、室温では可視光により光損傷を受けることが知られている。従って、酸化マグネシウム等を添加して材料の安定性を増すことも好ましい。更に、非線形光ファイバ、電界吸収型変調器などを用いることもできる。また、上記の実施形態では、波長変換素子416において発生する和周波を利用する構造としたが、差周波、四光波混合等によって波長変換をすることもできる。
図8は、波長可変制御光源412の構造を示す模式図である。同図に示すように、この波長可変制御光源412は、光源としての複数の発光素子512、514と、これら発光素子512、514に駆動電流を供給する電源562、564と、駆動電流を変調する変調器572、574とを有する。
発光素子512、514は、変調器572、574により変調された駆動電流に応じて、その出射光52、54の波長を変える。従って、例えば、出射光52、54の波長帯域が互いに隣接するように設定することができる。これにより、発光素子512、514の各々の固有の発光波長に制限されることなく、広い範囲から選択された所望の波長を有する制御光59を発生できる。
また、波長可変制御光源412は、発光素子512、514に出力に接続されて、その各出力を個別に断続する光スイッチ522、524を備える。光スイッチ522、524は、タイミング発生器172の発生するタイミングに同期して波長制御信号発生部411において発生された制御信号により、選択的に駆動源539に接続される。これにより、発光素子512、514のいずれかの出射光52、54がAWG540に結合される。
AWG540は、光スイッチ522、524の出力を単一の出力に結合し、入力されたいずれかの出射光52、54を制御光59として出力する。なお、制御光59は、光スイッチ522、524およびAWGにおける光信号の減衰を補償する光ファイバ増幅器550を介して光カプラ414に結合される。
図9は、光コンパレータ部400のAWG401から出力される光信号11、波長可変制御光源412から出力される制御光59、および、波長変換部416から出力される変換光31の相互のタイミングを比較して示す図である。
同図に示すように、光試験信号11は、所定の立ち上がりと立ち下がりのパターンを有する波長λのパルス光である。なお、図上では一定間隔のタイミングで立ち上がり、一定のパルス幅を有する波長λのパルス光を示したが、実際には様々な信号パターンが重畳される。これに対して、制御光59も、光試験信号11に同期したタイミングを有するパルス光ではあるが、図8を参照して説明した通り、その波長λ11、λ12は周期的に変化する。ここで、制御光59のパルス幅は光試験信号11のパルス幅と等しいからそれよりも広くすることが好ましい。また、制御光59のパルス幅は、波長変換の対象となる光信号11において、特定のパルスに隣接する他のパルスに影響を与えない程度の幅に制限することが好ましい。
波長λを有する光信号11と波長λ11、λ12のいずれかを有する制御光59とが波長変換素子416に入射されると、波長変換素子416においては、図7を参照して説明した波長変換が生じる。これにより、波長変換素子416からは、信号光11の信号パターンを有し、且つ、制御光59に応じて変換された波長λ21、λ22のいずれかを有するパルス列が変換光31として出力される。
図10は、光デマルチプレクサ410における変換光31および出力光41、42のパルスタイミングを示す図である。既に説明したように、AWG418は、入射光を、その波長帯域毎に異なる光伝送路に伝播させる機能を有する。従って、図9に示したように、周期的に変化する波長λ21、λ22を含む変換光31がAWG418に入射された場合、同図に示すように、その波長λ21、λ22毎に光導波路415のいずれかに個別に伝播される。
光導波路415の各々は、光電気変換部420に個別に結合されるので、光電気変換部420に入力される出力光41、42のそれぞれの周波数は、当初の光信号11の周波数に対して1/2となる。なお、この実施形態では、光信号11を4種類の波長λ21、λ22を有する2つの出力光41、42に分岐させたが、分岐数が特定の数に限定されないことはもちろんである。このように、上記実施形態に係る光コンパレータ402は、光電気変換素子の動作限界を越える速度を有する光シリアル信号を低速な信号に分離することができる。
図11は、光コンパレータ部400に装備された光電気変換部420の構造を示す図である。同図に示すように、光電気変換部420の各々は、光デマルチプレクサ410の出力光41、42のひとつの出力光40を受ける光電気変換素子427と、光電気変換素子427の一端を一方の入力に受ける一対の比較器423、425と、比較器423、425の出力を受けるデマルチプレクサ421とを備える。
また、光電気変換素子427の他端は、接地電位に接続される。更に、各比較器423、425の他方の入力は、それぞれ、ハイレベル電位Vまたはローレベル電位Vに接続される。また更に、比較器423、425は、タイミング発生器172の発生するタイミング信号を受けており、試験装置100全体のタイミングに同期して動作する。デマルチプレクサ421の出力は、コンパレータ部400のデータ比較部430に入力される。
上記のような構造を有する光電気変換部420において、出力光40を受けた光電気変換素子427は、出力光40に対応した電気信号を発生する。これにより変化した光電気変換素子427の端子電圧は、比較器423、425の各々において、タイミング発生器172の同期したタイミングで、ハイレベル電位Vまたはローレベル電位Vと比較される。これにより、一対の比較器423、425からは、出力光40に対応した相補的な電気信号が出力される。
ここで、光電気変換部420の各々は、光デマルチプレクサ410の複数の出力のうちのひとつを受ける。前記のように、出力光41、42の各々の周波数は、光信号11の周波数に対して低いので、光電気変換素子427は、出力光40を有効な電気信号に変換できる。
デマルチプレクサ421は、入力された電気信号を更に分離して個別に出力する。ここで、デマルチプレクサ421から出力される信号の各々は、光ドライバ部200において、プログラム発生器210の各々が出力した信号に対応している。従って、データ比較部430において両者を比較することにより、試験動作を実行した被試験デバイス120が評価される。
光I/Oを備えたデバイスでは伝送レートが40GHzにまで達するといわれている。しかしながら、試験装置において、このような高い伝送レートの被試験信号を光電気変換後に高精度に処理することは難しい。この点、光コンパレータを用いることにより個々の被試験信号の伝送レートを低下させられるので、被試験信号を高精度に比較できる。
なお、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加え得ることは当業者に明らかである。また、その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることは、特許請求の範囲の記載から明らかである。
ひとつの実施形態に係る試験装置100の構造を示す模式図である。 試験装置100におけるテストヘッド130の内部構造を示す図である。 ピンエレクトロニクスカード170における光ドライバ部200の構造を示す図である。 ピンエレクトロニクスカード170における光コンパレータ部400の構造を示す図である。 光コンパレータ402における光デマルチプレクサ410の構造を示す図である。 波長変換素子416としてのPPLN導波路の構造を示す斜視図である。 波長変換素子416としてのPPLN導波路の動作を説明する図である。 光デマルチプレクサ410における波長可変制御光源412の構造を示す図である。 信号光11、制御光59および変換光31の相互のパルスタイミングを示す図である。 光デマルチプレクサ410における変換光31および出力光41、42、43、44のパルスタイミングを示す図である。 光コンパレータ402における光電気変換部420の構造を示す図である。
符号の説明
11 光信号、21 混合光、31 変換光、41、42 出力光52、54 出射光、57 波長制御信号、59 制御光、40 出力光、100 試験装置、110 ハンドラ、120 被試験デバイス、130 テストヘッド、140 接続ケーブル、150 ホスト装置、160 パフォーマンスボード、162 ソケット、164 コネクタ、166 光ファイバケーブル、168 ケーブル、170 ピンエレクトロニクスカード、172 タイミング発生器、174 パルス光源、175 可変遅延線、200 光ドライバ部、201、401、418、540 アレイド・ウェイブ・ガイド(AWG)、202 光ドライバ、210 プログラム発生器、220 マルチプレクサ、230 リタイミング部、240 変調信号発生器、250 変調信号発生器、260 光変調器、400 光コンパレータ部、402 光コンパレータ、410 光デマルチプレクサ、411 波長制御信号発生部、412 波長可変制御光源、414 光カプラ、415 光導波路、416 波長変換素子、417 LiNbO基板、419 光導波路、420 光電気変換部、421 デマルチプレクサ、423、425 比較器、427 光電気変換素子、430 データ比較部、512、514 発光素子、522、524 光スイッチ、550 光ファイバ増幅器、562、564 電源、572、574 変調器

Claims (7)

  1. タイミング信号に基づいて生成された複数の電気的な試験信号をシリアル変換して、高速な光信号に変換した複合光試験信号を被試験デバイスに送信して前記被試験デバイスにおいて処理させる光ドライバ部と、
    前記被試験デバイスにおいて処理された複合被光試験信号を受信して前記被試験デバイスの動作を評価する光コンパレータと
    を備えた試験装置であって、
    前記光ドライバ部は、
    タイミング信号を発生するタイミング発生器と、
    前記タイミング発生器に同期して動作する複数の光ドライバであって、それぞれが電気的な試験信号を発生するプログラム発生器およびプログラム発生器の出力した前記電気的な試験信号を光試験信号に変換する電気光変換部を有する複数の光ドライバと、
    前記複数の光ドライバの発生した光試験信号を合波して光電気変換素子の動作限界を越える速度を有する複合光試験信号を発生する光マルチプレクサと
    を含み、
    前記光コンパレータは、
    前記被試験デバイスにおいて処理された、光電気変換素子の動作限界を越える速度を有する前記複合被光試験信号を波長帯域毎に複数の個別光信号に分岐するアレイド・ウェイブ・ガイドと、
    前記タイミング信号に同期したパルス光信号を発生するパルス光源と、
    前記パルス光信号に同期して動作し、前記複数の個別光信号の各々を更に複数の個別光信号に分岐させる光デマルチプレクサと、
    前記光デマルチプレクサが出力する複数の個別光信号を個々に電気信号に変換する複数の光電気変換部と、
    前記光電気変換部の出力を前記プログラム発生器の発生した前記試験信号と比較して前記被試験デバイスの動作を評価するデータ比較部と
    を含む
    試験装置。
  2. 前記光デマルチプレクサは、可変遅延線を介して前記パルス光を受ける請求項1に記載の試験装置。
  3. 前記光デマルチプレクサは、
    互いに異なる波長を有する制御光を出力する制御光源と、
    前記制御光および特定波長を有する前記複合被光試験信号が時間的に重畳して入力された場合に、前記制御光の波長に応じた互いに異なる波長に前記複合被光試験信号の波長を変換して波長変換光として出力する波長変換素子と、
    前記波長変換素子から出力された前記波長変換光が入力され、その波長に応じて互いに異なる光導波路に伝播させる光分岐器と
    を備える請求項1に記載の試験装置。
  4. 前記波長変換素子は、入力された前記複合被光試験信号および前記制御光の和周波または差周波である前記波長変換光を出力する、周期的な分極反転構造を有する非線形光学素子を含む請求項3に記載の試験装置。
  5. 前記制御光源は、波長帯域が隣接する互いに異なる発光波長を有する複数の光源と、前記複数の光源のいずれかの発生した光を選択的に外部に出力させる光スイッチと、前記光を動作させる波長制御信号源とを含む請求項4に記載の試験装置。
  6. 前記複数の光電気変換部は、前記タイミング信号に同期して変換動作する請求項1に記載の試験装置。
  7. 前記データ比較部は、前記複数の光電気変換部のそれぞれにより変換された前記電気信号を、前記プログラム発生器の各々が出力した試験信号に対応した信号に分離し、当該分離した信号と、前記試験信号とを比較する請求項1から請求項6までのいずれか一項に記載の試験装置。
JP2007255640A 2007-09-28 2007-09-28 試験装置 Active JP5438268B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007255640A JP5438268B2 (ja) 2007-09-28 2007-09-28 試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007255640A JP5438268B2 (ja) 2007-09-28 2007-09-28 試験装置

Publications (2)

Publication Number Publication Date
JP2009085764A JP2009085764A (ja) 2009-04-23
JP5438268B2 true JP5438268B2 (ja) 2014-03-12

Family

ID=40659373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007255640A Active JP5438268B2 (ja) 2007-09-28 2007-09-28 試験装置

Country Status (1)

Country Link
JP (1) JP5438268B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7130550B2 (ja) 2018-12-26 2022-09-05 Dowaメタルマイン株式会社 重金属含有排ガスの処理方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5735755B2 (ja) * 2010-05-17 2015-06-17 株式会社アドバンテスト 試験装置及び試験方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241673A (ja) * 1985-04-19 1986-10-27 Dainippon Printing Co Ltd Ic試験装置
JP3292361B2 (ja) * 1994-08-15 2002-06-17 日本電信電話株式会社 一括多チャネル全光tdm−wdm変換回路および一括多チャネル全光tdm分離回路
CA2164352A1 (en) * 1994-12-14 1996-06-15 Neal S. Bergano Polarization modulation in wavelength division multiplexed transmission systems
JP3388947B2 (ja) * 1995-06-27 2003-03-24 日本電信電話株式会社 全光型時分割光パルス多重分離回路
KR100683833B1 (ko) * 2005-12-28 2007-02-16 한국과학기술원 파장 할당 방법을 이용한 다단 분기 파장분할 다중방식수동형 광 가입자망 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7130550B2 (ja) 2018-12-26 2022-09-05 Dowaメタルマイン株式会社 重金属含有排ガスの処理方法

Also Published As

Publication number Publication date
JP2009085764A (ja) 2009-04-23

Similar Documents

Publication Publication Date Title
JP5735755B2 (ja) 試験装置及び試験方法
US9106359B2 (en) Optical network system, optical multiplexing apparatus, and receiving apparatus
US20220357629A1 (en) Optical Module
US20220352981A1 (en) Multi-lane optical-electrical device testing using automated testing equipment
US8401390B2 (en) Optical connecting apparatus
JP5438268B2 (ja) 試験装置
JP5485496B2 (ja) 半導体試験装置
JP2005241902A (ja) 光通信用光装置
KR20120081546A (ko) 광원 장치, 광 신호 발생 장치, 및 전기 신호 발생 장치
JP6220836B2 (ja) 光変調器モジュール
CN107534488A (zh) 虚拟光生成装置、光传输装置及虚拟光生成方法
JP5113456B2 (ja) 光変調装置および試験装置
JPH11119177A (ja) 光時間多重変調送信器モジュール
Chugh et al. Demonstration of a photonic digital-to-analog converter based PAM-4 transmitter
JP4423372B2 (ja) 多波長信号発生装置,及び多波長光の発生方法
TW201316013A (zh) 測試裝置以及測試方法
Metcalf et al. 32 channel, 25 GHz InP integrated pulse shaper with SOA amplitude control
KR101279007B1 (ko) 시험 장치 및 시험 방법
JP4714177B2 (ja) ジッタ低減装置および試験装置
KR101381969B1 (ko) 광 신호 출력 장치, 전기 신호 출력 장치, 및 시험 장치
Katopodis et al. Integrated transmitter for 100 Gb/s OOK connectivity based on polymer photonics and InP-DHBT electronics
JP4948297B2 (ja) 光試験信号発生装置および試験装置
Hai et al. Low-Loss Passive Si $ _ {3} $ N $ _ {4} $ Serial-to-WDM Interface for Energy-Efficient Optical Interconnects
Metcalf et al. Integrated optical pulse shaping: SOA amplitude control and sub-microsecond switching of 32 channels at 25 GHz spacing
JP4925895B2 (ja) ループバックモジュールおよび試験装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131213

R150 Certificate of patent or registration of utility model

Ref document number: 5438268

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250