JP5434846B2 - Sensor chip, sensor device, and method of manufacturing sensor chip - Google Patents

Sensor chip, sensor device, and method of manufacturing sensor chip Download PDF

Info

Publication number
JP5434846B2
JP5434846B2 JP2010182268A JP2010182268A JP5434846B2 JP 5434846 B2 JP5434846 B2 JP 5434846B2 JP 2010182268 A JP2010182268 A JP 2010182268A JP 2010182268 A JP2010182268 A JP 2010182268A JP 5434846 B2 JP5434846 B2 JP 5434846B2
Authority
JP
Japan
Prior art keywords
resistance element
substrate
sensor chip
sensor
piezoresistive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010182268A
Other languages
Japanese (ja)
Other versions
JP2012042274A (en
Inventor
秀信 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2010182268A priority Critical patent/JP5434846B2/en
Publication of JP2012042274A publication Critical patent/JP2012042274A/en
Application granted granted Critical
Publication of JP5434846B2 publication Critical patent/JP5434846B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、抵抗値の温度変化に起因する出力変動に対する補償用の信号を出力可能なセンサチップセンサデバイスおよびセンサチップの製造方法などに関する。   The present invention relates to a sensor chip sensor device capable of outputting a compensation signal for output fluctuation caused by a temperature change of a resistance value, a sensor chip manufacturing method, and the like.

圧力や加速度などの物理量を検出するために可撓部に配置されたピエゾ抵抗素子の抵抗値の変化を検出するセンサチップが知られている(例えば、特許文献1参照。)。ピエゾ抵抗素子は、撓み量の変化による以外にも、温度の変化によっても抵抗値が変化する。このため、ピエゾ抵抗素子の抵抗値の変化により物理量を検出するセンサチップを用いる場合には、温度補償を行なう必要がある。したがってセンサチップのパッケージングを行なう際に、温度補償用抵抗素子もパッケージングする必要がある(例えば、特許文献2参照。)。   A sensor chip that detects a change in the resistance value of a piezoresistive element arranged in a flexible portion in order to detect a physical quantity such as pressure or acceleration is known (for example, see Patent Document 1). The resistance value of the piezoresistive element is changed not only by the change of the deflection amount but also by the change of the temperature. For this reason, when using a sensor chip that detects a physical quantity based on a change in the resistance value of the piezoresistive element, it is necessary to perform temperature compensation. Therefore, when packaging the sensor chip, it is also necessary to package the temperature compensating resistance element (see, for example, Patent Document 2).

特開2006−30159号公報JP 2006-30159 A 特開昭64−41865号公報JP-A-64-41865

しかしながら、センサチップに加えて温度補償用抵抗素子をパッケージングすると、パッケージの大きさが増大し、また、コストも増大することになる。   However, packaging the temperature compensation resistance element in addition to the sensor chip increases the size of the package and increases the cost.

本発明の一実施形態として、可撓部と枠部とを有する基板と、前記基板の前記可撓部に形成されたピエゾ抵抗素子より形成されたセンサ回路と、前記基板の前記枠部に形成された第1抵抗素子と、前記第1抵抗素子と直列に接続されて前記基板の前記枠部に形成され、前記第1抵抗素子と異なる温度係数を有する第2抵抗素子と、前記第1抵抗素子と前記第2抵抗素子との接続点の電位を出力するパッドならびに前記センサ回路の出力を出力するパッドと、備えたセンサチップを提供する。 As an embodiment of the present invention, a substrate having a flexible portion and a frame portion, and a sensor circuit which is more formed on the piezoresistive element formed in the flexible portion of the substrate, the frame portion of the substrate A first resistance element formed; a second resistance element connected in series with the first resistance element; formed in the frame portion of the substrate; and having a temperature coefficient different from that of the first resistance element; There is provided a sensor chip including a pad for outputting a potential at a connection point between a resistance element and the second resistance element, and a pad for outputting an output of the sensor circuit.

本発明の別の一実施形態として、センサチップと制御ICとを備えたセンサデバイスであって、前記センサチップは、可撓部と枠部とを有する第1基板と、前記第1基板の前記可撓部に形成されたピエゾ抵抗素子より形成されたセンサ回路と、前記第1基板の前記枠部に形成された第1抵抗素子と、前記第1抵抗素子と直列に接続されて前記第1基板の前記枠部に形成され、前記第1抵抗素子と異なる温度係数を有する第2抵抗素子と、前記第1抵抗素子と前記第2抵抗素子との接続点の電位を出力するパッドならびに前記センサ回路の出力を出力するパッドとを有し、前記制御ICは、前記センサ回路の出力を増幅する増幅回路を有するセンサデバイスを提供する。 As another embodiment of the present invention, a sensor device including a sensor chip and a control IC, wherein the sensor chip includes a first substrate having a flexible portion and a frame portion, and the first substrate . a sensor circuit which is more formed on the piezoresistive element formed on the flexible portion, wherein the first resistive element formed in the frame portion of the first substrate, are connected to the first resistor element in series first 1 is formed in the frame portion of the substrate, said second resistance element having a different temperature coefficient to the first resistor element, the pad and the output potential of the connection point between the first resistive element and the second resistive element A sensor device having a pad for outputting an output of the sensor circuit, and the control IC having an amplifier circuit for amplifying the output of the sensor circuit.

本発明のさらに別の一実施形態として、可撓部と枠部とを有する基板の前記可撓部にセンサ回路を形成し、前記基板の前記枠部に第1抵抗素子を形成し、前記基板の前記枠部に前記第1抵抗素子と異なる温度係数を有する第2抵抗素子を形成し、前記第1抵抗素子と前記第2抵抗素子とを直列に接続し、前記第1抵抗素子と前記第2抵抗素子との接続点の電位を出力するパッドならびに前記センサ回路の出力を出力するパッドとを前記基板に形成することを特徴とするセンサチップの製造方法を提供する。 As yet another embodiment of the present invention, a sensor circuit is formed on the flexible portion of a substrate having a flexible portion and a frame portion, a first resistance element is formed on the frame portion of the substrate, and the substrate A second resistance element having a temperature coefficient different from that of the first resistance element is formed in the frame portion , the first resistance element and the second resistance element are connected in series, and the first resistance element and the first resistance element Provided is a method for manufacturing a sensor chip, wherein a pad for outputting a potential at a connection point with a two-resistance element and a pad for outputting an output of the sensor circuit are formed on the substrate.

本発明によれば、センサチップを備えるセンサデバイスを提供する際に、温度補償用抵抗素子をさらにパッケージングする必要がなく、パッケージのサイズの増大やコストの増大を防ぐことができる。   According to the present invention, when providing a sensor device including a sensor chip, it is not necessary to further package a temperature compensation resistor element, and an increase in the size and cost of the package can be prevented.

本発明の一実施形態に係るセンサチップをパッケージングしたセンサデバイスの側面図である。It is a side view of the sensor device which packaged the sensor chip concerning one embodiment of the present invention. (a)は、本発明の一実施形態に係るセンサチップの等価回路図の一例図、(b)は、温度Tに対する抵抗素子Raの抵抗値とRbの抵抗値とを示す式を示す図と、Vを示す式を示す図、(c)は、TとV/Vddとのグラフの一例図である。(A) is an example of an equivalent circuit diagram of the sensor chip according to an embodiment of the present invention, (b) is a diagram showing an equation showing the resistance value of the resistance element Ra and the resistance value of Rb with respect to the temperature T; , shows an equation showing the V T, (c) is a diagram showing one example of a graph of T and V T / Vdd. 本発明の一実施形態に係るセンサチップの一実施例である加速度センサの上面図と側面図である。It is the upper side figure and side view of an acceleration sensor which are one Example of the sensor chip concerning one embodiment of the present invention. ボロンの拡散濃度とピエゾ抵抗素子の温度係数の関係を示すグラフの一例図である。It is an example of the graph which shows the relationship between the diffusion density | concentration of boron, and the temperature coefficient of a piezoresistive element. 本発明の一実施形態に係るセンサチップの製造工程を示す図である。It is a figure which shows the manufacturing process of the sensor chip which concerns on one Embodiment of this invention. 本発明の一実施形態に係るセンサチップに、パッドが形成された状態を示す一例図である。It is an example figure which shows the state by which the pad was formed in the sensor chip which concerns on one Embodiment of this invention. 本発明の一実施形態に係るセンサチップの等価回路図の一例図である。It is an example of the equivalent circuit schematic of the sensor chip concerning one embodiment of the present invention. 本発明の一実施形態に係る第1の抵抗素子と第2の抵抗素子とが形成される領域の配置を示す一例図である。It is an example figure which shows arrangement | positioning of the area | region in which the 1st resistive element and 2nd resistive element which concern on one Embodiment of this invention are formed. 本発明の一実施形態に係るセンサチップの製造工程を示す図である。It is a figure which shows the manufacturing process of the sensor chip which concerns on one Embodiment of this invention.

以下、図面を参照して、本発明を実施するための形態を詳細に説明する。本発明は、以下に示す実施形態に限定して解釈されるものではない。なお、図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する場合がある。また、半導体の積層、上面、側面などを図示する場合、幅、高さ、厚みなどを誇張して示す場合がある。   DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not construed as being limited to the embodiments described below. Note that in the drawings, the same portions or portions having similar functions are denoted by the same reference numerals, and repeated description thereof may be omitted. In addition, in the case of illustrating the stack, top surface, side surface, and the like of a semiconductor, the width, height, thickness, and the like may be exaggerated.

(実施形態1)
図1は、本発明の一実施形態に係るセンサチップをパッケージングしたセンサデバイスの側面図である。図1(a)において、センサデバイス100は、プリント基板などの基板101の上に、制御IC102が配置された構成となっている。また、制御ICの上に、本発明の一実施形態に係るセンサチップ103が配置された構成となっている。制御IC102は、センサチップ103から得られる信号を増幅する増幅回路を備える。また、制御IC102は、温度補償などの温度補償回路を有していてもよい。そのために、センサチップ103と制御IC102とを接続する配線105が設けられている。また、制御IC102と基板101とを接続する配線104も設けられている。
(Embodiment 1)
FIG. 1 is a side view of a sensor device in which a sensor chip according to an embodiment of the present invention is packaged. In FIG. 1A, a sensor device 100 has a configuration in which a control IC 102 is disposed on a substrate 101 such as a printed circuit board. In addition, the sensor chip 103 according to the embodiment of the present invention is arranged on the control IC. The control IC 102 includes an amplifier circuit that amplifies a signal obtained from the sensor chip 103. The control IC 102 may have a temperature compensation circuit such as temperature compensation. For this purpose, a wiring 105 for connecting the sensor chip 103 and the control IC 102 is provided. Further, a wiring 104 that connects the control IC 102 and the substrate 101 is also provided.

図1(b)は別の構成のセンサデバイスの側面図である。図1(b)において、センサデバイス110は、プリント基板などの基板111の上に、制御IC112とセンサチップ113とが配置された構成となっている。制御IC112の役割は、図1(a)における制御IC102と同じである。このために、基板111と制御IC112およびセンサチップ113との間に配線114、115が設けられる。これにより、センサチップ113からの信号が制御IC112に供給される。なお、図1(b)では、基板111を経由してセンサチップ113からの信号が制御IC112に供給されるが、図1(a)のように、センサチップ113と制御IC112とを接続する配線が設けられ、センサチップ113からの信号が直接、制御IC112に供給されるようになっていてもよい。   FIG. 1B is a side view of a sensor device having another configuration. In FIG. 1B, the sensor device 110 has a configuration in which a control IC 112 and a sensor chip 113 are arranged on a substrate 111 such as a printed circuit board. The role of the control IC 112 is the same as that of the control IC 102 in FIG. For this purpose, wirings 114 and 115 are provided between the substrate 111 and the control IC 112 and sensor chip 113. Thereby, a signal from the sensor chip 113 is supplied to the control IC 112. In FIG. 1B, a signal from the sensor chip 113 is supplied to the control IC 112 via the substrate 111. However, as shown in FIG. 1A, wiring for connecting the sensor chip 113 and the control IC 112. The signal from the sensor chip 113 may be directly supplied to the control IC 112.

図1(a)のように、制御IC102の上にセンサチップ103を配置することにより、センサデバイスを上面から見た場合の面積を小さくすることができる。また、図1(b)のように制御IC112とセンサチップ113とを並列して配置することにより、センサデバイスの底背化を実現することができる。   As shown in FIG. 1A, by disposing the sensor chip 103 on the control IC 102, the area when the sensor device is viewed from the upper surface can be reduced. Further, by arranging the control IC 112 and the sensor chip 113 in parallel as shown in FIG. 1B, the bottom of the sensor device can be realized.

また、図1(a)、図1(b)において、センサチップ103、113を、配線105、115を用いて制御IC102、基板111と接続する代わりに、金属バンプなどを介して制御IC102、基板111と接続してもよい。さらに、制御IC102、112とセンサチップ103、113とを樹脂で封止したり、セラミックや樹脂などで形成された蓋材で覆い、蓋材を基板101、111に接着剤などで固定したりしてもよい。   1A and 1B, instead of connecting the sensor chips 103 and 113 to the control IC 102 and the substrate 111 using the wirings 105 and 115, the control IC 102 and the substrate are connected via metal bumps or the like. 111 may be connected. Further, the control ICs 102 and 112 and the sensor chips 103 and 113 are sealed with a resin, covered with a lid formed of ceramic or resin, and the lid is fixed to the substrates 101 and 111 with an adhesive or the like. May be.

図2(a)は、本発明の一実施形態に係るセンサチップの有する基板に形成される回路の等価回路図の一例を示す。なお、センサチップの有する基板とは、例えば半導体基板である。図2(a)において、センサ回路201に、Vdd端子とGND端子とを用いて電圧、電流が供給される。センサ回路201は、物理量を検出する任意のセンサ回路である。例えば、圧力や物理量を検出するためのピエゾ抵抗素子を用いたホイートストンブリッジ回路を含むことができる。回路図には示されていない出力端子にセンサ回路201からの信号、例えば、ホイートストンブリッジ回路において直列に接続される抵抗素子間の電圧、が出力される。また、ピエゾ抵抗素子の代わりに、固定電極と可動電極とにより形成される静電容量素子や、圧電素子などを用いることができる。   FIG. 2A shows an example of an equivalent circuit diagram of a circuit formed on a substrate included in the sensor chip according to the embodiment of the present invention. The substrate included in the sensor chip is, for example, a semiconductor substrate. In FIG. 2A, a voltage and a current are supplied to the sensor circuit 201 using the Vdd terminal and the GND terminal. The sensor circuit 201 is an arbitrary sensor circuit that detects a physical quantity. For example, a Wheatstone bridge circuit using a piezoresistive element for detecting pressure or physical quantity can be included. A signal from the sensor circuit 201, for example, a voltage between resistance elements connected in series in the Wheatstone bridge circuit, is output to an output terminal not shown in the circuit diagram. Further, instead of the piezoresistive element, a capacitive element formed by a fixed electrode and a movable electrode, a piezoelectric element, or the like can be used.

本発明の一実施形態においては、Vdd端子とGNG端子との間に、抵抗素子Raと抵抗素子Rbとが直列に接続され、抵抗素子Raと抵抗素子Rbとの接続点の電位を、Vとして出力する。また、抵抗素子Raの温度係数と抵抗素子Rbの温度係数とは異なっている。これにより、温度によりVとVddとの比が変化する。なお、VとVddとの電位の基準は、例えば、GNDとすることができる。 In one embodiment of the present invention, the resistor element Ra and the resistor element Rb are connected in series between the Vdd terminal and the GNG terminal, and the potential at the connection point between the resistor element Ra and the resistor element Rb is set to V T Output as. Further, the temperature coefficient of the resistance element Ra and the temperature coefficient of the resistance element Rb are different. Thus, the ratio between V T and Vdd is changed by temperature. The reference potential of V T and Vdd, for example, can be set to GND.

図2(b)に、温度Tに対する抵抗素子Raと抵抗素子Rbとの抵抗値を示す式と、Vを示す式とを示す。なお、本明細書において、抵抗素子を示す記号を抵抗素子の抵抗値としても用いる。抵抗素子の抵抗値は、温度係数ρと基準温度τにおける抵抗値rとを用いてr(1+(T−τ)ρ)と近似して表現することができる。したがって、簡単のためにτを0°C(=273K)として、抵抗素子Raの抵抗値をr(1+Tρ)と表わし、抵抗素子Rbの抵抗値をr(1+Tρ)と表わすと、抵抗素子Raと抵抗素子Rbとが直列に接続され、直列接続の両端にVddの電圧が印加される場合には、V/Vdd=(r(1+Tρ))/(r+r+T(ρ+ρ))となる。 FIG. 2B shows an expression indicating resistance values of the resistance element Ra and the resistance element Rb with respect to the temperature T and an expression indicating VT. In this specification, a symbol indicating a resistance element is also used as a resistance value of the resistance element. The resistance value of the resistance element can be expressed by approximating r (1+ (T−τ) ρ) using the temperature coefficient ρ and the resistance value r at the reference temperature τ. Therefore, for simplicity, τ is set to 0 ° C. (= 273 K), the resistance value of the resistance element Ra is expressed as r a (1 + Tρ a ), and the resistance value of the resistance element Rb is expressed as r b (1 + Tρ b ). When the resistance element Ra and the resistance element Rb are connected in series and a voltage of Vdd is applied to both ends of the series connection, V T / Vdd = (r a (1 + Tρ a )) / (r a + r b + T (ρ a r a + ρ b r b)) to become.

よって、例えば、抵抗素子Raの温度係数ρと抵抗素子Rbの温度係数ρとの間に、ρ>ρという関係が成り立つと、温度Tが大きくなると、V/Vddは増大する。すなわち、図2(c)に示すようなTとV/Vddとのグラフが得られる。また、ρ<ρであれば、温度Tが大きくなると、V/Vddは減少することになる。 Thus, for example, between the temperature coefficient [rho a resistive element Ra and temperature coefficient [rho b of the resistive element Rb, the relationship of ρ a> ρ b is satisfied, the temperature T increases, V T / Vdd increases . That is, a graph of T and V T / Vdd as shown in FIG. If ρ ab , V T / Vdd will decrease as temperature T increases.

例えば、Raが25°Cにおいて10Ωであり、温度係数が0.1%/Kであり、Ra=10(1+10−3(T−25°C))Ωと表わされ、Rbが25°Cにおいて10Ωであり、温度係数が0であり、Rb=10Ωと表わされるとする。この場合、温度が−35°Cから85°Cまで変化すると、Vdd=3Vである場合に、Vは90mV変化する。 For example, Ra is 10 3 Ω at 25 ° C., the temperature coefficient is 0.1% / K, and expressed as Ra = 10 3 (1 + 10 −3 (T−25 ° C.)) Ω, and Rb is It is 10 3 Ω at 25 ° C., the temperature coefficient is 0, and Rb = 10 3 Ω. In this case, when the temperature changes from −35 ° C. to 85 ° C., V T changes by 90 mV when Vdd = 3V.

以上から、制御ICにおいて、VddとVとの比であるV/Vddを参照することにより、センサチップの周囲の温度基づく温度補償を行なうことができる。 From the above, in the control IC, by referring to the V T / Vdd which is the ratio of the Vdd and V T, it is possible to perform the temperature compensation temperature based around the sensor chip.

なお、ρ=ρであると、(1+Tρ)=(1+Tρ)となるので、V/Vdd=r+rとなり、温度が変化してもV/Vddは変化しないことになる。すなわち、VddとVとの比V/Vddを参照して温度補償を行なうことができない。 If ρ a = ρ b , (1 + Tρ a ) = (1 + Tρ b ), so that V T / Vdd = r a + r b , and V T / Vdd does not change even if the temperature changes. Become. That is, temperature compensation cannot be performed with reference to the ratio V T / Vdd between Vdd and V T.

したがって、抵抗素子Raの温度係数ρは、抵抗素子Rbの温度係数ρと、実質的に異なっている必要がある。実質的に異なるとは、制御ICなどにおける温度補償の性能による。例えば、ρが約0であり、ρとρとの差が0.1%/K以上1%/K以下であることをいう。後述するように、差が0.1%/K以上あれば、Vddが3Vである場合、温度が50°C変化すると、V/Vddが3%以上変動するからである。また、抵抗素子Raと抵抗素子Rbをピエゾ抵抗素子として作成する場合、ρとρとの差を1%/Kを越えるように拡散濃度を変化させるのは困難だからである。 Accordingly, the temperature coefficient [rho a resistive element Ra has a temperature coefficient [rho b of the resistive element Rb, it is necessary that substantially different. The substantial difference depends on the performance of temperature compensation in a control IC or the like. For example, [rho b is about 0, the difference between [rho a and [rho b refers to that at 1% / K or less 0.1% / K or more. As will be described later, if the difference is 0.1% / K or more and Vdd is 3V, V T / Vdd will fluctuate by 3% or more when the temperature changes by 50 ° C. Also, when creating a resistive element Ra and the resistive element Rb as piezoresistive element, it is because it is difficult to change the diffusion concentration as the difference between [rho a and [rho b exceeds 1% / K.

また、温度補償を行なうためには、温度Tの変化に応じたV/Vddの変化が大きいことが好ましい。このためには、センサチップが配置される通常の環境(例えば、25°C)において、V/Vddが0と1との間である0.5に近い値であることが好ましい。すなわち、センサチップが配置される通常の環境において、RaとRbとが略等しいことが好ましい。 In order to perform temperature compensation, it is preferable that the change in V T / Vdd corresponding to the change in temperature T is large. For this purpose, in a normal environment (for example, 25 ° C.) in which the sensor chip is disposed, V T / Vdd is preferably a value close to 0.5, which is between 0 and 1. That is, Ra and Rb are preferably substantially equal in a normal environment where the sensor chip is disposed.

図3は、本発明の一実施形態に係るセンサチップが、ピエゾ抵抗素子をシリコン膜の可撓部に配置した加速度センサである場合の、センサチップの平面図および断面図である。図3(A)は平面図であり、XX断面線における断面図が図3(B)であり、YY断面線における断面図が図3(C)である。図3において、加速度センサは略直方体をしている。また、加速度センサは、ガラスなどの支持基板30とセンサ本体とを含む。ただし、支持基板30の代わりに基板101、111を用いることもある。センサ本体は、支持層、BOX層130、活性層を備えるSOI基板を用いて形成することができる。支持層は、第1枠部141と錘部142とを有する。活性層は、第1枠部141の上にBOX層を介して位置する第2枠部121と、中心部122と、4本の可撓部123とを有する。中心部122は、BOX層の一部を介して錘部142に接続される。加速度により錘部142に力が加わると、可撓部123が撓む。4本の可撓部123上には3軸(XYZ)方向の加速度を検出するためのピエゾ抵抗素子Rx〜Rzが形成されている。ピエゾ抵抗素子Rx〜Rzにより、3つのホイートストンブリッジ回路をセンサ回路201として形成することができ、4本の可撓部123の撓みに応じたピエゾ抵抗素子Rx〜Rzの抵抗値の変化により、3軸方向の加速度を検出することができる。   FIG. 3 is a plan view and a cross-sectional view of a sensor chip when the sensor chip according to an embodiment of the present invention is an acceleration sensor in which a piezoresistive element is arranged in a flexible part of a silicon film. 3A is a plan view, FIG. 3B is a cross-sectional view along the XX cross-sectional line, and FIG. 3C is a cross-sectional view along the YY cross-sectional line. In FIG. 3, the acceleration sensor has a substantially rectangular parallelepiped shape. The acceleration sensor includes a support substrate 30 such as glass and a sensor body. However, the substrates 101 and 111 may be used instead of the support substrate 30. The sensor body can be formed using an SOI substrate including a support layer, a BOX layer 130, and an active layer. The support layer has a first frame portion 141 and a weight portion 142. The active layer has a second frame part 121 located on the first frame part 141 via a BOX layer, a center part 122, and four flexible parts 123. The center part 122 is connected to the weight part 142 through a part of the BOX layer. When force is applied to the weight part 142 by acceleration, the flexible part 123 bends. Piezoresistive elements Rx to Rz for detecting acceleration in the triaxial (XYZ) direction are formed on the four flexible portions 123. Three Wheatstone bridge circuits can be formed as the sensor circuit 201 by the piezoresistive elements Rx to Rz, and the change in the resistance value of the piezoresistive elements Rx to Rz according to the bending of the four flexible portions 123 can Axial acceleration can be detected.

また、図3(A)に示されるように、抵抗素子Raと抵抗素子Rbとが、第2枠部121に形成されている。抵抗素子Raと抵抗素子Rbとは、可撓部123にも形成することは可能である。ただし、抵抗素子Raと抵抗素子Rbとがピエゾ抵抗素子として形成された場合には、上述したように、可撓部123の撓みにより、抵抗素子Raの抵抗値と抵抗素子Rbの抵抗値とが変動するので、抵抗素子Raと抵抗素子Rbとを図2(a)に示すように接続した場合、温度が変化していないのにVが変動する場合がある。したがって、撓みが可撓部123より少ない位置、例えば、第2枠部121、に抵抗素子Raと抵抗素子Rbとを形成して配置するのが好ましい。 In addition, as illustrated in FIG. 3A, the resistance element Ra and the resistance element Rb are formed in the second frame portion 121. The resistance element Ra and the resistance element Rb can also be formed on the flexible portion 123. However, when the resistance element Ra and the resistance element Rb are formed as piezoresistive elements, the resistance value of the resistance element Ra and the resistance value of the resistance element Rb are caused by the bending of the flexible portion 123 as described above. since variation, when the resistance elements Ra and the resistance element Rb connected as shown in FIG. 2 (a), there is a case where V T varies though not temperature changes. Therefore, it is preferable to form and arrange the resistance element Ra and the resistance element Rb at a position where the bending is less than the flexible part 123, for example, the second frame part 121.

また、抵抗素子Raと抵抗素子Rbとが配置された位置に無視できない撓みが発生する場合には、抵抗素子Raと抵抗素子Rbとの位置における撓みによる抵抗値の変化を略同じとするために、抵抗素子Raと抵抗素子Rbとを隣接して配置するのが好ましい。   In addition, when a non-negligible bend occurs at the position where the resistor element Ra and the resistor element Rb are arranged, in order to make the change in resistance value due to the bend at the position of the resistor element Ra and the resistor element Rb substantially the same. The resistive element Ra and the resistive element Rb are preferably disposed adjacent to each other.

なお、ピエゾ抵抗素子Rx〜Rz、抵抗素子Raと抵抗素子Rbとは、活性層に不純物を拡散させることにより形成することが可能である。例えば、活性層がN型であれば、ホウ素(ボロン)などのP型の元素をイオン注入法や熱拡散法を用いて拡散してピエゾ抵抗素子Rx〜Rz、抵抗素子Raと抵抗素子Rbとを形成する。   The piezoresistive elements Rx to Rz, the resistive element Ra, and the resistive element Rb can be formed by diffusing impurities in the active layer. For example, if the active layer is N-type, a P-type element such as boron is diffused by using an ion implantation method or a thermal diffusion method, and the piezoresistive elements Rx to Rz, the resistive element Ra, and the resistive element Rb Form.

図4は、ボロンをN型活性層に拡散してピエゾ抵抗素子を形成した場合におけるボロンの拡散濃度とピエゾ抵抗素子の温度係数の関係を示す。図4に示すように、ボロンの拡散濃度が1015atms/cmであれば、温度係数は、約0.8%/Kであり、ボロンの拡散濃度が約1019atms/cmまで単調に0に向けて減少し、その後、増加に転ずる。 FIG. 4 shows the relationship between the diffusion concentration of boron and the temperature coefficient of the piezoresistive element when piezoresistive elements are formed by diffusing boron into the N-type active layer. As shown in FIG. 4, when the boron diffusion concentration is 10 15 atms / cm 3 , the temperature coefficient is about 0.8% / K, and the boron diffusion concentration is monotonous up to about 10 19 atms / cm 3. Decreases to 0, and then increases.

したがって、抵抗素子Raと抵抗素子Rbとを形成する際における不純物の拡散濃度を異ならせることにより、抵抗素子Raの温度係数と抵抗素子Rbの温度係数とを異ならせることができる。また、抵抗素子Raと抵抗素子Rbとのいずれか一方を形成することと、ピエゾ抵抗素子Rx〜Rzを形成することとを同時に行ない、抵抗素子Raと抵抗素子Rbとのいずれか他方を異なる時に形成すれば、ピエゾ抵抗素子の形成の手間を少なくすることができる。   Therefore, the temperature coefficient of the resistance element Ra and the temperature coefficient of the resistance element Rb can be made different by making the impurity diffusion concentration different when forming the resistance element Ra and the resistance element Rb. Further, when one of the resistance element Ra and the resistance element Rb is formed and the piezoresistance elements Rx to Rz are formed at the same time, and the other one of the resistance element Ra and the resistance element Rb is different. If formed, it is possible to reduce the trouble of forming the piezoresistive element.

抵抗素子Raと抵抗素子Rbとを形成する際の不純物の拡散濃度は、抵抗素子Rbとピエゾ抵抗素子Rx〜Rzを同時に形成する場合、不純物であるボロンの拡散濃度を約1019atms/cmとし、抵抗素子Raについて、不純物であるボロンの拡散濃度を約1015atms/cmとする。すなわち、例えば、抵抗素子Raの不純物の拡散濃度に対し、抵抗素子Rbの不純物の拡散濃度を1000倍以上とするのが好ましい。 The impurity diffusion concentration when forming the resistance element Ra and the resistance element Rb is about 10 19 atoms / cm 3 when the resistance element Rb and the piezoresistance elements Rx to Rz are formed simultaneously. For the resistance element Ra, the diffusion concentration of boron, which is an impurity, is about 10 15 atms / cm 3 . That is, for example, the impurity diffusion concentration of the resistance element Rb is preferably set to 1000 times or more with respect to the impurity diffusion concentration of the resistance element Ra.

また、ピエゾ抵抗素子を形成するための不純物の拡散の順序は、最初に抵抗素子Raと抵抗素子Rbとピエゾ抵抗素子Rx〜Rzとが形成される位置にボロンの拡散濃度を約1015atms/cmとなるようにした後、抵抗素子Rbとピエゾ抵抗素子Rx〜Rzとが形成される位置のボロンの拡散濃度が約1019atms/cmとなるようにしてもよい。 The order of diffusion of impurities for forming the piezoresistive element is such that the boron diffusion concentration is about 10 15 atms / at the position where the resistive element Ra, the resistive element Rb, and the piezoresistive elements Rx to Rz are first formed. After making it become cm 3 , the diffusion concentration of boron at the position where the resistance element Rb and the piezoresistive elements Rx to Rz are formed may be about 10 19 atms / cm 3 .

図5は、センサチップの製造工程を示す。図5(a)は、半導体基板の断面を示す図である。基板501は、シリコン単結晶基板やSOI基板などの半導体である。基板501がSOI基板であれば、下層501−3が支持層であり、中間層501−2がBOX層であり、上層501−1が活性層となる。この基板501の上層501−1にマスクを形成する。マスクの材料としては、例えばSiOなどを用いることができる。これらの材料を半導体基板501の上層501−1の側全体にCVD(Chemical Vapor Deposition)法などを用いて均一の厚さに堆積させ、1層あるいは複数層を形成する。その後、その上にフォトレジストを塗布する。そして、パターンの露光を行い、現像処理の後、エッチングを行なってパターンをマスクに転写してパターニングを行う。なお、図5において、上層501−1の領域502にピエゾ抵抗素子Rx〜Rzが形成され、領域503にピエゾ抵抗素子Raとピエゾ抵抗素子Rbとが形成されるとする。 FIG. 5 shows a manufacturing process of the sensor chip. FIG. 5A shows a cross section of the semiconductor substrate. The substrate 501 is a semiconductor such as a silicon single crystal substrate or an SOI substrate. If the substrate 501 is an SOI substrate, the lower layer 501-3 is a support layer, the intermediate layer 501-2 is a BOX layer, and the upper layer 501-1 is an active layer. A mask is formed on the upper layer 501-1 of the substrate 501. As a material for the mask, for example, SiO 2 can be used. These materials are deposited to a uniform thickness on the entire upper layer 501-1 side of the semiconductor substrate 501 by using a CVD (Chemical Vapor Deposition) method or the like to form one layer or a plurality of layers. Thereafter, a photoresist is applied thereon. Then, pattern exposure is performed, and after development processing, etching is performed to transfer the pattern to a mask for patterning. In FIG. 5, it is assumed that the piezoresistive elements Rx to Rz are formed in the region 502 of the upper layer 501-1, and the piezoresistive element Ra and the piezoresistive element Rb are formed in the region 503.

図5(b)は、半導体基板501の上層501−1側のマスクにパターニングが行なわれ、例えばピエゾ抵抗素子Rx〜Rzとピエゾ抵抗素子Rbを形成するための開口部506、507が形成された状態を示す図である。半導体基板501の上層501−1の側からイオン打ち込みの後に熱処理を行なったり、半導体基板501の上層501−1の側を不純物に曝したりするなどを行ない、半導体基板501の上層501−1のうち開口部506、507の部分に不純物を拡散させる。   In FIG. 5B, patterning is performed on the mask on the upper layer 501-1 side of the semiconductor substrate 501, and, for example, openings 506 and 507 for forming the piezoresistive elements Rx to Rz and the piezoresistive element Rb are formed. It is a figure which shows a state. Among the upper layers 501-1 of the semiconductor substrate 501, heat treatment is performed after ion implantation from the upper layer 501-1 side of the semiconductor substrate 501, or the upper layer 501-1 side of the semiconductor substrate 501 is exposed to impurities. Impurities are diffused into the openings 506 and 507.

図5(c)は、不純物が拡散された領域508、509がマスクの開口部506、507に形成され、マスクを除去した状態を示す図である。   FIG. 5C is a diagram showing a state in which the regions 508 and 509 in which impurities are diffused are formed in the openings 506 and 507 of the mask and the mask is removed.

図5(d)は、再度マスクの材料を半導体基板501の上層501−1の側全体に堆積させ、エッチングを行なってパターンをマスクに転写してパターニングを行った状態を示し、例えばピエゾ抵抗素子Raを形成するための開口部511が形成された状態を示す。そして、上層501−1のうち開口部511の部分に不純物を拡散させる。   FIG. 5D shows a state in which the mask material is again deposited on the entire upper layer 501-1 side of the semiconductor substrate 501, etched, transferred to the mask, and patterned, for example, a piezoresistive element. The state where the opening 511 for forming Ra is formed is shown. Then, impurities are diffused into the opening 511 in the upper layer 501-1.

図5(e)は、不純物が拡散された領域512がマスクの開口部511に形成され、マスクを除去した状態を示す。   FIG. 5E shows a state where a region 512 in which impurities are diffused is formed in the opening 511 of the mask and the mask is removed.

図5(f)は、半導体基板501の主面の上全体に絶縁層513を形成し、領域508、509、512の両端またはその近傍に達するコンタクト514、515、516、517、518、519を形成した状態を示す。   In FIG. 5F, an insulating layer 513 is formed over the entire main surface of the semiconductor substrate 501, and contacts 514, 515, 516, 517, 518, and 519 reaching both ends of the regions 508, 509, and 512 are provided. The formed state is shown.

図5(g)は、コンタクト514、515、516、517、518、519に金属材料などの導電材料を埋め込み、また、配線520、521、522、523、524が形成された状態を示す。その後、基板501にパッドが設けられ、ピエゾ抵抗素子、配線、パッドなどが一体に形成される。   FIG. 5G shows a state in which a conductive material such as a metal material is embedded in the contacts 514, 515, 516, 517, 518, and 519 and wirings 520, 521, 522, 523, and 524 are formed. Thereafter, a pad is provided on the substrate 501, and a piezoresistive element, a wiring, a pad, and the like are integrally formed.

なお、領域508、509、512の形成の順序は、図5に示す順序である必要はなく、先に領域512を形成し、次に領域508、509を形成してもよい。   Note that the order of forming the regions 508, 509, and 512 is not necessarily the order shown in FIG. 5, and the region 512 may be formed first, and then the regions 508 and 509 may be formed.

図6は、上層501−1の上の絶縁層513の上に形成された配線520、521、522、523、524などに接続されるパッドがセンサチップの上面に形成された状態を示す。パッドは、第2枠部121の任意の位置に配置することが可能である。図6では、第2枠部121の一辺に沿って、Vdd、GND、V、X1、X2、Y1、Y2、Z1、Z3に接続されるパッドが形成されている(図6では、パッドの接続先とパッドの名称とを同じにして図示をしている)。パッドを第2枠部121上に配置し、センサ回路201からできるだけ離すことにより、パッドの配置によるセンサ回路201の性能の低下を防ぐことができる。 FIG. 6 shows a state in which pads connected to wirings 520, 521, 522, 523, 524 and the like formed on the insulating layer 513 on the upper layer 501-1 are formed on the upper surface of the sensor chip. The pad can be arranged at an arbitrary position of the second frame portion 121. In FIG. 6, pads connected to Vdd, GND, V T , X1, X2, Y1, Y2, Z1, and Z3 are formed along one side of the second frame portion 121 (in FIG. The connection destination and pad names are the same). By disposing the pad on the second frame portion 121 and as far as possible from the sensor circuit 201, it is possible to prevent the performance of the sensor circuit 201 from being deteriorated due to the disposition of the pad.

図7は、パッドVdd、GND、V、X1、X2、Y1、Y2、Z1、Z2、ピエゾ抵抗素子Rx〜Rz、抵抗素子Ra、抵抗素子Rbとの関係を示す回路図の一例を示す。図7においては、パッドVddとパッドGNDにより電圧が印加されるホイートストンブリッジ回路が3つ形成されている。それぞれのホイートストンブリッジ回路は、ピエゾ抵抗素子Rx1〜Rx4、Ry1〜Ry4、Rz1〜Rz4のそれぞれの組により形成され、ピエゾ抵抗素子Rx1とピエゾ抵抗素子Rx3、ピエゾ抵抗素子Rx2とピエゾ抵抗素子Rx4、ピエゾ抵抗素子Ry1とピエゾ抵抗素子Ry3、ピエゾ抵抗素子Ry2とピエゾ抵抗素子Ry4、ピエゾ抵抗素子Rz1とピエゾ抵抗素子Rz3、ピエゾ抵抗素子Rx2とピエゾ抵抗素子Rx4それぞれの中間点が、パッドX1、X2、Y1、Y2、Z1、Z2に接続されている。この3つのホイートストンブリッジ回路が、図2(a)のセンサ回路201に対応している。 FIG. 7 shows an example of a circuit diagram showing the relationship among pads Vdd, GND, V T , X1, X2, Y1, Y2, Z1, Z2, piezoresistive elements Rx to Rz, resistive element Ra, and resistive element Rb. In FIG. 7, three Wheatstone bridge circuits to which a voltage is applied are formed by the pad Vdd and the pad GND. Each Wheatstone bridge circuit is formed by each set of piezoresistive elements Rx1 to Rx4, Ry1 to Ry4, Rz1 to Rz4, and piezoresistive element Rx1 and piezoresistive element Rx3, piezoresistive element Rx2 and piezoresistive element Rx4, and piezoresistive element. The intermediate points of the resistive element Ry1 and the piezoresistive element Ry3, the piezoresistive element Ry2 and the piezoresistive element Ry4, the piezoresistive element Rz1 and the piezoresistive element Rz3, and the piezoresistive element Rx2 and the piezoresistive element Rx4 are pads X1, X2, and Y1. , Y2, Z1, and Z2. These three Wheatstone bridge circuits correspond to the sensor circuit 201 in FIG.

また、パッドVddに抵抗素子Rbの一端が接続され、パッドGNDに抵抗素子Raの一端が接続され、抵抗素子Rbの他端と抵抗素子Raの他端とパッドVが接続される。このように、電源電圧を供給するためのパッドであるパッドVddとパッドGNDとに、ホイートストンブリッジ回路と、抵抗素子Raと抵抗素子Rbと、を並列に接続することにより、電源電圧を供給するためのパッド数を少なくすることができる。 Further, one end of the resistor element Rb is connected to the pad Vdd, one end of the resistor element Ra is connected to the pad GND, and the other end of the resistor element Rb, the other end of the resistor element Ra, and the pad VT are connected. In this way, the Wheatstone bridge circuit, the resistance element Ra, and the resistance element Rb are connected in parallel to the pad Vdd and the pad GND, which are pads for supplying the power supply voltage, to supply the power supply voltage. The number of pads can be reduced.

図7に示される回路により、パッドX1、X2、Y1、Y2、Z1、Z2の電圧を検出することにより、XYZ軸方向の加速度を検出することができる。また、パッドVの電圧を検出することにより、センサチップの置かれている環境での温度を知ることができ、制御ICにより出力信号の温度補償をすることにより、正確な加速度を検出することができる。 By detecting the voltages of the pads X1, X2, Y1, Y2, Z1, and Z2 by the circuit shown in FIG. 7, the acceleration in the XYZ axis directions can be detected. Further, by detecting the voltage of the pad V T, the sensor is placed chips can know the temperature of the environment in which, by the temperature compensation of the output signal by the control IC, to detect the exact acceleration Can do.

なお、上述したように、抵抗素子Rbのボロンの拡散濃度を約1019atms/cmとし、抵抗素子Raのボロンの拡散濃度を約1015atms/cmとするように、抵抗素子Rbのボロンの拡散濃度を抵抗素子Raのボロンの拡散濃度より大きくする場合には、長さ当たりの抵抗(すなわち抵抗率)が、抵抗素子Rbの方が低くなる。そこで、抵抗素子Raと抵抗素子Rbとの抵抗率の比に応じて、例えば図8に示すように、抵抗素子Raを領域801で形成し、抵抗素子Rbを、領域801と同じ面積を有する領域802と領域803とで形成し、領域801〜803を直列に接続するように配線してもよい。あるいは、領域802と領域803とを一つの領域として形成し、領域801と直列に接続するように配線してもよい。 As described above, the resistance element Rb has a boron diffusion concentration of about 10 19 atms / cm 3 and the resistance element Ra has a boron diffusion concentration of about 10 15 atms / cm 3 . When the boron diffusion concentration is higher than the boron diffusion concentration of the resistance element Ra, the resistance per length (ie, resistivity) is lower in the resistance element Rb. Therefore, in accordance with the resistivity ratio between the resistive element Ra and the resistive element Rb, for example, as shown in FIG. 8, the resistive element Ra is formed in a region 801, and the resistive element Rb is a region having the same area as the region 801. 802 and the region 803 may be formed, and the regions 801 to 803 may be connected in series. Alternatively, the region 802 and the region 803 may be formed as one region and wired so as to be connected to the region 801 in series.

(実施形態2)
ピエゾ抵抗素子の不純物拡散領域と、配線に用いる金属材料などの導電材料との接続抵抗を下げるために、不純物が拡散された領域の両端またはその近傍に達するコンタクトの底部付近に、さらに高濃度に不純物が拡散された領域が形成される場合がある。
(Embodiment 2)
In order to lower the connection resistance between the impurity diffusion region of the piezoresistive element and a conductive material such as a metal material used for the wiring, the concentration is further increased near the bottom of the contact reaching both ends of the region where the impurity is diffused or its vicinity. A region in which impurities are diffused may be formed.

そこで、ピエゾ抵抗素子Rx〜Rzと例えばRbとに対応する、不純物が拡散された領域を形成した後、これらの領域上に形成されるコンタクトの底部付近にさらに高濃度に不純物が拡散された領域が形成すると同時にRaに対応する不純物が拡散された領域を形成することもできる。これにより、RaおよびRbそれぞれに対応する不純物が拡散された領域の不純物拡散濃度を異ならせることができ、温度特性を異ならせることができるとともに、RaとRbとの両方を作成するために工程数が増加しないようにできる。   Therefore, after forming regions in which impurities are diffused corresponding to the piezoresistive elements Rx to Rz and, for example, Rb, regions in which impurities are further diffused near the bottoms of contacts formed on these regions A region in which impurities corresponding to Ra are diffused can be formed simultaneously. Thereby, the impurity diffusion concentration of the region in which the impurity corresponding to each of Ra and Rb is diffused can be made different, the temperature characteristics can be made different, and the number of steps for producing both Ra and Rb can be made. Can be prevented from increasing.

図9は、本実施形態に係るセンサチップの製造工程を示す。図9(a)は、図5(a)に対応している。   FIG. 9 shows a manufacturing process of the sensor chip according to the present embodiment. FIG. 9A corresponds to FIG.

図9(b)は、図5(b)に対応し、半導体基板501の上層501−1側のマスクにパターニングが行なわれ、例えばピエゾ抵抗素子Rx〜Rzとピエゾ抵抗素子Rbを形成するための開口部506、507が形成された状態を示す図である。   FIG. 9B corresponds to FIG. 5B, and patterning is performed on the mask on the upper layer 501-1 side of the semiconductor substrate 501, for example, for forming the piezoresistive elements Rx to Rz and the piezoresistive element Rb. It is a figure which shows the state in which the opening parts 506 and 507 were formed.

図9(c)は、図5(c)に対応し、不純物が拡散された領域508、509がマスクの開口部506、507に形成された状態を示す図である。   FIG. 9C corresponds to FIG. 5C and shows a state where regions 508 and 509 in which impurities are diffused are formed in the openings 506 and 507 of the mask.

図9(d)は、領域508、509の一部に高濃度に不純物を拡散し、また、ピエゾ抵抗素子Raを形成するための開口901〜095を有するマスク900が形成された後に、開口901〜905の底面付近に高濃度の不純物拡散領域が形成された状態を示す。   FIG. 9D shows a case where an opening 901 is formed after a mask 900 having openings 901 to 095 for diffusing impurities at a high concentration in a part of the regions 508 and 509 and forming the piezoresistive element Ra is formed. A state in which a high-concentration impurity diffusion region is formed near the bottom surface of ˜905 is shown.

図9(e)は、マスク900を除去し、開口901〜094に対応するコンタクトとピエゾ抵抗素子Raに対応する不純物拡散領域の両端へのコンタクトとが形成された絶縁膜513の上に、配線520〜524を形成した状態を示す。すなわち、図5(g)に対応する。   In FIG. 9E, the mask 900 is removed, and a wiring is formed on the insulating film 513 in which contacts corresponding to the openings 901 to 094 and contacts to both ends of the impurity diffusion region corresponding to the piezoresistive element Ra are formed. The state which formed 520-524 is shown. That is, it corresponds to FIG.

このように、本実施形態ではピエゾ抵抗素子Rx〜Rzと例えばピエゾ抵抗素子Rbとに対応する不純物拡散領域の一部に高濃度拡散領域が形成するときにピエゾ抵抗素子Raが形成することにより、工程数の増加を防止できる。また、本実施形態においては、ピエゾ抵抗素子Rx〜Rzと例えばピエゾ抵抗素子Rbとに対応する領域のコンタクト底部における不純物の拡散濃度と、ピエゾ抵抗素子Raに対応する領域における不純物の拡散濃度とが実質的に同じとなる。   As described above, in this embodiment, when the high concentration diffusion region is formed in a part of the impurity diffusion region corresponding to the piezoresistive elements Rx to Rz and, for example, the piezoresistive element Rb, the piezoresistive element Ra is formed. An increase in the number of processes can be prevented. In the present embodiment, the impurity diffusion concentration in the contact bottom of the region corresponding to the piezoresistive elements Rx to Rz and, for example, the piezoresistive element Rb, and the impurity diffusion concentration in the region corresponding to the piezoresistive element Ra are as follows. It becomes substantially the same.

201…センサ回路、Ra…抵抗素子、Rb…抵抗素子、T…温度、V/Vdd…センサチップの出力する電圧値 201: Sensor circuit, Ra: Resistance element, Rb: Resistance element, T: Temperature, V T / Vdd: Voltage value output by sensor chip

Claims (10)

可撓部と枠部とを有する基板と、
前記基板の前記可撓部に形成されたピエゾ抵抗素子より形成されたセンサ回路と、
前記基板の前記枠部に形成された第1抵抗素子と、
前記第1抵抗素子と直列に接続されて前記基板の前記枠部に形成され、前記第1抵抗素子と異なる温度係数を有する第2抵抗素子と、
前記第1抵抗素子と前記第2抵抗素子との接続点の電位を出力するパッドならびに前記センサ回路の出力を出力するパッドと、
を備えたセンサチップ。
A substrate having a flexible portion and a frame portion;
A sensor circuit which is more formed on the piezoresistive element formed in the flexible portion of the substrate,
A first resistance element formed on the frame portion of the substrate;
A second resistance element connected in series with the first resistance element and formed in the frame portion of the substrate and having a temperature coefficient different from that of the first resistance element;
A pad for outputting a potential at a connection point between the first resistance element and the second resistance element and a pad for outputting an output of the sensor circuit;
Sensor chip with
前記第1抵抗素子および前記第2抵抗素子は、前記基板の導電型とは異なる不純物が前記基板に拡散されて形成されたピエゾ抵抗素子であり互いに不純物の拡散濃度が異なることを特徴とする請求項1に記載のセンサチップ。 It said first resistive element and said second resistive element is characterized in that the diffusion concentration of each other impurities are piezoresistive elements formed are diffused in different impurities the substrate is different from the conductivity type of the substrate The sensor chip according to claim 1. 前記第1抵抗素子および前記第2抵抗素子のいずれか一方の不純物の拡散濃度は、前記基板の前記可撓部に形成されたピエゾ抵抗素子の不純物の拡散濃度と実質的に同じである
求項2に記載のセンサチップ。
The impurity diffusion concentration of one of the first resistance element and the second resistance element is substantially the same as the impurity diffusion concentration of the piezoresistive element formed in the flexible portion of the substrate.
Sensor chip according to Motomeko 2.
前記第1抵抗素子は、配線と接触する部分として、前記部分以外の前記第1抵抗素子の部分におけるよりも不純物の拡散濃度が高い高濃度拡散領域を有し、
前記第2抵抗素子の不純物の拡散濃度は前記高濃度拡散領域と実質的に同じであることを特徴とする請求項2または3に記載のセンサチップ。
The first resistance element has a high-concentration diffusion region having a higher impurity diffusion concentration than the portion of the first resistance element other than the portion as a portion in contact with the wiring,
4. The sensor chip according to claim 2, wherein an impurity diffusion concentration of the second resistance element is substantially the same as that of the high concentration diffusion region. 5.
電源電圧を供給するための2つの電源パッドを備え、
前記センサ回路と、直接接続された前記第1抵抗素子および前記第2抵抗素子と、が並列に前記2つの電源パッドに接続されている請求項1記載のセンサチップ。
It has two power pads for supplying power voltage,
The sensor chip according to claim 1, wherein the sensor circuit and the first resistance element and the second resistance element that are directly connected are connected to the two power supply pads in parallel.
センサチップと制御ICとを備えたセンサデバイスであって、
前記センサチップは、
可撓部と枠部とを有する第1基板と、
前記第1基板の前記可撓部に形成されたピエゾ抵抗素子より形成されたセンサ回路と、
前記第1基板の前記枠部に形成された第1抵抗素子と、
前記第1抵抗素子と直列に接続されて前記第1基板の前記枠部に形成され、前記第1抵抗素子と異なる温度係数を有する第2抵抗素子と、
前記第1抵抗素子と前記第2抵抗素子との接続点の電位を出力するパッドならびに前記センサ回路の出力を出力するパッドとを有し、
前記制御ICは、
前記センサ回路の出力を増幅する増幅回路を有するセンサデバイス。
A sensor device comprising a sensor chip and a control IC,
The sensor chip is
A first substrate having a flexible portion and a frame portion;
A sensor circuit which is more formed on the piezoresistive element formed in the flexible portion of the first substrate,
A first resistance element formed on the frame portion of the first substrate;
A second resistance element connected in series with the first resistance element and formed in the frame portion of the first substrate and having a temperature coefficient different from that of the first resistance element;
A pad for outputting a potential of a connection point between the first resistance element and the second resistance element and a pad for outputting an output of the sensor circuit;
The control IC is
A sensor device having an amplifier circuit for amplifying the output of the sensor circuit.
前記制御ICは第2基板上に配置され、前記センサチップは前記制御IC上に配置されていることを特徴とする請求項6に記載のセンサデバイス。   The sensor device according to claim 6, wherein the control IC is disposed on a second substrate, and the sensor chip is disposed on the control IC. 前記制御ICと前記センサチップとは並列して第2基板上に配置されていることを特徴とする請求項6に記載のセンサデバイス。   The sensor device according to claim 6, wherein the control IC and the sensor chip are arranged on the second substrate in parallel. 可撓部と枠部とを有する基板の前記可撓部にセンサ回路を形成し、
前記基板の前記枠部に第1抵抗素子を形成し、
前記基板の前記枠部に前記第1抵抗素子と異なる温度係数を有する第2抵抗素子を形成し、
前記第1抵抗素子と前記第2抵抗素子とを直列に接続し、
前記第1抵抗素子と前記第2抵抗素子との接続点の電位を出力するパッドならびに前記センサ回路の出力を出力するパッドとを前記基板に形成することを特徴とするセンサチップの製造方法。
Forming a sensor circuit on the flexible portion of the substrate having the flexible portion and the frame portion ;
Forming a first resistance element on the frame of the substrate;
Forming a second resistance element having a temperature coefficient different from that of the first resistance element on the frame of the substrate;
Connecting the first resistance element and the second resistance element in series;
A method of manufacturing a sensor chip, wherein a pad for outputting a potential at a connection point between the first resistance element and the second resistance element and a pad for outputting an output of the sensor circuit are formed on the substrate.
前記第1抵抗素子と前記第2抵抗素子とは、不純物の拡散濃度が異なるピエゾ抵抗素子であり、
前記第1抵抗素子の配線と接触する部分に、前記部分以外の前記第1抵抗素子の部分におけるよりも不純物の拡散濃度が高い高濃度拡散領域を形成するとともに、前記第2抵抗素子を形成することを特徴とする請求項9に記載のセンサチップの製造方法。
The first resistance element and the second resistance element are piezoresistance elements having different impurity diffusion concentrations,
A high-concentration diffusion region having a higher impurity diffusion concentration than that in the portion of the first resistance element other than the portion is formed in the portion in contact with the wiring of the first resistance element, and the second resistance element is formed. The method of manufacturing a sensor chip according to claim 9.
JP2010182268A 2010-08-17 2010-08-17 Sensor chip, sensor device, and method of manufacturing sensor chip Expired - Fee Related JP5434846B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010182268A JP5434846B2 (en) 2010-08-17 2010-08-17 Sensor chip, sensor device, and method of manufacturing sensor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010182268A JP5434846B2 (en) 2010-08-17 2010-08-17 Sensor chip, sensor device, and method of manufacturing sensor chip

Publications (2)

Publication Number Publication Date
JP2012042274A JP2012042274A (en) 2012-03-01
JP5434846B2 true JP5434846B2 (en) 2014-03-05

Family

ID=45898783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010182268A Expired - Fee Related JP5434846B2 (en) 2010-08-17 2010-08-17 Sensor chip, sensor device, and method of manufacturing sensor chip

Country Status (1)

Country Link
JP (1) JP5434846B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7080159B2 (en) 2018-11-30 2022-06-03 株式会社吉野工業所 Unauthorized opening prevention cap
JP7123319B2 (en) 2018-11-13 2022-08-23 大日本印刷株式会社 Cap body and cap
JP7168426B2 (en) 2018-11-30 2022-11-09 株式会社吉野工業所 Safety caps and containers with safety caps

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4431475B2 (en) * 2004-09-30 2010-03-17 トレックス・セミコンダクター株式会社 Semiconductor type 3-axis acceleration sensor
WO2009016994A1 (en) * 2007-07-27 2009-02-05 Alps Electric Co., Ltd. Bridge circuit output voltage offset adjustment circuit
JP2009293982A (en) * 2008-06-03 2009-12-17 Denso Corp Signal processor for physical quantity sensor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7123319B2 (en) 2018-11-13 2022-08-23 大日本印刷株式会社 Cap body and cap
JP7080159B2 (en) 2018-11-30 2022-06-03 株式会社吉野工業所 Unauthorized opening prevention cap
JP7168426B2 (en) 2018-11-30 2022-11-09 株式会社吉野工業所 Safety caps and containers with safety caps

Also Published As

Publication number Publication date
JP2012042274A (en) 2012-03-01

Similar Documents

Publication Publication Date Title
JP2005351901A (en) Combined sensor and its manufacturing method
KR100580440B1 (en) Semiconductor acceleration sensor using doped semiconductor layer as wiring
JP5434846B2 (en) Sensor chip, sensor device, and method of manufacturing sensor chip
JP4431475B2 (en) Semiconductor type 3-axis acceleration sensor
JP4589605B2 (en) Semiconductor multi-axis acceleration sensor
JP4839826B2 (en) Sensor module
JP2010256234A (en) Acceleration sensor
JP3938199B1 (en) Wafer level package structure and sensor device
JP5475946B2 (en) Sensor module
JP2007173757A (en) Sensor element
JP5221940B2 (en) Semiconductor element mounting structure
JP2010008123A (en) Sensor module
JP2010032389A (en) Physical quantity sensor and manufacturing method therefor
JP2010122144A (en) Acceleration sensor and semiconductor device using the same
JP5033045B2 (en) Semiconductor element mounting structure
JP5067295B2 (en) Sensor and manufacturing method thereof
JP2009047650A (en) Sensor device and its manufacturing method
JP4466344B2 (en) Acceleration sensor
JP5069410B2 (en) Sensor element
JP4000168B2 (en) Sensor device
JP4000169B2 (en) Chip size package
JP2008157825A (en) Sensor device
JP2007171057A (en) Acceleration sensor
JP4816065B2 (en) Manufacturing method of sensor module
JP5732763B2 (en) Semiconductor device provided with ESD protection element and method for manufacturing semiconductor device provided with ESD protection element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

R150 Certificate of patent or registration of utility model

Ref document number: 5434846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees