JP5420280B2 - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP5420280B2
JP5420280B2 JP2009054068A JP2009054068A JP5420280B2 JP 5420280 B2 JP5420280 B2 JP 5420280B2 JP 2009054068 A JP2009054068 A JP 2009054068A JP 2009054068 A JP2009054068 A JP 2009054068A JP 5420280 B2 JP5420280 B2 JP 5420280B2
Authority
JP
Japan
Prior art keywords
payout
error
control microcomputer
game
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009054068A
Other languages
English (en)
Other versions
JP2010207286A (ja
Inventor
敏男 小倉
祐一郎 須永
康男 神林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2009054068A priority Critical patent/JP5420280B2/ja
Publication of JP2010207286A publication Critical patent/JP2010207286A/ja
Application granted granted Critical
Publication of JP5420280B2 publication Critical patent/JP5420280B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、遊技媒体を用いて遊技者が所定の遊技を行うことが可能であり、遊技領域における入賞領域に遊技媒体が入賞したことにもとづいて景品として景品遊技媒体を払い出すパチンコ機やスロット機、パロット機などの遊技機に関する。
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の遊技媒体が遊技者に払い出されるものがある。また、景品遊技媒体を投入して所定の賭け数を設定し、操作レバーを操作することにより複数種類の図柄を回転させ、ストップボタンを操作して図柄を停止させたときに停止図柄の組合せが特定の図柄の組み合わせになると、所定数の景品遊技媒体が遊技者に払い出されるものがある。また、取り込まれた遊技媒体数に応じて所定の賭け数を設定し、操作レバーを操作することにより複数種類の図柄を回転させ、ストップボタンを操作して図柄を停止させたときに停止図柄の組合せが特定の図柄の組み合わせになると、所定数の遊技媒体が遊技者に払い出されるものがある。
遊技機における遊技進行は、マイクロコンピュータ等による遊技制御手段によって制御される。遊技媒体の払出の制御を行う払出制御手段が、遊技制御手段が搭載されている遊技制御基板（主基板）とは別の払出制御基板に搭載されている場合、遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく景品遊技媒体数は遊技制御手段によって決定され、景品遊技媒体数を示す制御コマンドが払出制御基板に送信される。そして、払出制御手段は、遊技制御手段からの制御コマンドにもとづいて、入賞にもとづく景品遊技媒体を払い出す処理を行う。
また、主基板と払出制御基板との間で信号を双方向のシリアル通信で入出力（送受信）する遊技機がある（例えば、特許文献１参照）。特許文献１に記載された遊技機では、払出制御基板は、主基板から出力された信号（コマンド）を正常に入力した場合は、正常に信号を入力したことを示す確認信号であるＡＣＫ信号を主基板に出力する。
特開２００７−２７５２３９号公報（段落００３７等、図６）
上記特許文献１に記載された遊技機では、主基板と払出制御基板とが賞球に関する双方向通信を行うことによりお互いの状態を確認することが可能であるが、エラー（異常状態）に関して払出制御基板がコマンドを出力しようとすると、コマンドの出力タイミングがイレギュラーになり、主基板が払出制御基板からのコマンドを正確に入力することができないおそれがある。
そこで、本発明は、主基板と払出制御基板が双方向のシリアル通信を行う遊技機において、コマンドの出力タイミングを考慮することなくコマンドの取りこぼし等の発生を防止することができる遊技機を提供することを目的とする。
本発明による遊技機は、遊技媒体を用いて遊技者が所定の遊技を行うことが可能であり、所定の払出条件が成立したこと（例えば、入賞口に遊技球が入賞したこと）にもとづいて景品として景品遊技媒体を払い出す遊技機であって、遊技の進行を制御する遊技制御用マイクロコンピュータ（例えば、遊技制御用マイクロコンピュータ５６０）と、景品遊技媒体の払い出しを行う払出手段（例えば、球払出装置９７）と、払出手段を制御する払出制御用マイクロコンピュータ（例えば、払出制御用マイクロコンピュータ３７０）と、を備え、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータは、シリアル通信で信号を入出力し、遊技制御用マイクロコンピュータは、所定周期（例えば１ｓ）毎に要求信号（例えば、接続確認コマンド）を払出制御用マイクロコンピュータに出力する要求信号出力手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５１１を実行する部分）と、所定の払出条件が成立したことにもとづいて、払い出すべき景品遊技媒体の数（例えば、３個、１０個、１５個）を特定可能な払出数データを記憶する払出数記憶手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ２１２４を実行する部分およびＲＡＭ５５に形成された賞球コマンド出力カウンタ）と、を含み、払出制御用マイクロコンピュータは、要求信号出力手段が出力した要求信号を入力したことにもとづいて応答信号（例えば、受信ＡＣＫ信号としての接続ＯＫコマンド）を遊技制御用マイクロコンピュータに出力する応答信号出力手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ５４７を実行する部分）を含み、要求信号出力手段は、要求信号を出力するときに、払出数記憶手段に記憶された払出数データにもとづいて、払い出すべき景品遊技媒体の数を特定可能なデータを設定し、当該設定がなされた要求信号（例えば、賞球要求信号としての賞球個数コマンド）を払出制御用マイクロコンピュータに出力する払出数出力手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５０８を実行する部分）を含み、払出制御用マイクロコンピュータは、払出数出力手段により出力された要求信号にもとづいて、当該要求信号により特定される数の景品遊技媒体を払出手段を制御して払い出す景品遊技媒体払出制御手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ５４６，Ｓ６１０，Ｓ６１１，Ｓ６１２を実行する部分）を含み、応答信号出力手段は、所定のエラー（例えば、賞球エラー、満タンエラー、球切れエラー、ドア開放エラー）が発生して景品遊技媒体の払い出しが不可能な状態のときに、景品遊技媒体の払い出しの準備中である旨を示すデータを、応答信号の所定ビットを異ならせることにより設定し、当該設定がなされた応答信号（例えば、受信ＡＣＫ信号としての賞球準備中コマンド）を遊技制御用マイクロコンピュータに出力する準備中信号出力手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ５５１を実行する部分）を含むことを特徴とする。そのような構成によれば、払出制御用マイクロコンピュータが要求信号の入力にもとづいて定期的に出力する応答信号に所定のエラー情報を乗せることによりエラー信号（エラー情報が付加された応答信号（受信ＡＣＫ信号））を出力することができるため、エラー信号の出力タイミングを考慮することなくエラー信号の取りこぼし等の発生を防止することができ、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの間の通信を確実に行うことができる。
遊技制御用マイクロコンピュータは、払出制御用マイクロコンピュータとの通信の接続状態を示す接続信号（例えば、接続確認信号）を払出制御用マイクロコンピュータに出力する接続信号出力手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ１１，Ｓ１２にて、出力ポートバッファにおける接続確認信号を出力する出力ポートに対応するビットをセットする処理を実行する部分）と、接続信号を出力する出力ポート（例えば、出力ポート０）と、を含む構成とされていてもよい。そのような構成によれば、払出制御用マイクロコンピュータ側でどのタイミングにおいても通信の接続状態を確認することができるため、通信の接続状態が異常状態であるときに賞球の払い出しが行われることを確実に防止することができる。
遊技制御用マイクロコンピュータは、払出数出力手段により要求信号（例えば、賞球要求信号としての賞球個数コマンド）を出力するときに、当該要求信号により特定される景品遊技媒体の数を払出数記憶手段が記憶する払出数データから減算する払出数減算手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５０７を実行する部分）と、エラー信号出力手段により出力された応答信号（例えば、エラー情報が付加された受信ＡＣＫ信号）を入力した場合であっても、払出数減算手段による減算の対象となった要求信号を再度出力することを禁止する払出数再出力禁止手段（例えば、ステップＳ５０４で接続ＯＫコマンドにエラー情報が含まれていると判定した場合であっても賞球個数コマンドを再度出力する処理を実行しない部分：ステップＳ５０４のＹのときにｓ５０８を実行しない構成）と、を含む構成とされていてもよい。そのような構成によれば、不正に賞球を払い出させるような不正行為を確実に防止することができる。
遊技制御用マイクロコンピュータは、要求信号を出力した後、所定期間（例えば１ｓ）内に応答信号（例えば、受信ＡＣＫ信号としての接続ＯＫコマンド）を入力したか否かを判定する応答信号判定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５０２を実行する部分）と、応答信号判定手段により所定期間内に応答信号を入力しなかったと判定されたときに（例えばステップＳ５０２のＹ）、通信エラーが発生したとして、所定周期（例えば１ｓ）よりも長い特定周期（例えば１０ｓ）毎に異常時要求信号（例えば、接続確認コマンド）を払出制御用マイクロコンピュータに出力する異常時要求信号出力手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５１３のＹのときにステップＳ５１１を実行する部分）と、を含む構成とされていてもよい。そのような構成によれば、通信エラーを早期に認識することができるとともに、正常な通信状態でないときに頻繁に要求信号を出力することが回避され、遊技制御用マイクロコンピュータの処理負担を軽減することができる。
遊技制御用マイクロコンピュータおよび払出制御用マイクロコンピュータは、他方のマイクロコンピュータとシリアル通信を行うシリアル通信回路（例えば、シリアル通信回路５０５，４８０）を内蔵し、払出制御用マイクロコンピュータは、要求信号を入力したことにもとづいて、当該要求信号を入力するための入力割込処理（例えば、コマンド受信割込処理）を実行し、当該入力割込処理内で応答信号を出力する（例えば、コマンド受信割込処理内の主制御通信処理において、賞球要求信号を受信したことにもとづいて受信ＡＣＫ信号を送信する。：ステップＳ５４７，Ｓ５５０，Ｓ５５１参照）ように構成されていてもよい。そのような構成によれば、払出制御用マイクロコンピュータの処理の遅れに起因して応答信号の出力が遅れてしまい、遊技制御用マイクロコンピュータ（応答信号判定手段）が通信エラーと判定してしまうことを防止することができる。
所定の演出装置（例えば、スピーカ２７、ランプ）を制御する演出制御用マイクロコンピュータ（例えば、音／ランプ制御用マイクロコンピュータ１００ｂ）を備え、遊技制御用マイクロコンピュータは、エラー信号を入力したときに、入力した当該エラー信号をそのまま演出制御用マイクロコンピュータに出力するエラー信号出力手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５８５，Ｓ５８７，Ｓ５８８を実行する部分）を含み、演出制御用マイクロコンピュータは、エラー信号を入力したことにもとづいて、演出装置を制御して所定のエラーが発生したことを報知する異常報知手段（例えば、音／ランプ制御用マイクロコンピュータ１００ｂにおけるステップＳ７９０を実行する部分）を含む構成とされていてもよい。そのような構成によれば、遊技制御用マイクロコンピュータの処理負担を増加させることなく所定のエラーが発生したことを報知することができる。
パチンコ遊技機を正面からみた正面図である。 ガラス扉枠を取り外した状態での遊技盤の前面を示す正面図である。 遊技機を裏面から見た背面図である。 遊技制御基板（主基板）の構成例を示すブロック図である。 払出制御基板の回路構成例を示すブロック図である。 中継基板、音／ランプ制御基板および図柄制御基板の回路構成例を示すブロック図である。 主基板における回路構成および主基板から音／ランプ制御基板に送信される演出制御コマンドの信号線を示すブロック図である。 シリアル通信回路の送信部の構成例を示すブロック図である。 シリアル通信回路の受信部の構成例を示すブロック図である。 シリアル通信が各制御基板が搭載するマイクロコンピュータと送受信するデータのデータフォーマットの例を示す説明図である。 ボーレートレジスタの例を示す説明図である。 制御レジスタＡおよび通信フォーマット設定データの例を示す説明図である。 制御レジスタＢおよび割り込み要求設定データの例を示す説明図である。 ステータスレジスタＡおよびステータス確認データの例を示す図である。 ステータスレジスタＢおよびステータス確認データの例を示す図である。 制御レジスタＣおよびエラー割り込み要求設定データの例を示す説明図である。 シリアル通信回路が備えるデータレジスタの例を示す説明図である。 大当り判定用テーブルメモリの例を示す説明図である。 遊技制御手段における出力ポートのビット割り当て例を示す説明図である。 遊技制御手段における出力ポートのビット割り当て例を示す説明図である。 遊技制御手段における入力ポートのビット割り当て例を示す説明図である。 遊技制御用マイクロコンピュータが実行するメイン処理を示すフローチャートである。 遊技制御用マイクロコンピュータが実行するメイン処理を示すフローチャートである。 ２ｍｓタイマ割込処理を示すフローチャートである。 シリアル通信回路設定処理を示すフローチャートである。 遊技制御手段から払出制御手段に対して出力される制御信号の内容の一例を示す説明図である。 遊技制御手段と払出制御手段との間で送受信される制御コマンドの内容の一例を示す説明図である。 制御信号および制御コマンドの送受信に用いられる信号線等を示すブロック図である。 通常動作時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すシーケンス図である。 賞球動作時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すシーケンス図である。 通常動作時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すタイミング図である。 賞球中にエラーが発生した場合における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すタイミング図である。 接続確認中の通信エラー時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すタイミング図である。 賞球個数通知中の通信エラー時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すタイミング図である。 賞球個数テーブルの例を示す説明図である。 賞球処理を示すフローチャートである。 賞球処理を示すフローチャートである。 特別図柄プロセス処理の一例を示すフローチャートである。 始動口スイッチ通過処理を示すフローチャートである。 特別図柄通常処理の一例を示すフローチャートである。 スイッチ処理で使用されるＲＡＭに形成される各２バイトのバッファを示す説明図である。 スイッチ処理の処理例を示すフローチャートである。 入力ポートデータ確認処理を示すフローチャートである。 賞球コマンド出力カウンタ処理テーブルの例を示す説明図である。 入力判定処理を示すフローチャートである。 払出制御手段における出力ポートのビット割り当て例を示す説明図である。 払出制御手段における入力ポートのビット割り当て例を示す説明図である。 払出制御用ＣＰＵが実行するメイン処理を示すフローチャートである。 払出制御用ＣＰＵが実行するタイマ割込処理を示すフローチャートである。 主制御通信処理を示すフローチャートである。 賞球球貸し制御処理を示すフローチャートである。 払出開始待ち処理を示すフローチャートである。 払出モータ停止待ち処理を示すフローチャートである。 払出通過待ち処理を示すフローチャートである。 払出通過待ち処理を示すフローチャートである。 払出通過待ち処理を示すフローチャートである。 エラーの種類とエラー表示用ＬＥＤの表示との関係等の一例を示す説明図である。 エラー処理を示すフローチャートである。 エラー処理を示すフローチャートである。 音／ランプ制御用マイクロコンピュータが実行するメイン処理を示すフローチャートである。 音／ランプ制御処理で用いる各乱数を示す説明図である。 演出内容決定処理を示すフローチャートである。 報知制御プロセス処理を示すフローチャートである。 図柄制御用マイクロコンピュータが実行するメイン処理を示すフローチャートである。 図柄制御プロセス処理を示すフローチャートである。 中継基板、音／ランプ制御基板および図柄制御基板の他の回路構成例を示すブロック図である。
実施の形態１．
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機を正面からみた正面図、図２は遊技盤の前面を示す正面図である。なお、以下の実施の形態では、パチンコ遊技機を例に説明を行うが、本発明による遊技機はパチンコ遊技機に限られず、スロット機などの他の遊技機に適用することもできる。
パチンコ遊技機１は、縦長の方形状に形成された外枠（図示せず）と、外枠の内側に開閉可能に取り付けられた遊技枠とで構成される。また、パチンコ遊技機１は、遊技枠に開閉可能に設けられている額縁状に形成されたガラス扉枠２を有する。遊技枠は、外枠に対して開閉自在に設置される前面枠（図示せず）と、機構部品等が取り付けられる機構板と、それらに取り付けられる種々の部品（後述する遊技盤を除く。）とを含む構造体である。
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿（上皿）３がある。打球供給皿３の下部には、打球供給皿３に収容しきれない遊技球を貯留する余剰球受皿４と遊技球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の背面には、遊技盤６が着脱可能に取り付けられている。なお、遊技盤６は、それを構成する板状体と、その板状体に取り付けられた種々の部品とを含む構造体である。また、遊技盤６の前面には遊技領域７が形成されている。
遊技領域７の中央付近には、それぞれが演出用の飾り図柄を可変表示する複数の可変表示部を含む可変表示装置（飾り図柄表示装置）９が設けられている。可変表示装置９には、例えば「左」、「中」、「右」の３つの可変表示部（図柄表示エリア）がある。可変表示装置９は、特別図柄表示器８による特別図柄の可変表示期間中に、装飾用（演出用）の図柄としての飾り図柄の可変表示を行う。飾り図柄の可変表示を行う可変表示装置９は、図柄制御基板に搭載されている図柄制御用マイクロコンピュータによって制御される。
可変表示装置９の下部には、始動入賞口１４に入った有効入賞球数すなわち保留記憶（始動記憶または始動入賞記憶ともいう。）数を表示する４つの特別図柄保留記憶表示器１８が設けられている。特別図柄保留記憶表示器１８は、保留記憶数を入賞順に４個まで表示する。特別図柄保留記憶表示器１８は、始動入賞口１４に始動入賞があるごとに、点灯状態のＬＥＤの数を１増やす。そして、特別図柄保留記憶表示器１８は、特別図柄表示器８で可変表示が開始されるごとに、点灯状態のＬＥＤの数を１減らす（すなわち１つのＬＥＤを消灯する）。具体的には、特別図柄保留記憶表示器１８は、特別図柄表示器８で可変表示が開始されるごとに、点灯状態をシフトする。なお、この例では、始動入賞口１４への入賞による始動記憶数に上限数（４個まで）が設けられているが、上限数を４個以上にしてもよい。
可変表示装置９の上部には、識別情報としての特別図柄を可変表示する特別図柄表示器（特別図柄表示装置）８が設けられている。この実施の形態では、特別図柄表示器８は、例えば０〜９の数字を可変表示可能な簡易で小型の表示器（例えば７セグメントＬＥＤ）で実現されている。特別図柄表示器８は、遊技者に特定の停止図柄を把握しづらくさせるために、０〜９９など、より多種類の数字を可変表示するように構成されていてもよい。また、可変表示装置９は、特別図柄表示器８による特別図柄の可変表示期間中に、装飾用（演出用）の図柄としての飾り図柄の可変表示を行う。
可変表示装置９の下方には、始動入賞口１４を形成する可変入賞球装置１５が設けられている。可変入賞球装置１５は、羽根を開閉可能に構成され、羽根が開放しているときに遊技球が入賞し易い状態（開状態）となり、羽根が開放していないとき（閉じているとき）に遊技球が入賞し難い状態（閉状態）となる。始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１４ａによって検出される。可変入賞球装置１５は、ソレノイド１６によって開状態にされる。なお、可変入賞球装置１５の真上に第１始動入賞口を設け、可変入賞球装置１５を第２始動入賞口としてもよい。
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態に制御される開閉板を用いた特別可変入賞球装置２０が設けられている。特別可変入賞球装置２０は大入賞口を開閉する手段である。特別可変入賞球装置２０に入賞し遊技盤６の背面に導かれた入賞球のうち一方（Ｖ入賞領域：特別領域）に入った入賞球はＶ入賞スイッチ２２で検出された後カウントスイッチ２３で検出され、他方の領域に入った遊技球は、そのままカウントスイッチ２３で検出される。遊技盤６の背面には、大入賞口内の経路を切り換えるためのソレノイド２１Ａも設けられている。なお、この実施の形態では、特別可変入賞球装置２０内のＶ入賞領域に遊技球が入り、Ｖ入賞スイッチ２２で遊技球が検出されたことを大当りのラウンド継続の条件としているが、特別可変入賞球装置２０内にＶ入賞領域を設けずに、予め設定された回数のラウンドを自動的に継続させるようにしてもよい。
遊技球がゲート３２を通過しゲートスイッチ３２ａで検出されると、普通図柄表示器１０の表示の可変表示が開始される。この実施の形態では、左右のランプ（点灯時に図柄が視認可能になる）が交互に点灯することによって可変表示が行われ、例えば、可変表示の終了時に左側のランプが点灯すれば当たりになる。そして、普通図柄表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定回数、所定時間だけ開状態になる。普通図柄表示器１０の近傍には、ゲート３２を通過した入賞球数を表示する４つのＬＥＤによる表示部を有する普通図柄始動記憶表示器４１が設けられている。ゲート３２への遊技球の通過があるごとに、普通図柄始動記憶表示器４１は点灯するＬＥＤを１増やす。そして、普通図柄表示器１０の可変表示が開始されるごとに、点灯するＬＥＤを１減らす。
遊技盤６には、複数の入賞口２９，３０，３３，３９が設けられ、遊技球の入賞口２９，３０，３３，３９への入賞は、それぞれ入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａによって検出される。各入賞口２９，３０，３３，３９は、遊技媒体を受け入れて入賞を許容する領域として遊技盤６に設けられる入賞領域を構成している。なお、始動入賞口１４や大入賞口も、遊技媒体を受け入れて入賞を許容する入賞領域を構成する。なお、各入賞口２９，３０，３３，３９に入賞した遊技球を入賞スイッチで検出する構成に代えて、遊技球が所定領域（例えばゲート）を通過したことを検出スイッチで検出する構成としてもよい。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった遊技球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃが設けられている。さらに、遊技領域７における各構造物（大入賞口等）の周囲には装飾ＬＥＤが設置されている。天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃおよび装飾用ＬＥＤは、遊技機に設けられている装飾発光体の一例である。
そして、この例では、左枠ランプ２８ｂの近傍に、賞球払出中に点灯する賞球ランプ５１が設けられ、天枠ランプ２８ａの近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。さらに、プリペイドカードが挿入されることによって球貸しを可能にするプリペイドカードユニット（以下、「カードユニット」という。）５０が、パチンコ遊技機１に隣接して設置されている。
カードユニット５０には、例えば、使用可能状態であるか否かを示す使用可表示ランプ、カードユニットがいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器、カードユニット内にカードが投入されていることを示すカード投入表示ランプ、記録媒体としてのカードが挿入されるカード挿入口、およびカード挿入口の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニットを解放するためのカードユニット錠が設けられている。
遊技者の操作により打球発射装置から発射された遊技球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。遊技球が始動入賞口１４に入り始動口スイッチ１４ａで検出されると、図柄の可変表示を開始できる状態であれば、特別図柄表示器８において特別図柄が可変表示（変動）を始める。図柄の可変表示を開始できる状態でなければ、保留記憶数を１増やす。
特別図柄表示器８における特別図柄の可変表示は、一定時間が経過したときに停止する。停止時の特別図柄（停止図柄）が大当り図柄（特定表示結果）であると、大当り遊技状態に移行する。すなわち、特別可変入賞球装置２０が、一定時間経過するまで、または、所定個数（例えば１０個）の遊技球が入賞するまで開放する。そして、特別可変入賞球装置２０の開放中に遊技球がＶ入賞領域に入賞しＶ入賞スイッチ２２で検出されると、継続権が発生し特別可変入賞球装置２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。また、Ｖ入賞領域を設けずに、特別可変入賞球装置２０の開放を常に決定されたラウンド数の最後のラウンドまで（例えば、１５ラウンドまで）許容するようにしてもよい。
停止時の特別図柄表示器８における特別図柄が確率変動を伴う大当り図柄（確変図柄）である場合には、次に大当りになる確率が高くなる。すなわち、確変状態という遊技者にとってさらに有利な状態になる。
遊技球がゲート３２を通過すると、普通図柄表示器１０において普通図柄が可変表示される状態になる。また、普通図柄表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。
次に、パチンコ遊技機１の裏面の構造について図３を参照して説明する。図３は、遊技機を裏面から見た背面図である。
図３に示すように、遊技機裏面側では、可変表示装置９を制御する図柄制御用マイクロコンピュータが搭載された図柄制御基板８０ａを含む可変表示制御ユニット４９、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７が設置されている。なお、可変表示制御ユニットは、図柄制御基板８０ａとともに、各種装飾ＬＥＤ、装飾ランプ２５、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃを点灯制御し、スピーカ２７からの音発生を制御する音／ランプ制御用マイクロコンピュータが搭載された音／ランプ制御基板を含む。
さらに、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０やタッチセンサ基板９１が設けられている。電源基板９１０は、大部分が主基板３１と重なっているが、主基板３１に重なることなく外部から視認可能に露出した露出部分がある。この露出部分には、遊技機１における主基板３１および各制御基板（音／ランプ制御基板、図柄制御基板８０ａおよび払出制御基板３７）や遊技機に設けられている各電気部品（電力が供給されることによって動作する部品）への電力供給を実行あるいは遮断するための電力供給許可手段としての電源スイッチが設けられている。さらに、露出部分における電源スイッチの内側（基板内部側）には、交換可能なヒューズが設けられている。なお、この実施の形態では、主基板３１は枠側に設けられているが、盤側に設けられていてもよい。その場合、後述するような主基板３１と払出制御基板３７との間の通信をシリアル通信で行うことにより、盤を交換する際の配線の取り回しが容易になる。
なお、各制御基板には、制御用マイクロコンピュータを含む制御手段が搭載されている。制御手段は、遊技制御手段等からのコマンドとしての指令信号（制御信号）に従って遊技機に設けられている電気部品（遊技用装置：球払出装置９７、可変表示装置９、ランプやＬＥＤなどの発光体、スピーカ２７等）を制御する。以下、主基板３１を制御基板に含めて説明を行うことがある。その場合には、制御基板に搭載される制御手段は、遊技制御手段と、遊技制御手段等からの指令信号に従って遊技機に設けられている電気部品を制御する手段とのそれぞれを指す。また、主基板３１以外のマイクロコンピュータが搭載された基板をサブ基板ということがある。なお、球払出装置９７は、遊技球を誘導する通路とステッピングモータ等により駆動されるスプロケット等によって誘導された遊技球を上皿や下皿に払い出すための装置であって、払い出された賞球をカウントする払出個数カウントスイッチ等もユニットの一部として構成されている。
遊技機裏面において、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、少なくとも、球切れ検出スイッチ１６７の出力を導入して外部出力するための球切れ用端子、賞球情報（賞球個数信号）を外部出力するための賞球用端子および球貸し情報（球貸し個数信号）を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子基板（情報出力基板）３６が設置されている。
貯留タンク３８に貯留された遊技球は誘導レール３９を通り、カーブ樋を経て払出ケース４０Ａで覆われた球払出装置に至る。球払出装置の上部には、遊技媒体切れ検出手段としての球切れスイッチ１８７が設けられている。球切れスイッチ１８７が球切れを検出すると、球払出装置の払出動作が停止する。球切れスイッチ１８７は遊技球通路内の遊技球の有無を検出するスイッチであるが、貯留タンク３８内の補給球の不足を検出する球切れ検出スイッチ１６７も誘導レール３９における上流部分（貯留タンク３８に近接する部分）に設けられている。球切れ検出スイッチ１６７が遊技球の不足を検知すると、遊技機設置島に設けられている補給機構から遊技機に対して遊技球の補給が行われる。
入賞にもとづく景品としての遊技球や球貸し要求にもとづく遊技球が多数払い出されて打球供給皿３が満杯になると、遊技球は、余剰球通路を経て余剰球受皿４に導かれる。さらに遊技球が払い出されると、感知レバー（図示せず）が貯留状態検出手段としての満タンスイッチ（図示せず）を押圧して、貯留状態検出手段としての満タンスイッチがオンする。その状態では、球払出装置内の払出モータの回転が停止して球払出装置の動作が停止するとともに打球発射装置の駆動も停止する。
図４は、主基板（遊技制御基板）３１における回路構成の一例を示すブロック図である。なお、図４には、払出制御基板３７、音／ランプ制御基板８０ｂおよび図柄制御基板８０ａ等も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する遊技制御用マイクロコンピュータ（遊技制御手段に相当）５６０が搭載されている。遊技制御用マイクロコンピュータ５６０は、ゲーム制御（遊技進行制御）用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段としてのＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４およびＲＡＭ５５は遊技制御用マイクロコンピュータ５６０に内蔵されている。すなわち、遊技制御用マイクロコンピュータ５６０は、１チップマイクロコンピュータである。１チップマイクロコンピュータには、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４は外付けであっても内蔵されていてもよい。また、Ｉ／Ｏポート部５７は、外付けであってもよい。
なお、遊技制御用マイクロコンピュータ５６０においてＣＰＵ５６がＲＯＭ５４に格納されているプログラムに従って制御を実行するので、以下、遊技制御用マイクロコンピュータ５６０（またはＣＰＵ５６）が実行する（または、処理を行う）ということは、具体的には、ＣＰＵ５６がプログラムに従って制御を実行することである。このことは、主基板３１以外の他の基板に搭載されているマイクロコンピュータについても同様である。
また、遊技制御用マイクロコンピュータ５６０には、乱数回路５０３が内蔵されている。乱数回路５０３は、特別図柄の可変表示の表示結果により大当りとするか否か判定するための判定用の乱数を発生するために用いられるハードウェア回路である。乱数回路５０３は、初期値（例えば、０）と上限値（例えば、６５５３５）とが設定された数値範囲内で、数値データを、設定された更新規則に従って更新し、ランダムなタイミングで発生する始動入賞時が数値データの読出（抽出）時であることにもとづいて、読出される数値データが乱数値となる乱数発生機能を有する。
乱数回路５０３は、数値データの更新範囲の選択設定機能（初期値の選択設定機能、および、上限値の選択設定機能）、数値データの更新規則の選択設定機能、および数値データの更新規則の選択切換え機能等の各種の機能を有する。このような機能によって、生成する乱数のランダム性を向上させることができる。
また、遊技制御用マイクロコンピュータ５６０は、乱数回路５０３が更新する数値データの初期値を設定する機能を有している。例えば、ＲＯＭ５４等の所定の記憶領域に記憶された遊技制御用マイクロコンピュータ５６０のＩＤナンバ（遊技制御用マイクロコンピュータ５６０の各製品ごとに異なる数値で付与されたＩＤナンバ）を用いて所定の演算を行なって得られた数値データを、乱数回路５０３が更新する数値データの初期値として設定する。そのような処理を行うことによって、乱数回路５０３が発生する乱数のランダム性をより向上させることができる。
遊技制御用マイクロコンピュータ５６０は、始動口スイッチ１４ａへの始動入賞が生じたときに乱数回路５０３から数値データをランダムＲとして読み出し、特別図柄および演出図柄の変動開始時にランダムＲにもとづいて特定の表示結果としての大当り表示結果にするか否か、すなわち、大当りとするか否かを決定する。そして、大当りとすると決定したときに、遊技状態を遊技者にとって有利な特定遊技状態としての大当り遊技状態に移行させる。
また、遊技制御用マイクロコンピュータ５６０には、払出制御基板３７（の払出制御用マイクロコンピュータ３７０）や音／ランプ制御基板８０ｂ（の音／ランプ制御用マイクロコンピュータ）とシリアル通信で信号を入出力（送受信）するためのシリアル通信回路５０５が内蔵されている。なお、払出制御用マイクロコンピュータ３７０や音／ランプ制御用マイクロコンピュータにも、遊技制御用マイクロコンピュータ５６０とシリアル通信で信号を入出力するためのシリアル通信回路が内蔵されている（払出制御用マイクロコンピュータ３７０に内蔵されたシリアル通信回路については、図５参照）。ただし、この実施の形態では、遊技制御用マイクロコンピュータ５６０から音／ランプ制御用マイクロコンピュータに対してのみ信号が出力され、音／ランプ制御用マイクロコンピュータから遊技制御用マイクロコンピュータ５６０に対しては信号が出力されないため、音／ランプ制御用マイクロコンピュータは、信号を入力するシリアル通信回路を内蔵している。なお、遊技制御用マイクロコンピュータ５６０と音／ランプ制御用マイクロコンピュータとの間の通信については、シリアル通信で行う構成に限られるわけではなく、パラレル通信で行うように構成してもよい。
また、ＲＡＭ５５は、その一部または全部が電源基板において作成されるバックアップ電源によってバックアップされている不揮発性記憶手段としてのバックアップＲＡＭである。すなわち、遊技機に対する電力供給が停止しても、所定期間（バックアップ電源としてのコンデンサが放電してバックアップ電源が電力供給不能になるまで）は、ＲＡＭ５５の一部または全部の内容は保存される。特に、少なくとも、遊技状態すなわち遊技制御手段の制御状態に応じたデータ（特別図柄プロセスフラグや保留記憶数カウンタの値など）と未払出賞球数を示すデータは、バックアップＲＡＭに保存される。遊技制御手段の制御状態に応じたデータとは、停電等が生じた後に復旧した場合に、そのデータにもとづいて、制御状態を停電等の発生前に復旧させるために必要なデータである。また、制御状態に応じたデータと未払出賞球数を示すデータとを遊技の進行状態を示すデータと定義する。なお、この実施の形態では、ＲＡＭ５５の全部が、電源バックアップされているとする。
遊技制御用マイクロコンピュータ５６０のリセット端子には、電源基板からのリセット信号が入力される。電源基板には、遊技制御用マイクロコンピュータ５６０等に供給されるリセット信号を生成するリセット回路が搭載されている。なお、リセット信号がハイレベルになると遊技制御用マイクロコンピュータ５６０等は動作可能状態になり、リセット信号がローレベルになると遊技制御用マイクロコンピュータ５６０等は動作停止状態になる。従って、リセット信号がハイレベルである期間は、遊技制御用マイクロコンピュータ５６０等の動作を許容する許容信号が出力されていることになり、リセット信号がローレベルである期間は、遊技制御用マイクロコンピュータ５６０等の動作を停止させる動作停止信号が出力されていることになる。なお、リセット回路をそれぞれの電気部品制御基板（電気部品を制御するためのマイクロコンピュータが搭載されている基板）に搭載してもよい。
さらに、遊技制御用マイクロコンピュータ５６０の入力ポートには、電源基板からの電源電圧が所定値以下に低下したことを示す電源断信号が入力される。すなわち、電源基板には、遊技機において使用される所定電圧（例えば、ＤＣ３０ＶやＤＣ５Ｖなど）の電圧値を監視して、電圧値があらかじめ定められた所定値にまで低下すると（電源電圧の低下を検出すると）、その旨を示す電源断信号を出力する電源監視回路が搭載されている。また、遊技制御用マイクロコンピュータ５６０の入力ポートには、ＲＡＭの内容をクリアすることを指示するためのクリアスイッチが操作されたことを示すクリア信号（図示せず）が入力される。
また、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、カウントスイッチ２３、Ｖ入賞スイッチ２２および各入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａからの検出信号を基本回路５３に与える入力ドライバ回路５８も主基板３１に搭載され、可変入賞球装置１５を開閉するソレノイド１６、特別可変入賞球装置を開閉するソレノイド２１、および大入賞口内の経路を切り換えるためのソレノイド２１Ａを基本回路５３からの指令に従って駆動する出力回路５９も主基板３１に搭載され、電源投入時に遊技制御用マイクロコンピュータ５６０をリセットするためのシステムリセット回路（図示せず）や、大当り遊技状態の発生を示す大当り情報等の情報出力信号をホールコンピュータ等の外部装置に対して出力する情報出力回路（図示せず）も主基板３１に搭載されている。
この実施の形態では、音／ランプ制御基板８０ｂに搭載されている音／ランプ制御手段（音／ランプ制御用マイクロコンピュータで構成される。）が、中継基板７７を介して遊技制御用マイクロコンピュータ５６０からの演出制御コマンドを受信し、図柄制御用基板８０ａに転送する。そして、図柄制御基板８０ａに搭載されている図柄制御手段（図柄制御用マイクロコンピュータで構成される。）が、音／ランプ制御手段から演出制御コマンドを受信し、飾り図柄を可変表示する可変表示装置９の表示制御を行う。
図５は、払出制御基板３７および球払出装置９７などの払出に関連する構成要素を示すブロック図である。図５に示すように、払出制御基板３７には、払出制御用ＣＰＵ３７１を含む払出制御用マイクロコンピュータ３７０が搭載されている。この実施の形態では、払出制御用マイクロコンピュータ３７０は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。払出制御用マイクロコンピュータ３７０、ＲＡＭ（図示せず）、払出制御用プログラムを格納したＲＯＭ（図示せず）およびＩ／Ｏポート等は、払出制御手段を構成する。すなわち、払出制御手段は、払出制御用ＣＰＵ３７１、ＲＡＭおよびＲＯＭを有する払出制御用マイクロコンピュータ３７０と、Ｉ／Ｏポートとで実現される。また、Ｉ／Ｏポートは、払出制御用マイクロコンピュータ３７０に内蔵されていてもよい。
球切れスイッチ１８７、満タンスイッチ４８および払出個数カウントスイッチ３０１からの検出信号は、中継基板７２を介して払出制御基板３７のＩ／Ｏポート３７２ｆに入力される。なお、この実施の形態では、払出個数カウントスイッチ３０１からの検出信号は、払出制御用マイクロコンピュータ３７０に入力されたあと、Ｉ／Ｏポート３７２ａおよび出力回路３７３Ｂを介して主基板３１に出力される。
また、払出モータ位置センサ２９５からの検出信号は、中継基板７２を介して払出制御基板３７のＩ／Ｏポート３７２ｅに入力される。払出モータ位置センサ２９５は、払出モータ２８９の回転位置を検出するための発光素子（ＬＥＤ）と受光素子とによるセンサであり、遊技球が詰まったこと、すなわちいわゆる球噛みを検出するために用いられる。払出制御基板３７に搭載されている払出制御用マイクロコンピュータ３７０は、球切れスイッチ１８７からの検出信号が球切れ状態を示していたり、満タンスイッチ４８からの検出信号が満タン状態を示していると、球払出処理を停止する。
さらに、満タンスイッチ４８からの検出信号が満タン状態を示していると、払出制御用マイクロコンピュータ３７０は、打球発射装置からの球発射を停止させるために、発射基板９０に対してローレベルの満タン信号を出力する。発射基板９０のＡＮＤ回路９１が出力する発射モータ９４への発射モータ信号は、発射基板９０から発射モータ９４に伝えられる。払出制御用マイクロコンピュータ３７０からの満タン信号は、発射基板９０に搭載されたＡＮＤ回路９１の入力側の一方に入力され、駆動信号生成回路９２からの駆動信号（発射モータ９４を駆動するための信号であって、電源基板からの電源を供給する役割を果たす信号である。）は、ＡＮＤ回路９１の入力側の他方に入力される。そして、ＡＮＤ回路９１の発射モータ信号が発射モータ９４に入力される。すなわち、払出制御用マイクロコンピュータ３７０が満タン信号を出力している間は、発射モータ９４への発射モータ信号の出力が停止される。
払出制御用マイクロコンピュータ３７０には、遊技制御用マイクロコンピュータ５６０とシリアル通信で信号を入出力（送受信）するためのシリアル通信回路３８０が内蔵されている。この実施の形態では、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０とは、シリアル通信回路５０５，３８０を介して、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０との間の接続確認を行うために、一定の間隔（例えば１秒）で信号（賞球要求信号、受信ＡＣＫ信号）をやり取り（送受信）している。すなわち、遊技制御用マイクロコンピュータ５６０は、シリアル通信回路５０５を介して、一定の間隔で接続確認を行うための信号（この実施の形態における賞球要求信号）を送信し、払出制御用マイクロコンピュータ３７０は、遊技制御用マイクロコンピュータ５６０からの賞球要求信号を受信した場合、その旨を通知する信号（受信ＡＣＫ信号）を遊技制御用マイクロコンピュータ５６０に送信する。この実施の形態では、賞球要求信号や受信ＡＣＫ信号に特定のデータを乗せることにより、賞球要求信号や受信ＡＣＫ信号を送受信するタイミングにおいて、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０との間で特定のデータをやり取りするように構成している。例えば、入賞が発生した場合には、遊技制御用マイクロコンピュータ５６０は、払い出すべき賞球個数を示すデータを、賞球要求信号の所定ビットを異ならせることにより設定し、当該設定がなされた賞球要求信号を払出制御用マイクロコンピュータ３７０に送信する。そして、払出制御用マイクロコンピュータ３７０は、賞球払出動作が終了すると、賞球終了を示すデータを、受信ＡＣＫ信号の所定ビットを異ならせることにより設定し、当該設定がなされた受信ＡＣＫ信号を遊技制御用マイクロコンピュータ５６０に送信する。また、所定のエラー（球貸し、満タン、球切れなどのエラー）が発生した場合には、エラーの内容を示すデータを、受信ＡＣＫ信号の所定ビットを異ならせることにより設定し、当該設定がなされた受信ＡＣＫ信号を遊技制御用マイクロコンピュータ５６０に送信する。なお、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０におけるシリアル通信による具体的な信号のやり取りについては、図２９〜図３４において詳述する。
払出制御用マイクロコンピュータ３７０は、出力ポート３７２ｂを介して、賞球払出数を示す賞球情報信号および貸し球数を示す球貸し個数信号をターミナル基板（枠用外部端子基板と盤用外部端子基板とを含む）１６０に出力する。なお、出力ポート３７２ｂの外側に、ドライバ回路が設置されているが、図５では記載省略されている。
また、払出制御用マイクロコンピュータ３７０は、出力ポート３７２ｃを介して、７セグメントＬＥＤによるエラー表示用ＬＥＤ３７４にエラー信号を出力する。さらに、出力ポート３７２ｂを介して、点灯／消灯を指示するための信号を賞球ＬＥＤ５１および球切れＬＥＤ５２に出力する。なお、払出制御基板３７の入力ポート３７２ｆには、エラー状態を解除するためのエラー解除スイッチ３７５からの検出信号が入力される。エラー解除スイッチ３７５は、ソフトウェアリセットによってエラー状態を解除するために用いられる。
さらに、払出制御用マイクロコンピュータ３７０からの払出モータ２８９への駆動信号は、出力ポート３７２ａおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に伝えられる。なお、出力ポート３７２ａの外側に、ドライバ回路（モータ駆動回路）が設置されているが、図６では記載省略されている。
遊技機に隣接して設置されているカードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、使用可表示ランプ、連結台方向表示器、カード投入表示ランプおよびカード挿入口が設けられている。インタフェース基板（中継基板）６６には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ６０、球貸し可ＬＥＤ６１、球貸しスイッチ６２および返却スイッチ６３が接続される。
インタフェース基板６６からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ６２が操作されたことを示す球貸しスイッチ信号および返却スイッチ６３が操作されたことを示す返却スイッチ信号が与えられる。また、カードユニット５０からインタフェース基板６６には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が与えられる。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）が入力ポート３７２ｆおよび出力ポート３７２ｄを介して送受信される。カードユニット５０と払出制御基板３７の間には、インタフェース基板６６が介在している。よって、接続信号（ＶＬ信号）等の信号は、図５に示すように、インタフェース基板６６を介してカードユニット５０と払出制御基板３７の間で送受信されることになる。
パチンコ遊技機１の電源が投入されると、払出制御基板３７に搭載されている払出制御用マイクロコンピュータ３７０は、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、電源が投入されると、ＶＬ信号を出力する。払出制御用マイクロコンピュータ３７０は、ＶＬ信号の入力状態によってカードユニット５０の接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。
そして、払出制御用マイクロコンピュータ３７０は、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、払出モータ２８９を駆動し、所定個の貸し球を遊技者に払い出す。そして、払出が完了したら、払出制御用マイクロコンピュータ３７０は、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でないことを条件に、遊技制御手段から払出指令信号を受けると賞球払出制御を実行する。
カードユニット５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板３７から供給される。すなわち、カードユニット５０に対する電源基板９１０からの電力供給は、払出制御基板３７およびインタフェース基板６６を介して行われる。この例では、インタフェース基板６６内に配されているカードユニット５０に対するＡＣ２４Ｖの電源供給ラインに、カードユニット５０を保護するためのヒューズが設けられ、カードユニット５０に所定電圧以上の電圧が供給されることが防止される。
また、この実施の形態では、カードユニット５０が遊技機とは別体として遊技機に隣接して設置されている場合を例にするが、カードユニット５０は遊技機と一体化されていてもよい。また、コイン投入に応じてその金額に応じた遊技球が貸し出されるような場合でも本発明を適用できる。
図６は、中継基板７７、音／ランプ制御基板８０ｂおよび図柄制御基板８０ａの回路構成例を示すブロック図である。この実施の形態では、音／ランプ制御基板８０ｂは、音出力装置２７の音出力制御、各ランプ２５，２８ａ，２８ｂ，２８ｃの表示制御を行う。また、図柄制御基板８０ａは、可変表示装置９の表示制御を行う。また、この実施の形態では、「演出制御」とは、可変表示装置９の表示制御や、スピーカ２７の音出力制御、各ランプ２５，２８ａ，２８ｂ，２８ｃの表示制御を行うことによって、遊技演出などの演出を行うことをいう。また、演出制御手段は、可変表示装置９の表示制御を行う図柄制御用マイクロコンピュータ１００ａと、スピーカ２７の音出力制御、および各ランプ２５，２８ａ，２８ｂ，２８ｃの表示制御を行う音／ランプ制御用マイクロコンピュータ１００ｂとによって実現される。なお、この実施の形態では、音／ランプ制御用マイクロコンピュータ１００ｂと図柄制御用マイクロコンピュータ１００ａの両方またはいずれか一方を指して、演出制御手段ということがある。また、音／ランプ制御基板８０ｂおよび図柄制御基板８０ａを設けずに、演出制御に関して演出制御基板のみを設けてもよい。また、演出制御基板に一つのマイクロコンピュータを搭載し、当該マイクロコンピュータで演出に関する制御を行うようにしてもよい。
音／ランプ制御基板８０ｂは、音／ランプ制御用ＣＰＵ１０１ｂおよびＲＡＭを含む音／ランプ制御用マイクロコンピュータ１００ｂを搭載している。なお、ＲＡＭは外付けであってもよい。音／ランプ制御基板８０ｂにおいて、音／ランプ制御用ＣＰＵ１０１ｂは、内蔵または外付けのＲＯＭ（図示せず）に格納されたプログラムに従って動作する。また、音／ランプ制御用マイクロコンピュータ１００ｂは、遊技制御用マイクロコンピュータ５６０とシリアル通信で信号を入出力（送受信）するシリアル通信回路１０１ｃを内蔵している。
中継基板７７には、主基板３１（の遊技制御用マイクロコンピュータ５６０のシリアル通信回路５０５）から入力された信号を音／ランプ制御基板８０ｂに向かう方向にしか通過させない（音／ランプ制御基板８０ｂから中継基板７７への方向には信号を通過させない）信号方向規制手段としての単方向性回路７４が搭載されている。単方向性回路として、例えばダイオードやトランジスタが使用される。図６には、ダイオードが例示されている。
さらに、音／ランプ制御用ＣＰＵ１０１ｂは、ランプドライバ３５２に対してランプを駆動する信号を出力する。ランプドライバ３５２は、ランプを駆動する信号を増幅して天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃなどの枠側に設けられている各ランプに供給する。また、枠側に設けられている装飾ランプ２５に供給する。
また、音／ランプ制御用ＣＰＵ１０１ｂは、音声合成用ＩＣ１７３に対して音番号データを出力する。音声合成用ＩＣ１７３は、音番号データに応じた音声や効果音を発生し増幅回路１７５に出力する。増幅回路１７５は、音声合成用ＩＣ１７３の出力レベルを、ボリューム１７６で設定されている音量に応じたレベルに増幅した音声信号をスピーカ２７に出力する。音声データＲＯＭ１７４には、音番号データに応じた制御データが格納されている。音番号データに応じた制御データは、所定期間（例えば飾り図柄の変動期間）における効果音または音声の出力態様を時系列的に示すデータの集まりである。
なお、ランプを駆動する信号および音番号データは、音／ランプ制御用ＣＰＵ１０１ｂとランプドライバ３５２および音声合成ＩＣ１７３との間で、双方向通信（信号受信側から送信側に応答信号を送信するような通信）によって伝達される。
また、音／ランプ制御用マイクロコンピュータ１００ｂは、演出制御コマンド（例えば、変動パターンコマンド）にもとづいて、可変表示装置９を用いて行う演出内容を決定する。例えば、音／ランプ制御用マイクロコンピュータ１００ｂは、可変表示装置９を用いて予告演出を行うか否かを決定する。また、例えば、音／ランプ制御用マイクロコンピュータ１００ｂは、可変表示装置９を用いて行う予告演出の種類を決定する。
なお、「予告演出」とは、大当りとなるまたはその可能性があることを事前（可変表示装置９において飾り図柄の停止図柄が導出表示される前に）に遊技者に報知するための演出をいう。例えば、変動中に異なった態様（速度や回転方向等）の変動を行ったりキャラクタ等を登場させたりすることにより大当りになる可能性があることを遊技者に報知する。
また、音／ランプ制御用マイクロコンピュータ１００ｂは、主基板３１からの演出制御コマンド（例えば、表示結果指定コマンド）を、入出力ポート１０４を介して図柄制御基板８０ａに転送（送信）する。また、音／ランプ制御用マイクロコンピュータ１００ｂは、決定した演出内容（予告演出を行うか否かや、予告演出の種類）を示す演出内容指定コマンドを生成する。また、音／ランプ制御用マイクロコンピュータ１００ｂは、生成した演出内容指定コマンドを、入出力ポート１０４を介して図柄制御基板８０ａに送信する。
なお、音／ランプ制御用マイクロコンピュータ１００ｂは、決定した演出内容（予告演出を行うか否かや、予告演出の種類）を、演出制御コマンド（変動パターンコマンドや表示結果指定コマンド）に付加してもよい。そして、音／ランプ制御用マイクロコンピュータ１００ｂは、演出内容を付加した演出制御コマンドを、入出力ポート１０４を介して図柄制御基板８０ａに送信してもよい。
図柄制御基板８０ａは、図柄制御用ＣＰＵ１０１ａおよびＲＡＭを含む図柄制御用マイクロコンピュータ１００ａを搭載している。なお、ＲＡＭは外付けであってもよい。図柄制御基板８０ａにおいて、図柄制御用ＣＰＵ１０１ａは、内蔵または外付けのＲＯＭ（図示せず）に格納されたプログラムに従って動作する。また、図柄制御用ＣＰＵ１０１ａは、音／ランプ制御用基板８０ｂから受信した演出制御コマンドにもとづいて、ＶＤＰ（ビデオディスプレイプロセッサ）１０９に、ＬＣＤを用いた可変表示装置９の表示制御を行わせる。
図柄制御用ＣＰＵ１０１ａは、受信した演出制御コマンドに従ってキャラクタＲＯＭ（図示せず）から必要なデータを読み出す。キャラクタＲＯＭは、可変表示装置９に表示される画像の画像データ、具体的には、人物、文字、図形または記号等（飾り図柄を含む）をあらかじめ格納しておくためのものである。図柄制御用ＣＰＵ１０１ａは、キャラクタＲＯＭから読み出したデータをＶＤＰ１０９に出力する。ＶＤＰ１０９は、図柄制御用ＣＰＵ１０１ａから入力されたデータにもとづいて表示制御を実行する。
この実施の形態では、可変表示装置９の表示制御を行うＶＤＰ１０９が図柄制御基板８０ａに搭載されている。ＶＤＰ１０９は、図柄制御用マイクロコンピュータ１００ａとは独立したアドレス空間を有し、そこにＶＲＡＭをマッピングする。ＶＲＡＭは、ＶＤＰによって生成された画像データを展開するためのバッファメモリである。そして、ＶＤＰ１０９は、ＶＲＡＭ内の画像データを可変表示装置９に出力する。なお、可変表示装置の数に対応した数のＶＤＰを図柄制御基板８０ａに搭載するようにしてもよい。
図７は、主基板３１における回路構成および主基板３１から音／ランプ制御基板８０ｂに送信される演出制御コマンドの信号線を示すブロック図である。図７に示すように、この実施の形態では、主基板３１が搭載する遊技制御用マイクロコンピュータ５６０は、演出制御信号送信用の１本の信号線を用いて、演出制御コマンド（演出制御信号）を音／ランプ制御基板８０ｂに送信する。
主基板３１には、図７に示すように、始動口スイッチ１４ａからの配線が接続されている。また、主基板３１には、大入賞口である特別可変入賞球装置２０や、その他の入賞口への遊技球の入賞等を検出するための各種スイッチ２９ａ，３０ａ，３３ａ，３９ａからの配線も接続されている。さらに、主基板３１には、可変入賞球装置１５を開閉するソレノイド１６、特別可変入賞球装置２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａへの配線が接続されている。
主基板３１は、遊技制御用マイクロコンピュータ５６０、入力ドライバ回路５８および出力回路５９を搭載する。遊技制御用マイクロコンピュータ５６０は、クロック回路５０１、システムリセット手段として機能するリセットコントローラ５０２、乱数回路５０３ａ，５０３ｂ、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用されるＲＡＭ５５、プログラムに従って動作するＣＰＵ５６、ＣＰＵ５６に割込要求信号（タイマ割込による割込要求信号）を送出するＣＴＣ５０４、払出制御基板３７や音／ランプ制御基板８０ｂが備えるマイクロコンピュータと非同期シリアル通信を行うシリアル通信回路５０５およびＩ／Ｏポート部５７を内蔵する。
なお、この実施の形態では、シリアル通信回路５０５を内蔵するマイクロコンピュータを搭載した基板（例えば、主基板３１）とは異なる基板（例えば、払出制御基板３７や音／ランプ制御基板８０ｂ）のマイクロコンピュータとの通信にシリアル通信回路５０５を用いる場合を説明するが、シリアル通信回路５０５は、シリアル通信回路５０５を内蔵するマイクロコンピュータを搭載した基板が備える別のマイクロコンピュータとシリアル通信を行ってもよい。例えば、同じ構成の２つのマイクロコンピュータが同じ基板に搭載されている場合に、各マイクロコンピュータが内蔵するシリアル通信回路が相互にシリアル通信を行ってもよい。
クロック回路５０１は、システムクロック信号を２７（＝１２８）分周して生成した所定の周期の基準クロック信号ＣＬＫを、各乱数回路５０３ａ，５０３ｂに出力する。リセットコントローラ５０２は、ローレベルの信号が一定期間入力されたとき、ＣＰＵ５６および各乱数回路５０３ａ，５０３ｂに所定の初期化信号を出力して、遊技制御用マイクロコンピュータ５６０をシステムリセットする。
また、この実施の形態では、図７に示すように、遊技制御用マイクロコンピュータ５６０は、発生可能な乱数の値の範囲が異なる２つの乱数回路５０３ａ，５０３ｂを搭載する。乱数回路５０３ａは、１２ビットの疑似乱数を発生する乱数回路（以下、１２ビット乱数回路ともいう）である。１２ビット乱数回路５０３ａは、１２ビットで発生できる範囲（すなわち、０から４０９５までの範囲）の値の乱数を発生する機能を備える。また、乱数回路５０３ｂは、１６ビットの疑似乱数を発生する乱数回路（以下、１６ビット乱数回路ともいう）である。１６ビット乱数回路５０３ｂは、１６ビットで発生できる範囲（すなわち、０から６５５３５までの範囲）の値の乱数を発生する機能を備える。なお、この実施の形態では、遊技制御用マイクロコンピュータ５６０が２つの乱数回路を内蔵する場合を説明するが、遊技制御用マイクロコンピュータ５６０は、３以上の乱数回路を内蔵してもよい。また、この実施の形態では、１２ビット乱数回路５０３ａおよび１６ビット乱数回路５０３ｂを包括的に表現する場合、または、１２ビット乱数回路５０３ａと１６ビット乱数回路５０３ｂとのうちいずれかを指す場合に、乱数回路５０３という。
次に、シリアル通信回路５０５の構成について説明する。シリアル通信回路５０５は、全二重方式、非同期方式および標準ＮＲＺ（ノンリターンゼロ）符号化を用いたデータフォーマットで、各制御基板（例えば、払出制御基板３７や音／ランプ制御基板８０ｂ）のマイクロコンピュータとシリアル通信を行う。シリアル通信回路５０５は、各制御基板のマイクロコンピュータに各種データ（例えば、賞球個数コマンドや演出制御コマンド）を送信する送信部と、各制御基板のマイクロコンピュータからの各種データ（例えば、賞球ＡＣＫコマンド）を受信する受信部とを含む。
図８は、シリアル通信回路５０５の送信部の構成例を示すブロック図である。また、図９は、シリアル通信回路５０５の受信部の構成例を示すブロック図である。シリアル通信回路５０５は、ボーレートレジスタ７０２、ボーレート生成回路７０３、２つのステータスレジスタ７０５，７０６、３つの制御レジスタ７０７，７０８，７０９、送信データレジスタ７１０、受信データレジスタ７１１、送信用シフトレジスタ７１２、受信用シフトレジスタ７１３、割り込み制御回路７１４、送信フォーマット／パリティ生成回路７１５および受信フォーマット／パリティチェック回路７１６を含む。また、図８に示すように、シリアル通信回路５０５の送信部は、これらの構成要素のうち、ボーレートレジスタ７０２、ボーレート生成回路７０３、ステータスレジスタＡ７０５、制御レジスタ７０７，７０８，７０９、送信データレジスタ７１０、送信用シフトレジスタ７１２、割り込み制御回路７１４および送信フォーマット／パリティ生成回路７１５によって構成される。また、図９に示すように、シリアル通信回路５０５の受信部は、これらの構成要素のうち、ボーレートレジスタ７０２、ボーレート生成回路７０３、ステータスレジスタ７０５，７０６、制御レジスタ７０７，７０８，７０９、受信データレジスタ７１１、受信用シフトレジスタ７１３、割り込み制御回路７１４および受信フォーマット／パリティチェック回路７１６によって構成される。
なお、シリアル通信回路５０５において、送信部と受信部とは、実際には、共通の回路を用いて構成される。そして、シリアル通信回路５０５は、上記に示したように、シリアル通信回路５０５の各構成要素を使い分けて用いることによって、送信回路又は受信回路として機能する。
まず、シリアル通信回路５０５が各制御基板が搭載するマイクロコンピュータと送受信するデータのデータフォーマットを説明する。図１０は、シリアル通信５０５が各制御基板が搭載するマイクロコンピュータと送受信するデータのデータフォーマットの例を示す説明図である。図１０に示すように、シリアル通信回路５０５が送受信するデータのデータフォーマットは、スタートビット、データおよびストップビットを１フレームとして構成される。また、シリアル通信回路５０５が送受信するデータのデータ長は、後述するシリアル通信回路設定処理において初期設定を行えば、８ビットまたは９ビットのいずれかに設定できる。図１０（ａ）は、データ長を８ビットに設定した場合のデータフォーマットの例である。また、図１０（ｂ）は、データ長を９ビットに設定した場合のデータフォーマットの例である。
図１０に示すように、シリアル通信回路５０５が送受信するデータのデータフォーマットは、ハイレベル（論理「１」）のアイドルラインのあとに、１フレームの始まりであることを示すスタートビット（論理「０」）を含む。また、データフォーマットは、スタートビットのあとに、８ビットまたは９ビットの送受信データを含む。そして、データフォーマットは、送受信データのあとに、１フレームの終わりであることを示すストップビット（論理「１」）を含む。
シリアル通信回路５０５は、図１０に示すデータフォーマットに従って、送受信データの最下位ビット（ビット０）から先にデータを送受信する。また、後述するシリアル通信回路設定処理において初期設定を行えば、送受信データにパリティビットを付加するように設定することもできる。パリティビットを付加するように設定した場合、送受信データの最上位ビットがパリティビット（奇数パリティまたは偶数パリティ）として用いられる。例えば、データ長を８ビットに設定した場合、送受信データのビット７がパリティビットとして用いられる。また、例えば、データ長を９ビットに設定した場合、送受信データのビット８がパリティビットとして用いられる。
ボーレート生成回路７０３は、クロック回路５０１が出力するクロック信号およびボーレートレジスタ７０２に設定されている設定値（ボーレート設定値ともいう）にもとづいて、シリアル通信回路５０５が用いるボーレートを生成する。この場合、ボーレート生成回路７０３は、クロック信号およびボーレート設定値にもとづいて、所定の計算式を用いてボーレートを求める。例えば、ボーレート生成回路７０３は、式（１）を用いて、シリアル通信回路５０５が用いるボーレートを求める。
ボーレート＝クロック周波数／（ボーレート設定値×１６） 式（１）
図１１は、ボーレートレジスタ７０２の例を示す説明図である。ボーレートレジスタ７０２は、ボーレート生成回路７０３が生成するボーレートの値を指定するための所定の設定値を設定するレジスタである。例えば、ボーレートレジスタ７０２が式（１）を用いてボーレートを求めるものとし、クロック周波数が３ＭＨｚであるとする。この場合、所望の目標ボーレートが１２００ｂｐｓであるとすると、ボーレートレジスタ７０２に設定値「１５６」を設定する。すると、ボーレート生成回路７０３は、クロック周波数「３ＭＨｚ」およびボーレート設定値「１５６」にもとづいて、式（１）を用いて、ボーレート「１２０１．９２ｂｐｓ」を生成する。ボーレートレジスタ７０２は、１６ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、ボーレートレジスタ７０２は、ビット０〜ビット１２が書込および読出ともに可能な状態に構成されている。また、ボーレートレジスタ７０２は、ビット１３〜ビット１５が書込および読出ともに不可能な状態に構成されている。したがって、ボーレートレジスタ７０２のビット１３〜ビット１５に値を書き込む制御を行っても無効とされ、ビット１３〜ビット１５から読み出す値は全て「０（＝０００ｂ）」である。
図１２（Ａ）は、制御レジスタＡ７０７の例を示す説明図である。制御レジスタＡ７０７は、シリアル通信回路５０５の通信フォーマットを設定するレジスタである。この実施の形態では、制御レジスタＡ７０７の各ビットの値が設定されることによって、シリアル通信回路５０５の通信フォーマットが設定される。制御レジスタＡ７０７には、送受信データのデータ形式や各種通信方式等の通信フォーマットを設定するための通信フォーマット設定データが設定される。図１２（Ａ）に示すように、制御レジスタＡ７０７は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、制御レジスタＡ７０７は、ビット０〜ビット４が書込および読出ともに可能な状態に構成されている。また、制御レジスタＡ７０７は、ビット５〜ビット７が書込および読出ともに不可能な状態に構成されている。したがって、制御レジスタＡ７０７のビット５〜ビット７に値を書き込む制御を行っても無効とされ、ビット５〜ビット７から読み出す値は全て「０（＝０００ｂ）」である。
図１２（Ｂ）は、制御レジスタＡ７０７に設定される通信フォーマット設定データの一例の説明図である。図１２（Ｂ）に示すように、制御レジスタＡ７０７のビット４（ビット名「Ｍ」）には、送受信するデータのデータ長を設定するための設定データが設定される。図１２（Ｂ）に示すように、ビット４を「０」に設定することによって、送受信データのデータ長が８ビットに設定される。また、ビット４を「１」に設定することによって、送受信データのデータ長が９ビットに設定される。
制御レジスタＡ７０７のビット３（ビット名「ＷＡＫＥ」）には、スタンバイ状態の受信回路（シリアル通信回路５０５の受信部）をウエイクアップする（オンライン状態にさせる）ウエイクアップ方式を設定するための設定データが設定される。図１２（Ｂ）に示すように、ビット３を「０」に設定することによって、アイドルラインを認識したときにウエイクアップするアイドルラインウエイクアップ方式が設定される。また、ビット３を「１」に設定することによって、所定のアドレスマークを認識することによってウエイクアップするアドレスマークウエイクアップ方式が設定される。
制御レジスタＡ７０７のビット２（ビット名「ＩＬＴ」）には、受信データのアイドルラインの検出方式を選択するための設定データが設定される。図１２（Ｂ）に示すように、ビット２を「０」に設定することによって、受信データに含まれるスタートビットの後からアイドルラインを検出する検出方式が設定される。また、ビット２を「１」に設定することによって、受信データに含まれるストップビットの後からアイドルラインを検出する検出方式が設定される。
制御レジスタＡ７０７のビット１（ビット名「ＰＥ」）には、パリティ機能を使用するか否かを設定するための設定データが設定される。図１２（Ｂ）に示すように、ビット１を「０」に設定することによって、パリティ機能を使用しないように設定される。また、ビット１を「１」に設定することによって、パリティ機能を使用するように設定される。
制御レジスタＡ７０７のビット０（ビット名「ＰＴ」）には、パリティ機能を使用すると設定した場合のパリティの種類を設定するための設定データが設定される。図１２（Ｂ）に示すように、ビット０を「０」に設定することによって、パリティの種類として偶数パリティが設定される。また、ビット０を「１」に設定することによって、パリティの種類として奇数パリティが設定される。
図１３（Ａ）は、制御レジスタＢ７０８の例を示す説明図である。制御レジスタＢ７０８は、シリアル通信回路５０５の割り込み要求を許可するか否かを設定するレジスタである。この実施の形態では、制御レジスタＢ７０８の各ビットの値が設定されることによって、シリアル通信回路５０５からの割り込み要求を許可するか禁止するかが設定される。制御レジスタＢ７０８には、各種割り込み要求を許可するか否かを示す割り込み要求設定データが主として設定される。なお、制御レジスタＢ７０８には、割り込み要求設定データ以外に、シリアル通信回路５０５の各種設定を行うための設定データも設定される。図１３（Ａ）に示すように、制御レジスタＢ７０８は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、制御レジスタＢ７０８は、ビット０〜ビット７が書込および読出ともに可能な状態に構成されている。
図１３（Ｂ）は、制御レジスタＢ７０８に設定される割り込み要求設定データの一例を示す説明図である。図１３（Ｂ）に示すように、制御レジスタＢ７０８のビット７（ビット名「ＴＩＥ」）には、データの送信時に行う割り込み要求である送信割り込み要求を許可するか否かを示す設定データが設定される。図１３（Ｂ）に示すように、ビット７を「０」に設定することによって、送信割り込み要求を禁止するように設定される。また、ビット７を「１」に設定することによって、送信割り込み要求を許可するように設定される。
制御レジスタＢ７０８のビット６（ビット名「ＴＣＩＥ」）には、データの送信完了時に行う割り込み要求である送信完了割り込み要求を許可するか否かを示す設定データが設定される。図１３（Ｂ）に示すように、ビット６を「０」に設定することによって、送信完了割り込み要求を禁止するように設定される。また、ビット６を「１」に設定することによって、送信完了割り込み要求を許可するように設定される。
制御レジスタＢ７０８のビット５（ビット名「ＲＩＥ」）には、データの受信時に行う割り込み要求である受信割り込み要求を許可するか否かを示す設定データが設定される。図１３（Ｂ）に示すように、ビット５を「０」に設定することによって、受信割り込み要求を禁止するように設定される。また、ビット５を「１」に設定することによって、受信割り込み要求を許可するように設定される。
制御レジスタＢ７０８のビット４（ビット名「ＩＬＩＥ」）には、受信データのアイドルラインを検出したときに行う割り込み要求であるアイドルライン割り込み要求を許可するか否かを示す設定データが設定される。図１３（Ｂ）に示すように、ビット４を「０」に設定することによって、アイドルライン割り込み要求を禁止するように設定される。また、ビット４を「１」に設定することによって、アイドルライン割り込み要求を許可するように設定される。
制御レジスタＢ７０８のビット３（ビット名「ＴＥ」）には、送信回路（シリアル通信回路５０５の送信部）を使用するか否かを示す設定データが設定される。図１３（Ｂ）に示すように、ビット３を「０」に設定することによって、送信回路を使用しないように設定される。また、ビット３を「１」に設定することによって、送信回路を使用するように設定される。なお、この実施の形態では、ビット３を「１」に設定することによって、送信回路を使用する設定が行われる。このような設定は、メイン処理の初期設定（例えばステップＳ１５ａ）において行われる。
制御レジスタＢ７０８のビット２（ビット名「ＲＥ」）には、受信回路を使用するか否かを示す設定データが設定される。図１３（Ｂ）に示すように、ビット２を「０」に設定することによって、受信回路を使用しないように設定される。また、ビット２を「１」に設定することによって、受信回路を使用するように設定される。なお、この実施の形態では、ビット２を「１」に設定することによって、受信回路を使用する設定が行われる。このような設定は、メイン処理の初期設定（例えばステップＳ１５ａ）において行われる。
制御レジスタＢ７０８のビット１（ビット名「ＲＷＵ」）には、受信回路のウエイクアップ機能を使用するか否かを示す設定データが設定される。図１３（Ｂ）に示すように、ビット１を「０」に設定することによって、ウエイクアップ機能を使用しないように設定される。また、ビット１を「１」に設定することによって、ウエイクアップ機能を使用するように設定される。
制御レジスタＢ７０８のビット０（ビット名「ＳＢＫ」）には、所定のブレークコード送信機能を使用するか否かを示す設定データが設定される。図１３（Ｂ）に示すように、ビット１を「０」に設定することによって、ブレークコード送信機能を使用しないように設定される。また、ビット１を「１」に設定することによって、ブレークコード送信機能を使用するように設定される。ビット１を「１」に設定すると、シリアル通信回路５０５は、ブレークコード（例えば、「０」を連続して含む信号）を制御基板（払出制御基板３７や音／ランプ制御基板８０ｂ）が搭載するマイクロコンピュータに送信する。
図１４（Ａ）は、ステータスレジスタＡ７０５の例を示す説明図である。ステータスレジスタＡ７０５は、シリアル通信回路５０５の各種ステータスを確認するためのレジスタである。この実施の形態では、ステータスレジスタＡ７０５の各ビットの値を確認することによって、ＣＰＵ５６は、シリアル通信回路５０５の各種ステータスを確認することができる。図１４（Ａ）に示すように、ステータスレジスタＡ７０５は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、ステータスレジスタＡ７０５は、ビット０〜ビット７が読出のみ可能な状態に構成されている。したがって、ステータスレジスタＡ７０５のビット０〜ビット７に値を書き込む制御を行っても無効とされる。
本実施の形態では、後述するように、送信データレジスタ７１０に送信データが入っていない状態（送信データエンプティ）となったり、送信用シフトレジスタ７１２が格納する送信データの送信を完了すると、割り込み制御回路７１４によって、ステータスレジスタＡ７０５の対応するビットがセットされる。そして、ＣＰＵ５６は、ステータスレジスタＡ７０５にセットされた各ビットの値を読み出す。
図１４（Ｂ）は、ステータスレジスタＡ７０５に格納されるステータス確認データの一例を示す図である。図１４（Ｂ）に示すように、ステータスレジスタＡ７０５のビット７（ビット名「ＴＤＲＥ」）には、送信データレジスタ７１０に送信データが入っていない状態であること（送信データエンプティ）を示す送信データエンプティフラグが格納される。図１４（Ｂ）に示すように、ビット７に「０」が格納されている場合、送信データレジスタ７１０から送信用シフトレジスタ７１２に送信データが未だに転送されておらず、送信データレジスタ７１０に送信データが格納されたままの状態であることを示す。また、ビット７に「０」が格納されている状態では、送信データレジスタにデータが書き込まれない。例えば、ステップＳ５０８、Ｓ５１１ではビット７に「０」が格納されていないことを条件に送信データを設定する。また、ビット７に「１」が格納されている場合、送信データレジスタ７１０から送信用シフトレジスタ７１２に送信データが転送されており、送信データレジスタ７１０に送信データが入っていない状態（送信データエンプティ）であることを示す。
ステータスレジスタＡ７０５のビット６（ビット名「ＴＣ」）には、シリアル通信回路５０５からの送信データの送信を完了した旨を示す送信完了フラグが格納される。図１４（Ｂ）に示すように、ビット６に「０」が格納されている場合、送信用シフトレジスタ７１２が格納する送信データの送信中の状態であり、シリアル通信回路５０５からの送信データの送信が完了していない状態であることを示す。また、ビット６に「１」が格納されている場合、送信用シフトレジスタ７１２が格納する送信データの転送を完了した状態であり、シリアル通信回路５０５からの送信データの送信が完了した状態であることを示す。コマンド格納領域がリングバッファ形式の場合には、ビット６に「１」が格納された状態となれば、コマンドの読出ポインタを更新する。
なお、送信データの送信を完了した状態となり、遊技制御用マイクロコンピュータ５６０は、送信先のマイクロコンピュータからの受信確認信号の待ち状態となる。この実施の形態では、後述する送信時割込の設定が行われると、シリアル通信回路５０５は、送信データの送信完了を検出すると、ステータスレジスタＡ７０５のビット６を「１」にするとともに、受信確認信号の待ち状態になったものとしてＣＰＵ５６に割り込み要求（送信時割り込み要求という）を行う。
ステータスレジスタＡ７０５のビット５（ビット名「ＲＤＲＦ」）には、受信データレジスタ７１１に受信データが格納された状態であること（受信データフル）を示す受信データフルフラグが格納される。図１４（Ｂ）に示すように、ビット５に「０」が格納されている場合、受信データレジスタ７１１に受信データが入っていない状態であることを示す。また、ビット５に「１」が格納されている場合、受信用シフトレジスタ７１３の値が受信データレジスタ７１１に転送され、受信データレジスタ７１１に受信データが格納されている状態であること（受信データフル）を示す。払出制御用マイクロコンピュータ３７０からのコマンドを受信したかどうかは、ビット５に「１」が格納された状態となっているかどうかによって確認される。例えば、ステップＳ５０１ではビット７に「０」が格納されていないことを条件に受信ＡＣＫ信号を受信していると判定する。
なお、受信データレジスタ７１１に受信データが格納された状態となると、ＣＰＵ５６は、受信データを受信データレジスタ７１１から読み込んで受信処理を行える状態となる。この実施の形態では、受信時割込の設定が行われると、シリアル通信回路５０５は、受信データフルを検出すると、ステータスレジスタＡ７０５のビット５を「１」にするとともに、受信処理が可能になったものとしてＣＰＵ５６に割り込み要求（受信時割り込み要求という）を行う。
ステータスレジスタＡ７０５のビット４（ビット名「ＩＤＬＥ」）には、受信回路がアイドルラインを検出したことを示すアイドルライン検出フラグが格納される。図１４（Ｂ）に示すように、ビット４に「０」が格納されている場合、シリアル通信回路５０５の受信部がアイドルラインを検出していない状態であることを示す。また、ビット４に「１」が格納されている場合、シリアル通信回路５０５の受信部がアイドルラインを検出した状態であることを示す。
ステータスレジスタＡ７０５のビット３（ビット名「ＯＲ」）には、ＣＰＵ５６が受信データレジスタ７１１が格納する受信データを読み込む前に、受信用シフトレジスタ７１３が次のデータを受信してしまったこと（オーバーラン）を示すオーバーランフラグが格納される。図１４（Ｂ）に示すように、ビット３に「０」が格納されている場合、受信回路がオーバーランを検出していない状態であることを示す。また、ビット３に「１」が格納されている場合、受信回路がオーバーランを検出した状態であることを示す。
なお、オーバーランが発生すると、受信データレジスタ７１１内の受信データが読み込まれる前に受信用シフトレジスタ７１３に次の受信データが格納されてしまうので、受信データが上書きされてしまいＣＰＵ５６が受信データを正しく読み込めなくなってしまう。そのため、各制御基板が搭載するマイクロコンピュータと正しく通信を行えなくなり、ＣＰＵ５６が誤動作をする原因となる。この実施の形態では、シリアル通信回路５０５は、オーバーランを検出すると、ステータスレジスタＡ７０５のビット３を「１」にするとともに、通信時にエラーが発生したものとしてＣＰＵ５６に割り込み要求を行う。
ステータスレジスタＡ７０５のビット２（ビット名「ＮＦ」）には、受信データにノイズを検出したことを示すノイズエラーフラグが格納される。図１４（Ｂ）に示すように、ビット２に「０」が格納されている場合、受信回路が受信データにノイズを検出していない状態であることを示す。また、ビット２に「１」が格納されている場合、受信回路が受信データにノイズを検出した状態であることを示す。
例えば、シリアル通信回路５０５は、受信データの各ビットを検出する際に、ボーレート生成回路７０３が生成したボーレートを用いて、所定ビット長の「１」または「０」を検出する。この場合、検出した「１」または「０」の長さが所定ビット長に満たない場合、シリアル通信回路５０５は、受信データにノイズが発生したものとしてノイズエラーを検出する。ノイズエラーが発生すると、ノイズによって正しい受信データを受信できない可能性が高く、ＣＰＵ５６が誤動作をする原因となる。この実施の形態では、シリアル通信回路５０５は、ノイズエラーを検出すると、ステータスレジスタＡ７０５のビット２を「１」にするとともに、通信時にエラーが発生したものとしてＣＰＵ５６に割り込み要求を行う。
ステータスレジスタＡ７０５のビット１（ビット名「ＦＥ」）には、受信データのストップビットの位置が「０」（本来、ストップビットは「１」）であることを検出したこと（フレーミングエラー）を示すフレーミングエラーフラグが格納される。図１４（Ｂ）に示すように、ビット１に「０」が格納されている場合、受信回路が受信データにフレーミングエラーを検出していない状態であることを示す。また、ビット１に「１」が格納されている場合、受信回路がフレーミングエラーを検出した状態であることを示す。
フレーミングエラーが発生すると、受信データのストップビットを正しく受信できなかった状態であるので、正しい受信データを受信できない可能性が高く、ＣＰＵ５６が誤動作をする原因となる。この実施の形態では、シリアル通信回路５０５は、フレーミングエラーを検出すると、ステータスレジスタＡ７０５のビット１を「１」にするとともに、通信時にエラーが発生したものとしてＣＰＵ５６に割り込み要求を行う。
ステータスレジスタＡ７０５のビット０（ビット名「ＰＦ」）には、受信データから求めたパリティの値と、受信データに含まれるパリティの値とが一致しなかったこと（パリティエラー）を示すパリティエラーフラグが格納される。図１４（Ｂ）に示すように、ビット０に「０」が格納されている場合、受信回路が受信データにパリティエラーを検出していない状態であることを示す。また、ビット０に「１」が格納されている場合、受信回路がパリティエラーを検出した状態であることを示す。
パリティエラーが発生すると、受信データの各データビットまたはパリティビットを正しく受信できなかった状態であるので、正しい受信データを受信できない可能性が高く、ＣＰＵ５６が誤動作をする原因となる。この実施の形態では、シリアル通信回路５０５は、パリティエラーを検出すると、ステータスレジスタＡ７０５のビット０を「１」にするとともに、通信時にエラーが発生したものとしてＣＰＵ５６に割り込み要求を行う。
図１５（Ａ）は、ステータスレジスタＢ７０６の例を示す説明図である。ステータスレジスタＢ７０６は、シリアル通信回路５０５の受信状態（受信ステータス）を確認するためのレジスタである。この実施の形態では、ステータスレジスタＢ７０６のビットの値を確認することによって、ＣＰＵ５６は、シリアル通信回路５０５の受信ステータスを確認することができる。図１５（Ｂ）に示すように、ステータスレジスタＢ７０６は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、ステータスレジスタＢ７０６は、ビット０が読出のみ可能な状態に構成されている。したがって、ステータスレジスタＡ７０５のビット０に値を書き込む制御を行っても無効とされる。また、ステータスレジスタＢ７０６は、ビット１〜ビット７が書込および読出ともに不可能な状態に構成されている。したがって、ステータスレジスタＡ７０５のビット１〜ビット７に値を書き込む制御を行っても無効とされ、ビット１〜ビット７から読み出す値は全て「０（＝００００ｂ）」である。
図１５（Ｂ）は、ステータスレジスタＢ７０６に格納されるステータス確認データの一例を示す図である。図１５（Ｂ）に示すように、ステータスレジスタＢ７０６のビット０（ビット名「ＲＡＦ」）には、受信回路が受信データを受信中であること（受信アクティブ）を示す受信アクティブフラグが格納される。図１５（Ｂ）に示すように、ビット０に「０」が格納されている場合、受信回路が受信データを受信中でないことを示す。また、ビット０に「１」が格納されている場合、受信回路が受信データを受信中であることを示す。また、ビット０に「１」が格納されている場合にも、コマンドデータの書き込みを行わない、もしくはコマンドデータを書き込めなくなっている。なお、シリアル通信回路５０５は、スタートビットを検出すると、受信データの受信が開始されたものとして、ステータスレジスタＢ７０６のビット０を「１」にする。
図１６（Ａ）は、制御レジスタＣ７０９の例を示す説明図である。制御レジスタＣ７０９は、シリアル通信回路５０５の通信エラー時の割り込み要求を許可するか否かを設定するレジスタである。この実施の形態では、制御レジスタＣ７０９の各ビットの値が設定されることによって、シリアル通信回路５０５からの通信時の割り込み要求を許可するか禁止するかが設定される。制御レジスタＣ７０９には、通信エラー時の各種割り込み要求を許可するか否かを示すエラー割り込み要求設定データが主として設定される。なお、制御レジスタＣ７０９には、エラー割り込み要求設定データ以外に、データ長を９ビットに設定した場合の９ビット目のデータが格納される。シリアル通信回路５０５の各種設も設定される。図１６（Ａ）に示すように、制御レジスタＣ７０９は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、制御レジスタＣ７０９は、ビット０〜ビット３およびビット６，７が書込および読出ともに可能な状態に構成されている。また、制御レジスタＣ７０９は、ビット４，５が書込および読出ともに不可能な状態に構成されている。したがって、制御レジスタＣ７０９のビット４，５に値を書き込む制御を行っても無効とされ、ビット４，５から読み出す値は全て「０（＝００００ｂ）」である。
図１６（Ｂ）は、制御レジスタＣ７０９に設定されるエラー割り込み要求設定データの一例を示す説明図である。図１６（Ｂ）に示すように、制御レジスタＣ７０９のビット７（ビット名「Ｒ８」）には、データ長を９ビットに設定した場合の受信データの９ビット目のデータが格納される。また、制御レジスタＣ７０９のビット６（ビット名「Ｔ８」）には、データ長を９ビットに設定した場合の送信データの９ビット目のデータが格納される。
制御レジスタＣ７０９のビット３（ビット名「ＯＲＩＥ」）には、オーバーランを検出した場合に行う割り込み要求であるオーバーランフラグ割り込み要求を許可するか否かを示す設定データが設定される。図１６（Ｂ）に示すように、ビット３を「０」に設定することによって、オーバーランフラグ割り込み要求を禁止するように設定される。また、ビット３を「１」に設定することによって、オーバーランフラグ割り込み要求を許可するように設定される。
制御レジスタＣ７０９のビット２（ビット名「ＮＥＩＥ」）には、ノイズエラーを検出した場合に行う割り込み要求であるノイズエラーフラグ割り込み要求を許可するか否かを示す設定データが設定される。図１６（Ｂ）に示すように、ビット２を「０」に設定することによって、ノイズエラーフラグ割り込み要求を禁止するように設定される。また、ビット２を「１」に設定することによって、ノイズエラーフラグ割り込み要求を許可するように設定される。
制御レジスタＣ７０９のビット１（ビット名「ＦＥＩＥ」）には、フレーミングエラーを検出した場合に行う割り込み要求であるフレーミングエラーフラグ割り込み要求を許可するか否かを示す設定データが設定される。図１６（Ｂ）に示すように、ビット１を「０」に設定することによって、フレーミングエラーフラグ割り込み要求を禁止するように設定される。また、ビット１を「１」に設定することによって、フレーミングエラーフラグ割り込み要求を許可するように設定される。
制御レジスタＣ７０９のビット０（ビット名「ＰＥＩＥ」）には、パリティエラーを検出した場合に行う割り込み要求であるパリティエラーフラグ割り込み要求を許可するか否かを示す設定データが設定される。図１６（Ｂ）に示すように、ビット０を「０」に設定することによって、パリティエラーフラグ割り込み要求を禁止するように設定される。また、ビット０を「１」に設定することによって、パリティエラーフラグ割り込み要求を許可するように設定される。
図１７は、シリアル通信回路５０５が備えるデータレジスタの例を示す説明図である。データレジスタ７０１は、シリアル通信回路５０５が送受信するデータを格納するレジスタである。図１７に示すように、データレジスタは、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、データレジスタ７０１は、ビット０〜ビット７が書込および読出ともに可能な状態に構成されている。
この実施の形態では、シリアル通信回路５０５が送信データを送信する場合、データレジスタは、送信データレジスタ７１０として用いられる。なお、データ長を９ビットに設定した場合、データレジスタおよび制御レジスタＣ７０９のビット６が送信データレジスタ７１０として用いられる。この場合、データレジスタのビット０〜ビット７が送信データレジスタ７１０のビット０〜ビット７として用いられ、制御レジスタＣ７０９のビット６が送信データレジスタ７１０のビット８として用いられる。
また、シリアル通信回路５０５が受信データを受信する場合、データレジスタは、受信データレジスタ７１１として用いられる。なお、データ長を９ビットに設定した場合、データレジスタおよび制御レジスタＣ７０９のビット７が受信データレジスタ７１１として用いられる。この場合、データレジスタのビット０〜ビット７が受信データレジスタ７１１のビット０〜ビット７として用いられ、制御レジスタＣ７０９のビット７が受信データレジスタ７１１のビット８として用いられる。
割り込み制御回路７１４は、ＣＰＵ５６に各種割り込み要求を行う。この実施の形態では、割り込み制御回路７１４は、制御レジスタＢ７０８のビット６（ＴＣＩＥ）が「１」に設定されている場合、送信データレジスタ７１０に送信データの送信を完了した状態となると、ＣＰＵ５６に割り込み信号を出力するとともに、ステータスレジスタＡ７０５のビット６（ＴＣ）に「１」を設定することによって割り込み要求を行う。なお、ステータスレジスタＡ７０５のビットの設定値により割込要因を識別可能とするのでなく、割り込み制御回路７１４は、割込要因毎に異なる割り込み信号をＣＰＵ５６に出力するようにしてもよい。
また、割り込み制御回路７１４は、制御レジスタＢ７０８のビット５（ＲＩＥ）が「１」に設定されている場合、受信データレジスタ７１１に受信データが格納されている状態になると（受信データフルを検出すると）、ＣＰＵ５６に割り込み信号を出力するとともに、ステータスレジスタＡ７０５のビット５（ＲＤＲＦ）に「１」を設定することによって割り込み要求を行う。
また、割り込み制御回路７１４は、制御レジスタＣ７０９のビット０〜３のいずれかが「１」に設定されている場合、各種通信エラーが発生すると、ＣＰＵ５６に割り込み信号を出力するとともに、通信エラーの種類に応じて、ステータスレジスタＡ７０５のビット０〜ビット３に「１」を設定することによって割り込み要求を行う。例えば、制御レジスタＣ７０９のビット３（ＯＲＩＥ）が「１」に設定されている場合、オーバーランを検出して割り込み要求を行うときに、ステータスレジスタＡ７０５のビット３（ＯＲ）に「１」を設定する。また、例えば、制御レジスタＣ７０９のビット２（ＮＥＩＥ）が「１」に設定されている場合、ノイズエラーを検出して割り込み要求を行うときに、ステータスレジスタＡ７０５のビット２（ＮＦ）に「１」を設定する。また、例えば、制御レジスタＣ７０９のビット１（ＦＥＩＥ）が「１」に設定されている場合、フレーミングエラーを検出して割り込み要求を行うときに、ステータスレジスタＡ７０５のビット１（ＦＥ）に「１」を設定する。また、例えば、制御レジスタＣ７０９のビット０（ＰＥＩＥ）が「１」に設定されている場合、パリティエラーを検出して割り込み要求を行うときに、ステータスレジスタＡ７０５のビット０（ＰＦ）に「１」を設定する。なお、複数の通信エラーを検出した場合、割り込み制御回路７１４は、複数の通信エラーにもとづいて割り込み要求を行うとともに、ステータスレジスタＡ７０５の該当するビットをそれぞれ「１」に設定する。
送信フォーマット／パリティ生成回路７１５は、送信データのデータフォーマットを生成する。この実施の形態では、送信フォーマット／パリティ生成回路７１５は、送信データレジスタ７１０に格納される送信データにスタートビットおよびストップビットを付加してデータフォーマットを生成し、送信用シフトレジスタ７１２に転送する。また、制御レジスタＡ７０７のビット１（ＰＥ）に「１」が設定され、パリティ機能を使用する旨が設定されている場合、送信フォーマット／パリティ生成回路７１５は、送信データにパリティビットを付加してデータフォーマットを生成する。
受信フォーマット／パリティチェック回路７１６は、受信データのデータフォーマットを検出する。この実施の形態では、受信フォーマット／パリティチェック回路７１６は、受信用シフトレジスタ７１３に格納される受信データからスタートビットおよびストップビットを検出し、受信データに含まれるデータ部分を検出して受信データレジスタ７１１に転送する。また、制御レジスタＡ７０７のビット１（ＰＥ）に「１」が設定され、パリティ機能を使用する旨が設定されている場合、受信フォーマット／パリティチェック回路７１６は、受信データのパリティを求め、受信データに含まれるパリティと一致するか否かを検出する。また、求めた値が受信データに含まれるパリティと一致しない場合、受信フォーマット／パリティチェック回路７１６は、パリティエラーを検出する。なお、後述するシリアル通信回路設定処理において通信エラー時割り込み要求を許可する旨が設定されてる場合、割り込み制御回路７１４は、パリティエラーを検出すると、通信エラーの発生を割込原因としてＣＰＵ５６に割り込み要求を行う。
大当り判定用テーブルメモリ５７１は、ＣＰＵ５６が特別図柄表示装置８の表示結果を大当り図柄とするか否かを判定するために用いる複数の大当り判定テーブルを記憶する。具体的には、大当り判定用テーブルメモリ５７１は、図１８（Ａ）に示すように、確変状態以外の遊技状態（通常状態という）において用いられる通常時大当り判定テーブル５７１ａを記憶する。また、大当り判定用テーブルメモリ５７１は、図１８（Ｂ）に示すように、確変状態において用いられる確変時大当り判定テーブル５７１ｂを格納する。なお、図１８に示す判定テーブルを用いて大当り判定を行う場合、乱数最大値設定レジスタ５３５に設定された乱数最大値によって大当りと判定する確率が大きく変化することになる。この場合、例えば、設定される乱数最大値が小さすぎると、通常時大当り判定テーブル５７１ａを用いた場合と、確変時大当り判定テーブル５７１ｂを用いた場合とで、大当りと判定する確率の差が小さくなってしまい、遊技者の遊技に対する興味を減退させてしまうことになる。そのため、乱数回路５０３および乱数最大値に対応づけて、複数の判定テーブル（複数の通常時大当り判定用テーブル５７１ａおよび複数の確変時大当り判定用テーブル５７１ｂ）を大当り判定用テーブルメモリ５７１に記憶してもよい。そして、ＣＰＵ５６は、大当り判定用テーブルメモリ５７１が記憶する判定テーブルのうち、使用する乱数回路５０３および乱数最大値に対応する判定テーブル５７１ａ，５７１ｂを用いて、表示結果決定プログラム５５２に従って、特別図柄表示装置８の表示結果を大当り図柄とするか否かを判定するようにしてもよい。そのようにすることによって、使用する乱数回路５０３の種類や乱数最大値が異なっても、大当りと判定する確率がある程度同じになるように制御することができる。
図１９および図２０は、遊技制御手段における出力ポートの割り当ての例を示す説明図である。図１９に示すように、出力ポート０は払出制御基板３７に送信される払出制御信号（本例では、接続確認信号）の出力ポートである。また、出力ポート１は音／ランプ制御基板８０ｂに送信される演出制御信号（演出制御コマンド）の出力ポートである。なお、図１９および図２０に示された「論理」（例えば１がオン状態）と逆の論理（例えば０がオン状態）を用いてもよいが、特に、接続確認信号については、主基板３１と払出制御基板３７との間の信号線において断線が生じた場合やケーブル外れの場合（ケーブル未接続を含む）等に、払出制御用マイクロコンピュータ３７０では必ずオフ状態と検知されるように「論理」が定められる。具体的には、一般に、断線やケーブル外れが生ずると信号の受信側ではハイレベルが検知されるので、主基板３１と払出制御基板３７との間の信号線でのハイレベルが、遊技制御手段における出力ポートにおいてオフ状態になるように「論理」が定められる。従って、必要であれば、主基板３１において出力ポートの外側に、信号を論理反転させる出力バッファ回路が設置される。
大入賞口を開閉する可変入賞球装置２０を開閉するためのソレノイド（大入賞口扉ソレノイド）２１、大入賞口内の経路を切り換えるためのソレノイド（大入賞口内誘導板ソレノイド）２１Ａおよび可変入賞球装置１５を開閉するためのソレノイド（普通電動役物ソレノイド）１６に対する駆動信号は、出力ポート２から出力される。
そして、出力ポート３から、情報出力回路６４を介して情報端子板３４やターミナル基板１６０に至る各種情報出力用信号すなわち制御に関わる情報の出力データが出力される。
図２１は、遊技制御手段における入力ポートのビット割り当ての例を示す説明図である。図２１に示すように、入力ポート０のビット１〜７には、それぞれ、カウントスイッチ２３、ゲートスイッチ３２ａ、入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａ、始動口スイッチ１４ａの検出信号が入力される。また、入力ポート１のビット０，１には、それぞれ、電源基板９１０からの電源断信号およびクリアスイッチ９２１の検出信号が入力される。また、入力ポート１のビット２には、払出制御用マイクロコンピュータ３７０を経由して、払出個数カウントスイッチ３０１の検出信号が入力される。なお、払出個数カウントスイッチ３０１の検出信号を入力させる代わりに払い出された賞球が１０個に達したときに払出制御用マイクロコンピュータ３７０から出力される信号を入力するようにしてもよい。また、払出個数カウントスイッチ３０１からの信号を遊技制御手段に入力させないようにしてもよい。
次に遊技機の動作について説明する。図２２および図２３は、遊技機に対して電力供給が開始され遊技制御用マイクロコンピュータ５６０へのリセット信号がハイレベルになったことに応じて遊技制御用マイクロコンピュータ５６０のＣＰＵ５６が実行するメイン処理を示すフローチャートである。リセット信号が入力されるリセット端子の入力レベルがハイレベルになると、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、プログラムの内容が正当か否かを確認するための処理であるセキュリティチェック処理を実行した後、ステップＳ１以降のメイン処理を開始する。メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う。
初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１）。次に、マスク可能割込の割込モードを設定し（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。なお、ステップＳ２では、遊技制御用マイクロコンピュータ５６０の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すモードに設定する。また、マスク可能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。
次いで、内蔵デバイスレジスタの設定（初期化）を行う（ステップＳ４）。ステップＳ４の処理によって、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の設定（初期化）がなされる。
この実施の形態で用いられる遊技制御用マイクロコンピュータ５６０は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）５０４も内蔵している。
次に、入力ポート１のビット０の状態によって電源断信号がオフ状態になっているか否か確認する（ステップＳ５）。遊技機に対する電力供給が開始されたときに、＋５Ｖ電源などの各種電源の出力電圧は徐々に規定値に達するのであるが、ステップＳ５の処理によって、すなわち、電源断信号が出力されていない（ハイレベルになっている）ことを確認することによりＣＰＵ５６は電源電圧が安定したことを確認することができる。
電源断信号がオン状態である場合には、ＣＰＵ５６は、所定期間（例えば、０．１秒）の遅延時間の後に（ステップＳ８０）、再度、電源断信号がオフ状態になっているか否か確認する。電源断信号がオフ状態になっている場合には、ＲＡＭ５５をアクセス可能状態に設定し（ステップＳ６）、クリア信号のチェック処理に移行する。
なお、遊技の進行を制御する遊技装置制御処理（遊技制御処理）の開始タイミングをソフトウェアで遅らせるためのソフトウェア遅延処理を実行するようにしてもよい。そのようなソフトウェア遅延処理によって、ソフトウェア遅延処理を実行しない場合に比べて、遊技制御処理の開始タイミングを遅延させることができる。遅延処理を実行したときには、他の制御基板（例えば、払出制御基板３７）に対して、遊技制御基板（主基板３１）が送信するコマンドを他の制御基板のマイクロコンピュータが受信できないという状況が発生することを防止できる。
次いで、ＣＰＵ５６は、クリアスイッチがオンされているか否か確認する（ステップＳ７）。なお、ＣＰＵ５６は、入力ポート０を介して１回だけクリア信号の状態を確認するようにしてもよいが、複数回クリア信号の状態を確認するようにしてもよい。例えば、クリア信号の状態がオフ状態であることを確認したら、所定時間（例えば、０．１秒）の遅延時間をおいた後、クリア信号の状態を再確認する。そのときにクリア信号の状態がオン状態であることを確認したら、クリア信号がオン状態になっていると判定する。また、このときにクリア信号の状態がオフ状態であることを確認したら、所定時間の遅延時間をおいた後、再度、クリア信号の状態を再確認するようにしてもよい。ここで、再確認の回数は、１回または２回に限られず、３回以上であってもよい。また、２回チェックして、チェック結果が一致していなかったときにもう一度確認するようにしてもよい。
ステップＳ７でクリアスイッチがオンでない場合には、遊技機への電力供給が停止したときにバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の電力供給停止時処理）が行われたか否か確認する（ステップＳ８）。この実施の形態では、電力供給の停止が生じた場合には、バックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような電力供給停止時処理が行われていたことを確認した場合には、ＣＰＵ５６は、電力供給停止時処理が行われた、すなわち電力供給停止時の制御状態が保存されていると判定する。電力供給停止時処理が行われていないことを確認した場合には、ＣＰＵ５６は初期化処理を実行する。
電力供給停止時処理が行われていたか否かは、電力供給停止時処理においてバックアップＲＡＭ領域に保存されるバックアップ監視タイマの値が、電力供給停止時処理を実行したことに応じた値（例えば２）になっているか否かによって確認される。なお、そのような確認の仕方は一例であって、例えば、電力供給停止時処理においてバックアップフラグ領域に電力供給停止時処理を実行したことを示すフラグをセットし、ステップＳ８において、そのフラグがセットされていることを確認したら電力供給停止時処理が行われたと判定してもよい。
電力供給停止時の制御状態が保存されていると判定したら、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ９）。この実施の形態では、クリアデータ（００）をチェックサムデータエリアにセットし、チェックサム算出開始アドレスをポインタにセットする。また、チェックサムの対象になるデータ数に対応するチェックサム算出回数をセットする。そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する。演算結果をチェックサムデータエリアにストアするとともに、ポインタの値を１増やし、チェックサム算出回数の値を１減算する。以上の処理が、チェックサム算出回数の値が０になるまで繰り返される。チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転し、反転後のデータをチェックサムにする。
電力供給停止時処理において、上記の処理と同様の処理によってチェックサムが算出され、チェックサムはバックアップＲＡＭ領域に保存されている。ステップＳ９では、算出したチェックサムと保存されているチェックサムとを比較する。不測の停電等の電力供給停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されているはずであるから、チェック結果（比較結果）は正常（一致）になる。チェック結果が正常でないということは、バックアップＲＡＭ領域のデータが、電力供給停止時のデータとは異なっている可能性があることを意味する。そのような場合には、内部状態を電力供給停止時の状態に戻すことができないので、電力供給の停止からの復旧時でない電源投入時に実行される初期化処理（ステップＳ１０〜Ｓ１４の処理）を実行する。
チェック結果が正常であれば、ＣＰＵ５６は、遊技制御手段の内部状態と演出制御手段等の電気部品制御手段の制御状態を電力供給停止時の状態に戻すための遊技状態復旧処理を行う。具体的には、ＲＯＭ５４に格納されているバックアップ時設定テーブルの先頭アドレスをポインタに設定し（ステップＳ９１）、バックアップ時設定テーブルの内容を順次作業領域（ＲＡＭ５５内の領域）に設定する（ステップＳ９２）。作業領域はバックアップ電源によって電源バックアップされている。バックアップ時設定テーブルには、作業領域のうち初期化してもよい領域についての初期化データが設定されている。ステップＳ９１およびＳ９２の処理によって、作業領域のうち初期化してはならない部分については、保存されていた内容がそのまま残る。初期化してはならない部分とは、例えば、電力供給停止前の遊技状態を示すデータ（特別図柄プロセスフラグなど）、出力ポートの出力状態が保存されている領域（出力ポートバッファ）、未払出賞球数を示すデータが設定されている部分などである。
また、ＣＰＵ５６は、ＲＯＭ５４に格納されているバックアップ時コマンド送信テーブルの先頭アドレスをポインタに設定し（ステップＳ９３）、ステップＳ１５に移行する。なお、ステップＳ９３で設定された後、後述するステップＳ１５ａのシリアル通信回路設定処理が行われてからバックアップコマンドが送信されることになる。
初期化処理では、ＣＰＵ５６は、まず、ＲＡＭクリア処理を行う（ステップＳ１０）。なお、ＲＡＭ５５の全領域を初期化せず、所定のデータをそのままにしてもよい。また、ＲＯＭ５４に格納されている初期化時設定テーブルの先頭アドレスをポインタに設定し（ステップＳ１１）、初期化時設定テーブルの内容を順次業領域に設定する（ステップＳ１２）。
ステップＳ１１およびＳ１２の処理によって、例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄バッファ、総賞球数格納バッファ、特別図柄プロセスフラグ、賞球中フラグ、球切れフラグなど制御状態に応じて選択的に処理を行うためのフラグに初期値が設定される。また、出力ポートバッファにおける接続確認信号を出力する出力ポートに対応するビットがセット（接続確認信号のオン状態に対応）される。なお、出力ポートバッファにおける接続確認信号を出力する出力ポートに対応するビットがセットされると、ステップＳ３１の出力処理によって接続確認信号を出力する出力ポート０に対応するビットが出力される。接続確認信号を出力する出力ポートに対応するビットがセット（接続確認信号のオン状態に対応）されるタイミングで実際に出力を開始するものでもよい。
また、ＣＰＵ５６は、ＲＯＭ５４に格納されている初期化時コマンド送信テーブルの先頭アドレスをポインタに設定し（ステップＳ１３）、その内容に従ってサブ基板を初期化するための初期化コマンドをサブ基板に送信する処理を実行する（ステップＳ１４）。初期化コマンドとして、可変表示装置９に表示される初期図柄を示すコマンドや払出制御基板３７への初期化コマンド等を使用することができる。なお、ステップＳ１３で設定された後、後述するステップＳ１５ａのシリアル通信回路設定処理が行われてから初期化コマンドが送信されることになる。
また、ＣＰＵ５６は、各乱数回路５０３ａ，５０３ｂを初期設定する乱数回路設定処理を実行する（ステップＳ１５）。この場合、ＣＰＵ５６は、乱数回路設定プログラム５５１に従って処理を実行することによって、各乱数回路５０３ａ，５０３ｂにランダムＲの値を更新させるための設定を行う。
また、ＣＰＵ５６は、シリアル通信回路５０５を初期設定するシリアル通信回路設定処理を実行する（ステップＳ１５ａ）。この場合、ＣＰＵ５６は、シリアル通信回路設定プログラムに従ってＲＯＭ５４の所定領域に格納されているデータをシリアル通信回路５０５に設定することによって、シリアル通信回路５０５に払出制御用マイクロコンピュータとシリアル通信させるための設定を行う。
シリアル通信回路５０５を初期設定すると、ＣＰＵ５６は、シリアル通信回路５０５の割り込み要求に応じて実行する割込処理の優先順位を初期設定する（ステップＳ１５ｂ）。この場合、ＣＰＵ５６は、割込優先順位設定プログラム５５７に従って処理を実行することによって、割込処理の優先順位を初期設定する。
例えば、ＣＰＵ５６は、各割込処理のデフォルトの優先順位を含む所定の割込処理優先順位テーブルに従って、各割込処理の優先順位を初期設定する。この実施の形態では、ＣＰＵ５６は、割込処理優先順位テーブルに従って、シリアル通信回路５０５において通信エラーが発生したことを割込原因とする割込処理を優先して実行するように初期設定する。この場合、例えば、ＣＰＵ５６は、通信エラーが発生したことを割込原因とする割込処理を優先して実行する旨を示す通信エラー時割込優先実行フラグをセットする。
なお、この実施の形態では、タイマ割込とシリアル通信回路５０５からの割り込み要求とが同時に発生した場合、ＣＰＵ５６は、タイマ割込による割込処理を優先して行う。
また、ユーザによって各割込処理のデフォルトの優先順位を変更することもできる。例えば、遊技制御用マイクロコンピュータ５６０は、ユーザ（例えば、遊技機の製作者）によって設定された割込処理を指定する指定情報を、あらかじめＲＯＭ５４の所定の記憶領域に記憶している。そして、ＣＰＵ５６は、ＲＯＭ５４の所定の記憶領域に記憶された指定情報に従って、割込処理の優先順位を設定する。
そして、ＣＰＵ５６は、所定時間（例えば２ｍｓ）ごとに定期的にタイマ割込がかかるように遊技制御用マイクロコンピュータ５６０に内蔵されているＣＴＣのレジスタの設定を行なうタイマ割込設定処理を実行する（ステップＳ１６）。すなわち、初期値として例えば２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。この実施の形態では、２ｍｓごとに定期的にタイマ割込がかかるとする。
タイマ割込の設定が完了すると、ＣＰＵ５６は、まず、割込禁止状態にして（ステップＳ１７）、初期値用乱数更新処理（ステップＳ１８ａ）と表示用乱数更新処理（ステップＳ１８ｂ）を実行して、再び割込許可状態にする（ステップＳ１９）。すなわち、ＣＰＵ５６は、初期値用乱数更新処理および表示用乱数更新処理が実行されるときには割込禁止状態にして、初期値用乱数更新処理および表示用乱数更新処理の実行が終了すると割込許可状態にする。
なお、初期値用乱数更新処理とは、初期値用乱数を発生するためのカウンタのカウント値を更新する処理である。初期値用乱数とは、大当りの種類を決定するための判定用乱数（例えば、大当りを発生させる特別図柄を決定するための大当り図柄決定用乱数や、遊技状態を確変状態に移行させるかを決定するための確変決定用乱数、普通図柄にもとづく当りを発生させるか否かを決定するための普通図柄当たり判定用乱数）を発生するためのカウンタ（判定用乱数発生カウンタ）等のカウント値の初期値を決定するための乱数である。後述する遊技制御処理（遊技制御用マイクロコンピュータが、遊技機に設けられている可変表示装置９、可変入賞球装置１５、球払出装置９７等の遊技用の装置を、自身で制御する処理、または他のマイクロコンピュータに制御させるために指令信号を送信する処理、遊技装置制御処理ともいう）において、判定用乱数発生カウンタのカウント値が１周すると、そのカウンタに初期値が設定される。
また、表示用乱数とは、特別図柄表示器８の表示を決定するための乱数である。この実施の形態では、表示用乱数として、特別図柄の変動パターンを決定するための変動パターン決定用乱数や、大当りを発生させない場合にリーチとするか否かを決定するためのリーチ判定用乱数が用いられる。また、表示用乱数更新処理とは、表示用乱数を発生するためのカウンタのカウント値を更新する処理である。
また、表示用乱数更新処理が実行されるときに割込禁止状態にされるのは、表示用乱数更新処理および初期値用乱数更新処理が後述するタイマ割込処理でも実行される（すなわち、タイマ割込処理のステップＳ２４Ａ，Ｓ２４Ｂでも同じ処理が実行される）ことから、タイマ割込処理における処理と競合してしまうのを避けるためである。すなわち、ステップＳ１８ａ，Ｓ１８ｂの処理中にタイマ割込が発生してタイマ割込処理中で初期値用乱数や表示用乱数を発生するためのカウンタのカウント値を更新してしまったのでは、カウント値の連続性が損なわれる場合がある。しかし、ステップＳ１８ａ，Ｓ１８ｂの処理中では割込禁止状態にしておけば、そのような不都合が生ずることはない。
ステップＳ１９で割込許可状態に設定されると、次にステップＳ１７の処理が実行されて割込禁止状態とされるまで、タイマ割込またはシリアル通信回路５０５からの割り込み要求を許可する状態となる。そして、割込許可状態に設定されている間に、タイマ割込が発生すると、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、後述するタイマ割込処理を実行する。また、割込許可状態に設定されている間に、シリアル通信回路５０５から割り込み要求が発生すると、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、後述する各割込処理（通信エラー割込処理や、受信時割込処理、送信完了割込処理）を実行する。また、本実施の形態では、ステップＳ１７からステップＳ１９までのループ処理の前にステップＳ１５ｂを実行することによって、タイマ割込または割り込み要求を許可する状態に設定される前に、割込処理の優先順位を設定または変更する処理が行われる。
次に、タイマ割込処理について説明する。図２４は、タイマ割込処理を示すフローチャートである。メイン処理の実行中に、具体的には、ステップＳ１７〜Ｓ１９のループ処理の実行中における割込許可になっている期間において、タイマ割込が発生すると、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、タイマ割込の発生に応じて起動されるタイマ割込処理を実行する。タイマ割込処理において、ＣＰＵ５６は、まず、電源断信号が出力されたか否か（オン状態になったか否か）を検出する電源断処理（電源断検出処理）を実行する（ステップＳ１８ａ）。そして、ＣＰＵ５６は、スイッチ回路５８を介して、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、カウントスイッチ２３および入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等のスイッチの検出信号を入力し、各スイッチの入力を検出する（スイッチ処理：ステップＳ２０）。具体的には、各スイッチの検出信号を入力する入力ポートの状態がオン状態であれば、各スイッチに対応して設けられているスイッチタイマの値を＋１する。また、ＣＰＵ５６は、ステップＳ２０の検出結果にもとづいて、各スイッチの入力状態を判定する入力判定処理を実行する（ステップＳ２１）。
次に、ＣＰＵ５６は、シリアル通信回路で受信した受信ＡＣＫ信号が所定のエラーの発生を示す信号であるとき（受信した受信ＡＣＫ信号で所定のエラーの発生が特定されるとき）に、受信ＡＣＫ信号で特定される所定のエラーのデータを演出制御用マイクロコンピュータ１００に送信する入力データ確認処理を実行する（ステップＳ２２）。
また、ＣＰＵ５６は、ステップＳ２１の検出結果にもとづいて、各スイッチの入力状態を判定する入力判定処理を実行する（ステップＳ２３）。
次に、ＣＰＵ５６は、表示用乱数を生成するためのカウンタのカウント値を更新する処理を行う（表示用乱数更新処理：ステップＳ２４Ａ）。また、ＣＰＵ５６は、初期値用乱数を発生するためのカウンタのカウント値を更新する処理を行う（初期値用乱数更新処理：ステップＳ２４Ｂ）。
次いで、ＣＰＵ５６は、特別図柄の変動に同期する飾り図柄に関する演出制御コマンドをＲＡＭ５５の所定の領域に設定して演出制御コマンドを送出する処理を行う（コマンド制御処理：ステップＳ２５）。なお、飾り図柄の変動が特別図柄の変動に同期するとは、変動時間（可変表示期間）が同じであることを意味する。
また、ＣＰＵ５６は、シリアル通信回路５０５を介して、払出制御用マイクロコンピュータ３７０と信号を送受信（入出力）する処理を実行するとともに、入賞が発生した場合には入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等の検出信号にもとづく賞球個数の設定などを行う賞球処理を実行する（ステップＳ２６）。なお、この実施の形態では、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等がオンしたことにもとづく入賞検出に応じて、賞球要求信号の所定のビットを異ならせることにより賞球個数を示すデータを賞球要求信号に設定し、当該設定した賞球要求信号をシリアル通信回路５０５を介して払出制御用マイクロコンピュータ３７０に出力する。払出制御基板３７に搭載されている払出制御用マイクロコンピュータ３７０は、賞球個数を示すデータが設定された賞球要求信号の受信に応じて球払出装置９７を駆動する。
なお、この実施の形態では、入力判定処理（ステップＳ２３）において、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等がオンしたことにもとづく入賞検出に応じて、入賞数がカウントされる。そして、メイン処理の賞球処理において、カウントされた入賞数にもとづいて、賞球個数を示すデータが設定された賞球要求信号が払出制御基板３７に送信される。
また、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２７）。特別図柄プロセス処理では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２８）。普通図柄プロセス処理では、普通図柄表示器１０の表示状態を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
また、ＣＰＵ５６は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う（ステップＳ２９）。
また、遊技機の制御状態を遊技機外部で確認できるようにするための試験信号を出力する処理である試験端子処理を実行する（ステップＳ３０）。また、この実施の形態では、出力ポートの出力状態に対応したＲＡＭ領域（出力ポートバッファ）が設けられているのであるが、ＣＰＵ５６は、出力ポート０のＲＡＭ領域における接続確認信号に関する内容および出力ポート２のＲＡＭ領域におけるソレノイドに関する内容を出力ポートに出力する（ステップＳ３１：出力処理）。
次に、メイン処理におけるシリアル通信回路設定処理（ステップＳ１５ａ）を説明する。図２５は、シリアル通信回路設定処理を示すフローチャートである。シリアル通信回路設定処理において、ＣＰＵ５６は、まず、シリアル通信回路設定プログラム５５６に従って処理を実行し、シリアル通信回路５０５のボーレートを設定する（ステップＳ１５１１）。この場合、ＣＰＵ５６は、シリアル通信回路５０５のボーレートレジスタ７０２に、設定するボーレートに対応する設定値を書き込む。例えば、遊技制御用マイクロコンピュータ５６０は、ユーザ（例えば、遊技機の製作者）によって設定された設定値を指定する指定情報を、あらかじめＲＯＭ５４の所定の記憶領域に記憶している。そして、ＣＰＵ５６は、ＲＯＭ５４の所定の記憶領域に記憶された指定情報に従って、設定値をボーレートレジスタ７０２に書き込む。例えば、ＣＰＵ５６によってボーレート設定値「１５６」が設定された場合、ボーレート生成回路７０３によって、式（１）およびクロック周波数「３ＭＨｚ」を用いてボーレート「１２０１．９２ｂｐｓ」が生成される。
また、ＣＰＵ５６は、シリアル通信回路５０５が送受信するデータのデータフォーマットを設定する（ステップＳ１５１２）。この場合、ＣＰＵ５６は、制御レジスタＡ７０７の各ビットの値を設定することによって、送受信データのデータ長（８ビットまたは９ビット）、パリティ機能の使用の有無を設定する。例えば、遊技制御用マイクロコンピュータ５６０は、ユーザ（例えば、遊技機の製作者）によって設定された制御レジスタＡ７０７の各ビットの値を指定する指定情報を、あらかじめＲＯＭ５４の所定の記憶領域に記憶している。そして、ＣＰＵ５６は、ＲＯＭ５４の所定の記憶領域に記憶された指定情報に従って、制御レジスタＡ７０７の各ビットの値を設定する。
また、ＣＰＵ５６は、シリアル通信回路５０５が発生する各割込要求を許可するか否かを設定する（ステップＳ１５１３）。この場合、ＣＰＵ５６は、制御レジスタＢ７０８のビット５，６，７の値を設定することによって、送信時割り込み要求（データの送信時に行う割り込み要求である送信割り込み要求や、送信完了時に行う送信完了割り込み要求）および受信時割り込み要求を許可するか否かを設定する。なお、ＣＰＵ５６は、送信時割り込み要求と受信時割り込み要求との両方を許可するように設定することも可能であり、送信時割り込み要求と受信時割り込み要求とのいずれか一方のみを許可するように設定することも可能である。また、ＣＰＵ５６は、制御レジスタＣ７０９のビット０〜３の値を設定することによって、各通信エラー時割り込み要求を許可するか否かを設定する。例えば、遊技制御用マイクロコンピュータ５６０は、ユーザ（例えば、遊技機の製作者）によって設定された制御レジスタＢ７０８および制御レジスタＣ７０９の各ビットの値を指定する指定情報を、あらかじめＲＯＭ５４の所定の記憶領域に記憶している。そして、ＣＰＵ５６は、ＲＯＭ５４の所定の記憶領域に記憶された指定情報に従って、制御レジスタＢ７０８および制御レジスタＣ７０９の各ビットの値を設定する。
次に、メイン処理における賞球処理（ステップＳ２６）を説明する。まず、主基板３１と払出制御基板３７との間で送受信される払出制御信号（接続確認信号）および賞球要求信号（払出制御コマンド）について説明する。
図２６は、遊技制御手段から払出制御手段に対して出力される制御信号の内容の一例を示す説明図である。この実施の形態では、払出制御等に関する各種の制御を行うために、主基板３１と払出制御基板３７との間で制御信号として接続確認信号が送受信される。図２６に示すように、接続確認信号は、主基板３１の立ち上がり時（遊技制御手段が遊技制御処理を開始したとき）に出力され、払出制御基板３７に対して主基板３１が立ち上がったことを通知するための信号（主基板３１の接続確認信号）である。また、接続確認信号は、賞球払出が可能な状態であることを示す。なお、接続確認信号は、遊技制御用マイクロコンピュータ５６０のＩ／Ｏポート５７および出力回路６７を介して出力され、払出制御用マイクロコンピュータ３７０の入力回路３７３ＡおよびＩ／Ｏポート３７２ｅを介して払出制御用マイクロコンピュータ３７０に入力される。接続確認信号は、それぞれ１ビットのデータであり、１本の信号線によって送信される。なお、接続確認信号は、電源投入時に実行されるステップＳ９２，Ｓ１２の処理によって出力ポート０の接続確認信号に対応するビットに初期値が設定されることによって出力可能な状態となる（具体的にはステップＳ３１の処理によって出力されるが、ステップＳ９２、Ｓ１２のタイミングで出力されるようにしてもよい）。
払出制御用マイクロコンピュータ３７０は、遊技制御用マイクロコンピュータ５６０と同様に、シリアル通信回路３８０を内蔵する。また、遊技制御用マイクロコンピュータ５６０が内蔵するシリアル通信回路５０５と、払出制御用マイクロコンピュータ３７０が内蔵するシリアル通信回路３８０との間で、各種払出制御コマンドが送受信される。なお、払出制御用マイクロコンピュータ３７０が内蔵するシリアル通信回路３８０の構成及び機能は、遊技制御用マイクロコンピュータ５６０が内蔵するシリアル通信回路５０５の構成及び機能と同様である。
図２７は、遊技制御手段と払出制御手段との間で送受信される制御コマンドの内容の一例を示す説明図である。この実施の形態では、払出制御等に関する各種の制御を行うために、主基板３１と払出制御基板３７とのマイクロコンピュータの間で各種制御コマンド（賞球要求信号）が送受信される。
上述したように、賞球要求信号および受信ＡＣＫ信号は、８ビットのデータ（２進８桁のデータ）によって構成され、設定された８ビットのデータの内容によって所定の内容を示す制御コマンドとして出力される。
接続確認コマンドは、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０との間の接続状態が正常であるか否かを確認するために一定間隔（１ｓ）毎に遊技制御用マイクロコンピュータ５６０から送信される制御コマンドである。接続確認コマンドのデータの内容は「Ａ０（Ｈ）」すなわち「１０１００００」とされている。
接続ＯＫコマンドは、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０との間の接続状態が正常であることを通知するための制御コマンドであって、払出制御用マイクロコンピュータ３７０が接続確認コマンドの受信に応じて応答信号として送信する制御コマンドである。接続ＯＫコマンドのデータの内容は「８ｘ（Ｈ）」すなわち「１００００ｘｘｘ」とされている。ここで、賞球エラー（入賞にもとづく賞球払出動作や球貸し要求にもとづく球貸払出動作が正常に行えない状態になった異常状態：具体的には、図５７に示す払出スイッチ異常検知エラー１、払出スイッチ異常検知エラー２、払出ケースエラー、プリペイドカードユニット未接続エラー、プリペイドカードユニット通信エラー）が発生した場合には、１ビット目の「ｘ」に「１」が設定される。また、満タンエラーが発生した場合には、２ビット目の「ｘ」に「１」が設定される。また、球切れエラーが発生した場合には、３ビット目の「ｘ」に「１」が設定される。また、ドア開放エラーが発生した場合には、４ビット目の「ｘ」に「１」が設定される。このようにして、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０との間の接続確認を行っている最中に、払出制御用マイクロコンピュータ３７０における所定のエラーの発生を遊技制御用マイクロコンピュータ５６０に通知することができる。
賞球個数コマンドは、払出要求を行う遊技球の個数（０〜１５個）を通知するための制御コマンドであって、遊技制御用マイクロコンピュータ５６０が入賞の発生にもとづいて送信する制御コマンドである。賞球個数コマンドのデータの内容は「５ｘ（Ｈ）」すなわち「０１０１ｘｘｘｘ」とされている。この実施の形態では、始動口スイッチ１４ａで遊技球が検出されると３個の賞球払出を行い、入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａのいずれかで遊技球が検出されると１０個の賞球払出を行い、カウントスイッチ２３で遊技球が検出されると１５個の賞球払出を行う。よって、始動口スイッチ１４ａで遊技球が検出された場合、賞球数３個を通知するための賞球個数コマンド「０１０１００１１」が送信され、入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａのいずれかで遊技球が検出された場合、賞球数１０個を通知するための賞球個数コマンド「０１０１１０１０」が送信され、カウントスイッチ２３で遊技球が検出された場合、賞球数１５個を通知するための賞球個数コマンド「０１０１１１１１」が送信される。なお、接続確認コマンド及び賞球個数コマンドは賞球要求信号として、何れかが送信されるように構成されている。なお、賞球個数コマンドは、賞球の払出条件（入賞等の発生）が成立したことにもとづいて、接続確認コマンドが送信されるタイミングで、接続確認コマンドに代えて送信されるものである。この実施の形態では、上述したように、上位４ビットに賞球個数に対応したデータを設定しているが、上位４ビットを共通にして下位４ビットに賞球個数に対応したデータを設定するようにしてもよい。
賞球終了コマンドは、賞球動作（賞球払出動作）が終了したことを示す制御コマンドであって、払出制御用マイクロコンピュータ３７０が賞球動作の終了にもとづいて送信する制御コマンドである。賞球終了コマンドのデータの内容は「５０（Ｈ）」すなわち「０１０１００００」とされている。なお、賞球終了コマンドは、賞球動作が終了したことにもとづいて、接続ＯＫコマンドが送信されるタイミングで、接続ＯＫコマンドに代えて送信されるものである。この実施の形態では、賞球終了コマンドにエラー情報を示すデータを設定するように構成してない。これは、賞球終了コマンドは賞球動作が終了したときに１回だけ送信されるので、そのタイミングでエラー情報を送らなくても次の接続ＯＫコマンドにエラー情報を示すデータを設定して送るようにすることが可能であるからである。なお、賞球終了コマンドの下位４ビットにエラー情報を示すデータを設定するようにしてもよい。
賞球準備中コマンドは、所定のエラーが発生し賞球動作が終了していないことを通知する制御コマンドであって、払出制御用マイクロコンピュータ３７０が賞球動作の実行中に所定のエラーが発生したことにもとづいて送信する制御コマンドである。接続ＯＫコマンドのデータの内容は「８ｘ（Ｈ）」すなわち「１００００ｘｘｘ」とされている。ここで、賞球エラーが発生した場合には、１ビット目の「ｘ」に「１」が設定される。また、満タンエラーが発生した場合には、２ビット目の「ｘ」に「１」が設定される。また、球切れエラーが発生した場合には、３ビット目の「ｘ」に「１」が設定される。また、ドア開放エラーが発生した場合には、４ビット目の「ｘ」に「１」が設定される。このようにして、払出制御用マイクロコンピュータ３７０から遊技制御用マイクロコンピュータ５６０に賞球動作の実行中に所定のエラーが発生し賞球動作が終了していないことを遊技制御用マイクロコンピュータ５６０に通知することができるとともに、エラーの内容も遊技制御用マイクロコンピュータ５６０に通知することができる。賞球準備中コマンドは、接続ＯＫコマンドと同様に、下位４ビットの内容をエラー状態に応じて異ならせる（所定ビットを異ならせる）ことによって所定のエラーが発生したことを通知している。また、接続ＯＫコマンド、賞球準備中コマンド、賞球終了コマンドは、受信ＡＣＫ信号として、何れかのコマンドが送信されるように構成されている。なお、賞球準備中コマンドは、エラーが発生して賞球動作が実行できない状態のみならず、賞球動作の実行中の状態においても出力されるコマンド（信号）である。
なお、賞球準備中コマンドは、エラーが発生して賞球動作が行えない状態になったことにもとづいて、接続ＯＫコマンドが送信されるタイミングで、接続ＯＫコマンドに代えて送信されるものである。
図２８は、図２６に示す制御信号および図２７に示す制御コマンドの送受信に用いられる信号線等を示すブロック図である。図２８に示すように、接続確認信号は、遊技制御用マイクロコンピュータ５６０によって出力回路６７を介して出力され、入力回路３７３Ａを介して払出制御用マイクロコンピュータ３７０に入力される。また、制御コマンドのうちの接続確認コマンドおよび賞球個数コマンドは、遊技制御用マイクロコンピュータ５６０が内蔵するシリアル回路５０５から出力され、払出制御用マイクロコンピュータ３７０が内蔵するシリアル回路３８０に入力される。制御コマンドのうちの接続ＯＫコマンド、賞球終了コマンドおよび賞球準備中コマンドは、払出制御用マイクロコンピュータ３７０が内蔵するシリアル回路３８０から出力され、遊技制御用マイクロコンピュータ５６０が内蔵するシリアル回路５０５に入力される。なお、図２８では、シリアル通信を行うための信号線として２本の信号線（賞球要求信号を送信するための信号線と受信ＡＣＫ信号を送信するための信号線）を示しているが、実際は１本の信号線で賞球要求信号と受信ＡＣＫ信号を送受信する。
次に、通常動作時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号（賞球要求信号、受信ＡＣＫ信号；制御コマンド）の送受信について説明する。賞球要求信号は、接続確認コマンドと賞球個数コマンドからなり、受信ＡＣＫ信号は、接続ＯＫコマンドと賞球終了コマンドと賞球準備中コマンドからなる。
図２９は、通常動作時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すシーケンス図である。図２９に示すように、遊技制御用マイクロコンピュータ５６０は、シリアル通信回路５０５を介して、払出制御用マイクロコンピュータ３７０との間の信号線の接続が切れていないかどうかを確認するために、賞球要求信号としての接続確認コマンドを払出制御用マイクロコンピュータ３７０に送信する。払出制御用マイクロコンピュータ３７０は、賞球要求信号としての接続確認コマンドをシリアル通信回路３８０を介して受信すると、受信ＡＣＫ信号としての接続ＯＫコマンドを遊技制御用マイクロコンピュータ５６０に送信する。遊技制御用マイクロコンピュータ５６０は、受信ＡＣＫ信号としての接続ＯＫコマンドを受信すると、受信した時点から１ｓ（１秒）経過後に賞球要求信号としての接続確認コマンドを送信する。遊技制御用マイクロコンピュータ５６０および払出制御用マイクロコンピュータ３７０は、接続状態が正常である限り、上記のような接続確認の通信処理を繰り返し実行する。
図３０は、賞球動作時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すシーケンス図である。図３０に示すように、入賞が発生して賞球払出動作を実行するときに、遊技制御用マイクロコンピュータ５６０は、シリアル通信回路５０５を介して、賞球個数を示すデータが設定された賞球要求信号としての賞球個数コマンドを払出制御用マイクロコンピュータ３７０に送信する。払出制御用マイクロコンピュータ３７０は、賞球要求信号としての賞球個数コマンドを受信すると、賞球個数コマンドで指定された個数の賞球の払出動作を実行し、賞球払出動作が終了したときに賞球払出動作の終了を示す受信ＡＣＫ信号としての賞球終了コマンドをシリアル通信回路３８０を介して遊技制御用マイクロコンピュータ５６０に送信する。
一方、払出制御用マイクロコンピュータ３７０は、賞球要求信号としての賞球個数コマンドを受信したことにもとづいて、賞球個数コマンドで指定された個数の賞球の払出動作を実行しているときに、所定のエラーが発生し、賞球払出動作ができない状態（異常状態、エラー状態）になった場合は、エラーが発生し賞球払出動作が終了していないことを通知する受信ＡＣＫ信号としての賞球準備中コマンドを遊技制御用マイクロコンピュータ５６０に送信する。この場合、払出制御用マイクロコンピュータ３７０は、発生したエラーが解除されない限り、一定間隔で（１ｓ毎に）受信ＡＣＫ信号としての賞球準備中コマンドを遊技制御用マイクロコンピュータ５６０に送信する。なお、賞球準備中コマンドは、エラーが発生して賞球動作が実行できない状態のみならず、賞球動作の実行中の状態においても出力されるコマンド（信号）である。
図３１は、通常動作時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すタイミング図である。図３１に示すように、遊技制御用マイクロコンピュータ５６０は、賞球要求信号としての接続確認コマンドを払出制御用マイクロコンピュータ３７０に送信すると、払出制御用マイクロコンピュータ３７０から送信される受信ＡＣＫコマンドとしての接続ＯＫコマンドを受信する。遊技制御用マイクロコンピュータ５６０は、受信ＡＣＫ信号としての接続ＯＫコマンドを受信すると、受信した時点から１ｓ（１秒）経過後に賞球要求信号としての接続確認コマンドを再び送信する。遊技制御用マイクロコンピュータ５６０および払出制御用マイクロコンピュータ３７０は、接続状態が正常である限り、上記のような接続確認の通信処理を繰り返し実行する。
接続確認の通信処理を実行していないとき（受信ＡＣＫ信号としての接続ＯＫコマンドを受信してから賞球要求信号としての接続確認コマンドを送信するまでの間）に入賞があった場合は、遊技制御用マイクロコンピュータ５６０は、賞球個数を示すデータを賞球要求信号に設定し、当該設定した賞球要求信号としての賞球個数コマンドを払出制御用マイクロコンピュータ３７０に送信する。払出制御用マイクロコンピュータ３７０は、賞球要求信号としての賞球個数コマンドを受信すると、賞球個数コマンドで指定された個数の賞球の払い出しを行い、賞球の払い出し（賞球払出動作）が終了すると、受信ＡＣＫ信号としての賞球終了コマンドを遊技制御用マイクロコンピュータ５６０に送信する。遊技制御用マイクロコンピュータ５６０は、受信ＡＣＫ信号としての賞球終了コマンドを受信すると、受信した時点から１ｓ（１秒）経過後に賞球要求信号としての接続確認コマンドを送信する。
接続確認の通信処理の実行中（賞球要求信号としての接続確認コマンドを送信してから受信ＡＣＫ信号としての接続ＯＫコマンドを受信するまでの間）に入賞があった場合は、遊技制御用マイクロコンピュータ５６０は、賞球個数を示すデータを賞球要求信号に設定し、当該設定した賞球要求信号としての賞球個数コマンドを、払出制御用マイクロコンピュータ３７０からの受信ＡＣＫ信号としての接続ＯＫコマンドを受信した後に払出制御用マイクロコンピュータ３７０に送信する。払出制御用マイクロコンピュータ３７０は、賞球要求信号としての賞球個数コマンドを受信すると、賞球個数コマンドで指定された個数の賞球の払い出しを行い、賞球の払い出し（賞球払出動作）が終了すると、受信ＡＣＫ信号としての賞球終了コマンドを遊技制御用マイクロコンピュータ５６０に送信する。なお、賞球の払い出し（賞球払出動作）の実行中は、受信ＡＣＫ信号としての賞球準備中コマンドが遊技制御用マイクロコンピュータ５６０に送信される。
図３２は、賞球中にエラーが発生した場合における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すタイミング図である。図３２に示すように、遊技制御用マイクロコンピュータ５６０は、賞球要求信号としての接続確認コマンドを払出制御用マイクロコンピュータ３７０に送信すると、払出制御用マイクロコンピュータ３７０から送信される受信ＡＣＫコマンドとしての接続ＯＫコマンドを受信する。接続確認の通信処理を実行していないときに入賞があった場合は、遊技制御用マイクロコンピュータ５６０は、賞球個数を示すデータを賞球要求信号に設定し、当該設定した賞球要求信号としての賞球個数コマンドを払出制御用マイクロコンピュータ３７０に送信する。払出制御用マイクロコンピュータ３７０は、賞球要求信号としての賞球個数コマンドを受信すると、賞球個数コマンドで指定された個数の賞球の払い出しを行う。賞球個数コマンドで指定された個数の賞球の払出動作を実行しているときに、所定のエラー（球貸し、満タン、球切れのエラー）が発生し、賞球払出動作ができない状態（異常状態、エラー状態）になった場合は、払出制御用マイクロコンピュータ３７０は、エラーが発生し賞球払出動作が終了していないことを通知する受信ＡＣＫ信号としての賞球準備中コマンドを遊技制御用マイクロコンピュータ５６０に送信する。この場合、払出制御用マイクロコンピュータ３７０は、発生したエラーが解除されない限り、一定間隔で（１ｓ毎に）受信ＡＣＫ信号としての賞球準備中コマンドを遊技制御用マイクロコンピュータ５６０に送信する。所定のエラー状態が解除（解消）されて賞球払出動作が終了すると、払出制御用マイクロコンピュータ３７０は、受信ＡＣＫ信号としての賞球終了コマンドを遊技制御用マイクロコンピュータ５６０に送信する。なお、受信ＡＣＫ信号としての賞球準備中コマンドは、遊技制御用マイクロコンピュータ５６０から１ｓ毎に送信される賞球要求信号を受信したことに対応して送信されるため、１ｓ毎に送信されることになる。また、遊技制御用マイクロコンピュータ５６０が受信ＡＣＫ信号としての賞球準備中コマンドが受信している間は、接続確認コマンドとしての賞球要求信号を送信しないように構成されていてもよい。この場合、払出制御用マイクロコンピュータ３７０は賞球払出動作が終了したことに基づいて賞球終了コマンドを出力するようにし、遊技制御用マイクロコンピュータ５６０は当該賞球終了コマンドを受信したことに基づいて、所定周期（１Ｓ）毎に賞球要求信号を出力する状態に復帰するように復帰するように構成すればよい。
図３３は、接続確認中の通信エラー時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すタイミング図である。図３３に示すように、遊技制御用マイクロコンピュータ５６０は、賞球要求信号としての接続確認コマンドを払出制御用マイクロコンピュータ３７０に送信したが、払出制御用マイクロコンピュータ３７０からの受信ＡＣＫコマンドとしての接続ＯＫコマンドを受信していない場合、つまり、接続状態の異常（通信エラー）が発生した場合は、賞球要求信号としての接続確認コマンドを送信した時点から１０ｓ（１０秒）経過後に再度、賞球要求信号としての接続確認コマンドを送信する。通信エラーが発生しているときに入賞が発生した場合は、遊技制御用マイクロコンピュータ５６０は、払出制御用マイクロコンピュータ３７０から受信ＡＣＫ信号としての接続ＯＫコマンドを受信するまでは、賞球要求信号としての賞球個数コマンドを送信せずに、一定間隔（１０ｓ）毎に賞球要求信号としての接続確認コマンドを送信し続ける。通信エラーが解除（解消）され、払出制御用マイクロコンピュータ３７０から受信ＡＣＫ信号としての接続ＯＫコマンドが送信されると、遊技制御用マイクロコンピュータ５６０は、賞球要求信号としての賞球個数コマンドを送信する。
図３４は、賞球個数通知中の通信エラー時における遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの信号の送受信を示すタイミング図である。図３４に示すように、遊技制御用マイクロコンピュータ５６０は、入賞が発生したことにもとづいて、賞球要求信号としての賞球個数コマンドを送信したが、払出制御用マイクロコンピュータ３７０からの受信ＡＣＫ信号としての賞球終了コマンドを受信していない場合、つまり、接続状態の異常（通信エラー）が発生した場合は、賞球要求信号としての賞球個数コマンドを再送信（リトライ）することなく、賞球要求信号としての賞球個数コマンドを送信した時点から１０ｓ（１０秒）経過後に、賞球要求信号としての接続確認コマンドを払出制御用マイクロコンピュータ３７０に送信する。なお、図３４には示していないが、通信エラーが解除（解消）され、払出制御用マイクロコンピュータ３７０から受信ＡＣＫ信号としての賞球終了コマンドが送信されると、遊技制御用マイクロコンピュータ５６０は、通常（正常時）の動作に戻る。この実施の形態では、１度、賞球個数コマンドを送信した後に通信エラーが発生した場合は、再度、賞球個数コマンドを送信しない（リトライしない）ように構成されているが、そのような構成に限られず、賞球個数コマンドのデータは残しておくが、あえて当該賞球個数コマンドのデータを送信しないように構成して賞球個数コマンドの送信を禁止する構成であってもよい。
次に、賞球処理（ステップＳ２６）について説明する。図３６および図３７は、賞球処理を示すフローチャートである。賞球処理において、ＣＰＵ５６は、受信ＡＣＫ信号（接続ＯＫコマンド、賞球終了コマンド、賞球準備中コマンド）を受信したかどうかを確認し（ステップＳ５０１）、受信ＡＣＫ信号を受信していない場合は（ステップＳ５０１のＮ）、１秒を計測する１ｓ計測タイマがタイムアウトしたかどうかを確認する（ステップＳ５０２）。１ｓ計測タイマがタイムアウトしていなければ（ステップＳ５０２のＮ）、ＣＰＵ５６は、１ｓ計測タイマの値を−１し（ステップＳ５１２）、１０秒を計測する１０ｓ計測タイマがタイムアウトしたかどうかを確認する（ステップＳ５１３）。１０ｓ計測タイマがタイムアウトしていなければ（ステップＳ５１３のＮ）、１０ｓ計測タイマの値を−１する（ステップＳ５１４）。一方、１０ｓ計測タイマがタイムアウトしたときは（ステップＳ５１３のＹ）、通信エラーが発生した場合であり、ＣＰＵ５６は、払出制御用マイクロコンピュータ３７０に対して接続確認コマンドを送信する処理を実行する（ステップＳ５１１）。このような処理によって、通信エラーが発生したときは、１０秒ごとに接続確認コマンドが送信されることになる。その後、ＣＰＵ５６は、送信済フラグをセットして（ステップＳ５１０）、処理を終了する。
この実施の形態において、「コマンドの送信」は、シリアル通信回路の送信データレジスタにコマンドのデータを書き込むことが該当する。すなわち、このようにシリアル通信回路の送信データレジスタにコマンドのデータが書き込まれることよりシリアル通信によってコマンドが送信される。このことは、遊技制御用マイクロコンピュータ５６０および払出制御用マイクロコンピュータ３７０のいずれのコマンド送信においても同じである。
ステップＳ５０２において、１ｓ計測タイマがタイムアウトしたときは（ステップＳ５０２のＹ）、ＣＰＵ５６は、賞球個数コマンドまたは接続確認コマンドの送信済みであることを示す送信済フラグがセットされているかどうかを確認する（ステップＳ５０３）。送信済フラグがセットされていれば（ステップＳ５０３のＹ）、上記のステップＳ５１３の処理に続いてＳ５１４またはＳ５１１の処理を実行する。送信済フラグがセットされていなければ（ステップＳ５０３のＮ）、ＣＰＵ５６は、払出制御用マイクロコンピュータ３７０から前回受信した受信ＡＣＫ信号（接続ＯＫコマンド、賞球準備中コマンド）にエラー情報が含まれていたがどうかを確認する（ステップＳ５０４）。受信ＡＣＫ信号にエラー情報が含まれていたかどうかは、後述する入力データ確認処理（図４３）におけるステップＳ５８６でエラー情報フラグがセットされたかどうかによって確認する。受信ＡＣＫ信号にエラー情報が含まれていた場合は（ステップＳ５０４のＹ）、賞球要求信号としての接続確認コマンドを払出制御用マイクロコンピュータ３７０に送信する処理を実行する（ステップＳ５１１）。受信ＡＣＫ信号にエラー情報が含まれていなかった場合には（ステップＳ５０４のＮ）、ＣＰＵ５６は、賞球払出動作の実行中（正常な状態であれば賞球個数コマンドを送信したことに基づいて賞球動作の実行中となる）であることを示す賞球中フラグがセットされているかどうかを確認する（ステップＳ５０５）。
賞球中フラグがセットされていれば（ステップＳ５０５のＹ）、ＣＰＵ５６は、接続確認コマンドを送信する処理を実行する（ステップＳ５１１）。賞球中フラグがセットされていなければ（ステップＳ５０５のＮ）、ＣＰＵ５６は、未払出賞球個数があるかどうかを確認する（ステップＳ５０６）。未払出賞球個数があるかどうかは、賞球コマンド出力カウンタの値が０であるかどうか（０であれば未払出賞球個数がなく、０でなければ未払出賞球個数がある）を確認することが可能である。未払出賞球個数がなければ（ステップＳ５０６のＮ）、接続確認コマンドを送信する処理を実行する（ステップＳ５１１）。未払出賞球個数があれば（ステップＳ５０６のＹ）、ＣＰＵ５６は、総賞球数格納バッファから賞球個数コマンドで指定した賞球数を減算し（ステップＳ５０７）、未払出賞球個数に応じた賞球個数を示す賞球個数コマンドを送信する処理を実行する（ステップＳ５０８）。
賞球個数コマンドを送信する際に、図３５に示す賞球個数テーブルが使用される。賞球個数テーブルは、ＲＯＭ５４に設定されている。賞球個数テーブルの先頭アドレスには処理数（この例では「３」）が設定され、その後に、賞球コマンド出力カウンタと、賞球数を指定する賞球指定データとが、順次設定されている。賞球コマンド出力カウンタとは、入賞口への入賞数をカウントするカウンタであり、例えば、ＲＯＭ５４に設定される。また、遊技制御用マイクロコンピュータ５６０は、賞球数（０〜１５個）毎に、対応する賞球コマンド出力カウンタを備える。この実施の形態では、遊技制御用マイクロコンピュータ５６０は、賞球数「３」に対応する賞球コマンド出力カウンタ１と、賞球数「１０」に対応する賞球コマンド出力カウンタ２と、賞球数「１５」に対応する賞球コマンド出力カウンタ３とを備える。なお、各賞球コマンド出力カウンタは、後述するように、タイマ割込処理の入力判定処理でカウントアップされる。ＣＰＵ５６は、賞球個数テーブルに設定されている賞球コマンド出力カウンタ３が０でなければ、賞球数（１５個）を指定する賞球指定データにもとづいて賞球個数（１５個）を示すデータを賞球要求信号に設定し、当該設定された賞球要求信号を賞球個数コマンドとして払出制御用マイクロコンピュータ３７０に送信する。また、ＣＰＵ５６は、賞球個数テーブルに設定されている賞球コマンド出力カウンタ３の値が０であり、賞球コマンド出力カウンタ２の値が０でなければ、賞球数（１０個）を指定する賞球指定データにもとづいて賞球個数（１０個）を示すデータを賞球要求信号に設定し、当該設定された賞球要求信号を賞球個数コマンドとして払出制御用マイクロコンピュータ３７０に送信する。また、ＣＰＵ５６は、賞球個数テーブルに設定されている賞球コマンド出力カウンタ３および賞球コマンド出力カウンタの値が０であり、賞球コマンド出力カウンタ１の値が０でなければ、賞球数（３個）を指定する賞球指定データにもとづいて賞球個数（３個）を示すデータを賞球要求信号に設定し、当該設定された賞球要求信号を賞球個数コマンドとして払出制御用マイクロコンピュータ３７０に送信する。
次に、ＣＰＵ５６は、賞球中フラグをセットし（ステップＳ５０９）、送信済フラグをセットして（ステップＳ５１０）、処理を終了する。なお、ステップＳ５２４の処理を行う前に、賞球準備中コマンドの受信を確認し、賞球準備中コマンドを受信した場合に賞球中フラグをセットするようにしてもよい。また、コマンドの送信を行う前に賞球数を減算する減算処理を行うようにしてもよい。また、ステップＳ５１０の処理の前または後にステップＳ５２１（１ｓ計測タイマのセット）やステップＳ５２２（１０ｓ計測タイマのセット）の処理を行うようにしてもよい。
ステップＳ５０１において、受信ＡＣＫ信号を受信しているときは（ステップＳ５０１のＹ）、ＣＰＵ５６は、１ｓ計測タイマをセットし（ステップＳ５２１）、１０ｓ計測タイマをセットし（ステップＳ５２２）、送信済フラグをリセットする（ステップＳ５２３）。そして、ＣＰＵ５６は、賞球終了コマンドを受信したかどうか、すなわち、受信ＡＣＫ信号が賞球終了コマンドであるかどうかを確認する（ステップＳ５２４）。賞球終了コマンドであれば、賞球中フラグをリセットして（ステップＳ５２５）、処理を終了する。なお、この実施の形態では、払出制御用マイクロコンピュータ３７０側がエラー状態に設定された場合であっても、一度送信した賞球個数コマンドを再度送信することは行わない。
上記のように、この実施の形態では、賞球要求信号としての賞球個数コマンドを送信するときに、賞球コマンド出力カウンタの値を１減算する減算処理を実行する。このとき、払出制御用マイクロコンピュータ３７０は、賞球個数コマンドで指定された個数の賞球払出をまだ行っていない。賞球払出が完了したときに総賞球数格納バッファの減算処理を行うように構成すると、賞球払出中に不正に遊技機の電力供給を停止させた後に電力供給を復旧させるような不正行為によって、不正に多数の賞球払出が行われてしまう。例えば、賞球個数コマンドで１５個の賞球払出が指令された場合に、１０個の賞球払出がなされた時点で、不正に遊技機の電力供給を停止させた後に電力供給を復旧させると、賞球コマンド出力カウンタの内容はなんら減算されていないので、実際には１０個の賞球払出はなされているにも関わらず、その１０個の賞球払出はなされていないものとして、賞球制御を続行してしまう。しかし、この実施の形態では、賞球個数コマンドを送信したときに、賞球コマンド出力カウンタの減算処理が実行されるので、上記の不正行為を防止することができる。
また、ＣＰＵ５６は、受信ＡＣＫ信号としての賞球終了コマンドを受信したときに、賞球コマンド出力カウンタの減算処理を行うように構成すると、ＣＰＵ５６が賞球終了コマンドの受信を認識できない場合は、何度も賞球個数コマンドを送信してしまい、過度の賞球払出が行われてしまうおそれがあるが、この実施の形態では、賞球個数コマンドを送信したときに、賞球コマンド出力カウンタの減算処理が実行されるので、上記の不都合が生じることを防止することができる。
次に、メイン処理における特別図柄プロセス処理（ステップＳ２７）を説明する。図３８は、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６が実行する特別図柄プロセス処理のプログラムの一例を示すフローチャートである。遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、、遊技盤６に設けられている始動入賞口１４に遊技球が入賞したことを検出するための始動口スイッチ１４ａがオンしていたら、すなわち遊技球が始動入賞口１４に入賞し、入賞検出信号ＳＳが始動口スイッチ１４ａから入力されていたら（ステップＳ３１１）、始動口スイッチ通過処理（ステップＳ３１２）を行った後に、内部状態に応じて、ステップＳ３００〜Ｓ３０８のうちのいずれかの処理を行う。
特別図柄通常処理（ステップＳ３００）：特別図柄の可変表示を開始できる状態（例えば、特別図柄表示器８において図柄の変動がなされておらず、特別図柄表示器８における前回の図柄変動が終了してから所定期間が経過しており、かつ、大当り遊技中でもない状態）になるのを待つ。特別図柄の可変表示が開始できる状態になると、特別図柄についての始動入賞記憶数を確認する。始動入賞記憶数が０でなければ、特図保留メモリ５７０に記憶されている乱数回路５０３が発生したランダムＲにもとづいて、特別図柄の可変表示の結果を大当りとするか否か決定する。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３０１に移行するように更新する。
特別図柄停止図柄設定処理（ステップＳ３０１）：特別図柄の可変表示後の停止図柄を決定する。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３０２に移行するように更新する。
変動時間設定処理（ステップＳ３０２）：変動パターンを決定し、その変動パターンにおける変動時間（可変表示時間：可変表示を開始してから表示結果が導出表示（停止表示）するまでの時間）を特別図柄の可変表示の変動時間とすることに決定する。また、決定した特別図柄の変動時間を計測する変動時間タイマをスタートさせる。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３０３に移行するように更新する。
特別図柄変動処理（ステップＳ３０３）：所定時間（ステップＳ３０２の変動時間タイマで示された時間）が経過すると、内部状態（特別図柄プロセスフラグ）をステップＳ３０４に移行するように更新する。
特別図柄停止処理（ステップＳ３０４）：音／ランプ制御基板８０ｂに対して、飾り図柄の停止を指示するための飾り図柄停止コマンドを送信する。また、特別図柄表示器８における特別図柄を停止させる。そして、特別図柄の停止図柄が大当り図柄である場合には、内部状態（特別図柄プロセスフラグ）をステップＳ３０５に移行するように更新する。そうでない場合には、内部状態をステップＳ３００に移行するように更新する。なお、飾り図柄停止コマンドを送信しない構成としてもよい。この場合、図柄制御基板８０ａは、音／ランプ制御基板８０ｂを経由して主基板３１から受信した変動パターンコマンドにもとづいて変動時間タイマに変動時間を設定するとともに、その変動時間タイマを更新していくことで飾り図柄の変動時間を独自に監視し、その変動時間が経過したと判定したときに飾り図柄を停止する処理を行うようにすればよい。
大入賞口開放前処理（ステップＳ３０５）：大入賞口を開放する制御を開始する。具体的には、カウンタ（例えば大入賞口に入った遊技球数をカウントするカウンタ）やフラグ（入賞口への入賞を検出する際に用いられるフラグ）を初期化するとともに、ソレノイド２１を駆動して大入賞口を開放する。また、プロセスタイマによって大入賞口開放中処理の実行時間を設定し、大当り中フラグをセットする。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３０６に移行するように更新する。
大入賞口開放中処理（ステップＳ３０６）：大入賞口ラウンド表示の演出制御コマンドを音／ランプ制御基板８０ｂに送出する制御や大入賞口の閉成条件（例えば、大入賞口に所定個数（例えば１０個）の遊技球が入賞したこと）の成立を確認する処理等を行う。大入賞口の閉成条件が成立したら、内部状態をステップＳ３０７に移行するように更新する。
特定領域有効時間処理（ステップＳ３０７）：大当り遊技状態継続条件の成立を確認する処理を行う。大当り遊技状態継続の条件が成立し、かつ、まだ残りラウンドがある場合には、内部状態をステップＳ３０５に移行するように更新する。また、全てのラウンドを終えた場合には、内部状態をステップＳ３０８に移行するように更新する。なお、Ｖ入賞領域を設けた場合、Ｖ入賞スイッチの有無を監視して、大当り遊技状態継続条件の成立を確認する処理を行う。
大当り終了処理（ステップＳ３０８）：大当り遊技状態が終了したことを遊技者に報知する表示制御を演出制御手段に行わせるための制御を行う。そして、内部状態をステップＳ３００に移行するように更新する。
図３９は、始動口スイッチ通過処理（ステップＳ３１２）を示すフローチャートである。始動口スイッチ通過処理において、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、始動入賞カウンタが示す始動入賞記憶数（または特図保留メモリ５７０が記憶している始動入賞記憶数）が最大値である４に達しているかどうか確認する（ステップＳ３２１）。始動入賞記憶数が４に達していなければ、ＣＰＵ５６は、タイマ割込処理の実行回数が所定回数（例えば２回）に達しているか否かを確認する（ステップＳ３２２）。タイマ割込処理の実行回数が所定回数に達しているか否かは、スイッチ処理（ステップＳ２１）で２回のタイマ割込にわたって始動口スイッチ１４ａがオンと判定されたときにセットされるフラグ（始動口スイッチオンフラグ）がセットされているかどうかによって判断する。
タイマ割込処理の実行回数が所定回数に達している場合、ＣＰＵ５６は、特定した乱数回路５０３の乱数値記憶回路５３１に出力制御信号ＳＣを出力し、乱数値記憶回路５３１を読出可能（イネイブル）状態に制御する（ステップＳ３２３）。
ＣＰＵ５６は、乱数回路５０３の乱数値記憶回路５３１から、乱数値として記憶されているランダムＲの値を読み出す（ステップＳ３２４）。また、ＣＰＵ５６は、読み出したランダムＲの値を、始動入賞記憶数の値に対応した保存領域（特別図柄判定用バッファ（特図保留メモリ５７０））に格納する（ステップＳ３２５）。また、ＣＰＵ５６は、ランダムＲの値をバッファ領域に格納すると、乱数値記憶回路５３１への出力制御信号ＳＣの出力を停止し、乱数値記憶回路５３１を読出不能（ディセイブル）状態に制御する（ステップＳ３２６）。そして、ＣＰＵ５６は、所定のバッファ領域に格納したランダムＲの値を特図保留メモリ５７０の空エントリの先頭にセットし（ステップＳ３２７）、始動入賞カウンタのカウント数を１加算することで始動入賞記憶数を１増やす（ステップＳ３２８）。
ステップＳ３２１において始動入賞記憶するが最大値である４に達している場合、およびステップＳ３２２においてタイマ割込処理の実行回数が所定回数に達してない場合、そのまま始動口スイッチ通過処理を終了する。
以上のように、始動口スイッチ通過処理において、乱数値記憶回路５３１からランダムＲを読み出すにあたって、タイマ割込処理が所定回数実行されたこと（すなわち、タイマ割込処理が所定回数実行される間継続して入賞検出信号ＳＳが入力されたこと）を条件に、乱数値記憶回路５３１から乱数を読み出す。そのため、乱数を読み出してから、乱数値記憶回路５３１に記憶される乱数の値が更新される前に再び乱数を読み出してしまうことを防止することができる。また、前回乱数値記憶回路５３１から読み出した乱数と同じ値の乱数を再び読み出してしまうことを防止することができる。
次に、特別図柄プロセス処理における特別図柄通常処理（ステップＳ３００）について説明する。図４０は、特別図柄通常処理を示すフローチャートである。特別図柄通常処理において、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、特別図柄の変動を開始することができる状態のとき（例えば特別図柄プロセスフラグの値がステップＳ３００を示す値となっている場合）には（ステップＳ３８０）、特図保留メモリ５７０から保留番号「１」に対応して格納されているランダムＲの値を読み出す（ステップＳ３８１）。この場合、ＣＰＵ５６は、始動入賞カウンタのカウント数を１減算することで保留記憶数を１減らし、且つ、特図保留メモリ５７０の第２〜第４エントリ（保留番号「２」〜「４」）に格納されたランダムＲの値を１エントリずつ上位にシフトする（ステップＳ３８２）。
また、ＣＰＵ５６は、確変フラグがセットされているか否かを確認する（ステップＳ３８３）。すなわち、ＣＰＵ５６は、遊技状態が確変状態に制御されているか否かを確認する。確変フラグがセットされていない場合、ＣＰＵ５６は、遊技状態が確変状態以外の通常状態であると判断し、特別図柄表示装置８の表示結果を大当り図柄とするか否かを判定するために用いるテーブルとして、通常時大当り判定テーブル５７１ａ（図１８（Ａ）参照）を設定する（ステップＳ３８４）。また、確変フラグがセットされている場合、ＣＰＵ５６は、遊技状態が確変状態であると判断し、特別図柄表示装置８の表示結果を大当り図柄とするか否かを判定するために用いるテーブルとして、確変時大当り判定テーブル５７１ｂ（図１８（Ｂ）参照）を設定する（ステップＳ３８５）。
ＣＰＵ５６は、始動口スイッチ通過処理において所定のバッファ領域に格納したランダムＲの値にもとづいて、特別図柄表示装置８の表示結果を大当り図柄とするか否かを判定する（ステップＳ３８６）。この場合、ＣＰＵ５６は、ステップＳ３８４で設定した通常時大当り判定テーブル５７１ａまたはステップＳ３８５で設定した確変時大当り判定テーブル５７１ｂを用いて、大当りとするか否かを判定する。
特別図柄表示装置８の表示結果を大当り図柄とすると決定すると、ＣＰＵ５６は、大当り状態であることを示す大当りフラグをオン状態にする（ステップＳ３８７）。また、特別図柄表示装置８の表示結果を大当り図柄としないと決定すると、ＣＰＵ５６は、大当りフラグをオフ状態にする（ステップＳ３８８）。そして、ＣＰＵ５６は、特別図柄プロセスフラグの値を特別図柄停止図柄設定処理に対応した値に更新する（ステップＳ３８９）。
次に、タイマ割込処理におけるスイッチ処理（ステップＳ２０）を説明する。この実施の形態では、入賞検出またはゲート通過に関わる各スイッチの検出信号のオン状態が所定時間継続すると、確かにスイッチがオンしたと判定されスイッチオンに対応した処理が開始される。図４１は、スイッチ処理で使用されるＲＡＭ５５に形成される各２バイトのバッファを示す説明図である。前回ポートバッファは、前回（例えば２ｍｓ前）のスイッチオン／オフの判定結果が格納されるバッファである。ポートバッファは、今回入力したポート０の内容が格納されるバッファである。スイッチオンバッファは、スイッチのオンが検出された場合に対応ビットが１に設定され、スイッチのオフが検出された場合に対応ビットが０に設定されるバッファである。
図４２は、遊技制御処理におけるステップＳ２０のスイッチ処理の処理例を示すフローチャートである。スイッチ処理において、遊技制御用マイクロコンピュータ５６０は、まず、入力ポート０（図２１参照）に入力されているデータを入力し（ステップＳ１０１）、入力したデータをポートバッファにセットする（ステップＳ１０２）。
次いで、ＲＡＭ５５に形成されるウェイトカウンタの初期値をセットし（ステップＳ１０３）、ウェイトカウンタの値が０になるまで、ウェイトカウンタの値を１ずつ減算する（ステップＳ１０４，Ｓ１０５）。
ウェイトカウンタの値が０になると、再度、入力ポート０のデータを入力し（ステップＳ１０６）、入力したデータとポートバッファにセットされているデータとの間で、ビット毎に論理積をとる（ステップＳ１０７）。そして、論理積の演算結果を、ポートバッファにセットする（ステップＳ１０８）。ステップＳ１０３〜Ｓ１０８の処理によって、ほぼ［ウェイトカウンタの初期値×（ステップＳ１０４，Ｓ１０５の処理時間）］の時間間隔を置いて入力ポート０から入力した２回の入力データのうち、２回とも「１」になっているビットのみが、ポートバッファにおいて「１」になる。つまり、所定期間としての［ウェイトカウンタの初期値×（ステップＳ１０４，Ｓ１０５の処理時間）］だけスイッチの検出信号のオン状態が継続すると、ポートバッファにおける対応するビットが「１」になる。
さらに、遊技制御用マイクロコンピュータ５６０は、前回ポートバッファにセットされているデータとポートバッファにセットされているデータとの間で、ビット毎に排他的論理和をとる（ステップＳ１０９）。排他的論理和の演算結果において、前回（例えば２ｍｓ前）のスイッチオン／オフの判定結果と、今回オンと判定されたスイッチオン／オフの判定結果とが異なっているスイッチに対応したビットが「１」になる。遊技制御用マイクロコンピュータ５６０は、さらに、排他的論理和の演算結果と、ポートバッファにセットされているデータとの間で、ビット毎に論理積をとる（ステップＳ１１０）。この結果、前回のスイッチオン／オフの判定結果と今回オンと判定されたスイッチオン／オフの判定結果とが異なっているスイッチに対応したビット（排他的論理和演算結果による）のうち、今回オンと判定されたスイッチに対応したビット（論理積演算による）のみが「１」として残る。
そして、遊技制御用マイクロコンピュータ５６０は、ステップＳ１１０における論理積の演算結果をスイッチオンバッファにセットし（ステップＳ１１１）、ステップＳ１０８における演算結果がセットされているポートバッファの内容を前回ポートバッファにセットする（ステップＳ１１２）。
以上の処理によって、所定期間継続してオン状態であったスイッチのうち、前回（例えば２ｍｓ前）のスイッチオン／オフの判定結果がオフであったスイッチ、すなわち、オフ状態からオン状態に変化したスイッチに対応したビットが、スイッチオンバッファにおいて「１」になっている。
図４３は、入力データ確認処理を示すフローチャートである。入力データ確認処理において、ＣＰＵ５６は、シリアル通信回路５０５のデータ（入力データ）を読み込み（ステップＳ５８１）、入力データと、ＲＡＭに形成されている入力データバッファの内容との間でビット毎に排他的論理和をとる（ステップＳ５８２）。入力データとＲＡＭに形成されている入力データバッファの内容との間で、論理（「１」または「０」の意味）が異なっているビットがあれば、８ビットの排他的論理和の演算結果は００（Ｈ）にはならない。
そして、ＣＰＵ５６は、排他的論理和の演算結果が００（Ｈ）であるか否か判定する（ステップＳ５８３）。演算結果が００（Ｈ）であれば処理を終了する。演算結果が００（Ｈ）でなければ、入力データを入力データバッファに保存し（ステップＳ５８４）、入力データ（受信ＡＣＫ信号のデータ）にエラー情報が含まれているかどうかを確認する（ステップＳ５８５）。なお、ステップＳ５８５の処理は、入力データの下位４ビットがゼロであるか否かを判定（ゼロフラグで判定するなど）する処理である。入力データにエラー情報が含まれている場合は、受信ＡＣＫ信号にエラー情報が含まれている（設定されている）ことを示すエラー情報フラグをセットし（ステップＳ５８６）、入力データをコマンドバッファに設定する（ステップＳ５８７）。そして、演出制御コマンド送信要求フラグをセットする（ステップＳ５８８）。一方、受信ＡＣＫ信号にエラー情報が含まれていない場合にはエラー情報フラグをリセットする（ステップＳ５８９）。ＣＰＵ５６は、ステップＳ２９の演出制御コマンド制御処理で、演出制御コマンド送信要求フラグがセットされていることを確認したら、コマンドバッファの内容を演出制御コマンドとして送信する。なお、演出制御コマンド制御処理で演出制御コマンドを送信するのではなく、演出制御コマンド送信要求フラグをセットすることに代えて、直ちに演出制御コマンドを送信するようにしてもよい。
以上のような制御によって、シリアル通信回路５０５の入力データが変化したことを条件に、入力データが演出制御用マイクロコンピュータ１００に伝達される。その際に、遊技制御用マイクロコンピュータ５６０は、入力データを、そのまま演出制御コマンドとして送信する。よって、シリアル通信回路５０５に入力される信号が示す情報が多数あっても、遊技制御手段の制御負担は軽い。ただし、シリアル通信回路５０５の入力データを一旦取り込んで、取り込んだデータを、毎回、入力データバッファに保存するようにしてもよい。
また、入力データが変化したことを条件に入力データに関する演出制御コマンドが主基板３１から出力されるので、例えば、所定の制御期間（２ｍｓ間隔の期間）に常に１回演出制御コマンドを送信するように構成されている場合に比べて、演出制御コマンドの送信周期が把握されづらくなる。つまり、所定の制御期間の周期が把握されづらくなる。所定の制御期間では、大当りに関わる乱数を生成するためのカウンタの値が１づつ更新されるので、所定の制御期間の周期が把握されやすいとカウンタの値が所定値になるタイミングが把握されやすくなる。所定のタイミングとは、大当り判定用乱数をソフトウェアで作成したり、大当り図柄決定用乱数にもとづいて確変大当りとするか否か決定するように構成されている場合における大当り判定用乱数の値が大当り判定値と一致するタイミングや大当り図柄決定用乱数の値が確変図柄に対応する値と一致するタイミングなどである。カウンタの値が所定値になるタイミングが把握されやすくなるということは、不正行為を受けやすくなるということであるが、この実施の形態では、不正行為を受けにくくすることができる。
次に、タイマ割込処理における入力判定処理（ステップＳ２１）を説明する。入力判定処理では、図４４に示す賞球コマンド出力カウンタ処理テーブルが使用される。賞球コマンド出力カウンタ処理テーブルは、ＲＯＭ５４に設定されている。賞球コマンド出力カウンタ処理テーブルの先頭アドレスには処理数（この例では「６」）が設定され、その後に、スイッチオンバッファ（２バイトのスイッチオンバッファのうちの入力ポート０に対応する方）の下位アドレス、入賞により賞球を払い出すことになる入賞口の各スイッチについてのスイッチ入力ビット判定値、賞球コマンド出力カウンタが、入賞口の各スイッチのそれぞれに対応して順次設定されている。なお、スイッチ入力ビット判定値は、入力ポート０における各スイッチの検出信号が入力されるビットに対応した値である。また、スイッチオンバッファの上位アドレスは固定的な値（例えば７Ｆ（Ｈ））である。また、賞球コマンド出力カウンタ処理テーブルにおいて、６つのスイッチオンバッファの下位アドレスのそれぞれには、同じデータが設定されている。なお、この実施の形態では、ＲＯＭ５４およびＲＡＭ５５のアドレスは１６ビットで指定される。
図４５は、入力判定処理を示すフローチャートである。入力判定処理において、ＣＰＵ５６は、賞球コマンド出力カウンタ処理テーブルの先頭アドレスをポインタにセットする（ステップＳ２１１１）。そして、ポインタが指すアドレスのデータ（この場合には処理数）をロードする（ステップＳ２１１２）。次に、スイッチオンバッファの上位アドレス（８ビット）を２バイトのチェックポインタの上位１バイトにセットする（ステップＳ２１１３）。
そして、ポインタの値を１増やし（ステップＳ２１１４）、ポインタが指す賞球コマンド出力カウンタ処理テーブルのデータ（この場合にはスイッチオンバッファの下位アドレス）をチェックポインタの下位１バイトにセットした後（ステップＳ２１１５）、ポインタの値を１増やす（ステップＳ２１１６）。次いで、チェックポインタが指すアドレスのデータ、すなわちスイッチオンバッファの内容をレジスタにロードし（ステップＳ２１１７）、ロードした内容と、ポインタが指す賞球コマンド出力カウンタ処理テーブルのデータ（この場合にはスイッチ入力ビット判定値）との論理積をとる（ステップＳ２１１８）。この結果、スイッチオンバッファの内容がロードされたレジスタには、検査対象としているスイッチの検出信号に対応したビット以外の７ビットが０になる。そして、ポインタの値を１増やす（ステップＳ２１１９）。
ステップＳ２１１８における演算結果が０でなれば、すなわち、検査対象のスイッチの検出信号がオン状態であれば（ステップＳ２１２０）、ポインタが指す賞球コマンド出力カウンタ（賞球コマンド出力カウンタ処理テーブルのデータ）のカウント値をロードする（ステップＳ２１２１）。また、ＣＰＵ５６は、ロードしたカウント値に１を加算する（ステップＳ２１２２）。
次いで、ＣＰＵ５６は、加算結果が２５６であるか否かを確認する（ステップＳ２１２３）。加算結果が２５６でなければ（すなわち、２５５以下であれば）、ＣＰＵ５６は、ポインタが指す賞球コマンド出力カウンタに加算結果をストアする（ステップＳ２１２４）。加算結果が２５６であれば、ＣＰＵ５６は、ポインタが指す賞球コマンド出力カウンタに加算結果をストアすることなく、ステップＳ２１２５に移行する。
この実施の形態では、各賞球コマンド出力カウンタのカウント値の最大値が２５５に設定されている。そのため、ステップＳ２１２３，Ｓ２１２４の処理では、カウント値が２５５に達するまでは、入賞口への遊技球の入賞を検出する毎に、賞球コマンド出力カウンタのカウント値が１ずつ加算される。そして、カウント値が２５５に達すると、入賞口への遊技球の入賞を検出しても、賞球コマンド出力カウンタのカウント値は更新されない。
また、この実施の形態では、ＣＰＵ５６は、賞球コマンド出力カウンタのカウント値をカウントアップすることによって、払い出すべき賞球数を特定可能なデータを記憶手段に記憶させる。なお、ＣＰＵ５６は、例えば、払い出すべき賞球数を所定のバッファに直接記憶させるようにしてもよい。また、ＣＰＵ５６は、賞球数そのものを記憶させるのではなく、例えば、払い出すべき賞球数を示すデータを所定のバッファに記憶させるようにしてもよい。この場合、ＣＰＵ５６は、例えば、賞球数３に対してデータ「０１」を記憶させ、賞球数１０に対してデータ「０２」を記憶させる等の制御を行ってもよい。
ステップＳ２１２５では処理数を１減らし、処理数が０でなければステップＳ２１１４に戻る（ステップＳ２１２６）。処理数が０であれば、処理を終了する。
次に、払出制御手段（払出制御用マイクロコンピュータ３７０）の動作を説明する。図４６は、払出制御手段における出力ポートの割り当ての例を示す説明図である。図４６に示すように、出力ポート０は、ステッピングモータによる払出モータ２８９に供給される各相の信号と、払出個数カウントスイッチ３０１の検出信号とを出力するための出力ポートである。すなわち、払出個数カウントスイッチ３０１の検出信号は、払出制御用マイクロコンピュータ３７０を経由して出力ポート０から主基板３１に出力される。また、出力ポート１は、７セグメントＬＥＤによるエラー表示ＬＥＤ３７４の各セグメント出力の出力ポートである。
なお、払出制御基板３７には、図４６には示されていないが、カードユニット５０へのＥＸＳ信号およびＰＲＤＹ信号を出力するための出力ポート３も設けられている。
図４７は、払出制御手段における入力ポートのビット割り当ての例を示す説明図である。図４７に示すように、ビット４には、主基板３１からの接続確認信号が入力される。また、ビット６，７には、それぞれ、球切れスイッチ１８７の検出信号、および払出モータ位置センサ２９５の検出信号が入力される。また、入力ポート１のビット１〜３には、それぞれ、払出個数カウントスイッチ３０１の検出信号、エラー解除スイッチ３７５からの操作信号、満タンスイッチ４８の検出信号が入力される。入力ポート１のビット４〜６には、それぞれ、カードユニット５０からのＶＬ信号、ＢＲＤＹ信号、ＢＲＱ信号が入力される。
次に、払出制御手段の動作について説明する。図４８は、払出制御手段が実行するメイン処理を示すフローチャートである。メイン処理では、払出制御用マイクロコンピュータ３７０の払出制御用ＣＰＵ３７１は、まず、必要な初期設定を行う。すなわち、払出制御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステップＳ７０１）。次に、割込モードを割込モード２に設定し（ステップＳ７０２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ７０３）。また、払出制御用ＣＰＵ３７１は、内蔵デバイスレジスタの設定を行い（ステップＳ７０４）、ＣＴＣおよびＰＩＯの設定を行う（ステップＳ７０５）を行った後に、ＲＡＭをアクセス可能状態に設定する（ステップＳ７０６）。また、賞球未払出個数カウンタ初期値として００００（Ｈ）をセットする（ステップＳ７０７）。
この実施の形態では、内蔵ＣＴＣのうちの一つのチャネルがタイマモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば２ｍｓ毎に発生させたい場合は、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
なお、タイマモードに設定されたチャネル（この実施の形態ではチャネル３）に設定される割込ベクタは、タイマ割込処理の先頭アドレスに相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでタイマ割込処理の先頭アドレスが特定される。タイマ割込処理では、払出手段を制御する払出制御処理（少なくとも主基板からの賞球払出に関する指令信号に応じて球払出装置９７を駆動する処理を含み、球貸し要求に応じて球払出装置９７を駆動する処理が含まれていてもよい。）が実行される。
この実施の形態では、払出制御用マイクロコンピュータ３７０でも割込モード２が設定される。従って、内蔵ＣＴＣのカウントアップにもとづく割込処理を使用することができる。また、ＣＴＣが送出した割込ベクタに応じた割込処理開始アドレスを設定することができる。ＣＴＣのチャネル３（ＣＨ３）のカウントアップにもとづく割込は、ＣＰＵの内部クロック（システムクロック）をカウントダウンしてレジスタ値が「０」になったら発生する割込であり、タイマ割込として用いられる。
次に、払出制御用ＣＰＵ３７１は、まず、ＲＡＭクリア処理を行う（ステップＳ７１２）。また、ＲＡＭ領域のフラグやカウンタなどに初期値を設定する（ステップＳ７１３）。ステップＳ７１３の処理には、賞球未払出個数カウンタ初期値を賞球未払出個数カウンタにセットする処理が含まれる。
また、払出制御用ＣＰＵ３７１は、シリアル通信回路３８０を初期設定するシリアル通信回路設定処理を実行する（ステップＳ７１３ａ）。この場合、払出制御用ＣＰＵ３７１は、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６が行うシリアル通信回路設定処理（ステップＳ１５ａ参照）と同様の処理に従って、シリアル通信回路３８０に遊技制御用マイクロコンピュータ５６０とシリアル通信させるための設定を行う。
シリアル通信回路３８０を初期設定すると、払出制御用ＣＰＵ３７１は、シリアル通信回路３８０の割り込み要求に応じて実行する割込処理の優先順位を初期設定する（ステップＳ７１３ｂ）。この場合、この場合、払出制御用ＣＰＵ３７１は、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６が行う優先順位の初期設定処理（ステップＳ１５ｂ参照）と同様の処理に従って、割込処理の優先順位を初期設定する。
そして、定期的にタイマ割込がかかるように払出制御用マイクロコンピュータ３７０に設けられているＣＴＣのレジスタの設定を行う（ステップＳ７１４）。すなわち、初期値としてタイマ割込発生間隔に相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理のステップＳ７０１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ７１５）。その後、タイマ割込の発生を監視するループ処理に入る。
上記のように、この実施の形態では、払出制御用マイクロコンピュータ３７０の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。そして、タイマ割込が発生すると、払出制御用マイクロコンピュータ３７０の払出制御用ＣＰＵ３７１は、タイマ割込処理を実行する。
図４９は、払出制御手段が実行するタイマ割込処理の例を示すフローチャートである。タイマ割込処理にて、払出制御用マイクロコンピュータ３７０の払出制御用ＣＰＵ３７１は、払出制御処理として以下の処理を実行する。まず、払出制御用ＣＰＵ３７１は、入力判定処理を行う（ステップＳ７５１）。入力判定処理は、入力ポート０のビット４〜６および入力ポート１のビット３〜６（図４７参照）の状態を検出して検出結果をＲＡＭの所定の１バイト（入力状態フラグと呼ぶ。）に反映する処理である。なお、払出制御処理において、入力ポート０のビット４〜６および入力ポート１のビット３〜６の状態にもとづいて制御を行う場合には、直接入力ポートの状態をチェックするのではなく、入力状態フラグの状態をチェックする。
次に、払出制御用ＣＰＵ３７１は、払出モータ制御処理を実行する（ステップＳ７５３）。払出モータ制御処理では、払出モータ２８９を駆動すべきときには、払出モータφ１〜φ４のパターンを出力ポート０に出力するための処理を行う。
また、払出制御用ＣＰＵ３７１は、カードユニット５０と通信を行うプリペイドカードユニット制御処理を実行する（ステップＳ７５４）。さらに、カードユニット５０からの球貸し要求に応じて貸し球を払い出す制御を行い、また、主基板からの賞球個数コマンドが示す個数の賞球を払い出す制御を行う賞球球貸し制御処理を実行する（ステップＳ７５６）。
そして、払出制御用ＣＰＵ３７１は、各種のエラーを検出するエラー処理を実行する（ステップＳ７５７）。また、遊技機外部に出力される賞球情報や球貸し情報を出力するための情報出力処理を実行する（ステップＳ７５８）。また、エラー処理の結果に応じてエラー表示ＬＥＤ３７４に所定の表示を行うとともに、賞球ＬＥＤ５１および球切れＬＥＤ５２を点灯するための表示制御処理を実行する（ステップＳ７５９）。
本実施の形態では、後述するエラー処理において各種エラー（例えば、満タンエラーや球切れエラー、プリペイドカードユニット未接続エラー）が検出されると、検出されたエラーに対応するエラービットがセットされる。そして、ステップＳ７５９の表示制御処理において、エラービットがセットされていることにづいて、払出制御用ＣＰＵ３７１は、エラー表示ＬＥＤ３７４に所定の表示を行う。また、払出制御用ＣＰＵ３７１は、表示制御処理において、賞球払出を行っている状態であるときに、賞球ＬＥＤ５１を点灯するための制御を行う。また、賞球払出を終了したら、賞球ＬＥＤ５１を消灯するための制御を行う。
また、この実施の形態では、出力ポートの出力状態に対応したＲＡＭ領域（出力ポート０バッファ、出力ポート１バッファ、出力ポート２バッファ）が設けられているのであるが、払出制御用ＣＰＵ３７１は、出力ポート０バッファ、出力ポート１バッファおよび出力ポート２バッファの内容を出力ポートに出力する（ステップＳ７６０：出力処理）。出力ポート０バッファ、出力ポート１バッファおよび出力ポート２バッファは、払出モータ制御処理（ステップＳ７５３）、プリペイドカード制御処理（ステップＳ７５４）、主制御通信処理（ステップＳ７５５）、情報出力処理（ステップＳ７５８）および表示制御処理（ステップＳ７５９）で更新される。
次に、ステップＳ７５５の主制御通信処理において、払出制御用マイクロコンピュータ３７０の払出制御用ＣＰＵ３７１が各種コマンドを送受信する動作を説明する。図２８に示すように、払出制御用マイクロコンピュータ３７０は、遊技制御用マイクロコンピュータ５６０と各種コマンドをシリアル通信するシリアル通信回路３８０を内蔵している。払出制御用マイクロコンピュータ３７０は、シリアル通信回路３８０を用いて、遊技制御用マイクロコンピュータ５６０から図２７に示す賞球個数コマンドを受信する。また、賞球個数コマンドを受信すると、払出制御用マイクロコンピュータ３７０は、シリアル通信回路３８０を用いて、図２７に示す賞球ＡＣＫコマンド「Ｄ２」を受信確認信号として送信する。
また、払出制御用ＣＰＵ３７１は、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６と同様に、割り込み許可状態である間にシリアル通信回路３８０からの割り込み要求があると、シリアル通信回路３８０が割り込み要求を行った割り込み原因に応じた割り込み処理を実行する。この実施の形態では、払出制御用ＣＰＵ３７１は、割り込み原因がシリアル通信回路３８０が受信データを受信したことであると特定すると、受信時割込処理を実行する。この場合、払出制御用ＣＰＵ３７１は、シリアル通信回路３８０が受信データを受信していることを示す受信時割込フラグをセットする。なお、払出制御用ＣＰＵ３７１は、受信時割込処理において、受信時割込フラグをセットするのでなく、シリアル通信回路３８０の受信データレジスタからデータを読み込んでもよい。この場合、例えば、払出制御用ＣＰＵ３７１は、受信時割込処理において、読み込んだ受信データが賞球個数コマンドであるか否かを判断する。また、受信データが賞球個数コマンドである場合、払出制御用ＣＰＵ３７１は、賞球個数コマンドが示す賞球数を賞球未払出個数カウンタに加算してもよい。そのようにすれば、後述する主制御通信処理において、受信時割込フラグがセットされていることにもとづいて受信データが賞球個数コマンドであるか否かを判定し（後述するステップＳ５４２〜Ｓ５４５参照）、賞球数を賞球未払出個数カウンタに加算する処理（後述するステップＳ５４６参照）を実る必要がなくなる。
図５０は、払出制御用マイクロコンピュータ３７０の払出制御用ＣＰＵ３７１が、主基板３１の遊技制御手段（遊技制御用マイクロコンピュータ５６０）と通信を行う主制御通信処理を示すフローチャートである。なお、主制御通信処理は、遊技制御用マイクロコンピュータ５６０からのコマンド（賞球要求信号としての接続確認コマンドや賞球個数コマンド）を受信したことにもとづくコマンド受信割込処理（シリアル通信回路３８０の受信データレジスタにデータが格納されたときに発生する内部割込である受信割込にもとづく割込処理）内の処理として実行される。ただし、主制御通信処理をタイマ割込処理内の処理として実行するように構成してもよい。
主制御通信処理において、払出制御用ＣＰＵ３７１は、接続確認信号がオン状態であるか否かを確認する（ステップＳ５４１）。なお、接続確認信号がオン状態であるということは、電力供給がなされ遊技制御手段において遊技の進行を制御可能な状態であることを意味し、接続確認信号がオフ状態であるということは、電力供給停止時処理が開始され遊技制御手段において遊技の進行が不能な状態であることを意味する（接続確認信号は、電力供給停止時処理における出力ポートクリア処理でオフ状態にされる。）。
払出制御用ＣＰＵ３７１は、シリアル通信回路３８０が受信したデータを格納する受信データレジスタからデータを読み込む（ステップＳ５４２）。そして、払出制御用ＣＰＵ３７１は、賞球要求信号としての接続確認コマンドを受信したかどうかを確認し（ステップＳ５４３）、接続確認コマンドを受信したとき（受信データレジスタから読み込んだデータが接続確認コマンドであるとき）は（ステップＳ５４３のＹ）、接続ＯＫコマンドの上位４ビットのデータをＲＡＭ５５の所定のデータ格納領域にセットする（ステップＳ５４７）。また、賞球エラー、満タンエラー、球切れエラーまたはドア開放エラーが発生したとき、つまり、図５８および図５９のエラー処理で賞球エラーフラグ、満タンエラーフラグ、球切れエラーフラグまたはドア開放エラーフラグがセットされたときは（ステップＳ５４８のＹ）、接続ＯＫコマンドのデータにエラー情報を付加する。具体的には、エラー状態を示す情報（エラー情報）を接続ＯＫコマンドの下位４ビットに設定する（ステップＳ５４９）。なお、賞球エラー、満タンエラー、球切れエラーまたはドア開放エラーが発生していないときは（ステップＳ５４８のＮ）、接続ＯＫコマンドの下位４ビットに「００００」が設定される。そして、ステップＳ５４７で所定のデータ格納領域にセットされた接続ＯＫコマンドの上位４ビットのデータと、接続ＯＫコマンドの下位４ビットのデータ（エラー情報を示すデータまたは「００００」のデータ）を送信データレジスタに書き込むことにより、接続ＯＫコマンドを遊技制御用マイクロコンピュータ５６０に送信する（ステップＳ５５２）。
接続確認コマンドを受信していないときは（ステップＳ５４３のＮ）、払出制御用ＣＰＵ３７１は、賞球払出動作が終了したかどうかを確認する（ステップＳ５４４）。なお、賞球払出動作が終了したかどうかは、一連の払出処理が終了したときにセットするフラグ（払出終了フラグ）を確認することにより判断することが可能である。賞球払出動作が終了していれば（ステップＳ５４４のＹ）、払出制御用ＣＰＵ３７１は、賞球終了コマンドのデータを送信データレジスタに書き込む（ステップＳ５５０）。なお、ステップＳ５５０の処理を実行する前（または後）に払出終了フラグをリセットする。払出終了フラグは払出処理の結果、未払出数が０になったとき（ステップＳ６５４のＹ）にセットされる。
賞球払出動作が終了していなければ（ステップＳ５４４のＮ）、払出制御用ＣＰＵは、賞球払出動作中であるかどうかを確認し（ステップＳ５４５）、賞球払出動作中であれば（ステップＳ５４５のＹ）、賞球準備中コマンドの上位４ビットのデータをＲＡＭ５５の所定のデータ格納領域にセットする（ステップＳ５５１）。また、賞球エラー、満タンエラー、球切れエラーまたはドア開放エラーが発生したとき、つまり、賞球エラーフラグ、満タンエラーフラグ、球切れエラーフラグまたはドア開放エラーフラグがセットされたときは（ステップＳ５４８のＹ）、賞球準備中コマンドのデータにエラー情報を付加する。具体的には、エラー状態を示す情報（エラー情報）を賞球準備中コマンドの下位４ビットに設定する（ステップＳ５４９）。なお、賞球エラー、満タンエラー、球切れエラーまたはドア開放エラーが発生していないときは（ステップＳ５４８のＮ）、接続ＯＫコマンドの下位４ビットに「００００」が設定される。そして、ステップＳ５５１で所定のデータ格納領域にセットされた賞球準備中コマンドの上位４ビットのデータと、賞球準備中コマンドの下位４ビットのデータ（エラー情報を示すデータまたは「００００」のデータ）を送信データレジスタに書き込むことにより、賞球準備中コマンドを遊技制御用マイクロコンピュータ５６０に送信する（ステップＳ５５２）。
賞球払出動作中でなければ（ステップＳ５４５のＮ）、払出制御用ＣＰＵ３７１は、賞球個数コマンドが示す個数を賞球未払出個数カウンタに加算する（ステップＳ５４６）。そして、接続ＯＫコマンドの上位４ビットのデータをＲＡＭ５５の所定のデータ格納領域にセットする（ステップＳ５４７）。また、賞球エラー、満タンエラー、球切れエラーまたはドア開放エラーが発生したとき、つまり、賞球エラーフラグ、満タンエラーフラグ、球切れエラーフラグまたはドア開放エラーフラグがセットされたときは（ステップＳ５４８のＹ）、接続ＯＫコマンドのデータにエラー情報を付加する。具体的には、エラー状態を示す情報（エラー情報）を接続ＯＫコマンドの下位４ビットに設定する（ステップＳ５４９）。なお、賞球エラー、満タンエラー、球切れエラーまたはドア開放エラーが発生していないときは（ステップＳ５４８のＮ）、接続ＯＫコマンドの下位４ビットに「００００」が設定される。そして、ステップＳ５４７で所定のデータ格納領域にセットされた接続ＯＫコマンドの上位４ビットのデータと、接続ＯＫコマンドの下位４ビットのデータ（エラー情報を示すデータまたは「００００」のデータ）を送信データレジスタに書き込むことにより、接続ＯＫコマンドを遊技制御用マイクロコンピュータ５６０に送信する（ステップＳ５５２）。
なお、接続ＯＫコマンドまたは賞球準備中コマンドにエラー情報を設定する場合、図５８および図５９に示すエラー処理においてエラービットをセットするときに、遊技制御用マイクロコンピュータ５６０側に通知するエラー情報に対応するビットに対して１バイトの領域のうちの４ビットを固めてセットする。これによって、その４ビットをそのまま遊技制御用マイクロコンピュータ５６０側に送信するコマンドの下位４ビットにセットすることが可能となる。
図５１は、ステップＳ７５６の賞球球貸し制御処理を示すフローチャートである。賞球球貸し制御処理において、払出制御用ＣＰＵ３７１は、払出個数カウントスイッチ３０１の検出信号がオン状態になったことを確認したら（ステップＳ６０１）、球貸し中であれば球貸し未払出個数カウンタの値を１減らし（ステップＳ６０２，Ｓ６０４）、球貸し中でなければ賞球未払出個数カウンタの値を１減らす（ステップＳ６０２，Ｓ６０３）。また、賞球未払出個数カウンタの値を１減算すると、払出個数カウントスイッチ３０１の検出信号を主基板３１に転送（出力）する（ステップＳ６０３ａ）。
次に、ＲＡＭに形成されている払出制御状態フラグの払出球検知ビットをセットする（ステップＳ６０５）。払出球検知ビットは、払出通過待ち処理において、１回の賞球払出処理（最大１５個）または１回の球貸し処理において（２５個の払出）、払出モータ２８９を駆動したにもかかわらず遊技球が１個も払出個数カウントスイッチ３０１を通過しなかったことを検知するために用いられる。その後、払出制御コードの値に応じてステップＳ６１０〜Ｓ６１２のいずれかの処理を実行する。
賞球球貸し制御処理において、払出個数カウントスイッチ３０１の検出信号の確認や未払出個数カウンタの減算処理を行うときには、エラービットのチェックは実行されない。従って、遊技球の払い出しに関わるエラー状態であっても、払出個数カウントスイッチ３０１によって遊技球の払い出しが検出される毎に、払い出された遊技球が貸し球であれば球貸し未払出個数カウンタの値を１減算し、賞球であれば賞球未払出個数カウンタの値を１減算する処理を実行する。よって、払い出しに関わるエラーが発生しても、未払出の遊技球数を正確に管理することができる。すなわち、払出制御用マイクロコンピュータ３７０の払出制御用ＣＰＵ３７１がエラーの発生を検出する前に球払出装置９７から払い出された遊技球は、払い出された時点からやや遅れて払出個数カウントスイッチ３０１によって検出されるのであるが、払出制御用ＣＰＵ３７１は、球払出装置９７から遊技球が払い出された後、その遊技球が払出個数カウントスイッチ３０１によって検出される前にエラーの発生を検出したような場合に、エラーの発生を検出する前に球払出装置９７から払い出された遊技球を、賞球未払出個数カウンタまたは球貸し未払出個数カウンタに反映できる。
図５２は、払出制御コードが０の場合に実行される払出開始待ち処理（ステップＳ６１０）を示すフローチャートである。払出開始待ち処理において、払出制御用ＣＰＵ３７１は、ＢＲＤＹ信号がオン状態でなければ（ステップＳ６２１）、ステップＳ６３１以降の賞球払出のための処理を実行する。ただし、エラービットがセットされていたら、ステップＳ６３１以降の処理を実行しない（ステップＳ６２２）。エラーフラグにおけるエラービットには、主基板未接続エラーのビット、賞球エラー（払出スイッチ異常検知エラー１、払出スイッチ異常検知エラー２、払出ケースエラー、プリペイドカードユニット未接続エラー、プリペイドカードユニット通信エラー）のビット、満タンエラーのビット、球切れエラーのビット、ドア開放エラーのビットが含まれている。また、主基板未接続エラーは主基板３１からの接続確認信号がオフ状態であるときにセットされる。従って、払出制御用ＣＰＵ３７１は、遊技機に対して電力供給が開始された後、接続確認信号がオン状態になったことを条件に、実質的な制御を開始する。接続確認信号がオン状態であるということは、電力供給がなされ遊技制御手段において遊技の進行を制御可能な状態であるので、遊技の進行に応じた賞球の払出制御が実行可能であることを意味する。一方、接続確認信号がオフ状態であるということは、電力供給が停止され遊技制御手段において遊技の進行が不能な状態であるので、遊技の進行に応じた賞球の払出制御が実行不可能であることを意味する。よって、払出制御用ＣＰＵ３７１は、主基板未接続エラーのビットがセットされているときには、賞球の払出制御を停止する。一方、この例では、エラービットの確認を行うことなく貸し球の払出制御を実行する構成とされており、主基板未接続エラーのビットがセットされていても、球貸し制御は継続して行う。
ＢＲＤＹ信号がオン状態であって、さらに、球貸し要求信号であるＢＲＱ信号がオン状態になっていたら（ステップＳ６２３）、払出制御用ＣＰＵ３７１は、ＶＬ信号がオン状態であるか否かを確認する（ステップＳ６２３ａ）。ＶＬ信号がオン状態であれば、払出制御用ＣＰＵ３７１は、球貸し動作中フラグをセットする（ステップＳ６２４）。そして、球貸し未払出個数カウンタに「２５」をセットし（ステップＳ６２５）、払出モータ回転回数バッファに「２５」をセットする（ステップＳ６２６）。なお、ステップＳ６２３ａでＶＬ信号がオン状態でなければ、払出制御用ＣＰＵ３７１は、ステップＳ６２４以降の処理を行わず、ステップＳ６２２に進む。
払出モータ回転回数バッファは、払出モータ制御処理（ステップＳ７５３）において参照される。すなわち、払出モータ制御処理では、払出モータ回転回数バッファにセットされた値に対応した回転数分だけ払出モータ２８９を回転させる制御が実行される。
その後、払出制御用マイクロコンピュータ３７０は、払出モータ制御処理で実行される処理を選択するための払出モータ制御コードに、払出モータ起動準備処理（ステップＳ５２２）に応じた値（具体的は「１」）をセットし（ステップＳ６２７）、払出制御コードの値を１にして（ステップＳ６２８）、処理を終了する。
ステップＳ６３１では、払出制御用ＣＰＵ３７１は、賞球未払出個数カウンタの値が０であるか否かを確認する（ステップＳ６３１）。０であれば処理を終了する。賞球未払出個数カウンタの値が０でない場合には、１５以上であるか否か確認する（ステップＳ６３２）。１５未満であれば、払出モータ回転回数バッファに賞球未払出個数カウンタの値をセットし（ステップＳ６３３）、１５以上であれば、払出モータ回転回数バッファに「１５」をセットする。そして、賞球動作中フラグをセットし（ステップＳ６３５）、ステップＳ６２７に移行する。
図５３は、払出制御コードが１の場合に実行される払出モータ停止待ち処理（ステップＳ６１１）を示すフローチャートである。払出モータ停止待ち処理において、払出制御用ＣＰＵ３７１は、払出動作が終了したか否か確認する（ステップＳ６４１）。払出制御用ＣＰＵ３７１は、例えば、払出モータ制御処理における払出モータブレーキ処理（ステップＳ５２５）が終了するときにその旨のフラグ（具体的には回転数バッファが０となって払出モータの駆動制御が終了したときにセットされるフラグ）をセットし、ステップＳ６４１においてそのフラグを確認することによって払出動作が終了したか否かを確認することができる。
払出動作が終了した場合には、払出制御用ＣＰＵ３７１は、払出制御監視タイマに払出通過監視時間をセットする（ステップＳ６４２）。払出通過監視時間は、最後の払出球が払出モータ２８９によって払い出されてから払出個数カウントスイッチ３０１を通過するまでの時間に、余裕を持たせた時間である。そして、払出制御コードの値を２にして（ステップＳ６４３）、処理を終了する。
図５４〜図５６は、払出制御コードの値が２の場合に実行される払出通過待ち処理（ステップＳ６１２）を示すフローチャートである。払出通過待ち処理では、賞球払出が行われているときには、賞球未払出個数カウンタの値が０になっていれば正常に払出が完了したと判定される。賞球未払出個数カウンタの値が０になっていない場合には、エラー状態でなければ、１個の遊技球の再払出動作を、２回を上限として試みる。再払出動作において払出個数カウントスイッチ３０１によって遊技球が実際に払い出されたことが検出されたら正常に払出が完了したと判定される。なお、この実施の形態では、１回の賞球払出動作で払い出される遊技球数は最大１５個であり、また、賞球払出中に賞球個数コマンドを受信したら賞球未払出個数カウンタの値が増加するので、正常に払出が完了した場合でも、賞球未払出個数カウンタの値が０になっていないことがある。
また、球貸し払出が行われているときには、球貸し未払出個数カウンタの値が０になっていれば正常に払出が完了したと判定される。球貸し未払出個数カウンタの値が０になっていない場合には、エラー状態でなければ、１個の遊技球または球貸し残数（球貸し未払出個数カウンタの値に相当）の再払出動作を試みる。なお、この実施の形態では、１回の球貸し払出動作で払い出される遊技球数は２５個（固定値）であり、２５個の遊技球が払い出されるように払出モータ２８９を回転させたのであるから、球貸し未払出個数カウンタの値が０になっていない場合には、正常に払出が完了していないことになる。
払出通過待ち処理において、払出制御用ＣＰＵ３７１は、まず、払出制御タイマの値を確認し、その値が０になっていればステップＳ６５３に移行する（ステップＳ６５０）。払出制御タイマの値が０でなければ、払出制御タイマの値を−１する（ステップＳ６５１）。そして、払出制御タイマの値が０になっていなければ（ステップＳ６５２）、すなわち払出制御タイマがタイムアウトしていなければ処理を終了する。なお、ステップＳ６５０の処理は、後述する遊技球払出のリトライ動作が開始されたときのことを考慮した処理である。後述するステップＳ８０７の処理が実行された場合には、ステップＳ６５０からＳ６５３に移行するルートを経てリトライ動作が開始される。
払出制御タイマがタイムアウトしていれば（ステップＳ６５２）、球貸し払出処理（球貸し動作）を実行していたか否か確認する（ステップＳ６５３）。球貸し動作を実行していたか否かは、ＲＡＭに形成されている払出制御状態フラグにおける球貸し動作中ビットがセットされているか否か（ステップＳ６２３，Ｓ６２４参照）によって確認される。球貸し動作を実行していない場合、すなわち、賞球払出処理（賞球動作）を実行していた場合には、払出制御用ＣＰＵ３７１は、賞球未払出個数カウンタの値を確認する（ステップＳ６５４）。賞球未払出個数カウンタの値が０になっている場合には、正常に賞球払出処理が完了したとして、払出制御状態フラグにおける払出球検知ビット、再払出動作中１ビット、再払出動作中２ビット、賞球動作中フラグおよび球貸し動作中ビットをリセットし（ステップＳ６５５）、払出制御コードを０にして（ステップＳ６５６）、処理を終了する、なお、払出球検知ビットは、払出個数カウントスイッチ３０１がオンしたときにセットされるビットであり、払出動作中に払出個数カウントスイッチ３０１が少なくとも１個の遊技球を検出したことを示すビットである。また、再払出動作中１ビットおよび再払出動作中２ビットは、２回の再払出動作からなる再払出処理を実行する際に用いられる制御ビットである。
払出制御用ＣＰＵ３７１は、賞球未払出個数カウンタの値が０になっていない場合には、エラーフラグ（具体的には、払出スイッチ異常エラー１ビット、払出スイッチ異常エラー２ビットおよび払出ケースエラービットのうちのいずれか１ビットまたは複数ビット）がセットされていないことを条件として（ステップＳ６５９）、また、払出球検知ビットがセットされていないことを条件として（ステップＳ６６１）、再払出動作を実行する。なお、エラーフラグがセットされている場合には、再払出動作を実行しない。
上述したように、この実施の形態では、正常に払出が完了した場合でも、賞球未払出個数カウンタの値が０になっていないことがある。そこで、払出球検知ビットがセットされていれば、すなわち払出個数カウントスイッチ３０１が賞球払出処理中に少なくとも１個の遊技球の払出を検出していたら、正常に賞球払出処理が完了したとして、ステップＳ６５５に移行する。なお、例えば、１回の賞球払出処理で１５個の遊技球を払い出すべきところ、実際には１４個の遊技球しか払い出されなかった場合（払出個数カウントスイッチ３０１が１４個の遊技球しか検出しなかった場合）にも、払出球検知ビットがセットされるので正常に賞球払出処理が完了したとみなされるが、その場合には、賞球未払出個数カウンタの値は１４しか減算されていないはずであり、不足分は次回の賞球払出処理で払い出されるので、遊技者に不利益を与えることはない。なお、賞球未払出個数カウンタの値が０になったとき（ステップＳ６５４のＹ）にのみセットされるフラグにもとづいて、主制御通信処理（図３６および図３７）の賞球払出動作の終了の判定（ステップＳ５４４参照）や賞球払出動作中の判定（ステップＳ５４５参照）を行うようにしてもよい。この場合、未払出の賞球が完全に払い出されるまで（再払出処理が実行される場合も含む）、賞球準備中コマンドが遊技制御用マイクロコンピュータ５６０に出力されることになる。このような構成によれば、少しでも異常が生じる可能性がある状態で遊技制御用マイクロコンピュータ５６０側から賞球個数コマンドが送信されることがないので、遊技者の不利益（例えば、賞球払出動作中に賞球個数コマンドが送信され未払出賞球個数カウンタに賞球個数コマンドで指定された値が設定されたが、電源断が発生して未払出賞球個数カウンタの値がクリアされてしまい、本来払い出されるべき賞球が払い出されないという不利益）を防止することができる。
再払出処理を実行するために、払出制御用ＣＰＵ３７１は、まず、再払出動作中２ビットがセットされているか否か確認する（ステップＳ６６２）。セットされていなければ、再払出動作中１ビットがセットされているか否か確認する（ステップＳ６６３）。再払出動作中１ビットもセットされていなければ、初回の再払出動作を実行するために、再払出動作個数として１をセットし（ステップＳ６６４）、再払出動作中１ビットをセットし（ステップＳ６６５）、払出モータ回転回数バッファに再払出動作個数または球貸し未払出数個数カウンタの値をセットする（ステップＳ６６６）。また、払出制御用ＣＰＵ３７１は、払出モータ制御処理で実行される処理を選択するための払出モータ制御コードに、払出モータ起動準備処理（ステップＳ５２２）に応じた値（具体的は「１」）をセットする。払出モータ回転回数バッファは、払出モータ制御処理（ステップＳ７５３）において参照される。すなわち、払出モータ制御処理では、払出モータ回転回数バッファにセットされた値に対応した回転数分だけ払出モータ２８９を回転させる制御が実行される。なお、ステップＳ６６６において、球貸し未払出数個数カウンタの値も取り扱われるのは、球貸し払出処理における再払出処理でもステップＳ６６６が用いられるからである。すなわち、払出制御用ＣＰＵ３７１は、ステップＳ６６６において、賞球払出処理における再払出処理では再払出動作個数をセットし、球貸し払出処理における再払出処理では球貸し未払出数個数カウンタの値をセットする。その後、払出制御コードを１にして（ステップＳ６６７）、処理を終了する。なお、エラーが２回発生したことによりエラー状態に設定する場合においても、所定期間（例えば１２０秒）経過後に自動的にエラー状態を解除して再度リトライ動作（再払出処理）を再開させるように構成してもよい。
ステップＳ６６３において、再払出動作中１ビットがセットされていることを確認したら、払出制御用ＣＰＵ３７１は、２回目の再払出を実行するために、再払出動作個数として１をセットし（ステップＳ６６８）、再払出動作中１ビットをリセットし（ステップＳ６６９）、再払出動作中２ビットをセットする（ステップＳ６７０）。そして、ステップＳ６６６に移行する。
ステップＳ６６２において、再払出動作中２ビットがセットされていることを確認したら、払出制御用ＣＰＵ３７１は、２回の再払出処理を実行しても遊技球が払い出されなかった（払出個数カウントスイッチ３０１が遊技球を検出しなかった）として、エラーフラグにおける払出ケースエラービットをセットする（ステップＳ６７２）。その際に、再払出動作中２ビットをリセットしておく（ステップＳ６７１）。そして、処理を終了する。
以上のように、再払出処理（補正払出処理）において２回の再払出動作を行っても遊技球が１個も払い出されない場合には、遊技球の払出動作不良として、払出個数カウントスイッチ未通過エラービット（払出ケースエラービット）がセットされる。
従って、この実施の形態では、払出制御用マイクロコンピュータ３７０における景品遊技媒体払出制御手段は、払出検出手段としての払出個数カウントスイッチ３０１からの検出信号にもとづいて、景品遊技媒体の払い出しが行われなかったことを検出したときに、あらかじめ決められた所定回（この例では２回）を限度として、払出手段に１個の景品遊技媒体の払い出しを行わせるように制御を行う。なお、この実施の形態では、景品遊技媒体を払い出すためのリトライ動作を２回行っても景品遊技媒体の払い出しが行われなかった場合には、払出ケースエラービットをセットしてエラー発生中状態になるが（ステップＳ６７２）、景品遊技媒体の払い出しが行われなかったことを初めて検知したときに払出ケースエラービットをセットしてもよい。なお、「リトライ動作（あるいは「リトライ」、「リトライ動作処理」）」とは、所定数の遊技球の払い出しを行うための通常の払出処理を実行したのにもかかわらず、実際の払い出し数が少ない場合に実行させる動作であって、通常の払出処理とは別に、未払出の遊技球を払い出すために払出処理を再度実行させるための動作を意味する。
賞球球貸し制御処理において、払出動作（１回の賞球払出または１回の球貸し）を行うか否か判定するためにエラービットがチェックされるのは、図５０に示された払出開始待ち処理においてのみである。図５１に示された払出モータ停止待ち処理および図５２等に示された払出通過待ち処理では、エラービットはチェックされない。なお、払出通過待ち処理におけるステップＳ６５９等でもエラービットがチェックされているが、そのチェックは再払出動作を行うか否かを判断するためであって、払出動作（１回の賞球払出または１回の球貸し）を開始するか否か判定するためではない。従って、ステップＳ６２６、Ｓ６３３またはステップＳ６３４の処理が行われて遊技球の払出処理が開始された後では、エラーが発生しても払出処理は中断されない。すなわち、エラーが発生すると、遊技球の払出処理は、切りのよい時点（１回の賞球払出または１回の球貸しが終了した時点）まで継続される。なお、ステップＳ６２１でチェックされるエラーフラグにおけるエラービットの中には、主基板３１からの接続確認信号がオフ状態になったことを示すエラービットが含まれている。よって、接続確認信号がオフ状態になったときにも、遊技球の払出処理は、切りのよい時点で停止される。なお、遊技球の払出処理を切りのよい時点まで継続するのでなく、ステップＳ６２６、Ｓ６３３またはステップＳ６３４の処理が行われて遊技球の払出処理が開始された後であっても、エラーが発生すると直ちに遊技球の払出処理を停止するようにしてもよい。
ステップＳ６５３で球貸し払出処理（球貸し動作）を実行していたことを確認すると、払出制御用ＣＰＵ３７１は、球貸し未払出個数カウンタの値が０になっているか否か確認する（ステップＳ６５７）。０になっていれば、正常に球貸し払出処理が完了したとしてステップＳ６５５に移行する。
ステップＳ６５７で、球貸し未払出個数カウンタの値が０になっていなければ、エラーフラグ（具体的には、払出スイッチ異常エラー１ビット、払出スイッチ異常エラー２ビットおよび払出ケースエラービットのうちのいずれか１ビットまたは複数ビット）がセットされていないことを条件として（ステップＳ６７５）、再払出処理を実行する。なお、エラーフラグがセットされている場合には、再払出処理を実行しない。
再払出処理を実行するために、払出制御用ＣＰＵ３７１は、まず、再払出動作中２ビットがセットされているか否か確認する（ステップＳ６７６）。セットされていなければ、再払出動作中１ビットがセットされているか否か確認する（ステップＳ６７７）。再払出動作中１ビットもセットされていなければ、初回の再払出動作を実行するために、再払出動作個数として１をセットし（ステップＳ６７８）、再払出動作中１ビットをセットし（ステップＳ６７９）、さらに払出球検知ビットをリセットした後（ステップＳ６８０）、ステップＳ６６６に移行する。
ステップＳ６７７において、再払出動作中１ビットがセットされていることを確認したら、払出制御用ＣＰＵ３７１は、再払出動作を再度実行するための処理を行う。具体的には、再払出動作中１ビットをリセットする（ステップＳ６８１）。そして、払出球検知ビットがセットされていたら、すなわち、最初の再払出動作で遊技球が払い出されていたら、ステップＳ６８３に移行する。払出球検知ビットがセットされていなかったら、２回目の再払出動作を実行するためにステップＳ６８４に移行する。
ステップＳ６８３では払出球検知ビットをリセットし、その後、ステップＳ６６６に移行する。従って、この場合には、再払出動作中１ビットがセットされたままになっているので、再度、初回（最初）の再払出動作が行われる。ステップＳ６８４では、再払出動作個数として１をセットし（ステップＳ６８４）、再払出動作中２ビットをセットし（ステップＳ６８５）、ステップＳ６６６に移行する。
ステップＳ６７６において、再払出動作中２ビットがセットされていることを確認したら、払出制御用ＣＰＵ３７１は、再払出動作中２ビットをリセットし（ステップＳ６８６）、払出球検知ビットがセットされていたら、すなわち、再払出動作で遊技球が払い出されていたらステップＳ６８３に移行して残りの未払出を分を解消することを試みる。払出球検知ビットがセットされていなかったら、２回の再払出処理を実行しても遊技球が払い出されなかった（払出個数カウントスイッチ３０１が遊技球を検出しなかった）として、エラーフラグにおける払出ケースエラービットをセットする（ステップＳ６８８）。そして、処理を終了する。
以上のように、球貸し処理に係る再払出処理（補正払出処理）において連続して２回の再払出動作を行っても遊技球が１個も払い出されない場合には、遊技球の払出動作不良として、払出個数カウントスイッチ未通過エラービット（払出ケースエラービット）がセットされる。
次に、エラー処理について説明する。図５７は、エラーの種類とエラー表示用ＬＥＤ３７４の表示との関係等を示す説明図である。図５７に示すように、主基板３１からの接続確認信号がオフ状態になった場合には、払出制御用マイクロコンピュータ３７０の払出制御用ＣＰＵ３７１は、主基板未接続エラーとして、エラー表示用ＬＥＤ３７４に「１」を表示する制御を行う。従って、接続確認信号の入力状態の確認中に接続確認信号がオフ状態となると、エラー表示用ＬＥＤ３７４に「１」が表示されることになる。
払出個数カウントスイッチ３０１の断線または払出個数カウントスイッチ３０１の部分において球詰まりが発生した場合には、払出スイッチ異常検知エラー１として、エラー表示用ＬＥＤ３７４に「２」を表示する制御を行う。なお、払出個数カウントスイッチ３０１の断線または払出個数カウントスイッチ３０１の部分において球詰まりが発生したことは、払出個数カウントスイッチ３０１の検出信号がオフ状態にならなかったことによって判定される。
遊技球の払出動作中でないにも関わらず払出個数カウントスイッチ３０１の検出信号がオン状態になった場合には、払出スイッチ異常検知エラー２として、エラー表示用ＬＥＤ３７４に「３」を表示する制御を行う。払出モータ２８９の回転異常または遊技球が払い出されたにも関わらず払出個数カウントスイッチ３０１の検出信号がオン状態にならない場合には、払出ケースエラーとして、エラー表示用ＬＥＤ３７４に「４」を表示する制御を行う。払出個数カウントスイッチ３０１の検出信号がオン状態にならないことの具体的な検出方法は既に説明したとおりである。
また、下皿満タン状態すなわち満タンスイッチ４８がオン状態になった場合には、満タンエラーとして、エラー表示用ＬＥＤ３７４に「５」を表示する制御を行う。補給球の不足状態すなわち球切れスイッチ１８７がオン状態になった場合には、球切れエラーとして、エラー表示用ＬＥＤ３７４に「６」を表示する制御を行う。
また、カードユニット５０からのＶＬ信号がオフ状態になった場合には、プリペイドカードユニット未接続エラーとして、エラー表示用ＬＥＤ３７４に「７」を表示する制御を行う。不正なタイミングでカードユニット５０と通信がなされた場合には、プリペイドカードユニット通信エラーとして、エラー表示用ＬＥＤ３７４に「８」を表示する制御を行う。なお、プリペイドカードユニット通信エラーは、プリペイドカードユニット制御処理（ステップＳ７５４）において検出される。
以上のエラーのうち、払出スイッチ異常検知エラー２、払出ケースエラー、賞球過多異常エラーまたは賞球過少異常エラーが発生した後、エラー解除スイッチ３７５が操作されエラー解除スイッチ３７５から操作信号が出力されたら（オン状態になったら）、払出制御手段は、エラーが発生する前の状態に復帰する。
なお、払出制御用ＣＰＵ３７１は、既に述べたように、具体的には、タイマ割込処理の表示制御処理（ステップＳ７５９参照）において、図５７に示す関係に従ってエラー表示ＬＥＤ３７４にエラー表示を行う。例えば、払出制御用ＣＰＵ３７１は、後述するエラー処理においてプリペイドカードユニット未接続エラービットをセットしたことにもとづいて（ステップＳ８２６参照）、表示制御処理において、プリペイドカードユニット未接続エラーが発生している旨を示すエラー表示「７」をエラー表示用ＬＥＤ３７４に表示する制御を行う。また、例えば、エラー処理において満タンエラービットをセットしたことにもとづいて（ステップＳ８０９参照）、表示制御処理において、満タンエラーが発生している旨を示すエラー表示「５」をエラー表示用ＬＥＤ３７４に表示する制御を行う。
図５８および図５９は、ステップＳ７５７のエラー処理を示すフローチャートである。エラー処理において、払出制御用ＣＰＵ３７１は、エラーフラグをチェックし、そのうちのセットされているビットが、払出スイッチ異常検知エラー２および払出ケースエラーのみ（２つのうちのいずれかのビットのみ、またはそれら２ビットのみ）であるか否か確認する（ステップＳ８０１）。セットされているビットがそれらのみである場合には、エラー解除スイッチ３７５から操作信号がオン状態になったか否か確認する（ステップＳ８０２）。操作信号がオン状態になったら、エラー復帰時間をエラー復帰前タイマにセットする（ステップＳ８０３）。エラー復帰時間は、エラー解除スイッチ３７５が操作されてから、実際にエラー状態から通常状態に復帰するまでの時間である。
エラー解除スイッチ３７５から操作信号がオン状態でない場合には、エラー復帰前タイマの値を確認する（ステップＳ８０４）。エラー復帰前タイマの値が０であれば、すなわち、エラー復帰前タイマがセットされていなければ、ステップＳ８０８に移行する。エラー復帰前タイマがセットされていれば、エラー復帰前タイマの値を−１し（ステップＳ８０５）、エラー復帰前タイマの値が０になったら（ステップＳ８０６）、エラーフラグのうちの、払出スイッチ異常検知エラー２および払出ケースエラーのビットをリセットし（ステップＳ８０７）、ステップＳ８０８に移行する。
なお、ステップＳ８０７の処理が実行されるときに、払出スイッチ異常検知エラー２および払出ケースエラーのビットのうちには、セット状態ではないエラービットがある場合もあるが、セット状態にないエラービットをリセットしても何ら問題はない。以上のように、この実施の形態では、払出スイッチ異常検知エラー２または払出ケースエラーのビットをセットする原因になったエラー（図５７参照）が発生した場合には、エラー解除スイッチ３７５が押下されることによってエラー解除される。
ステップＳ８０７の処理が実行されて払出ケースエラービットがリセットされた場合には、払出制御コードが「２」（図５４〜図５６に示す払出通過待ち処理の実行に対応）であって、賞球未払出個数カウンタの値または球貸し未払出個数カウンタの値が０でないときには、遊技球払出のリトライ動作が開始される。つまり、次にステップＳ７５６の賞球球貸し制御処理が実行されるときにステップＳ６１２の払出通過待ち処理が実行されると、再び、再払出処理が行われる。例えば、賞球払出処理が行われていた場合には、賞球未払出個数カウンタの値が０でないときには、ステップＳ６５４からステップＳ６５９に移行し、ステップＳ６５９においてエラービットがリセット状態であることが確認されるので、ステップＳ６６２以降の再払出処理を開始するための処理が再度実行され、再払出処理が実行される。なお、エラー解除スイッチ３７５が押下されることによってリセットされた払出ケースエラービットに関して、そのビットがセットされたときには（ステップＳ６７２が実行されたとき）、払出制御タイマは既にタイムアップしている。従って、ステップＳ８０７の処理が実行されて払出ケースエラービットがリセットされた場合には、次に払出通過待ち処理が実行されるときには、ステップＳ６５０の判断において払出制御タイマ＝０と判定される。また、払出ケースエラービットがセットされたときには払出球検知ビットは０である（ステップＳ６６１の判断で払出球検知ビットは０でないとステップＳ６７２が実行されないので）。従って、ステップＳ６５９においてエラービットがリセット状態であることが確認されると、必ずステップＳ６６２が実行される。つまり、必ず、再払出処理が実行される。
以上のように、払出制御手段は、球払出装置９７が遊技球の払い出しを行ったにもかかわらず払出個数カウントスイッチ３０１が１個も遊技球を検出しなかったときには遊技球を払い出すためのリトライ動作をあらかじめ決められた所定回（例えば２回）を限度として球払出装置９７に実行させる補正払出制御を行った後、払出個数カウントスイッチ３０１が１個も遊技球を検出しなかったことが検出されたときには（図５５のステップＳ６６１以降を参照）、払い出しに関わる制御状態をエラー状態に移行させ、エラー状態においてエラー解除スイッチ３７５からエラー解除信号が出力されたことを条件に再度補正払出制御を行わせる補正払出制御再起動処理を実行する。
さらに、エラー状態における再払出処理の実行中（具体的には払出ケースエラーをセットする前の再払出処理中およびエラー解除スイッチ３７５押下後の再払出処理中）でも、図５１に示すステップＳ６０１〜Ｓ６０４の処理は実行されている。すなわち、払い出しに関わるエラーが生じているときでも、遊技球が払出個数カウントスイッチ３０１を通過すれば、賞球未払出個数カウンタや球貸し未払出個数カウンタの値が減算される。従って、エラー状態から復帰したときの賞球未払出個数カウンタや球貸し未払出個数カウンタの値は、実際に払い出された遊技球数を反映した値になっている。すなわち、払い出しに関わるエラーが発生しても、実際に払い出した遊技球数を正確に管理することができる。
また、図５４〜図５６に示された払出通過待ち処理において、再払出処理が実行された結果、遊技球が払い出されたことが確認されたときでも、払出ケースエラーのビットはリセットされない。払出ケースエラーのビットがリセットされるのは、あくまでも、エラー解除スイッチ３７５が操作されたとき（具体的は、操作後エラー復帰時間が経過したとき）である（ステップＳ８０２，Ｓ８０７）。すなわち、遊技球が払出個数カウントスイッチ３０１を通過したこと等にもとづいて自動的に払出ケースエラー（払出不足エラー）の状態が解除されるということはなく、人為的な操作を経ないと払出ケースエラーは解除されない。従って、遊技店員等は、確実に払出不足が発生したことを認識することができる。
エラー解除スイッチ３７５が操作されたことによってハードウェア的にリセット（払出制御用ＣＰＵ３７１に対するリセット）がかかるように構成されている場合には、エラー解除スイッチ３７５が操作されたことによって例えば賞球未払出個数カウンタの値もクリアされてしまう。しかし、この実施の形態では、払出制御手段が、エラー解除スイッチ３７５が操作されたことによって再払出動作を再び行うように構成されているので、確実に払出処理が実行され、遊技者に不利益を与えないようにすることができる。
ステップＳ８０８では、払出制御用ＣＰＵ３７１は、満タンスイッチ４８の検出信号を確認する。満タンスイッチ４８の検出信号が出力されていれば（オン状態であれば）、エラーフラグのうちの満タンエラービットをセットする（ステップＳ８０９）。満タンスイッチ４８の検出信号がオフ状態であれば、満タンエラービットをリセットする（ステップＳ８１０）。
また、払出制御用ＣＰＵ３７１は、球切れスイッチ１８７の検出信号を確認する（ステップＳ８１１）。球切れスイッチ１８７の検出信号が出力されていれば（オン状態であれば）、エラーフラグのうちの球切れエラービットをセットする（ステップＳ８１２）。球切れスイッチ１８７の検出信号がオフ状態であれば、球切れエラービットをリセットする（ステップＳ８１３）。なお、球切れエラービットをセットされているときには、ステップＳ７５９の表示制御処理において、出力ポート１バッファにおける球切れＬＥＤ５２に対応したビットを点灯状態に対応した値にする。
さらに、払出制御用ＣＰＵ３７１は、主基板３１からの接続確認信号の状態を確認し（ステップＳ８１５）、接続確認信号が出力されていなければ（オフ状態であれば）、主基板未接続エラービットをセットする（ステップＳ８１６）。また、接続確認信号が出力されていれば（オン状態であれば）、主基板未接続エラービットをリセットする（ステップＳ８１７）。
また、払出制御用ＣＰＵ３７１は、各スイッチの検出信号の状態が設定される各スイッチタイマのうち払出個数カウントスイッチ３０１に対応したスイッチタイマの値を確認し、その値がスイッチオン最大時間（例えば「２４０」）を越えていたら（ステップＳ８１８）、エラーフラグのうち払出スイッチ異常検知エラー１のビットをセットする（ステップＳ８１９）。また、払出個数カウントスイッチ３０１に対応したスイッチタイマの値がスイッチオン最大時間以下であれば、払出スイッチ異常検知エラー１のビットをリセットする（ステップＳ８２０）。なお、各スイッチタイマの値は、ステップＳ７５１の入力判定処理において、各スイッチの検出信号を入力する入力ポートの状態がスイッチオン状態であれば＋１され、オフ状態であれば０クリアされる。従って、払出個数カウントスイッチ３０１に対応したスイッチタイマの値がスイッチオン最大時間を越えていたということは、スイッチオン最大時間を越えて払出個数カウントスイッチ３０１がオン状態になっていることを意味し、払出個数カウントスイッチ３０１の断線または払出個数カウントスイッチ３０１の部分で遊技球が詰まっていると判断される。
また、払出制御用ＣＰＵ３７１は、払出個数カウントスイッチ３０１に対応したスイッチタイマの値がスイッチオン判定値（例えば「２」）になった場合に（ステップＳ８２１）、球貸し動作中フラグおよび賞球動作中フラグがともにリセット状態であれば、払出動作中でないのに払出個数カウントスイッチ３０１を遊技球が通過したとして、エラーフラグのうち払出スイッチ異常検知エラー２のビットをセットする（ステップＳ８２２，Ｓ８２３）。また、球貸し動作中フラグまたは賞球動作中フラグがセットされていれば、払出スイッチ異常検知エラー２のビットをリセットする（ステップＳ８２４）。
また、払出制御用ＣＰＵ３７１は、カードユニット５０からのＶＬ信号の入力状態を確認し（ステップＳ８２５）、ＶＬ信号が入力されていなければ（オフ状態であれば）、エラーフラグのうちプリペイドカードユニット未接続エラービットをセットする（ステップＳ８２６）。また、ＶＬ信号が入力されていれば（オン状態であれば）、プリペイドカードユニット未接続エラービットをリセットする（ステップＳ８２７）。
なお、ステップＳ７５９の表示制御処理では、エラーフラグ中のエラービットに応じた表示（数値表示）による報知をエラー表示用ＬＥＤ３７４によって行う。従って、通信エラーをエラー表示用ＬＥＤ３７４によって報知することができる。また、通信エラーは、払出制御手段の側で検出されるので、遊技制御手段の負担を増すことなく通信エラーを検出できる。
また、この実施の形態では、主基板未接続エラーは接続確認信号がオン状態になると自動的に解消されるが（ステップＳ８１５，Ｓ８１７参照）、さらにエラー解除スイッチ３７５が操作されたという条件を加えて、エラー状態が解消されるようにしてもよい。
また、この実施の形態では、通信エラーが、カードユニット５０との間の通信エラー（プリペイドカードユニット未接続エラーおよびプリペイドカードユニット通信エラー）やその他のエラーと区別可能に報知される（図５７参照）。従って、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０との間の通信エラーが容易に特定される。
次に、音／ランプ制御手段（音／ランプ制御用マイクロコンピュータ１００ｂ）の動作を説明する。図６０は、音／ランプ制御基板８０ｂに搭載されている音／ランプ制御用マイクロコンピュータ１００ｂ（具体的には、音／ランプ制御用ＣＰＵ１０１ｂ）が実行するメイン処理を示すフローチャートである。遊技機に対する電力供給が開始され、リセット信号がハイレベルになると、音／ランプ制御用マイクロコンピュータ１００ｂは、メイン処理を開始する。メイン処理では、音／ランプ制御用マイクロコンピュータ１００ｂは、まず、ＲＡＭ領域のクリアや各種初期値の設定、また演出制御の起動間隔を決めるためのタイマの初期設定等を行うための初期化処理を行う（ステップＳ７８１）。その後、音／ランプ制御用マイクロコンピュータ１００ｂは、タイマ割込フラグの監視（ステップＳ７８２）の確認を行うループ処理に移行する。タイマ割込が発生すると、音／ランプ制御用マイクロコンピュータ１００ｂは、タイマ割込処理においてタイマ割込フラグをセットする。メイン処理において、タイマ割込フラグがセットされていたら、音／ランプ制御用マイクロコンピュータ１００ｂは、そのフラグをクリアし（ステップＳ７８３）、以下の音／ランプ制御処理を実行する。
タイマ割込は例えば２ｍｓ毎にかかる。すなわち、音／ランプ制御処理は、例えば２ｍｓ毎に起動される。また、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、具体的な音／ランプ制御処理はメイン処理において実行されるが、タイマ割込処理で音／ランプ制御処理を実行してもよい。
音／ランプ制御処理において、音／ランプ制御用マイクロコンピュータ１００ｂは、まず、受信した演出制御コマンドを解析する（コマンド解析処理：ステップＳ７８４）。なお、エラー特定コマンドを受信したときは、当該コマンドの下位４ビットの内容にもとづいて、エラーの内容（賞球エラー、満タンエラー、球切れエラー、ドア開放エラー）を特定する。そして、特定したエラーの内容に応じたエラービット（エラーフラグ）をセットする。エラービットがセットされると、報知制御プロセス処理において参照されて、エラーの内容に応じたエラー報知が実行される。エラー報知は、音、ランプ、表示のいずれか一つまたは複数の組み合わせ、もしくは全部で実行すればよく、エラーの中に可変表示装置９のみで報知を実行するものがある場合には、当該エラーのときだけ図柄制御基板にエラー特定コマンドを送信するようにしてもよい。
次いで、音／ランプ制御用マイクロコンピュータ１００ｂは、演出内容決定処理を行う（ステップＳ７８５）。演出内容決定処理では、音／ランプ制御用マイクロコンピュータ１００ｂは、演出制御コマンド（変動パターンコマンドや表示結果指定コマンド）にもとづいて、可変表示装置９を用いて行う演出内容（予告演出を行うか否かや、予告演出の種類）を決定する。また、音／ランプ制御用マイクロコンピュータ１００ｂは、決定した演出内容を示す演出内容指定コマンドを生成する。
次いで、音／ランプ制御用マイクロコンピュータ１００ｂは、音出力処理を行う（ステップＳ７８６）。この場合、音／ランプ制御用マイクロコンピュータ１００ｂは、音声合成用ＩＣ１７３に対して音番号データ（例えば、変動パターンコマンドに示される変動パターンに対応する音番号データ）を出力する。そして、音声合成用ＩＣ１７３は、音番号データに応じた音声や効果音を発生し増幅回路１７５に出力する。
次いで、音／ランプ制御用マイクロコンピュータ１００ｂは、ランプ表示処理を行う（ステップＳ７８７）。この場合、音／ランプ制御用マイクロコンピュータ１００ｂは、プロセスデータ中に設定されているランプ制御実行データにもとづいてランプ制御を行う。
また、音／ランプ制御用マイクロコンピュータ１００ｂは、乱数カウンタを更新する処理を実行する（ステップＳ７８８）。また、音／ランプ制御用マイクロコンピュータ１００ｂは、主基板３１から受信した演出制御コマンドや、ステップＳ７８５の演出内容決定処理で生成した演出内容指定コマンドを、図柄制御基板８０ａに送出する処理を行う（コマンド制御処理：ステップＳ７８９）。また、音／ランプ制御用マイクロコンピュータ１００ｂは、エラー特定コマンドを受信したことにもとづいて、所定のエラーが発生している旨を報知するための報知制御プロセス処理を実行する（ステップＳ７９０）。その後、ステップＳ７８２のタイマ割込フラグの確認を行う処理に戻る。なお、エラーの報知は、エラーの内容ごとに異なる音声を出力したり、エラーの内容を可変表示装置９の画面に表示したりする（例えば、「満タンエラーが生じました！」という文字を表示する）ことによって、エラーの内容を遊技者に知らせるものである。
図６１は、音／ランプ制御処理で用いる各乱数を示す説明図である。各乱数は、以下のように使用される。
（１）ランダム１：予告演出を実行するか否かを決定する（予告演出実行決定用）。この実施の形態では、可変表示装置９においてリーチ態様の飾り図柄の可変表示を行う際に、音／ランプ制御用マイクロコンピュータ１００ｂは、例えば、ランダム１があらかじめ決められている１つの値と一致した場合には、予告演出を行うと決定する。なお、音／ランプ制御用マイクロコンピュータ１００ｂは、リーチ態様の可変表示を行うか否かに関わらず、ランダム１を用いて予告演出を行うか否かを決定してもよい。
（２）ランダム２：予告演出を行う場合に、可変表示装置９を用いて行う予告演出の種類を決定する（予告演出種類決定用）
図６２は、図６０に示された演出内容決定処理（ステップＳ７８５）を示すフローチャートである。演出内容決定処理において、音／ランプ制御用マイクロコンピュータ１００ｂは、変動パターンコマンド受信フラグがセットされているか否か確認する（ステップＳ１８５１）。なお、変動パターンコマンド受信フラグは、コマンド制御処理（ステップＳ７８９参照）において、遊技制御用マイクロコンピュータ５６０から変動パターンコマンドを受信したことが確認されたことにもとづいて設定されるフラグである。
変動パターンコマンド受信フラグがセットされていれば、音／ランプ制御用マイクロコンピュータ１００ｂは、変動パターンコマンド受信フラグをリセットし、受信した変動パターンコマンドにもとづいて飾り図柄の変動パターンを特定する。また、音／ランプ制御用マイクロコンピュータ１００ｂは、特定した変動パターンにもとづいて、可変表示装置９を用いて実行すべき可変表示がリーチを伴う変動であるか否かを判定する（ステップＳ１８５２）。例えば、音／ランプ制御用マイクロコンピュータ１００ｂは、受信した変動パターンコマンドに示される変動パターンがリーチを伴うパターンである場合、音／ランプ制御用マイクロコンピュータ１００ｂは、リーチを伴う変動であると判定する。なお、ステップＳ１８５１で変動パターンコマンド受信フラグがセットされていなかった場合には、音／ランプ制御用マイクロコンピュータ１００ｂは、そのまま処理を終了する。
リーチを伴う変動であると判定した場合、音／ランプ制御用マイクロコンピュータ１００ｂは、予告演出実行決定用乱数（ランダム１）にもとづいて、予告演出を行うか否かを決定する（ステップＳ１８５３）。例えば、音／ランプ制御用マイクロコンピュータ１００ｂは、ランダム１が所定値と一致すると、可変表示装置９を用いた予告演出を行うと決定する。なお、ステップＳ１８５２でリーチを伴う変動でなかった場合には、音／ランプ制御用マイクロコンピュータ１００ｂは、ステップＳ１８５７に移行する。
ステップＳ１８５４で予告演出を行わないと決定した場合、音／ランプ制御用マイクロコンピュータ１００ｂは、変動パターンコマンドを受信しているとともに表示結果指定コマンドを受信している場合には、変動パターンコマンドおよび表示結果指定コマンドを図柄制御用マイクロコンピュータ１００ａに送信または転送し、図柄制御用マイクロコンピュータ１００ａは、可変表示装置９を用いた飾り図柄の可変表示および遊技演出を実行することになる。この場合、音／ランプ制御用マイクロコンピュータ１００ｂは、ステップＳ１８５４で予告演出を行わないと決定すると、予告演出を行わない旨を指定する通知コマンドを生成し、図柄制御用マイクロコンピュータ１００ａに送信する（ステップＳ１８５７）。
予告演出を行うと決定すると（ステップＳ１８５４）、音／ランプ制御用マイクロコンピュータ１００ｂは、予告演出種類決定用乱数（ランダム２）にもとづいて、可変表示装置９を用いて行わせる予告演出の種類を決定する（ステップＳ１８５５）。例えば、音／ランプ制御用マイクロコンピュータ１００ｂは、ランダム２にもとづいて、予告演出において、飾り図柄をどの程度の速度で変動させるかや、飾り図柄をいずれの回転方向に変動させるか、可変表示装置９にいずれのキャラクタを登場させるかを決定する。
なお、この実施の形態では、変動パターンコマンドにもとづいて演出内容を決定する場合を説明するが、音／ランプ制御用マイクロコンピュータ１００ｂは、遊技制御用マイクロコンピュータ５６０から受信した表示結果指定コマンドにもとづいて、非確変大当りまたは確変大当りであることを特定して、演出内容を決定してもよい。また、音／ランプ制御用マイクロコンピュータ１００ｂは、図柄ずれ数指定コマンドを遊技制御用マイクロコンピュータ５６０から受信し、受信した図柄ずれ数指定コマンドにもとづいて、停止図柄がリーチを伴うはずれ図柄であるか否かを特定して、演出内容を決定してもよい。この場合、例えば、遊技制御用マイクロコンピュータ５６０は、特別図柄停止図柄設定処理（ステップＳ３０１参照）で飾り図柄の停止図柄を決定する際に、停止図柄をリーチ／はずれ図柄に決定した場合には、飾り図柄の停止図柄のずれ数を求める。また、遊技制御用マイクロコンピュータ５６０は、求めたずれ数を特定可能な値を含む図柄ずれ数指定コマンドを生成し、音／ランプ制御用マイクロコンピュータ１００ｂに送信する。そして、音／ランプ制御用マイクロコンピュータ１００ｂは、図柄ずれ数コマンドを受信したことにもとづいて停止図柄がリーチ／はずれ図柄であると特定し、演出内容を決定する。
さらに、音／ランプ制御用マイクロコンピュータ１００ｂは、上記に示した全てのコマンド（変動パターンコマンド、表示結果指定コマンド、および図柄ずれ数指定コマンド）にもとづいて、演出内容を決定してもよい。また、音／ランプ制御用マイクロコンピュータ１００ｂは、上記に示した各コマンド（変動パターンコマンド、表示結果指定コマンド、および図柄ずれ数指定コマンド）のうちのいずれか２つにもとづいて、演出内容を決定してもよい。
また、音／ランプ制御用マイクロコンピュータ１００ｂは、決定した演出内容（予告演出を行うか否かや、予告演出の種類）を示す演出内容指定コマンドを生成する。そして、音／ランプ制御用マイクロコンピュータ１００ｂは、生成した演出内容指定コマンドを、図柄制御基板８０ａに対して送信する処理を行う（ステップＳ１８５６）。なお、音／ランプ制御用マイクロコンピュータ１００ｂは、演出内容指定コマンドとともに、表示結果指定コマンドおよび変動パターンコマンドを図柄制御基板８０ａに転送または送信する。そして、図柄制御基板８０ａの図柄制御用マイクロコンピュータ１００ａは、音／ランプ制御用マイクロコンピュータ１００ｂから受信した演出内容指定コマンド、表示結果指定コマンドおよび変動パターンコマンドにもとづいて、後述する図柄制御プロセス処理（ステップＳ１７０５参照）において、飾り図柄の可変変動および遊技演出を行う。この場合、図柄制御用マイクロコンピュータ１００ａは、受信した演出内容指定コマンドにもとづいて、ＶＤＰ１０９に、可変表示装置９を用いた予告演出を行わせる。
なお、ステップＳ１８５６において、音／ランプ制御用マイクロコンピュータ１００ｂは、演出内容指定コマンドを生成するのでなく、決定した演出内容を、変動パターンコマンドや表示結果指定コマンドに付加してもよい。例えば、音／ランプ制御用マイクロコンピュータ１００ｂは、コマンドのヘッダ部分に演出内容を示す値を付加することによって、演出内容を変動パターンコマンドや表示結果指定コマンドに付加する。この場合、音／ランプ制御用マイクロコンピュータ１００ｂは、変動パターンコマンドのみのヘッダ部分に演出内容を示す値を付加してもよく、表示結果指定コマンドのみのヘッダ部分に演出内容を示す値を付加してもよい。さらに、音／ランプ制御用マイクロコンピュータ１００ｂは、変動パターンコマンドおよび表示結果指定コマンドの両方のヘッダ部分に演出内容を示す値を付加してもよい。そして、音／ランプ制御用マイクロコンピュータ１００ｂは、演出内容を付加した変動パターンコマンドや表示結果指定コマンドを、図柄制御基板８０ａに対して送信する処理を行ってもよい。なお、予告演出を行わない場合には、音／ランプ制御用マイクロコンピュータ１００ｂは、遊技制御用マイクロコンピュータ５６０から受信した表示結果指定コマンドを、そのまま図柄制御用マイクロコンピュータ１００ａに転送することになる。
また、この実施の形態では、ステップＳ１８５６で送信テーブルのアドレスがセットされたことにもとづいて、音／ランプ制御メイン処理におけるコマンド制御処理（ステップＳ７８９参照）が実行されることによって、演出内容指定コマンドが図柄制御基板８０ａに送信される。
また、この実施の形態では、ランプ制御実行データを含む音／ランプ制御側プロセスデータが、音／ランプ制御基板８０ｂにおけるＲＯＭに格納されている。また、表示制御実行データを含む図柄制御側プロセスデータが、図柄制御基板８０ａにおけるＲＯＭに格納されている。この実施の形態では、ステップＳ１８５６において、音／ランプ制御用マイクロコンピュータ１００ｂは、決定した演出内容に応じて生成した演出内容指定コマンドを図柄制御用マイクロコンピュータ１００ａに送信する。そして、図柄制御用マイクロコンピュータ１００ａは、受信した演出内容指定コマンドにもとづいてＲＯＭから表示制御実行データを読み出し、読み出した表示制御実行データにもとづいて可変表示装置９を用いて演出を行う。
また、ステップＳ１８５６で決定した演出内容を変動パターンコマンドや表示結果指定コマンドに付加する場合、音／ランプ制御用マイクロコンピュータ１００ｂは、決定した演出内容（例えば、背景色や登場するキャラクタ）を付加した変動パターンコマンドや表示結果指定コマンドを、図柄制御用マイクロコンピュータ１００ａに送信してもよい。そして、図柄制御用マイクロコンピュータ１００ａは、受信した変動パターンコマンドや表示結果指定コマンドにもとづいてＲＯＭから表示制御実行データを読み出し、読み出した表示制御実行データにもとづいて可変表示装置９を用いて演出を行ってもよい。
また、表示制御実行データおよびランプ制御実行データの両方を含むプロセスデータが、音／ランプ制御基板８０ｂにおけるＲＯＭに格納されていてもよい。この場合、音／ランプ制御用マイクロコンピュータ１００ｂは、決定した演出内容に応じた表示制御実行データをＲＯＭから抽出し、生成した演出内容指定コマンドとともに、図柄制御用マイクロコンピュータ１００ａに送信してもよい。そして、図柄制御用マイクロコンピュータ１００ａは、受信した表示制御実行データにもとづいて、可変表示装置９を用いて演出を行ってもよい。
また、表示制御実行データおよびランプ制御実行データの両方を含むプロセスデータが、音／ランプ制御基板８０ｂにおけるＲＯＭに格納する場合に、音／ランプ制御用マイクロコンピュータ１００ｂは、決定した演出内容に応じた表示制御実行データをＲＯＭから抽出し、決定した演出内容を付加した変動パターンコマンドや表示結果指定コマンドとともに、図柄制御用マイクロコンピュータ１００ａに送信してもよい。そして、図柄制御用マイクロコンピュータ１００ａは、受信した表示制御実行データにもとづいて、可変表示装置９を用いて演出を行ってもよい。
図６３は、報知制御プロセス処理を示すフローチャートである。報知制御プロセス処理では、演出制御用ＣＰＵ１０１は、報知制御プロセスフラグの値に応じてステップＳ１９００，Ｓ１９０１のうちのいずれかの処理を行う。各処理において、以下のような処理を実行する。
報知開始処理（ステップＳ１９００）は、コマンド解析処理でセットされる各エラーフラグ（満タンエラー報知フラグ、賞球エラー報知フラグ、球切れエラー報知フラグ）にもとづいて、エラー等の報知を開始する処理である。報知を開始すると、報知制御プロセスフラグの値を報知中処理（ステップＳ１９０１）に対応した値に変更する。
報知中処理（ステップＳ１９０１）は、各エラーフラグ（満タンエラー報知フラグ、賞球エラー報知フラグ、球切れエラー報知フラグ）にもとづいて、報知を継続する処理である。なお、エラーが解除され、エラーフラグ（エラービット）がリセットされると報知を終了する。が報知を終了すると、報知制御プロセスフラグの値を報知開始処理（ステップＳ１９０１）に対応した値に変更する。
次に、図柄制御手段（図柄制御用マイクロコンピュータ１００ａ）の動作を説明する。図６４は、図柄制御基板８０ａに搭載されている図柄制御用マイクロコンピュータ１００ａ（具体的には、図柄制御用ＣＰＵ１０１ａ）が実行するメイン処理を示すフローチャートである。図柄制御用マイクロコンピュータ１００ａは、電源が投入されると、メイン処理の実行を開始する。メイン処理では、まず、ＲＡＭ領域のクリアや各種初期値の設定、また図柄制御の起動間隔を決めるためのタイマの初期設定等を行うための初期化処理を行う（ステップＳ１７０１）。その後、図柄制御用マイクロコンピュータ１００ａは、タイマ割込フラグの監視（ステップＳ１７０２）を行うループ処理に移行する。タイマ割込が発生すると、図柄制御用マイクロコンピュータ１００ａは、タイマ割込処理においてタイマ割込フラグをセットする。メイン処理において、タイマ割込フラグがセットされていたら、図柄制御用マイクロコンピュータ１００ａは、そのフラグをクリアし（ステップＳ１７０３）、以下の図柄制御処理を実行する。
図柄制御処理において、図柄制御用マイクロコンピュータ１００ａは、まず、音／ランプ制御基板８０ｂから受信した演出制御コマンドを解析する（コマンド解析処理：ステップＳ１７０４）。次いで、図柄制御用マイクロコンピュータ１００ａは、図柄制御プロセス処理を行う（ステップＳ１７０５）。図柄制御プロセス処理では、制御状態に応じた各プロセスのうち、現在の制御状態（図柄制御プロセスフラグ）に対応した処理を選択して可変表示装置９の表示制御を実行する。さらに、各種乱数を生成するためのカウンタのカウンタ値を更新する乱数更新処理を実行する（ステップＳ１７０６）。
また、図柄制御用マイクロコンピュータ１００ａは、所定のエラー（賞球エラー、満タンエラー、球切れエラー、ドア開放エラー）が発生している旨を報知する報知制御プロセス処理を実行する（ステップＳ１７０７）。この場合、図柄制御用マイクロコンピュータ１００ａは、図６２に示す音／ランプ制御用マイクロコンピュータ１００ｂが実行する報知制御プロセス処理と同様の処理の従って、所定のエラーが発生している旨を報知する。ただし、図柄制御用マイクロコンピュータ１００ａは、可変表示装置９を用いて、所定のエラーが発生している旨を報知する。例えば、図柄制御用マイクロコンピュータ１００ａは、所定のエラーが発生している旨を可変表示装置９に表示させる。その後、ステップＳ１７０２に移行する。
図６５は、図６４に示されたメイン処理における図柄制御プロセス処理（ステップＳ１７０５）を示すフローチャートである。図柄制御プロセス処理では、図柄制御用ＣＰＵ１０１ａは、図柄制御プロセスフラグの値に応じてステップＳ１８００〜Ｓ１８０７のうちのいずれかの処理を行う。各処理において、以下のような処理を実行する。
変動パターンコマンド受信待ち処理（ステップＳ１８００）：コマンド受信割込処理によって、音／ランプ制御基板８０ｂから変動パターン指定の演出制御コマンド（変動パターンコマンド）を受信したか否か確認する。具体的には、変動パターンコマンドが受信されたことを示すフラグ（変動パターン受信フラグ）がセットされたか否か確認する。変動パターン受信フラグは、図柄制御用ＣＰＵ１０１ａが実行するコマンド解析処理で、変動パターンコマンドが受信されたことが確認された場合にセットされる。変動パターンコマンドを受信した場合には、飾り図柄の変動態様（変動期間中の飾り図柄の変動速度や、背景，キャラクタの種類、キャラクタの表示開始時期など）を、それぞれの変動パターンに応じてあらかじめ決められている複数種類のうちから選択する。なお、それぞれの変動パターンについて、あらかじめ１種類の変動態様が決められている場合には、受信した変動パターンに応じた変動態様を使用することに決定する。そして、図柄制御プロセスフラグの値を予告選択処理（ステップＳ１８０１）に対応した値に更新する。
予告選択処理（ステップＳ１８０１）：例えばキャラクタ画像を用いた予告演出（特別図柄の停止図柄が大当り図柄となること、またはリーチが発生することを事前に報知するための演出）を行うか否かと、行う場合の予告演出の種類を特定する。この実施の形態では、音／ランプ制御基板８０ｂから受信した演出内容指定コマンドにもとづいて、可変表示装置９を用いて行う予告演出が特定される。そして、図柄制御プロセスフラグの値を全図柄変動開始処理（ステップＳ１８０２）に対応した値に更新する。
全図柄変動開始処理（ステップＳ１８０２）：左中右の飾り図柄の変動が開始されるように制御する。そして、図柄制御プロセスフラグの値を図柄変動中処理（ステップＳ１８０３）に対応した値に更新する。
図柄変動中処理（ステップＳ１８０３）：変動パターンに応じて決められている変動時間の終了を監視する。また、左右図柄の停止制御を行う。変動時間が終了したら、大当りとすることに決定されている場合には、図柄制御プロセスフラグの値を大当たり図柄停止処理（ステップＳ１８０４）に対応した値に更新する。大当りとしないことに決定されている場合には、図柄制御プロセスフラグの値をはずれ図柄停止処理（ステップＳ１８０５）に対応した値に更新する。なお、図柄変動中処理では、変動パターンを構成する各変動状態（変動速度）の切替タイミングの制御も行う。
大当り図柄停止処理（ステップＳ１８０４）：飾り図柄の変動を最終停止し停止図柄（確定図柄）を表示する制御を行う。そして、図柄制御プロセスフラグの値を大当り表示処理（ステップＳ１８０６）に対応した値に更新する。なお、この処理において、図柄制御用ＣＰＵ１０１ａは、可変表示装置９に飾り図柄の大当り図柄を停止表示させるが、遊技制御用マイクロコンピュータ５６０の制御と同様に、図柄制御プロセスフラグの値が大当り図柄停止処理である時間を所定時間継続させることが好ましい。
はずれ図柄停止処理（ステップＳ１８０５）：飾り図柄の変動を最終停止し停止図柄（確定図柄）を表示する制御を行う。そして、図柄制御プロセスフラグの値を変動パターンコマンド受信待ち処理（ステップＳ１８００）に対応した値に更新する。なお、この処理において、図柄制御用ＣＰＵ１０１ａは、可変表示装置９に飾り図柄のはずれ図柄を停止表示させる。
大当り表示処理（ステップＳ１８０６）：大当り表示の制御を行う。そして、図柄制御プロセスフラグの値を大当たり遊技中処理（ステップＳ１８０７）に対応した値に更新する。
大当り遊技中処理（ステップＳ１８０７）：大当たり遊技中の制御を行う。例えば、大入賞口開放前表示や大入賞口開放時表示の演出制御コマンドを受信したら、ラウンド数の表示制御等を行う。大当り遊技が終了したら、図柄制御プロセスフラグの値を変動パターンコマンド受信待ち処理（ステップＳ１８００）に対応した値に更新する。
以上のように、この実施の形態では、遊技制御用マイクロコンピュータ５６０は、所定周期（１ｓ）毎に賞球要求信号を接続確認コマンドとして払出制御用マイクロコンピュータに送信し、払出制御用マイクロコンピュータ３７０は、賞球要求信号を入力したことにもとづいて受信ＡＣＫ信号を接続ＯＫコマンドとして遊技制御用マイクロコンピュータ５６０に送信する。また、遊技制御用マイクロコンピュータは、所定の払出条件が成立したこと（入賞口に遊技球が入賞したこと）にもとづいて、賞球要求信号を出力するときに、払い出すべき賞球個数を特定可能なデータを、賞球要求信号の所定ビットを異ならせることにより設定し、当該設定がなされた賞球要求信号を賞球個数コマンドとして払出制御用マイクロコンピュータ３７０に送信し、払出制御用マイクロコンピュータ３７０は、賞球要求信号としての賞球個数コマンドにもとづいて、当該賞球要求信号により特定される個数の遊技球を払い出す賞球払出動作を実行する。また、払出制御用マイクロコンピュータ３７０は、所定のエラー（賞球エラー、満タンエラー、球切れエラー）が発生したときに、遊技制御用マイクロコンピュータ５６０が当該所定のエラーを認識可能なデータを、受信ＡＣＫ信号の所定ビットを異ならせることにより設定し、当該設定がなされた受信ＡＣＫ信号を接続ＯＫコマンドとして遊技制御用マイクロコンピュータ５６０に送信する。そのような構成によれば、払出制御用マイクロコンピュータ３７０が賞球要求信号の受信にもとづいて定期的に送信する受信ＡＣＫ信号に所定のエラー情報を乗せることによりエラー信号を送信することができるため、エラー信号の送信タイミングを考慮することなくエラー信号の取りこぼし等の発生を防止することができ、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０との間の通信を確実に行うことができる。なお、この実施の形態では、賞球要求信号としての接続確認コマンドを送信する周期（間隔）を１秒としていたが、０．５秒等としてもよい。
遊技制御用マイクロコンピュータ５６０は、賞球要求信号としての賞球個数コマンドを送信するときに、当該賞球要求信号により特定される賞球個数をＲＡＭ５５に形成された賞球コマンド出力カウンタから減算し、払出制御用マイクロコンピュータ３７０により送信されたエラー情報を含む受信ＡＣＫ信号を受信した場合であっても、賞球要求信号としての賞球個数コマンドを再度出力することを禁止するように構成とされているので、不正に賞球を払い出させるような不正行為を確実に防止することができる。すなわち、賞球払出動作が終了した後に、賞球個数の減算処理を行うと、賞球個数コマンドを送信して賞球払出動作が実行されているとき（例えば払い出すべき賞球個数が１５個の場合において１０個の賞球が払い出されたとき）に不正に電源断を生じさせるような不正行為によって、復旧後に賞球コマンド出力カウンタに格納されている未払出の賞球個数のデータにもとづいて賞球個数コマンドが再度送信され、不正に多くの賞球の払出が行われてしまうおそれがあるが、賞球個数コマンドを送信するときに減算処理を実行すれば、そのような不正に多くの賞球が払い出されてしまうような行為を防止することができる。
遊技制御用マイクロコンピュータ５６０は、払出制御用マイクロコンピュータ３７０との通信の接続状態を示す接続確認信号を出力ポート５７を介して払出制御用マイクロコンピュータ３７０に送信するように構成されているので、払出制御用マイクロコンピュータ３７０側でどのタイミングにおいても通信の接続状態を確認することができるため、通信の接続状態が異常状態であるときに賞球の払い出しが行われることを確実に防止することができる。
遊技制御用マイクロコンピュータ５６０は、賞球要求信号としての接続確認コマンドを出力した後、所定期間内に受信ＡＣＫ信号としての接続ＯＫコマンドを受信するか否かを判定し、所定期間内に受信ＡＣＫ信号を受信しなかったと判定されたときに、通信エラーが発生したとして、所定周期（１ｓ）よりも長い特定周期（１０ｓ）毎に賞球要求信号としての接続確認コマンドを払出制御用マイクロコンピュータ３７０に送信するように構成されているので、通信エラーを早期に認識することができるとともに、正常な通信状態でないときに頻繁に要求信号を送信することが回避され、遊技制御用マイクロコンピュータ５６０の処理負担を軽減することができる。
遊技制御用マイクロコンピュータ５６０および払出制御用マイクロコンピュータ３７０は、他のマイクロコンピュータとシリアル通信を行うシリアル通信回路５０５，３８０を内蔵し、払出制御用マイクロコンピュータ３７０は、賞球要求信号を受信したことにもとづいて、当該賞球要求信号を受信するための受信割込処理を実行し、当該受信割込処理内で賞球ＡＣＫ信号を送信するように構成されているので、払出制御用マイクロコンピュータ３７０の処理の遅れに起因して受信ＡＣＫ信号の送信が遅れてしまい、遊技制御用マイクロコンピュータ５６０が通信エラーと判定してしまうことを防止することができる。
所定の演出装置（スピーカ２７、ランプ）を制御する音／ランプ制御用マイクロコンピュータ１００ｂを備え、遊技制御用マイクロコンピュータ５６０は、エラー情報を含む受信ＡＣＫ信号としての接続ＯＫコマンドを受信したときに、受信した当該受信ＡＣＫ信号をそのまま音／ランプ制御用マイクロコンピュータ１００ｂに送信し、音／ランプ制御用マイクロコンピュータ１００ｂは、受信ＡＣＫ信号としての接続ＯＫコマンドを受信したことにもとづいて、演出装置を制御して所定のエラーが発生したことを報知するように構成されているので、遊技制御用マイクロコンピュータ５６０の処理負担を増加させることなく所定のエラーが発生したことを報知することができる。
なお、この実施の形態では、払出個数カウントスイッチ３０１からの払出検出信号を、払出制御基板３７を経由して主基板３１に入力するように構成されているので、払出検出信号を出力するための配線を、払出個数カウントスイッチ３０１から主基板３１および払出制御基板３７の両方に設ける必要がなくなる。そのため、払出個数カウントスイッチ３０１から払出検出信号を出力するための配線を削減することができる。
なお、払出個数カウントスイッチ３０１からの払出検出信号を主基板３１に直接入力するようにしてもよい。この場合、払出個数カウントスイッチ３０１から払出検出信号を出力するための配線を、主基板３１および払出制御基板３７の両方に設けることになる。そして、遊技制御用マイクロコンピュータ５６０は、払出個数カウントスイッチ３０１から直接入力した払出検出信号にもとづいて、入力判定処理において、総賞球数格納バッファが格納する総賞球数の減算処理を行う。
また、この実施の形態では、主基板３１からの演出制御コマンドを、まず音／ランプ制御基板８０ｂで受信し、さらに音／ランプ制御基板８０ｂから図柄制御基板８０ａに変動パターンコマンドや演出内容指定コマンドが送出される場合を説明したが、主基板３１からの演出制御コマンドを、まず図柄制御基板８０ａで受信するようにしてもよい。
図６６は、中継基板７７、音／ランプ制御基板８０ｂおよび図柄制御基板８０ａの他の回路構成例を示すブロック図である。図６６に示す回路構成を用いる場合、例えば、図柄制御用マイクロコンピュータ１００ａは、ステップＳ１８５１〜Ｓ１８５６と同様の処理に従って、変動パターンコマンドにもとづいて、演出内容（予告演出を行うか否かや、予告演出の種類）を決定する。そして、図柄制御用マイクロコンピュータ１００ａは、決定した演出内容に従って、ＶＤＰ１０９に、可変表示装置９を用いた予告演出を行わせる。また、図柄制御用マイクロコンピュータ１００ａは、決定した演出内容を示す演出内容指定コマンドを生成して、音／ランプ制御基板８０ｂに送信するようにしてもよい。そして、音／ランプ制御基板８０ｂが搭載する音／ランプ制御用マイクロコンピュータ１００ｂは、受信した演出内容指定コマンドに示される演出内容に従って、各ランプ２５，２８ａ，２８ｂ，２８ｃの表示制御を行ったり、音出力装置２７の音出力制御を行ってもよい。
また、この実施の形態では、各演出手段を別々の制御基板を用いて制御する場合として、音／ランプ制御基板８０ｂと図柄制御基板８０ａとを用いる場合を説明したが、他の制御基板の組合せを用いて各演出手段を制御してもよい。例えば、音出力装置２７を制御する音制御基板と、各ランプを制御するランプ制御基板と、可変表示装置９を制御する図柄制御基板とを用いて、各演出手段を制御してもよい。この場合、例えば、主基板３１からの演出制御コマンドを、まず音制御基板で受信し、音制御基板が搭載する音制御用マイクロコンピュータが、受信した変動パターンコマンドにもとづいて演出内容（予告演出を行うか否かや、予告演出の種類）を決定してもよい。なお、主基板３１からの演出制御コマンドを、まずランプ制御基板や図柄制御基板で受信し、ランプ制御基板や図柄制御基板が搭載するマイクロコンピュータが、演出内容を決定したり変動時間を特定してもよい。さらに、例えば、音出力装置２７および可変表示装置９を制御する音／図柄制御基板と、各ランプを制御するランプ制御基板とを用いて、各演出手段を制御してもよい。また、例えば、各ランプおよび可変表示装置９を制御するランプ／図柄制御基板と、音出力装置２７を制御する音制御基板とを用いて、各演出手段を制御してもよい。また、一つの演出制御基板だけ設け、当該演出制御基板に搭載された演出制御用マイクロコンピュータが可変表示装置９の表示制御、スピーカ２７からの音声出力、ランプの点灯制御を実行するように構成してもよい。
また、上記の実施の形態では、遊技制御用マイクロコンピュータ５６０と音／ランプ制御用マイクロコンピュータ１００ｂのいずれにもシリアル通信回路５０５，１０１ｃを搭載し、両マイクロコンピュータ間でシリアル通信を行うように構成していたが、このような構成に限られず、遊技制御用マイクロコンピュータ５６０（主基板３１）と音／ランプ制御用マイクロコンピュータ１００ｂ（音／ランプ制御基板８０ｂとの間を複数本の信号線（８本の信号線）で接続し、入出力ポートを介してパラレル通信を行うように構成していてもよい。
なお、上記の実施の形態では、遊技制御用マイクロコンピュータ５６０が、通常時は受信ＡＣＫ信号の受信後１秒経過後に賞球要求信号を送信し、通信エラーが発生しているときは、受信ＡＣＫ信号の受信後１０秒経過後に賞球要求信号を送信するように構成し、１秒や１０秒の期間をタイマ（ソフトウェアで構成されたカウンタ）で計測するように構成していたが、内部クロックによってハードウェアとして更新されるカウンタが所定値になったとき（１秒や１０秒）発生する内部割込で賞球要求信号を送信するようにしてもよい。その場合、受信ＡＣＫ信号の受信によってカウンタをクリアするようにするか、所定値となって内部割込を発生させたらカウンタがクリアされるものであればよい。また、上記の実施の形態では、遊技制御用マイクロコンピュータ５６０は、賞球準備中コマンドを受信したときも、定期的に賞球要求信号を送信するように構成していたが、そのような場合には賞球要求信号を送信しないように構成してもよい。
なお、シリアル通信回路の設定は、図２５に示す処理で行われるが、シリアル通回路がマイクロコンピュータ５６０，３７０の内部機能として、例えばＲＯＭの所定領域（書き換え不能な領域）に記憶された設定情報にもとづいてレジスタに設定値を設定するような構成であってもよい。
本発明は、パチンコ遊技機およびスロット機などの遊技機に適用可能であり、特に、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの間でシリアル通信回路を用いてシリアル通信を行う遊技機に好適に適用できる。
１ パチンコ遊技機
９ 可変表示装置
１４ 始動入賞口
１５ 可変入賞球装置
３１ 遊技制御基板（主基板）
３７ 払出制御基板
５６ ＣＰＵ
８０ａ 図柄制御基板
８０ｂ 音／ランプ制御基板
１００ａ 図柄制御用マイクロコンピュータ
１００ｂ 音／ランプ制御用マイクロコンピュータ
１０１ａ 図柄制御用ＣＰＵ
１０１ｂ 音／ランプ制御用ＣＰＵ
５０５ シリアル通信回路
５６０ 遊技制御用マイクロコンピュータ

Claims (2)

  1. 遊技媒体を用いて遊技者が所定の遊技を行うことが可能であり、所定の払出条件が成立したことにもとづいて景品として景品遊技媒体を払い出す遊技機であって、
    遊技の進行を制御する遊技制御用マイクロコンピュータと、
    景品遊技媒体の払い出しを行う払出手段と、
    前記払出手段を制御する払出制御用マイクロコンピュータと、を備え、
    前記遊技制御用マイクロコンピュータと前記払出制御用マイクロコンピュータは、シリアル通信で信号を入出力し、
    前記遊技制御用マイクロコンピュータは、
    所定周期毎に要求信号を前記払出制御用マイクロコンピュータに出力する要求信号出力手段と、
    前記所定の払出条件が成立したことにもとづいて、払い出すべき景品遊技媒体の数を特定可能な払出数データを記憶する払出数記憶手段と、を含み、
    前記払出制御用マイクロコンピュータは、前記要求信号出力手段が出力した前記要求信号を入力したことにもとづいて応答信号を前記遊技制御用マイクロコンピュータに出力する応答信号出力手段を含み、
    前記要求信号出力手段は、前記要求信号を出力するときに、前記払出数記憶手段に記憶された払出数データにもとづいて、払い出すべき景品遊技媒体の数を特定可能なデータを設定し、当該設定がなされた前記要求信号を前記払出制御用マイクロコンピュータに出力する払出数出力手段を含み、
    前記払出制御用マイクロコンピュータは、前記払出数出力手段により出力された前記要求信号にもとづいて、当該要求信号により特定される数の景品遊技媒体を前記払出手段を制御して払い出す景品遊技媒体払出制御手段を含み、
    前記応答信号出力手段は、所定のエラーが発生して景品遊技媒体の払い出しが不可能な状態のときに、景品遊技媒体の払い出しの準備中である旨を示すデータを、前記応答信号の所定ビットを異ならせることにより設定し、当該設定がなされた前記応答信号を前記遊技制御用マイクロコンピュータに出力する準備中信号出力手段を含む
    ことを特徴とする遊技機。
  2. 遊技制御用マイクロコンピュータは、
    要求信号を出力した後、所定期間内に応答信号を入力したか否かを判定する応答信号判定手段と、
    前記応答信号判定手段により前記所定期間内に前記応答信号を入力しなかったと判定されたときに、通信エラーが発生したとして、所定周期よりも長い特定周期毎に異常時要求信号を払出制御用マイクロコンピュータに出力する異常時要求信号出力手段と、を含む
    請求項１記載の遊技機。
JP2009054068A 2009-03-06 2009-03-06 遊技機 Active JP5420280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009054068A JP5420280B2 (ja) 2009-03-06 2009-03-06 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009054068A JP5420280B2 (ja) 2009-03-06 2009-03-06 遊技機

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013127132A Division JP6059091B2 (ja) 2013-06-18 2013-06-18 遊技機

Publications (2)

Publication Number Publication Date
JP2010207286A JP2010207286A (ja) 2010-09-24
JP5420280B2 true JP5420280B2 (ja) 2014-02-19

Family

ID=42968147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009054068A Active JP5420280B2 (ja) 2009-03-06 2009-03-06 遊技機

Country Status (1)

Country Link
JP (1) JP5420280B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5592645B2 (ja) * 2009-12-22 2014-09-17 株式会社三共 遊技機
JP2015202108A (ja) * 2014-03-31 2015-11-16 株式会社大都技研 遊技台

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001187244A (ja) * 1999-12-27 2001-07-10 Toyomaru Industry Co Ltd 遊技機
JP4364089B2 (ja) * 2004-08-30 2009-11-11 株式会社大一商会 遊技機
JP4657033B2 (ja) * 2005-07-07 2011-03-23 株式会社三共 遊技機
JP4394081B2 (ja) * 2006-03-13 2010-01-06 株式会社三共 遊技機
JP4669525B2 (ja) * 2008-02-01 2011-04-13 株式会社藤商事 遊技機

Also Published As

Publication number Publication date
JP2010207286A (ja) 2010-09-24

Similar Documents

Publication Publication Date Title
JP6133962B2 (ja) 遊技機
JP5420278B2 (ja) 遊技機
JP5420279B2 (ja) 遊技機
JP6018496B2 (ja) 遊技機
JP5420280B2 (ja) 遊技機
JP4511475B2 (ja) 遊技機
JP5643380B2 (ja) 遊技機
JP6059091B2 (ja) 遊技機
JP5265427B2 (ja) 遊技機
JP4708197B2 (ja) 遊技機
JP6059090B2 (ja) 遊技機
JP6052795B2 (ja) 遊技機
JP4511476B2 (ja) 遊技機
JP2005198717A (ja) 遊技機
JP4708196B2 (ja) 遊技機
JP2006068289A (ja) 遊技機
JP2006068253A (ja) 遊技機
JP2005192754A (ja) 遊技機
JP2005198716A (ja) 遊技機
JP2005192872A (ja) 遊技機
JP2006068286A (ja) 遊技機
JP2005160653A (ja) 遊技機
JP2006068287A (ja) 遊技機
JP2005160819A (ja) 遊技機
JP2005080858A (ja) 遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131120

R150 Certificate of patent or registration of utility model

Ref document number: 5420280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250