JP5413430B2 - Chip type solid electrolytic capacitor - Google Patents
Chip type solid electrolytic capacitor Download PDFInfo
- Publication number
- JP5413430B2 JP5413430B2 JP2011195782A JP2011195782A JP5413430B2 JP 5413430 B2 JP5413430 B2 JP 5413430B2 JP 2011195782 A JP2011195782 A JP 2011195782A JP 2011195782 A JP2011195782 A JP 2011195782A JP 5413430 B2 JP5413430 B2 JP 5413430B2
- Authority
- JP
- Japan
- Prior art keywords
- anode
- terminal
- cathode
- comb
- solid electrolytic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims description 96
- 239000007787 solid Substances 0.000 title claims description 45
- 239000011347 resin Substances 0.000 claims description 28
- 229920005989 resin Polymers 0.000 claims description 28
- 229920001940 conductive polymer Polymers 0.000 claims description 5
- 239000007784 solid electrolyte Substances 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 230000004907 flux Effects 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は各種電子機器に使用されるコンデンサの中で、導電性高分子を固体電解質に用い、面実装対応にしたチップ形固体電解コンデンサに関するものである。 The present invention relates to a chip-type solid electrolytic capacitor in which a conductive polymer is used as a solid electrolyte among various capacitors used in various electronic devices and is surface mountable.
電子機器の高周波化に伴って電子部品の一つであるコンデンサにも従来よりも高周波領域でのインピーダンス特性に優れたコンデンサが求められてきており、このような要求に応えるために電気伝導度が高い導電性高分子を固体電解質に用いた固体電解コンデンサが種々検討されている。 Along with the higher frequency of electronic equipment, capacitors that are one of the electronic components have been required to have better impedance characteristics in the high frequency range than before, and electrical conductivity has been increased to meet these requirements. Various solid electrolytic capacitors using a highly conductive polymer as a solid electrolyte have been studied.
また、近年、パーソナルコンピュータのCPU周り等に使用される固体電解コンデンサには小型大容量化が強く望まれており、更に高周波化に対応して低ESR(等価直列抵抗)化のみならず、ノイズ除去や過渡応答性に優れ、かつ低ESL(等価直列インダクタンス)化が強く要求されており、このような要求に応えるために種々の検討がなされている。 In recent years, a solid electrolytic capacitor used around a CPU of a personal computer has been strongly demanded to have a small size and a large capacity. There is a strong demand for reduction in ESL (equivalent series inductance), which is excellent in removal and transient response, and various studies have been made to meet such demands.
図6はこの種の従来のチップ形固体電解コンデンサの構成を示した斜視図、図7は同チップ形固体電解コンデンサの内部構造を示した斜視図であり、図6と図7において、20は導電性高分子を固体電解質に用いた固体電解コンデンサを構成するコンデンサ素子、21はこのコンデンサ素子20の陽極部、22は同陰極部、23は同絶縁部であり、このように構成された2枚のコンデンサ素子20を互いに反対方向に重ねて配設したものである。
FIG. 6 is a perspective view showing the configuration of a conventional chip-type solid electrolytic capacitor of this type, FIG. 7 is a perspective view showing the internal structure of the chip-type solid electrolytic capacitor, and in FIGS. A capacitor element constituting a solid electrolytic capacitor using a conductive polymer as a solid electrolyte, 21 is an anode part of the
24は上記コンデンサ素子20の陽極部21に一端が接続された陽極リード端子、25は同じくコンデンサ素子20の陰極部22に一端が接続された陰極リード端子、26はこれらをモールドした外装樹脂であり、これにより固体電解コンデンサが形成され、この固体電解コンデンサの側面と底面に陽極リード端子24と陰極リード端子25が夫々対向して表出し、4端子構造の固体電解コンデンサを構成するようにしたものである。
24 is an anode lead terminal having one end connected to the
このように構成された従来のチップ形固体電解コンデンサは、高周波特性ならびにノイズ吸収性に優れ、低ESL化を実現できるというものであった。 The conventional chip-type solid electrolytic capacitor configured as described above has excellent high-frequency characteristics and noise absorption, and can achieve low ESL.
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。 As prior art document information related to the invention of this application, for example, Patent Document 1 is known.
しかしながら上記従来のチップ形固体電解コンデンサでは、1枚のコンデンサ素子または複数枚のコンデンサ素子を積層して外装樹脂でモールドし、陽極/陰極端子を引き出した、一般的な2端子構造のものと比べると、高周波特性に優れ、かつ低ESL化も実現しているものの、この構造においてはESLを500pH程度に押さえ込むのが限界であり、昨今の市場における加速する要求である200pH以下というレベルに対してはまだまだ不十分であり、更なる低ESL化が課題であった。 However, the conventional chip-type solid electrolytic capacitor is compared with a general two-terminal structure in which one capacitor element or a plurality of capacitor elements are stacked, molded with an exterior resin, and the anode / cathode terminal is drawn out. Although it has excellent high frequency characteristics and low ESL, this structure has a limit of suppressing ESL to about 500 pH. Is still insufficient, and further ESL reduction has been a problem.
本発明はこのような従来の課題を解決し、更なる低ESL化を実現することが可能なチップ形固体電解コンデンサを提供することを目的とするものである。 An object of the present invention is to provide a chip-type solid electrolytic capacitor capable of solving such a conventional problem and realizing further reduction in ESL.
上記課題を解決するために本発明は、陽極電極部と陰極電極部を有した平板状のコンデンサ素子を陽極電極部が交互に相反する方向に配設されるように複数積層したコンデンサ素子積層体と、このコンデンサ素子積層体の両端に位置する陽極電極部の下面に夫々接合された陽極コム端子と、コンデンサ素子積層体の中央に位置する陰極電極部の下面に接合された陰極コム端子と、上記陽極コム端子ならびに陰極コム端子の少なくとも実装面となる下面の一部が露呈する状態で上記コンデンサ素子積層体を被覆した絶縁性の外装樹脂からなり、上記陰極コム端子の下面を、陽極コム端子と陽極コム端子を結ぶ方向と交差する方向の両端部のみを夫々上記外装樹脂から露呈するようにし、この両端部を除く中央部分は薄肉部として外装樹脂に被覆されるようにし、陽極コム端子の下面を、陽極コム端子と陽極コム端子を結ぶ方向と交差する方向の両端部を薄肉部として外装樹脂に被覆されるようにし、この両端部を除く中央部分のみが外装樹脂から露呈して陽極端子部を形成するようにし、陽極コム端子の中央部分における陰極コム端子と対向する側の側面は、上面から実装面となる下面まで面一であり、陰極コム端子の両端部における陽極コム端子と対向する側の側面は、上面から実装面となる下面まで面一であるものである。 In order to solve the above problems, the present invention provides a capacitor element laminate in which a plurality of flat capacitor elements each having an anode electrode portion and a cathode electrode portion are laminated so that the anode electrode portions are alternately arranged in opposite directions. An anode comb terminal bonded to the lower surface of the anode electrode portion located at both ends of the capacitor element laminate, and a cathode comb terminal joined to the lower surface of the cathode electrode portion located in the center of the capacitor element laminate, consists the anode lead terminal and at least a mounting surface with a portion of the lower surface is exposed to cover the capacitor element laminate insulating exterior resin of the cathode lead terminal, the lower surface of the cathode lead terminal, positive electrode com Only the both ends in the direction intersecting the direction connecting the terminal and the anode comb terminal are exposed from the exterior resin, and the central portion excluding the both ends is covered with the exterior resin as a thin part. So as to be, the lower surface of the anode lead terminal, both end portions in the direction orthogonal to the direction connecting the anode lead terminal and the positive electrode lead terminal so as to be coated on the exterior resin as the thin portion, only the central portion excluding the both end portions Is exposed from the exterior resin to form an anode terminal portion, and the side surface of the central portion of the anode comb terminal that faces the cathode comb terminal is flush with the lower surface that is the mounting surface. The side surfaces facing the anode comb terminal at both ends of the surface are flush from the upper surface to the lower surface serving as the mounting surface.
以上のように本発明によるチップ形固体電解コンデンサは、各端子間に流れる電流によって発生する磁束をお互いに打ち消し合い、ESLを大きく低減することができるようになり、さらに各端子間距離を可能な限り近づけて電流のループ面積を小さくすることにより更なる低ESL化を図ることが可能になるという効果が得られるものである。 As described above, the chip-type solid electrolytic capacitor according to the present invention can cancel the magnetic fluxes generated by the current flowing between the terminals, greatly reduce the ESL, and further enable the distance between the terminals. By reducing the loop area of the current as close as possible, the effect of further reducing the ESL can be obtained.
(実施の形態1)
図1(a)〜(d)は本発明の実施の形態1によるチップ形固体電解コンデンサの構成を示した平面断面図と正面断面図と底面断面図と底面図であり、図1において、1はコンデンサ素子を示し、このコンデンサ素子1は、表面を粗面化して誘電体酸化皮膜層が形成された弁作用金属からなる陽極体の所定の位置に図示しない絶縁部を設けて陽極電極部2と陰極形成部(図示せず)に分離し、この陰極形成部の誘電体酸化皮膜層上に導電性高分子からなる固体電解質層、カーボンと銀ペーストからなる陰極層(全て図示せず)を順次積層形成することにより陰極電極部3を形成して構成されたものである。
(Embodiment 1)
1A to 1D are a plan sectional view, a front sectional view, a bottom sectional view, and a bottom view showing a configuration of a chip-type solid electrolytic capacitor according to Embodiment 1 of the present invention. Represents a capacitor element. The capacitor element 1 is provided with an insulating portion (not shown) at a predetermined position of an anode body made of a valve metal having a roughened surface and a dielectric oxide film layer formed thereon, and an
4は上記コンデンサ素子1を複数枚積層したコンデンサ素子積層体であり、このコンデンサ素子積層体4はコンデンサ素子1の陽極電極部2が交互に相反する方向に配設されるように複数枚(本実施の形態では4枚)を積層することにより構成されたものである。
Reference numeral 4 denotes a capacitor element laminated body in which a plurality of capacitor elements 1 are laminated. The capacitor element laminated body 4 includes a plurality of sheets (a main body) such that the
5はコンデンサ素子積層体4の陽極電極部2を一体に接合した陽極コムフレーム、5aはこの陽極コムフレーム5に一体で設けられた陽極結合部であり、この陽極結合部5aは上記コンデンサ素子積層体4を構成するコンデンサ素子1の陽極電極部2の外周に沿って陽極電極部2を包み込むように折り曲げられた後、溶接部5bでレーザー溶接等の手法によって一体に接合されているものである。6は同じくコンデンサ素子積層体4の陰極電極部3を一体に接合した陰極コムフレームであり、この陰極コムフレーム6と陰極電極部3の接合は図示しない導電性接着剤により行われているものである。
7は上記陽極コムフレーム5を上面に接合した陽極コム端子であり、この陽極コム端子7は幅方向の両端に夫々薄肉部7bが設けられ、この薄肉部7bを除く中央部分が実装時の陽極端子部7aとなるものである。
8は上記陰極コムフレーム6を上面に接合した陰極コム端子であり、この陰極コム端子8は幅方向の中央部に薄肉部8bが設けられ、この薄肉部8bを除く両端部分が実装時の陰極端子部8aとなるものである。
8 is a cathode comb terminal obtained by bonding the
なお、上記陽極コムフレーム5と陽極コム端子7の接合はレーザー溶接により行われ、陰極コムフレーム6と陰極コム端子8の接合は導電性接着剤で行われたものであるが、いずれの接合手段もこれに限定されるものではない。
The
9は上記コンデンサ素子積層体4、陽極コムフレーム5、陰極コムフレーム6、陽極コム端子7、陰極コム端子8を一体に被覆した絶縁性の外装樹脂であり、上記陽極コム端子7、陰極コム端子8に夫々設けた薄肉部7b、8bもこの外装樹脂9により一体に被覆され、チップ形固体電解コンデンサの実装面となる下面には陽極端子部7aと陰極端子部8aが夫々対向する2箇所に露呈した4端子構造を構成しているものである。
このように構成された本実施の形態によるチップ形固体電解コンデンサは、コンデンサ素子1を陽極電極部2が交互に相反する方向に配設されるように積層し、実装面となる下面に陽極端子部7aと陰極端子部8aが夫々対向する2箇所に露呈した4端子構造とした構成により、各端子間に流れる電流によって発生する磁束をお互いに打ち消し合い、ESLを大きく低減することができるようになり、さらに各端子間距離を可能な限り近づけて電流のループ面積を小さくすることにより更なる低ESL化を図ることが可能になるものであり、このような構成のチップ形固体電解コンデンサを作製してESL特性を評価した結果を比較例としての従来品と共に(表1)に示す。
In the chip-type solid electrolytic capacitor according to the present embodiment configured as described above, the capacitor element 1 is laminated so that the
(表1)から明らかなように、本実施の形態によるチップ形固体電解コンデンサは、ESLを従来品の約1/5程度にまで低減することができ、かつ、そのバラツキも小さいことから、高周波対応に対する昨今の高い要求にも十分に対応することができるものである。 As is clear from Table 1, the chip-type solid electrolytic capacitor according to the present embodiment can reduce ESL to about 1/5 of the conventional product, and its variation is small. It can fully respond to the recent high demand for response.
また、上記コンデンサ素子積層体4の積層枚数を偶数にすることにより、各コンデンサ素子1に流れる電流によって発生する磁束をお互い打ち消し合うことができるために好ましいものである。 In addition, it is preferable to make the number of stacked capacitor element laminates 4 even, since the magnetic fluxes generated by the currents flowing through the capacitor elements 1 can be canceled out.
また、図2は本実施の形態によるチップ形固体電解コンデンサの実装面となる下面から見た底面図であり、陽極端子部7aと陰極端子部8aが夫々対向する2箇所に露呈した4端子構造となり、かつ、実装面となる下面に露呈した対向する陰極端子部8a間の距離Aと、この距離Aと同方向における陽極端子部7aの幅Bとの関係が、A>Bとなるように構成されたものである。
FIG. 2 is a bottom view of the chip-type solid electrolytic capacitor according to the present embodiment as viewed from the bottom surface. The four-terminal structure in which the
これは、図3にその理由を示すように、プリント配線基板10に設けられた電源ライン10a上に本実施の形態によるチップ形固体電解コンデンサの陽極端子部7aを配置して接続し、同陰極端子部8aを図示しないグランドに配置して接続するようにすれば従来品と同じプリント配線基板を使用することができ、この際に、陰極端子部8a間の距離Aと、この距離Aと同方向における陽極端子部7aの幅Bとの関係が、A>Bとなるようにしておけば短絡の恐れもなく、不要なインダクタンスの発生もなくなるものである。
As shown in FIG. 3, the
なお、本実施の形態においては、複数枚のコンデンサ素子1を陽極コムフレーム5ならびに陰極コムフレーム6に接合することによりコンデンサ素子積層体4を形成し、このコンデンサ素子積層体4を陽極コム端子7と陰極コム端子8に夫々接合することによりチップ形固体電解コンデンサを構成する例を用いて説明したが、本発明はこれに限定されるものではなく、陽極コムフレーム5ならびに陰極コムフレーム6を用いずに、1枚のコンデンサ素子1、あるいは複数枚を積層したコンデンサ素子積層体4を陽極コム端子7ならびに陰極コム端子8に夫々直接接合することも可能であり、このようにすることによって、コスト低減と更なる低ESR化を図ることが可能になるものであり、コンデンサ素子1の積層枚数は目的に見合った数を適宜決定すれば良いものである。
In the present embodiment, a capacitor element laminate 4 is formed by joining a plurality of capacitor elements 1 to the
(実施の形態2)
本実施の形態は、上記実施の形態1で説明したチップ形固体電解コンデンサの陽極コム端子と陰極コム端子の構成が一部異なるようにしたものであり、これ以外の構成は実施の形態1と同様であるために同一部分には同一の符号を付与してその詳細な説明は省略し、異なる部分についてのみ以下に図面を用いて説明する。
(Embodiment 2)
In the present embodiment, the configurations of the anode comb terminal and the cathode comb terminal of the chip-type solid electrolytic capacitor described in the first embodiment are partially different, and other configurations are different from those of the first embodiment. For the same reason, the same reference numerals are given to the same parts, and detailed description thereof is omitted, and only different parts will be described below with reference to the drawings.
図4(a)〜(d)は本発明の実施の形態2によるチップ形固体電解コンデンサの構成を示した平面断面図と正面断面図と底面断面図と底面図であり、図4において、11は陽極コム端子、12は陰極コム端子である。 4A to 4D are a plan sectional view, a front sectional view, a bottom sectional view, and a bottom view showing the configuration of the chip-type solid electrolytic capacitor according to the second embodiment of the present invention. Is an anode comb terminal, and 12 is a cathode comb terminal.
上記陽極コム端子11には、上記実施の形態1と同様に陽極端子部11aと薄肉部11bが設けられ、この薄肉部11bは外装樹脂9により一体に被覆され、陽極端子部11aが実装面となる下面に露呈しているのは実施の形態1と同様であるが、本実施の形態による陽極コム端子11は下面の少なくとも一部を上面視外装樹脂9から突出するように延長した突出部11cを設けた構成にしており、この突出部11cを外装樹脂9の側面に沿って上方へ折り曲げた構成にしたものである。
As in the first embodiment, the
また、上記陰極コム端子12も同様に陰極端子部12aと薄肉部12bが設けられ、この薄肉部12bは外装樹脂9により一体に被覆され、陰極端子部12aが実装面となる下面に露呈しているのは実施の形態1と同様であるが、本実施の形態による陰極コム端子12は下面の少なくとも一部を上面視外装樹脂9から突出するように延長した突出部12cを設けた構成にしており、この突出部12cを外装樹脂9の側面に沿って上方へ折り曲げた構成にしたものである。
Similarly, the
このように構成された本実施の形態によるチップ形固体電解コンデンサは、陽極コム端子11と陰極コム端子12に夫々設けた突出部11c、12cを外装樹脂9の側面に沿って上方へ折り曲げた構成にしたことにより、半田フィレットを容易に形成することができるようになるために半田付け強度を向上させることができると共に、半田フィレットを上面から目視で確認し易くなり、半田付けの信頼性を向上させることができるようになるものである。
The chip-type solid electrolytic capacitor according to the present embodiment configured as described above has a configuration in which protruding
また、図示はしないが、上記陽極コム端子11ならびに陰極コム端子12の外装樹脂9の側面に沿って上方へ折り曲げた突出部11c、12cが嵌まり込む凹部を外装樹脂9に設けることにより、更なる小型化を図ったチップ形固体電解コンデンサを提供することができるようになるものである。
Although not shown in the drawings, the
(実施の形態3)
本実施の形態は、上記実施の形態2で説明したチップ形固体電解コンデンサの陽極コム端子と陰極コム端子の構成が一部異なるようにしたものであり、これ以外の構成は実施の形態2と同様であるために同一部分には同一の符号を付与してその詳細な説明は省略し、異なる部分についてのみ以下に図面を用いて説明する。
(Embodiment 3)
In the present embodiment, the configurations of the anode comb terminal and the cathode comb terminal of the chip-type solid electrolytic capacitor described in the second embodiment are partially different, and other configurations are different from those of the second embodiment. For the same reason, the same reference numerals are given to the same parts, and detailed description thereof is omitted, and only different parts will be described below with reference to the drawings.
図5(a)〜(e)は本発明の実施の形態3によるチップ形固体電解コンデンサの構成を示した平面断面図と正面断面図と底面断面図と側面断面図と底面図であり、図5において、13は陽極コムフレーム5を上面に接合した陽極コム端子であり、この陽極コム端子13は1枚の基材の幅方向の両端を折り曲げることにより形成された折り曲げ部13bが設けられ、この折り曲げ部13bを除く中央部分が実装時の陽極端子部13aとなるように構成されているものである。
5A to 5E are a plan sectional view, a front sectional view, a bottom sectional view, a side sectional view, and a bottom view showing a configuration of a chip-type solid electrolytic capacitor according to
14は陰極コムフレーム6を上面に接合した陰極コム端子であり、この陰極コム端子14は1枚の基材の幅方向の中央部を折り曲げることにより形成された折り曲げ部14bが設けられ、この折り曲げ部14bを除く両端部分が実装時の陰極端子部14aとなるように構成されているものである。
このように構成された本実施の形態によるチップ形固体電解コンデンサは、上記実施の形態2によるチップ形固体電解コンデンサにより得られる効果に加え、陽極コム端子13ならびに陰極コム端子14を安価に作製することができるため、コスト上昇を最小限に抑えて低ESL化を図ることができるようになるものである。
The thus configured chip-type solid electrolytic capacitor according to the present embodiment produces the
本発明によるチップ形固体電解コンデンサは、コンデンサ素子を陽極電極部が交互に相反する方向に配設されるように積層し、実装面となる下面に陽極端子部と陰極端子部が夫々対向する2箇所に露呈した4端子構造とした構成により、各端子間に流れる電流によって発生する磁束をお互いに打ち消し合い、ESLを大きく低減することができるようになり、さらに各端子間距離を可能な限り近づけて電流のループ面積を小さくすることにより更なる低ESL化を図ることが可能になるという効果を有し、特に高周波応答性が要求される分野等のコンデンサとして有用である。 In the chip-type solid electrolytic capacitor according to the present invention, the capacitor elements are laminated so that the anode electrode portions are alternately arranged in opposite directions, and the anode terminal portion and the cathode terminal portion face each other on the lower surface serving as the mounting surface. With the four-terminal structure exposed at each location, the magnetic flux generated by the current flowing between each terminal can be canceled out, the ESL can be greatly reduced, and the distance between each terminal is made as close as possible. Thus, it is possible to further reduce the ESL by reducing the loop area of the current, and it is particularly useful as a capacitor in a field where high frequency response is required.
1 コンデンサ素子
2 陽極電極部
3 陰極電極部
4 コンデンサ素子積層体
5 陽極コムフレーム
5a 陽極結合部
5b 溶接部
6 陰極コムフレーム
7、11、13 陽極コム端子
7a、11a、13a 陽極端子部
7b、8b、11b、12b 薄肉部
8、12、14 陰極コム端子
8a、12a、14a 陰極端子部
9 外装樹脂
10 プリント配線基板
10a 電源ライン
11c、12c、13c、14c 突出部
13b、14b 折り曲げ部
DESCRIPTION OF SYMBOLS 1
Claims (8)
前記陽極コム端子の下面を、陽極コム端子と陽極コム端子を結ぶ方向と交差する方向の両端部を薄肉部として外装樹脂に被覆されるようにし、この両端部を除く中央部分のみが外装樹脂から露呈して陽極端子部を形成するようにし、
前記陽極コム端子の前記中央部分における前記陰極コム端子と対向する側の側面は、上面から実装面となる下面まで面一であり、
前記陰極コム端子の前記両端部における前記陽極コム端子と対向する側の側面は、上面から実装面となる下面まで面一である、
チップ形固体電解コンデンサ。 A capacitor element laminate in which a plurality of flat capacitor elements having an anode electrode portion and a cathode electrode portion are arranged so that the anode electrode portions are alternately arranged in opposite directions, and positioned at both ends of the capacitor element laminate An anode comb terminal bonded to the lower surface of the anode electrode portion to be connected; a cathode comb terminal bonded to the lower surface of the cathode electrode portion located at the center of the capacitor element laminate; and at least mounting of the anode comb terminal and the cathode comb terminal with a portion of the lower surface of the surface is exposed becomes from the capacitor element was coated with a laminate insulating sheathing resin, the lower surface of the cathode lead terminal, intersects the direction connecting the positive electrode lead terminal and the anode lead terminal Only the both ends in the direction are exposed from the exterior resin, and the central portion excluding both ends is covered with the exterior resin as a thin part,
The lower surface of the anode lead terminal, both end portions in the direction orthogonal to the direction connecting the anode lead terminal and the positive electrode lead terminal so as to be coated on the exterior resin as the thin portion, the central portion only outer resin except for the both end portions So that the anode terminal part is formed from
The side surface facing the cathode comb terminal in the central portion of the anode comb terminal is flush with the lower surface to be the mounting surface from the upper surface,
The side surface facing the anode comb terminal at the both ends of the cathode comb terminal is flush with the lower surface to be the mounting surface from the upper surface.
Chip type solid electrolytic capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011195782A JP5413430B2 (en) | 2005-05-23 | 2011-09-08 | Chip type solid electrolytic capacitor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005149049 | 2005-05-23 | ||
JP2005149049 | 2005-05-23 | ||
JP2011195782A JP5413430B2 (en) | 2005-05-23 | 2011-09-08 | Chip type solid electrolytic capacitor |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006026812A Division JP4872365B2 (en) | 2005-05-23 | 2006-02-03 | Chip type solid electrolytic capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011244019A JP2011244019A (en) | 2011-12-01 |
JP5413430B2 true JP5413430B2 (en) | 2014-02-12 |
Family
ID=45410270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011195782A Active JP5413430B2 (en) | 2005-05-23 | 2011-09-08 | Chip type solid electrolytic capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5413430B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2021172236A1 (en) * | 2020-02-28 | 2021-09-02 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3160921B2 (en) * | 1991-03-06 | 2001-04-25 | 松下電器産業株式会社 | Method for manufacturing solid electrolytic capacitor |
JP3199871B2 (en) * | 1992-09-30 | 2001-08-20 | ニチコン株式会社 | Chip type solid electrolytic capacitor |
JP3755336B2 (en) * | 1998-08-26 | 2006-03-15 | 松下電器産業株式会社 | Solid electrolytic capacitor and manufacturing method thereof |
JP2001110676A (en) * | 1999-10-05 | 2001-04-20 | Matsuo Electric Co Ltd | Chip capacitor |
JP4166112B2 (en) * | 2003-04-09 | 2008-10-15 | 三洋電機株式会社 | Solid electrolytic capacitor and method of attaching solid electrolytic capacitor |
-
2011
- 2011-09-08 JP JP2011195782A patent/JP5413430B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011244019A (en) | 2011-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4872365B2 (en) | Chip type solid electrolytic capacitor | |
US7778011B2 (en) | Chip type solid electrolytic capacitor | |
JP4492265B2 (en) | Chip type solid electrolytic capacitor | |
WO2008035684A1 (en) | Chip-type filter | |
US9490077B2 (en) | Solid electrolytic capacitor and mounting assembly | |
JP5045058B2 (en) | π-type filter | |
JP4802550B2 (en) | Solid electrolytic capacitor | |
JP5040255B2 (en) | Chip type solid electrolytic capacitor | |
JP4613669B2 (en) | Solid electrolytic capacitor | |
JP2008021771A (en) | Chip-type solid electrolytic capacitor | |
JP5413430B2 (en) | Chip type solid electrolytic capacitor | |
JP5034887B2 (en) | Chip type solid electrolytic capacitor | |
JP5040230B2 (en) | Chip type solid electrolytic capacitor | |
JP2008135425A (en) | Chip-type solid electrolytic capacitor | |
JP2009123938A5 (en) | ||
JP5095107B2 (en) | Solid electrolytic capacitor | |
JP2008135424A (en) | Chip-type solid electrolytic capacitor | |
JP2008053416A (en) | Chip-type solid electrolytic capacitor | |
JP2009010067A (en) | Chip type solid electrolytic capacitor | |
JP5454607B2 (en) | Chip type solid electrolytic capacitor | |
JP2008021773A (en) | Chip-type solid electrolytic capacitor | |
JP5034886B2 (en) | Chip type solid electrolytic capacitor | |
JP4930125B2 (en) | Solid electrolytic capacitor | |
JP2008021772A (en) | Chip-type solid electrolytic capacitor | |
JP2008153265A (en) | Chip-type solid electrolytic capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110908 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131028 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5413430 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |