JP5407161B2 - Multilayer circuit board manufacturing method - Google Patents

Multilayer circuit board manufacturing method Download PDF

Info

Publication number
JP5407161B2
JP5407161B2 JP2008092821A JP2008092821A JP5407161B2 JP 5407161 B2 JP5407161 B2 JP 5407161B2 JP 2008092821 A JP2008092821 A JP 2008092821A JP 2008092821 A JP2008092821 A JP 2008092821A JP 5407161 B2 JP5407161 B2 JP 5407161B2
Authority
JP
Japan
Prior art keywords
film
resin film
insulating resin
circuit board
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008092821A
Other languages
Japanese (ja)
Other versions
JP2009246233A (en
Inventor
伸也 佐々木
元昭 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008092821A priority Critical patent/JP5407161B2/en
Publication of JP2009246233A publication Critical patent/JP2009246233A/en
Application granted granted Critical
Publication of JP5407161B2 publication Critical patent/JP5407161B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、プリント配線板に好適な多層回路基板の製造方法に関する。   The present invention relates to a method for manufacturing a multilayer circuit board suitable for a printed wiring board.

近年、プリント配線板の微細化及び多層化、並びに電子部品の高密度実装化が急速に進み、プリント配線板に対してビルドアップ多層配線構造の検討が活発に行われている。ビルドアップ多層配線構造では、複数の配線層間に絶縁樹脂膜が形成されており、配線層間の導通をとるために、ビアホールとよばれる微細な穴が絶縁樹脂膜に形成されている。ビアホールを形成する方法としては、絶縁樹脂膜の材料として感光性樹脂を用い、フォトリソグラフィ技術により絶縁樹脂膜を加工する方法、及びレーザを照射して絶縁樹脂膜を加工する方法がある。これらのうちでは、感光性樹脂が高価であるため、一般的に、レーザを照射する方法が採用されている。   In recent years, miniaturization and multilayering of printed wiring boards and high-density mounting of electronic components have rapidly progressed, and a build-up multilayer wiring structure has been actively studied for printed wiring boards. In the build-up multilayer wiring structure, an insulating resin film is formed between a plurality of wiring layers, and fine holes called via holes are formed in the insulating resin film in order to establish conduction between the wiring layers. As a method for forming a via hole, there are a method in which a photosensitive resin is used as a material for the insulating resin film, the insulating resin film is processed by a photolithography technique, and a method in which the insulating resin film is processed by laser irradiation. Among these, since the photosensitive resin is expensive, a method of irradiating a laser is generally employed.

レーザの照射によりビアホールを形成した場合、ビアホールの底及び絶縁樹脂膜上にスミアとよばれる樹脂残渣が残存する。このため、配線層を形成する前に、過マンガン酸カリウム等の液を用いてスミアを除去する処理を行っている。この処理は、デスミア処理とよばれる。   When a via hole is formed by laser irradiation, a resin residue called smear remains on the bottom of the via hole and the insulating resin film. For this reason, before forming a wiring layer, the process which removes smear using liquids, such as potassium permanganate, is performed. This process is called a desmear process.

また、配線層の材料として一般的に用いられる銅と樹脂との間の密着強度は低い。このため、デスミア処理では、スミアの除去だけでなく、絶縁樹脂膜の表面への１０点平均表面粗さＲｚで２μｍ以上の微細突起の形成も行っている。このような微細突起はアンカーとして機能し、配線層が絶縁樹脂膜に強固に固定される。従来、このような処理により、０．８ｋｇｆ／ｃｍのピール強度が得られている。   Moreover, the adhesive strength between copper and resin generally used as a material for the wiring layer is low. For this reason, in the desmear treatment, not only smear removal but also fine protrusions having a 10-point average surface roughness Rz of 2 μm or more are formed on the surface of the insulating resin film. Such fine protrusions function as anchors, and the wiring layer is firmly fixed to the insulating resin film. Conventionally, a peel strength of 0.8 kgf / cm has been obtained by such treatment.

配線層の形成に当たっては、デスミア処理後に、めっきシード膜を形成し、その上にマスク用樹脂膜を形成し、これにレーザを用いて開口部を形成し、開口部内にめっき法により銅膜を形成している。但し、開口部の形成の際には、絶縁樹脂膜の表面に存在する微細突起がレーザの乱反射を引き起こす。これまでは、このような乱反射が生じてもその影響は無視できる程度であったが、更なる微細化が進められると、この影響が無視できなくなる。特に、ラインアンドスペース（Ｌ／Ｓ）の幅が１０μｍ以下となると、この現象が顕著となる。   In forming the wiring layer, after the desmear treatment, a plating seed film is formed, a masking resin film is formed thereon, an opening is formed thereon using a laser, and a copper film is formed in the opening by plating. Forming. However, when the opening is formed, fine protrusions present on the surface of the insulating resin film cause laser irregular reflection. Until now, even if such irregular reflection occurred, the influence was negligible. However, if further miniaturization is advanced, this influence cannot be ignored. In particular, this phenomenon becomes remarkable when the width of the line and space (L / S) is 10 μm or less.

従って、更なる微細化のためには、絶縁樹脂膜の表面を平滑に保ちながら、配線層と絶縁樹脂膜との間の密着強度を高めることが必要とされつつある。   Therefore, for further miniaturization, it is necessary to increase the adhesion strength between the wiring layer and the insulating resin film while keeping the surface of the insulating resin film smooth.

例えば、酸化チタン等の光触媒を用い、絶縁樹脂膜の表面に１０点平均表面粗さＲｚで０．２μｍ以下の微小な凹凸を形成し、高い密着強度を得ようとする技術が報告されている（非特許文献１）。しかしながら、この技術では、凹凸の形成のために酸化チタンの活性化が必要とされ、この活性化のために２０分間〜６０分間もの長さの光照射が必要である。このため、実用化を考慮すると、大幅なコストアップにつながる。また、微小な凹凸を形成することができても、凹凸の形成後にデスミア処理を行うことになるため、結局は微小な凹凸が消滅してしまい、配線層を強固に固定することはできない。   For example, a technique has been reported that uses a photocatalyst such as titanium oxide to form minute irregularities with a 10-point average surface roughness Rz of 0.2 μm or less on the surface of an insulating resin film to obtain high adhesion strength. (Non-Patent Document 1). However, this technique requires activation of titanium oxide for the formation of irregularities, and light irradiation as long as 20 to 60 minutes is necessary for this activation. For this reason, when practical use is considered, it leads to a significant cost increase. Even if the fine irregularities can be formed, the desmear process is performed after the irregularities are formed, so that the minute irregularities disappear in the end, and the wiring layer cannot be firmly fixed.

また、イミダゾールシラン剤を絶縁樹脂膜の表面に付着させ、高い密着強度を得ようとする技術も報告されている（特許文献１）。しかしながら、この技術でも、イミダゾールシラン剤の付着後にデスミア処理を行うことになるため、配線層の形成前にイミダゾールシラン剤が除去されてしまう。   In addition, a technique for attaching an imidazole silane agent to the surface of an insulating resin film to obtain high adhesion strength has been reported (Patent Document 1). However, even in this technique, since the desmear treatment is performed after the imidazole silane agent is attached, the imidazole silane agent is removed before the formation of the wiring layer.

また、銅箔の表面にカップリング剤を付着させておき、これを絶縁樹脂膜の表面に転写して、高い密着強度を得ようとする技術も提案されている（特許文献２）。しかしながら、この技術でも、カップリング剤の転写後にデスミア処理を行うことになるため、配線層の形成前にカップリング剤が除去されてしまう。   In addition, a technique has been proposed in which a coupling agent is attached to the surface of a copper foil and transferred to the surface of an insulating resin film to obtain high adhesion strength (Patent Document 2). However, even in this technique, since the desmear process is performed after the transfer of the coupling agent, the coupling agent is removed before the formation of the wiring layer.

このように、従来の技術では、絶縁樹脂膜の表面を、レーザの乱反射が影響しない程度まで平滑に保ちながら、つまり、パターニング不良を回避しながら、配線と絶縁樹脂膜との間の密着強度を高めることができない。   As described above, in the conventional technology, the adhesion strength between the wiring and the insulating resin film is increased while keeping the surface of the insulating resin film smooth to the extent that the irregular reflection of the laser does not affect, that is, while avoiding patterning defects. It cannot be increased.

特許第３２７７４６３号公報Japanese Patent No. 3277463 特開２００３−２３４５７３号公報JP 2003-234573 A 特開２００４−１２７９７０号公報JP 2004-127970 A 特開２００５−１５３３５８号公報JP 2005-153358 A 特開２００３−１５２０２０号公報Japanese Patent Laid-Open No. 2003-152020 特開２００５−５０８８４号公報JP 2005-50884 A 特開２００２−３４４１４４号公報JP 2002-344144 A 特開２００５−２２３０１０号公報Japanese Patent Laying-Open No. 2005-223010 特開２００４−１４６６６８号公報JP 2004-146668 A エレクトロニクス実装学会誌、７、ｐ１３６（２００４）Journal of Japan Institute of Electronics Packaging, 7, p136 (2004)

本発明の目的は、微細化に伴うパターニング不良を回避しながら、配線と絶縁樹脂膜との間の密着強度を高めることができる多層回路基板の製造方法を提供することにある。   An object of the present invention is to provide a method of manufacturing a multilayer circuit board that can increase the adhesion strength between a wiring and an insulating resin film while avoiding patterning defects accompanying miniaturization.

本願発明者は、上記課題を解決すべく、鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。   As a result of intensive studies to solve the above-mentioned problems, the present inventor has come up with the following aspects of the invention.

多層回路基板の製造方法の一態様では、導電膜上に絶縁樹脂膜を形成し、その後、前記絶縁樹脂膜を保護する保護膜を形成する。次に、レーザを用いて、前記保護膜及び前記絶縁樹脂膜に前記導電膜の少なくとも一部を露出するビアホールを形成する。次に、前記ビアホールを形成する際に生じた残渣を除去する。次に、前記保護膜を除去する。前記保護膜を除去した後に、前記絶縁樹脂膜上に密着材を設け、前記ビアホールを介して前記導電膜に接続される配線を前記密着材上まで延在させて形成する。前記密着材を設ける工程では、クロメート処理により形成された皮膜を備えた銅箔を前記絶縁樹脂膜上に貼り付け、前記銅箔を除去することにより、前記絶縁樹脂膜上に、前記クロメート処理により形成された皮膜を前記密着材として残存させる。 In one embodiment of the method for manufacturing a multilayer circuit board, an insulating resin film is formed over the conductive film, and then a protective film for protecting the insulating resin film is formed. Next, a via hole exposing at least a part of the conductive film is formed in the protective film and the insulating resin film using a laser. Next, a residue generated when the via hole is formed is removed. Next, the protective film is removed. After removing the protective film, an adhesion material is provided on the insulating resin film, and a wiring connected to the conductive film through the via hole is extended to the adhesion material . In the step of providing the pre-Symbol adhesion material, pasting copper foil having a film formed by chromate treatment on the insulating resin film, by removing the copper foil, on the insulating resin film, the chromate treatment the formed film Ru is left as the contact material by.

これらの多層回路基板の製造方法等によれば、保護膜により絶縁樹脂膜を保護した状態で、ビアホールを形成し、残渣を除去するため、微細化に伴うパターニング不良を回避することができる。また、配線の形成の前に密着材を設けておくため、高い密着強度を得ることができる。   According to these multilayer circuit board manufacturing methods and the like, since the via hole is formed and the residue is removed in a state where the insulating resin film is protected by the protective film, it is possible to avoid the patterning failure due to miniaturization. Further, since the adhesion material is provided before the wiring is formed, high adhesion strength can be obtained.

以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。   Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings.

（参考例）
先ず、参考例について説明する。図１Ａ乃至図１Ｍは、参考例に係る多層回路基板の製造方法を工程順に示す断面図である。 ( Reference example )
First, a reference example will be described. 1A to 1M are cross-sectional views illustrating a method of manufacturing a multilayer circuit board according to a reference example in the order of steps.

先ず、図１Ａ及び図１Ｂに示すように、支持基板１上に絶縁樹脂膜４を形成する。支持基板１としては、ガラス繊維強化樹脂基材２に銅等からなる回路（導電膜）３が形成されたものを用いる。また、絶縁樹脂膜４の材料としては、例えば熱硬化性エポキシ樹脂を用いる。熱硬化性エポキシ樹脂を用いる場合、熱硬化性エポキシ樹脂をラミネートし、これを硬化させる。図１Ｂは、図１Ａの回路３の近傍を拡大して示す断面図である。   First, as shown in FIGS. 1A and 1B, the insulating resin film 4 is formed on the support substrate 1. As the support substrate 1, a glass fiber reinforced resin substrate 2 on which a circuit (conductive film) 3 made of copper or the like is formed is used. Moreover, as a material of the insulating resin film 4, for example, a thermosetting epoxy resin is used. When a thermosetting epoxy resin is used, a thermosetting epoxy resin is laminated and cured. FIG. 1B is an enlarged sectional view showing the vicinity of the circuit 3 of FIG. 1A.

次いで、図１Ｃに示すように、絶縁樹脂膜４上に密着材５を形成する。なお、密着材５は膜状のものである必要はなく、絶縁樹脂膜４の表面に付着した物質であってもよい。密着材５の材料としては、例えば、トリアジンチオール、シランカップリング剤、ニトロ安息香酸、及び／又はメルカプトスルホン酸等の化合物が挙げられる。トリアジンチオールとしては、メルカプト基がトリアジン環に二つ以上存在するものが望ましい。また、シランカップリング剤としては、その分子中に、アミノ基、メルカプト基、エポキシ基、イミダゾール基、ビニル基、アミノ基、ジアルキルアミノ基、及び／又はピリジン基が含まれているものが望ましい。また、ニトロフタル酸、及びニトロサリチル酸並びにこれらのアルカリ金属塩を用いることも望ましい。また、メルカプトスルホン酸としては、メルカプトエタンスルホン酸、及びメルカプトプロパンスルホン酸並びにそのアルカリ金属塩が望ましい。また、密着材５として、銅箔の表面に形成された、亜鉛、ニッケル、コバルト、及び／又はクロムを含む皮膜を転写したものを用いてもよい。このような皮膜は、例えば銅箔のクロメート処理により形成することができる。また、酸化チタン等の光触媒及びイミダゾールシラン剤を用いてもよい。 Next, as shown in FIG. 1C, an adhesion material 5 is formed on the insulating resin film 4. The adhesion material 5 does not have to be in the form of a film, and may be a substance attached to the surface of the insulating resin film 4. Examples of the material of the adhesion material 5 include compounds such as triazine thiol, a silane coupling agent, nitrobenzoic acid, and / or mercaptosulfonic acid. The triazine thiol, arbitrary desired that the mercapto group is present two or more triazine rings. Moreover, as a silane coupling agent, what contains an amino group, a mercapto group, an epoxy group, an imidazole group, a vinyl group, an amino group, a dialkylamino group, and / or a pyridine group in the molecule | numerator is desirable. It is also desirable to use nitrophthalic acid, nitrosalicylic acid, and alkali metal salts thereof. As the mercaptosulfonic acid, mercaptoethanesulfonic acid, mercaptopropanesulfonic acid, and alkali metal salts thereof are desirable. Moreover, you may use as the adhesion | attachment material 5 what transferred the membrane | film | coat containing zinc, nickel, cobalt, and / or chromium formed in the surface of copper foil. Such a film can be formed by, for example, chromate treatment of copper foil. Further, a photocatalyst such as titanium oxide and an imidazole silane agent may be used.

密着材５の形成後、図１Ｄに示すように、密着材５上に、ドライフィルムを用いて、絶縁樹脂膜４及び密着材５を保護する保護樹脂膜６を形成する。ドライフィルムとしては、例えばアクリル樹脂、ポリエチレンテレフタレート樹脂又はポリイミド樹脂を含有するものが挙げられる。これらのうちでは、アクリル樹脂が最も望ましく、特に、アクリル樹脂及び感光剤が含まれていることが望ましい。感光剤が含まれていると、ラミネート後に容易に硬化させることができるからである。また、絶縁樹脂膜４に対して選択的に除去可能なものであれば、樹脂製でなくともよい。   After the formation of the adhesive material 5, as shown in FIG. 1D, the insulating resin film 4 and the protective resin film 6 that protects the adhesive material 5 are formed on the adhesive material 5 using a dry film. As a dry film, what contains an acrylic resin, a polyethylene terephthalate resin, or a polyimide resin is mentioned, for example. Among these, an acrylic resin is most desirable, and it is particularly desirable that an acrylic resin and a photosensitive agent are included. This is because if a photosensitive agent is contained, it can be easily cured after lamination. The insulating resin film 4 need not be made of resin as long as it can be selectively removed.

次いで、図１Ｅに示すように、炭酸ガスレーザを用いて、保護樹脂膜６、密着材５及び絶縁樹脂膜４にビアホール７を形成する。このとき、必然的にビアホール７の底にスミア８が生じる。なお、ＹＡＧ（イットリウム（Yttrium）・アルミニウム（Aluminum）・ガーネット（Garnet）））レーザを用いることも可能であるが、回路３にダメージが付与される可能性があるため、炭酸ガスレーザが望ましい。   Next, as shown in FIG. 1E, via holes 7 are formed in the protective resin film 6, the adhesion material 5, and the insulating resin film 4 using a carbon dioxide gas laser. At this time, a smear 8 is inevitably generated at the bottom of the via hole 7. A YAG (Yttrium / Aluminum / Garnet) laser can also be used, but a carbon dioxide laser is preferable because the circuit 3 may be damaged.

その後、図１Ｆに示すように、ＣＦ4ガス及び／又はＳＦ6ガスを用いたプラズマドライエッチング処理により、スミア８を除去する。プラズマ処理の結果、保護樹脂膜６の表面に突起が形成されることもあるが、本参考例では、この突起が問題を引き起こすことはない。なお、保護樹脂膜６として過マンガン酸に対する耐性があるものを用いる場合には、過マンガン酸を含むデスミア液を用いたデスミア処理を行ってもよい。 Thereafter, as shown in FIG. 1F, the smear 8 is removed by plasma dry etching using CF 4 gas and / or SF 6 gas. As a result of the plasma treatment, protrusions may be formed on the surface of the protective resin film 6, but in this reference example , the protrusions do not cause a problem. In addition, when using what has the tolerance with respect to permanganic acid as the protective resin film | membrane 6, you may perform the desmear process using the desmear liquid containing permanganic acid.

続いて、図１Ｇに示すように、保護樹脂膜６を除去する。保護樹脂膜６の除去では、例えば、水酸化ナトリウム水溶液等の強アルカリ液又は有機アミンを含む液を用いた剥離処理を行う。   Subsequently, as shown in FIG. 1G, the protective resin film 6 is removed. In the removal of the protective resin film 6, for example, a peeling process using a strong alkaline solution such as an aqueous sodium hydroxide solution or a solution containing an organic amine is performed.

次いで、図１Ｈに示すように、無電解めっき法により銅のシード膜１１をビアホール７内及び密着材６上に形成する。   Next, as shown in FIG. 1H, a copper seed film 11 is formed in the via hole 7 and on the adhesion material 6 by electroless plating.

その後、図１Ｉに示すように、配線を形成する予定の領域に開口部２２が位置するレジストパターン２１をシード膜１１上に形成する。レジストパターン２１の形成に当たっては、例えば、全面にレジスト剤を形成し、その後に開口部２２を形成する。   Thereafter, as shown in FIG. 1I, a resist pattern 21 in which the opening 22 is located in a region where wiring is to be formed is formed on the seed film 11. In forming the resist pattern 21, for example, a resist agent is formed on the entire surface, and then the opening 22 is formed.

続いて、図１Ｊに示すように、電気めっき法により銅膜１２を開口部２２内においてシード膜１１上に形成する。   Subsequently, as shown in FIG. 1J, a copper film 12 is formed on the seed film 11 in the opening 22 by electroplating.

次いで、図１Ｋに示すように、レジストパターン２１を除去する。   Next, as shown in FIG. 1K, the resist pattern 21 is removed.

その後、図１Ｌに示すように、銅膜１２から露出しているシード膜１１を、例えばスプレーエッチングにより除去する。この結果、シード膜１１及び銅膜１２を含む配線（導電膜）１３が得られる。   Thereafter, as shown in FIG. 1L, the seed film 11 exposed from the copper film 12 is removed by, for example, spray etching. As a result, a wiring (conductive film) 13 including the seed film 11 and the copper film 12 is obtained.

その後、図１Ｍに示すように、絶縁樹脂膜４、密着材５、ビアホール７及び配線１３の形成等を繰り返す。更に、配線１３の一部を露出する開口部１５を備えたソルダレジスト膜１４を形成し、開口部１５内にバンプ等を形成する。また、支持基板１の裏面側についても同様の処理を行う。このようにして、多層回路基板を完成させる。   Thereafter, as shown in FIG. 1M, the formation of the insulating resin film 4, the adhesion material 5, the via hole 7 and the wiring 13 is repeated. Further, a solder resist film 14 having an opening 15 exposing a part of the wiring 13 is formed, and a bump or the like is formed in the opening 15. The same process is performed on the back side of the support substrate 1. In this way, a multilayer circuit board is completed.

このような製造方法では、スミア８を除去する際に密着材５が保護樹脂膜６により保護されているため、密着材５が配線１３の形成前に除去されることがない。従って、配線１３をその直下の絶縁樹脂膜４に強固に固定することができる。また、従来のデスミア処理のような絶縁樹脂膜４の表面に突起を形成する処理が必要とされないので、この突起が引き起こすレーザの乱反射が生じることもない。   In such a manufacturing method, since the adhesion material 5 is protected by the protective resin film 6 when the smear 8 is removed, the adhesion material 5 is not removed before the wiring 13 is formed. Therefore, the wiring 13 can be firmly fixed to the insulating resin film 4 immediately below. Further, since the process of forming the protrusion on the surface of the insulating resin film 4 as in the conventional desmear process is not required, the irregular reflection of the laser caused by the protrusion does not occur.

更に、後述の本願発明者らが行った実験の結果から、保護樹脂膜６の作用により、従来の炭酸ガスレーザを用いた加工では形成できないような微細なビアホール７を形成することができることも判明している。   Furthermore, from the results of experiments conducted by the inventors, which will be described later, it has also been found that fine via holes 7 that cannot be formed by processing using a conventional carbon dioxide laser can be formed by the action of the protective resin film 6. ing.

（実施形態）
次に、実施形態について説明する。図２Ａ乃至図２Ｆは、実施形態に係る多層回路基板の製造方法を工程順に示す断面図である。 (Implementation form)
Next, an embodiment will be described. 2A to 2F are sectional views showing a method of manufacturing a multilayer circuit board in the order of steps according to the implementation embodiments.

先ず、図２Ａに示すように、支持基板１上に絶縁樹脂膜４を形成する。次いで、絶縁樹脂膜４上に、ドライフィルムを用いて、絶縁樹脂膜４を保護する保護樹脂膜６を形成する。   First, as shown in FIG. 2A, an insulating resin film 4 is formed on the support substrate 1. Next, a protective resin film 6 that protects the insulating resin film 4 is formed on the insulating resin film 4 using a dry film.

その後、図２Ｂに示すように、炭酸ガスレーザを用いて、保護樹脂膜６及び絶縁樹脂膜４にビアホール７を形成する。このとき、必然的にビアホール７の底にスミア８が生じる。   Thereafter, as shown in FIG. 2B, via holes 7 are formed in the protective resin film 6 and the insulating resin film 4 using a carbon dioxide laser. At this time, a smear 8 is inevitably generated at the bottom of the via hole 7.

続いて、図２Ｃに示すように、ＣＦ4及び／又はＳＦ6を用いたプラズマドライエッチング処理により、スミア８を除去する。プラズマ処理の結果、保護樹脂膜６の表面に突起が形成されることもあるが、本実施形態でも、この突起が問題を引き起こすことはない。なお、保護樹脂膜６として過マンガン酸に対する耐性があるものを用いる場合には、過マンガン酸を含むデスミア液を用いたデスミア処理を行ってもよい。 Subsequently, as shown in FIG. 2C, the smear 8 is removed by plasma dry etching using CF 4 and / or SF 6 . As a result of the plasma treatment, a protrusion may be formed on the surface of the protective resin film 6, but this protrusion does not cause a problem also in this embodiment. In addition, when using what has the tolerance with respect to permanganic acid as the protective resin film | membrane 6, you may perform the desmear process using the desmear liquid containing permanganic acid.

次いで、図２Ｄに示すように、保護樹脂膜６を除去する。保護樹脂膜６の除去では、例えば、水酸化ナトリウム水溶液等の強アルカリ液又は有機アミンを含む液を用いた剥離処理を行う。   Next, as shown in FIG. 2D, the protective resin film 6 is removed. In the removal of the protective resin film 6, for example, a peeling process using a strong alkaline solution such as an aqueous sodium hydroxide solution or a solution containing an organic amine is performed.

その後、図２Ｅに示すように、絶縁樹脂膜４上に密着材５を形成する。なお、密着材５がビアホール７の底又は上方に形成されて回路３が覆われた場合には、この部分を除去する必要がある。例えば、カップリング剤を含む水溶液中に浸漬させた場合には、密着材５が絶縁樹脂膜４の表面だけでなく、ビアホール７の底にも付着する。このため、ビアホール７の底の密着材５を選択的に除去する必要がある。また、銅箔等の基材の表面に形成された密着材の転写を行った場合には、ビアホール７が塞がれるため、この部分に開口部を形成する必要がある。なお、非特許文献１に記載された酸化チタンは銅等からなる回路３上には残存しないため、選択的な除去を行う必要はない。   Thereafter, as shown in FIG. 2E, an adhesion material 5 is formed on the insulating resin film 4. In addition, when the contact | adherence material 5 is formed in the bottom or upper part of the via hole 7, and the circuit 3 is covered, it is necessary to remove this part. For example, when immersed in an aqueous solution containing a coupling agent, the adhesion material 5 adheres not only to the surface of the insulating resin film 4 but also to the bottom of the via hole 7. For this reason, it is necessary to selectively remove the adhesion material 5 at the bottom of the via hole 7. In addition, when the adhesive material formed on the surface of the base material such as copper foil is transferred, the via hole 7 is blocked, so an opening needs to be formed in this portion. Since titanium oxide described in Non-Patent Document 1 does not remain on the circuit 3 made of copper or the like, it is not necessary to perform selective removal.

密着材５の形成後には、参考例と同様にして、シード膜１１の形成（図２Ｆ）以降の処理を行い、多層回路基板を完成させる。 After the formation of the adhesion material 5, the processing after the formation of the seed film 11 (FIG. 2F) is performed in the same manner as in the reference example , thereby completing the multilayer circuit board.

次に、本願発明者らが実際に行った実験について説明する。   Next, experiments actually conducted by the inventors of the present application will be described.

（実験例１）
実験例１では、先ず、支持基板上に熱硬化性エポキシ樹脂をラミネートし、１８０℃、１時間で加熱することにより、熱硬化性エポキシ樹脂を硬化させて絶縁樹脂膜を形成した。次いで、絶縁樹脂膜上にドライフィルム（日立化成社製のＲＹ３３２５、厚さ：２５μｍ）をラミネートし、２００ｍＪ／ｃｍ2のエネルギでの光照射を行うことにより、保護樹脂膜を形成した。なお、実験例１では、密着材は形成しなかった。その後、炭酸ガスレーザを用いて、焦点深度を支持基板の回路の表面に合わせ、また、直径を７０μｍに設定して、保護樹脂膜及び絶縁樹脂膜にビアホールを形成した。続いて、酸素ガスとＣＦ4ガスとの混合比（流量比）が９５：５のガスを用いたプラズマ処理（ドライエッチング）により、ビアホールの底に存在するスミアを除去した。次いで、アミン系のドライフィルム剥離液（アトテック社製のＲＳ−２０００）を用いて保護樹脂膜（ドライフィルム）を剥離した。 (Experimental example 1)
In Experimental Example 1, first, a thermosetting epoxy resin was laminated on a support substrate, and the thermosetting epoxy resin was cured by heating at 180 ° C. for 1 hour to form an insulating resin film. Next, a dry film (RY3325 manufactured by Hitachi Chemical Co., Ltd., thickness: 25 μm) was laminated on the insulating resin film, and a protective resin film was formed by performing light irradiation with an energy of 200 mJ / cm 2 . In Experimental Example 1, no adhesion material was formed. Thereafter, using a carbon dioxide gas laser, the depth of focus was adjusted to the surface of the circuit of the support substrate, the diameter was set to 70 μm, and via holes were formed in the protective resin film and the insulating resin film. Subsequently, the smear present at the bottom of the via hole was removed by plasma treatment (dry etching) using a gas having a mixing ratio (flow rate ratio) of oxygen gas and CF 4 gas of 95: 5. Next, the protective resin film (dry film) was peeled off using an amine-based dry film remover (RS-2000 manufactured by Atotech).

そして、ビアホールの周辺の観察を行ったところ、スミア（残渣）は存在していなかった。また、絶縁樹脂膜に形成されているビアホールの直径は５５μｍであり、従来の炭酸ガスレーザを用いた加工では形成できないような微小なものとなっていた。   And when the periphery of the via hole was observed, there was no smear (residue). In addition, the diameter of the via hole formed in the insulating resin film is 55 μm, which is so small that it cannot be formed by processing using a conventional carbon dioxide laser.

（実験例２）
実験例２では、先ず、支持基板上に熱硬化性エポキシ樹脂をラミネートし、更に、クロメート処理された圧延銅箔（日鉱金属社製のＢＨＹ、厚さ：１８μｍ）を熱硬化性エポキシ樹脂上にラミネートした。そして、１８０℃、１時間で加熱することにより、熱硬化性エポキシ樹脂を硬化させて絶縁樹脂膜を形成した。その後、銅箔のみを硫酸及び過酸化水素を含むエッチング液（三菱ガス化学社製のＳＥ−０７）を用いて除去することにより、クロメート処理により形成された皮膜を密着材として絶縁樹脂膜上に残存させた。次いで、絶縁樹脂膜上にドライフィルム（日立化成社製のＲＹ３３２５、厚さ：２５μｍ）をラミネートし、２００ｍＪ／ｃｍ2のエネルギでの光照射を行うことにより、保護樹脂膜を形成した。その後、炭酸ガスレーザを用いて、焦点深度を支持基板の回路の表面に合わせ、また、直径を７０μｍに設定して、保護樹脂膜、密着材及び絶縁樹脂膜にビアホールを形成した。続いて、酸素ガスとＣＦ4ガスとの混合比（流量比）が９５：５のガスを用いたプラズマ処理（ドライエッチング）により、ビアホールの底に存在するスミアを除去した。次いで、アミン系のドライフィルム剥離液（アトテック社製のＲＳ−２０００）を用いて保護樹脂膜（ドライフィルム）を剥離した。 (Experimental example 2)
In Experimental Example 2, first, a thermosetting epoxy resin is laminated on a support substrate, and further, a rolled copper foil (BHY manufactured by Nikko Metal Co., Ltd., thickness: 18 μm) subjected to chromate treatment is applied on the thermosetting epoxy resin. Laminated. And the thermosetting epoxy resin was hardened by heating at 180 degreeC for 1 hour, and the insulating resin film was formed. Thereafter, only the copper foil is removed using an etching solution containing sulfuric acid and hydrogen peroxide (SE-07 manufactured by Mitsubishi Gas Chemical Co., Ltd.), and the film formed by the chromate treatment is used as an adhesion material on the insulating resin film. Remained. Next, a dry film (RY3325 manufactured by Hitachi Chemical Co., Ltd., thickness: 25 μm) was laminated on the insulating resin film, and a protective resin film was formed by performing light irradiation with an energy of 200 mJ / cm 2 . Thereafter, using a carbon dioxide gas laser, the depth of focus was adjusted to the surface of the circuit of the support substrate, the diameter was set to 70 μm, and a via hole was formed in the protective resin film, the adhesive material, and the insulating resin film. Subsequently, the smear present at the bottom of the via hole was removed by plasma treatment (dry etching) using a gas having a mixing ratio (flow rate ratio) of oxygen gas and CF 4 gas of 95: 5. Next, the protective resin film (dry film) was peeled off using an amine-based dry film remover (RS-2000 manufactured by Atotech).

そして、ビアホールの周辺の観察を行ったところ、スミア（残渣）は存在していなかった。また、絶縁樹脂膜に形成されているビアホールの直径は５５μｍであり、従来の炭酸ガスレーザを用いた加工では形成できないような微小なものとなっていた。   And when the periphery of the via hole was observed, there was no smear (residue). In addition, the diameter of the via hole formed in the insulating resin film is 55 μm, which is so small that it cannot be formed by processing using a conventional carbon dioxide laser.

その後、ロームアンドハース社製の無電解めっき液を用いて無電解めっきを行うことにより、厚さが０．３μｍの無電解銅膜をビアホール内及び密着材上に形成した。続いて、ドライフィルム（日立化成社製のＲＹ３２１５、厚さ：１５μｍ）を無電解銅膜上にラミネートし、これに線幅が１０μｍのラインアンドスペース（Ｌ／Ｓ）パターンを形成した。次いで、ドライフィルムをマスクとして用いて、無電解めっき膜上に、電気めっき法により厚さが１５μｍの銅膜を形成した。その後、ドライフィルムを除去し、更に、無電解銅膜の電気めっき法で形成された銅膜から露出している部分も除去した。   Thereafter, electroless plating was performed using an electroless plating solution manufactured by Rohm and Haas, thereby forming an electroless copper film having a thickness of 0.3 μm in the via hole and on the adhesion material. Subsequently, a dry film (RY3215 manufactured by Hitachi Chemical Co., Ltd., thickness: 15 μm) was laminated on the electroless copper film to form a line and space (L / S) pattern having a line width of 10 μm. Next, a copper film having a thickness of 15 μm was formed on the electroless plating film by electroplating using the dry film as a mask. Thereafter, the dry film was removed, and the portion exposed from the copper film formed by electroplating of the electroless copper film was also removed.

この結果、線幅が１０μｍで、厚さが約１５μｍのＬ／Ｓパターンの配線を高い精度で形成することができた。   As a result, an L / S pattern wiring having a line width of 10 μm and a thickness of about 15 μm could be formed with high accuracy.

（実験例３）
実験例３では、密着材の形成に用いる圧延銅箔の処理として、先ず、表面粗さＲｚが０．７μｍでクロメート処理済みの圧延銅箔（日鉱金属社製のＢＨＹ、厚さ：１８μｍ）を１ｗｔ％のγ−アミノプロピルトリエトキシシラン（信越化学工業製のＫＢＥ−９０３）水溶液に浸漬した。その後、１００℃で３０分間のベークを行うことにより、水溶液を乾燥させた。このようにして、圧延銅箔の表面に対するカップリング剤処理を行った。 (Experimental example 3)
In Experimental Example 3, as a treatment of the rolled copper foil used for forming the adhesive material, first, a rolled copper foil (BHY manufactured by Nikko Metal Co., Ltd., thickness: 18 μm) having a surface roughness Rz of 0.7 μm and a chromate treatment was used. It was immersed in an aqueous solution of 1 wt% γ-aminopropyltriethoxysilane (KBE-903 manufactured by Shin-Etsu Chemical Co., Ltd.). Thereafter, the aqueous solution was dried by baking at 100 ° C. for 30 minutes. Thus, the coupling agent process with respect to the surface of rolled copper foil was performed.

その後、支持基板上に熱硬化性エポキシ樹脂をラミネートし、更に、上記のカップリング剤処理後の圧延銅箔を熱硬化性エポキシ樹脂上にラミネートした。そして、１８０℃、１時間で加熱することにより、熱硬化性エポキシ樹脂を硬化させて絶縁樹脂膜を形成した。その後、銅箔のみを硫酸及び過酸化水素を含むエッチング液（三菱ガス化学社製のＳＥ−０７）を用いて除去することにより、クロメート処理により形成された皮膜及びカップリング剤処理により圧延銅箔に付着した物質を密着材として絶縁樹脂膜上に残存させた。次いで、絶縁樹脂膜上にドライフィルム（日立化成社製のＲＹ３３２５、厚さ：２５μｍ）をラミネートし、２００ｍＪ／ｃｍ2のエネルギでの光照射を行うことにより、保護樹脂膜を形成した。その後、炭酸ガスレーザを用いて、焦点深度を支持基板の回路の表面に合わせ、また、直径を７０μｍに設定して、保護樹脂膜、密着材及び絶縁樹脂膜にビアホールを形成した。続いて、酸素ガスとＣＦ4ガスとの混合比（流量比）が９５：５のガスを用いたプラズマ処理（ドライエッチング）により、ビアホールの底に存在するスミアを除去した。次いで、アミン系のドライフィルム剥離液（アトテック社製のＲＳ−２０００）を用いて保護樹脂膜（ドライフィルム）を剥離した。 Thereafter, a thermosetting epoxy resin was laminated on the support substrate, and the rolled copper foil after the above-described coupling agent treatment was further laminated on the thermosetting epoxy resin. And the thermosetting epoxy resin was hardened by heating at 180 degreeC for 1 hour, and the insulating resin film was formed. Thereafter, only the copper foil is removed using an etching solution containing sulfuric acid and hydrogen peroxide (SE-07 manufactured by Mitsubishi Gas Chemical Co., Ltd.), so that the film formed by the chromate treatment and the rolled copper foil by the coupling agent treatment. The substance adhering to was left on the insulating resin film as an adhesion material. Next, a dry film (RY3325 manufactured by Hitachi Chemical Co., Ltd., thickness: 25 μm) was laminated on the insulating resin film, and a protective resin film was formed by performing light irradiation with an energy of 200 mJ / cm 2 . Thereafter, using a carbon dioxide gas laser, the depth of focus was adjusted to the surface of the circuit of the support substrate, the diameter was set to 70 μm, and a via hole was formed in the protective resin film, the adhesive material, and the insulating resin film. Subsequently, the smear present at the bottom of the via hole was removed by plasma treatment (dry etching) using a gas having a mixing ratio (flow rate ratio) of oxygen gas and CF 4 gas of 95: 5. Next, the protective resin film (dry film) was peeled off using an amine-based dry film remover (RS-2000 manufactured by Atotech).

そして、ビアホールの周辺の観察を行ったところ、スミア（残渣）は存在していなかった。また、絶縁樹脂膜に形成されているビアホールの直径は５５μｍであり、従来の炭酸ガスレーザを用いた加工では形成できないような微小なものとなっていた。   And when the periphery of the via hole was observed, there was no smear (residue). In addition, the diameter of the via hole formed in the insulating resin film is 55 μm, which is so small that it cannot be formed by processing using a conventional carbon dioxide laser.

その後、ロームアンドハース社製の無電解めっき液を用いて無電解めっきを行うことにより、厚さが０．３μｍの無電解銅膜をビアホール内及び密着材上に形成した。続いて、ドライフィルム（日立化成社製のＲＹ３２１５、厚さ：１５μｍ）を無電解銅膜上にラミネートし、これに線幅が１０μｍのラインアンドスペース（Ｌ／Ｓ）パターンを形成した。次いで、ドライフィルムをマスクとして用いて、無電解めっき膜上に、電気めっき法により厚さが１５μｍの銅膜を形成した。その後、ドライフィルムを除去し、更に、無電解銅膜の電気めっき法で形成された銅膜から露出している部分も除去した。   Thereafter, electroless plating was performed using an electroless plating solution manufactured by Rohm and Haas, thereby forming an electroless copper film having a thickness of 0.3 μm in the via hole and on the adhesion material. Subsequently, a dry film (RY3215 manufactured by Hitachi Chemical Co., Ltd., thickness: 15 μm) was laminated on the electroless copper film to form a line and space (L / S) pattern having a line width of 10 μm. Next, a copper film having a thickness of 15 μm was formed on the electroless plating film by electroplating using the dry film as a mask. Thereafter, the dry film was removed, and the portion exposed from the copper film formed by electroplating of the electroless copper film was also removed.

この結果、線幅が１０μｍで、厚さが約１５μｍのＬ／Ｓパターンの配線を高い精度で形成することができた。   As a result, an L / S pattern wiring having a line width of 10 μm and a thickness of about 15 μm could be formed with high accuracy.

（実験例４）
実験例４では、密着材の形成に用いる圧延銅箔の処理として、先ず、表面粗さＲｚが０．７μｍでクロメート処理済みの圧延銅箔（日鉱金属社製のＢＨＹ、厚さ：１８μｍ）を１ｗｔ％の２，４，６−トリメルカプト−１，３，５−トリアジン１ナトリウム塩（三協化成社製のサンチオールＮ−１）水溶液に浸漬した。その後、１００℃で３０分間のベークを行うことにより、水溶液を乾燥させた。このようにして、圧延銅箔の表面に対するトリアジンチオール処理を行った。 (Experimental example 4)
In Experimental Example 4, as a treatment of the rolled copper foil used for forming the adhesive material, first, a rolled copper foil (BHY manufactured by Nikko Metal Co., Ltd., thickness: 18 μm) having a surface roughness Rz of 0.7 μm and a chromate treatment was used. It was immersed in a 1 wt% aqueous solution of 2,4,6-trimercapto-1,3,5-triazine monosodium salt (Santhiol N-1 manufactured by Sankyo Kasei Co., Ltd.). Thereafter, the aqueous solution was dried by baking at 100 ° C. for 30 minutes. In this way, triazine thiol treatment was performed on the surface of the rolled copper foil.

その後、支持基板上に熱硬化性エポキシ樹脂をラミネートし、更に、上記のトリアジンチオール剤処理後の圧延銅箔を熱硬化性エポキシ樹脂上にラミネートした。そして、１８０℃、１時間で加熱することにより、熱硬化性エポキシ樹脂を硬化させて絶縁樹脂膜を形成した。その後、銅箔のみを硫酸及び過酸化水素を含むエッチング液（三菱ガス化学社製のＳＥ−０７）を用いて除去することにより、クロメート処理により形成された皮膜及びカップリング剤処理により圧延銅箔に付着した物質を密着材として絶縁樹脂膜上に残存させた。次いで、絶縁樹脂膜上にドライフィルム（日立化成社製のＲＹ３３２５、厚さ：２５μｍ）をラミネートし、２００ｍＪ／ｃｍ2のエネルギでの光照射を行うことにより、保護樹脂膜を形成した。その後、炭酸ガスレーザを用いて、焦点深度を支持基板の回路の表面に合わせ、また、直径を７０μｍに設定して、保護樹脂膜、密着材及び絶縁樹脂膜にビアホールを形成した。続いて、酸素ガスとＣＦ4ガスとの混合比（流量比）が９５：５のガスを用いたプラズマ処理（ドライエッチング）により、ビアホールの底に存在するスミアを除去した。次いで、アミン系のドライフィルム剥離液（アトテック社製のＲＳ−２０００）を用いて保護樹脂膜（ドライフィルム）を剥離した。 Thereafter, a thermosetting epoxy resin was laminated on the support substrate, and the rolled copper foil after the treatment with the triazine thiol agent was laminated on the thermosetting epoxy resin. And the thermosetting epoxy resin was hardened by heating at 180 degreeC for 1 hour, and the insulating resin film was formed. Thereafter, only the copper foil is removed using an etching solution containing sulfuric acid and hydrogen peroxide (SE-07 manufactured by Mitsubishi Gas Chemical Co., Ltd.), so that the film formed by the chromate treatment and the rolled copper foil by the coupling agent treatment. The substance adhering to was left on the insulating resin film as an adhesion material. Next, a dry film (RY3325 manufactured by Hitachi Chemical Co., Ltd., thickness: 25 μm) was laminated on the insulating resin film, and a protective resin film was formed by performing light irradiation with an energy of 200 mJ / cm 2 . Thereafter, using a carbon dioxide gas laser, the depth of focus was adjusted to the surface of the circuit of the support substrate, the diameter was set to 70 μm, and a via hole was formed in the protective resin film, the adhesive material, and the insulating resin film. Subsequently, the smear present at the bottom of the via hole was removed by plasma treatment (dry etching) using a gas having a mixing ratio (flow rate ratio) of oxygen gas and CF 4 gas of 95: 5. Next, the protective resin film (dry film) was peeled off using an amine-based dry film remover (RS-2000 manufactured by Atotech).

そして、ビアホールの周辺の観察を行ったところ、スミア（残渣）は存在していなかった。また、絶縁樹脂膜に形成されているビアホールの直径は５５μｍであり、従来の炭酸ガスレーザを用いた加工では形成できないような微小なものとなっていた。   And when the periphery of the via hole was observed, there was no smear (residue). In addition, the diameter of the via hole formed in the insulating resin film is 55 μm, which is so small that it cannot be formed by processing using a conventional carbon dioxide laser.

その後、ロームアンドハース社製の無電解めっき液を用いて無電解めっきを行うことにより、厚さが０．３μｍの無電解銅膜をビアホール内及び密着材上に形成した。続いて、ドライフィルム（日立化成社製のＲＹ３２１５、厚さ：１５μｍ）を無電解銅膜上にラミネートし、これに線幅が１０μｍのラインアンドスペース（Ｌ／Ｓ）パターンを形成した。次いで、ドライフィルムをマスクとして用いて、無電解めっき膜上に、電気めっき法により厚さが１５μｍの銅膜を形成した。その後、ドライフィルムを除去し、更に、無電解銅膜の電気めっき法で形成された銅膜から露出している部分も除去した。   Thereafter, electroless plating was performed using an electroless plating solution manufactured by Rohm and Haas, thereby forming an electroless copper film having a thickness of 0.3 μm in the via hole and on the adhesion material. Subsequently, a dry film (RY3215 manufactured by Hitachi Chemical Co., Ltd., thickness: 15 μm) was laminated on the electroless copper film to form a line and space (L / S) pattern having a line width of 10 μm. Next, a copper film having a thickness of 15 μm was formed on the electroless plating film by electroplating using the dry film as a mask. Thereafter, the dry film was removed, and the portion exposed from the copper film formed by electroplating of the electroless copper film was also removed.

この結果、線幅が１０μｍで、厚さが約１５μｍのＬ／Ｓパターンの配線を高い精度で形成することができた。   As a result, an L / S pattern wiring having a line width of 10 μm and a thickness of about 15 μm could be formed with high accuracy.

（実験例５）
実験例５は、本願発明の範囲から外れる方法についてのものである。実験例５では、先ず、支持基板上に熱硬化性エポキシ樹脂をラミネートし、１８０℃、１時間で加熱することにより、熱硬化性エポキシ樹脂を硬化させて絶縁樹脂膜を形成した。次いで、密着材及び保護樹脂膜の両方を形成することなく、炭酸ガスレーザを用いて、焦点深度を支持基板の回路の表面に合わせ、また、直径を７０μｍに設定して、絶縁樹脂膜にビアホールを形成した。続いて、酸素ガスとＣＦ4ガスとの混合比（流量比）が９５：５のガスを用いたプラズマ処理（ドライエッチング）を行った。 (Experimental example 5)
Experimental Example 5 relates to a method that deviates from the scope of the present invention. In Experimental Example 5, first, a thermosetting epoxy resin was laminated on a supporting substrate, and the thermosetting epoxy resin was cured by heating at 180 ° C. for 1 hour to form an insulating resin film. Next, without forming both the adhesive material and the protective resin film, using a carbon dioxide laser, the depth of focus is adjusted to the surface of the circuit of the support substrate, and the diameter is set to 70 μm, and a via hole is formed in the insulating resin film. Formed. Subsequently, plasma treatment (dry etching) using a gas having a mixing ratio (flow rate ratio) of oxygen gas and CF 4 gas of 95: 5 was performed.

スミアの除去後に絶縁樹脂膜の表面粗さを測定したところ、２μｍと大きなものであった。   When the surface roughness of the insulating resin film was measured after removing the smear, it was as large as 2 μm.

その後、ロームアンドハース社製の無電解めっき液を用いて無電解めっきを行うことにより、厚さが０．３μｍの無電解銅膜をビアホール内及び絶縁樹脂膜上に形成した。続いて、ドライフィルム（日立化成社製のＲＹ３２１５、厚さ：１５μｍ）を無電解銅膜上にラミネートし、これに線幅が１０μｍのラインアンドスペース（Ｌ／Ｓ）パターンを形成した。次いで、ドライフィルムをマスクとして用いて、無電解めっき膜上に、電気めっき法により厚さが１５μｍの銅膜を形成した。その後、ドライフィルムを除去し、更に、無電解銅膜の電気めっき法で形成された銅膜から露出している部分も除去した。   Thereafter, electroless plating was performed using an electroless plating solution manufactured by Rohm and Haas, thereby forming an electroless copper film having a thickness of 0.3 μm in the via hole and on the insulating resin film. Subsequently, a dry film (RY3215 manufactured by Hitachi Chemical Co., Ltd., thickness: 15 μm) was laminated on the electroless copper film to form a line and space (L / S) pattern having a line width of 10 μm. Next, a copper film having a thickness of 15 μm was formed on the electroless plating film by electroplating using the dry film as a mask. Thereafter, the dry film was removed, and the portion exposed from the copper film formed by electroplating of the electroless copper film was also removed.

しかしながら、絶縁樹脂膜の表面が非常に荒れていたために、ドライフィルムのＬ／Ｓパターンが所望の形状になっておらず、除去されるべき部分にも銅のエッチング残渣が存在していた。つまり、配線として使用できない状態となっていた。   However, since the surface of the insulating resin film was very rough, the L / S pattern of the dry film did not have a desired shape, and a copper etching residue was also present in the portion to be removed. That is, it cannot be used as wiring.

参考例に係る多層回路基板を製造する方法を示す断面図である。It is sectional drawing which shows the method of manufacturing the multilayer circuit board which concerns on a reference example . 図１Ａの一部を拡大して示す断面図である。It is sectional drawing which expands and shows a part of FIG. 1A. 図１Ｂに引き続き、多層回路基板を製造する方法を示す断面図である。FIG. 1B is a cross-sectional view illustrating a method for manufacturing the multilayer circuit board subsequent to FIG. 1B. 図１Ｃに引き続き、多層回路基板を製造する方法を示す断面図である。FIG. 1D is a cross-sectional view illustrating a method for manufacturing the multilayer circuit board, following FIG. 1C. 図１Ｄに引き続き、多層回路基板を製造する方法を示す断面図である。FIG. 2D is a cross-sectional view illustrating a method for manufacturing the multilayer circuit board subsequent to FIG. 1D. 図１Ｅに引き続き、多層回路基板を製造する方法を示す断面図である。FIG. 2E is a cross-sectional view illustrating a method for manufacturing the multilayer circuit board, following FIG. 1E. 図１Ｆに引き続き、多層回路基板を製造する方法を示す断面図である。FIG. 1F is a cross-sectional view illustrating a method for manufacturing the multilayer circuit board, following FIG. 1F. 図１Ｇに引き続き、多層回路基板を製造する方法を示す断面図である。It is sectional drawing which shows the method of manufacturing a multilayer circuit board following FIG. 1G. 図１Ｈに引き続き、多層回路基板を製造する方法を示す断面図である。FIG. 1H is a cross-sectional view showing a method for manufacturing the multilayer circuit board following FIG. 1H. 図１Ｉに引き続き、多層回路基板を製造する方法を示す断面図である。FIG. 11 is a cross-sectional view showing a method for manufacturing the multilayer circuit board following FIG. 1I; 図１Ｊに引き続き、多層回路基板を製造する方法を示す断面図である。FIG. 2C is a cross-sectional view illustrating a method for manufacturing the multilayer circuit board subsequent to FIG. 1J. 図１Ｋに引き続き、多層回路基板を製造する方法を示す断面図である。FIG. 2C is a cross-sectional view illustrating a method for manufacturing the multilayer circuit board following FIG. 1K. 図１Ｌに引き続き、多層回路基板を製造する方法を示す断面図である。FIG. 2 is a cross-sectional view illustrating a method for manufacturing the multilayer circuit board following FIG. 1L. 実施形態に係る多層回路基板を製造する方法を示す断面図である。It is a sectional view showing a method of manufacturing a multilayer circuit board according to the implementation embodiments. 図２Ａに引き続き、多層回路基板を製造する方法を示す断面図である。It is sectional drawing which shows the method of manufacturing a multilayer circuit board following FIG. 2A. 図２Ｂに引き続き、多層回路基板を製造する方法を示す断面図である。FIG. 2B is a cross-sectional view illustrating a method for manufacturing the multilayer circuit board, following FIG. 2B. 図２Ｃに引き続き、多層回路基板を製造する方法を示す断面図である。FIG. 2D is a cross-sectional view illustrating a method for manufacturing the multilayer circuit board, following FIG. 2C. 図２Ｄに引き続き、多層回路基板を製造する方法を示す断面図である。FIG. 2D is a cross-sectional view illustrating a method for manufacturing the multilayer circuit board, following FIG. 2D. 図２Ｅに引き続き、多層回路基板を製造する方法を示す断面図である。It is sectional drawing which shows the method of manufacturing a multilayer circuit board following FIG. 2E.

符号の説明Explanation of symbols

１：支持基板
２：ガラス繊維強化樹脂基材
３：回路
４：絶縁樹脂膜
５：密着材
６：保護樹脂膜
７：ビアホール
８：スミア
１１：シード膜
１２：銅膜
１３：配線
１４：ソルダレジスト膜
１５：開口部
２１：レジストパターン
２２：開口部 1: support substrate 2: glass fiber reinforced resin base material 3: circuit 4: insulating resin film 5: adhesive material 6: protective resin film 7: via hole 8: smear 11: seed film 12: copper film 13: wiring 14: solder resist Film 15: Opening 21: Resist pattern 22: Opening

Claims (3)

導電膜上に絶縁樹脂膜を形成する工程と、
前記絶縁樹脂膜を保護する保護膜を形成する工程と、
レーザを用いて、前記保護膜及び前記絶縁樹脂膜に前記導電膜の少なくとも一部を露出するビアホールを形成する工程と、
前記ビアホールを形成する際に生じた残渣を除去する工程と、
前記保護膜を除去する工程と、
前記保護膜を除去した後に、前記絶縁樹脂膜上に密着材を設ける工程と、
前記ビアホールを介して前記導電膜に接続される配線を前記密着材上まで延在させて形成する工程と、
を有し、
前記密着材を設ける工程では、クロメート処理により形成された皮膜を備えた銅箔を前記絶縁樹脂膜上に貼り付け、前記銅箔を除去することにより、前記絶縁樹脂膜上に、前記クロメート処理により形成された皮膜を前記密着材として残存させることを特徴とする多層回路基板の製造方法。 Forming an insulating resin film on the conductive film;
Forming a protective film for protecting the insulating resin film;
Forming a via hole exposing at least a part of the conductive film in the protective film and the insulating resin film using a laser; and
Removing a residue generated when the via hole is formed;
Removing the protective film;
Providing an adhesive on the insulating resin film after removing the protective film;
Extending a wiring connected to the conductive film through the via hole to the adhesive material; and
Have
In the step of providing the adhesion material, a copper foil provided with a film formed by chromate treatment is pasted on the insulating resin film, and the copper foil is removed, whereby the chromate treatment is performed on the insulating resin film. method of manufacturing a multilayer circuit board, characterized in that the formed film Ru is left as the contact material. 前記保護膜として、アクリル樹脂を含有するドライフィルムを用いることを特徴とする請求項１に記載の多層回路基板の製造方法。 The method for producing a multilayer circuit board according to claim 1, wherein a dry film containing an acrylic resin is used as the protective film. 前記残渣の除去を、ドライエッチング法により行うことを特徴とする請求項１又は２に記載の多層回路基板の製造方法。 Method of manufacturing a multilayer circuit board according to claim 1 or 2 in the removal of the residues, and carrying out by a dry etching method.
JP2008092821A 2008-03-31 2008-03-31 Multilayer circuit board manufacturing method Expired - Fee Related JP5407161B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008092821A JP5407161B2 (en) 2008-03-31 2008-03-31 Multilayer circuit board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008092821A JP5407161B2 (en) 2008-03-31 2008-03-31 Multilayer circuit board manufacturing method

Publications (2)

Publication Number Publication Date
JP2009246233A JP2009246233A (en) 2009-10-22
JP5407161B2 true JP5407161B2 (en) 2014-02-05

Family

ID=41307785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008092821A Expired - Fee Related JP5407161B2 (en) 2008-03-31 2008-03-31 Multilayer circuit board manufacturing method

Country Status (1)

Country Link
JP (1) JP5407161B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058615A (en) * 2014-09-11 2016-04-21 凸版印刷株式会社 Printed wiring board and method of manufacturing the same
JP6672895B2 (en) * 2016-03-03 2020-03-25 ウシオ電機株式会社 Manufacturing method of wiring board

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349412A (en) * 1999-06-08 2000-12-15 Nippon Mektron Ltd Via hole forming method on flexible circuit board
JP2003179360A (en) * 2001-12-11 2003-06-27 Victor Co Of Japan Ltd Method of manufacturing printed board
JP4259024B2 (en) * 2002-02-07 2009-04-30 富士通株式会社 Multilayer wiring board manufacturing method and multilayer wiring board manufactured thereby
JP2004055618A (en) * 2002-07-16 2004-02-19 Kanegafuchi Chem Ind Co Ltd Process for producing multilayer printed wiring board
JP2004082444A (en) * 2002-08-26 2004-03-18 Dainippon Printing Co Ltd Resin body with metal layer and wiring body
JP4094965B2 (en) * 2003-01-28 2008-06-04 富士通株式会社 Method for forming via in wiring board
JP2007150221A (en) * 2005-10-27 2007-06-14 Fujitsu Ltd Multilayer circuit board and method for manufacturing the same

Also Published As

Publication number Publication date
JP2009246233A (en) 2009-10-22

Similar Documents

Publication Publication Date Title
JP5290455B2 (en) Manufacturing method of laminate
JP4481854B2 (en) Ball grid array substrate having window and manufacturing method thereof
JP4126038B2 (en) BGA package substrate and manufacturing method thereof
JP2006093650A (en) Manufacturing method of package substrate using electroless nickel plating
JP2003008199A (en) Method for roughening copper surface of printed wiring board and printed wiring board and its producing method
US11690178B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP2009283671A (en) Method of manufacturing printed-wiring board
JP5310849B2 (en) Wiring board manufacturing method
JP2009117448A (en) Method for manufacturing printed-circuit board
JP5407161B2 (en) Multilayer circuit board manufacturing method
JP2006199027A (en) Mask and its manufacturing process for stencil printing
JP2009123986A (en) Method for manufacturing multi-layer circuit board
JP4730222B2 (en) Wiring board manufacturing method
JP5298740B2 (en) Multilayer circuit board manufacturing method
JP2012074487A (en) Method of manufacturing semiconductor package
JP2009021435A (en) Manufacturing method of wiring board
JP4456834B2 (en) Laser processing method and metal foil with carrier used therefor
JP3928392B2 (en) Method for manufacturing printed wiring board
JP2009081212A (en) Method for manufacturing printed wiring board
JP5040810B2 (en) Multilayer circuit board manufacturing method
JP2013008945A (en) Manufacturing method of coreless substrate
JP2009164491A (en) Manufacturing method of wiring substrate
KR100645642B1 (en) High density BGA package board and method for manufacturing thereof
JP2016072444A (en) Printed wiring board manufacturing method
JP4176105B2 (en) Printed wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131021

LAPS Cancellation because of no payment of annual fees