JP5403464B2 - Thin film device and manufacturing method thereof - Google Patents

Thin film device and manufacturing method thereof Download PDF

Info

Publication number
JP5403464B2
JP5403464B2 JP2009188007A JP2009188007A JP5403464B2 JP 5403464 B2 JP5403464 B2 JP 5403464B2 JP 2009188007 A JP2009188007 A JP 2009188007A JP 2009188007 A JP2009188007 A JP 2009188007A JP 5403464 B2 JP5403464 B2 JP 5403464B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
insulator
semiconductor film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009188007A
Other languages
Japanese (ja)
Other versions
JP2009295997A (en
Inventor
和重 竹知
充 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
NLT Technologeies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NLT Technologeies Ltd filed Critical NLT Technologeies Ltd
Priority to JP2009188007A priority Critical patent/JP5403464B2/en
Publication of JP2009295997A publication Critical patent/JP2009295997A/en
Application granted granted Critical
Publication of JP5403464B2 publication Critical patent/JP5403464B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、薄膜デバイス及びその製造方法に関する。   The present invention relates to a thin film device and a manufacturing method thereof.

インジウム、スズ及び酸素の化合物であるITO膜をはじめとする酸化物透明導電膜は、数百nm程度の薄膜において数Ω/□のシート抵抗が得られることと、可視光に対する透過率が高いことから、各種フラットパネルディスプレイ、光電変換素子などに広く用いられている。   Oxide transparent conductive films such as ITO film, which is a compound of indium, tin, and oxygen, have a sheet resistance of several ohms / square in a thin film of about several hundred nm and high transmittance for visible light. Therefore, it is widely used for various flat panel displays, photoelectric conversion elements and the like.

更に近年、In−Ga−Zn−Oなどの酸化物透明半導体膜をチャネル層に用いた薄膜トランジスタの研究が始められた。このような酸化物半導体はイオン性の高い結合で構成されており、結晶、非晶質間での電子移動度の差が小さいことが特徴である。従って、非晶質状態でも比較的高い電子移動度が得られている。スパッタリング法などを用いることにより室温にて非晶質膜を成膜できるので、PETなどの樹脂基板上への酸化物半導体薄膜トランジスタ形成の研究も始められている。   In recent years, research on thin film transistors using an oxide transparent semiconductor film such as In—Ga—Zn—O as a channel layer has been started. Such an oxide semiconductor is formed of a bond with high ionicity, and is characterized by a small difference in electron mobility between crystal and amorphous. Accordingly, relatively high electron mobility is obtained even in an amorphous state. Since an amorphous film can be formed at room temperature by using a sputtering method or the like, research on forming an oxide semiconductor thin film transistor on a resin substrate such as PET has been started.

酸化物半導体を備える薄膜トランジスタに関する先行技術文献としては、例えば、特許文献1−5がある。   As a prior art document regarding a thin film transistor provided with an oxide semiconductor, for example, there are Patent Documents 1-5.

特許文献1−5では、半導体膜や絶縁膜の材料組成について詳しく言及されており、良好なトランジスタ電気特性を実現するための材料組成を規定している。   In Patent Documents 1-5, the material composition of the semiconductor film and the insulating film is described in detail, and the material composition for realizing good transistor electrical characteristics is defined.

特開2005−033172号公報(段落番号0041)Japanese Patent Laying-Open No. 2005-033172 (paragraph number 0041) 特開2003−179233号公報(段落番号0014〜0016)JP 2003-179233 A (paragraph numbers 0014 to 0016) 特開2003−86808号公報(段落番号0053)JP 2003-86808 A (paragraph number 0053) 特開2003−60170号公報(段落番号0037)JP 2003-60170 A (paragraph number 0037) 特表2006−502597号公報(段落番号0021〜0023)JP-T-2006-502597 (paragraph numbers 0021 to 0023)

しかしながら、酸化物半導体を用いた薄膜トランジスタにおいては、半導体膜、とりわけ半導体膜と絶縁膜との界面層の酸素空孔に起因するドナー欠陥がその電気特性に大きな影響を与えるため、特許文献1−5の技術では、この界面層の酸素空孔の制御が不十分であった。特に特許文献5では、酸化物半導体を300℃以上の温度で酸化雰囲気中にてアニーリングすることにより酸素空孔を低減できるとしている。このようなアニーリング処理は、酸化物半導体膜の上表面の酸素空孔低減には有効かもしれないが、酸化物半導体の下表面(即ち、下地絶縁体とその上に形成される酸化物半導体との界面近傍の酸化物半導体領域)の酸素空孔の低減には有効ではない。これは、このような熱酸化処理は膜の内部に浸透しにくいためである。もちろん温度を600℃程度以上に高くすることにより酸化の浸透効果を高め、酸化物半導体膜の下表面まで酸化できるかもしれないが、この場合、安価なガラス基板を絶縁性基板として用いることができない、酸化物半導体より下の層に金属膜が存在している場合、この高温処理により金属の半導体膜への拡散などのコンタミが生じる、などの課題が依然として存在する。   However, in a thin film transistor using an oxide semiconductor, donor defects caused by oxygen vacancies in an interface layer between a semiconductor film, in particular, a semiconductor film and an insulating film greatly affect the electrical characteristics. In this technique, the control of oxygen vacancies in the interface layer was insufficient. In particular, Patent Document 5 states that oxygen vacancies can be reduced by annealing an oxide semiconductor in an oxidizing atmosphere at a temperature of 300 ° C. or higher. Such an annealing treatment may be effective in reducing oxygen vacancies on the upper surface of the oxide semiconductor film, but the lower surface of the oxide semiconductor (that is, the base insulator and the oxide semiconductor formed thereon) This is not effective in reducing oxygen vacancies in the oxide semiconductor region in the vicinity of the interface. This is because such a thermal oxidation treatment hardly penetrates into the membrane. Of course, by raising the temperature to about 600 ° C. or higher, the osmosis effect of oxidation may be improved and the lower surface of the oxide semiconductor film may be oxidized. However, in this case, an inexpensive glass substrate cannot be used as the insulating substrate. However, when a metal film is present in a layer below the oxide semiconductor, there still remains a problem that contamination such as diffusion of the metal into the semiconductor film is caused by this high temperature treatment.

従って、ディスプレイの駆動素子に活用できるような良好な特性を有する酸化物半導体薄膜トランジスタを安価なガラス基板上に再現性・歩留まり良く製造することができなかった。   Therefore, an oxide semiconductor thin film transistor having good characteristics that can be used as a display drive element cannot be manufactured on an inexpensive glass substrate with good reproducibility and yield.

本発明は、上記のような問題点を解決するためになされたもので、界面層の酸素空孔の生成を制御することを可能し、良好な特性を有する薄膜トランジスタ或いはその他の薄膜デバイスを再現性・歩留まり良く製造することができる薄膜デバイス及びその製造方法を提供することを目的とする。   The present invention has been made to solve the above-described problems, and can control the generation of oxygen vacancies in the interface layer, and can reproduce thin film transistors or other thin film devices having good characteristics. -It aims at providing the thin film device which can be manufactured with a sufficient yield, and its manufacturing method.

上記課題を解決するため、本発明の薄膜デバイスは、第1絶縁体と酸化物半導体膜と第2絶縁体とをこの順に有する積層構造を備え、前記酸化物半導体膜により活性層が構成された薄膜デバイスにおいて、前記酸化物半導体膜において、前記第1絶縁体との界面に位置する部分である第1界面層と、前記第2絶縁体との界面に位置する部分である第2界面層と、のうちの少なくとも何れか一方の酸素空孔密度が、前記酸化物半導体膜において前記第1及び第2界面層以外の部分であるバルク層の酸素空孔密度よりも小さいことを特徴としている。   In order to solve the above problems, a thin film device of the present invention has a stacked structure including a first insulator, an oxide semiconductor film, and a second insulator in this order, and an active layer is configured by the oxide semiconductor film. In the thin film device, in the oxide semiconductor film, a first interface layer that is a portion located at an interface with the first insulator, and a second interface layer that is a portion located at an interface with the second insulator; The oxygen vacancy density of at least one of the above is smaller than the oxygen vacancy density of the bulk layer which is a portion other than the first and second interface layers in the oxide semiconductor film.

本発明の薄膜デバイスにおいては、前記第1界面層及び前記第2界面層の酸素空孔密度が前記バルク層の酸素空孔密度よりも小さいことが好ましい。   In the thin film device of the present invention, it is preferable that the oxygen vacancy density of the first interface layer and the second interface layer is smaller than the oxygen vacancy density of the bulk layer.

本発明の薄膜デバイスにおいては、前記酸化物半導体膜は、少なくともZn、Ga、Inのうちの何れか一元素を含む非晶質酸化物であること
が好ましい。
In the thin film device of the present invention, the oxide semiconductor film is preferably an amorphous oxide containing at least one element of Zn, Ga, and In.

或いは、本発明の薄膜デバイスにおいては、前記酸化物半導体膜は、少なくともZn、Ga、Inのうちの何れか一元素を含む結晶酸化物であることも好ましい。   Alternatively, in the thin film device of the present invention, it is preferable that the oxide semiconductor film is a crystalline oxide containing at least one element of Zn, Ga, and In.

本発明の薄膜デバイスにおいては、前記酸化物半導体膜は、非晶質酸化物をレーザの照射により結晶化させて形成したものであることが好ましい。   In the thin film device of the present invention, the oxide semiconductor film is preferably formed by crystallizing an amorphous oxide by laser irradiation.

或いは、本発明の薄膜デバイスにおいては、前記酸化物半導体膜は、粒子状の酸化物半導体を溶媒に溶かしその酸化物半導体溶液を塗布又は印刷しその後加熱処理で溶媒を蒸発させることにより成膜されたものであることも好ましい。   Alternatively, in the thin film device of the present invention, the oxide semiconductor film is formed by dissolving a particulate oxide semiconductor in a solvent, applying or printing the oxide semiconductor solution, and then evaporating the solvent by heat treatment. It is also preferable.

本発明の薄膜デバイスにおいては、前記積層構造は、絶縁性基板上に形成されていることが好ましい。   In the thin film device of the present invention, the laminated structure is preferably formed on an insulating substrate.

本発明の薄膜デバイスにおいては、前記絶縁性基板は、ガラス基板又は樹脂基板であることが好ましい。   In the thin film device of the present invention, the insulating substrate is preferably a glass substrate or a resin substrate.

本発明の薄膜デバイスは、例えば、薄膜トランジスタ又は薄膜ダイオードであることが好ましい。   The thin film device of the present invention is preferably, for example, a thin film transistor or a thin film diode.

また、本発明の薄膜デバイスの製造方法は、第1絶縁体上に酸化物半導体膜を形成する工程と前記酸化物半導体膜上に第2絶縁体を形成する工程とを行うことにより、前記第1絶縁体、前記酸化物半導体膜及び前記第2絶縁体を含む積層構造を備え、前記酸化物半導体膜により活性層が構成された薄膜デバイスを製造する方法において、前記第1絶縁体、前記第2絶縁体及び前記酸化物半導体膜の成膜工程とは別に、酸化性処理を行うことにより、前記酸化物半導体膜において、前記第1絶縁体との界面に位置する部分である第1界面層と、前記第2絶縁体との界面に位置する部分である第2界面層と、のうちの少なくとも何れか一方の酸素空孔密度を、前記酸化物半導体膜において前記第1及び第2界面層以外の部分であるバルク層の酸素空孔密度よりも小さくすることを特徴としている。   The method for manufacturing a thin film device according to the present invention includes the step of forming an oxide semiconductor film on a first insulator and the step of forming a second insulator on the oxide semiconductor film. 1. A method of manufacturing a thin film device having a stacked structure including an insulator, the oxide semiconductor film, and the second insulator, wherein an active layer is formed of the oxide semiconductor film. In addition to the step of forming the two insulators and the oxide semiconductor film, a first interface layer that is a portion located at the interface with the first insulator in the oxide semiconductor film by performing an oxidation treatment And the second interface layer which is a portion located at the interface with the second insulator, the oxygen vacancy density of at least one of the first interface layer and the second interface layer in the oxide semiconductor film Oxygen in the bulk layer that is not part of It is characterized by smaller than the hole density.

また、本発明の薄膜デバイスの製造方法は、第1絶縁体上に酸化物半導体膜を形成する工程と前記酸化物半導体膜上に第2絶縁体を形成する工程とを行うことにより、前記第1絶縁体、前記酸化物半導体膜及び前記第2絶縁体を含む積層構造を備え、前記酸化物半導体膜により活性層が構成された薄膜デバイスを製造する方法において、前記酸化物半導体膜は、酸化物半導体薄層の成膜と、酸化性処理と、を交互に複数回繰り返すことにより形成し、前記酸化物半導体膜において、前記第1絶縁体との界面に位置する部分である第1界面層と、前記第2絶縁体との界面に位置する部分である第2界面層と、のうちの少なくとも何れか一方の酸素空孔密度を、前記酸化物半導体膜において前記第1及び第2界面層以外の部分であるバルク層の酸素空孔密度よりも小さくすることを特徴としている。   The method for manufacturing a thin film device according to the present invention includes the step of forming an oxide semiconductor film on a first insulator and the step of forming a second insulator on the oxide semiconductor film. 1. A method of manufacturing a thin film device having a laminated structure including an insulator, the oxide semiconductor film, and the second insulator, wherein an active layer is formed of the oxide semiconductor film, wherein the oxide semiconductor film is oxidized The first interface layer, which is a portion located at the interface with the first insulator in the oxide semiconductor film, is formed by alternately repeating the formation of the thin semiconductor layer and the oxidizing treatment a plurality of times. And the second interface layer which is a portion located at the interface with the second insulator, the oxygen vacancy density of at least one of the first interface layer and the second interface layer in the oxide semiconductor film Bulk layer acid that is not part of It is characterized by smaller than vacancy density.

また、本発明の薄膜デバイスの製造方法は、第1絶縁体上に酸化物半導体膜を形成する工程と前記酸化物半導体膜上に第2絶縁体を形成する工程とを行うことにより、前記第1絶縁体、前記酸化物半導体膜及び前記第2絶縁体を含む積層構造を備え、前記酸化物半導体膜により活性層が構成された薄膜デバイスを製造する方法において、前記酸化物半導体膜は、酸化物半導体薄層の成膜と、酸化性処理と、を交互に複数回繰り返すことにより形成し、前記第1絶縁体、前記第2絶縁体及び前記酸化物半導体膜の成膜工程とは別に、酸化性処理を行うことにより、前記酸化物半導体膜において、前記第1絶縁体との界面に位置する部分である第1界面層と、前記第2絶縁体との界面に位置する部分である第2界面層と、のうちの少なくとも何れか一方の酸素空孔密度を、前記酸化物半導体膜において前記第1及び第2界面層以外の部分であるバルク層の酸素空孔密度よりも小さくすることを特徴としている。   The method for manufacturing a thin film device according to the present invention includes the step of forming an oxide semiconductor film on a first insulator and the step of forming a second insulator on the oxide semiconductor film. 1. A method of manufacturing a thin film device having a laminated structure including an insulator, the oxide semiconductor film, and the second insulator, wherein an active layer is formed of the oxide semiconductor film, wherein the oxide semiconductor film is oxidized Forming a physical semiconductor thin layer and oxidizing treatment alternately by repeating a plurality of times, separately from the film forming step of the first insulator, the second insulator and the oxide semiconductor film, By performing the oxidizing treatment, the oxide semiconductor film is a first interface layer that is a portion located at the interface with the first insulator and a portion that is located at the interface between the second insulator. At least one of the two interface layers One oxygen vacancy density, is characterized by smaller than the oxygen vacancy density of the oxide semiconductor film bulk layer is the first and a portion other than the second interfacial layer in.

本発明の薄膜デバイスの製造方法においては、前記酸化性処理が、酸素プラズマとオゾンプラズマとのうちの少なくとも何れか一方を用いるプラズマ処理であることが好ましい。   In the thin film device manufacturing method of the present invention, it is preferable that the oxidizing treatment is a plasma treatment using at least one of oxygen plasma and ozone plasma.

本発明の薄膜デバイスの製造方法においては、前記薄膜デバイスの前記積層構造は、ゲート金属膜と、前記第1絶縁体としてのゲート絶縁膜と、前記酸化物半導体膜と、ソース・ドレイン金属膜と、前記第2絶縁体としての保護絶縁膜と、をこの順に成膜することにより形成し、前記ゲート絶縁膜の成膜後に、前記酸化性処理と、前記酸化物半導体膜の成膜と、を大気に曝すことなく、この順で連続して行うことが好ましい。   In the thin film device manufacturing method of the present invention, the stacked structure of the thin film device includes a gate metal film, a gate insulating film as the first insulator, the oxide semiconductor film, and a source / drain metal film. A protective insulating film as the second insulator is formed in this order, and after the formation of the gate insulating film, the oxidation treatment and the formation of the oxide semiconductor film are performed. It is preferable to carry out continuously in this order without exposing to the atmosphere.

本発明の薄膜デバイスの製造方法においては、前記薄膜デバイスの前記積層構造は、ゲート金属膜と、前記第1絶縁体としてのゲート絶縁膜と、前記酸化物半導体膜と、ソース・ドレイン金属膜と、前記第2絶縁体としての保護絶縁膜と、をこの順に成膜することにより形成し、前記酸化物半導体膜を所望の形状にパターン形成した後で、還元性処理と、前記ソース・ドレイン金属膜の成膜と、を大気に曝すことなく、この順で連続して行うことが好ましい。   In the thin film device manufacturing method of the present invention, the stacked structure of the thin film device includes a gate metal film, a gate insulating film as the first insulator, the oxide semiconductor film, and a source / drain metal film. And forming a protective insulating film as the second insulator in this order, patterning the oxide semiconductor film into a desired shape, and then performing a reducing treatment and the source / drain metal. It is preferable that the film formation is continuously performed in this order without being exposed to the atmosphere.

前記還元性処理は、希ガスプラズマ、水素ガスプラズマ、窒素ガスプラズマ及びこれらの混合ガスプラズマのうちの少なくとも何れか1つを用いるプラズマ処理であることが好ましい。   The reducing treatment is preferably a plasma treatment using at least one of rare gas plasma, hydrogen gas plasma, nitrogen gas plasma, and mixed gas plasma thereof.

本発明の薄膜デバイスの製造方法においては、前記薄膜デバイスの前記積層構造は、ゲート金属膜と、前記第1絶縁体としてのゲート絶縁膜と、前記酸化物半導体膜と、ソース・ドレイン金属膜と、前記第2絶縁体としての保護絶縁膜と、をこの順に成膜することにより形成し、前記ソース・ドレイン金属膜を所望の形状にパターン形成した後で、前記酸化性処理と、前記保護絶縁膜の成膜と、を大気に曝すことなく、この順で連続して行うことが好ましい。   In the thin film device manufacturing method of the present invention, the stacked structure of the thin film device includes a gate metal film, a gate insulating film as the first insulator, the oxide semiconductor film, and a source / drain metal film. And forming a protective insulating film as the second insulator in this order, patterning the source / drain metal film into a desired shape, and then performing the oxidation treatment and the protective insulation. It is preferable that the film formation is continuously performed in this order without being exposed to the atmosphere.

本発明の薄膜デバイスの製造方法においては、前記薄膜デバイスの前記積層構造は、前記第1絶縁体としての下地絶縁膜と、ソース・ドレイン金属膜と、前記酸化物半導体膜と、前記第2絶縁体としてのゲート絶縁膜と、ゲート金属膜と、保護絶縁膜と、をこの順に成膜することにより形成し、前記酸化物半導体膜の成膜後に、前記酸化性処理と、前記ゲート絶縁膜の成膜と、を大気に曝すことなく、この順で連続して行うことが好ましい。   In the thin film device manufacturing method of the present invention, the stacked structure of the thin film device includes a base insulating film as the first insulator, a source / drain metal film, the oxide semiconductor film, and the second insulation. A gate insulating film as a body, a gate metal film, and a protective insulating film are formed in this order, and after the oxide semiconductor film is formed, the oxidation treatment and the gate insulating film It is preferable to continuously perform the film formation in this order without being exposed to the atmosphere.

本発明の薄膜デバイスの製造方法においては、前記薄膜デバイスの前記積層構造は、前記第1絶縁体としての下地絶縁膜と、ソース・ドレイン金属膜と、前記酸化物半導体膜と、前記第2絶縁体としてのゲート絶縁膜と、ゲート金属膜と、保護絶縁膜と、をこの順に成膜することにより形成し、前記ソース・ドレイン金属膜を所望の形状にパターン形成した後で、前記酸化性処理と、前記酸化物半導体膜の成膜と、を大気に曝すことなく、この順で連続して行うことが好ましい。   In the thin film device manufacturing method of the present invention, the stacked structure of the thin film device includes a base insulating film as the first insulator, a source / drain metal film, the oxide semiconductor film, and the second insulation. A gate insulating film as a body, a gate metal film, and a protective insulating film are formed in this order, and after patterning the source / drain metal film into a desired shape, the oxidation treatment It is preferable that the oxide semiconductor film is continuously formed in this order without being exposed to the atmosphere.

本発明の薄膜デバイスの製造方法においては、前記薄膜デバイスの前記積層構造は、前記第1絶縁体としての下地絶縁膜と、前記酸化物半導体膜と、前記第2絶縁体としてのゲート絶縁膜と、ゲート金属膜と、層間絶縁膜と、ソース・ドレイン金属膜と、保護絶縁膜と、をこの順に成膜することにより形成し、前記下地絶縁膜の成膜後に、前記酸化性処理と、前記酸化物半導体膜の成膜と、を大気に曝すことなく、この順で連続して行うことが好ましい。   In the thin film device manufacturing method of the present invention, the stacked structure of the thin film device includes a base insulating film as the first insulator, the oxide semiconductor film, and a gate insulating film as the second insulator. Forming a gate metal film, an interlayer insulating film, a source / drain metal film, and a protective insulating film in this order, and after forming the base insulating film, the oxidizing treatment, It is preferable that the oxide semiconductor film is continuously formed in this order without being exposed to the air.

本発明の薄膜デバイスの製造方法においては、前記薄膜デバイスの前記積層構造は、前記第1絶縁体としての下地絶縁膜と、前記酸化物半導体膜と、前記第2絶縁体としてのゲート絶縁膜と、ゲート金属膜と、層間絶縁膜と、ソース・ドレイン金属膜と、保護絶縁膜と、をこの順に成膜することにより形成し、前記酸化物半導体膜の成膜後に、前記酸化性処理と、前記ゲート絶縁膜の成膜と、を大気に曝すことなく、この順に連続して行うことが好ましい。   In the thin film device manufacturing method of the present invention, the stacked structure of the thin film device includes a base insulating film as the first insulator, the oxide semiconductor film, and a gate insulating film as the second insulator. Forming a gate metal film, an interlayer insulating film, a source / drain metal film, and a protective insulating film in this order, and after forming the oxide semiconductor film, the oxidizing treatment; It is preferable that the gate insulating film is continuously formed in this order without being exposed to the atmosphere.

本発明の薄膜デバイスの製造方法においては、前記薄膜デバイスの前記積層構造は、ゲート金属膜と、前記第1絶縁体としてのゲート絶縁膜と、ソース・ドレイン金属膜と、前記酸化物半導体膜と、前記第2絶縁体としての保護絶縁膜と、をこの順に成膜することにより形成し、前記ソース・ドレイン金属膜を所望の形状にパターン形成後に、前記酸化性処理と、前記酸化物半導体膜の成膜と、を大気に曝すことなく、この順に連続して行うことが好ましい。   In the thin film device manufacturing method of the present invention, the stacked structure of the thin film device includes a gate metal film, a gate insulating film as the first insulator, a source / drain metal film, and the oxide semiconductor film. And forming a protective insulating film as the second insulator in this order, and forming the source / drain metal film in a desired shape, and then performing the oxidation treatment and the oxide semiconductor film. It is preferable that the film formation is continuously performed in this order without being exposed to the atmosphere.

本発明の薄膜デバイスの製造方法においては、前記薄膜デバイスの前記積層構造は、ゲート金属膜と、前記第1絶縁体としてのゲート絶縁膜と、ソース・ドレイン金属膜と、前記酸化物半導体膜と、前記第2絶縁体としての保護絶縁膜と、をこの順に成膜することにより形成し、前記酸化物半導体膜を所望の形状にパターン形成後に、前記酸化性処理と、前記保護絶縁膜の成膜と、を大気に曝すことなく、この順に連続して行うことが好ましい。   In the thin film device manufacturing method of the present invention, the stacked structure of the thin film device includes a gate metal film, a gate insulating film as the first insulator, a source / drain metal film, and the oxide semiconductor film. A protective insulating film as the second insulator is formed in this order, and after the oxide semiconductor film is patterned into a desired shape, the oxidation treatment and the formation of the protective insulating film are performed. It is preferable to carry out the film continuously in this order without exposing the film to the atmosphere.

本発明によれば、酸化物半導体膜と絶縁膜との界面における酸素空孔起因の欠陥(過剰電子ドナーを生成する欠陥)を制御できる。即ち、不要な箇所では抑制できる。よって、良好な特性を有する薄膜デバイスを再現性・歩留まり良く製造することができる。 According to the present invention, defects due to oxygen vacancies (defects that generate excess electron donors) at the interface between an oxide semiconductor film and an insulating film can be controlled. That is, it can be suppressed at an unnecessary portion. Therefore, a thin film device having good characteristics can be manufactured with high reproducibility and yield.

第1の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to the first embodiment. 第1の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to the first embodiment. 第1の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to the first embodiment. 第1の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to the first embodiment. 第1の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to the first embodiment. 第1の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to the first embodiment. 第1の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to the first embodiment. 第1の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to the first embodiment. 第2の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to a second embodiment. 第2の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to a second embodiment. 第2の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to a second embodiment. 第2の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to a second embodiment. 第2の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to a second embodiment. 第2の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to a second embodiment. 第3の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to a third embodiment. 第3の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to a third embodiment. 第3の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to a third embodiment. 第3の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to a third embodiment. 第3の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to a third embodiment. 第4の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to a fourth embodiment. 第4の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to a fourth embodiment. 第4の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to a fourth embodiment. 第4の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to a fourth embodiment. 第4の実施形態に係る薄膜トランジスタの製造方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for manufacturing a thin film transistor according to a fourth embodiment. 第5の実施形態に係る酸化物半導体膜の成膜方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for forming an oxide semiconductor film according to a fifth embodiment. 第5の実施形態に係る酸化物半導体膜の成膜方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for forming an oxide semiconductor film according to a fifth embodiment. 第5の実施形態に係る酸化物半導体膜の成膜方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for forming an oxide semiconductor film according to a fifth embodiment. 第5の実施形態に係る酸化物半導体膜の成膜方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for forming an oxide semiconductor film according to a fifth embodiment. 第5の実施形態に係る酸化物半導体膜の成膜方法を示す一連の工程図の一部である。It is a part of a series of process diagrams showing a method for forming an oxide semiconductor film according to a fifth embodiment.

以下、図面を参照して、本発明に係る実施形態について説明する。   Embodiments according to the present invention will be described below with reference to the drawings.

〔第1の実施形態〕
図1乃至図8は、第1の実施形態に係る薄膜トランジスタ(薄膜デバイス)100(図8)の製造方法を示す一連の工程図である。
[First Embodiment]
1 to 8 are a series of process diagrams showing a method of manufacturing the thin film transistor (thin film device) 100 (FIG. 8) according to the first embodiment.

本実施形態に係る薄膜トランジスタ100は、ボトムゲートスタガ型の薄膜トランジスタである。   The thin film transistor 100 according to the present embodiment is a bottom gate staggered thin film transistor.

以下、製造方法について説明する。   Hereinafter, the manufacturing method will be described.

先ず、図1に示すように、絶縁性基板10上にゲート金属膜を成膜し、該ゲート金属膜をパターニングすることによりゲート電極11を形成した後で、ゲート電極11を覆うゲート絶縁膜(第1絶縁体)12を絶縁性基板10上に成膜する。   First, as shown in FIG. 1, after forming a gate metal film on the insulating substrate 10 and patterning the gate metal film to form the gate electrode 11, a gate insulating film ( A first insulator 12 is formed on the insulating substrate 10.

次に、大気に曝すことなく、図2に示すように、ゲート絶縁膜12に酸素プラズマ処理或いはその他の第1酸化性処理(酸化性処理)131を施す。   Next, as shown in FIG. 2, oxygen plasma treatment or other first oxidation treatment (oxidation treatment) 131 is performed on the gate insulating film 12 without being exposed to the atmosphere.

この第1酸化性処理131により、ゲート絶縁膜12の表面に酸素を付着させた状態にすることができるとともに、例えばゲート絶縁膜12の表層部において酸素欠損が生じていた場合に、その酸素欠損を解消することができる。   By this first oxidizing treatment 131, it is possible to make oxygen adhere to the surface of the gate insulating film 12, and for example, when oxygen vacancies occur in the surface layer portion of the gate insulating film 12, the oxygen vacancies Can be eliminated.

第1酸化性処理131に引き続き、大気に曝すことなく、図3に示すようにゲート絶縁膜12上に酸化物半導体膜14を成膜する。   Following the first oxidation treatment 131, the oxide semiconductor film 14 is formed on the gate insulating film 12 as shown in FIG.

これにより、酸化物半導体膜14において、ゲート絶縁膜12との界面に位置する部分である第1界面層14Aは、予めゲート絶縁膜12の表面上に付着されていた酸素により酸化される。   Thereby, in the oxide semiconductor film 14, the first interface layer 14 </ b> A, which is a portion located at the interface with the gate insulating film 12, is oxidized by oxygen previously deposited on the surface of the gate insulating film 12.

よって、酸化物半導体膜14の第1界面層14Aの酸素空孔欠陥が低減化される。   Therefore, oxygen vacancy defects in the first interface layer 14A of the oxide semiconductor film 14 are reduced.

すなわち、酸化物半導体膜14の第1界面層14Aの酸素空孔密度が、酸化物半導体膜14のバルク層14Bよりも小さくなる。   That is, the oxygen vacancy density of the first interface layer 14 </ b> A of the oxide semiconductor film 14 is smaller than that of the bulk layer 14 </ b> B of the oxide semiconductor film 14.

次に、図4に示すように、酸化物半導体膜14を所望の形状にパターニングする。   Next, as illustrated in FIG. 4, the oxide semiconductor film 14 is patterned into a desired shape.

次に、図5に示すように、酸化物半導体膜14に還元性プラズマ処理或いはその他の還元性処理15を施す。   Next, as shown in FIG. 5, the oxide semiconductor film 14 is subjected to reducing plasma treatment or other reducing treatment 15.

これにより、酸化物半導体膜14の表層部14Cには酸素空孔欠陥が積極的に形成される。   Thereby, oxygen vacancy defects are positively formed in the surface layer portion 14 </ b> C of the oxide semiconductor film 14.

すなわち、酸化物半導体膜14の表層部14Cの酸素空孔密度が、酸化物半導体膜14のバルク層14Bよりも大きくなる。   That is, the oxygen vacancy density in the surface layer portion 14 </ b> C of the oxide semiconductor film 14 is larger than that in the bulk layer 14 </ b> B of the oxide semiconductor film 14.

次に、図6に示すように、ゲート絶縁膜12及び酸化物半導体膜14上に亘ってソース・ドレイン金属膜を成膜し、該ソース・ドレイン金属膜をパターニングすることにより、ソース・ドレイン電極16(一方がソース電極で他方がドレイン電極)を形成する。   Next, as shown in FIG. 6, a source / drain metal film is formed over the gate insulating film 12 and the oxide semiconductor film 14, and the source / drain metal film is patterned to form a source / drain electrode. 16 (one is a source electrode and the other is a drain electrode).

ここで、図5の還元性処理15とその後のソース・ドレイン金属膜の成膜も、引き続き、大気に曝すことなく連続して行うことが望ましい。   Here, it is desirable that the reducing process 15 of FIG. 5 and the subsequent formation of the source / drain metal film are continuously performed without being exposed to the atmosphere.

次に、図7に示すように、ソース・ドレイン電極16の間隔16Aを介して、酸化物半導体膜14に、酸素プラズマ処理或いはその他の第2酸化性処理(酸化性処理)132を施す。   Next, as shown in FIG. 7, an oxygen plasma treatment or other second oxidizing treatment (oxidizing treatment) 132 is performed on the oxide semiconductor film 14 through the space 16 </ b> A between the source / drain electrodes 16.

これにより、酸化物半導体膜14の表層部14C(図6参照)において、間隔16Aに位置する部分である第2界面層14Eは酸化されるため、該第2界面層14Eの酸素空孔欠陥が低減化される。   As a result, in the surface layer portion 14C (see FIG. 6) of the oxide semiconductor film 14, the second interface layer 14E, which is a portion located at the interval 16A, is oxidized, so that oxygen vacancies in the second interface layer 14E are eliminated. Is reduced.

すなわち、酸化物半導体膜14の第2界面層14Eの酸素空孔密度が、酸化物半導体膜14のバルク層14Bよりも小さくなる。   That is, the oxygen vacancy density of the second interface layer 14 </ b> E of the oxide semiconductor film 14 is smaller than that of the bulk layer 14 </ b> B of the oxide semiconductor film 14.

なお、酸化物半導体膜14の表層部14C(図6参照)において、酸化物半導体膜14の第2界面層14E以外の部分、すなわち、ソース・ドレイン電極16との界面に位置する部分は、第3界面層14Dを構成する。   Note that in the surface layer portion 14C (see FIG. 6) of the oxide semiconductor film 14, the portion other than the second interface layer 14E of the oxide semiconductor film 14, that is, the portion located at the interface with the source / drain electrode 16 is 3 interface layer 14D is comprised.

次に、図8に示すように、ソース・ドレイン電極16上を覆うとともに、ソース・ドレイン電極16の間隔16Aにおいては酸化物半導体膜14上を覆うように、保護絶縁膜(第2絶縁体)18を成膜する。   Next, as shown in FIG. 8, a protective insulating film (second insulator) is formed so as to cover the source / drain electrode 16 and the oxide semiconductor film 14 at the interval 16 </ b> A of the source / drain electrode 16. 18 is deposited.

これにより、薄膜トランジスタ100が製造される。   Thereby, the thin film transistor 100 is manufactured.

なお、図7の第2酸化性処理132とその後の保護絶縁膜18の成膜も、引き続き、大気に曝すことなく連続して行うことが望ましい。   Note that it is desirable that the second oxidation treatment 132 in FIG. 7 and the subsequent formation of the protective insulating film 18 are continuously performed without being exposed to the atmosphere.

ここで、酸化物半導体膜14において、ゲート絶縁膜12との界面に位置する部分である第1界面層14Aの酸素空孔密度は、例えば、1×1012〜1×1018cm-3である。 Here, in the oxide semiconductor film 14, the oxygen vacancy density of the first interface layer 14 </ b> A that is a portion located at the interface with the gate insulating film 12 is, for example, 1 × 10 12 to 1 × 10 18 cm −3 . is there.

また、酸化物半導体膜14のバルク層14Bの酸素空孔密度は、例えば、1×1016〜1×1020cm-3である。 The oxygen vacancy density of the bulk layer 14B of the oxide semiconductor film 14 is, for example, 1 × 10 16 to 1 × 10 20 cm −3 .

第1界面層14A及びバルク層14Bの酸素空孔密度は、成膜条件を制御することにより実現できる。すなわち、成膜中における雰囲気中の酸素濃度を高めると、酸素空孔密度を小さくすることができる一方で、成膜中における雰囲気中の酸素濃度を低くすると酸素空孔密度を大きくすることができる。   The oxygen vacancy density of the first interface layer 14A and the bulk layer 14B can be realized by controlling the film forming conditions. That is, if the oxygen concentration in the atmosphere during film formation is increased, the oxygen vacancy density can be decreased, while if the oxygen concentration in the atmosphere during film formation is decreased, the oxygen vacancy density can be increased. .

図2の酸化性処理13を行うので、第1界面層14Aの電子密度を適度に低減することができ、薄膜トランジスタ100をドレイン電流のオン・オフ比が5桁以上(1×104以上)の良好なスイッチング特性のものとすることができる。 2 is performed, the electron density of the first interface layer 14A can be reduced moderately, and the thin film transistor 100 has a drain current on / off ratio of 5 digits or more (1 × 10 4 or more). Good switching characteristics can be obtained.

また、酸化物半導体膜14において、ソース・ドレイン電極16との界面に位置する部分である第3界面層14Dの酸素空孔密度は、例えば、1×1019〜1×1022cm-3である。 In the oxide semiconductor film 14, the oxygen vacancy density of the third interface layer 14 </ b> D which is a portion located at the interface with the source / drain electrode 16 is, for example, 1 × 10 19 to 1 × 10 22 cm −3 . is there.

また、酸化物半導体膜14において、保護絶縁膜18との界面に位置する部分である第2界面層14Eの酸素空孔密度は、例えば、1×1016〜1×1020cm-3である。 In the oxide semiconductor film 14, the oxygen vacancy density of the second interface layer 14 </ b> E that is a portion located at the interface with the protective insulating film 18 is, for example, 1 × 10 16 to 1 × 10 20 cm −3 . .

第3界面層14D及び第2界面層14Eの酸素空孔密度も、成膜条件を制御することにより実現できる。すなわち、成膜中における雰囲気中の酸素濃度を高めると、酸素空孔密度を小さくすることができる一方で、成膜中における雰囲気中の酸素濃度を低くすると酸素空孔密度を大きくすることができる。   The oxygen vacancy density of the third interface layer 14D and the second interface layer 14E can also be realized by controlling the film forming conditions. That is, if the oxygen concentration in the atmosphere during film formation is increased, the oxygen vacancy density can be decreased, while if the oxygen concentration in the atmosphere during film formation is decreased, the oxygen vacancy density can be increased. .

図5の還元性処理15を行うので、第3界面層14Dの電子密度を適度に増加させることができ、該第3界面層14Dにオーミックコンタクト層としての機能を持たせることができる。   Since the reducing treatment 15 of FIG. 5 is performed, the electron density of the third interface layer 14D can be increased moderately, and the third interface layer 14D can have a function as an ohmic contact layer.

また、図7の酸化性処理13を行うので、第2界面層14Eの電子密度を適度に低減することができ、バックチャネル電子電流に起因するオフ電流を効率よく低減化する機能を持たせることができる。   In addition, since the oxidation treatment 13 of FIG. 7 is performed, the electron density of the second interface layer 14E can be moderately reduced, and a function of efficiently reducing the off-current caused by the back channel electron current is provided. Can do.

以上のような第1の実施形態によれば、ゲート電極11と、ゲート絶縁膜(第1絶縁体)12と、酸化物半導体膜14と、ソース・ドレイン金属16と、保護絶縁膜(第2絶縁体)18と、がこの順に成膜されてなる積層構造を備える薄膜トランジスタ100の酸化物半導体膜14と絶縁膜12、18との界面における酸素空孔起因の欠陥(過剰電子ドナーを生成する欠陥)を制御できる。   According to the first embodiment as described above, the gate electrode 11, the gate insulating film (first insulator) 12, the oxide semiconductor film 14, the source / drain metal 16, and the protective insulating film (the second insulating film). (Insulator) 18 and defects due to oxygen vacancies (defects that generate excess electron donors) at the interface between the oxide semiconductor film 14 and the insulating films 12 and 18 of the thin film transistor 100 having a stacked structure in which the insulator 18 is formed in this order. ) Can be controlled.

即ち、欠陥が必要な箇所には積極的に生成でき、不要な箇所では抑制できる。   That is, it can be actively generated at a place where a defect is necessary, and can be suppressed at an unnecessary place.

具体的には、図2に示す第1酸化性処理131を行った後で図3に示すように酸化物半導体膜14を成膜することにより、該酸化物半導体膜14においてゲート絶縁膜12との界面に位置する界面層14Aの酸素空孔欠陥を低減化できる。すなわち、界面層14Aの酸素空孔密度をバルク層14Bよりも小さくすることができる。   Specifically, after the first oxidizing treatment 131 shown in FIG. 2 is performed, the oxide semiconductor film 14 is formed as shown in FIG. Oxygen vacancy defects in the interface layer 14A located at the interface can be reduced. That is, the oxygen vacancy density of the interface layer 14A can be made smaller than that of the bulk layer 14B.

また、図5に示す還元性処理15を行うことにより、酸化物半導体膜14の表層部14C(具体的には、表層部14Cにおいて、ソース・ドレイン電極16との界面に位置することになる第3界面層14D(図7、図8))に酸素空孔欠陥を積極的に形成し、この欠陥を電子ドナーとして作用させることによって、ソース・ドレイン電極16との界面に位置する第3界面層14Dをよりn型化し、オーミックコンタクト接合を形成しやすくすることができる。   Further, by performing the reducing treatment 15 shown in FIG. 5, the surface layer portion 14C of the oxide semiconductor film 14 (specifically, the surface layer portion 14C is positioned at the interface with the source / drain electrode 16). The third interface layer located at the interface with the source / drain electrode 16 by positively forming oxygen vacancy defects in the three interface layer 14D (FIGS. 7 and 8) and acting as an electron donor. 14D can be made more n-type to facilitate the formation of an ohmic contact junction.

また、図7に示す第2酸化性処理132を行うことにより、酸化物半導体膜14の表層部14Cにおいて、ソース・ドレイン領域以外(開口16A内)の部分である第2界面層14Eの酸素空孔欠陥を低減化し、薄膜トランジスタ100のオフ電流の低減化を実現することができる。   Further, by performing the second oxidizing treatment 132 shown in FIG. 7, the oxygen vacancy of the second interface layer 14E which is a portion other than the source / drain regions (inside the opening 16A) in the surface layer portion 14C of the oxide semiconductor film 14 is performed. Hole defects can be reduced and off current of the thin film transistor 100 can be reduced.

〔第2の実施形態〕
図9乃至図14は、第1の実施形態に係る薄膜トランジスタ(薄膜デバイス)200(図14)の製造方法を示す一連の工程図である。
[Second Embodiment]
9 to 14 are a series of process diagrams showing a method of manufacturing the thin film transistor (thin film device) 200 (FIG. 14) according to the first embodiment.

本実施形態に係る薄膜トランジスタ200は、トップゲートスタガ型の薄膜トランジスタである。   The thin film transistor 200 according to this embodiment is a top gate staggered thin film transistor.

以下、製造方法について説明する。   Hereinafter, the manufacturing method will be described.

先ず、図9に示すように、絶縁性基板10上に下地絶縁膜(第1絶縁体)21を成膜した後で、該下地絶縁膜21上にソース・ドレイン金属膜を成膜し、該ソース・ドレイン金属膜をパターニングすることによりソース・ドレイン電極16(一方がソース電極で他方がドレイン電極)を形成する。   First, as shown in FIG. 9, after a base insulating film (first insulator) 21 is formed on the insulating substrate 10, a source / drain metal film is formed on the base insulating film 21, By patterning the source / drain metal film, a source / drain electrode 16 (one is a source electrode and the other is a drain electrode) is formed.

次に、図10に示すように、酸素プラズマ処理或いはその他の第1酸化性処理131を施す。   Next, as shown in FIG. 10, oxygen plasma treatment or other first oxidizing treatment 131 is performed.

この第1酸化性処理131により、下地絶縁膜21の表面に酸素を付着させた状態にすることができるとともに、例えば下地絶縁膜21の表層部において酸素欠損が生じていた場合に、その酸素欠損を解消することができる。   By this first oxidizing treatment 131, oxygen can be attached to the surface of the base insulating film 21, and for example, when oxygen vacancies occur in the surface layer portion of the base insulating film 21, the oxygen vacancies are generated. Can be eliminated.

次に、下地絶縁膜21上及びソース・ドレイン電極16上に酸化物半導体膜14を成膜した後で、該酸化物半導体膜14を、図11に示すように所望の形状にパターニングする。   Next, after forming the oxide semiconductor film 14 on the base insulating film 21 and the source / drain electrodes 16, the oxide semiconductor film 14 is patterned into a desired shape as shown in FIG.

ここで、酸化物半導体膜14において、下地絶縁膜21との界面に位置する部分である第1界面層14Aは、予め下地絶縁膜21の表面上に付着されていた酸素により酸化される。   Here, in the oxide semiconductor film 14, the first interface layer 14 </ b> A, which is a portion located at the interface with the base insulating film 21, is oxidized by oxygen that has been previously deposited on the surface of the base insulating film 21.

よって、酸化物半導体膜14の第1界面層14Aの酸素空孔欠陥が低減化される。   Therefore, oxygen vacancy defects in the first interface layer 14A of the oxide semiconductor film 14 are reduced.

すなわち、第1界面層14Aの酸素空孔密度が、酸化物半導体膜14のバルク層14Bよりも小さくなる。   That is, the oxygen vacancy density of the first interface layer 14A is smaller than that of the bulk layer 14B of the oxide semiconductor film 14.

なお、図10の酸化性処理13と、酸化物半導体膜14の成膜とは、大気に曝すことなく、連続して行うことが好ましい。   Note that the oxidizing treatment 13 and the formation of the oxide semiconductor film 14 in FIG. 10 are preferably performed continuously without being exposed to the air.

次に、図12に示すように、酸化物半導体膜14に酸素プラズマ処理或いはその他の第2酸化性処理132を施す。   Next, as shown in FIG. 12, the oxide semiconductor film 14 is subjected to oxygen plasma treatment or other second oxidizing treatment 132.

これにより、酸化物半導体膜14の第2界面層14Eは酸化されるため、該第2界面層14Eの酸素空孔欠陥が低減化される。   As a result, the second interface layer 14E of the oxide semiconductor film 14 is oxidized, so that oxygen vacancies in the second interface layer 14E are reduced.

すなわち、第2界面層14Eの酸素空孔密度が、酸化物半導体膜14のバルク層14Bよりも小さくなる。   That is, the oxygen vacancy density of the second interface layer 14E is smaller than that of the bulk layer 14B of the oxide semiconductor film 14.

次に、大気に曝すことなく引き続いて、図13に示すように、酸化物半導体膜14を覆うゲート絶縁膜(第2絶縁体)12をソース・ドレイン電極16上に成膜する。   Next, as shown in FIG. 13, a gate insulating film (second insulator) 12 covering the oxide semiconductor film 14 is formed on the source / drain electrode 16, without being exposed to the atmosphere.

次に、図14に示すように、ゲート絶縁膜12上にゲート電極11を形成した後で、該ゲート電極11を覆う保護絶縁膜18をゲート絶縁膜12上に形成する。   Next, as shown in FIG. 14, after forming the gate electrode 11 on the gate insulating film 12, a protective insulating film 18 covering the gate electrode 11 is formed on the gate insulating film 12.

これにより、薄膜トランジスタ200が製造される。   Thereby, the thin film transistor 200 is manufactured.

以上のような第2の実施形態によれば、下地絶縁膜(第1絶縁体)21と、ソース・ドレイン電極16と、酸化物半導体膜14と、ゲート絶縁膜(第2絶縁体)12と、ゲート電極11と、保護絶縁膜18と、がこの順に成膜されてなる積層構造を備える薄膜トランジスタ200の酸化物半導体膜14と絶縁膜21,12との界面における酸素空孔起因の欠陥を制御できる。   According to the second embodiment as described above, the base insulating film (first insulator) 21, the source / drain electrodes 16, the oxide semiconductor film 14, the gate insulating film (second insulator) 12, and The defects due to oxygen vacancies are controlled at the interface between the oxide semiconductor film 14 and the insulating films 21 and 12 of the thin film transistor 200 having a stacked structure in which the gate electrode 11 and the protective insulating film 18 are formed in this order. it can.

具体的には、図10に示す第1酸化性処理131を行った後で図11に示すように酸化物半導体膜14を成膜することにより、該酸化物半導体膜14において下地絶縁膜21との界面に位置する界面層14Aの酸素空孔欠陥を低減化できる。すなわち、界面層14Aの酸素空孔密度をバルク層14Bよりも小さくすることができる。   Specifically, after the first oxidation treatment 131 shown in FIG. 10 is performed, the oxide semiconductor film 14 is formed as shown in FIG. Oxygen vacancy defects in the interface layer 14A located at the interface can be reduced. That is, the oxygen vacancy density of the interface layer 14A can be made smaller than that of the bulk layer 14B.

また、図12に示す第2酸化性処理131を行うことにより、酸化物半導体膜14において、ゲート絶縁膜12との界面に位置することになる第2界面層14Eの酸素空孔欠陥を低減化することにより該第2界面層14Eの電子密度を適度に低減し、バックチャネル電子電流に起因する薄膜トランジスタ200のオフ電流を効率よく低減化することができる。   In addition, by performing the second oxidation treatment 131 shown in FIG. 12, in the oxide semiconductor film 14, oxygen vacancies in the second interface layer 14E that are located at the interface with the gate insulating film 12 are reduced. As a result, the electron density of the second interface layer 14E can be moderately reduced, and the off current of the thin film transistor 200 due to the back channel electron current can be efficiently reduced.

〔第3の実施形態〕
図15乃至図19は、第3の実施形態に係る薄膜トランジスタ(薄膜デバイス)300(図19)の製造方法を示す一連の工程図である。
[Third Embodiment]
15 to 19 are a series of process diagrams showing a method of manufacturing the thin film transistor (thin film device) 300 (FIG. 19) according to the third embodiment.

本実施形態に係る薄膜トランジスタ300は、トップゲートプレーナ型の薄膜トランジスタである。   The thin film transistor 300 according to the present embodiment is a top gate planar type thin film transistor.

以下、製造方法について説明する。   Hereinafter, the manufacturing method will be described.

先ず、図15に示すように、絶縁性基板10上に下地絶縁膜(第1絶縁体)21を成膜した後で、該下地絶縁膜21に対して酸素プラズマ処理或いはその他の第1酸化性処理131を施す。   First, as shown in FIG. 15, after a base insulating film (first insulator) 21 is formed on the insulating substrate 10, oxygen plasma treatment or other first oxidizing property is applied to the base insulating film 21. Processing 131 is performed.

その後、大気に曝すことなく、下地絶縁膜21上に酸化物半導体膜14を成膜する(図16参照)。   After that, the oxide semiconductor film 14 is formed over the base insulating film 21 without being exposed to the air (see FIG. 16).

ここで、酸化物半導体膜14において、下地絶縁膜21との界面に位置する部分である第1界面層14Aは、予め下地絶縁膜21の表面上に付着されていた酸素により酸化される。   Here, in the oxide semiconductor film 14, the first interface layer 14 </ b> A, which is a portion located at the interface with the base insulating film 21, is oxidized by oxygen that has been previously deposited on the surface of the base insulating film 21.

よって、酸化物半導体膜14の第1界面層14Aの酸素空孔欠陥が低減化される。   Therefore, oxygen vacancy defects in the first interface layer 14A of the oxide semiconductor film 14 are reduced.

すなわち、第1界面層14Aの酸素空孔密度が、酸化物半導体膜14のバルク層14Bよりも小さくなる。   That is, the oxygen vacancy density of the first interface layer 14A is smaller than that of the bulk layer 14B of the oxide semiconductor film 14.

更に、図16に示すように、酸化物半導体膜14を所望の形状にパターニングする。   Further, as shown in FIG. 16, the oxide semiconductor film 14 is patterned into a desired shape.

更に、図16に示すように、酸化物半導体膜14に酸素プラズマ処理或いはその他の第2酸化性処理132を施す。   Further, as shown in FIG. 16, the oxide semiconductor film 14 is subjected to oxygen plasma treatment or other second oxidizing treatment 132.

これにより、酸化物半導体膜14の第2界面層14Eは酸化されるため、該第2界面層14Eの酸素空孔欠陥が低減化される。   As a result, the second interface layer 14E of the oxide semiconductor film 14 is oxidized, so that oxygen vacancies in the second interface layer 14E are reduced.

すなわち、第2界面層14Eの酸素空孔密度が、酸化物半導体膜14のバルク層14Bよりも小さくなる。   That is, the oxygen vacancy density of the second interface layer 14E is smaller than that of the bulk layer 14B of the oxide semiconductor film 14.

次に、大気に曝すことなく、図17に示すように、酸化物半導体膜14を覆うゲート絶縁膜(第2絶縁体)12を下地絶縁膜21上に成膜し、更に、ゲート絶縁膜12上にゲート電極11を形成する。   Next, as shown in FIG. 17, a gate insulating film (second insulator) 12 that covers the oxide semiconductor film 14 is formed on the base insulating film 21 without being exposed to the atmosphere. A gate electrode 11 is formed thereon.

次に、図18に示すように、ゲート電極11を覆う層間絶縁膜23をゲート絶縁膜12上に成膜した後で、ソース・ドレイン領域へのコンタクトホール19を層間絶縁膜23及びゲート絶縁膜12に亘って形成する。   Next, as shown in FIG. 18, after an interlayer insulating film 23 covering the gate electrode 11 is formed on the gate insulating film 12, the contact holes 19 to the source / drain regions are formed in the interlayer insulating film 23 and the gate insulating film. 12 is formed.

次に、図19に示すように、コンタクトホール19内からゲート絶縁膜12上に亘るソース・ドレイン電極16(一方がソース電極で他方がドレイン電極)を形成した後で、該ソース・ドレイン電極16を覆う保護絶縁膜18を層間絶縁膜23上に成膜する。   Next, as shown in FIG. 19, after forming the source / drain electrode 16 (one is a source electrode and the other is a drain electrode) from the contact hole 19 to the gate insulating film 12, the source / drain electrode 16 is formed. A protective insulating film 18 is formed on the interlayer insulating film 23 so as to cover it.

これにより、薄膜トランジスタ300が製造される。   Thereby, the thin film transistor 300 is manufactured.

以上のような第3の実施形態によれば、下地絶縁膜(第1絶縁体)21と、酸化物半導体膜14と、ゲート絶縁膜(第2絶縁体)12と、ゲート電極11と、層間絶縁膜23と、ソース・ドレイン金属膜16と、保護絶縁膜18と、がこの順に成膜されてなる積層構造を備える薄膜トランジスタ300の酸化物半導体膜14と絶縁膜21,12との界面における酸素空孔起因の欠陥(過剰電子ドナーを生成する欠陥)を制御できる。   According to the third embodiment as described above, the base insulating film (first insulator) 21, the oxide semiconductor film 14, the gate insulating film (second insulator) 12, the gate electrode 11, and the interlayer Oxygen at the interface between the oxide semiconductor film 14 and the insulating films 21 and 12 of the thin film transistor 300 having a stacked structure in which the insulating film 23, the source / drain metal film 16, and the protective insulating film 18 are formed in this order. It is possible to control defects due to vacancies (defects that generate excess electron donors).

具体的には、図15に示す第1酸化性処理131を行った後で図16に示すように酸化物半導体膜14を成膜することにより、該酸化物半導体膜14において下地絶縁膜21との界面に位置する界面層14Aの酸素空孔欠陥を低減化できる。すなわち、界面層14Aの酸素空孔密度をバルク層14Bよりも小さくすることができる。   Specifically, after the first oxidation treatment 131 shown in FIG. 15 is performed, the oxide semiconductor film 14 is formed as shown in FIG. Oxygen vacancy defects in the interface layer 14A located at the interface can be reduced. That is, the oxygen vacancy density of the interface layer 14A can be made smaller than that of the bulk layer 14B.

また、図16に示す第2酸化性処理132を行うことにより、酸化物半導体膜14において、ゲート絶縁膜12との界面に位置することになる第2界面層14Eの酸素空孔欠陥を低減化することにより該第2界面層14Eの電子密度を適度に低減し、バックチャネル電子電流に起因する薄膜トランジスタ300のオフ電流を効率よく低減化することができる。   In addition, by performing the second oxidation treatment 132 illustrated in FIG. 16, oxygen vacancies in the second interface layer 14 </ b> E that are located at the interface with the gate insulating film 12 in the oxide semiconductor film 14 are reduced. Thus, the electron density of the second interface layer 14E can be appropriately reduced, and the off-state current of the thin film transistor 300 caused by the back channel electron current can be efficiently reduced.

〔第4の実施形態〕
図20乃至図24は、第4の実施形態に係る薄膜トランジスタ(薄膜デバイス)400の製造方法を示す一連の工程図である。
[Fourth Embodiment]
20 to 24 are a series of process diagrams showing a method of manufacturing a thin film transistor (thin film device) 400 according to the fourth embodiment.

本実施形態に係る薄膜トランジスタ400は、ボトムゲートプレーナ型の薄膜トランジスタである。   The thin film transistor 400 according to the present embodiment is a bottom gate planar type thin film transistor.

以下、製造方法について説明する。   Hereinafter, the manufacturing method will be described.

先ず、図20に示すように、絶縁性基板10上にゲート金属膜を成膜し、該ゲート金属膜をパターニングすることによりゲート電極11を形成し、このゲート電極11を覆うゲート絶縁膜(第1絶縁体)12を絶縁性基板10上に成膜する。   First, as shown in FIG. 20, a gate metal film is formed on the insulating substrate 10, the gate metal film is patterned to form a gate electrode 11, and a gate insulating film (first film) covering the gate electrode 11 is formed. (1 insulator) 12 is formed on the insulating substrate 10.

次に、図21に示すように、ゲート絶縁膜12上にソース・ドレイン金属膜を成膜し、該ソース・ドレイン金属膜をパターニングすることにより、ソース・ドレイン電極16(一方がソース電極で他方がドレイン電極)を形成し、ソース・ドレイン電極16の間隔16Aを介して、ゲート絶縁膜12に酸素プラズマ処理或いはその他の第1酸化性処理131を施す。   Next, as shown in FIG. 21, a source / drain metal film is formed on the gate insulating film 12, and the source / drain metal film is patterned, whereby the source / drain electrode 16 (one is the source electrode and the other is the other). Is formed, and an oxygen plasma treatment or other first oxidizing treatment 131 is applied to the gate insulating film 12 through the space 16A between the source / drain electrodes 16.

この第1酸化性処理131により、ゲート絶縁膜12の表面に酸素を付着させた状態にすることができるとともに、例えばゲート絶縁膜12の表層部において酸素欠損が生じていた場合に、その酸素欠損を解消することができる。   By this first oxidizing treatment 131, it is possible to make oxygen adhere to the surface of the gate insulating film 12, and for example, when oxygen vacancies occur in the surface layer portion of the gate insulating film 12, the oxygen vacancies Can be eliminated.

第1酸化性処理131に引き続き、大気に曝すことなく、図22に示すようにゲート絶縁膜12上に酸化物半導体膜14を成膜し、所望の形状にパターニングする。   Subsequent to the first oxidation treatment 131, the oxide semiconductor film 14 is formed on the gate insulating film 12 as shown in FIG. 22 without exposure to the atmosphere, and is patterned into a desired shape.

これにより、酸化物半導体膜14において、ゲート絶縁膜12との界面に位置する部分である第1界面層14Aは、予めゲート絶縁膜12の表面上に付着されていた酸素により酸化される。   Thereby, in the oxide semiconductor film 14, the first interface layer 14 </ b> A, which is a portion located at the interface with the gate insulating film 12, is oxidized by oxygen previously deposited on the surface of the gate insulating film 12.

よって、酸化物半導体膜14の第1界面層14Aの酸素空孔欠陥が低減化される。   Therefore, oxygen vacancy defects in the first interface layer 14A of the oxide semiconductor film 14 are reduced.

すなわち、酸化物半導体膜14の第1界面層14Aの酸素空孔密度が、酸化物半導体膜14のバルク層14Bよりも小さくなる。   That is, the oxygen vacancy density of the first interface layer 14 </ b> A of the oxide semiconductor film 14 is smaller than that of the bulk layer 14 </ b> B of the oxide semiconductor film 14.

次に、図23に示すように、酸化物半導体膜14に酸素プラズマ処理或いはその他の第2酸化性処理132を施す。   Next, as illustrated in FIG. 23, the oxide semiconductor film 14 is subjected to oxygen plasma treatment or other second oxidation treatment 132.

引き続いて、大気に曝すことなく、図24に示すように、酸化物半導体膜14を覆う保護絶縁膜(第2絶縁体)18をソース・ドレイン電極16上に成膜する。   Subsequently, as shown in FIG. 24, a protective insulating film (second insulator) 18 covering the oxide semiconductor film 14 is formed on the source / drain electrode 16 without being exposed to the atmosphere.

これにより、薄膜トランジスタ400が製造される。   Thereby, the thin film transistor 400 is manufactured.

以上のような第4の実施形態によれば、ゲート電極11と、ゲート絶縁膜(第1絶縁体)12と、ソース・ドレイン電極16と、酸化物半導体膜14と、保護絶縁膜(第2絶縁体)18と、がこの順に成膜されてなる積層構造を備える薄膜トランジスタ400の酸化物半導体膜14と絶縁膜12,18との界面における酸素空孔起因の欠陥(過剰電子ドナーを生成する欠陥)を制御できる。   According to the fourth embodiment as described above, the gate electrode 11, the gate insulating film (first insulator) 12, the source / drain electrodes 16, the oxide semiconductor film 14, and the protective insulating film (second Insulator) 18 and defects due to oxygen vacancies (defects that generate excess electron donors) at the interface between the oxide semiconductor film 14 and the insulating films 12 and 18 of the thin film transistor 400 having a stacked structure in which the stacked layers are formed in this order. ) Can be controlled.

具体的には、図21に示す第1酸化性処理131を行った後で図22に示すように酸化物半導体膜14を成膜することにより、該酸化物半導体膜14においてゲート絶縁膜12との界面に位置する界面層14Aの酸素空孔欠陥を低減化できる。すなわち、界面層14Aの酸素空孔密度をバルク層14Bの酸素空孔密度よりも小さくすることができる。   Specifically, after the first oxidizing treatment 131 shown in FIG. 21 is performed, the oxide semiconductor film 14 is formed as shown in FIG. Oxygen vacancy defects in the interface layer 14A located at the interface can be reduced. That is, the oxygen vacancy density of the interface layer 14A can be made smaller than the oxygen vacancy density of the bulk layer 14B.

また、図23に示す第2酸化性処理131を行うことにより、酸化物半導体膜14において、保護絶縁膜18との界面に位置することになる第2界面層14Eの酸素空孔欠陥を低減化することにより該第2界面層14Eの電子密度を適度に低減し、バックチャネル電子電流に起因する薄膜トランジスタ400のオフ電流を効率よく低減化することができる。   In addition, by performing the second oxidation treatment 131 shown in FIG. 23, oxygen vacancies in the second interface layer 14 </ b> E that are located at the interface with the protective insulating film 18 in the oxide semiconductor film 14 are reduced. Thus, the electron density of the second interface layer 14E can be appropriately reduced, and the off current of the thin film transistor 400 due to the back channel electron current can be efficiently reduced.

〔第5の実施形態〕
上記の第1乃至第4の実施形態では、薄膜トランジスタ100、200、300、400の酸化物半導体膜14を一度に成膜する例を説明したが、第5の実施形態では、酸化物半導体膜14を複数層に分けて成膜する例を説明する。
[Fifth Embodiment]
In the first to fourth embodiments, the example in which the oxide semiconductor film 14 of the thin film transistors 100, 200, 300, and 400 is formed at one time has been described. In the fifth embodiment, the oxide semiconductor film 14 is formed. An example in which a film is formed in a plurality of layers will be described.

以下、本実施形態の場合の酸化物半導体膜14の成膜方法について説明する。   Hereinafter, a method for forming the oxide semiconductor film 14 in this embodiment will be described.

先ず、図25に示すように、第1絶縁体50上に非常に薄い酸化物半導体膜51を成膜する。ここで、第1絶縁体50は、例えば、第1の実施形態(図8)及び第4の実施形態(図24)ではゲート絶縁膜12に相当し、第2の実施形態(図14)及び第3の実施形態(図19)では下地絶縁膜21に相当する。   First, as shown in FIG. 25, a very thin oxide semiconductor film 51 is formed on the first insulator 50. Here, the first insulator 50 corresponds to the gate insulating film 12 in the first embodiment (FIG. 8) and the fourth embodiment (FIG. 24), for example, and the second embodiment (FIG. 14) and In the third embodiment (FIG. 19), it corresponds to the base insulating film 21.

次に、図26に示すように、酸化物半導体膜51に酸素プラズマ処理或いはその他の酸化性処理52を施す。   Next, as illustrated in FIG. 26, the oxide semiconductor film 51 is subjected to oxygen plasma treatment or other oxidizing treatment 52.

これにより、酸化物半導体膜51の表層部が酸化される。   Thereby, the surface layer portion of the oxide semiconductor film 51 is oxidized.

次に、図27に示すように、酸化物半導体膜51上に、非常に薄い酸化物半導体膜51を成膜する。   Next, as illustrated in FIG. 27, a very thin oxide semiconductor film 51 is formed over the oxide semiconductor film 51.

次に、図28に示すように、酸化物半導体膜51に酸化性処理52を施す。   Next, as illustrated in FIG. 28, the oxide semiconductor film 51 is subjected to an oxidation treatment 52.

次に、図29に示すように、酸化物半導体膜51上に、非常に薄い酸化物半導体膜51を成膜する。   Next, as illustrated in FIG. 29, a very thin oxide semiconductor film 51 is formed over the oxide semiconductor film 51.

更に、必要に応じた回数だけ、図26及び図27の処理を繰り返し行うことにより、酸化物半導体膜14を形成する。   Further, the oxide semiconductor film 14 is formed by repeatedly performing the processes in FIGS. 26 and 27 as many times as necessary.

以上のような第5の実施形態によれば、酸化物半導体膜(酸化物半導体薄層)51の成膜と、酸化性処理52と、を交互に複数回繰り返すことにより、酸化物半導体膜14を形成するので、各酸化物半導体薄層51を充分に酸化でき、所望の膜質の酸化物半導体膜14を精度良く得ることができる。   According to the fifth embodiment as described above, the oxide semiconductor film 14 is formed by alternately repeating the film formation of the oxide semiconductor film (oxide semiconductor thin layer) 51 and the oxidizing treatment 52 a plurality of times. Thus, each oxide semiconductor thin layer 51 can be sufficiently oxidized, and the oxide semiconductor film 14 having a desired film quality can be obtained with high accuracy.

なお、上記の第1乃至第5の実施形態において、酸化物半導体膜14としては、例えば、少なくともZn、Ga、Inのいずれか一元素を含む非晶質酸化物又は結晶酸化物を用いることができる。このような酸化物半導体膜14は、例えば、スパッタ、蒸着、CVDなどにより形成可能である。特に、結晶酸化物膜の酸化物半導体膜14は、非晶質膜にXeClエキシマレーザ或いはその他のレーザを照射することにより形成することができる。これらの酸化物半導体膜14は、例えば、可視光に対してはほぼ透明であるが、波長308nmのXeClエキシマレーザに対しては不透明であり吸収するからである。もちろん、その他の可視光よりも短波長なレーザや光を照射することによっても結晶化できる。また、これらの酸化物半導体膜14は、粒子状の酸化物半導体を溶媒に溶かしその酸化物半導体溶液を塗布又は印刷しその後加熱処理で溶媒を蒸発させることによっても形成することができる。   In the first to fifth embodiments described above, as the oxide semiconductor film 14, for example, an amorphous oxide or a crystalline oxide containing at least one element of Zn, Ga, and In is used. it can. Such an oxide semiconductor film 14 can be formed by sputtering, vapor deposition, CVD, or the like, for example. In particular, the oxide semiconductor film 14 of a crystalline oxide film can be formed by irradiating an amorphous film with a XeCl excimer laser or other laser. This is because these oxide semiconductor films 14 are almost transparent to visible light, for example, but are opaque and absorb to a XeCl excimer laser having a wavelength of 308 nm. Of course, it can also be crystallized by irradiating laser or light having a shorter wavelength than other visible light. These oxide semiconductor films 14 can also be formed by dissolving a particulate oxide semiconductor in a solvent, applying or printing the oxide semiconductor solution, and then evaporating the solvent by heat treatment.

また第1乃至第5の実施形態における酸化性処理又は還元性処理に関しては、酸化性プラズマ処理又は還元性プラズマ処理が適用できる。酸化性プラズマ処理としては、少なくとも酸素プラズマ又はオゾンプラズマを含むプラズマ処理が可能である。また還元性プラズマ処理としては、ArやHeなどの希ガスプラズマ、水素プラズマ、窒素ガスプラズマ或いはこれらのうちの任意の組み合わせの混合ガスプラズマを用いるプラズマ処理が可能である。   In addition, regarding the oxidizing process or reducing process in the first to fifth embodiments, an oxidizing plasma process or a reducing plasma process can be applied. As the oxidizing plasma treatment, plasma treatment including at least oxygen plasma or ozone plasma is possible. As the reducing plasma treatment, plasma treatment using rare gas plasma such as Ar or He, hydrogen plasma, nitrogen gas plasma, or a mixed gas plasma of any combination thereof is possible.

なお、上記の各実施形態では、第1絶縁体(上記の各実施形態ではゲート絶縁膜12又は下地絶縁膜21)と第2絶縁体(上記の各実施形態では保護絶縁膜18又はゲート絶縁膜12)に挟まれた酸化物半導体膜14において、第1絶縁体との界面に位置する部分である第1界面層14Aと、第2絶縁体との界面に位置する部分である第2界面層14Eと、の双方が、バルク層14Bの酸素空孔密度よりも小さい例を説明したが、所望の薄膜トランジスタの構成に応じては、第1界面層14Aと第2界面層14Eのうちの何れか一方のみの酸素空孔密度が、バルク層14Bの酸素空孔密度よりも小さいようにしても良い。   In each of the above embodiments, the first insulator (the gate insulating film 12 or the base insulating film 21 in each of the above embodiments) and the second insulator (the protective insulating film 18 or the gate insulating film in each of the above embodiments). In the oxide semiconductor film 14 sandwiched between 12), the first interface layer 14A, which is a portion located at the interface with the first insulator, and the second interface layer, which is a portion located at the interface with the second insulator 14E has been described as an example in which both are smaller than the oxygen vacancy density of the bulk layer 14B, but depending on the desired configuration of the thin film transistor, either the first interface layer 14A or the second interface layer 14E Only one of the oxygen vacancy densities may be smaller than the oxygen vacancy density of the bulk layer 14B.

更に、上記の各実施形態では、第1絶縁体としてのゲート絶縁膜12又は下地絶縁膜21を絶縁性基板10上に成膜する例を説明したが、本発明はこの例に限らず、絶縁性基板10を第1絶縁体として利用する場合もある。但し、歩留まりや特性安定性を考慮すると、絶縁性基板10上に第1絶縁体(例えば、ゲート絶縁膜12或いは下地絶縁膜21)を成膜することが好ましい。   Further, in each of the above embodiments, the example in which the gate insulating film 12 or the base insulating film 21 as the first insulator is formed on the insulating substrate 10 has been described. However, the present invention is not limited to this example, and the insulating In some cases, the conductive substrate 10 is used as the first insulator. However, in consideration of yield and characteristic stability, it is preferable to form a first insulator (for example, the gate insulating film 12 or the base insulating film 21) on the insulating substrate 10.

また、上記の各実施形態では、薄膜デバイスとして薄膜トランジスタ100,200,300,400を例示したが、本発明はこの例に限らず、薄膜ダイオードにも適用可能である。   In each of the above embodiments, the thin film transistors 100, 200, 300, and 400 are illustrated as thin film devices. However, the present invention is not limited to this example, and can be applied to thin film diodes.

図1乃至図8を参照して実施例1を説明する。   A first embodiment will be described with reference to FIGS.

先ず、図1に示すように、絶縁性基板10としてのガラス基板上に、ゲート金属膜としてのCr金属膜をスパッタ法により成膜した後で、通常のフォトリソ工程を用いてCr金属膜を所望のゲート電極11の形状にパターニングした。   First, as shown in FIG. 1, a Cr metal film as a gate metal film is formed on a glass substrate as an insulating substrate 10 by sputtering, and then a Cr metal film is desired using a normal photolithography process. The gate electrode 11 was patterned.

その後、ゲート絶縁膜12としての窒化シリコン膜を300nmの膜厚にスパッタ法により成膜した。   Thereafter, a silicon nitride film as the gate insulating film 12 was formed to a thickness of 300 nm by sputtering.

その後、大気に曝すことなく、図2に示すようにゲート絶縁膜12を酸素プラズマに曝して第1酸化性処理131を行うことにより窒化シリコン膜の表面を酸化した。   Thereafter, the surface of the silicon nitride film was oxidized by performing the first oxidation treatment 131 by exposing the gate insulating film 12 to oxygen plasma as shown in FIG.

更に引き続いて大気に曝すことなくスパッタ法によりInGaZnO4からなる酸化物半導体膜14を100nm成膜した(図3)。   Further, an oxide semiconductor film 14 made of InGaZnO 4 was formed to a thickness of 100 nm by sputtering without exposing to the atmosphere (FIG. 3).

スパッタのターゲットとしては、InGaZnO4の焼結体を用いたが、In、Ga、Znそれぞれの金属の酸化物を個別にターゲットとしてスパッタを行い基板上で反応させることによりInGaZnO4化合物を形成しても良い。 As a sputtering target, a sintered body of InGaZnO 4 was used, but an InGaZnO 4 compound was formed by sputtering and reacting on the substrate with oxides of respective metals of In, Ga and Zn individually. Also good.

以上のゲート窒化シリコン膜成膜、酸素プラズマ処理、InGaZnO4酸化物半導体膜14の成膜を、例えば、真空状態(減圧状態)の同一のスパッタ装置で行うことにより、大気に曝すことなくこれらの工程を連続して行うことができる。 The above-described gate silicon nitride film formation, oxygen plasma treatment, and InGaZnO 4 oxide semiconductor film 14 are formed by, for example, the same sputtering apparatus in a vacuum state (reduced pressure state). The process can be performed continuously.

その後、酸化物半導体膜14を通常のフォトリソ工程を用いて所望のアイランド形状にパターニングした(図4)。   After that, the oxide semiconductor film 14 was patterned into a desired island shape using a normal photolithography process (FIG. 4).

引き続いて、還元性処理15として酸化物半導体膜14をArプラズマに曝した(図5)。   Subsequently, the oxide semiconductor film 14 was exposed to Ar plasma as the reducing treatment 15 (FIG. 5).

このようにArプラズマに曝すことにより酸化物半導体膜14の表層部14Cに酸素空孔が形成され、酸化物半導体膜14の表面層14Cの抵抗率値が処理前の値の1/100000程度まで低下し、ソース・ドレイン領域として適切な値となった。   By exposing to Ar plasma in this manner, oxygen vacancies are formed in the surface layer portion 14C of the oxide semiconductor film 14, and the resistivity value of the surface layer 14C of the oxide semiconductor film 14 is reduced to about 1 / 100,000 of the value before processing. The value decreased to an appropriate value as a source / drain region.

このArプラズマ処理の後、大気に曝すことなく連続してソース・ドレイン用金属としてCr膜を成膜し、所望の形状にパターニングすることによりソース・ドレイン電極16を形成した(図6)。   After this Ar plasma treatment, a Cr film was continuously formed as a source / drain metal without being exposed to the atmosphere, and a source / drain electrode 16 was formed by patterning into a desired shape (FIG. 6).

更に、ソース・ドレイン電極16の間隔16Aを介して、酸化物半導体膜14の表面層14Cを酸素プラズマに曝して第2酸化性処理132を行った(図7)。   Further, the surface layer 14C of the oxide semiconductor film 14 was exposed to oxygen plasma through the space 16A between the source / drain electrodes 16 to perform the second oxidation treatment 132 (FIG. 7).

この酸素プラズマ処理は、ソース・ドレイン電極16間の酸化物半導体膜14の表層部(第2界面層14E)を酸化し酸素空孔に起因する過剰ドナー電子を低減化させる目的で行う。このように酸素空孔を減らすことにより、薄膜トランジスタ100のオフ電流値を2桁程度低減化させることができた。   This oxygen plasma treatment is performed for the purpose of oxidizing the surface layer portion (second interface layer 14E) of the oxide semiconductor film 14 between the source / drain electrodes 16 and reducing excess donor electrons caused by oxygen vacancies. Thus, by reducing the oxygen vacancies, the off current value of the thin film transistor 100 can be reduced by about two orders of magnitude.

その後、大気に曝すことなく連続して、保護絶縁膜18として窒化シリコン膜を300nmスパッタ法により成膜した。   Thereafter, a silicon nitride film was continuously formed as the protective insulating film 18 by a 300 nm sputtering method without being exposed to the atmosphere.

以上のプロセスにより薄膜トランジスタ100が得られた(図8)。   Through the above process, the thin film transistor 100 was obtained (FIG. 8).

次に、図9乃至14を参照して実施例2を説明する。   Next, Embodiment 2 will be described with reference to FIGS.

絶縁性基板10としての樹脂基板上に、スパッタ法により下地絶縁膜21としての窒化シリコン膜を300nm成膜した後、Mo金属膜を成膜し、その後通常のフォトリソ工程を用いて、該Mo金属膜を所望の形状にパターニングすることにより、ソース・ドレイン電極16を形成した(図9)。   On the resin substrate as the insulating substrate 10, a silicon nitride film as the base insulating film 21 is formed to a thickness of 300 nm by a sputtering method, and then a Mo metal film is formed. Thereafter, the Mo metal film is formed using a normal photolithography process. Source / drain electrodes 16 were formed by patterning the film into a desired shape (FIG. 9).

引き続き、第1酸化性処理131として、ソース・ドレイン電極16の間隔16Aを介して下地絶縁膜21を酸素プラズマに曝す処理を行った(図10)。   Subsequently, as the first oxidizing process 131, a process of exposing the base insulating film 21 to oxygen plasma through the space 16A between the source / drain electrodes 16 was performed (FIG. 10).

引き続き、大気に曝すことなく連続してInGaZnO4からなる酸化物半導体成膜14をスパッタ法により室温で60nmの膜厚に成膜し、該酸化物半導体膜14を所望のアイランド形状にパターニングした(図11)。 Subsequently, an oxide semiconductor film 14 made of InGaZnO 4 was continuously formed to a film thickness of 60 nm at room temperature by a sputtering method without being exposed to the atmosphere, and the oxide semiconductor film 14 was patterned into a desired island shape ( FIG. 11).

その後、酸化物半導体膜14の表層部(第2界面層14E)を第2酸化性処理132として酸素プラズマに曝し、該表層部を酸化させ該表層部の酸素空孔を低減化させた(図12)。   After that, the surface layer portion (second interface layer 14E) of the oxide semiconductor film 14 was exposed to oxygen plasma as the second oxidizing treatment 132, and the surface layer portion was oxidized to reduce oxygen vacancies in the surface layer portion (FIG. 12).

その後、大気に曝すことなく連続してゲート絶縁膜12としての窒化シリコン膜をスパッタ法により400nm成膜した(図13)。   Thereafter, a silicon nitride film as the gate insulating film 12 was continuously formed to 400 nm by sputtering without exposing to the atmosphere (FIG. 13).

その後、ゲート電極11をAlで形成し、保護絶縁膜18としての窒化シリコン膜をスパッタ法により300nm成膜することにより、薄膜トランジスタ200が得られた(図14)。   Thereafter, the gate electrode 11 was formed of Al, and a silicon nitride film as the protective insulating film 18 was formed by sputtering to a thickness of 300 nm, whereby the thin film transistor 200 was obtained (FIG. 14).

上記のような酸素プラズマ処理を行うことにより薄膜トランジスタのチャネル領域の電子密度の制御が良好となり、ドレイン電流のオン・オフ比が5桁以上の良好なスイッチング特性が実現できた。   By performing the oxygen plasma treatment as described above, the electron density in the channel region of the thin film transistor was well controlled, and good switching characteristics with a drain current on / off ratio of 5 digits or more were realized.

より良好な特性を得るためには、酸化物半導体膜14を60nmの膜厚に成膜した後、連続して酸素プラズマ処理を行い、更に連続して、窒化シリコンからなるゲート絶縁膜12の一部(膜厚50nm:第1ゲート絶縁膜)を成膜する。   In order to obtain better characteristics, after the oxide semiconductor film 14 is formed to a thickness of 60 nm, oxygen plasma treatment is continuously performed, and then the gate insulating film 12 made of silicon nitride is continuously formed. Part (film thickness 50 nm: first gate insulating film) is formed.

その後、この第1ゲート絶縁膜と酸化物半導体膜14の積層膜を所望のアイランド形状にパターニングし、更に窒化シリコンからなるゲート絶縁膜12の残りの一部(膜厚350nm:第2ゲート絶縁膜)を成膜する。   Thereafter, the laminated film of the first gate insulating film and the oxide semiconductor film 14 is patterned into a desired island shape, and the remaining part of the gate insulating film 12 made of silicon nitride (thickness 350 nm: second gate insulating film) ).

このような方法により形成される薄膜トランジスタ200のゲート絶縁膜厚は400nmとなり上記の場合と同じであるが、重要な相違点は酸化物半導体膜14とゲート絶縁膜12との界面が大気に一度も曝されないという点である(上述の場合には、酸化物半導体膜14のパターニングの際にこの酸化物半導体膜14の上面が大気やフォトリソプロセスに曝されることになる)。   The gate insulating film thickness of the thin film transistor 200 formed by such a method is 400 nm, which is the same as the above case. However, an important difference is that the interface between the oxide semiconductor film 14 and the gate insulating film 12 is once in the atmosphere. (In the case described above, the upper surface of the oxide semiconductor film 14 is exposed to the atmosphere or a photolithography process when the oxide semiconductor film 14 is patterned).

このように酸化物半導体膜14と絶縁膜(例えば、ゲート絶縁膜12)との界面を大気に曝されないようにすると、酸素空孔欠陥やその他の不純物欠陥の生成を抑制することができ、非常に良好なスイッチング特性が実現できる。   In this manner, when the interface between the oxide semiconductor film 14 and the insulating film (for example, the gate insulating film 12) is not exposed to the atmosphere, generation of oxygen vacancy defects and other impurity defects can be suppressed. Excellent switching characteristics can be realized.

次に、図15乃至図19を参照して実施例3を説明する。   Next, Embodiment 3 will be described with reference to FIGS.

絶縁性基板10としてのガラス基板上にスパッタ法により下地絶縁膜21としての窒化シリコン膜を300nm成膜し、該下地膜絶縁膜21の表面に酸素プラズマに曝して第1酸化性処理131を行うことにより窒化シリコン膜の表面を酸化した(図15)。   A 300 nm silicon nitride film as a base insulating film 21 is formed on a glass substrate as the insulating substrate 10 by sputtering, and the surface of the base film insulating film 21 is exposed to oxygen plasma to perform a first oxidation treatment 131. As a result, the surface of the silicon nitride film was oxidized (FIG. 15).

その後、InGaZnO4からなる酸化物半導体成膜14をスパッタ法により室温で60nmの膜厚に成膜した。この室温成膜の非晶質の酸化物半導体膜14にXeClエキシマレーザを照射して溶融・固化させることにより結晶化させた。その後、この多結晶の酸化物半導体膜14を所望のアイランド形状にパターニングした。引き続き、酸素プラズマ処理(第2酸化性処理132)により多結晶の酸化物半導体膜14の表層部(第2界面層14E)を酸化させ酸素空孔欠陥を低減化させた(図16)。 Thereafter, an oxide semiconductor film 14 made of InGaZnO 4 was formed to a thickness of 60 nm at room temperature by a sputtering method. The amorphous oxide semiconductor film 14 deposited at room temperature was crystallized by irradiating it with XeCl excimer laser and melting and solidifying it. Thereafter, the polycrystalline oxide semiconductor film 14 was patterned into a desired island shape. Subsequently, the oxygen vacancy defects were reduced by oxidizing the surface layer portion (second interface layer 14E) of the polycrystalline oxide semiconductor film 14 by oxygen plasma treatment (second oxidative treatment 132) (FIG. 16).

InGaZnO4からなる酸化物半導体成膜14をレーザ照射により結晶化させる場合、非常に高温な溶融状態において酸素が抜けてしまうので、この酸素プラズマ処理は非常に重要である。 When the oxide semiconductor film 14 made of InGaZnO 4 is crystallized by laser irradiation, this oxygen plasma treatment is very important because oxygen escapes in a very high temperature molten state.

酸素プラズマ処理の後、大気に曝すことなく連続してゲート絶縁膜12としての窒化シリコン膜をスパッタ法により100nm成膜した。更にAlを用いてゲート電極11を形成した(図17)。   After the oxygen plasma treatment, a silicon nitride film as a gate insulating film 12 was continuously formed to a thickness of 100 nm by a sputtering method without being exposed to the atmosphere. Furthermore, the gate electrode 11 was formed using Al (FIG. 17).

引き続き、層間絶縁膜23としての酸化シリコン膜を400nm成膜し、ソース・ドレイン電極用のコンタクトホール19を形成した(図18)。   Subsequently, a 400 nm silicon oxide film as an interlayer insulating film 23 was formed to form contact holes 19 for source / drain electrodes (FIG. 18).

次に、Alを用いてソース・ドレイン電極16を形成した後、保護絶縁膜18としての窒化シリコン膜を300nm成膜して薄膜トランジスタ300が得られた。   Next, after forming the source / drain electrodes 16 using Al, a silicon nitride film as a protective insulating film 18 was formed to a thickness of 300 nm to obtain the thin film transistor 300.

実施例3では、実施例1,2の場合と比べて、酸化物半導体膜14を結晶化させたので、5〜10倍程度高い電子移動度が得られた。   In Example 3, since the oxide semiconductor film 14 was crystallized as compared with Examples 1 and 2, an electron mobility of about 5 to 10 times higher was obtained.

本発明の産業上の利用可能性としては、液晶ディスプレイや有機ELディスプレイなどのフラットパネルディスプレイの画素駆動素子が挙げられる。特に酸化物半導体は透明であるので、液晶ディスプレイの画素駆動素子に応用した場合、従来のシリコン半導体を用いた場合よりもバックライトからの透過光量が多くなり、より明るい高性能ディスプレイの実現が可能となる。このような駆動素子としては、3端子である薄膜トランジスタに限らず、2端子の薄膜ダイオードでも良い。   Industrial applicability of the present invention includes pixel drive elements for flat panel displays such as liquid crystal displays and organic EL displays. In particular, oxide semiconductors are transparent, so when applied to pixel drive elements for liquid crystal displays, the amount of light transmitted from the backlight is greater than when using conventional silicon semiconductors, enabling a brighter high-performance display. It becomes. Such a driving element is not limited to a three-terminal thin film transistor, and may be a two-terminal thin film diode.

また、酸化物半導体膜は、室温成膜した場合でも、従来の典型的な300℃成膜の非晶質シリコンよりも1桁程度電子移動度が高いので、室温成膜でも良好な特性を有する薄膜トランジスタアレイの形成が可能である。特に本発明の酸化性又は還元性プラズマ処理を用いることにより、薄膜トランジスタの電気特性を支配する酸化物半導体界面領域の酸素空孔密度を低温プロセスで制御可能である。従って、耐熱性の低い樹脂基板上でも良好な特性が得られるので、フレキシブル樹脂基板ディスプレイへの応用も可能である。   In addition, even when an oxide semiconductor film is formed at room temperature, it has an electron mobility that is about an order of magnitude higher than that of a conventional typical amorphous silicon film formed at 300 ° C., and thus has excellent characteristics even at room temperature. A thin film transistor array can be formed. In particular, by using the oxidizing or reducing plasma treatment of the present invention, the oxygen vacancy density in the oxide semiconductor interface region that governs the electrical characteristics of the thin film transistor can be controlled by a low temperature process. Accordingly, good characteristics can be obtained even on a resin substrate having low heat resistance, and therefore, application to a flexible resin substrate display is possible.

10 絶縁性基板
11 ゲート電極
12 ゲート絶縁膜
131 第1酸化性処理
132 第2酸化性処理
14 酸化物半導体
14A 第1界面層
14E 第2界面層
14B バルク層
15 還元性処理
16 ソース・ドレイン電極
18 保護絶縁膜
19 コンタクトホール
21 下地絶縁膜
23 層間絶縁膜
50 絶縁膜
100 薄膜トランジスタ(薄膜デバイス)
200 薄膜トランジスタ(薄膜デバイス)
300 薄膜トランジスタ(薄膜デバイス)
400 薄膜トランジスタ(薄膜デバイス)
DESCRIPTION OF SYMBOLS 10 Insulating substrate 11 Gate electrode 12 Gate insulating film 131 1st oxidizing process 132 2nd oxidizing process 14 Oxide semiconductor 14A 1st interface layer 14E 2nd interface layer 14B Bulk layer 15 Reducible process 16 Source / drain electrode 18 Protective insulating film 19 Contact hole 21 Base insulating film 23 Interlayer insulating film 50 Insulating film 100 Thin film transistor (thin film device)
200 Thin film transistor (thin film device)
300 Thin Film Transistor (Thin Film Device)
400 Thin film transistor

Claims (16)

第1絶縁体と、ソース・ドレイン電極と、酸化物半導体膜と、第2絶縁体と、ゲート金属膜と、第3絶縁体とをこの順に有する積層構造を備え、前記酸化物半導体膜により活性層が構成された薄膜デバイスにおいて、
前記酸化物半導体膜において、
前記第1絶縁体との界面に位置する部分である第1界面層と、前記第2絶縁体との界面に位置する部分である第2界面層の酸素空孔密度が、前記酸化物半導体膜において前記第1界面層および第2界面層以外の部分であるバルク層の酸素空孔密度よりも小さいことを特徴とする薄膜デバイス。
A stacked structure having a first insulator, a source / drain electrode, an oxide semiconductor film, a second insulator, a gate metal film, and a third insulator in this order, is activated by the oxide semiconductor film. In the thin film device in which the layers are configured,
In the oxide semiconductor film,
The oxide semiconductor film has an oxygen vacancy density of a first interface layer that is a portion located at the interface with the first insulator and a second interface layer that is a portion located at the interface with the second insulator. A thin film device having a density smaller than an oxygen vacancy density of a bulk layer other than the first interface layer and the second interface layer.
第4絶縁体と、酸化物半導体膜と、第5絶縁体と、ゲート金属膜と、第6絶縁体と、ソース・ドレイン電極と、第7絶縁体と、をこの順に有する積層構造を備え、前記酸化物半導体膜により活性層が構成された薄膜デバイスにおいて、
前記酸化物半導体膜において、
前記第4絶縁体との界面に位置する部分である第4界面層と、前記第5絶縁体との界面に位置する部分である第5界面層の酸素空孔密度が、前記酸化物半導体膜において前記第4界面層および第5界面層以外の部分であるバルク層の酸素空孔密度よりも小さいことを特徴とする薄膜デバイス。
A stacked structure including a fourth insulator, an oxide semiconductor film, a fifth insulator, a gate metal film, a sixth insulator, a source / drain electrode, and a seventh insulator in this order; In the thin film device in which the active layer is constituted by the oxide semiconductor film,
In the oxide semiconductor film,
The oxide semiconductor film has an oxygen vacancy density of a fourth interface layer that is a portion located at the interface with the fourth insulator and a fifth interface layer that is a portion located at the interface with the fifth insulator. A thin film device characterized by being smaller than the oxygen vacancy density of a bulk layer which is a part other than the fourth interface layer and the fifth interface layer.
ゲート金属膜と、第8絶縁体と、ソース・ドレイン電極と、酸化物半導体膜と、第9絶縁体と、をこの順に有する積層構造を備え、前記酸化物半導体膜により活性層が構成された薄膜デバイスにおいて、
前記酸化物半導体膜において、
前記第8絶縁体との界面に位置する部分である第8界面層と、前記第9絶縁体との界面に位置する部分である第9界面層の酸素空孔密度が、前記酸化物半導体膜において前記第8界面層および第9界面層以外の部分であるバルク層の酸素空孔密度よりも小さいことを特徴とする薄膜デバイス。
A stacked structure including a gate metal film, an eighth insulator, a source / drain electrode, an oxide semiconductor film, and a ninth insulator in this order is provided, and an active layer is configured by the oxide semiconductor film In thin film devices,
In the oxide semiconductor film,
The oxide semiconductor film has an oxygen vacancy density of an eighth interface layer that is a portion located at the interface with the eighth insulator and a ninth interface layer that is a portion located at the interface with the ninth insulator. The thin film device according to claim 1, wherein the oxygen vacancy density of the bulk layer, which is a portion other than the eighth interface layer and the ninth interface layer, is smaller.
前記ソース・ドレイン電極と、前記酸化物半導体膜とが接する構造を有することを特徴とする請求項1から3の何れか一項に記載の薄膜デバイス。   4. The thin film device according to claim 1, wherein the source / drain electrode and the oxide semiconductor film are in contact with each other. 5. 前記酸化物半導体膜は、少なくともZn、Ga、Inのうちの何れか一元素を含む非晶質酸化物であることを特徴とする請求項1から4の何れか一項に記載の薄膜デバイス。 5. The thin film device according to claim 1, wherein the oxide semiconductor film is an amorphous oxide containing at least one element of Zn, Ga, and In. 6. 前記酸化物半導体膜は、少なくともZn、Ga、Inのうちの何れか一元素を含む結晶酸化物であることを特徴とする請求項1から4の何れか一項に記載の薄膜デバイス。 5. The thin film device according to claim 1, wherein the oxide semiconductor film is a crystalline oxide containing at least one element of Zn, Ga, and In. 6. 前記酸化物半導体膜は、非晶質酸化物をレーザの照射により結晶化させて形成したものであることを特徴とする請求項6に記載の薄膜デバイス。 The thin film device according to claim 6, wherein the oxide semiconductor film is formed by crystallizing an amorphous oxide by laser irradiation. 前記酸化物半導体膜は、粒子状の酸化物半導体を溶媒に溶かしその酸化物半導体溶液を塗布又は印刷しその後加熱処理で溶媒を蒸発させることにより成膜されたものであることを特徴とする請求項1から4の何れか一項に記載の薄膜デバイス。 The oxide semiconductor film is formed by dissolving a particulate oxide semiconductor in a solvent, applying or printing the oxide semiconductor solution, and then evaporating the solvent by heat treatment. Item 5. The thin film device according to any one of Items 1 to 4. 前記積層構造は、絶縁性基板上に形成されていることを特徴とする請求項1から8の何れか一項に記載の薄膜デバイス。 The thin film device according to any one of claims 1 to 8, wherein the laminated structure is formed on an insulating substrate. 前記絶縁性基板は、ガラス基板又は樹脂基板であることを特徴とする請求項9に記載の薄膜デバイス。 The thin film device according to claim 9, wherein the insulating substrate is a glass substrate or a resin substrate. 前記薄膜デバイスの前記積層構造は、前記第1絶縁体としての下地絶縁膜と、ソース・ドレイン金属膜と、前記酸化物半導体膜と、前記第2絶縁体としてのゲート絶縁膜と、ゲート金属膜と、前記第3絶縁体としての保護絶縁膜と、をこの順に成膜することにより形成し、
前記酸化物半導体膜の成膜後に、酸化性処理と、前記ゲート絶縁膜の成膜と、を大気に曝すことなく、この順で連続して行うことを特徴とする請求項1に記載の薄膜デバイスの製造方法。
The stacked structure of the thin film device includes a base insulating film as the first insulator, a source / drain metal film, the oxide semiconductor film, a gate insulating film as the second insulator, and a gate metal film. And a protective insulating film as the third insulator are formed in this order,
2. The thin film according to claim 1, wherein after the formation of the oxide semiconductor film, the oxidizing treatment and the formation of the gate insulating film are sequentially performed in this order without being exposed to the atmosphere. Device manufacturing method.
前記薄膜デバイスの前記積層構造は、前記第1絶縁体としての下地絶縁膜と、ソース・ドレイン金属膜と、前記酸化物半導体膜と、前記第2絶縁体としてのゲート絶縁膜と、ゲート金属膜と、前記第3絶縁体としての保護絶縁膜と、をこの順に成膜することにより形成し、
前記ソース・ドレイン金属膜を所望の形状にパターン形成した後で、酸化性処理と、前記酸化物半導体膜の成膜と、を大気に曝すことなく、この順で連続して行うことを特徴とする請求項1に記載の薄膜デバイスの製造方法。
The stacked structure of the thin film device includes a base insulating film as the first insulator, a source / drain metal film, the oxide semiconductor film, a gate insulating film as the second insulator, and a gate metal film. And a protective insulating film as the third insulator are formed in this order,
After patterning the source / drain metal film into a desired shape, the oxidation treatment and the formation of the oxide semiconductor film are successively performed in this order without being exposed to the atmosphere. The method for manufacturing a thin film device according to claim 1.
前記薄膜デバイスの前記積層構造は、前記第4絶縁体としての下地絶縁膜と、前記酸化物半導体膜と、前記第5絶縁体としてのゲート絶縁膜と、ゲート金属膜と、前記第6絶縁体としての層間絶縁膜と、ソース・ドレイン金属膜と、前記第7絶縁体としての保護絶縁膜と、をこの順に成膜することにより形成し、
前記下地絶縁膜の成膜後に、酸化性処理と、前記酸化物半導体膜の成膜と、を大気に曝すことなく、この順で連続して行うことを特徴とする請求項2に記載の薄膜デバイスの製造方法。
The stacked structure of the thin film device includes a base insulating film as the fourth insulator, the oxide semiconductor film, a gate insulating film as the fifth insulator, a gate metal film, and the sixth insulator. Forming an interlayer insulating film, a source / drain metal film, and a protective insulating film as the seventh insulator in this order,
3. The thin film according to claim 2, wherein after the formation of the base insulating film, the oxidizing treatment and the formation of the oxide semiconductor film are continuously performed in this order without being exposed to the atmosphere. Device manufacturing method.
前記薄膜デバイスの前記積層構造は、前記第4絶縁体としての下地絶縁膜と、前記酸化物半導体膜と、前記第5絶縁体としてのゲート絶縁膜と、ゲート金属膜と、前記第6絶縁体としての層間絶縁膜と、ソース・ドレイン金属膜と、前記第7絶縁体としての保護絶縁膜と、をこの順に成膜することにより形成し、
前記酸化物半導体膜の成膜後に、酸化性処理と、前記ゲート絶縁膜の成膜と、を大気に曝すことなく、この順で連続して行うことを特徴とする請求項2に記載の薄膜デバイスの製造方法。
The stacked structure of the thin film device includes a base insulating film as the fourth insulator, the oxide semiconductor film, a gate insulating film as the fifth insulator, a gate metal film, and the sixth insulator. Forming an interlayer insulating film, a source / drain metal film, and a protective insulating film as the seventh insulator in this order,
3. The thin film according to claim 2, wherein after the formation of the oxide semiconductor film, the oxidation treatment and the formation of the gate insulating film are successively performed in this order without being exposed to the atmosphere. Device manufacturing method.
前記薄膜デバイスの前記積層構造は、ゲート金属膜と、前記第8絶縁体としてのゲート絶縁膜と、ソース・ドレイン金属膜と、前記酸化物半導体膜と、前記第9絶縁体としての保護絶縁膜と、をこの順に成膜することにより形成し、
前記ソース・ドレイン金属膜を所望の形状にパターン形成後に、酸化性処理と、前記酸化物半導体膜の成膜と、を大気に曝すことなく、この順で連続して行うことを特徴とする請求項3に記載の薄膜デバイスの製造方法。
The stacked structure of the thin film device includes a gate metal film, a gate insulating film as the eighth insulator, a source / drain metal film, the oxide semiconductor film, and a protective insulating film as the ninth insulator. And by forming a film in this order,
The oxide film and the formation of the oxide semiconductor film are successively performed in this order without being exposed to the air after the source / drain metal film is patterned into a desired shape. Item 4. A method for manufacturing a thin film device according to Item 3.
前記薄膜デバイスの前記積層構造は、ゲート金属膜と、前記第8絶縁体としてのゲート絶縁膜と、ソース・ドレイン金属膜と、前記酸化物半導体膜と、前記第9絶縁体としての保護絶縁膜と、をこの順に成膜することにより形成し、
前記酸化物半導体膜を所望の形状にパターン形成後に、酸化性処理と、前記保護絶縁膜の成膜と、を大気に曝すことなく、この順で連続して行うことを特徴とする請求項3に記載の薄膜デバイスの製造方法。
The stacked structure of the thin film device includes a gate metal film, a gate insulating film as the eighth insulator, a source / drain metal film, the oxide semiconductor film, and a protective insulating film as the ninth insulator. And by forming a film in this order,
4. The oxide semiconductor film is formed in a desired shape, and thereafter, an oxidizing treatment and a film formation of the protective insulating film are successively performed in this order without being exposed to the atmosphere. A method for producing the thin film device according to 1.
JP2009188007A 2009-08-14 2009-08-14 Thin film device and manufacturing method thereof Active JP5403464B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009188007A JP5403464B2 (en) 2009-08-14 2009-08-14 Thin film device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009188007A JP5403464B2 (en) 2009-08-14 2009-08-14 Thin film device and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006217272A Division JP4609797B2 (en) 2006-08-09 2006-08-09 Thin film device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009295997A JP2009295997A (en) 2009-12-17
JP5403464B2 true JP5403464B2 (en) 2014-01-29

Family

ID=41543854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009188007A Active JP5403464B2 (en) 2009-08-14 2009-08-14 Thin film device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5403464B2 (en)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101291395B1 (en) * 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR101813460B1 (en) * 2009-12-18 2017-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
WO2011077916A1 (en) * 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20120106873A (en) 2009-12-28 2012-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
US8947337B2 (en) 2010-02-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011108346A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
KR101877377B1 (en) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Manufacturing method of semiconductor device
CN101872787A (en) * 2010-05-19 2010-10-27 华南理工大学 Metal oxide thin film transistor and preparation method thereof
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101872927B1 (en) 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
WO2011145634A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9209314B2 (en) * 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
US9246010B2 (en) 2010-07-14 2016-01-26 Sharp Kabushiki Kaisha Thin film transistor substrate
US8519387B2 (en) * 2010-07-26 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing
KR20180088759A (en) 2010-07-27 2018-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method of manufacturing the same
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6029816B2 (en) * 2010-09-28 2016-11-24 積水化学工業株式会社 Method for producing metal oxide semiconductor thin film
US8816425B2 (en) * 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9012905B2 (en) 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US8802493B2 (en) * 2011-09-13 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor device
US9431545B2 (en) * 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101976212B1 (en) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
JP6704599B2 (en) * 2015-04-28 2020-06-03 天馬微電子有限公司 Semiconductor element, method of manufacturing semiconductor element, photodiode array, and imaging device
JP6918511B2 (en) * 2016-02-24 2021-08-11 日本放送協会 Coating type oxide semiconductor, thin film transistor, display device and manufacturing method of coating type oxide semiconductor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4141309B2 (en) * 2003-04-15 2008-08-27 シャープ株式会社 Semiconductor device and manufacturing method thereof
JP2004349583A (en) * 2003-05-23 2004-12-09 Sharp Corp Manufacturing method of transistor
JP4483235B2 (en) * 2003-09-01 2010-06-16 カシオ計算機株式会社 Transistor array substrate manufacturing method and transistor array substrate
JP5126730B2 (en) * 2004-11-10 2013-01-23 キヤノン株式会社 Method for manufacturing field effect transistor
JP5118810B2 (en) * 2004-11-10 2013-01-16 キヤノン株式会社 Field effect transistor

Also Published As

Publication number Publication date
JP2009295997A (en) 2009-12-17

Similar Documents

Publication Publication Date Title
JP5403464B2 (en) Thin film device and manufacturing method thereof
JP4609797B2 (en) Thin film device and manufacturing method thereof
JP4404881B2 (en) Thin film transistor array, manufacturing method thereof, and liquid crystal display device
JP5354999B2 (en) Method for manufacturing field effect transistor
JP5704790B2 (en) Thin film transistor and display device
JP5725698B2 (en) Amorphous oxide semiconductor and thin film transistor using the amorphous oxide semiconductor
KR101413655B1 (en) Fabrication method of oxide semiconductor thin film transistor
US7772049B2 (en) Semiconductor device
TWI382471B (en) Method of fabricating polycrystalline silicon, tft fabricating using the same, method of fabricating the tft, and organic light emitting diode display device including the tft
KR101489652B1 (en) Thin film transistor array substrate and method of fabricating the same
JP4982619B1 (en) Manufacturing method of semiconductor element and manufacturing method of field effect transistor
US9768322B2 (en) Metal oxide TFT with improved source/drain contacts and reliability
JP2015122539A (en) Oxide semiconductor film and semiconductor device
JP2011228622A (en) Thin film transistor, manufacturing method thereof, and display device
TW200847441A (en) Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101132989B1 (en) Method for producing thin film transistor and method for producing electronic optical device
WO2014125820A1 (en) Thin film transistor
CN115210850A (en) Tellurium oxide and thin film transistor including tellurium oxide as channel layer
US20090035536A1 (en) Process for producing thin-film device, and devices produced by the process
KR101515543B1 (en) Thin film transistor and Method of manufacturing the same
JP2013172031A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131018

R150 Certificate of patent or registration of utility model

Ref document number: 5403464

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250