JP5402222B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5402222B2
JP5402222B2 JP2009111082A JP2009111082A JP5402222B2 JP 5402222 B2 JP5402222 B2 JP 5402222B2 JP 2009111082 A JP2009111082 A JP 2009111082A JP 2009111082 A JP2009111082 A JP 2009111082A JP 5402222 B2 JP5402222 B2 JP 5402222B2
Authority
JP
Japan
Prior art keywords
ridge
protective film
layer
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009111082A
Other languages
Japanese (ja)
Other versions
JP2010262999A5 (en
JP2010262999A (en
Inventor
靖長 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2009111082A priority Critical patent/JP5402222B2/en
Publication of JP2010262999A publication Critical patent/JP2010262999A/en
Publication of JP2010262999A5 publication Critical patent/JP2010262999A5/ja
Application granted granted Critical
Publication of JP5402222B2 publication Critical patent/JP5402222B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体素子及びその製造方法に関し、特に電極や保護膜等の材料に制約を受けない簡便な製造工程を実現しながら、信頼性に優れた半導体素子及びその製造方法に関する。   The present invention relates to a semiconductor element and a manufacturing method thereof, and more particularly to a semiconductor element having excellent reliability while realizing a simple manufacturing process that is not restricted by materials such as an electrode and a protective film, and a manufacturing method thereof.

従来から、化合物半導体素子におけるp側半導体層の表面に、ストライプ状のリッジを形成し、そのリッジ下方の活性層を導波路領域とする化合物半導体素子が提案されている。このような化合物半導体素子は、通常、基板の上に積層された化合物半導体層に、ストライプ状のリッジを形成し、このストライプ状のリッジに電極を電気的接続させている。   Conventionally, a compound semiconductor element has been proposed in which a striped ridge is formed on the surface of a p-side semiconductor layer in a compound semiconductor element, and an active layer under the ridge is a waveguide region. In such a compound semiconductor element, a stripe ridge is usually formed in a compound semiconductor layer laminated on a substrate, and an electrode is electrically connected to the stripe ridge.

特開2005−347630号公報JP 2005-347630 A 特開2008−109092号公報JP 2008-109092 A

しかし、特許文献2の方法では、半導体素子の製造工程において、保護膜や電極の材料の制約を受けることがあり、多種の材料を選定することが出来ず、場合によっては素子特性を犠牲にすることや高価な材料を選定せざるを得ないという課題があった。
また、特許文献2の半導体レーザ素子においては、所望のビーム特性が得られないという課題や動作時の電流リークが発生するという課題があった。
However, in the method of Patent Document 2, in the semiconductor element manufacturing process, there are cases where there are restrictions on the material of the protective film and the electrode, so that various materials cannot be selected, and in some cases, element characteristics are sacrificed. However, there was a problem that an expensive material had to be selected.
Further, the semiconductor laser element of Patent Document 2 has a problem that desired beam characteristics cannot be obtained and a current leak occurs during operation.

本発明は上記課題に鑑みなされたものであり、材料の制約を受けない簡便な製造工程を実現しながら、信頼性を向上させた半導体素子及びその製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device with improved reliability and a method for manufacturing the same while realizing a simple manufacturing process that is not subject to material limitations.

本発明の半導体素子は、基板上に積層された半導体層と、前記半導体層の表面に形成されたストライプ状のリッジと、前記リッジ上に形成された電極と、を備えてなる半導体素子であって、前記リッジの側面には保護膜が被覆されており、該保護膜の先端部は前記リッジ上面よりも高い位置に形成されており、前記リッジ上面および前記保護膜の先端部上に電極を有することを特徴とする。   The semiconductor element of the present invention is a semiconductor element comprising a semiconductor layer stacked on a substrate, a stripe-shaped ridge formed on the surface of the semiconductor layer, and an electrode formed on the ridge. The side surface of the ridge is covered with a protective film, and the tip of the protective film is formed at a position higher than the upper surface of the ridge, and an electrode is formed on the top surface of the ridge and the tip of the protective film. It is characterized by having.

前記電極は、前記リッジ上面でのみ半導体層と接合していることが好ましい。   The electrode is preferably bonded to the semiconductor layer only on the top surface of the ridge.

前記保護膜及び前記電極上にはパッド電極が被覆されていることが好ましい。 It is preferable that a pad electrode is coated on the protective film and the electrode.

前記保護膜の先端部は、リッジ上面より1000Å以上高いことが好ましい。   The tip of the protective film is preferably higher than the upper surface of the ridge by 1000 mm or more.

また、本発明の半導体素子の製造方法は、
(a)基板上に、半導体層を積層し、該半導体層上に所定形状のマスク層を形成する工程と、
(b)前記マスク層の開口部から前記半導体層の一部を除去してリッジを形成する工程と、
(c)少なくともリッジ底面領域からリッジ上面の前記マスク層上に至る領域に保護膜を形成する工程と、
(d)リッジ上面以外の前記保護膜上に第2のマスク層を形成する工程と、
(e)前記リッジ上面のマスク層及び保護膜を除去することで、前記保護膜の先端部をリッジより高い位置に形成する工程と、
(f)少なくとも前記リッジ上面および前記保護膜の先端部上に電極材料膜を形成する工程と、を具備するものである。
In addition, a method for manufacturing a semiconductor element of the present invention includes
(A) stacking a semiconductor layer on a substrate and forming a mask layer having a predetermined shape on the semiconductor layer;
(B) removing a part of the semiconductor layer from the opening of the mask layer to form a ridge;
(C) forming a protective film at least in a region extending from the bottom surface region of the ridge to the mask layer on the top surface of the ridge;
(D) forming a second mask layer on the protective film other than the top surface of the ridge;
(E) removing the mask layer and the protective film on the ridge upper surface, thereby forming a tip of the protective film at a position higher than the ridge;
(F) forming an electrode material film on at least the top surface of the ridge and the tip of the protective film.

工程(d)において、第2のマスク層を形成した後、エッチバックすることによりリッジ上面以外の領域に該第2のマスク層をパターン形成することが好ましい。 In the step (d), the second mask layer is preferably formed in a region other than the top surface of the ridge by etching back after forming the second mask layer.

工程(d)における第2のマスク層の上面が前記リッジ上面よりも高い位置に形成されることが好ましい。 Preferably, the upper surface of the second mask layer in the step (d) is formed at a position higher than the upper surface of the ridge.

本発明の半導体素子によれば、材料の制約を受けない簡便な製造工程を実現しながら、信頼性を向上させた半導体素子を得ることができる。   According to the semiconductor element of the present invention, it is possible to obtain a semiconductor element with improved reliability while realizing a simple manufacturing process that is not restricted by materials.

本発明の一実施の形態に係る半導体素子の構造を説明する概略横断面図である。It is a schematic cross-sectional view explaining the structure of the semiconductor element which concerns on one embodiment of this invention. 本発明の一実施の形態に係る半導体素子の構造を説明するための要部の概略横断面図である。It is a schematic cross-sectional view of the principal part for demonstrating the structure of the semiconductor element which concerns on one embodiment of this invention. 本発明の半導体素子の製造方法を説明するための要部の概略断面工程図である。It is a schematic sectional process drawing of the principal part for demonstrating the manufacturing method of the semiconductor element of this invention. 本発明の半導体素子の製造方法を説明するための要部の概略断面工程図である。It is a schematic sectional process drawing of the principal part for demonstrating the manufacturing method of the semiconductor element of this invention.

本発明の半導体素子は、主として、基板と、半導体層と、電極と、保護膜とを備えて構成される。このような半導体素子は、典型的には、図1に示すように、基板10上に、n側半導体層11、活性層12及びp側半導体層13が順に積層された半導体層20を有しており、その表面には、ストライプ状のリッジ14が形成されている。また、保護膜16は、半導体層20上に形成されたリッジ底面14aからリッジ側面14bを被覆しており、さらにこの保護膜16の先端部16aはリッジ上面14cより高い位置に形成されている。電極15は、リッジ14の上面及び保護膜16の先端部を被覆している。   The semiconductor element of the present invention mainly comprises a substrate, a semiconductor layer, an electrode, and a protective film. Such a semiconductor element typically includes a semiconductor layer 20 in which an n-side semiconductor layer 11, an active layer 12, and a p-side semiconductor layer 13 are sequentially stacked on a substrate 10 as shown in FIG. A stripe-shaped ridge 14 is formed on the surface. The protective film 16 covers the ridge side surface 14b from the ridge bottom surface 14a formed on the semiconductor layer 20, and the tip 16a of the protective film 16 is formed at a position higher than the ridge upper surface 14c. The electrode 15 covers the upper surface of the ridge 14 and the tip of the protective film 16.

ここで、この半導体素子のリッジの側面14bに形成された保護膜16の先端部16aはリッジ上面14cよりも高い位置に配置されており、また電極15の上面よりも低い位置に配置される。ここで、保護膜16はリッジの上面を被覆しておらず、リッジ幅を電極との接触面積に最大限利用することができる。
特にシングルモードの半導体レーザ素子を作製する場合には、リッジ上に形成される電極の幅を調整したとしてもリッジ幅が広ければレーザ素子からのビーム光がマルチモードになってしまう。そのため、単にリッジ上の電極の幅を調整するだけではシングルモードの半導体レーザ素子を提供することはできない。本発明の半導体素子は、リッジ上面には電極しか形成されず、リッジ幅を最大限に利用可能となる。そのため、安定した横方向の光閉じ込めも実現することが出来る。
Here, the tip 16a of the protective film 16 formed on the side surface 14b of the ridge of the semiconductor element is disposed at a position higher than the ridge upper surface 14c, and is disposed at a position lower than the upper surface of the electrode 15. Here, the protective film 16 does not cover the upper surface of the ridge, and the ridge width can be utilized to the maximum for the contact area with the electrode.
In particular, when a single mode semiconductor laser device is manufactured, even if the width of the electrode formed on the ridge is adjusted, if the ridge width is wide, the light beam from the laser device becomes multimode. Therefore, it is not possible to provide a single mode semiconductor laser device simply by adjusting the width of the electrode on the ridge. In the semiconductor device of the present invention, only the electrode is formed on the ridge upper surface, and the ridge width can be utilized to the maximum. Therefore, stable lateral light confinement can also be realized.

さらに、この半導体素子は、リッジ14上の電極15及び保護膜16を被覆するパッド電極18を備えている。
また、このような半導体素子は、半導体層20の側面に第2保護膜が形成されていてもよい。また、図示しないが、この半導体素子の共振器面において、例えば、誘電体膜からなる保護膜が形成されている。保護膜16、第2保護膜は絶縁体であればよく、特に材料が限定されるものではない。
Further, the semiconductor element includes a pad electrode 18 that covers the electrode 15 on the ridge 14 and the protective film 16.
Further, in such a semiconductor element, a second protective film may be formed on the side surface of the semiconductor layer 20. Although not shown, a protective film made of, for example, a dielectric film is formed on the resonator surface of the semiconductor element. The protective film 16 and the second protective film may be insulators, and the material is not particularly limited.

図1に示したように、基板の裏面にn電極19が形成されている。あるいは、基板の半導体層20側においてn側半導体層11に接触するn電極19が形成されている構造であってもよい。   As shown in FIG. 1, an n-electrode 19 is formed on the back surface of the substrate. Or the structure in which the n electrode 19 which contacts the n side semiconductor layer 11 is formed in the semiconductor layer 20 side of a board | substrate may be sufficient.

本発明の半導体素子は、電極15が接続する半導体層の領域は、リッジ上面のみであるため、電極がリッジ側面に接触した場合の電流のリークを回避することができる。また、保護膜16の先端部16aはリッジ14より高い位置に配置されているため、電極の形成時や半導体素子の動作時に電極がリッジ側面に回り込むような不具合は生じない。電極15は、保護膜16の先端部を被覆しているが、リッジ14とは反対側の領域にまで伸延するものではない。パッド電極18は、断面形状が凹部形状をした電極15の表面に接しており、パッド電極18と電極15との密着性が良好となる。またパッド電極18は、保護膜の外側の表面も被覆している。   In the semiconductor element of the present invention, since the region of the semiconductor layer to which the electrode 15 is connected is only the top surface of the ridge, current leakage when the electrode contacts the side surface of the ridge can be avoided. In addition, since the tip portion 16a of the protective film 16 is disposed at a position higher than the ridge 14, there is no problem that the electrode wraps around the side surface of the ridge when the electrode is formed or when the semiconductor element is operated. The electrode 15 covers the tip of the protective film 16, but does not extend to a region opposite to the ridge 14. The pad electrode 18 is in contact with the surface of the electrode 15 having a concave shape in cross section, and the adhesion between the pad electrode 18 and the electrode 15 is improved. The pad electrode 18 also covers the outer surface of the protective film.

さらに、本発明は、保護膜を形成した後に、電極を形成することができるため、保護膜の材料が制約されることなく、保護膜の膜質を安定化、均一化、さらには膜厚の均一化を図ることができる。その結果、保護膜の材料変更に伴う半導体層との屈折率差を安定化させることができ、信頼性が高い半導体素子を動作させることが可能となる。   Furthermore, in the present invention, since the electrode can be formed after forming the protective film, the material of the protective film is not limited, and the film quality of the protective film is stabilized and uniformed, and the film thickness is uniform. Can be achieved. As a result, it is possible to stabilize the refractive index difference with the semiconductor layer due to the change in the material of the protective film, and to operate a highly reliable semiconductor element.

以下に本発明の半導体素子の製造方法を図3の工程(a)〜工程(d)と図4の工程(e)と工程(f)を用いて説明する。本発明の半導体素子の製造方法では、工程(a)において、まず、基板上に、活性層を含む半導体層を形成する。ここでの半導体層は、基板上に、n側半導体層、活性層及びp側半導体層がこの順に積層される。   A method for manufacturing a semiconductor device of the present invention will be described below with reference to steps (a) to (d) in FIG. 3 and steps (e) and (f) in FIG. In the method for manufacturing a semiconductor device of the present invention, in step (a), first, a semiconductor layer including an active layer is formed on a substrate. In this semiconductor layer, an n-side semiconductor layer, an active layer, and a p-side semiconductor layer are stacked in this order on a substrate.

基板としては、サファイア、スピネル(MgA1)、炭化珪素、シリコン、ZnO、GaAs、窒化物基板(GaN、AlN等)であることが好ましい。 The substrate is preferably sapphire, spinel (MgA1 2 O 4 ), silicon carbide, silicon, ZnO, GaAs, or a nitride substrate (GaN, AlN, etc.).

基板の厚みは、例えば、50μmから10mm程度が挙げられる。ここで、窒化物基板は、MOVPE、MOCVD法(有機金属化学気相成長法)、HVPE法(ハライド気相成長法)等の気相成長法、超臨界流体中で結晶育成させる水熱合成法、高圧法、フラックス法、溶融法等により形成することができる。また、市販のものを用いてもよい。この基板は、例えば、第1主面及び/又は第2主面に0.03〜10°程度のオフ角を有する窒化物基板であることがより好ましい。また、単位面積当たりの転位数が1×10/cm以下であればよい。 The thickness of the substrate is, for example, about 50 μm to 10 mm. Here, the nitride substrate is formed by vapor phase growth method such as MOVPE, MOCVD method (metal organic chemical vapor deposition method), HVPE method (halide vapor phase growth method), or hydrothermal synthesis method for crystal growth in a supercritical fluid. , High pressure method, flux method, melting method and the like. A commercially available product may also be used. For example, the substrate is more preferably a nitride substrate having an off angle of about 0.03 to 10 ° on the first main surface and / or the second main surface. Further, the number of dislocations per unit area may be 1 × 10 7 / cm 2 or less.

n側半導体層、活性層及びp側半導体層のうち、n側及びp側半導体層は、例えば、AlN、GaN、AlGaN、AlInGaN、InN等のIII−V族窒化物半導体層が挙げられる。なかでも、Alを含む窒化物半導体層が適当である。具体的にはInAlGa1−y−zN(0≦y、0≦z、y+z≦1)、特に、AlGa1−xN(0<x<1)等の窒化ガリウム系化合物半導体層が好ましい。これらの半導体層は、単層または積層構造である。また、超格子構造を有する構造でもよい。 Among the n-side semiconductor layer, the active layer, and the p-side semiconductor layer, examples of the n-side and p-side semiconductor layer include III-V group nitride semiconductor layers such as AlN, GaN, AlGaN, AlInGaN, and InN. Among these, a nitride semiconductor layer containing Al is suitable. Specifically, In y Al z Ga 1-yz N (0 ≦ y, 0 ≦ z, y + z ≦ 1), in particular, gallium nitride series such as Al x Ga 1-x N (0 <x <1) A compound semiconductor layer is preferred. These semiconductor layers have a single layer or a stacked structure. Moreover, the structure which has a superlattice structure may be sufficient.

n側半導体層は、クラッド層を有しており、更にこのクラッド層と後述する活性層との間に、光ガイド層やクラック防止層を有する構成であってよい。p側半導体層は、クラッド層とコンタクト層を有しており、後述する活性層とクラッド層との間に、キャップ層や光ガイド層を有する構成であってもよい。   The n-side semiconductor layer has a clad layer, and may further have a light guide layer and a crack prevention layer between the clad layer and an active layer described later. The p-side semiconductor layer has a clad layer and a contact layer, and may have a configuration having a cap layer and a light guide layer between an active layer and a clad layer, which will be described later.

n側半導体層及びp側半導体層は、窒化物基板と同様の方法を利用して形成することができる。n側半導体層は、SiやGeといったn側不純物がドープされており、p側半導体層は、Mg、Znといったp側不純物がドーピングされることにより、それぞれの導電性を有する。ドーピング濃度は、例えば、1×1016〜5×1020cm−3程度が挙げられる。 The n-side semiconductor layer and the p-side semiconductor layer can be formed using a method similar to that of the nitride substrate. The n-side semiconductor layer is doped with an n-side impurity such as Si or Ge, and the p-side semiconductor layer is doped with a p-side impurity such as Mg or Zn, thereby having conductivity. An example of the doping concentration is about 1 × 10 16 to 5 × 10 20 cm −3 .

活性層は、多重量子井戸構造、単一量子井戸構造のいずれでもよい。活性層の膜厚は、例えば、10〜300nm程度が適当である。特に、量子井戸構造とする場合には、井戸層の膜厚及び井戸層の数は特に限定されないが、例えば、膜厚としては、1〜30nm程度の範囲とすることで、Vf、閾値電流密度を低減させることができる。井戸層の膜厚を10nm以下の範囲として、活性層の膜厚を低く抑えることが好ましい。障壁層の膜厚としては、例えば、50nm以下であり、好ましくは、1〜30nm程度の範囲が挙げられる。活性層の発振波長の範囲は特に限定されるものではないが、窒化物半導体層を用いた場合、例えば350nm以上650nm以下である。   The active layer may be either a multiple quantum well structure or a single quantum well structure. The film thickness of the active layer is suitably about 10 to 300 nm, for example. In particular, in the case of a quantum well structure, the film thickness of the well layer and the number of well layers are not particularly limited. For example, the film thickness is in the range of about 1 to 30 nm, so that Vf, threshold current density Can be reduced. It is preferable to keep the thickness of the active layer low by setting the thickness of the well layer to 10 nm or less. As a film thickness of a barrier layer, it is 50 nm or less, for example, Preferably, the range of about 1-30 nm is mentioned. The range of the oscillation wavelength of the active layer is not particularly limited, but when a nitride semiconductor layer is used, it is, for example, 350 nm or more and 650 nm or less.

次に、基板上に半導体層を積層したウェハの半導体層上に所定形状のマスク層を形成する。
まず、半導体層上にマスク層21とレジスト層を順に形成する。このレジスト層を所定形状にパターニングし、さらにレジスト層をマスクとして用いてマスク層を同一形状にパターニングする。マスク層をパターニングした後、レジスト層を除去することにより所定形状のマスク層を形成することができる。ここで、マスク層の材料としては、SiO等である。このマスク層は他の公知のマスク材料で転用することが可能である。マスク層の膜厚は特に限定されるものではなく、例えば、100〜1000nm程度とすることが適しており、100〜500nm程度が好ましい。マスク層は、CVD法、スパッタ法、蒸着法等の公知の方法により形成することができる。
Next, a mask layer having a predetermined shape is formed on the semiconductor layer of the wafer in which the semiconductor layers are stacked on the substrate.
First, a mask layer 21 and a resist layer are sequentially formed on the semiconductor layer. The resist layer is patterned into a predetermined shape, and further the mask layer is patterned into the same shape using the resist layer as a mask. After patterning the mask layer, the resist layer can be removed to form a mask layer having a predetermined shape. Here, the material of the mask layer is SiO 2 or the like. This mask layer can be diverted with other known mask materials. The film thickness of a mask layer is not specifically limited, For example, it is suitable to set it as about 100-1000 nm, and about 100-500 nm is preferable. The mask layer can be formed by a known method such as CVD, sputtering, or vapor deposition.

次に、工程(b)において、半導体層上にリッジを形成する。マスク層の開口部から前記半導体層の表面にあるp側半導体層の一部を除去してリッジを形成する。
p側半導体層の一部を除去する方法は、特に限定されることなく、ウェットエッチング又はドライエッチングのいずれを利用してもよい。具体的には、半導体層の材料を考慮して、マスク層との選択比が大きくなるエッチャントを選択して、除去することが好ましい。リッジの大きさは、マスク層の大きさにほぼ対応するが、その底面側の幅が広く上面に近づくにつれてストライプ幅が小さくなる順メサ形状、積層面に垂直な側面を有する形状であってもよいし、これらが組み合わされた形状でもよい。リッジの幅は、例えば、1.0μm〜10.0μm程度が適しており、1.2μm〜2.5μm程度が好ましい。リッジの高さは、p側半導体層の膜厚によって適宜調整することができ、例えば、0.1〜2μm程度、さらに0.2〜1μm程度が挙げられる。
Next, in step (b), a ridge is formed on the semiconductor layer. A part of the p-side semiconductor layer on the surface of the semiconductor layer is removed from the opening of the mask layer to form a ridge.
The method for removing a part of the p-side semiconductor layer is not particularly limited, and either wet etching or dry etching may be used. Specifically, in consideration of the material of the semiconductor layer, it is preferable to select and remove an etchant that has a high selectivity with the mask layer. The size of the ridge substantially corresponds to the size of the mask layer, but the width of the bottom surface side is wide and the stripe width decreases as it approaches the top surface. It may be a shape in which these are combined. The width of the ridge is suitably about 1.0 μm to 10.0 μm, for example, and preferably about 1.2 μm to 2.5 μm. The height of the ridge can be adjusted as appropriate depending on the film thickness of the p-side semiconductor layer, and examples thereof include about 0.1 to 2 μm, and further about 0.2 to 1 μm.

次に、工程(c)において、少なくともリッジ底面領域14aからリッジ上面のマスク層21上に至る領域に保護膜16を形成する。リッジ底面領域14aとリッジ側面14bのみならず、リッジ上面14cのマスク層21が形成された領域にも保護膜16を形成する。この保護膜は、リッジ底面領域14aであるp側半導体層上面とリッジ側面の絶縁性を確保するとともに、p側半導体層に対する屈折率差を確保して、活性層からの光の漏れを制御し得る機能を有する。また、本発明の半導体素子は、後工程で形成される保護膜の先端部16aを有することにより、リッジ両側の上部での光吸収を抑制することができる。保護膜は、このような絶縁性等の機能を備えた材料であれば、特に材料は限定されない。例えば、Si、Mg、Al、Hf、Nb、Zr、Sc、Ta、Ga、Zn、Y、B、Ti及びこれらの酸化物、窒化物(例えば、AlN、AlGaN、BN等)、フッ化物等の化合物が挙げられる。また、この保護膜は単一膜であってもよいし、複数を組み合わせた多層膜であってもよい。なかでも、SiOやZrOからなる膜が好ましい。これらの膜は、例えば、スパッタ法、真空蒸着法、気相成長法等の当該分野で公知の方法により形成することができる。膜厚は、例えば、20〜500nm程度が挙げられ、50〜100nm程度が適当である。 Next, in step (c), the protective film 16 is formed at least in a region extending from the ridge bottom region 14a to the mask layer 21 on the ridge top surface. The protective film 16 is formed not only on the ridge bottom surface region 14a and the ridge side surface 14b but also on the region where the mask layer 21 is formed on the ridge top surface 14c. This protective film ensures insulation between the upper surface of the p-side semiconductor layer, which is the ridge bottom region 14a, and the side surface of the ridge, and also ensures a difference in refractive index with respect to the p-side semiconductor layer to control light leakage from the active layer. Has the function to obtain. Further, the semiconductor element of the present invention can suppress light absorption at the upper part on both sides of the ridge by having the tip 16a of the protective film formed in a later step. The protective film is not particularly limited as long as it is a material having such functions as insulation. For example, Si, Mg, Al, Hf, Nb, Zr, Sc, Ta, Ga, Zn, Y, B, Ti and their oxides, nitrides (eg, AlN, AlGaN, BN, etc.), fluorides, etc. Compounds. The protective film may be a single film or a multilayer film in which a plurality of protective films are combined. Of these, a film made of SiO 2 or ZrO 2 is preferable. These films can be formed by methods known in the art such as sputtering, vacuum deposition, and vapor deposition. The film thickness is, for example, about 20 to 500 nm, and about 50 to 100 nm is appropriate.

次に、工程(d)において、リッジ上面14c以外の保護膜上に第2のマスク層22を形成する。ここで、第2のマスクにはレジスト層をパターン形成することが好ましい。この第2のマスクは、保護膜16上にレジスト層を形成した後、このレジスト層をエッチバックすることにより、リッジに対応する位置に保護膜を露出させたレジストパターンである。この第2のマスクは、リッジ底面領域14a上やリッジ側面14b上に形成された保護膜16を被覆している。
ここでのエッチバックの時間、エッチャントの種類等を適宜選択することにより、上述したように、第2のマスクの上面を、リッジ上面14cに形成された保護膜16の上面よりも低く設定すること及びリッジ上面14cよりも高く設定することができる。ここで、第2のマスクの上面の高さは、リッジ上面14cよりも高く、リッジ上面14cの上部に形成された保護膜16の上面よりも低い。
Next, in step (d), a second mask layer 22 is formed on the protective film other than the ridge upper surface 14c. Here, it is preferable to pattern-form a resist layer on the second mask. The second mask is a resist pattern in which a protective layer is exposed at a position corresponding to the ridge by forming a resist layer on the protective film 16 and then etching back the resist layer. This second mask covers the protective film 16 formed on the ridge bottom region 14a and the ridge side surface 14b.
The upper surface of the second mask is set lower than the upper surface of the protective film 16 formed on the ridge upper surface 14c as described above by appropriately selecting the etch back time, the type of etchant, and the like. And higher than the ridge upper surface 14c. Here, the height of the upper surface of the second mask is higher than the upper surface of the ridge 14c and lower than the upper surface of the protective film 16 formed on the upper surface of the ridge upper surface 14c.

第2のマスクの除去方法は、レジストパターンの材料等を考慮して、適当なエッチャントを選択して、ウェットエッチング又はドライエッチングのいずれを利用して除去してもよい。例えば、硝酸、フッ化水素酸、希塩酸、希硝酸、硫酸、塩酸、酢酸、過酸化水素等の酸の単独又は2種以上の混合液、アンモニア等のアルカリ溶液の単独又はアンモニアと過酸化水素等の混合液、各種界面活性剤等の適当なエッチャントを用いる。また不要な箇所に残存する第2のマスクを除去する方法は、浸漬、超音波処理又はこれらの組み合わせ等、公知の方法が挙げられる。   As a method for removing the second mask, an appropriate etchant may be selected in consideration of the resist pattern material and the like, and may be removed using either wet etching or dry etching. For example, nitric acid, hydrofluoric acid, dilute hydrochloric acid, dilute nitric acid, sulfuric acid, hydrochloric acid, acetic acid, hydrogen peroxide and other acids alone or a mixture of two or more, alkaline solutions such as ammonia alone or ammonia and hydrogen peroxide, etc. An appropriate etchant such as a mixed solution of the above and various surfactants is used. Examples of the method for removing the second mask remaining in unnecessary portions include known methods such as immersion, ultrasonic treatment, or a combination thereof.

次に、工程(e)において、リッジ上面のマスク層及び保護膜を除去する。このリッジ上面にある保護膜を除去することで、保護膜の先端部16aをリッジより高い位置に形成する。また、これによりリッジ上面14cが露出される。   Next, in the step (e), the mask layer and the protective film on the top surface of the ridge are removed. By removing the protective film on the top surface of the ridge, the tip 16a of the protective film is formed at a position higher than the ridge. This also exposes the ridge upper surface 14c.

保護膜の先端部16aは、ここでのリッジ上面のマスク層及び保護膜を除去することで形成される。この保護膜の先端部16aは、リッジ側面14bに形成された保護膜がリッジの上面方向に延伸して形成されるものである。この保護膜の先端部16aの高さは、マスク層の膜厚で調整可能である。この保護膜の先端部16aの高さは、リッジ上面14cから50nm〜500nm程度であることが好ましい。保護膜の先端部16aの高さがこの範囲にあると、リッジ上面での光吸収が抑制される。また、電極とパッド電極との密着性が向上する。更には保護膜の先端部16aの高さがリッジ上面14cから100nm〜200nmであると保護膜と電極との密着性が良好に維持される。   The front end portion 16a of the protective film is formed by removing the mask layer and the protective film on the upper surface of the ridge here. The tip 16a of the protective film is formed by extending the protective film formed on the ridge side surface 14b toward the top surface of the ridge. The height of the tip 16a of the protective film can be adjusted by the thickness of the mask layer. The height of the tip 16a of the protective film is preferably about 50 nm to 500 nm from the ridge upper surface 14c. If the height of the tip 16a of the protective film is within this range, light absorption on the top surface of the ridge is suppressed. In addition, the adhesion between the electrode and the pad electrode is improved. Furthermore, when the height of the tip 16a of the protective film is 100 nm to 200 nm from the ridge upper surface 14c, the adhesion between the protective film and the electrode is maintained well.

ここでのマスク層21とその上に形成されている保護膜の除去方法は、特に限定されるものではないが、リフトオフ法を用いることができる。リフトオフは、例えば、マスク層や保護膜の種類等によって適宜選択することができ、例えば、硝酸、フッ化水素酸、硫酸、塩酸、酢酸、過酸化水素等の酸の単独又は2種以上の混合液、アンモニア等のアルカリ溶液の単独又はアンモニアと過酸化水素等の混合液、各種界面活性剤等の適当なエッチャントを用いることが適している。また、浸漬、リンシング、超音波処理又はこれらの組み合わせ等、公知の方法を利用することができる。   The method for removing the mask layer 21 and the protective film formed thereon is not particularly limited, but a lift-off method can be used. The lift-off can be appropriately selected depending on, for example, the type of the mask layer and the protective film, and for example, an acid such as nitric acid, hydrofluoric acid, sulfuric acid, hydrochloric acid, acetic acid, hydrogen peroxide, or a mixture of two or more kinds. It is suitable to use an appropriate etchant such as a liquid, an alkaline solution such as ammonia alone, a mixed liquid of ammonia and hydrogen peroxide, or various surfactants. In addition, a known method such as immersion, rinsing, ultrasonic treatment, or a combination thereof can be used.

次に、工程(f)において、リッジ上面14cおよび保護膜の先端部16a上に電極材料膜を形成する。ここでは、前記工程(e)の除去工程後に露出したリッジ上面および保護膜の先端部上に電極15を形成する。ここで、電極の幅は、リッジの幅と同一幅となる。   Next, in step (f), an electrode material film is formed on the ridge upper surface 14c and the tip 16a of the protective film. Here, the electrode 15 is formed on the upper surface of the ridge exposed after the removal step of the step (e) and the tip of the protective film. Here, the width of the electrode is the same as the width of the ridge.

電極材料としては、通常電極として使用されるものを用いることができる。例えば、金属又は合金、導電性酸化物膜等の単層膜又は積層膜が挙げられる。これら電極材料の膜厚は、50〜1000nm程度が適しており、100〜500nm程度が好ましい。具体的には、半導体層側からNi(膜厚:5〜20nm程度)とAu(膜厚:50〜300nm程度)の2層構造、またこの2層構造を含んだNi−Au−Pt、Ni−Au−Rh、Ni−Au−RhO、Ni−Au−Pd、Ni−Au−Ir、Ni−Au−Ru等がある。その他にはNi−ITO−Pt、Ni−ITO−Rh、Pd−Pt−Au、Pd−Pt−Rh、Pd−Pt−Ir、Rh−Ir−Pt等の3層構造等が例示される。これら電極材料膜はCVD法、スパッタ法、蒸着法等の公知の方法により形成することができる。電極材料膜の膜厚は特に限定されるものではなく、例えば、50nm程度以上とすることで、シート抵抗を低くすることができる。 As an electrode material, what is normally used as an electrode can be used. For example, a single layer film or a laminated film such as a metal, an alloy, or a conductive oxide film can be given. The thickness of these electrode materials is suitably about 50 to 1000 nm, and preferably about 100 to 500 nm. Specifically, Ni (film thickness: about 5 to 20 nm) and Au (film thickness: about 50 to 300 nm) from the semiconductor layer side, and Ni—Au—Pt, Ni including this two layer structure -Au-Rh, Ni-Au- RhO 2, Ni-Au-Pd, Ni-Au-Ir, there is Ni-Au-Ru or the like. Other examples include a three-layer structure such as Ni—ITO—Pt, Ni—ITO—Rh, Pd—Pt—Au, Pd—Pt—Rh, Pd—Pt—Ir, and Rh—Ir—Pt. These electrode material films can be formed by a known method such as CVD, sputtering, or vapor deposition. The film thickness of the electrode material film is not particularly limited. For example, the sheet resistance can be lowered by setting the thickness to about 50 nm or more.

さらに、工程(f)の後の任意の段階において、半導体素子上であって、保護膜16及び電極15上にパッド電極18を形成する。
パッド電極は、Ni、Ti、Au、Pt、Pd、W等の金属からなる積層膜とすることが好ましい。具体的には、p電極側からW−Pd−Au又はNi−Ti−Au、Ni−Pd−Auの順に形成した膜が挙げられる。パッド電極の膜厚は特に限定されないが、最終層のAuの膜厚を100nm程度以上とすることが好ましい。パッド電極の形状は、特に限定されない。
Furthermore, in an arbitrary stage after the step (f), the pad electrode 18 is formed on the semiconductor element and on the protective film 16 and the electrode 15.
The pad electrode is preferably a laminated film made of a metal such as Ni, Ti, Au, Pt, Pd, or W. Specifically, a film formed in the order of W—Pd—Au or Ni—Ti—Au and Ni—Pd—Au from the p-electrode side can be given. The film thickness of the pad electrode is not particularly limited, but the film thickness of the final layer of Au is preferably about 100 nm or more. The shape of the pad electrode is not particularly limited.

なお、本発明の半導体素子の製造方法では、任意の段階で、例えば、n側電極を形成する前に、基板の第2主面を研磨することが好ましい。基板の研磨方法は、当該分野で公知であるいずれの方法も利用することができる。   In the method for manufacturing a semiconductor element of the present invention, it is preferable to polish the second main surface of the substrate at any stage, for example, before forming the n-side electrode. Any method known in the art can be used as the method for polishing the substrate.

さらに、上述したp側電極の形成前後に、基板の第2主面に、部分的又は全面に、n側電極を形成することが好ましい。n側電極は、例えば、スパッタ法、CVD、蒸着等で形成することができる。n側電極の形成には、リフトオフ法を利用することが好ましく、n側電極を形成した後、300℃程度以上でアニールを行うことが好ましい。n側電極としては、例えば、総膜厚が1μm程度以下であればよい、またn側電極の材料は特に限定されるものではなく、例えば基板側からV(膜厚10nm)−Pt(膜厚200nm)−Au(膜厚300nm)の順に積層されて形成される。他には、Ti(15nm)−Pt(200nm)−Au(300nm)、Ti(10nm)−Al(500nm)、Ti(6nm)−Pt(100nm)−Au(300nm)、Ti(6nm)−Mo(50nm)−Pt(100nm)−Au(210nm)等が例示される。   Furthermore, it is preferable to form the n-side electrode partially or entirely on the second main surface of the substrate before and after the formation of the p-side electrode described above. The n-side electrode can be formed by, for example, sputtering, CVD, vapor deposition, or the like. For forming the n-side electrode, it is preferable to use a lift-off method, and after forming the n-side electrode, it is preferable to perform annealing at about 300 ° C. or higher. As the n-side electrode, for example, the total film thickness may be about 1 μm or less, and the material of the n-side electrode is not particularly limited. For example, V (film thickness 10 nm) −Pt (film thickness) from the substrate side. 200 nm) -Au (film thickness 300 nm) in this order. In addition, Ti (15 nm) -Pt (200 nm) -Au (300 nm), Ti (10 nm) -Al (500 nm), Ti (6 nm) -Pt (100 nm) -Au (300 nm), Ti (6 nm) -Mo (50 nm) -Pt (100 nm) -Au (210 nm) and the like are exemplified.

また、n側電極上にメタライズ電極を形成してもよい。メタライズ電極は、例えば、Ti−Pt−Au−(Au/Sn)、Ti−Pt−Au−(Au/Si)、Ti−Pt−Au−(Au/Ge)、Ti−Pt−Au−In、Au−Sn、In、Au−Si、Au−Ge等により形成することができる。メタライズ電極の膜厚は、特に限定されない。メタライズ電極のみでオーミック特性が維持される場合には、n側電極が省略可能である。   A metallized electrode may be formed on the n-side electrode. The metallized electrodes are, for example, Ti—Pt—Au— (Au / Sn), Ti—Pt—Au— (Au / Si), Ti—Pt—Au— (Au / Ge), Ti—Pt—Au—In, It can be formed of Au—Sn, In, Au—Si, Au—Ge, or the like. The film thickness of the metallized electrode is not particularly limited. When the ohmic characteristics are maintained only with the metallized electrode, the n-side electrode can be omitted.

任意に、例えば、工程(f)の後、保護膜16の上に、第2の保護膜17を形成してもよい。第2の保護膜は、当該分野で公知の方法により形成することができ、上述した保護膜と同様の材料の中から選択することができる。   Optionally, for example, the second protective film 17 may be formed on the protective film 16 after the step (f). The second protective film can be formed by a method known in the art, and can be selected from the same materials as the protective film described above.

任意に、半導体層に共振器面を形成する。共振器面は、エッチング又は劈開等により、当該分野で公知の方法により形成することができる。また、任意の段階に、得られた共振器面、つまり、共振器面の光反射側及び/又は光出射面に、誘電体膜を形成することが好ましい。誘電体膜はSiO2、ZrO2、TiO2、Al2、Nb2、AlN、AlGaN等からなる単層膜又は多層膜とすることが好ましい。
さらに、共振器方向に分割することにより、半導体素子のチップを得ることができる。この分割は、任意の段階で分割補助溝を形成し、それを用いてスクライブすることなどによって形成することができる。
Optionally, a resonator surface is formed in the semiconductor layer. The resonator surface can be formed by a method known in the art by etching or cleavage. Further, it is preferable to form a dielectric film on the obtained resonator surface, that is, on the light reflecting side and / or the light emitting surface of the resonator surface at an arbitrary stage. The dielectric film is preferably a single layer film or a multilayer film made of SiO 2 , ZrO 2 , TiO 2 , Al 2 O 3 , Nb 2 O 5 , AlN, AlGaN or the like.
Furthermore, a semiconductor element chip can be obtained by dividing in the resonator direction. This division can be formed by forming a division auxiliary groove at an arbitrary stage and scribing using the division auxiliary groove.

本発明の半導体素子の製造方法では、簡便な工程によって、保護膜や電極の材料の制約を受けずに、信頼性の高い半導体素子を製造することができる。つまり、通常の半導体プロセスにおいて、制御が困難であるエッチバック工程の回数を最小限にとどめることにより、各工程を高精度に制御することが可能となり、半導体素子の製造歩留まりを簡便な工程によって向上させることができる。また、本発明の製造方法により半導体素子の量産性が向上する。   According to the method for manufacturing a semiconductor element of the present invention, a highly reliable semiconductor element can be manufactured by a simple process without being restricted by the material of the protective film and the electrode. In other words, by minimizing the number of etch-back processes that are difficult to control in normal semiconductor processes, each process can be controlled with high precision, and the manufacturing yield of semiconductor elements can be improved by simple processes. Can be made. Further, the mass productivity of the semiconductor element is improved by the manufacturing method of the present invention.

以下に、本発明の半導体素子の実施例を説明するが、本発明は以下の実施例に限定されるものではない。ここでの半導体素子は半導体レーザ素子を用いて説明する。
実施例1
この実施例の半導体レーザ素子は、図1に示したように、C面を成長面とするGaN基板10上に、n側半導体層11、活性層12及びp側半導体層13をこの順に積層した半導体層が形成されており、p側半導体層13の表面にはリッジ14が形成されている。
また、リッジ14上には、p側の電極15がオーミック接触されている。この電極15は、p側半導体層13との接触領域はリッジ14上面のみであるが、後述するように保護膜の先端部16a上にも被覆するように形成されているためリッジ上面14cの幅よりも幅広である。
Examples of the semiconductor element of the present invention will be described below, but the present invention is not limited to the following examples. The semiconductor element here will be described using a semiconductor laser element.
Example 1
In the semiconductor laser device of this example, as shown in FIG. 1, an n-side semiconductor layer 11, an active layer 12, and a p-side semiconductor layer 13 are laminated in this order on a GaN substrate 10 having a C plane as a growth surface. A semiconductor layer is formed, and a ridge 14 is formed on the surface of the p-side semiconductor layer 13.
A p-side electrode 15 is in ohmic contact with the ridge 14. The electrode 15 is in contact with the p-side semiconductor layer 13 only on the top surface of the ridge 14, but is formed so as to cover the tip 16 a of the protective film as will be described later. Wider than.

この半導体素子は、p側半導体層13の表面であるリッジ底面領域14aからリッジ側面14bに至り、更にリッジ上面よりも高い領域まで延伸した保護膜16が形成されている。この保護膜は、リッジ上面には形成されておらず、リッジ上面よりも高い領域まで延伸した先端部16aを有する。この保護膜の先端部16a上とリッジ上面14cに電極15が形成されている。電極15が被覆する保護膜の先端部16a上とリッジ上面14cには高低差があるため、この高低差で形成される段差により電極の接触面積が広くなる。
また、半導体素子の側面には、第2保護膜17が形成されている。さらに、図示しないが、半導体層の共振器面には、Al及びZrOからなる多層誘電体膜が形成されている。
また、電極15や保護膜16を被覆するようにp側パッド電極18が形成されている。
In this semiconductor element, a protective film 16 extending from the ridge bottom surface region 14a, which is the surface of the p-side semiconductor layer 13, to the ridge side surface 14b and extending to a region higher than the ridge top surface is formed. This protective film is not formed on the upper surface of the ridge, but has a tip 16a extending to a region higher than the upper surface of the ridge. An electrode 15 is formed on the tip 16a of the protective film and on the ridge upper surface 14c. Since there is a height difference between the tip 16a of the protective film covered by the electrode 15 and the ridge upper surface 14c, the contact area of the electrode is widened by the step formed by the height difference.
A second protective film 17 is formed on the side surface of the semiconductor element. Further, although not shown, a multilayer dielectric film made of Al 2 O 3 and ZrO 2 is formed on the resonator surface of the semiconductor layer.
A p-side pad electrode 18 is formed so as to cover the electrode 15 and the protective film 16.

このような半導体レーザ素子は、以下の製造方法によって形成することができる。
(リッジの形成)
まず、GaN基板10を準備する。次に、この基板10上に、n側半導体層11、活性層12及びp側半導体層13をこの順に積層した半導体層20を形成する。図3(a)には、この半導体層20のみ開示している。
その後、p側半導体層13のほぼ全面に、PVD装置により、マスク層21としてSiO膜を0.3μmの膜厚で形成する。その上に、所定形状のレジストパターンを形成する。このレジストパターンの幅は2.0μmである。
続いて、このレジストパターンをマスクにしてSiO膜をエッチングする。エッチング装置にはRIE(反応性イオンエッチング)装置を用い、エッチングガスはCHFを用いる。ここでマスク層の幅を後述するリッジ幅とする。その後、レジストパターンを除去する。
Such a semiconductor laser device can be formed by the following manufacturing method.
(Ridge formation)
First, the GaN substrate 10 is prepared. Next, the semiconductor layer 20 in which the n-side semiconductor layer 11, the active layer 12, and the p-side semiconductor layer 13 are stacked in this order is formed on the substrate 10. FIG. 3A shows only the semiconductor layer 20.
Thereafter, a SiO 2 film is formed as a mask layer 21 with a film thickness of 0.3 μm on almost the entire surface of the p-side semiconductor layer 13 by a PVD apparatus. A resist pattern having a predetermined shape is formed thereon. The width of this resist pattern is 2.0 μm.
Subsequently, the SiO 2 film is etched using this resist pattern as a mask. An RIE (reactive ion etching) apparatus is used as an etching apparatus, and CHF 3 is used as an etching gas. Here, the width of the mask layer is a ridge width described later. Thereafter, the resist pattern is removed.

次に、図3(b)に示したように、積層された半導体層20の表面にリッジを形成する。具体的には、半導体層20の上層であるp側半導体層13の表面にリッジ14を形成する。ここで、RIE装置を用いて、エッチングガスには塩素系ガスを用いる。マスク層21の開口部に露出しているp側半導体層13をエッチングすることにより、幅2.0μm程度、高さ0.5μm程度のストライプ状のリッジ14を形成する。   Next, as shown in FIG. 3B, a ridge is formed on the surface of the stacked semiconductor layer 20. Specifically, the ridge 14 is formed on the surface of the p-side semiconductor layer 13 that is the upper layer of the semiconductor layer 20. Here, a chlorine-based gas is used as an etching gas using an RIE apparatus. By etching the p-side semiconductor layer 13 exposed at the opening of the mask layer 21, a stripe-shaped ridge 14 having a width of about 2.0 μm and a height of about 0.5 μm is formed.

(保護膜の形成)
その後、図3(c)に示したように、リッジ底面領域からマスク層21の上面を被覆する保護膜16を形成する。この保護膜16は、PVD装置を用いてSiO膜を膜厚100nmで形成する。
(Formation of protective film)
Thereafter, as shown in FIG. 3C, a protective film 16 is formed to cover the upper surface of the mask layer 21 from the bottom surface region of the ridge. The protective film 16 is formed by forming a SiO 2 film with a film thickness of 100 nm using a PVD apparatus.

次に、図3(d)に示したように、リッジ14が形成されたp側半導体層13上を除いて、第2のマスク層22を形成する。ここでは、まず第2のマスク層22としてレジスト層を保護膜16上のほぼ全面に形成する。その後、酸素を用いたエッチバックすることにより、第2のマスク層22には、リッジ14に対応する位置に開口が形成されるとともに、この第2のマスク層22の上面がリッジ上面14cよりも高い位置に形成される。エッチバック後の第2のマスク層22の膜厚は0.5μm程度である。   Next, as shown in FIG. 3D, a second mask layer 22 is formed except on the p-side semiconductor layer 13 on which the ridge 14 is formed. Here, a resist layer is first formed on the entire surface of the protective film 16 as the second mask layer 22. After that, by etching back using oxygen, an opening is formed in the second mask layer 22 at a position corresponding to the ridge 14, and the upper surface of the second mask layer 22 is higher than the ridge upper surface 14c. It is formed at a high position. The film thickness of the second mask layer 22 after the etch back is about 0.5 μm.

次に、図4(e)に示したように、リフトオフ法を用いて、リッジ上面14cのマスク層21及びその上に形成されている保護膜16を除去する。これによって、リッジ上面を露出し、このリッジ上面よりも高い位置にある保護膜の先端部16aも形成される。ここでのリフトオフ法には剥離液にBHF液を用いる。ここで保護膜の先端部16aの高さは、リッジ上面14cから0.1μmである。この保護膜の先端部16aがリッジ上面よりも高い位置にあることで、リッジ側面上における電極の光吸収も抑制される。   Next, as shown in FIG. 4E, the mask layer 21 on the ridge upper surface 14c and the protective film 16 formed thereon are removed using a lift-off method. As a result, the upper surface of the ridge is exposed, and the leading end portion 16a of the protective film located higher than the upper surface of the ridge is also formed. In this lift-off method, a BHF solution is used as a stripping solution. Here, the height of the tip 16a of the protective film is 0.1 μm from the ridge upper surface 14c. Since the tip 16a of the protective film is positioned higher than the ridge upper surface, light absorption of the electrode on the ridge side surface is also suppressed.

(電極の形成)
次に、図4(f)に示したように、リッジ14上及び保護膜の先端部16a上に電極15を形成する。この電極15は、第2のマスク層及び保護膜の先端部、リッジ上に、下側からNi(10nm)−Au(100nm)−Pt(100nm)の順に形成する。次に、第2のマスク層を除去することで、この上に形成されていた電極も同時に除去される。第2のマスク層の除去方法は、剥離液を用いたリフトオフ法であり、第2のマスク層と同時に、この第2のマスク層上の電極15aも除去される。
電極15は、リッジ上面14cでのみ半導体層と接触しているため、電流のリークは発生しない。
(Formation of electrodes)
Next, as shown in FIG. 4F, the electrode 15 is formed on the ridge 14 and the tip 16a of the protective film. The electrode 15 is formed in the order of Ni (10 nm) -Au (100 nm) -Pt (100 nm) from the lower side on the second mask layer, the tip of the protective film, and the ridge. Next, by removing the second mask layer, the electrode formed thereon is also removed at the same time. The method for removing the second mask layer is a lift-off method using a stripping solution, and simultaneously with the second mask layer, the electrode 15a on the second mask layer is also removed.
Since the electrode 15 is in contact with the semiconductor layer only at the ridge upper surface 14c, current leakage does not occur.

その後、p側パッド電極18、第2保護膜17、基板10の裏面にn側電極19等を形成することにより、図1に示す半導体素子を形成することができる。   Thereafter, the p-side pad electrode 18, the second protective film 17, the n-side electrode 19 and the like are formed on the back surface of the substrate 10, whereby the semiconductor element shown in FIG. 1 can be formed.

このように、電極がリッジ上面のみで接続されているため電極がリッジ側面に接触した場合の電流のリークを回避することができる。また、電極による光の吸収を回避することができ、レーザ光の取り出し効率を向上させることができる。
さらに、電極がリッジよりも幅広である場合には、通常その上に形成されるパッド電極との接触面積を増大させることができ、電力の供給を向上させることができる。
加えて、簡便な工程によって、容易に、特性が安定した半導体素子を製造することができる。
In this way, since the electrodes are connected only on the top surface of the ridge, current leakage when the electrodes contact the side surfaces of the ridge can be avoided. Further, light absorption by the electrode can be avoided, and the laser light extraction efficiency can be improved.
Further, when the electrode is wider than the ridge, the contact area with the pad electrode usually formed thereon can be increased, and the power supply can be improved.
In addition, a semiconductor element having stable characteristics can be easily manufactured by a simple process.

実施例2
この実施例の半導体レーザ素子は、マスク層21としてSiO膜を0.5μmの膜厚で形成する。また、保護膜の先端部16aの高さは0.2μmとする以外は、実施例1の半導体レーザ素子と実質的に同様に半導体レーザ素子を製造する。
この実施例においても、実施例1と同様の効果を得ることができる。
Example 2
In the semiconductor laser device of this embodiment, a SiO 2 film having a thickness of 0.5 μm is formed as the mask layer 21. Further, a semiconductor laser element is manufactured substantially in the same manner as the semiconductor laser element of Example 1 except that the height of the tip 16a of the protective film is 0.2 μm.
Also in this embodiment, the same effect as in the first embodiment can be obtained.

実施例3
この実施例の半導体レーザ素子は、マスク層21としてSiO膜を0.4μmの膜厚で形成する。また、保護膜の先端部16aの高さは0.15μmとする以外は、実施例1の半導体レーザ素子と実質的に同様に半導体レーザ素子を製造する。
この実施例においても、実施例1と同様の効果を得ることができる。
Example 3
In the semiconductor laser device of this embodiment, a SiO 2 film having a thickness of 0.4 μm is formed as the mask layer 21. Further, a semiconductor laser element is manufactured in substantially the same manner as the semiconductor laser element of Example 1 except that the height of the tip 16a of the protective film is 0.15 μm.
Also in this embodiment, the same effect as in the first embodiment can be obtained.

実施例4
この実施例の半導体レーザ素子は、電極15として、リッジ14側から順にNi(10nm)−Au(100nm)−Rh(50nm)を形成する以外は、実施例1の半導体レーザ素子と実質的に同様に半導体レーザ素子を製造する。
この実施例においても、実施例1と同様の効果を得ることができる。
Example 4
The semiconductor laser device of this example is substantially the same as the semiconductor laser device of Example 1 except that Ni (10 nm) -Au (100 nm) -Rh (50 nm) is formed in order from the ridge 14 side as the electrode 15. A semiconductor laser device is manufactured.
Also in this embodiment, the same effect as in the first embodiment can be obtained.

本発明の半導体素子は、例えば、半導体レーザ、発光ダイオードなどの発光素子のほか、トランジスタなどの電子デバイス、また受光素子や太陽電池などに利用可能である。その用途は、例えば照明用光源、ディスプレイ用光源、光ディスク用光源、光通信システム用光源、又は印刷機用光源、露光用光源、測定器用光源、バイオ関連の励起用光源等である。   The semiconductor element of the present invention can be used for, for example, a light emitting element such as a semiconductor laser and a light emitting diode, an electronic device such as a transistor, a light receiving element, a solar cell, and the like. The use is, for example, an illumination light source, a display light source, an optical disk light source, an optical communication system light source, a printing machine light source, an exposure light source, a measuring instrument light source, a bio-related excitation light source, or the like.

10 基板
11 n側半導体層
12 活性層
13 p側半導体層
14 リッジ
14a リッジ底面領域
14b リッジ側面
14c リッジ上面
15 電極
16 保護膜
16a 保護膜の先端部
17 第2保護膜
18 p側パッド電極
19 n側電極
20 半導体層
21 マスク層
22 第2マスク層
10 substrate 11 n-side semiconductor layer 12 active layer 13 p-side semiconductor layer 14 ridge 14a ridge bottom surface region 14b ridge side surface 14c ridge top surface 15 electrode 16 protective film 16a protective film tip 17 second protective film 18 p-side pad electrode 19 n Side electrode 20 Semiconductor layer 21 Mask layer 22 Second mask layer

Claims (2)

半導体素子の製造方法であって、
(a)基板上に、半導体層を積層し、該半導体層上に所定形状のマスク層を形成する工程と、
(b)前記マスク層の開口部から前記半導体層の一部を除去してリッジを形成する工程と、
(c)少なくともリッジ底面領域からリッジ上面の前記マスク層上に至る領域に保護膜を形成する工程と、
(d)リッジ上面以外の前記保護膜上に第2のマスク層を該第2のマスク層の上面が前記リッジ上面よりも高い位置となるように形成する工程と、
(e)前記リッジ上面のマスク層及び保護膜を除去することで、リッジ上面を露出させるとともに前記保護膜の先端部をリッジより高い位置に形成する工程と、
(f)前記リッジ上面、前記保護膜の先端部および前記第2のマスク上に電極材料膜を形成する工程と、
(g)前記第2のマスク層を除去することにより前記リッジ上面および前記保護膜の先端部上のみに電極材料膜を形成する工程と、を具備することを特徴とする半導体素子の製造方法。
A method for manufacturing a semiconductor device, comprising:
(A) stacking a semiconductor layer on a substrate and forming a mask layer having a predetermined shape on the semiconductor layer;
(B) removing a part of the semiconductor layer from the opening of the mask layer to form a ridge;
(C) forming a protective film at least in a region extending from the bottom surface region of the ridge to the mask layer on the top surface of the ridge;
(D) forming a second mask layer on the protective film other than the top surface of the ridge so that the top surface of the second mask layer is higher than the top surface of the ridge;
(E) removing the mask layer and the protective film on the upper surface of the ridge to expose the upper surface of the ridge and forming the tip of the protective film at a position higher than the ridge;
(F) forming an electrode material film on the top surface of the ridge, the tip of the protective film, and the second mask;
(G) forming an electrode material film only on the top surface of the ridge and the tip of the protective film by removing the second mask layer, and a method for manufacturing a semiconductor device.
工程(d)において、第2のマスク層を形成した後、エッチバックすることによりリッジ上面以外の領域に該第2のマスク層をパターン形成する請求項に記載の半導体素子の製造方法。 In step (d), after forming a second mask layer, The method according to claim 1 for patterning a mask layer of the second in a region other than the top surface of the ridge by etching back.
JP2009111082A 2009-04-30 2009-04-30 Manufacturing method of semiconductor device Active JP5402222B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009111082A JP5402222B2 (en) 2009-04-30 2009-04-30 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009111082A JP5402222B2 (en) 2009-04-30 2009-04-30 Manufacturing method of semiconductor device

Publications (3)

Publication Number Publication Date
JP2010262999A JP2010262999A (en) 2010-11-18
JP2010262999A5 JP2010262999A5 (en) 2012-05-31
JP5402222B2 true JP5402222B2 (en) 2014-01-29

Family

ID=43360871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009111082A Active JP5402222B2 (en) 2009-04-30 2009-04-30 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5402222B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3537984B2 (en) * 1997-02-27 2004-06-14 日亜化学工業株式会社 Nitride semiconductor laser device
JP3424634B2 (en) * 2000-01-27 2003-07-07 日亜化学工業株式会社 Nitride semiconductor laser device
JP3753965B2 (en) * 2001-09-26 2006-03-08 株式会社東芝 Method of manufacturing gallium nitride compound semiconductor light emitting device
JP2005033021A (en) * 2003-07-04 2005-02-03 Sumitomo Electric Ind Ltd Semiconductor optical element and method for manufacturing the same
JP4142084B2 (en) * 2006-10-16 2008-08-27 三菱電機株式会社 Semiconductor optical device manufacturing method

Also Published As

Publication number Publication date
JP2010262999A (en) 2010-11-18

Similar Documents

Publication Publication Date Title
US8062959B2 (en) Method of manufacturing semiconductor element
JP6094632B2 (en) Semiconductor laser element
JP5223552B2 (en) Manufacturing method of nitride semiconductor laser device
JP4940987B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP5056142B2 (en) Nitride semiconductor laser device manufacturing method and nitride semiconductor laser device
JP5742325B2 (en) Semiconductor laser device and manufacturing method thereof
US7456039B1 (en) Method for manufacturing semiconductor optical device
JP5510212B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP4952184B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP2011181604A (en) Semiconductor laser element and method of manufacturing the same
JP5391804B2 (en) Semiconductor device and manufacturing method thereof
JP2008300802A (en) Semiconductor laser element and method of manufacturing same
US8139620B2 (en) Nitride semiconductor laser device
JP5402222B2 (en) Manufacturing method of semiconductor device
JP2003142769A (en) Nitride semiconductor laser element
JP4561038B2 (en) Method of manufacturing nitride semiconductor device
JP2008211112A (en) Nitride semiconductor laser element
JP2015159323A (en) Semiconductor laser element and manufacturing method of the same
JP2003133634A (en) Electrode-forming method of nitride semiconductor laser element

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131014

R150 Certificate of patent or registration of utility model

Ref document number: 5402222

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250