JP5395321B2 - Lsi品種決定方法、lsi品種決定プログラムおよびlsi品種決定装置 - Google Patents
Lsi品種決定方法、lsi品種決定プログラムおよびlsi品種決定装置 Download PDFInfo
- Publication number
- JP5395321B2 JP5395321B2 JP2006229266A JP2006229266A JP5395321B2 JP 5395321 B2 JP5395321 B2 JP 5395321B2 JP 2006229266 A JP2006229266 A JP 2006229266A JP 2006229266 A JP2006229266 A JP 2006229266A JP 5395321 B2 JP5395321 B2 JP 5395321B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- lsi
- speed
- input
- transistor speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Description
まず、この発明の実施の形態にかかるLSI設計サービスについて説明する。図1は、この発明の実施の形態にかかるLSI設計サービスの概要を示す説明図である。図1に示すLSI設計サービスでは、ストラクチャードASICによってLSIを製造する。
つぎに、この発明の実施の形態にかかるLSI設計支援装置のハードウェア構成について説明する。図4は、この発明の実施の形態にかかるLSI設計支援装置のハードウェア構成を示すブロック図である。
つぎに、この発明の実施の形態にかかるLSI品種決定装置の機能的構成について説明する。図5は、この発明の実施の形態にかかるLSI品種決定装置の機能的構成を示すブロック図である。図5において、LSI品種決定装置は、入力部501と、決定部502と、算出部503と、から構成されている。
つぎに、この発明の実施の形態にかかるLSI設計支援装置の機能的構成について説明する。図6は、この発明の実施の形態にかかるLSI設計支援装置の機能的構成を示すブロック図である。図6において、LSI設計支援装置は、入力部601と、特定部602と、算出部603と、判断部604と、決定部605と、から構成されている。なお、上述したLSI品種決定装置と共通する部分については、詳細な説明を省略する。
(リングオシレータ)
つぎに、中間製造物(以下、「チップ」という)のトランジスタ性能を測定する測定方式について具体的に説明する。まず、チップに作り込まれたリングオシレータを用いてトランジスタ性能を測定する方式について説明する。図7は、トランジスタ層およびメタル1層が形成されたチップを拡大して示す拡大図である。
つぎに、チップ内のトランジスタが稼働(動作)している状態で、どの程度電流が流れるかを示すオン電流を用いてトランジスタ速度を測定する方式について説明する。このオン電流は、トランジスタの動作速度と相関があり、オン電流が高ければ動作速度が速く、オン電流が低ければ動作速度が遅いという特徴がある。
つぎに、トランジスタのゲート長を用いてトランジスタ速度を測定する方式について説明する。ゲート長とは、トランジスタのオン・オフを切り替えるスイッチのサイズのことであり、トランジスタ内における電子の移動距離を示すものである。すなわち、電子回路において、ゲート長が短ければ短いほど電子は少ない時間で移動することができ、トランジスタの動作速度が向上する。
(品種決定処理の手順)
つぎに、この発明の実施の形態にかかるLSI設計支援装置において実行される品種決定処理について説明する。図12は、この発明の実施の形態にかかるLSI設計支援装置において実行される品種決定処理手順を示すフローチャートである。
つぎに、この発明の実施の形態にかかるLSI設計支援装置において実行されるLSI設計支援処理について説明する。図13は、この発明の実施の形態にかかるLSI設計支援装置において実行されるLSI設計支援処理手順を示すフローチャートである。
前記測定工程によって測定されたトランジスタ速度に基づいて、LSIの品種の中から、前記ストラクチャードASICの品種を決定する決定工程と、
を含んだことを特徴とするLSI品種決定方法。
前記決定工程は、
前記算出工程の算出結果に基づいて、前記LSIの品種の中から、前記ストラクチャードASICの品種を決定することを特徴とする付記1に記載のLSI品種決定方法。
前記測定工程によって測定されたリーク電流に基づいて、LSIの品種の中から、前記ストラクチャードASICの品種を決定する決定工程と、
を含んだことを特徴とするLSI品種決定方法。
前記測定工程によって測定されたトランジスタ速度に基づいて、LSIの性能を示す複数段階のグレードの中から、前記ストラクチャードASICのグレードを前記中間製造物ごとに特定する特定工程と、
前記特定工程によって特定されたグレードに基づいて、前記ストラクチャードASICに関する設計データを用いた設計作業の継続可否を判断する判断工程と、
を含んだことを特徴とするLSI設計支援方法。
前記測定工程によって測定されたリーク電流に基づいて、LSIの性能を示す複数段階のグレードの中から、前記ストラクチャードASICのグレードを前記中間製造物ごとに特定する特定工程と、
前記特定工程によって特定されたグレードに基づいて、前記ストラクチャードASICに関する設計データを用いた設計作業の継続可否を判断する判断工程と、
を含んだことを特徴とするLSI設計支援方法。
前記入力工程によって入力されたトランジスタ速度に基づいて、LSIの品種の中から、前記製造対象となるストラクチャードASICの品種を決定させる決定工程と、
をコンピュータに実行させることを特徴とするLSI品種決定プログラム。
前記決定工程は、
前記算出工程の算出結果に基づいて、前記LSIの品種の中から、前記ストラクチャードASICの品種を決定させることを特徴とする付記10に記載のLSI品種決定プログラム。
前記入力工程によって入力されたトランジスタ速度に基づいて、LSIの性能を示す複数段階のグレードの中から、前記ストラクチャードASICのグレードを前記中間製造物ごとに特定させる特定工程と、
前記特定工程によって特定されたグレードに基づいて、前記ストラクチャードASICに関する設計データを用いた設計作業の継続可否を判断させる判断工程と、
をコンピュータに実行させることを特徴とするLSI設計支援プログラム。
前記入力工程によって入力されたリーク電流に基づいて、LSIの品種の中から、前記ストラクチャードASICの品種を決定させる決定工程と、
をコンピュータに実行させることを特徴とするLSI品種決定プログラム。
前記入力工程によって入力されたリーク電流に基づいて、LSIの性能を示す複数段階のグレードの中から、前記ストラクチャードASICのグレードを前記中間製造物ごとに特定させる特定工程と、
前記特定工程によって特定されたグレードに基づいて、前記ストラクチャードASICに関する設計データを用いた設計作業の継続可否を判断させる判断工程と、
をコンピュータに実行させることを特徴とするLSI設計支援プログラム。
前記入力手段によって入力されたトランジスタ速度に基づいて、LSIの品種の中から、前記製造対象となるストラクチャードASICの品種を決定する決定手段と、
を備えることを特徴とするLSI品種決定装置。
前記決定手段は、
前記算出手段の算出結果に基づいて、前記LSIの品種の中から、前記ストラクチャードASICの品種を決定することを特徴とする付記20に記載のLSI品種決定装置。
前記入力手段によって入力されたトランジスタ速度に基づいて、LSIの性能を示す複数段階のグレードの中から、前記ストラクチャードASICのグレードを前記中間製造物ごとに特定する特定手段と、
前記特定手段によって特定されたグレードに基づいて、前記ストラクチャードASICに関する設計データを用いた設計作業の継続可否を判断する判断手段と、
を備えることを特徴とする特徴とするLSI設計支援装置。
前記入力手段によって入力されたリーク電流に基づいて、LSIの品種の中から、前記ストラクチャードASICの品種を決定する決定手段と、
を備えることを特徴とするLSI品種決定装置。
前記入力手段によって入力されたリーク電流に基づいて、LSIの性能を示す複数段階のグレードの中から、前記ストラクチャードASICのグレードを前記中間製造物ごとに特定する特定手段と、
前記特定手段によって特定されたグレードに基づいて、前記ストラクチャードASICに関する設計データを用いた設計作業の継続可否を判断する判断手段と、
を備えることを特徴とするLSI設計支援装置。
502、605 決定部
503、603 算出部
602 特定部
604 判断部
Claims (6)
- ストラクチャードASICの製造過程において少なくともトランジスタ層が形成された中間製造物の前記トランジスタ層におけるトランジスタが稼働している場合の前記中間製造物を流れる電流の値を測定する測定工程と、
回路内のトランジスタが稼働している場合に前記回路に流れる電流の値と、前記トランジスタのトランジスタ速度とを対応付けて記憶する記憶部を参照して、前記測定工程によって測定された前記中間製造物を流れる電流の値に対応するトランジスタ速度を特定する特定工程と、
前記特定工程によって特定されたトランジスタ速度に関連付けられた、チップ製造時における条件に応じて生じる前記トランジスタ速度のばらつきを表すトランジスタ速度分布の平均および標準偏差に基づいて、推定されるトランジスタ速度範囲のうち最も遅いトランジスタ速度を表す最大遅延推定値を算出する算出工程と、
前記算出工程の算出結果に基づいて、LSIの品種の中から、前記ストラクチャードASICの品種を決定する決定工程と、
を含んだことを特徴とするLSI品種決定方法。 - ストラクチャードASICの製造過程において少なくともトランジスタ層が形成された中間製造物の前記トランジスタ層におけるトランジスタのゲート長を測定する測定工程と、
トランジスタのゲート長と前記トランジスタのトランジスタ速度とを対応付けて記憶する記憶部を参照して、前記測定工程によって測定された前記トランジスタ層におけるトランジスタのゲート長に対応するトランジスタ速度を特定する特定工程と、
前記特定工程によって特定されたトランジスタ速度に関連付けられた、チップ製造時における条件に応じて生じる前記トランジスタ速度のばらつきを表すトランジスタ速度分布の平均および標準偏差に基づいて、推定されるトランジスタ速度範囲のうち最も遅いトランジスタ速度を表す最大遅延推定値を算出する算出工程と、
前記算出工程の算出結果に基づいて、LSIの品種の中から、前記ストラクチャードASICの品種を決定する決定工程と、
を含んだことを特徴とするLSI品種決定方法。 - ストラクチャードASICの製造過程において少なくともトランジスタ層が形成された中間製造物の前記トランジスタ層におけるトランジスタが稼働している場合の前記中間製造物を流れる電流の値の入力を受け付ける入力工程と、
回路内のトランジスタが稼働している場合に前記回路に流れる電流の値と、前記トランジスタのトランジスタ速度とを対応付けて記憶する記憶部を参照して、前記入力工程によって入力された前記中間製造物を流れる電流の値に対応するトランジスタ速度を特定する特定工程と、
前記特定工程によって特定されたトランジスタ速度に関連付けられた、チップ製造時における条件に応じて生じる前記トランジスタ速度のばらつきを表すトランジスタ速度分布の平均および標準偏差に基づいて、推定されるトランジスタ速度範囲のうち最も遅いトランジスタ速度を表す最大遅延推定値を算出し、算出した算出結果に基づいて、LSIの品種の中から、前記ストラクチャードASICの品種を決定する決定工程と、
をコンピュータに実行させることを特徴とするLSI品種決定プログラム。 - ストラクチャードASICの製造過程において少なくともトランジスタ層が形成された中間製造物の前記トランジスタ層におけるトランジスタのゲート長の入力を受け付ける入力工程と、
トランジスタのゲート長と前記トランジスタのトランジスタ速度とを対応付けて記憶する記憶部を参照して、前記入力工程によって入力された前記トランジスタ層におけるトランジスタのゲート長に対応するトランジスタ速度を特定する特定工程と、
前記特定工程によって特定されたトランジスタ速度に関連付けられた、チップ製造時における条件に応じて生じる前記トランジスタ速度のばらつきを表すトランジスタ速度分布の平均および標準偏差に基づいて、推定されるトランジスタ速度範囲のうち最も遅いトランジスタ速度を表す最大遅延推定値を算出し、算出した算出結果に基づいて、LSIの品種の中から、前記ストラクチャードASICの品種を決定する決定工程と、
をコンピュータに実行させることを特徴とするLSI品種決定プログラム。 - ストラクチャードASICの製造過程において少なくともトランジスタ層が形成された中間製造物の前記トランジスタ層におけるトランジスタが稼働している場合の前記中間製造物を流れる電流の値の入力を受け付ける入力手段と、
回路内のトランジスタが稼働している場合に前記回路に流れる電流の値と、前記トランジスタのトランジスタ速度とを対応付けて記憶する記憶部を参照して、前記入力手段によって入力された前記中間製造物を流れる電流の値に対応するトランジスタ速度を特定する特定手段と、
前記特定手段によって特定されたトランジスタ速度に関連付けられた、チップ製造時における条件に応じて生じる前記トランジスタ速度のばらつきを表すトランジスタ速度分布の平均および標準偏差に基づいて、推定されるトランジスタ速度範囲のうち最も遅いトランジスタ速度を表す最大遅延推定値を算出し、算出した算出結果に基づいて、LSIの品種の中から、前記ストラクチャードASICの品種を決定する決定手段と、
を備えることを特徴とするLSI品種決定装置。 - ストラクチャードASICの製造過程において少なくともトランジスタ層が形成された中間製造物の前記トランジスタ層におけるトランジスタのゲート長の入力を受け付ける入力手段と、
トランジスタのゲート長と前記トランジスタのトランジスタ速度とを対応付けて記憶する記憶部を参照して、前記入力手段によって入力された前記トランジスタ層におけるトランジスタのゲート長に対応するトランジスタ速度を特定する特定手段と、
前記特定手段によって特定されたトランジスタ速度に関連付けられた、チップ製造時における条件に応じて生じる前記トランジスタ速度のばらつきを表すトランジスタ速度分布の平均および標準偏差に基づいて、推定されるトランジスタ速度範囲のうち最も遅いトランジスタ速度を表す最大遅延推定値を算出し、算出した算出結果に基づいて、LSIの品種の中から、前記ストラクチャードASICの品種を決定する決定手段と、
を備えることを特徴とするLSI品種決定装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006229266A JP5395321B2 (ja) | 2006-08-25 | 2006-08-25 | Lsi品種決定方法、lsi品種決定プログラムおよびlsi品種決定装置 |
US11/655,188 US7631280B2 (en) | 2006-08-25 | 2007-01-19 | Method and apparatus for determining LSI type, method and apparatus for supporting LSI design, and computer product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006229266A JP5395321B2 (ja) | 2006-08-25 | 2006-08-25 | Lsi品種決定方法、lsi品種決定プログラムおよびlsi品種決定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008053533A JP2008053533A (ja) | 2008-03-06 |
JP5395321B2 true JP5395321B2 (ja) | 2014-01-22 |
Family
ID=39198089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006229266A Expired - Fee Related JP5395321B2 (ja) | 2006-08-25 | 2006-08-25 | Lsi品種決定方法、lsi品種決定プログラムおよびlsi品種決定装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7631280B2 (ja) |
JP (1) | JP5395321B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010204940A (ja) * | 2009-03-03 | 2010-09-16 | Fujitsu Ltd | リンクアップ状態形成方法、情報処理装置およびリンクアップ状態形成プログラム |
JP2012243151A (ja) * | 2011-05-20 | 2012-12-10 | Toshiba Corp | 半導体集積回路のチップサイズ見積もり装置、及び半導体集積回路のチップサイズ見積もり方法 |
JP6021726B2 (ja) * | 2013-04-19 | 2016-11-09 | 三菱電機株式会社 | ウエハ選定システムおよび半導体製品の製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5455778A (en) | 1987-05-29 | 1995-10-03 | Ide; Russell D. | Bearing design analysis apparatus and method |
US5740070A (en) * | 1991-06-11 | 1998-04-14 | Mega Chips Corporation | Apparatus for automatically generating logic circuit |
JP3198160B2 (ja) | 1992-07-07 | 2001-08-13 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
US5751582A (en) * | 1995-09-25 | 1998-05-12 | Texas Instruments Incorporated | Controlling process modules using site models and monitor wafer control |
JP3050112B2 (ja) * | 1995-12-14 | 2000-06-12 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH113918A (ja) | 1997-06-11 | 1999-01-06 | Seiko Epson Corp | 半導体チップ選別システム |
US7032190B2 (en) * | 2003-12-01 | 2006-04-18 | Lsi Logic Corporation | Integrated circuits, and design and manufacture thereof |
EP1836626A2 (en) * | 2004-12-10 | 2007-09-26 | Anova Solutions, Inc. | Stochastic analysis process optimization for integrated circuit design and manufacture |
US7484197B2 (en) * | 2006-04-14 | 2009-01-27 | International Business Machines Corporation | Minimum layout perturbation-based artwork legalization with grid constraints for hierarchical designs |
US20070256044A1 (en) * | 2006-04-26 | 2007-11-01 | Gary Coryer | System and method to power route hierarchical designs that employ macro reuse |
US7703059B2 (en) * | 2006-05-22 | 2010-04-20 | Lsi Corporation | Method and apparatus for automatic creation and placement of a floor-plan region |
-
2006
- 2006-08-25 JP JP2006229266A patent/JP5395321B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-19 US US11/655,188 patent/US7631280B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20080052645A1 (en) | 2008-02-28 |
US7631280B2 (en) | 2009-12-08 |
JP2008053533A (ja) | 2008-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8448104B1 (en) | Method and an apparatus to perform statistical static timing analysis | |
JP5262065B2 (ja) | レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計装置、およびレイアウト設計方法 | |
US8127258B2 (en) | Data processing device design tool and methods | |
US20060220751A1 (en) | Clock jitter calculation device, clock jitter calculation method, and clock jitter calculation program | |
US20050172250A1 (en) | System and method for providing distributed static timing analysis with merged results | |
JP5395321B2 (ja) | Lsi品種決定方法、lsi品種決定プログラムおよびlsi品種決定装置 | |
JP5587873B2 (ja) | ダミー・フィルの形成方法 | |
JP5731032B2 (ja) | 定電力密度スケーリングの方法 | |
JP2007140764A (ja) | 検証支援装置、検証支援方法、検証支援プログラムおよび記録媒体 | |
US20030054577A1 (en) | Method for evaluating property of integrated circuit and method for designing the same | |
US7178116B2 (en) | Method and device for designing semiconductor integrated circuit and logic design program | |
Kuo et al. | Minimum operating voltage prediction in production test using accumulative learning | |
JP5167740B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP4985323B2 (ja) | レイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法 | |
JP4649356B2 (ja) | 消費電力算出プログラム、記録媒体、消費電力算出方法、および消費電力算出装置 | |
US8637387B2 (en) | Layout design method and semiconductor integrated circuit | |
US7716615B2 (en) | Redundant critical path circuits to meet performance requirement | |
US20050235244A1 (en) | Process and apparatus for characterizing intellectual property for integration into an IC platform environment | |
JP4924136B2 (ja) | ノイズ解析プログラム、該プログラムを記録した記録媒体、ノイズ解析装置およびノイズ解析方法 | |
US8423937B2 (en) | Support program, design support device, and design support method | |
JP2003031661A (ja) | 半導体集積回路の配線間隔決定装置、自動配置配線装置、自動配置配線装置のためのルール作成装置、半導体集積回路の配線間隔決定方法、自動配置配線方法および自動配置配線方法のためのルール作成方法。 | |
US20140188266A1 (en) | Multiple manufacturing line qualification | |
JP2763722B2 (ja) | 論理回路設計方法 | |
JP2008084997A (ja) | 半導体装置設計支援システム | |
JP2009169505A (ja) | セルライブラリ検証プログラム、該プログラムを記録した記録媒体、セルライブラリ検証装置、およびセルライブラリ検証方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120501 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120801 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120808 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |