JP5393703B2 - Tuner with IF filter with controllable attenuation stage and receiver with separate tuner - Google Patents

Tuner with IF filter with controllable attenuation stage and receiver with separate tuner Download PDF

Info

Publication number
JP5393703B2
JP5393703B2 JP2010544677A JP2010544677A JP5393703B2 JP 5393703 B2 JP5393703 B2 JP 5393703B2 JP 2010544677 A JP2010544677 A JP 2010544677A JP 2010544677 A JP2010544677 A JP 2010544677A JP 5393703 B2 JP5393703 B2 JP 5393703B2
Authority
JP
Japan
Prior art keywords
tuner
output
filter
input
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010544677A
Other languages
Japanese (ja)
Other versions
JP2011511543A (en
Inventor
スアン パン キム
メノン ビノッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2011511543A publication Critical patent/JP2011511543A/en
Application granted granted Critical
Publication of JP5393703B2 publication Critical patent/JP5393703B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50Tuning indicators; Automatic tuning control
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J3/00Continuous tuning
    • H03J3/02Details
    • H03J3/06Arrangements for obtaining constant bandwidth or gain throughout tuning range or ranges
    • H03J3/08Arrangements for obtaining constant bandwidth or gain throughout tuning range or ranges by varying a second parameter simultaneously with the tuning, e.g. coupling bandpass filter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)
  • Noise Elimination (AREA)
  • Circuits Of Receivers In General (AREA)

Description

本発明は、RF入力と、RF入力に結合されたミキサを含むダウンコンバータと、ミキサの出力端に結合されたIFフィルタと、IFフィルタの出力端に結合されたSAWフィルタと、利得制御IF増幅器とを備えるチューナに関する。本発明はまた、個別のチューナおよび復調器を備える受信機に関する。復調器は、特にアナログおよびデジタルテレビジョンチャンネルを復調するために設計される。   The present invention includes an RF input, a downconverter including a mixer coupled to the RF input, an IF filter coupled to the output of the mixer, a SAW filter coupled to the output of the IF filter, and a gain control IF amplifier And a tuner comprising The invention also relates to a receiver comprising a separate tuner and demodulator. The demodulator is specifically designed to demodulate analog and digital television channels.

現在のテレビジョン受信機に用いられるチューナ回路は通常、2つのVHF帯および1つのUHF帯を受信するように適合された入力段と、それぞれのアナログおよび/またはデジタルテレビジョンチャンネルをダウンコンバートするためのミキサを有するダウンコンバータとを備える。通常、PLL制御発振器を有する3帯域ミキサと、自動利得制御(AGC)IF増幅器とを備えた集積化されたICソリューションが用いられる。集積回路は、選択されたRFテレビジョンチャンネルを標準の中間周波数(IF)にダウンコンバートする。ダウンコンバートされた信号は、集積回路に結合された外部フィルタ、たとえばIFバンドパスフィルタおよびSAWフィルタによってフィルタリングされる。フィルタリングされた信号は、対応するテレビジョン標準規格に従ってIF信号を復調するための後続する復調器に適当な信号を供給するために、AGC増幅器によって増幅される。   Tuner circuits used in current television receivers are typically used to downconvert input stages adapted to receive two VHF bands and one UHF band and respective analog and / or digital television channels. And a down converter having a mixer. Typically, an integrated IC solution with a three band mixer with a PLL controlled oscillator and an automatic gain control (AGC) IF amplifier is used. The integrated circuit downconverts the selected RF television channel to a standard intermediate frequency (IF). The downconverted signal is filtered by an external filter coupled to the integrated circuit, such as an IF bandpass filter and a SAW filter. The filtered signal is amplified by an AGC amplifier to provide a suitable signal to a subsequent demodulator for demodulating the IF signal according to the corresponding television standard.

この種の集積化チューナ回路としては、たとえばIntel Corporation社によって製造されるIC CE5060がある。このICの基本ブロック図は図1に示され、これはCE5060のデータシートに示されており、非特許文献1としてインターネットを通じて入手可能である。CE5060は、マルチバンドアナログ/デジタル地上波チューナおよび/またはケーブルチューナ用の高度の集積回路であり、テレビジョンチューナを組み立てるのにわずかな外部回路しか必要としない。   An example of this type of integrated tuner circuit is IC CE5060 manufactured by Intel Corporation. A basic block diagram of this IC is shown in FIG. 1, which is shown in the data sheet of CE5060, and is available as non-patent document 1 through the Internet. The CE 5060 is a highly integrated circuit for multi-band analog / digital terrestrial tuners and / or cable tuners that requires very little external circuitry to assemble a television tuner.

図1に示されるブロック図では、チューナはRF入力1を備え、これは所望のテレビジョンチャンネルの最初の選択のための低雑音増幅器および同調可能なトラッキングフィルタ2に結合される。低雑音増幅器およびトラッキングフィルタ2の出力信号は、CE5060の第1の増幅器段3に結合され、これにはミキサ4が後続する。ミキサ4は、所望のテレビジョンチャンネルをダウンコンバートするためのPLL制御発振器部分5を含む周波数シンセサイザによって制御される。ダウンコンバートされた信号は次いで第2の増幅器段6に渡され、これには隣接チャンネルの除去およびインピーダンス変換をもたらすためのIFフィルタ7が後続する。IFフィルタ7の出力信号は次いで、後続するアナログSAWフィルタ9およびデジタルSAWフィルタ10のためにさらなる増幅をもたらすためのSAWフィルタ駆動増幅器8へ進む。IFフィルタ7は、たとえばコンデンサとインダクタを含むが増幅する半導体素子は含まない受動バンドパスフィルタである。   In the block diagram shown in FIG. 1, the tuner comprises an RF input 1, which is coupled to a low noise amplifier and a tunable tracking filter 2 for the initial selection of the desired television channel. The output signal of the low noise amplifier and tracking filter 2 is coupled to the first amplifier stage 3 of the CE 5060, followed by the mixer 4. The mixer 4 is controlled by a frequency synthesizer that includes a PLL controlled oscillator portion 5 for downconverting the desired television channel. The downconverted signal is then passed to a second amplifier stage 6, which is followed by an IF filter 7 to provide adjacent channel rejection and impedance transformation. The output signal of IF filter 7 then proceeds to SAW filter drive amplifier 8 to provide further amplification for subsequent analog SAW filter 9 and digital SAW filter 10. The IF filter 7 is, for example, a passive bandpass filter that includes a capacitor and an inductor but does not include a semiconductor element to be amplified.

アナログSAWフィルタ9の出力信号は、アナログテレビジョン信号の復調のためのアナログ復調器12に結合される。デジタルSAWフィルタ10の出力は、利得制御IF増幅器11に結合され、次いでデジタルテレビジョン信号の復調のためのデジタル復調器13に結合される。増幅器11は、制御信号15を通じてデジタル復調器13によって利得制御される。復調器12、13、およびチューナ回路IC1は、I2Cバス16を通じて制御される。   The output signal of the analog SAW filter 9 is coupled to an analog demodulator 12 for demodulating the analog television signal. The output of the digital SAW filter 10 is coupled to a gain control IF amplifier 11 and then to a digital demodulator 13 for demodulation of the digital television signal. The amplifier 11 is gain-controlled by a digital demodulator 13 through a control signal 15. The demodulator 12, 13 and the tuner circuit IC1 are controlled through the I2C bus 16.

一方では新しいデジタル復調器が市場に出ており、これはアナログNTSC復調器も組み込んでおり、たとえばMICRONAS社からの単一チップマルチスタンダード復調器DRX 394yJ、およびAuvitek International社からのAU8501がある。これらの復調器は、DTVおよびアナログNTSC受信用の単一チューナを用いた用途向けに設計され、デジタルおよびアナログIF信号の両方に対して単一の差動IF入力を用いる。   On the one hand, a new digital demodulator is on the market, which also incorporates an analog NTSC demodulator, such as the single chip multi-standard demodulator DRX 394yJ from MICRONAS and AU8501 from Aubitek International. These demodulators are designed for use with a single tuner for DTV and analog NTSC reception and use a single differential IF input for both digital and analog IF signals.

文書番号D55748−001、2006年2月Document number D55748-001, February 2006

本発明のチューナは、高周波信号を受信するためのRF入力と、高周波信号をダウンコンバートするためのミキサを含むダウンコンバータと、ミキサの出力端に結合されたIFフィルタと、IFフィルタの出力端に結合されたSAWフィルタと、後続する復調器のために増幅されたIF信号を供給するようにSAWフィルタの出力端に結合された利得制御IF増幅器とを備える。IFフィルタは、特にチューナのノイズ性能を改善するために使用可能な、制御可能な減衰段を含む。   The tuner of the present invention includes an RF input for receiving a high frequency signal, a down converter including a mixer for down converting the high frequency signal, an IF filter coupled to the output end of the mixer, and an output end of the IF filter. A combined SAW filter and a gain control IF amplifier coupled to the output of the SAW filter to provide an amplified IF signal for a subsequent demodulator. The IF filter includes a controllable attenuation stage that can be used specifically to improve the noise performance of the tuner.

好ましい実施形態ではチューナは、アナログおよびデジタルテレビジョン信号の受信用に設計され、制御可能な減衰段は、アナログテレビジョン信号の受信の場合に、アナログテレビジョン信号の信号対雑音比を改善するために減衰をもたらす。減衰段は、たとえば1つまたは複数の減衰要素を使用したスイッチング段を備える。調査によれば一部の場合に、たとえばNTSCアナログテレビジョン信号を受信するときに、利得制御IF増幅器はかなりのノイズ寄与を生じることが示された。   In a preferred embodiment, the tuner is designed for receiving analog and digital television signals, and the controllable attenuation stage improves the signal-to-noise ratio of the analog television signal in the case of analog television signal reception. Causes attenuation. The attenuation stage comprises a switching stage using, for example, one or more attenuation elements. Research has shown that in some cases, for example when receiving NTSC analog television signals, gain-controlled IF amplifiers produce significant noise contributions.

テレビジョンチューナの利得制御IF増幅器は通常、デジタルテレビジョン信号の受信に必要な十分な感度を得るための高利得増幅器である。しかし現在のテレビジョン受信機の集積化チューナ回路で用いられるIF増幅器は、低利得領域で動作するときに増加された雑音指数を示す。制御可能な減衰段を設けることにより、ノイズ性能、そしてまたチューナ回路の相互変調を改善することができる。有利には制御可能な減衰段は、IFフィルタ内に実装することができる。   The gain control IF amplifier of a television tuner is usually a high gain amplifier for obtaining sufficient sensitivity necessary for receiving a digital television signal. However, IF amplifiers used in current television receiver integrated tuner circuits exhibit an increased noise figure when operating in the low gain region. By providing a controllable attenuation stage, the noise performance and also the intermodulation of the tuner circuit can be improved. Advantageously, a controllable attenuation stage can be implemented in the IF filter.

具体的にはIFフィルタは、差動の入力および出力を備え、減衰要素は、IFフィルタのそれぞれの入力端子と出力端子の間に直列に配置される。さらに第3の減衰要素を含むことができ、これはIFフィルタの同調のためにコンデンサと直列に結合される。有利には減衰要素のためのバイアス電流は、デジタル制御集積化チューナ回路のハイ/ロースイッチング出力によって供給することができる。さらに、第1および第2の減衰要素のそれぞれに並列に結合された同調コンデンサを、減衰段の同調のために含むことができる。減衰要素のために、たとえばスイッチングダイオードまたはバラクタダイオード、トランジスタまたはFETを用いることができる。   Specifically, the IF filter has differential inputs and outputs, and the attenuation element is arranged in series between each input terminal and output terminal of the IF filter. A third attenuating element can further be included, which is coupled in series with the capacitor for IF filter tuning. Advantageously, the bias current for the attenuating element can be provided by the high / low switching output of the digitally controlled integrated tuner circuit. In addition, a tuning capacitor coupled in parallel to each of the first and second attenuation elements can be included for tuning of the attenuation stage. For example, a switching diode or varactor diode, transistor or FET can be used for the attenuating element.

本発明の他の態様では、チューナは受信機、特にテレビジョン受信機内に含むことができ、この受信機はチューナのIF出力に単一の入力端で結合された復調器を備える。この種のテレビジョン受信機は、たとえばテレビジョンセット、セットトップボックス、PC TVカード、またはデータ受信装置内に適用することができる。   In another aspect of the invention, the tuner can be included in a receiver, in particular a television receiver, which comprises a demodulator coupled at a single input to the tuner's IF output. This type of television receiver can be applied, for example, in a television set, set-top box, PC TV card, or data receiver.

次に本発明の好ましい実施形態について、概略図を参照して以下に例示としてより詳しく説明する。
従来技術による高度に集積化されたチューナ回路を使用したテレビジョン受信機の基本ブロック図である。 本発明によるIFフィルタを有するチューナを備えるテレビジョン受信機を示す図である。 図2に示されるIFフィルタの好ましい実施形態を示す図である。 集積化チューナ回路を用いた応用例における図3に示されるIFフィルタの図である。
Preferred embodiments of the invention will now be described in more detail by way of example with reference to the schematic drawings.
1 is a basic block diagram of a television receiver using a highly integrated tuner circuit according to the prior art. FIG. 1 is a diagram showing a television receiver including a tuner having an IF filter according to the present invention. FIG. FIG. 3 is a diagram showing a preferred embodiment of the IF filter shown in FIG. 2. FIG. 4 is a diagram of the IF filter shown in FIG. 3 in an application example using an integrated tuner circuit.

図2は、本発明によるチューナ20と、テレビジョン信号を復調するための復調器23とを備えるテレビジョン受信機を示す。チューナ20は、高周波信号を受け取るため、特にアナログおよびデジタルテレビジョン信号を受け取るためのRF入力1を備える。RF入力1には集積化チューナ回路IC1、この実施形態ではアナログおよびデジタルテレビジョン信号用の高度に集積化されたデジタル制御チューナ回路たとえば前述のIC CE5060が結合される。集積化チューナ回路IC1は、UHFおよびVHF信号のための入力を備え、これらは図1に関して述べたように、低雑音増幅器およびトラッキングフィルタ2によってRF入力1に結合される。   FIG. 2 shows a television receiver comprising a tuner 20 according to the invention and a demodulator 23 for demodulating a television signal. The tuner 20 comprises an RF input 1 for receiving high frequency signals, in particular for receiving analog and digital television signals. Coupled to the RF input 1 is an integrated tuner circuit IC1, in this embodiment a highly integrated digital control tuner circuit for analog and digital television signals, such as the aforementioned IC CE5060. The integrated tuner circuit IC1 comprises inputs for UHF and VHF signals, which are coupled to the RF input 1 by a low noise amplifier and tracking filter 2 as described with respect to FIG.

集積化チューナ回路IC1には、入力端と出力端によって外部IFフィルタ21が結合され、これは外部SAWフィルタ22の前に配置され、SAWフィルタ22も入力端と出力端によってIC1に結合される。SAWフィルタ22は、この実施形態ではダウンコンバートされたアナログテレビジョン信号をフィルタリングするため、およびダウンコンバートされたデジタルテレビジョン信号をフィルタリングするためのチャンネルフィルタとして用いられる。SAWフィルタ22の出力端は、IC1の内部の利得制御IF増幅器11の入力端に結合され、IF増幅器11は出力端にてIC1のIF差動出力14を通じて後続する復調器23に結合される。IF増幅器11は、図1に関して述べたように復調器23によって供給される制御信号15によって制御される。集積化チューナ回路IC1はさらに、図1に関連して述べたように、ミキサ、PLL制御発振器、および追加の増幅器段を備える。復調器23は、たとえば前述のようなAuvitec社の集積回路AU8501である。IFフィルタ21はまた、段間フィルタとして知られている。   An external IF filter 21 is coupled to the integrated tuner circuit IC1 through an input terminal and an output terminal, which is disposed in front of the external SAW filter 22, and the SAW filter 22 is also coupled to the IC1 through an input terminal and an output terminal. In this embodiment, the SAW filter 22 is used as a channel filter for filtering down-converted analog television signals and for filtering down-converted digital television signals. The output end of the SAW filter 22 is coupled to the input end of the gain control IF amplifier 11 inside the IC 1, and the IF amplifier 11 is coupled to the subsequent demodulator 23 through the IF differential output 14 of the IC 1 at the output end. The IF amplifier 11 is controlled by a control signal 15 supplied by a demodulator 23 as described with respect to FIG. The integrated tuner circuit IC1 further comprises a mixer, a PLL controlled oscillator, and an additional amplifier stage as described in connection with FIG. The demodulator 23 is, for example, the above-mentioned integrated circuit AU8501 manufactured by Aubitec. The IF filter 21 is also known as an interstage filter.

復調器23の最適化された動作を得るために、IFフィルタ21は、アナログテレビジョン信号の受信の場合に増加された減衰をもたらすための制御可能な減衰段、たとえばスイッチング段を含む。IFフィルタ21は、減衰要素として1つまたは複数のスイッチングダイオードまたはバラクタダイオードまたはトランジスタまたはFETを含むことができる。チューナ20と、復調器23とを備えたテレビジョン受信機は特に、たとえばアナログおよびデジタル地上波放送テレビジョン信号の受信をもたらすセットトップボックスおよびテレビジョンセットに適用可能である。   In order to obtain an optimized operation of the demodulator 23, the IF filter 21 includes a controllable attenuation stage, for example a switching stage, to provide increased attenuation in the case of reception of an analog television signal. The IF filter 21 can include one or more switching diodes or varactor diodes or transistors or FETs as attenuation elements. A television receiver comprising a tuner 20 and a demodulator 23 is particularly applicable to set top boxes and television sets that provide reception of analog and digital terrestrial broadcast television signals, for example.

制御可能な減衰段Dを備えるIFフィルタ21の好ましい実施形態の回路図は、図3に示される。IFフィルタ21は、差動入力ポートP1、差動出力ポートP2、コイルL1〜L4、およびコンデンサC2〜C6を備える。コンデンサC2は、端子30、32を接続する信号ライン34内に配置された結合コンデンサであり、コンデンサC3は、端子31、33を接続する信号ライン35内に配置された結合コンデンサである。コンデンサC4〜C6、およびコイルL1〜L4は、IFフィルタ21の周波数決定要素である。IFフィルタ21はバンドパスフィルタ、たとえば10MHzの帯域幅を有するチェビシェフフィルタであり、インピーダンス変換ならびに隣接チャンネルの除去をもたらす。   A circuit diagram of a preferred embodiment of the IF filter 21 with a controllable attenuation stage D is shown in FIG. The IF filter 21 includes a differential input port P1, a differential output port P2, coils L1 to L4, and capacitors C2 to C6. The capacitor C2 is a coupling capacitor disposed in the signal line 34 connecting the terminals 30 and 32, and the capacitor C3 is a coupling capacitor disposed in the signal line 35 connecting the terminals 31 and 33. The capacitors C4 to C6 and the coils L1 to L4 are frequency determining elements of the IF filter 21. The IF filter 21 is a bandpass filter, for example a Chebyshev filter with a bandwidth of 10 MHz, which provides impedance transformation as well as removal of adjacent channels.

この実施形態では制御可能な減衰段Dは、バラクタダイオードであるダイオードD1〜D3を備え、これらは出力ポートP3および抵抗器R2〜R4を通じてスイッチングDC電圧を印加することによりスイッチングダイオードとして用いられる。出力ポートP3はたとえば、集積化チューナ回路IC1のハイ/ロースイッチング出力である。ダイオードD1〜D3の容量を変化させることにより、減衰段Dの減衰値を制御することができる。別法として、また他の任意のスイッチングダイオード、たとえばPINダイオード、トランジスタまたはFETも、制御可能な減衰段Dのための減衰要素として用いることができる。   In this embodiment, the controllable attenuation stage D comprises diodes D1-D3, which are varactor diodes, which are used as switching diodes by applying a switching DC voltage through the output port P3 and resistors R2-R4. The output port P3 is, for example, a high / low switching output of the integrated tuner circuit IC1. The attenuation value of the attenuation stage D can be controlled by changing the capacitances of the diodes D1 to D3. Alternatively, any other switching diode, such as a PIN diode, transistor or FET can also be used as an attenuation element for the controllable attenuation stage D.

入力P1は、第1および第2の入力端子30、31を有する差動入力であり、出力P2は、第1および第2の出力端子32、33を有する差動出力である。第1のダイオードD1は、第1の入力端子30と第1の出力端子32の間に直列に配置され、第2のダイオードD2は、第2の入力端子31と第2の出力端子33の間に直列に配置される。減衰段Dの減衰特性を改善するために、ダイオードD1に対してはコンデンサ7が、ダイオードD2に対してはコンデンサC8が並列に配置される。コンデンサC5は、信号ライン34を信号ライン35と結合し、第3のダイオードD3は、信号ライン34と信号ライン35の間にコンデンサC5と直列にスイッチングダイオードとして配置される。   The input P1 is a differential input having first and second input terminals 30 and 31, and the output P2 is a differential output having first and second output terminals 32 and 33. The first diode D 1 is arranged in series between the first input terminal 30 and the first output terminal 32, and the second diode D 2 is between the second input terminal 31 and the second output terminal 33. Arranged in series. In order to improve the attenuation characteristic of the attenuation stage D, a capacitor 7 is arranged in parallel with the diode D1, and a capacitor C8 is arranged in parallel with the diode D2. Capacitor C5 couples signal line 34 to signal line 35, and third diode D3 is disposed between signal line 34 and signal line 35 as a switching diode in series with capacitor C5.

スイッチング出力P3は、2つのDC出力電圧を供給し、第1の出力電圧はアナログテレビジョン受信、特にNTSC受信のために用いられる最適化状態用であり、第2の出力電圧はデジタルテレビジョン受信のために用いられる通常状態用である。出力P3の出力電圧がローのときは減衰段Dは通常状態にあり、高い容量を生じるようにバラクタダイオードD1〜D3に順バイアスが供給され、このときは本質的に減衰回路網Dの減衰は無い。最適化状態では、逆バイアスがバラクタダイオードD1〜D3に供給され、このときはその容量は低く、たとえば1,2pFである。コンデンサC7およびC8は最適化状態では直列容量を増加させ、減衰段Dの改善された性能を得るためにダイオードD1、D2の減衰効果を低減する。コンデンサC7、C8は、通常状態ではダイオードD1、D2によってバイパスされる。ダイオードD3が順バイアスとなる通常状態では、D3は高い容量を有し、コンデンサC5のフィルタリング機能を可能にするための短絡として働く。   The switching output P3 provides two DC output voltages, the first output voltage is for the optimized state used for analog television reception, particularly NTSC reception, and the second output voltage is digital television reception. It is for the normal state used for. When the output voltage of the output P3 is low, the attenuation stage D is in a normal state, and forward bias is supplied to the varactor diodes D1 to D3 so as to generate a high capacitance, in which case the attenuation of the attenuation network D is essentially No. In the optimized state, a reverse bias is supplied to the varactor diodes D1-D3, at which time its capacitance is low, for example 1, 2 pF. Capacitors C7 and C8 increase the series capacitance in the optimized state and reduce the attenuation effect of diodes D1, D2 to obtain improved performance of attenuation stage D. Capacitors C7 and C8 are bypassed by diodes D1 and D2 in the normal state. In the normal state where diode D3 is forward biased, D3 has a high capacitance and acts as a short circuit to enable the filtering function of capacitor C5.

減衰段Dは、IFフィルタ21の周波数決定回路要素と共に、シミュレーションソフトウェアを用いることによって設計および最適化された。減衰段Dは、より良い映像信号対雑音比、およびより良いクロマ/音声相互変調を得るためにアナログNTSCテレビジョン信号に対して最適化された利得および応答条件をもたらすように最適化された。アナログテレビジョン信号を減衰することにより、IF増幅器11は高利得領域で動作し、このときは信号対雑音比はアナログテレビジョンに対して、より良好となる。たとえば8VSBテレビジョン標準規格に従うデジタルテレビジョン信号に対しては、減衰段の影響は無いかわずかとなって、チューナの低い入力感度たとえば−83dBmを達成する。   Attenuation stage D was designed and optimized by using simulation software along with the frequency determining circuitry of IF filter 21. Attenuation stage D was optimized to provide optimized gain and response conditions for analog NTSC television signals to obtain a better video signal-to-noise ratio and better chroma / audio intermodulation. By attenuating the analog television signal, the IF amplifier 11 operates in the high gain region, where the signal to noise ratio is better for analog television. For example, for digital television signals according to the 8VSB television standard, the attenuation stage has little or no effect and achieves a low tuner input sensitivity, for example -83 dBm.

集積化チューナ回路CE5060を有するIFフィルタ21の応用例は、図4に示される。IFフィルタ21の差動入力P1は、IC1のCNOP/CNOPB差動IF出力に接続され、IFフィルタ21の出力P2は、IC1のSIP/SIPB差動入力に接続される。スイッチング段Dの制御可能な減衰は、IC1の汎用GPP1スイッチングポートP3を通じてもたらされ、これは2つの出力電圧、HIGH=+5VおよびLow=0Vを供給し、スイッチングダイオードD1〜D3に対して、出力ポートP3がハイのときは逆バイアスをもたらし、出力ポートP3がローのときは順バイアスをもたらす。コンデンサC7、C8を用いてダイオードD1、D2の減衰は出力ポートP3に関して最適化され、出力ポートP3は、ダイオードD1、D2の容量値を調整するために2つの出力電圧のみを供給する。スイッチング出力P3の電圧は、抵抗器R2、R3、およびR4を通じてスイッチングダイオードD1〜D3のそれぞれのカソードに印加される。ダイオードD3を用いてIFフィルタ21のフィルタ性能はさらに、IFフィルタ21の通過帯域をシフトすることによってNTSC受信に対して調整することができる。   An application example of the IF filter 21 having the integrated tuner circuit CE5060 is shown in FIG. The differential input P1 of the IF filter 21 is connected to the CNOP / CNOPB differential IF output of the IC1, and the output P2 of the IF filter 21 is connected to the SIP / SIPB differential input of the IC1. Controllable attenuation of switching stage D is provided through the general purpose GPP1 switching port P3 of IC1, which provides two output voltages, HIGH = + 5V and Low = 0V, for the switching diodes D1-D3. A reverse bias is provided when port P3 is high, and a forward bias is provided when output port P3 is low. The attenuation of the diodes D1, D2 is optimized with respect to the output port P3 using the capacitors C7, C8, and the output port P3 supplies only two output voltages to adjust the capacitance values of the diodes D1, D2. The voltage of the switching output P3 is applied to the cathodes of the switching diodes D1 to D3 through resistors R2, R3, and R4. Using the diode D3, the filter performance of the IF filter 21 can be further adjusted for NTSC reception by shifting the pass band of the IF filter 21.

図4に示されるIFフィルタ21を用いて映像信号対雑音比は、NTSCテレビジョン信号に対して約3,0dB改善して50dBの値とすることができ、これは良好な画像性能をもたらす。この場合は、70dBμVのRF入力レベルが印加された。制御可能な減衰段Dは、8VSBデジタルテレビジョン信号を受信するときには、チューナの性能を損なわない。したがって高品質NTSC性能を有する、NTSCおよびデジタル8VSB IF出力共通パスを用い、それによりアナログおよびデジタルテレビジョン信号用に単一の入力を有する復調器23の使用を可能にするチューナを実現することが可能である。したがってチューナのNTSC部分全体を省略することができ、それにより約1,30米国ドルのコスト低減をもたらす。アナログ映像の欠点のためにNTSC信号に対しては50dB以上の信号対雑音比が好ましく、一方、デジタルテレビジョンの場合は完全な画像品質のためには既に15dBの信号対雑音比で十分である。   Using the IF filter 21 shown in FIG. 4, the video signal-to-noise ratio can be improved to about 30 dB over NTSC television signals to a value of 50 dB, which results in good image performance. In this case, an RF input level of 70 dBμV was applied. The controllable attenuation stage D does not impair the performance of the tuner when receiving 8VSB digital television signals. Therefore, it is possible to implement a tuner that uses NTSC and digital 8VSB IF output common paths with high quality NTSC performance, thereby allowing the use of a demodulator 23 with a single input for analog and digital television signals. Is possible. Thus, the entire NTSC portion of the tuner can be omitted, thereby resulting in a cost reduction of about 1,30 US dollars. A signal-to-noise ratio of 50 dB or more is preferred for NTSC signals due to the disadvantages of analog video, whereas for digital television, a signal-to-noise ratio of 15 dB is already sufficient for perfect image quality. .

当業者により、本発明の趣旨および範囲から逸脱せずに本発明の他の実施形態を作成することも可能である。本発明による制御可能な減衰段を有するIFフィルタは、テレビジョンチャンネルの受信用に設計された他の任意のチューナにも適用することができ、好ましい実施形態に関連して述べた応用例に限定されない。携帯電話および無線データ伝送用のチューナの用途も可能である。したがって本発明を、本明細書に以下に添付する特許請求の範囲に記載する。   Other embodiments of the invention can be made by those skilled in the art without departing from the spirit and scope of the invention. The IF filter with a controllable attenuation stage according to the invention can also be applied to any other tuner designed for reception of television channels and is limited to the applications described in connection with the preferred embodiment. Not. Tuners for mobile phones and wireless data transmission are also possible. Accordingly, the invention is set forth in the following claims appended hereto.

Claims (12)

アナログおよびデジタルテレビジョン信号の受信用に設計されたチューナであって、
高周波信号を受信するためのRF入力と
前記高周波信号をダウンコンバートするための、前記RF入力に結合されたミキサを含むダウンコンバータと
入力が前記ミキサの出力に結合されたIFフィルタと
入力が前記IFフィルタの出力に結合されたSAWフィルタと
入力が前記SAWフィルタの出力に結合された利得制御IF増幅器と、
出力ポートを備えた集積化チューナ回路と、
を備え、
前記IFフィルタは、制御可能な減衰段をみ、前記出力ポートは、前記制御可能な減衰段に2つのDC出力電圧を提供し、第1のDC出力電圧は、前記アナログテレビジョン信号の信号対雑音比を改善するためのアナログテレビジョン受信用に使用され、第2のDC出力電圧は、デジタルテレビジョン受信用に使用される、前記チューナ。
A tuner designed for receiving analog and digital television signals,
A RF input for receiving a high frequency signal,
A down converter containing the high-frequency signal for down-converting, Miki support coupled to the RF input,
And IF filter having an input coupled to the output of the mixer support,
A SAW filter having an input coupled to the output of the IF filter,
A gain control IF amplifier unit having an input coupled to the output of the SAW filter,
An integrated tuner circuit with an output port;
With
The IF filter is seen containing a controllable attenuation stage, said output port, provides two DC output voltage to the controllable damping stage, the first DC output voltage of the analog television signal is used for analog television receiver for improving the signal-to-noise ratio, a second DC output voltage is used for digital television receiver, the Tuner.
前記制御可能な減衰段は、制御可能な減衰を提供するための減衰要素としてスイッチング段を備える請求項1に記載のチューナ。 It said controllable attenuation stage comprises a switching stage as a damping element for providing a controllable damping, tuner according to claim 1. 前記IFフィルタは、前記チューナの雑音性能を改善するための減衰要素としてスイッチングダイオード、バラクタダイオード、トランジスタまたはFETを備えるバンドパスフィルタである請求項1または2に記載のチューナ。 The IF filter is switching diodes, varactor diodes as a damping element for improving the noise performance of the tuner, a band-pass filter comprises a transistor or FET, the tuner according to claim 1 or 2. 前記IFフィルタは、第1の入力端子および第2の入力端子を有する差動入力と、第1の出力端子および第2の出力端子を有する差動出力とを含み、第1の減衰要素が前記第1の入力端子と前記第1の出力端子とを接続する第1の信号ライン内に直列に結合され、第2の減衰要素が前記第2の入力端子と前記第2の出力端子とを接続する第2の信号ライン内に直列に結合される請求項2または3に記載のチューナ。 The IF filter has a differential input having a second input terminals and our first input terminals, and a differential output having a second output terminal and our first output terminal wherein, coupled in series within the first signal line to the first damping element is connected with said first of said input end child first output terminal, a second damping element is the first It is coupled in series in a second signal line that connects the two input pin a second output terminal, a tuner according to claim 2 or 3. 第1のコンデンサが前記第1の減衰要素に並列に配置され、第2のコンデンサが前記第2の減衰要素に並列に配置される請求項4に記載のチューナ。 First capacitor is arranged in parallel with the first damping element, the second capacitor is arranged in parallel with the second damping element, the tuner according to claim 4. 前記IFフィルタは、第3のコンデンサと直列に結合され、前記IFフィルタの前記2つの信号ラインを接続する直列回路を提供する第3の減衰要素を含む請求項4または5に記載のチューナ。 The IF filter is coupled to the third capacitor in series with, a third damping element to provide a serial circuits for connecting the two signals line of the IF filter, according to claim 4 or 5. The tuner according to 5. 記制御可能な減衰段は、アナログテレビジョン信号の受信の場合に、減衰を提供する、請求項1または2に記載のチューナ。 Before SL controllable attenuation stage, when the reception of analog television signals, to provide attenuated, tuner according to Motomeko 1 or 2. 前記ダウンコンバータおよび前記利得制御IF増幅器は前記集積化チューナ回路内に共に集積化され、前記出力ポートは、前記集積化チューナ回路のハイ/ロースイッチング出力である、請求項1または7に記載のチューナ。 The down converter Contact and said gain control IF amplifier unit are both integrated on the integrated tuner circuits in the output port is a high / low switching output of the integrated tuner circuits, Motomeko The tuner according to 1 or 7 . 前記集積化チューナ回路は、マルチバンドアナログ/デジタル地上波チューナおよび/またはケーブルチューナ用に設計され、前記SAWフィルタは、アナログおよびデジタルテレビジョン信号のフィルタリング用に設計されたチャンネルフィルタである請求項8に記載のチューナ。 The integrated tuner circuits is designed for multi-band analog / digital terrestrial tuner and / or cable tuner, the SAW filter is a channel filters designed for filtering of analog and digital television signals, The tuner according to claim 8. 前記チューナは、復調器への接続のために、アナログおよびデジタルテレビジョン信号用の共通パスIF出力を備え、前記共通パスIF出力は前記利得制御IF増幅器の出力に結合される請求項8または9に記載のチューナ。 The tuner for connection to demodulation unit, a common path IF output for analog and digital television signals, the common path IF output is coupled to the output of said gain control IF amplifier unit, claims The tuner according to 8 or 9. 請求項1乃至10のいずれか一項に記載のチューナと、入力が前記利得制御IF増幅器のIF出力に結合された復調器とを備える受信機。 Comprising the tuners according to any one of claims 1 to 10, and an input is coupled to the IF output of the gain control IF amplifier unit demodulator receiver. 前記復調器は、アナログおよびデジタルテレビジョン信号を復調するための単一チップ復調器である請求項11に記載の受信機。 The demodulator is a single chip demodulator for demodulating the analog and digital television signal receiver of claim 11.
JP2010544677A 2008-01-30 2009-01-27 Tuner with IF filter with controllable attenuation stage and receiver with separate tuner Expired - Fee Related JP5393703B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08300059.6 2008-01-30
EP08300059 2008-01-30
PCT/EP2009/050877 WO2009095379A2 (en) 2008-01-30 2009-01-27 Tuner comprising an if filter with a controllable damping stage and receiver comprising a respective tuner

Publications (2)

Publication Number Publication Date
JP2011511543A JP2011511543A (en) 2011-04-07
JP5393703B2 true JP5393703B2 (en) 2014-01-22

Family

ID=40913328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010544677A Expired - Fee Related JP5393703B2 (en) 2008-01-30 2009-01-27 Tuner with IF filter with controllable attenuation stage and receiver with separate tuner

Country Status (6)

Country Link
US (1) US8427586B2 (en)
EP (1) EP2235936B1 (en)
JP (1) JP5393703B2 (en)
KR (1) KR101564122B1 (en)
CN (1) CN101933324B (en)
WO (1) WO2009095379A2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120292367A1 (en) 2006-01-31 2012-11-22 Ethicon Endo-Surgery, Inc. Robotically-controlled end effector
US10117649B2 (en) 2014-12-18 2018-11-06 Ethicon Llc Surgical instrument assembly comprising a lockable articulation system
US10368861B2 (en) 2015-06-18 2019-08-06 Ethicon Llc Dual articulation drive system arrangements for articulatable surgical instruments
US11251822B1 (en) 2020-07-23 2022-02-15 Xilinx, Inc. Software defined radio (SDR) filter relaxation technique for multiple-input and multiple-output (MIMO) and large antenna array (LAA) applications
US11212016B1 (en) 2020-09-11 2021-12-28 Xilinx, Inc. Distribution of inter/intra calibration signals for antenna beamforming signals

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105878B2 (en) * 1989-02-22 1994-12-21 松下電器産業株式会社 AGC device
US5303398A (en) * 1990-03-09 1994-04-12 Thomson Consumer Electronics, Inc. Stability detection method and apparatus for a tuning system
JPH10256932A (en) * 1997-03-10 1998-09-25 Alps Electric Co Ltd Reception tuner shared between analog and digital broadcasting
US6725463B1 (en) * 1997-08-01 2004-04-20 Microtune (Texas), L.P. Dual mode tuner for co-existing digital and analog television signals
GB9804708D0 (en) * 1998-03-05 1998-04-29 Nec Technologies Uk Ltd Radio transmitter/reciever channel selection
GB2342238A (en) * 1998-09-30 2000-04-05 Sony Uk Ltd Digital terrestrial TV tuner
FR2832271A1 (en) * 2001-11-13 2003-05-16 Koninkl Philips Electronics Nv TUNER INCLUDING A VOLTAGE CONVERTER
JP3741648B2 (en) * 2002-01-04 2006-02-01 シャープ株式会社 Digital / Analog tuner
US7756500B1 (en) * 2002-01-25 2010-07-13 Sige Semiconductor Inc. Active inductor circuits for filtering in a cable tuner circuit
JP4539089B2 (en) * 2003-12-04 2010-09-08 株式会社村田製作所 Digital TV broadcast receiving module
JP2007067471A (en) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd Electronic tuner, high-frequency signal receiver using the same, and control method thereof

Also Published As

Publication number Publication date
WO2009095379A3 (en) 2010-05-27
KR20100109564A (en) 2010-10-08
US20100309386A1 (en) 2010-12-09
EP2235936B1 (en) 2015-04-29
WO2009095379A2 (en) 2009-08-06
KR101564122B1 (en) 2015-10-28
US8427586B2 (en) 2013-04-23
JP2011511543A (en) 2011-04-07
EP2235936A2 (en) 2010-10-06
CN101933324B (en) 2013-10-23
CN101933324A (en) 2010-12-29

Similar Documents

Publication Publication Date Title
US7756500B1 (en) Active inductor circuits for filtering in a cable tuner circuit
CN102273196B (en) Programmable IF output receiver, and applications thereof
US7816990B2 (en) Variable gain amplification circuit
US7336939B2 (en) Integrated tracking filters for direct conversion and low-IF single conversion broadband filters
US8145172B2 (en) Low-cost receiver using tracking filter
US8374566B2 (en) Integrated wideband RF tracking filter for RF front end with parallel band switched tuned amplifiers
JP2011254521A (en) Tuner
US8159619B2 (en) Multi-standard integrated television receiver
US8145170B2 (en) Low-cost receiver using tracking bandpass filter and lowpass filter
US9479199B2 (en) Low-cost receiver using integrated inductors
US20120139633A1 (en) Semiconductor integrated circuit and tuner system including the same
JP5393703B2 (en) Tuner with IF filter with controllable attenuation stage and receiver with separate tuner
JP3874594B2 (en) Television tuner
US20080030625A1 (en) 3 Band Tv-Rf Input Circuit
Tourret et al. SiP tuner with integrated LC tracking filter for both cable and terrestrial TV reception
JP2007135192A (en) Low noise, high linearity tv tuner with switched fixed-gain lna
US8155609B2 (en) Switch-able band-tracking input filter for combination tuner
JP2008187329A (en) Variable gain amplifier circuit and input impedance matching method for variable gain amplifier
JP3101832U (en) Intermediate frequency circuit
Kamata et al. 528mW zero-IF full-segment ISDB-T CMOS Tuner with 10th-order channel filters
JP2008147933A (en) Tuner
KR20080111984A (en) Tunner of single conversion type

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130521

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131015

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees