JP5390495B2 - High frequency amplifier - Google Patents
High frequency amplifier Download PDFInfo
- Publication number
- JP5390495B2 JP5390495B2 JP2010207177A JP2010207177A JP5390495B2 JP 5390495 B2 JP5390495 B2 JP 5390495B2 JP 2010207177 A JP2010207177 A JP 2010207177A JP 2010207177 A JP2010207177 A JP 2010207177A JP 5390495 B2 JP5390495 B2 JP 5390495B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- amplifier
- signal
- impedance
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
本発明の実施形態は、マイクロ波通信等に用いる高周波用のドハティ型の高効率増幅器に関する。 Embodiments described herein relate generally to a high-frequency Doherty-type high-efficiency amplifier used for microwave communication and the like.
平均電力とピーク電力の差が大きなCDMA(Code Division Multiple Access)及びOFDM(Orthogonal Frequency Division Multiplexing)等の高周波信号を効率的に増幅する手段として、ドハティ型高周波増幅器がある。高周波増幅器は、B級、AB級又はA級で動作する様にバイアスされたメインアンプ、C級で動作する様にバイアスされたピークアンプ、及び、入力された高周波信号をメインアンプ及びピークアンプへ分配するハイブリットを具備する。 As a means for efficiently amplifying high frequency signals such as CDMA (Code Division Multiple Access) and OFDM (Orthogonal Frequency Division Multiplexing) having a large difference between average power and peak power, there is a Doherty type high frequency amplifier. The high frequency amplifier is a main amplifier biased to operate in class B, class AB or class A, a peak amplifier biased to operate in class C, and an input high frequency signal to the main amplifier and peak amplifier. It has a hybrid to distribute.
ここで、メインアンプの飽和電力付近ではピークアンプが十分にオンとなるため、ドハティ型高周波増幅器は、バランス型増幅器と同等な飽和電力を出力することが可能となる。一方で、メインアンプの飽和電力から十分バックオフをとった電力動作領域ではピークアンプはオフとなるため、ドハティ型高周波増幅器は、ピークアンプの消費電流を低く抑えることが可能となる。これにより、ドハティ型高周波増幅器は、CDMA及びOFDM等において信号の平均電力とピーク電力の比(PAR)が大きい信号の出力時の効率を高くすることが可能である。 Here, since the peak amplifier is sufficiently turned on near the saturation power of the main amplifier, the Doherty type high frequency amplifier can output saturation power equivalent to that of the balanced amplifier. On the other hand, the peak amplifier is turned off in a power operation region in which the saturation power of the main amplifier is sufficiently backed off, so that the Doherty type high frequency amplifier can keep the current consumption of the peak amplifier low. As a result, the Doherty high-frequency amplifier can increase the efficiency at the time of outputting a signal having a large ratio (PAR) between the average power and peak power of CDMA and OFDM.
このように、電力増幅装置の効率を向上させるには、電力増幅装置の最終段にドハティ型の高周波増幅器を設置して、最終段のドレイン効率を向上させる方法がある。しかしながら、電力増幅装置全体の効率をさらに向上させるには、最終段に使用される高周波増幅器のドレイン効率を向上させるのみでは十分でなく、最終段の高周波増幅器の利得を高くすることで、最終段の高周波増幅器に信号を供給するドライバアンプの消費電力を小さくする必要がある。 As described above, in order to improve the efficiency of the power amplifying apparatus, there is a method of improving the drain efficiency of the final stage by installing a Doherty type high-frequency amplifier in the final stage of the power amplifying apparatus. However, in order to further improve the efficiency of the entire power amplifying device, it is not enough to improve the drain efficiency of the high-frequency amplifier used in the final stage, but by increasing the gain of the high-frequency amplifier in the final stage, It is necessary to reduce the power consumption of the driver amplifier that supplies a signal to the high frequency amplifier.
以上のように、電力増幅装置の効率を向上させるには、最終段に使用される高周波増幅器のドレイン効率を向上させるだけでなく、最終段の高周波増幅器の利得を高くすることで、最終段の高周波増幅器に信号を供給するドライバアンプの消費電力を小さくする必要がある。 As described above, in order to improve the efficiency of the power amplifying device, not only the drain efficiency of the high-frequency amplifier used in the final stage is improved, but also the gain of the high-frequency amplifier in the final stage is increased, It is necessary to reduce the power consumption of a driver amplifier that supplies a signal to a high-frequency amplifier.
そこで、目的は、利得を向上させ、高周波信号を供給するドライバアンプの消費電力を減少させることが可能な最終段に使用されるドハティ型の高周波増幅器を提供することにある。 Accordingly, an object of the present invention is to provide a Doherty-type high-frequency amplifier used in the final stage that can improve the gain and reduce the power consumption of the driver amplifier that supplies a high-frequency signal.
実施形態によれば、高周波増幅器は、挿入される線路の線路インピーダンスが予め設定され、入力された高周波信号を第1の信号と第2の信号とに分配するハイブリットと、前記第1の信号を増幅するメインアンプと、前記第2の信号を増幅するピークアンプとを具備する。前記ハイブリットは、前記高周波信号が入力される第1のポートと、前記メインアンプへ向けて前記第1の信号を出力する第2のポートと、前記ピークアンプへ向けて前記第2の信号を出力する第3のポートと、オープン接続された第4のポートとを備える。前記第2の信号の入力レベルが前記メインアンプの飽和領域にある場合は、前記ハイブリットから見た前記ピークアンプの入力インピーダンスが、前記線路インピーダンスと同等になる様に、前記第2のポートと前記メインアンプとの間の第1の伝送線路の電気長と、前記第3のポートと前記ピークアンプとの間の第2の伝送線路の電気長とが調整されている。また、前記第2の信号の入力レベルが前記メインアンプの飽和領域からバックオフをとった領域にある場合は、前記ハイブリットから見た前記ピークアンプの入力インピーダンスが、前記線路インピーダンスよりも大きくなる様に、前記第1の伝送線路の電気長と、前記第2の伝送線路の電気長とが設定されている。 According to the embodiment, the high-frequency amplifier has a line impedance of a line to be inserted in advance, a hybrid that distributes the input high-frequency signal to the first signal and the second signal, and the first signal A main amplifier for amplifying; and a peak amplifier for amplifying the second signal. The hybrid outputs a first port to which the high-frequency signal is input, a second port that outputs the first signal toward the main amplifier, and outputs the second signal toward the peak amplifier. And a fourth port that is open-connected. When the input level of the second signal is in the saturation region of the main amplifier, the input impedance of the peak amplifier viewed from the hybrid is equal to the line impedance, and the second port and the The electrical length of the first transmission line between the main amplifier and the electrical length of the second transmission line between the third port and the peak amplifier are adjusted. Further, when the input level of the second signal is in a region where the back-off is taken from the saturation region of the main amplifier, the input impedance of the peak amplifier as seen from the hybrid is larger than the line impedance. In addition, the electrical length of the first transmission line and the electrical length of the second transmission line are set.
以下、実施の形態について、図面を参照して説明する。 Hereinafter, embodiments will be described with reference to the drawings.
(第1の実施形態)
図1は、第1の実施形態に係る高周波増幅器10を搭載した電力増幅装置の機能構成を示すブロック図である。電力増幅装置は、高周波信号を増幅して出力するドライバアンプ20と、ドライバアンプ20からの高周波信号を増幅するドハティ型の高周波増幅器10とを備える。
(First embodiment)
FIG. 1 is a block diagram showing a functional configuration of a power amplifying device equipped with a high-
高周波増幅器10は、ハイブリット11、メインアンプ12、ピークアンプ13、第1のインピーダンス変換回路14及び第2のインピーダンス変換回路15を具備する。
The
ハイブリット11は、ドライバアンプ20からの高周波信号を、第1及び第2の信号に分配し、第1の信号をメインアンプ12へ供給し、第2の信号をピークアンプ13へ供給する信号分配器である。
The
メインアンプ12は、B級、AB級又はA級で動作する様にバイアスされており、ハイブリット11からの第1の信号を増幅する。メインアンプ12は、増幅した第1の信号を、位相90度の第1のインピーダンス変換回路14へ出力する。第1のインピーダンス変換回路14は、λ/4に相当する長さの線路から成る。
The
ピークアンプ13は、C級で動作する様にバイアスされており、ハイブリット11からの第2の信号を増幅する。第1のインピーダンス変換回路14から出力された第1の信号と、ピークアンプ13で増幅された第2の信号とは合成される。合成信号は、位相90度の第2のインピーダンス変換回路15を経て50Ωの線路インピーダンスで出力される。
The
また、内部は示さないが、両アンプの入力部、出力部とも線路インピーダンス50Ωに整合するための整合回路を備えて信号が入出力される。さらに、メインアンプ12及びピークアンプ13のバイアスは、上記の設定にしているが、ドハティアンプとして動作するものであれば、これ以外のバイアス、及びその組合せを用いるものであっても良い。
Although not shown inside, both the input and output portions of both amplifiers are provided with a matching circuit for matching the line impedance to 50Ω, and signals are input and output. Furthermore, the biases of the
ここで、ハイブリット11とメインアンプ12とは、伝送線路L1により接続される。また、ハイブリット11とピークアンプ13とは、伝送線路L2により接続される。
Here, the
図2は、第1の実施形態のハイブリット11の接続を示す模式図である。図2に示すハイブリット11は、4つのポートP1〜P4を備える。破線内の線路構成は、ハイブリット11に接続される線路インピーダンスを50Ωにする場合の1例を示す。
FIG. 2 is a schematic diagram illustrating connection of the
第1のポートP1はドライバアンプ20と接続し、第2のポートP2は伝送線路L1を介してメインアンプ12と接続し、第3のポートP3は伝送線路L2を介してピークアンプ13と接続し、第4のポートはオープンとなっている。ここで、ピークアンプ13はC級で動作する様にバイアスされているので、ピークアンプ13の入力インピーダンスは、第2の信号の入力レベルに対して一定ではなく変化する。本実施形態では、ハイブリット11から見たピークアンプ13側の入力インピーダンスが、第2の信号の入力レベルが十分に高い場合には線路インピーダンスの50Ωに整合され、第2の信号の入力レベルが比較的低い場合には50Ωより高くなる様に、伝送線路L1,L2の電気長が調製されている場合を想定する。
The first port P1 is connected to the
図3は、図2において、ピークアンプ13側の入力インピーダンス(第3のポートP3のインピーダンス)が変化した場合の、第1のポートP1から見た入力インピーダンスと、第1のポートP1から第2のポートP2へ出力される電力の挿入損失を示す。
FIG. 3 shows the input impedance viewed from the first port P1 and the second port from the first port P1 when the input impedance on the
図3に示すように、第3のポートP3のインピーダンスが50Ωの場合は、第1のポートP1から見た入力インピーダンスは50Ωである。しかし、第3のポートP3のインピーダンスが500Ωの場合は、第1のポートP1から見た入力インピーダンスは約86Ωとなる。また、第1のポートP1から第2のポートP2へ出力される電力の挿入損失は、第3のポートP3のインピーダンスが50Ωであれば−3dBであるが、第3のポートP3のインピーダンスが500Ωとなると、第1のポートP1から第2のポートP2へ出力される電力の挿入損失は1dB以下に低減される。 As shown in FIG. 3, when the impedance of the third port P3 is 50Ω, the input impedance viewed from the first port P1 is 50Ω. However, when the impedance of the third port P3 is 500Ω, the input impedance viewed from the first port P1 is about 86Ω. The insertion loss of the power output from the first port P1 to the second port P2 is −3 dB when the impedance of the third port P3 is 50Ω, but the impedance of the third port P3 is 500Ω. Then, the insertion loss of the power output from the first port P1 to the second port P2 is reduced to 1 dB or less.
ここで、比較のため、従来のハイブリットの接続を示す模式図を図4に示す。図4では、第4のポートP4が標準的な50Ωで終端されている。 Here, for comparison, FIG. 4 shows a schematic diagram showing connection of a conventional hybrid. In FIG. 4, the fourth port P4 is terminated with a standard 50Ω.
図5は、図4において、第3のポートP3のインピーダンスが変化した場合の、第1のポートP1から見た入力インピーダンスと、第1のポートP1から第2のポートP2へ出力される電力の挿入損失を示す。 FIG. 5 shows the input impedance viewed from the first port P1 and the power output from the first port P1 to the second port P2 when the impedance of the third port P3 changes in FIG. Indicates insertion loss.
図5に示すように、第3のポートP3のインピーダンスが50Ωの場合は、第1のポートP1から見た入力インピーダンスは50Ωである。しかし、第3のポートP3のインピーダンスが500Ωの場合は、第1のポートP1から見た入力インピーダンスは約113Ωまで変化する。また、第1のポートP1から第2のポートP2へ出力される電力の挿入損失は、第3のポートP3のインピーダンスに関らず、ほぼ−3dBで一定である。 As shown in FIG. 5, when the impedance of the third port P3 is 50Ω, the input impedance viewed from the first port P1 is 50Ω. However, when the impedance of the third port P3 is 500Ω, the input impedance viewed from the first port P1 changes to about 113Ω. Further, the insertion loss of the power output from the first port P1 to the second port P2 is constant at approximately −3 dB regardless of the impedance of the third port P3.
図2の回路と図4の回路とを比較すると、ピークアンプ13へ供給される第2の信号の入力レベルが十分高い飽和領域にある場合、第3のポートP3のインピーダンスは50Ωであり、図2の回路と図4の回路とは同様の動作をする。
Comparing the circuit of FIG. 2 with the circuit of FIG. 4, when the input level of the second signal supplied to the
一方、ピークアンプ13へ供給される第2の信号の入力レベルが飽和領域から十分バックオフをとった低い領域にある場合には、第3のポートP3のインピーダンスは50Ωから外れて高くなり図2の回路と図4の回路とは異なった動作をする。
On the other hand, when the input level of the second signal supplied to the
以上のように、上記第1の実施形態では、ハイブリット11の第4のポートP4をオープンとすると共に、伝送線路L1,L2の電気長を、第2の信号の入力レベルが低い場合に第3のポートP3のインピーダンスが50Ωより高くなるように予め調整している。これにより、第3のポートP3のインピーダンスが50Ωから外れた場合、ドライバアンプ20が接続された第1のポートP1から見た入力インピーダンスの変化を従来例に比べ低減させることができる。すなわち、ドライバアンプ20にとっての最適効率負荷からの変動による効率低減を抑えることができる。
As described above, in the first embodiment, the fourth port P4 of the hybrid 11 is opened, and the electrical lengths of the transmission lines L1 and L2 are set to the third when the input level of the second signal is low. The impedance of the port P3 is adjusted in advance so as to be higher than 50Ω. Thereby, when the impedance of the third port P3 deviates from 50Ω, the change in the input impedance viewed from the first port P1 to which the
また、第3のポートP3のインピーダンスが50Ωから外れた場合、第1のポートP1から第2のポートP2へ出力される電力の挿入損失を従来例に比べ低減させることができるのでドライバアンプの出力が低減でき、その消費電力も低減できる。 Further, when the impedance of the third port P3 deviates from 50Ω, the insertion loss of the power output from the first port P1 to the second port P2 can be reduced as compared with the conventional example, so that the output of the driver amplifier The power consumption can be reduced.
言い換えれば、本実施形態に係るドハティ型の高周波増幅器10によれば、変調波の平均電力付近における利得を向上させ、高周波増幅器10に高周波信号を供給するドライバアンプ20の消費電力を減少させることができる。
In other words, according to the Doherty type
(第2の実施形態)
図6は、第2の実施形態に係る高周波増幅器10を搭載した電力増幅装置の機能構成を示すブロック図である。
(Second Embodiment)
FIG. 6 is a block diagram illustrating a functional configuration of a power amplifying device equipped with the high-
図7は、第2の実施形態のハイブリット11の接続を示す模式図である。図7に示す第4のポートP4は、グランドに接続されている。 FIG. 7 is a schematic diagram illustrating connections of the hybrid 11 according to the second embodiment. The fourth port P4 shown in FIG. 7 is connected to the ground.
ここで、第1の実施形態では、ハイブリット11から見た第3のポートP3のインピーダンスが、第2の信号の入力レベルの低下とともに、増加する場合の例を示した。本実施形態では、ハイブリット11から見たピークアンプ13側の入力インピーダンスが、第2の信号の入力レベルが十分に高い場合には線路インピーダンスの50Ωに整合され、第2の信号の入力レベルが低下した場合には50Ωより小さくなる様に、伝送線路L1,L2の電気長が調整されている場合を想定する。
Here, in the first embodiment, an example has been shown in which the impedance of the third port P3 viewed from the hybrid 11 increases as the input level of the second signal decreases. In the present embodiment, the input impedance on the
図8は、図7において、第3のポートP3のインピーダンスが50Ωから低下した場合の、第1のポートP1から見た入力インピーダンスと、第1のポートP1から第2のポートP2へ出力される電力の挿入損失を示す。 FIG. 8 shows the input impedance viewed from the first port P1 and the output from the first port P1 to the second port P2 when the impedance of the third port P3 drops from 50Ω in FIG. Indicates the power insertion loss.
図8に示すように、第3のポートP3のインピーダンスが50Ωの場合は、第1のポートP1から見た入力インピーダンスは50Ωである。しかし、第3のポートP3のインピーダンスが25Ωの場合は、第1のポートP1から見た入力インピーダンスは約38Ωまで変化する。また、第1のポートP1から第2のポートP2へ出力される電力の挿入損失は、第3のポートP3のインピーダンスが50Ωであれば−3dBであるが、第3のポートP3のインピーダンスが5Ωとなると1dB以下に低減される。 As shown in FIG. 8, when the impedance of the third port P3 is 50Ω, the input impedance viewed from the first port P1 is 50Ω. However, when the impedance of the third port P3 is 25Ω, the input impedance viewed from the first port P1 changes to about 38Ω. The insertion loss of the power output from the first port P1 to the second port P2 is −3 dB when the impedance of the third port P3 is 50Ω, but the impedance of the third port P3 is 5Ω. Then, it is reduced to 1 dB or less.
以上のように、上記第2の実施形態では、ハイブリット11の第4のポートP4を伝送線路によりグランドに接続すると共に、伝送線路L1,L2の電気長を第2の信号の入力レベルが低下した場合に第3のポートP3のインピーダンスが50Ωより小さくなるように予め調整している。厳密には、メインアンプ12とピークアンプ13の出力とが位相を合わせて合成されるように伝送線路L2の電気長の調整に合わせてハイブリット11とメインアンプ13との間の伝送線路L2の電気長も調整される。これにより、第3のポートP3のインピーダンスが50Ωから外れた場合、ドライバアンプ20が接続された第1のポートP1から見た入力インピーダンスの変化を従来例に比べ低減させることが可能である。すなわち、ドライバアンプ20にとっての最適効率負荷からの変動による効率低減を抑えることができる。
As described above, in the second embodiment, the fourth port P4 of the hybrid 11 is connected to the ground by the transmission line, and the input length of the second signal is reduced in the electrical length of the transmission lines L1 and L2. In this case, the impedance is adjusted in advance so that the impedance of the third port P3 is smaller than 50Ω. Strictly speaking, the electric power of the transmission line L2 between the hybrid 11 and the
また、第3のポートP3のインピーダンスが50Ωから外れた場合、第1のポートP1から第2のポートP2へ出力される電力の挿入損失を従来例に比べ低減させることが可能である。 Further, when the impedance of the third port P3 deviates from 50Ω, it is possible to reduce the insertion loss of power output from the first port P1 to the second port P2 compared to the conventional example.
したがって、本実施形態に係る高周波増幅器10によれば、変調波の平均電力付近における利得を向上させ、高周波増幅器10に高周波信号を供給するドライバアンプ20の消費電力を減少させることができる。
Therefore, according to the high-
(その他の実施形態)
上記第1及び第2の実施形態では、ハイブリット11から見たピークアンプ13側のインピーダンスの実部が、第2の信号の入力レベルの増加と共に、増加する場合及び減少する場合を例に説明した。しかしながら、これに限定されるわけではない。例えば、伝送線路L1,L2の電気長の調整値によってはインピーダンスの実部、即ち純抵抗成分だけでなく、インピーダンスの虚部も変化する場合もある。
(Other embodiments)
In the first and second embodiments, the case where the real part of the impedance on the side of the
このような場合、第4のポートP4にピークアンプ13側のインピーダンスが純抵抗成分となる様な電気長の先端オープン伝送線路を接続する(図示せず。)か、又は、ピークアンプ13側のインピーダンスが純抵抗成分となる様な電気長の先端ショート伝送線路を接続する(図示せず。)ことで前記実施形態と同様の効果を得ることができる。こうすることにより、ピークアンプ13側のインピーダンスが、第2の信号の入力レベルの増減と共に、例えば30Ωから150Ωの様な純抵抗に準じて変化することが可能になる。
In such a case, a tip open transmission line having an electrical length such that the impedance on the
なお、第4のポートP4に先端オープン伝送線路又は先端ショート伝送線路を実装するスペースがない場合には、インダクタ、又はコンデンサといった集中定数素子を接続することにより、同様な効果を得ることができる。 When there is no space for mounting the tip open transmission line or the tip short transmission line at the fourth port P4, the same effect can be obtained by connecting a lumped constant element such as an inductor or a capacitor.
また、上記第1及び第2の実施形態に係るハイブリット11では、伝送線路L1,L2は、高周波増幅器10を形成する回路の信号経路のパターン形状で構築されても、又は、遅延素子等の機能部品が用いられても構わない。
Further, in the hybrid 11 according to the first and second embodiments, the transmission lines L1 and L2 are constructed in the pattern shape of the signal path of the circuit forming the
また、上記第1及び第2の実施形態に係るハイブリット11では、ブランチラインカプラのような等分配のカプラを使用する場合を例に説明したが、これに限定されるわけではない。例えば、不均等な分配をするカプラを使用する場合についても、同様な応用ができる。 In the hybrid 11 according to the first and second embodiments, the case where an equally distributed coupler such as a branch line coupler is used has been described as an example. However, the present invention is not limited to this. For example, the same application can be made when using couplers that distribute unevenly.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are also included in the invention described in the claims and the equivalents thereof.
10…高周波増幅器
11…ハイブリット
12…メインアンプ
13…ピークアンプ
14…第1のインピーダンス変換回路
15…第2のインピーダンス変換回路
20…ドライバアンプ
P1〜P4…第1乃至第4のポート
L1,L2…伝送線路
DESCRIPTION OF
Claims (6)
前記ハイブリットは、
前記高周波信号が入力される第1のポートと、
前記メインアンプへ向けて前記第1の信号を出力する第2のポートと、
前記ピークアンプへ向けて前記第2の信号を出力する第3のポートと、
オープン接続された第4のポートと
を備え、
前記ハイブリットから見た前記ピークアンプの入力インピーダンスが、前記第2の信号の入力レベルが前記メインアンプの飽和領域にある場合は、前記線路インピーダンスと同等になる様に、前記第2の信号の入力レベルが前記メインアンプの飽和領域からバックオフをとった領域にある場合は、前記線路インピーダンスよりも大きくなる様に、前記第2のポートと前記メインアンプとの間の伝送線路の電気長と、前記第3のポートと前記ピークアンプとの間の伝送線路の電気長とが設定されていることを特徴とする高周波増幅器。 A line impedance of a line to be inserted is set in advance, a hybrid that distributes the input high-frequency signal to the first signal and the second signal, a main amplifier that amplifies the first signal, and the second In a Doherty type high frequency amplifier comprising a peak amplifier for amplifying a signal,
The hybrid is
A first port to which the high-frequency signal is input;
A second port for outputting the first signal toward the main amplifier;
A third port for outputting the second signal toward the peak amplifier;
A fourth port that is open-connected,
When the input impedance of the peak amplifier viewed from the hybrid is equal to the line impedance when the input level of the second signal is in the saturation region of the main amplifier, the input of the second signal is When the level is in a region where the back-off is taken from the saturation region of the main amplifier, the electrical length of the transmission line between the second port and the main amplifier is set to be larger than the line impedance; A high-frequency amplifier, wherein an electrical length of a transmission line between the third port and the peak amplifier is set.
前記ハイブリットは、
前記高周波信号が入力される第1のポートと、
前記メインアンプへ向けて前記第1の信号を出力する第2のポートと、
前記ピークアンプへ向けて前記第2の信号を出力する第3のポートと、
グランドにショートされる第4のポートと
を備え、
前記ハイブリットから見た前記ピークアンプの入力インピーダンスが、前記第2の信号の入力レベルが前記メインアンプの飽和領域にある場合は、前記線路インピーダンスと同等になる様に、前記第2の信号の入力レベルが前記メインアンプの飽和領域からバックオフをとった領域にある場合は、前記線路インピーダンスよりも小さくなる様に、前記第2のポートと前記メインアンプとの間の伝送線路の電気長と、前記第3のポートと前記ピークアンプとの間の伝送線路の電気長とが設定されていることを特徴とする高周波増幅器。 A line impedance of a line to be inserted is set in advance, a hybrid that distributes the input high-frequency signal to the first signal and the second signal, a main amplifier that amplifies the first signal, and the second In a Doherty type high frequency amplifier comprising a peak amplifier for amplifying a signal,
The hybrid is
A first port to which the high-frequency signal is input;
A second port for outputting the first signal toward the main amplifier;
A third port for outputting the second signal toward the peak amplifier;
A fourth port shorted to ground,
When the input impedance of the peak amplifier viewed from the hybrid is equal to the line impedance when the input level of the second signal is in the saturation region of the main amplifier, the input of the second signal is When the level is in a region where the backoff is taken from the saturation region of the main amplifier, the electrical length of the transmission line between the second port and the main amplifier is set to be smaller than the line impedance; A high-frequency amplifier, wherein an electrical length of a transmission line between the third port and the peak amplifier is set.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010207177A JP5390495B2 (en) | 2010-09-15 | 2010-09-15 | High frequency amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010207177A JP5390495B2 (en) | 2010-09-15 | 2010-09-15 | High frequency amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012065117A JP2012065117A (en) | 2012-03-29 |
JP5390495B2 true JP5390495B2 (en) | 2014-01-15 |
Family
ID=46060388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010207177A Expired - Fee Related JP5390495B2 (en) | 2010-09-15 | 2010-09-15 | High frequency amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5390495B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016019094A (en) * | 2014-07-07 | 2016-02-01 | 住友電気工業株式会社 | Doherty amplifier and wireless communication device |
CN108736122B (en) * | 2017-04-13 | 2020-12-04 | 大唐移动通信设备有限公司 | Combiner, Doherty amplifier and base station |
KR20220124145A (en) * | 2020-01-10 | 2022-09-13 | 스미토모덴키고교가부시키가이샤 | high frequency amplifier |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6380603A (en) * | 1986-09-25 | 1988-04-11 | Aisin Seiki Co Ltd | High frequency amplifier circuit |
US7248108B2 (en) * | 2004-12-29 | 2007-07-24 | Agere Systems Inc. | Power amplifier employing thin film ferroelectric phase shift element |
US20100001802A1 (en) * | 2005-05-20 | 2010-01-07 | Nxp B.V. | Integrated doherty type amplifier arrangement with high power efficiency |
JP2006339981A (en) * | 2005-06-01 | 2006-12-14 | Toshiba Corp | Doherty amplifier |
-
2010
- 2010-09-15 JP JP2010207177A patent/JP5390495B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012065117A (en) | 2012-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107112953B (en) | Power amplifier for amplifying radio frequency signals | |
US8653889B1 (en) | Doherty amplifier having compact output matching and combining networks | |
US8836432B2 (en) | Amplifier | |
JP5905459B2 (en) | High frequency power amplifier with Doherty extension | |
EP3461000B1 (en) | Doherty amplifier | |
JP6403801B2 (en) | Power amplifier | |
JP6345916B2 (en) | Amplifier and transmitter | |
US10804856B2 (en) | Power amplifier | |
US20150070094A1 (en) | Doherty power amplifier with coupling mechanism independent of device ratios | |
JP5035846B2 (en) | Doherty amplifier circuit | |
JP2014179738A (en) | High frequency wideband amplification circuit | |
TW202002507A (en) | Multi-channel radio-frequency power amplification device capable of increasing power gain and power-added efficiency | |
US9621114B2 (en) | Efficiency-optimised high-frequency power amplifier | |
JP5390495B2 (en) | High frequency amplifier | |
JP2012209757A (en) | Amplification device | |
WO2015180064A1 (en) | Doherty power amplifier and transmitter | |
KR101094067B1 (en) | Class-F And Inverse Class-F Doherty Amplifier | |
US10193503B2 (en) | Amplifier circuit and method | |
CN112771778A (en) | Power amplifier circuit | |
US8207791B2 (en) | Amplifier circuit with a first and a second output line | |
JP7039826B2 (en) | Doherty type amplifier | |
CN118157594A (en) | Broadband doherty power amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131010 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5390495 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |