JP5383348B2 - Electrical wiring board and optical module - Google Patents
Electrical wiring board and optical module Download PDFInfo
- Publication number
- JP5383348B2 JP5383348B2 JP2009154064A JP2009154064A JP5383348B2 JP 5383348 B2 JP5383348 B2 JP 5383348B2 JP 2009154064 A JP2009154064 A JP 2009154064A JP 2009154064 A JP2009154064 A JP 2009154064A JP 5383348 B2 JP5383348 B2 JP 5383348B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- core
- electrode
- wiring board
- clad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、貫通電極を有する電気配線基板およびそれを具備する光モジュールに関する。 The present invention relates to an electric wiring board having a through electrode and an optical module including the electric wiring board.
近年、コンピュータの情報処理能力の向上化にともなって、マイクロプロセッサとして使用される半導体大規模集積回路素子(LSI,VLSI)等の集積回路(IC)では、トランジスタの集積度が高められており、ICの動作速度は、クロック周波数でGHzのレベルまで達している。それに伴い、電気素子間を電気的に接続する電気配線についても高密度化および微細化されたものが要求されている。 In recent years, with the improvement of information processing capability of computers, in an integrated circuit (IC) such as a semiconductor large scale integrated circuit element (LSI, VLSI) used as a microprocessor, the degree of integration of transistors has been increased. The operating speed of the IC has reached the GHz level at the clock frequency. Along with this, there has been a demand for higher density and finer electrical wiring for electrically connecting electrical elements.
高密度な電気配線を設ける手法として、例えば、特許文献1に示すように、貫通電極を設けることが開示されている。
As a technique for providing high-density electrical wiring, for example, as shown in
しかし、特許文献1に開示された技術では、使用時などに外部から熱が加えられると、配線材料と誘電体層との熱膨張の差により発生した応力により、貫通電極が誘電体層から剥離する場合があった。
However, in the technique disclosed in
本発明の目的は、貫通電極の剥離を低減させた電気配線基板および光モジュールを提供することにある。 An object of the present invention is to provide an electric wiring board and an optical module in which peeling of through electrodes is reduced.
本発明の一実施形態にかかる電気配線基板は、第一の誘電体層と、前記第一の誘電体層上に設けられた第二の誘電体層と、前記第一の誘電体層および前記第二の誘電体層と接触
するように、前記第一の誘電体層および前記第二の誘電体層の積層方向に設けられた貫通電極であって、前記第一の誘電体層と前記第二の誘電体層との間に入り込んだ突出部を有する貫通電極と、を具備すし、
前記突出部は、前記第一の誘電体層および第二の誘電体層との界面に対して傾斜した傾斜面を有する。
An electrical wiring board according to an embodiment of the present invention includes a first dielectric layer, a second dielectric layer provided on the first dielectric layer, the first dielectric layer, and the A through electrode provided in a stacking direction of the first dielectric layer and the second dielectric layer so as to be in contact with the second dielectric layer, wherein the first dielectric layer and the first dielectric layer to be provided with a through electrode having a protruding portion that enters between the second dielectric layer,
The protrusion has an inclined surface that is inclined with respect to the interface between the first dielectric layer and the second dielectric layer .
前記第一の誘電体層が有する熱膨張係数と前記第二の誘電体層が有する熱膨張係数とが異なることが好ましい。 The thermal expansion coefficient of the first dielectric layer is preferably different from the thermal expansion coefficient of the second dielectric layer.
前記第二の誘電体層は光を伝送させるコアであり、前第一の誘電体層は、前記コアの屈折率よりも小さい屈折率を有する下部クラッドであり、前記コアの周囲を、前記下部クラッドとともに覆うように設けられ、前記コアの屈折率よりも小さい屈折率を有する上部クラッドをさらに具備することが好ましい。 The second dielectric layer is a core for transmitting light, and the first dielectric layer is a lower clad having a refractive index smaller than the refractive index of the core, and the periphery of the core It is preferable to further include an upper clad provided so as to be covered with the clad and having a refractive index smaller than that of the core.
前記貫通電極は、前記コアと前記上部クラッドとの間に入り込んだ第二の突出部をさらに有することが好ましい。 It is preferable that the through electrode further includes a second protrusion that enters between the core and the upper clad.
本発明の一実施形態にかかる電気配線基板は、前記電気配線基板と、前記コア部と光学的に結合し、前記貫通電極と電気的に接続する光電変換素子と、を具備する。 An electrical wiring board according to an embodiment of the present invention includes the electrical wiring board, and a photoelectric conversion element that is optically coupled to the core portion and electrically connected to the through electrode.
本実施形態によれば、貫通電極が第一の誘電体層と第二の誘電体層との間に位置する突出部を有していることにより、突出部が貫通電極を誘電体層に固定して、貫通電極の誘電体層からの剥離を抑制することができる。さらに、第一の誘電体層および第二の誘電体層の熱膨張係数がそれぞれ異なる場合、熱により第一の誘電体層および第二の誘電体層の異なる熱膨張変化が生じても、第一の誘電体層と第二の誘電体層との間に突出部が入れ込まれているため、貫通電極の誘電体層からの剥離を十分に抑制することができる。 According to the present embodiment, the through electrode has a protruding portion positioned between the first dielectric layer and the second dielectric layer, so that the protruding portion fixes the through electrode to the dielectric layer. Thus, peeling of the through electrode from the dielectric layer can be suppressed. Furthermore, when the first dielectric layer and the second dielectric layer have different coefficients of thermal expansion, even if different thermal expansion changes occur in the first dielectric layer and the second dielectric layer due to heat, Since the protrusion is inserted between the one dielectric layer and the second dielectric layer, peeling of the through electrode from the dielectric layer can be sufficiently suppressed.
以下、図面を参照しながら本発明の実施態様の電気配線基板を詳細に説明するが、それらの図面は実施形態の一例に過ぎず、本発明はそれらに限定されるものではない。 DESCRIPTION OF EMBODIMENTS Hereinafter, an electric wiring board according to an embodiment of the present invention will be described in detail with reference to the drawings. However, those drawings are only examples of the embodiments, and the present invention is not limited to them.
図1には、本発明の実施態様の電気配線基板の一例として、光と電気とを伝送させる光電気混載基板を示す。図1における光電気混載基板は、第二の誘電体層としてのコア5、第一の誘電体層としての下部クラッド4b、貫通電極2、上部クラッド4a、基板1および電極3を具備する。
FIG. 1 shows an opto-electric hybrid board that transmits light and electricity as an example of an electric wiring board according to an embodiment of the present invention. The opto-electric hybrid board in FIG. 1 includes a
貫通電極2は、基板1上に設けられた電極3と外部とを電気的に接続させるために、電極3上に設けられる。この貫通電極2は、下部クラッド4bとコア5との積層方向に設けられる。
The through
図1の光電気混載基板の断面図は、図2に示す光電気混載基板の上面図におけるA−A’を切断したものである。図2に示すように、貫通電極2を上面からみると、中心部が中空となった形状を示しているが、貫通電極2はこれに限定されず、例えば、中央が導電ペーストなどにより埋められた構成でもかまわない。
The sectional view of the opto-electric hybrid board in FIG. 1 is obtained by cutting A-A ′ in the top view of the opto-electric hybrid board shown in FIG. 2. As shown in FIG. 2, when the
貫通電極2は、突出部2aを有する。この突出部2aは、下部クラッド4bとコア5との間に入り込むように設けられる。突出部2aは、下部クラッド4bとコア5との間に設けられることにより、貫通電極2を固定することができる。これにより、例えば、外部からの熱によって貫通電極の誘電体層からの剥離を抑制するという効果が得られる。
The through
なお、図1および2には、第一の誘電体層および第二の誘電体層をそれぞれ下部クラッドおよびコアとした光電気混載基板を示しているが、本発明の一実施形態である電気配線基板はこれに限定されない。例えば、第一の誘電体層および第二の誘電体層がそれぞれビルドアップ基板におけるビルドアップ層の場合でも、前述の効果を得ることができる。 1 and 2 show an opto-electric hybrid board using a first dielectric layer and a second dielectric layer as a lower clad and a core, respectively, an electrical wiring according to an embodiment of the present invention. The substrate is not limited to this. For example, even when the first dielectric layer and the second dielectric layer are respectively build-up layers in the build-up substrate, the above-described effects can be obtained.
本発明の一実施形態である電気配線基板を、前述の光電気混載基板とした場合に、前述の効果に加えて以下のような効果を得ることができる。 In addition to the above-described effects, the following effects can be obtained when the electrical wiring board according to an embodiment of the present invention is the above-described opto-electric hybrid board.
発光素子などの光電変換素子からコアに光を伝送させる際、全ての光がコアに伝送できるわけではなく、多少の光がクラッドに導入されてしまう。この場合、クラッドに導入された光は、コアを伝送した光とともに光導波路から出射され、正確な光信号の伝送を行うことが困難な場合があった。また、クラッドに導入された光が、コアに入り、コア内の光信号に混入して光信号の正確な伝達を阻害する場合があった。 When light is transmitted from a photoelectric conversion element such as a light emitting element to the core, not all light can be transmitted to the core, and some light is introduced into the cladding. In this case, the light introduced into the cladding is emitted from the optical waveguide together with the light transmitted through the core, and it may be difficult to transmit an accurate optical signal. In addition, the light introduced into the clad may enter the core and be mixed into the optical signal in the core to inhibit the accurate transmission of the optical signal.
しかし、コア5と下部クラッド4bとの間に突出部2aを有することにより、クラッド内に伝送された光の進行を妨害して光導波路のクラッドの迷光によるノイズ光を抑制することができる。また、コア5と下部クラッド4bとの間に突出部2aを有することにより、クラッドからコアに進入する光の進行を遮蔽することもできる。
However, by providing the protruding portion 2a between the
クラッド4bからコア5への光の進入を十分に遮蔽することができるため、突出部2aは、クラッド4bとコア5との界面Xに対して傾斜した傾斜面(2a1および2a2)を有することが好ましい。傾斜面は、コア5と接する傾斜面2a1とクラッド4bと接する傾斜面2a2とを含む。
Since the entrance of light from the clad 4b to the
界面Xに対する傾斜面2a1の傾斜角は、貫通電極2の剥離が生じにくく、かつ、コア5から外部への光の漏れを十分に抑制できることから、0〜90°が好ましく、0〜45°がさらに好ましい。また、界面Xに対する傾斜面2a2の傾斜角は、クラッドからコアへの光の漏れを十分に抑制できることから、0〜90°が好ましい。なお、これらの傾斜角とは、界面Xの延長線(図3の点線部)と傾斜面とがなす鋭角の角度をいう。なお、図3は、図1の部分拡大図である。
The inclination angle of the inclined surface 2a1 with respect to the interface X is preferably 0 to 90 °, and preferably 0 to 45 ° because peeling of the through
傾斜面2a1と傾斜面2a2とがなす角度は、0〜135°が好ましい。この角度の範囲内であることにより、貫通電極2の剥離が生じにくく、クラッドを伝搬するノイズ光を十分に抑制できる。
The angle formed between the inclined surface 2a1 and the inclined surface 2a2 is preferably 0 to 135 °. By being within the range of this angle, the
以上のように、突出部2aとしては図1および図3に示すものに限定されず、例えば図4(A)に示すように、突出部2aが貫通電極2の両側に設けられていてもよい。また、図4(B)に示すように、上部クラッド4aとコア5との間に第二の突出部2bがさらに設けられていてもよく、また、図4(C)に示すように、貫通電極2の両側に突出部2aおよび第二の突出部が設けられてもよい。なお、貫通電極2の剥離の抑制効果およびクラッドからコアへの光の漏れの抑制効果の観点から、図4(C)の例が最も好ましい。
As described above, the protruding portion 2a is not limited to that shown in FIGS. 1 and 3, and the protruding portions 2 a may be provided on both sides of the through
以下、各構成について示す。 Each configuration will be described below.
(第一の誘電体層および第二の誘電体層)
第一の誘電体層および第二の誘電体層は、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂などが挙げられる。第一の誘電体層および第二の誘電体層がクラッドおよびコアである場合、感光性を有するエポキシ樹脂、アクリル樹脂、ポリイミド樹脂など直接露光法が使用可能な樹脂、または、ポリシランなどの屈折率変化法が使用可能な樹脂などが挙げられる。なお、直接露光法とは、下部クラッド4bの形成後、コアの材料を塗工してマスク露光によりコア5を形成し、その上面および側面にさらに上部クラッド4aを塗工形成して光導波路を作製する方法である。また、屈折率変化法とは、UV(紫外線)照射により屈折率が低下するポリシラン系ポリマー材料等の特性を利用して、コアとなる部位以外にUV照射を行ない、コア部5となる部位以外の屈折率を低下させることによって光導波路を作製する方法である。
(First dielectric layer and second dielectric layer)
Examples of the first dielectric layer and the second dielectric layer include an epoxy resin, an acrylic resin, and a polyimide resin. When the first dielectric layer and the second dielectric layer are a clad and a core, a photosensitive epoxy resin, acrylic resin, polyimide resin, or other resin that can be used for direct exposure, or a refractive index such as polysilane Examples include resins that can be used for the change method. In the direct exposure method, after the formation of the lower clad 4b, the core material is applied and the
また、コア5ならびに上部クラッド4aおよび下部クラッド4bの作製は一般的な光導波路の作製方法により行われる。コアの断面サイズとしては、例えば、35〜100μm角である。
The
コアは、クラッドよりも屈折率が大きく(好ましくはクラッドの屈折率に対して比屈折率差が1〜3%)、光信号を閉じ込めることができる。 The core has a higher refractive index than that of the cladding (preferably a relative refractive index difference of 1 to 3% with respect to the refractive index of the cladding) and can confine an optical signal.
(貫通電極)
貫通電極の形成は、めっき法、金属膜の蒸着法、導電性樹脂の注入法などの方法が用いられる。なかでも、前述の突出部2aの形成が容易であることから、めっき法が好ましい。突出部2aは、ビアホール加工時に生じるスミアをデスミア処理する際に、第一の誘電体層と第二の誘電体層との境界に粗化液が侵入することによって、第一の誘電体層と第二の誘電体層との間に入りこんだ凹部が形成され、その上からめっきすることにより、その凹部内に金属が入り、突出部2aが形成される。突出部2aの形状は、粗化液の組成、流量を調整することにより選択的に形成することができる。
(Penetration electrode)
The through electrode is formed by a plating method, a metal film deposition method, a conductive resin injection method, or the like. Especially, since the formation of the above-mentioned protrusion part 2a is easy, the plating method is preferable. When the smear that occurs during via hole processing is desmeared, the protruding portion 2a penetrates the boundary between the first dielectric layer and the second dielectric layer, so that the first dielectric layer A recess is formed between the second dielectric layer, and by plating from above, a metal enters the recess and a protrusion 2a is formed. The shape of the protrusion 2a can be selectively formed by adjusting the composition and flow rate of the roughening solution.
以下に、図5をもとに、図4(A)の電気配線基板の作製方法の一例を示す。図5(a)には基板1の電極3上に、下部クラッド4bとコア5と上部クラッド4aとから構成される光導波路が形成されている。光導波路上にエキシマレーザまたはドリルなどを用いた加工により、図5(b)に示すようなビアホール6を形成する。ビアホール6の形状は、略円筒形、略台円柱、略逆台形円柱のいずれの形状でも良い。
An example of a method for manufacturing the electrical wiring board in FIG. 4A will be described below with reference to FIG. In FIG. 5A, an optical waveguide composed of a lower clad 4 b, a
次に、ビアホール6加工時に生じるスミアはクロム酸法、濃硫酸法、アルカリ過マンガン酸法、プラズマ法等によりデスミア処理を行うことで除去される。40〜80g/Lの過マンガン酸塩を用いたデスミア処理を行う際には、ビアホール6の内壁の粗化も同時に行われ、光導波路の下部クラッド4bとコア5のエッチングレート差によって図5(c)に示すようなビアホール6に凹部7が形成される。
Next, the smear generated at the time of processing the via
次に、パラジウム-錫の錯化合物溶液により、ビアホール6の表面および内壁にPdを吸着した上で、HCHO、NaOH、ロッシェル塩、ポリエチレングリコール等の混合溶液を用いた無電解めっきを施す事により、光導波路上面、ビアホール6の内壁に厚み0.3〜3.0μmの図5(d)に示すような銅めっき8を形成する。
Next, by adsorbing Pd on the surface and inner wall of the via
次にラミネート法等によりレジスト層9を光導波路上面に形成し、レジスト層9をパターニングする事により、ビア上面に開口部を形成する(図5(e))。次に、硫酸銅、硫酸、塩素イオン、金属銅溶液中でめっき層に電解をかけることにより、ビアホール6の内壁及びレジスト開口部に厚み0.1〜10.0μm程度の厚みの銅めっきを形成したのち、レジストを除去し、さらに不要部分の無電解銅をプラズマ等によるエッチングで除去する事によって図4(A)に示す貫通電極が形成される。
Next, a resist layer 9 is formed on the upper surface of the optical waveguide by a lamination method or the like, and the resist layer 9 is patterned to form an opening on the upper surface of the via (FIG. 5E). Next, by subjecting the plating layer to electrolysis in a copper sulfate, sulfuric acid, chloride ion, or metallic copper solution, a copper plating having a thickness of about 0.1 to 10.0 μm is formed on the inner wall of the via
図6に、図4(B)の光電気混載基板の貫通電極上に、金属バンプまたは半田によって光電変換素子を実装させた光モジュールを示す。なお、図6の光電変換素子として、発光素子(面発光型レーザ:VCSEL)10を例示しているが、光電変換素子としてはこれに限定されず、PDなどの受光素子も用いることができる。 FIG. 6 shows an optical module in which a photoelectric conversion element is mounted by metal bumps or solder on the through electrode of the opto-electric hybrid board in FIG. In addition, although the light emitting element (surface emitting laser: VCSEL) 10 is illustrated as a photoelectric conversion element of FIG. 6, as a photoelectric conversion element, it is not limited to this, Light receiving elements, such as PD, can also be used.
図6(A)に示すように、発光素子10から出た光信号(図中の矢印)は、コア5に進入するように光路変換面12にて光の進行方向を変換される。光路変換面12は、光軸方向に対して45度に傾斜する傾斜面によって光の光路方向を90度変更させる。
As shown in FIG. 6A, the light signal (arrow in the figure) emitted from the
光路変換面12には、金(Au),銀(Ag),白金(Pt),アルミニウム(Al),銅(Cu)等の様に、コア5を導波する光に対して反射率の高い膜がその表面に形成されていることが好ましい。
The optical path conversion surface 12 has a high reflectivity with respect to light guided through the
光路変換面12の作製において、まず、コア5に対して、型押し、エッチング、ダイシングまたはレーザ加工などによって傾斜面を有する溝構造が作製される。そして、傾斜面の上に、反射率の高い膜を形成し、さらに溝構造に、下部クラッド4bおよび上部クラッド4aよりも屈折率の高い高屈折率体を充填させることにより光路変換面12を作製することができる。
In the production of the optical path conversion surface 12, first, a groove structure having an inclined surface is produced for the
発光素子10の電極10aと貫通電極2との間には、はんだボールなどの電気接続部11を設ける。電気接続部11としては、高速信号伝送用途として適した導電性部材であれば使用することが可能である。たとえば、金、銀、銅などの金属部材、さらにその形態としてはボールに限らず、柱状、バンプ状などであってもよい。
An electrical connection portion 11 such as a solder ball is provided between the electrode 10 a of the
図6(B)には、図6(A)に示す光モジュールをB−B’にて切断した光モジュールの断面図を示す。 FIG. 6B shows a cross-sectional view of the optical module obtained by cutting the optical module shown in FIG. 6A along B-B ′.
図6(B)において、1つのコア5は、2つの貫通電極2に挟まれた構造を示している。通常、発光素子10からの光は、光路変換面12で反射し、コア5に入射する。このとき、ミラーからの反射光の一部はクラッドに入射して迷光となるおそれがある。しかし、図6(B)のように、突出部2aが存在することにより、クラッドへの進入を遮蔽して迷光を低減することができる。
In FIG. 6B, one
コア5の左右が貫通電極2に挟まれていることにより、光導波路の開口数NA(Numerical Aperture)よりも大きな角度で入射した光を遮断し、隣接するコア間のクロストークが抑制される。
Since the left and right sides of the
なお、コア5と貫通電極2との位置関係は、図6(B)の光モジュールに限定されない。例えば、下部クラッド4b上に並んだ複数のコア5が、2つの貫通電極2に挟まれていてもよい。
The positional relationship between the
なお、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。 Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the present invention.
1:基板
2:貫通電極
2a:突出部
3:電極
4:クラッド部
4a:上部クラッド
4b:下部クラッド
5:コア
6:ビアホール
7:凹部
8:銅めっき
9:レジスト
10:発光素子
10a:発光素子の電極部
11:電気接続部
12:光路変換面
1: Substrate 2: Through electrode 2a: Protruding portion 3: Electrode 4: Cladding portion 4a: Upper cladding 4b: Lower cladding 5: Core 6: Via hole 7: Recessed portion 8: Copper plating 9: Resist 10: Light emitting element 10a: Light emitting element Electrode part 11: electrical connection part 12: optical path conversion surface
Claims (5)
前記第一の誘電体層上に設けられた第二の誘電体層と、
前記第一の誘電体層および前記第二の誘電体層と接触するように、前記第一の誘電体層および前記第二の誘電体層の積層方向に設けられた貫通電極であって、前記第一の誘電体層と前記第二の誘電体層との間に入り込んだ突出部を有する貫通電極と、を具備し、
前記突出部は、前記第一の誘電体層および第二の誘電体層との界面に対して傾斜した傾斜面を有する電気配線基板。 A first dielectric layer;
A second dielectric layer provided on the first dielectric layer;
A through electrode provided in a stacking direction of the first dielectric layer and the second dielectric layer so as to be in contact with the first dielectric layer and the second dielectric layer, anda through electrode having a protruding portion that enters between the a first dielectric layer a second dielectric layer,
The protrusion, the electric wiring board to have a tilted inclined surface with respect to the interface between the first dielectric layer and the second dielectric layer.
前第一の誘電体層は、前記コアの屈折率よりも小さい屈折率を有する下部クラッドであり、
前記コアの周囲を、前記下部クラッドとともに覆うように設けられ、前記コアの屈折率よりも小さい屈折率を有する上部クラッドをさらに具備する請求項1または2記載の電気配線基板。 The second dielectric layer is a core for transmitting light;
The first dielectric layer is a lower cladding having a refractive index smaller than that of the core;
The electric wiring board according to claim 1, further comprising an upper clad provided so as to cover the periphery of the core together with the lower clad and having a refractive index smaller than that of the core.
前記コアと光学的に結合し、前記貫通電極と電気的に接続する光電変換素子と、
を具備する光モジュール。 The electrical wiring board according to claim 3 or 4 ,
A photoelectric conversion element optically coupled to the core and electrically connected to the through electrode;
An optical module comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009154064A JP5383348B2 (en) | 2009-06-29 | 2009-06-29 | Electrical wiring board and optical module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009154064A JP5383348B2 (en) | 2009-06-29 | 2009-06-29 | Electrical wiring board and optical module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011009649A JP2011009649A (en) | 2011-01-13 |
JP5383348B2 true JP5383348B2 (en) | 2014-01-08 |
Family
ID=43565925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009154064A Active JP5383348B2 (en) | 2009-06-29 | 2009-06-29 | Electrical wiring board and optical module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5383348B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5322873B2 (en) * | 2009-04-27 | 2013-10-23 | 京セラ株式会社 | Optical module |
JP5454482B2 (en) | 2011-01-20 | 2014-03-26 | パナソニック株式会社 | Component mounting apparatus and component mounting method |
JP2015008261A (en) * | 2013-05-28 | 2015-01-15 | 京セラサーキットソリューションズ株式会社 | Wiring board and method of manufacturing the same |
JP7217692B2 (en) * | 2019-10-31 | 2023-02-03 | 京セラ株式会社 | Optical waveguide package and light emitting device |
WO2023162846A1 (en) * | 2022-02-25 | 2023-08-31 | 京セラ株式会社 | Optical waveguide substrate, optical waveguide package, and light source module |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54157266A (en) * | 1978-06-01 | 1979-12-12 | Fujitsu Ltd | Chemical cleaning method of multiilayer printed board |
JP3855768B2 (en) * | 1997-02-03 | 2006-12-13 | イビデン株式会社 | Printed wiring board and manufacturing method thereof |
JP2005136052A (en) * | 2003-10-29 | 2005-05-26 | Kyocera Corp | Wiring board, electrical apparatus, and their manufacturing method |
JP4606115B2 (en) * | 2004-10-20 | 2011-01-05 | 京セラ株式会社 | Multilayer substrate and manufacturing method thereof |
JP4810911B2 (en) * | 2005-07-26 | 2011-11-09 | パナソニック電工株式会社 | Epoxy resin composition, epoxy resin film, optical waveguide, optical / electrical hybrid wiring board, and electronic device |
JP5005416B2 (en) * | 2007-04-20 | 2012-08-22 | 新光電気工業株式会社 | Multilayer wiring board and manufacturing method thereof |
JP4504435B2 (en) * | 2008-02-15 | 2010-07-14 | 日本電信電話株式会社 | Planar optical circuit component and manufacturing method thereof |
-
2009
- 2009-06-29 JP JP2009154064A patent/JP5383348B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011009649A (en) | 2011-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4646618B2 (en) | Optical path conversion member, multilayer printed wiring board, and optical communication device | |
EP2128674A2 (en) | Opto-electric hybrid module and manufacturing method thereof | |
JP5322873B2 (en) | Optical module | |
JP4916096B2 (en) | Optical communication device | |
JP5383348B2 (en) | Electrical wiring board and optical module | |
JP5248795B2 (en) | Opto-electric hybrid package and manufacturing method thereof, opto-electric hybrid package with optical element, opto-electric hybrid module | |
JP5495896B2 (en) | Manufacturing method of optoelectric wiring board | |
JP5058006B2 (en) | Manufacturing method of optical transmission board | |
CN115840269A (en) | Optical waveguide within a glass substrate for optically coupling a die attached to the glass substrate | |
JP6105254B2 (en) | Optical waveguide laminated wiring board, optical module, and optical waveguide laminated wiring board manufacturing method | |
JP5328095B2 (en) | Optical transmission board, opto-electronic hybrid board, optical module, and optoelectric circuit system | |
JP5409262B2 (en) | Photoelectric wiring board manufacturing method and optoelectric wiring board | |
JP2008158388A (en) | Opto-electrical circuit board, optical module, and opto-electrical circuit system | |
JP5318978B2 (en) | Opto-electric hybrid package and manufacturing method thereof, opto-electric hybrid package with optical element, opto-electric hybrid module | |
CN110780393B (en) | Optical waveguide and optical circuit board | |
JP5225490B2 (en) | Optical transmission board and manufacturing method thereof, composite optical transmission board and optical module | |
US20150285995A1 (en) | Optical waveguide device and method of manufacturing the same | |
JP5409441B2 (en) | Optical transmission board and optical module | |
JP5334806B2 (en) | Photoelectric wiring board and optical module | |
JP2008134492A (en) | Optical transmission system and optical module equipped with same | |
JP2006060004A (en) | Optical component supporting substrate and its production method | |
JP5367635B2 (en) | Manufacturing method of wiring board with optical waveguide | |
JP2005157115A (en) | Ic chip mounting substrate, substrate for motherboard, optical communication device, method for manufacturing ic chip mounting substrate, and method for manufacturing substrate for motherboard | |
JP4562475B2 (en) | Package substrate and optical communication device | |
US11125954B2 (en) | Optical waveguide and optical waveguide device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131001 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5383348 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |