JP5375017B2 - Waveform measuring device - Google Patents
Waveform measuring device Download PDFInfo
- Publication number
- JP5375017B2 JP5375017B2 JP2008262594A JP2008262594A JP5375017B2 JP 5375017 B2 JP5375017 B2 JP 5375017B2 JP 2008262594 A JP2008262594 A JP 2008262594A JP 2008262594 A JP2008262594 A JP 2008262594A JP 5375017 B2 JP5375017 B2 JP 5375017B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- waveform
- circuit
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
本発明は、アナログ信号及びディジタル信号の双方の波形測定が可能な波形測定装置に関する。 The present invention relates to a waveform measuring apparatus capable of measuring both an analog signal and a digital signal.
波形測定装置の一種であるオシロスコープは、当初アナログ信号の波形測定を行うために開発されたものであったが、近年ではアナログ信号及びディジタル信号の双方の波形測定が可能なオシロスコープの開発も行われている。例えば、4CH(チャンネル)分のアナログ信号と8ビット又は16ビット分のディジタル信号との同時測定が可能なオシロスコープが既に製品化されている。 An oscilloscope, a type of waveform measurement device, was originally developed to measure the waveform of analog signals, but in recent years, oscilloscopes that can measure both analog and digital signal waveforms have been developed. ing. For example, an oscilloscope capable of simultaneously measuring an analog signal of 4CH (channel) and a digital signal of 8 bits or 16 bits has already been commercialized.
図4は、従来の波形測定装置の要部構成を示す図である。図4に示す通り、従来の波形測定装置100は、アナログ信号処理部101、ディジタル信号処理部102、表示回路103、ディスプレイ104、及びトリガ回路105を備えており、アナログ信号入力端T111〜T114から入力される4チャンネル分のアナログ信号と、ディジタル信号入力端T120から入力される8ビットのディジタル信号とを測定し、その測定結果をディスプレイ104に表示する。
FIG. 4 is a diagram showing a main configuration of a conventional waveform measuring apparatus. As shown in FIG. 4, the conventional
アナログ信号処理部101は、入力バッファ111〜114、アナログ/ディジタル変換器(ADC)121〜124、データ処理回路130、及びメモリ140を備えており、アナログ信号入力端T111〜T114から入力される4チャンネル分のアナログ信号をサンプリングし、サンプリングにより得られたデータの間引き処理等を必要に応じて行った上で140に一時的に記憶する。また、必要に応じてメモリ140に記憶したデータを読み出して表示回路103に出力する。
The analog
ディジタル信号処理部102は、データ処理回路210及びメモリ220を備えており、ディジタル信号入力端T120から入力される8ビットのディジタル信号に対してディジタルフィルタ処理等の所定の処理を施した上でメモリ220に一時的に記憶する。また、必要に応じてメモリ220に記憶したデータを読み出して表示回路103に出力する。
The digital
表示回路103は、アナログ信号処理部101のデータ処理回路130から出力されるデータ及びディジタル信号処理部102のデータ処理回路210から出力されるデータを用いてディスプレイ104に表示すべき画像信号を生成する。トリガ回路105は、アナログ信号処理部101の入力バッファ111〜114から出力される信号と、ディジタル信号入力端T120に入力される信号とを入力としており、これらの信号の何れか、又はこれらの信号の組み合わせに基づいて、アナログ信号処理部101のデータ処理回路130及びディジタル信号処理部102のデータ処理回路210にトリガを掛けるためのトリガ信号を出力する。
The
上記構成における波形測定装置100のアナログ信号入力端T111〜T114から4チャンネル分のアナログ信号がそれぞれ入力され、ディジタル信号入力端T120からディジタル信号が入力されると、例えば図5に示す波形表示がディスプレイ104になされる。図5は、従来の波形測定装置100における測定波形の表示例を示す図である。
When four channels of analog signals are input from the analog signal input terminals T111 to T114 of the
アナログ信号及びディジタル信号の同時表示が行われる場合には、図5に示す通り、波形測定装置100に設けられたディスプレイ104の表示領域が、アナログ信号の波形が表示されるアナログ信号表示領域R101と、ディジタル信号の波形が表示されるディジタル信号表示領域R102とに分割される。そして、アナログ信号入力端T111〜T114から入力される4チャンネル分のアナログ信号の波形WF101〜WF104がアナログ信号表示領域R101内にそれぞれ表示され、ディジタル信号入力端T120から入力されるディジタル信号の各ビット(図5では4ビットのみを図示)の波形WF201〜WF204がディジタル信号表示領域R102内にそれぞれ表示される。
When simultaneous display of an analog signal and a digital signal is performed, as shown in FIG. 5, the display area of the
尚、以下の特許文献1には、アナログ信号及びディジタル信号(ロジック信号)の双方の波形測定が可能な波形記録表示装置において、両信号の信号伝達経路の相違に基づく時間的なずれを補正する技術が開示されている。具体的には、同一の波形信号をアナログ入力部とロジック入力部とを介して記憶部に記憶させ、そのときの各波形データの時間的なずれを補正データとして保持し、実際の測定時に、この補正データに基づいてアナログ波形データとロジック波形データの読み出しタイミングを補正する技術が開示されている。
ところで、図4に示す通り、従来の波形測定装置100は、アナログ信号に対する処理を行うアナログ信号処理部101に対して、ディジタル信号に対する処理を行うディジタル信号処理部102を追加することで、アナログ信号及びディジタル信号の双方の波形測定を可能としている。このため、回路規模が大きくなるとともに部品点数が多くなり、波形測定装置100のコストの上昇を招いていたという問題があった。
By the way, as shown in FIG. 4, the conventional
本発明は上記事情に鑑みてなされたものであり、波形測定装置の小型化及び低コスト化を図ることができる波形測定装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a waveform measuring apparatus capable of reducing the size and cost of the waveform measuring apparatus.
上記課題を解決するために、本発明の波形測定装置は、アナログ信号が入力される複数の第1入力端(T11〜T14)とディジタル信号が入力される第2入力端(T20)とを備えており、前記アナログ信号及び前記ディジタル信号の少なくとも一方の波形測定が可能な波形測定装置(1)において、前記複数の第1入力端の各々に対応して設けられて前記第1入力端から入力される前記アナログ信号をそれぞれサンプリングする複数のサンプリング部(21〜24)と、前記複数のサンプリング部のうちの一のサンプリング部から出力される信号と前記第2入力端から入力される前記ディジタル信号との何れか一方を選択する選択回路(32)を有し、当該選択回路で選択された信号と前記複数のサンプリング部のうちの他のサンプリング部から出力される信号とに対して所定の信号処理を行う信号処理部(30)と、前記信号処理部で処理された信号を表示する表示部(60)と、前記第1入力端から入力される前記アナログ信号と前記第2入力端から入力される前記ディジタル信号とを入力としており、該信号の何れか又は該信号の組み合わせに基づいて前記信号処理部にトリガを掛けるためのトリガ信号を出力するトリガ部(70)とを備えることを特徴としている。
この発明によると、第1入力端からそれぞれ入力されて対応するサンプリング部でサンプリングされた信号のうちの1つと第2入力端から入力されたディジタル信号との何れか一方が信号処理部の選択回路で選択され、この選択された信号と他のサンプリング部から出力される信号とに対して所定の処理が行われて表示部に表示される。
また、本発明の波形測定装置は、前記第2入力端が、前記第1入力端に対応して複数設けられており、前記選択回路は、前記第1,第2入力端の組毎に複数設けられ、前記第1入力端に対応して設けられる前記サンプリング部から出力される信号と、前記第2入力端から入力されるディジタル信号との何れか一方を選択することを特徴としている。
また、本発明の波形測定装置は、前記信号処理部が、前記複数のサンプリング部のうちの他のサンプリング部から出力される信号の各々に対して、当該信号に応じた所定の処理を行う第1処理回路(31a〜31c)を備えることを特徴としている。
また、本発明の波形測定装置は、前記信号処理部が、前記選択回路に対応して設けられ、前記選択回路で選択された信号に応じた所定の信号処理を行う第2処理回路(33、82a〜82d)を備えることを特徴としている。
更に、本発明の波形測定装置は、前記第1,第2処理回路の少なくとも一方で処理された信号を記憶する記憶部(40)と、前記記憶部に対する前記信号の書き込み及び前記記憶部からの読み出しを制御する記憶制御部(34)とを備えることを特徴としている。
In order to solve the above problems, the waveform measuring apparatus of the present invention includes a plurality of first input terminals (T11 to T14) to which analog signals are input and a second input terminal (T20) to which digital signals are input. In the waveform measuring device (1) capable of measuring at least one of the analog signal and the digital signal, the waveform measuring device (1) is provided corresponding to each of the plurality of first input ends and input from the first input end. A plurality of sampling sections (21 to 24) that respectively sample the analog signals to be sampled, a signal output from one sampling section of the plurality of sampling sections, and the digital signal input from the second input terminal And a selection circuit (32) for selecting any one of the signal, the signal selected by the selection circuit, and another sample of the plurality of sampling units Signal processing unit for performing predetermined signal processing on the signal outputted from the section (30), a display unit for displaying the processed signal in the signal processing unit (60), the input from the first input terminal The analog signal and the digital signal input from the second input terminal are input, and a trigger signal for triggering the signal processing unit based on any one of the signals or a combination of the signals is provided. And a trigger unit (70) for outputting.
According to the present invention, one of the signals input from the first input terminals and sampled by the corresponding sampling section and the digital signal input from the second input terminal is the selection circuit of the signal processing section. The selected signal and a signal output from another sampling unit are subjected to predetermined processing and displayed on the display unit.
Further, in the waveform measuring apparatus of the present invention, a plurality of the second input terminals are provided corresponding to the first input terminals, and a plurality of the selection circuits are provided for each set of the first and second input terminals. One of a signal output from the sampling unit provided corresponding to the first input terminal and a digital signal input from the second input terminal is selected.
In the waveform measurement apparatus of the present invention, the signal processing unit performs a predetermined process corresponding to the signal for each of the signals output from the other sampling units among the plurality of sampling units. One processing circuit (31a to 31c) is provided.
In the waveform measuring apparatus of the present invention, the signal processing unit is provided corresponding to the selection circuit, and performs a predetermined signal processing according to a signal selected by the selection circuit (33, 33). 82a to 82d).
Furthermore, the waveform measuring apparatus of the present invention includes a storage unit (40) for storing a signal processed by at least one of the first and second processing circuits, writing the signal to the storage unit, and reading from the storage unit. And a storage control unit (34) for controlling reading.
本発明によれば、第1入力端からそれぞれ入力されて対応するサンプリング部でサンプリングされた信号のうちの1つと第2入力端から入力されたディジタル信号との何れか一方を信号処理部の選択回路で選択し、この選択した信号と他のサンプリング部から出力される信号とに対して所定の処理を施して表示部に表示している。このため、1つのアナログ信号の処理のために必要な信号処理部の信号処理回路とディジタル信号の処理のために必要な信号処理部の信号処理回路とを共通化することができ、波形測定装置の小型化及び低コスト化を図ることができるという効果がある。 According to the present invention, the signal processing unit selects one of the signals input from the first input terminals and sampled by the corresponding sampling unit and the digital signal input from the second input terminal. The signal is selected by a circuit, and the selected signal and a signal output from another sampling unit are subjected to predetermined processing and displayed on the display unit. Therefore, the signal processing circuit of the signal processing unit necessary for processing one analog signal and the signal processing circuit of the signal processing unit necessary for processing the digital signal can be shared, and the waveform measuring device There exists an effect that size reduction and cost reduction of can be achieved.
以下、図面を参照して本発明の実施形態による波形測定装置について詳細に説明する。尚、以下では、波形測定装置がディジタルオシロスコープである場合を例に挙げて説明する。 Hereinafter, a waveform measuring apparatus according to an embodiment of the present invention will be described in detail with reference to the drawings. Hereinafter, a case where the waveform measuring device is a digital oscilloscope will be described as an example.
〔第1実施形態〕
図1は、本発明の第1実施形態による波形測定装置の要部構成を示すブロック図である。図1に示す通り、本実施形態の波形測定装置1は、入力バッファ11〜14、アナログ/ディジタル変換器(ADC)21〜24(サンプリング部)、データ処理回路30(信号処理部)、メモリ40、表示回路50、ディスプレイ60(表示部)、及びトリガ回路70を備えており、アナログ信号入力端T11〜T14(第1入力端)から入力される4チャンネル分のアナログ信号と、ディジタル信号入力端T20(第2入力端)から入力される8ビットのディジタル信号とを測定し、その測定結果をディスプレイ60に表示する。
[First Embodiment]
FIG. 1 is a block diagram showing a main configuration of the waveform measuring apparatus according to the first embodiment of the present invention. As shown in FIG. 1, the waveform measuring apparatus 1 according to the present embodiment includes
入力バッファ11〜14は、アナログ信号入力端T11〜T14にそれぞれ接続されておりインピーダンス変換を行う。これら入力バッファ11〜14によって、アナログ信号入力端T11〜T14の入力インピーダンスが高インピーダンスに保たれる。ADC21〜24は、アナログ信号入力端T11〜T14に対応してそれぞれ設けられており、アナログ信号入力端T11〜T14から入力バッファ11〜14の各々を介して入力されるアナログ信号を所定のサンプリング周波数(例えば、数GHz)でサンプリングして8ビットのデータを順次出力する。
The
データ処理回路30は、信号処理回路31a〜31c(第1処理回路)、選択回路32、信号処理回路33(第2処理回路)、メモリ制御回路34、アナログ表示回路35、ディジタル表示回路36、及び合成回路37を備えており、ADC21〜24から出力されるデータとディジタル信号入力端T20から入力されるディジタル信号に対して所定の信号処理を行う。信号処理回路31a〜31cは、ユーザによって設定された取り込みモードに応じて、ADC21〜23から出力されるデータに対してP−P(Peak to Peak)圧縮処理、間引き処理、その他の各種処理を行う。
The
選択回路32は、ADC24から出力される8ビットのデータとディジタル信号入力端T20から入力される8ビットのディジタル信号との何れか一方をユーザの指示に応じて選択する。信号処理回路33は、選択回路32に対応して設けられ、選択回路32で選択されたデータ又はディジタル信号に応じた所定の処理を行う。具体的には、ADC24から出力されるデータが選択回路32で選択された場合には、上述した信号処理回路31a〜31cと同様に、P−P圧縮処理、間引き処理等の処理を行う。これに対し、ディジタル信号入力端T20から入力されたディジタル信号が選択回路32で選択された場合には、ディジタルフィルタを用いたノイズ除去処理等の処理を行う。
The
メモリ制御回路34は、信号処理回路31a〜31c,33から出力されるデータのメモリ40に対する書き込みを制御するとともに、メモリ40に記憶されたデータの読み出し制御を行う。アナログ表示回路35は、メモリ制御回路34により読み出されたデータのうち、アナログ信号入力端T11〜T14から入力されるアナログ信号に係るデータ(ADC21〜24から出力されるデータ)を用いてディスプレイ60に表示すべき波形データ(アナログ波形データ)を生成する。これに対し、ディジタル表示回路36は、メモリ制御回路34により読み出されたデータのうち、ディジタル信号入力端T20から入力されるディジタル信号に係るデータを用いてディスプレイ60に表示すべき波形データ(ディジタル波形データ)を生成する。
The
合成回路37は、ユーザの指示に応じて、アナログ波形データとディジタル波形データとを合成する。例えば、アナログ信号入力端T11〜T14に入力されるアナログ信号とディジタル信号入力端T20に入力されるディジタル信号との双方をディスプレイ60に表示すべき旨の指示がユーザによってなされた場合には、例えばアナログ波形データがディスプレイ60の上部に表示され、ディジタル波形データがディスプレイ60の下部に表示されるよう合成する。尚、アナログ信号とディジタル信号との何れか一方をディスプレイ60に表示すべき旨の指示がユーザによってなされた場合には、合成回路37はアナログ波形データとディジタル波形データとの合成は行わず、ユーザの指示に応じた波形データのみを出力する。
The
メモリ40は、信号処理回路31a〜31c,33から出力されるデータを一時的に記憶するメモリである。具体的に、メモリ40は、信号処理回路31a〜31c,33から出力されるデータの各々を個別に記憶する複数の記憶領域を備えており、各々の記憶領域はリングバッファとして作用する。各々の記憶領域に対するデータの書き込み及び各々の記憶領域からのデータの読み出しは、データ処理回路30に設けられたメモリ制御回路34によって制御される。
The
表示回路50は、データ処理回路30の合成回路37から出力される波形データに応じた画像をディスプレイ60に表示する。ディスプレイ60は、例えばCRT(Cathode Ray Tube)又は液晶表示装置等である。トリガ回路70は、入力バッファ11〜14から出力される信号と、ディジタル信号入力端T20に入力される信号とを入力としており、これらの信号の何れか、又はこれらの信号の組み合わせに基づいて、データ処理回路30トリガを掛けるためのトリガ信号を出力する。
The
次に、上記構成における波形測定装置1の動作について説明する。尚、ここでは、アナログ信号入力端T11〜T14に対して4チャンネル分のアナログ信号が入力され、ディジタル信号入力端T20からディジタル信号が入力される場合の動作を例に挙げて説明する。アナログ信号入力端T11〜T14に4チャンネル分のアナログ信号が入力されると、入力バッファ11〜14をそれぞれ介してADC21〜24に入力されてサンプリングされ、ADC21〜24の各々からデータ処理回路30に対して8ビットのデータが順次出力される。また、ディジタル信号入力端T20から入力されたディジタル信号は直接データ処理回路30に入力される。
Next, the operation of the waveform measuring apparatus 1 having the above configuration will be described. Here, an operation will be described as an example in which analog signals for four channels are input to the analog signal input terminals T11 to T14 and a digital signal is input from the digital signal input terminal T20. When analog signals for four channels are input to the analog signal input terminals T11 to T14, they are input to the
ADC21〜23から出力されたデータは、データ処理回路30の信号処理回路31a〜31cにそれぞれ入力され、P−P圧縮処理、間引き処理等の処理が行われる。これに対し、ADC24から出力されたデータ及びディジタル信号入力端T20から入力されたディジタル信号は、データ処理回路30の選択回路32に入力される。いま、ADC24から出力されたデータが選択回路32によって選択されたとすると、この選択されたデータは、信号処理回路33に入力されて、P−P圧縮処理、間引き処理等の処理が行われる。信号処理回路31a〜31c,33から出力されたデータは、メモリ制御回路34によってメモリ40の互いに異なる記憶領域にそれぞれ記憶される。
The data output from the
メモリ40に記憶されたデータは、ディスプレイ60への波形表示が行われるときに、メモリ制御回路34によって読み出される。メモリ制御回路34によって読み出されたデータは、アナログ表示回路35又はディジタル表示回路36に出力される。ここでは、選択回路32によってADC24から出力されたデータが選択されているため、メモリ40に記憶されたデータは、全てアナログ信号入力端T11〜T14から入力されるアナログ信号に係るデータである。従って、メモリ制御回路34によって読み出されたデータは、全てアナログ表示回路35に出力される。そして、アナログ表示回路35において、ディスプレイ60に表示すべきアナログ波形データが生成される。
The data stored in the
いま、アナログ信号のみをディスプレイ60に表示すべき旨の指示がユーザによってなされているとすると、アナログ表示回路35で生成されたアナログ波形データが合成回路37を介して表示回路50に出力され、そのアナログ波形データに応じた画像がディスプレイ60に表示される。図2は、本発明の第1実施形態による波形測定装置1による測定波形の表示例を示す図である。アナログ信号のみをディスプレイ60に表示すべき旨の指示がユーザによってなされている場合には、図2(a)に示す通り、アナログ信号入力端T11〜T14から入力される4チャンネル分のアナログ信号の波形WF11〜WF14がディスプレイ60内にそれぞれ表示される。
Now, assuming that the user has given an instruction to display only the analog signal on the
次に、データ処理回路30の選択回路32において、ディジタル信号入力端T20から入力されるディジタル信号が選択された場合には、選択されたディジタル信号が信号処理回路33に入力されてノイズ除去処理等の処理が行われた後に、メモリ制御回路34によってメモリ40に書き込まれる。そして、ディスプレイ60への波形表示を行うべメモリ40に記憶されたデータが読み出されると、メモリ40から読み出されたデータのうち、アナログ信号入力端T11〜T13から入力されるアナログ信号に係るデータはアナログ表示回路35に出力され、ディジタル信号入力端T20から入力されるディジタル信号に係るデータ(選択回路32で選択されたデータ)はディジタル表示回路36に出力される。
Next, when a digital signal input from the digital signal input terminal T20 is selected in the
そして、アナログ表示回路35においてディスプレイ60に表示すべきアナログ波形データが生成され、アディジタル表示回路36においてディスプレイ60に表示すべきディジタル波形データが生成される。いま、アナログ信号とディジタル信号との双方をディスプレイ60に表示すべき旨の指示がユーザによってなされているとすると、アナログ表示回路35で生成されたアナログ波形データとディジタル表示回路36で生成されたディジタル波形データとが合成回路37で合成されて表示回路50に出力され、その合成された波形データに応じた画像がディスプレイ60に表示される。
Then, analog waveform data to be displayed on the
アナログ信号とディジタル信号の双方をディスプレイ60に表示すべき旨の指示がユーザによってなされている場合には、図2(b)に示す通り、ディスプレイ60の表示領域が、アナログ信号の波形が表示されるアナログ信号表示領域R1と、ディジタル信号の波形が表示されるディジタル信号表示領域R2とに分割される。そして、アナログ信号入力端T11〜T13から入力される3チャンネル分のアナログ信号の波形WF11〜WF13がアナログ信号表示領域R11内にそれぞれ表示され、ディジタル信号入力端T20から入力されるディジタル信号の各ビット(図2では4ビットのみを図示)の波形WF211〜WF24がディジタル信号表示領域R2内にそれぞれ表示される。
When the user gives an instruction to display both the analog signal and the digital signal on the
ここで、選択回路32による選択を切り替えれば、ディジタル信号入力端T20から入力されるディジタル信号の波形表示と、アナログ信号入力端T14から入力されるアナログ信号の波形表示とを瞬時に切り替えることができる。このため、例えば、例えばアナログ信号入力端T14に入力されるアナログ信号を基準としてトリガ回路70によってトリガを掛けようとした場合に、選択回路32による選択を一時的に切り替えるだけで、そのトリガに用いるアナログ信号の波形を確認することができ、ユーザの利便性を向上させることができる。
Here, if the selection by the
以上説明した通り、本実施形態の波形測定装置1は、アナログ信号のサンプリングを行うADC24から出力されるデータとディジタル信号入力端T20から入力されるディジタル信号との何れかを選択する選択回路32をデータ処理回路30内に備えているため、ADC24から出力されたデータに対する信号処理回路とディジタル信号に対する信号処理回路とを共通化することができる。また、メモリ40の容量は、4チャンネル分のアナログ信号に係るデータを記憶することができる容量を確保すれば良いため、メモリ40の容量を削減することもできる。以上から、波形測定装置1の小型化及び低コスト化を図ることができる。
As described above, the waveform measuring apparatus 1 according to the present embodiment includes the
〔第2実施形態〕
図3は、本発明の第2実施形態による波形測定装置の要部構成を示すブロック図である。尚、図3においては、図1に示すブロックと同じ機能のブロックには同一の符号を付してある。図3に示す通り、本実施形態の波形測定装置2は、複数のディジタル信号入力端T21〜T24が設けられているとともに、データ処理回路30に代えてデータ処理回路80が設けられている点が図1に示す波形測定装置1と相違する。尚、複数のディジタル信号入力端T21〜T24から入力されるディジタル信号は、データ処理回路80及びトリガ回路70に供給される。
[Second Embodiment]
FIG. 3 is a block diagram showing a main configuration of the waveform measuring apparatus according to the second embodiment of the present invention. In FIG. 3, blocks having the same functions as those shown in FIG. As shown in FIG. 3, the
ディジタル信号入力端T21〜T24は、アナログ信号入力端T11〜T14に対応して設けられており、それぞれ8ビットのディジタル信号の入力が可能である。データ処理回路80は、選択回路81a〜81d及び信号処理回路82a〜82d(第2処理回路)と、図1に示したメモリ制御回路34、アナログ表示回路35、ディジタル表示回路36、及び合成回路37とを備える。
The digital signal input terminals T21 to T24 are provided corresponding to the analog signal input terminals T11 to T14, and can each input an 8-bit digital signal. The
選択回路81aはアナログ信号入力端T11及びディジタル信号入力端T21の組に対応して設けられ、ADC21から出力される8ビットのデータと、ディジタル信号入力端T21から入力される8ビットのディジタル信号との何れか一方をユーザの指示に応じて選択する。選択回路81bはアナログ信号入力端T12及びディジタル信号入力端T22の組に対応して設けられ、ADC22から出力される8ビットのデータと、ディジタル信号入力端T22から入力される8ビットのディジタル信号との何れか一方をユーザの指示に応じて選択する。
The
同様に、選択回路81cはアナログ信号入力端T13及びディジタル信号入力端T23の組に対応して設けられ、ADC23から出力される8ビットのデータと、ディジタル信号入力端T23から入力される8ビットのディジタル信号との何れか一方をユーザの指示に応じて選択する。選択回路81dはアナログ信号入力端T14及びディジタル信号入力端T24の組に対応して設けられ、ADC24から出力される8ビットのデータと、ディジタル信号入力端T24から入力される8ビットのディジタル信号との何れか一方をユーザの指示に応じて選択する。
Similarly, the
信号処理回路82a〜82dは、選択回路81a〜81dに対応してそれぞれ設けられ、対応する選択回路で選択されたデータ又はディジタル信号に応じた所定の処理を行う。具体的には、データ(ADCから出力されるデータ)が対応する選択回路で選択された場合には、図1に示す信号処理回路31a〜31cと同様に、P−P圧縮処理、間引き処理等の処理を行う。これに対し、ディジタル信号(対応するディジタル信号入力端から入力されたディジタル信号)が対応する選択回路で選択された場合には、ディジタルフィルタを用いたノイズ除去処理等の処理を行う。
The signal processing circuits 82a to 82d are provided corresponding to the
以上の構成の波形測定装置2は、図1に示す波形測定装置1の選択回路32で行われていた選択(ADC24から出力されるデータとディジタル信号入力端T20から入力されるディジタル信号との選択)を、ADC21〜23に拡張したものである。このため、基本的な動作は、第1実施形態と同様であるため、詳細な説明は省略する。
The
また、本実施形態の波形測定装置2は、選択回路81a〜81の選択の組み合わせを変えることにより、以下の(1)〜(5)に示す使い方が可能である。
(1)4チャンネル分のアナログ信号の波形表示
(2)3チャンネル分のアナログ信号及び8ビットのディジタル信号の波形表示
(3)2チャンネル分のアナログ信号及び16ビットのディジタル信号の波形表示
(4)1チャンネル分のアナログ信号及び24ビットのディジタル信号の波形表示
(5)32ビットのディジタル信号の波形表示
Moreover, the
(1) Waveform display of analog signals for 4 channels (2) Waveform display of analog signals for 3 channels and 8-bit digital signals (3) Waveform display of analog signals for 2 channels and 16-bit digital signals (4) ) Waveform display of analog signal for 1 channel and 24-bit digital signal (5) Waveform display of 32-bit digital signal
以上説明した通り、本実施形態の波形測定装置2は、ADC21〜24から出力されるデータとディジタル信号入力端T21〜T24から入力されるディジタル信号とをそれぞれ選択する選択回路81a〜81dをデータ処理回路80内に備えているため、ADC21〜24の各々から出力されるデータに対する信号処理回路とディジタル信号入力端T21〜T24の各々から入力されるディジタル信号に対する信号処理回路とを共通化することができる。また、メモリ40の容量は、4チャンネル分のアナログ信号に係るデータを記憶することができる容量を確保すれば良いため、メモリ40の容量を削減することもできる。以上から、波形測定装置2の小型化及び低コスト化を図ることができる。
As described above, the
以上、本発明の実施形態による波形測定装置について説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、波形測定装置としてオシロスコープを例に挙げて説明したが、ディジタルオシロスコープ以外の他の波形測定装置に設けることも可能である。尚、他の波形測定装置としては、スペクトラムアナライザー、シリアルバスアナライザー、ロジックアナライザー、チャートレコーダ、電力計等が挙げられる。 The waveform measuring apparatus according to the embodiment of the present invention has been described above. However, the present invention is not limited to the above-described embodiment, and can be freely changed within the scope of the present invention. For example, in the above-described embodiment, an oscilloscope has been described as an example of the waveform measurement device. However, the waveform measurement device may be provided in another waveform measurement device other than a digital oscilloscope. Other waveform measuring devices include a spectrum analyzer, a serial bus analyzer, a logic analyzer, a chart recorder, a wattmeter, and the like.
1,2 波形測定装置
21〜24 ADC
30 データ処理回路
32 選択回路
31a〜31c 信号処理回路
33 信号処理回路
34 メモリ制御回路
40 メモリ
60 ディスプレイ
80 データ処理回路
81a〜81d 選択回路
82a〜82d 信号処理回路
T11〜T14 アナログ信号入力端
T20 ディジタル信号入力端
T21〜T24 ディジタル信号入力端
1, 2 Waveform measuring device 21-24 ADC
DESCRIPTION OF
Claims (5)
前記複数の第1入力端の各々に対応して設けられて前記第1入力端から入力される前記アナログ信号をそれぞれサンプリングする複数のサンプリング部と、
前記複数のサンプリング部のうちの一のサンプリング部から出力される信号と前記第2入力端から入力される前記ディジタル信号との何れか一方を選択する選択回路を有し、当該選択回路で選択された信号と前記複数のサンプリング部のうちの他のサンプリング部から出力される信号とに対して所定の信号処理を行う信号処理部と、
前記信号処理部で処理された信号を表示する表示部と、
前記第1入力端から入力される前記アナログ信号と前記第2入力端から入力される前記ディジタル信号とを入力としており、該信号の何れか又は該信号の組み合わせに基づいて前記信号処理部にトリガを掛けるためのトリガ信号を出力するトリガ部と
を備えることを特徴とする波形測定装置。 In the waveform measuring apparatus comprising a plurality of first input terminals to which an analog signal is input and a second input terminal to which a digital signal is input, and capable of measuring the waveform of at least one of the analog signal and the digital signal,
A plurality of sampling units provided corresponding to each of the plurality of first input terminals and respectively sampling the analog signals input from the first input terminal;
A selection circuit that selects one of the signal output from one sampling unit of the plurality of sampling units and the digital signal input from the second input end, and is selected by the selection circuit; A signal processing unit that performs predetermined signal processing on the received signal and a signal output from another sampling unit among the plurality of sampling units;
A display unit for displaying the signal processed by the signal processing unit;
The analog signal input from the first input terminal and the digital signal input from the second input terminal are input, and the signal processing unit is triggered based on one of the signals or a combination of the signals And a trigger unit for outputting a trigger signal for applying the waveform.
前記選択回路は、前記第1,第2入力端の組毎に複数設けられ、前記第1入力端に対応して設けられる前記サンプリング部から出力される信号と、前記第2入力端から入力されるディジタル信号との何れか一方を選択することを特徴とする請求項1記載の波形測定装置。 A plurality of the second input ends are provided corresponding to the first input ends,
A plurality of the selection circuits are provided for each set of the first and second input terminals, and the signal output from the sampling unit provided corresponding to the first input terminal and the second input terminal are input. 2. The waveform measuring apparatus according to claim 1, wherein one of the digital signals is selected.
前記記憶部に対する前記信号の書き込み及び前記記憶部からの読み出しを制御する記憶制御部と
を備えることを特徴とする請求項4記載の波形測定装置。 A storage unit for storing a signal processed by at least one of the first and second processing circuits;
The waveform measurement apparatus according to claim 4, further comprising: a storage control unit that controls writing of the signal to the storage unit and reading from the storage unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008262594A JP5375017B2 (en) | 2008-10-09 | 2008-10-09 | Waveform measuring device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008262594A JP5375017B2 (en) | 2008-10-09 | 2008-10-09 | Waveform measuring device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010091457A JP2010091457A (en) | 2010-04-22 |
JP5375017B2 true JP5375017B2 (en) | 2013-12-25 |
Family
ID=42254311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008262594A Active JP5375017B2 (en) | 2008-10-09 | 2008-10-09 | Waveform measuring device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5375017B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5581165B2 (en) * | 2010-10-05 | 2014-08-27 | 横河電機株式会社 | Power measuring device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS546190B2 (en) * | 1974-03-26 | 1979-03-26 | ||
JPH01242969A (en) * | 1988-03-24 | 1989-09-27 | Toshiba Corp | Signal observing device |
JPH0283455A (en) * | 1988-09-20 | 1990-03-23 | Fujitsu General Ltd | Digital oscilloscope |
US7529641B2 (en) * | 2006-04-21 | 2009-05-05 | Tektronix, Inc. | Mixed signal display for a measurement instrument |
-
2008
- 2008-10-09 JP JP2008262594A patent/JP5375017B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010091457A (en) | 2010-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8059129B2 (en) | Fast rasterizer | |
US20140240571A1 (en) | Image data processing method, image sensor and image data processing system using the method | |
JP5375017B2 (en) | Waveform measuring device | |
KR100884166B1 (en) | Ad/da conversion compatible device | |
US20030218612A1 (en) | True dual-timebase arrangement for an oscilloscope | |
JP5412787B2 (en) | Waveform display device and waveform display method | |
JP2006318482A (en) | Apparatus and method for generating complementary cumulative distribution function (ccdf) curve | |
JPH056687A (en) | Analog signal storage device | |
US20110018747A1 (en) | Data Generator Providing Large Amounts of Data of Arbitrary Word Length | |
JPH06123757A (en) | Test equipment | |
JPS5876997A (en) | Signal measuring apparatus | |
JP2673393B2 (en) | Waveform analyzer | |
JP3368472B2 (en) | Signal analyzer | |
JP3279010B2 (en) | Display data interpolation device | |
JP2002073100A (en) | Method and device for displaying waveform for waveform measuring instrument | |
WO2010128541A1 (en) | Successive approximation a/d converter | |
JP2006053480A (en) | Liquid crystal drive unit | |
JPS61262668A (en) | Method for contracting wave form for wave form memory apparatus | |
JP5218814B2 (en) | Waveform measuring device | |
JPH08220145A (en) | Waveform display method for digital oscilloscope | |
JPH07128372A (en) | Signal measuring method | |
JP2002350510A (en) | Semiconductor testing apparatus | |
JP2021173646A (en) | Digital oscilloscope | |
CN115704837A (en) | Measuring instrument and measuring method | |
CN115499079A (en) | Synchronous data acquisition card |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110815 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130909 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5375017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |