JP5375017B2

JP5375017B2 - Waveform measuring device

Info

Publication number: JP5375017B2
Application number: JP2008262594A
Authority: JP
Inventors: 和則森田; 誠児加藤
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2008-10-09
Filing date: 2008-10-09
Publication date: 2013-12-25
Anticipated expiration: 2028-10-09
Also published as: JP2010091457A

Abstract

PROBLEM TO BE SOLVED: To provide a waveform measurement device which is reduced in the size and cost. SOLUTION: The waveform measurement device 1 includes ADCs 21-24 for respectively sampling analog signals input from analog signal input terminals T11-T14, a data processing circuit 30 for applying predetermined processing to data output from the ADCs 21-24 and digital signals input from a digital signal input terminal T20, and a display circuit 50 for displaying an image according to waveform data output from the data processing circuit 30 on a display 60. The data processing circuit 30 has a selection circuit 32 for selecting one of the data output from the ADC 24 and the digital signal input from the digital signal input terminal T20 and applies predetermined processing only to the signal selected by the selection circuit 32. COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、アナログ信号及びディジタル信号の双方の波形測定が可能な波形測定装置に関する。 The present invention relates to a waveform measuring apparatus capable of measuring both an analog signal and a digital signal.

波形測定装置の一種であるオシロスコープは、当初アナログ信号の波形測定を行うために開発されたものであったが、近年ではアナログ信号及びディジタル信号の双方の波形測定が可能なオシロスコープの開発も行われている。例えば、４ＣＨ（チャンネル）分のアナログ信号と８ビット又は１６ビット分のディジタル信号との同時測定が可能なオシロスコープが既に製品化されている。 An oscilloscope, a type of waveform measurement device, was originally developed to measure the waveform of analog signals, but in recent years, oscilloscopes that can measure both analog and digital signal waveforms have been developed. ing. For example, an oscilloscope capable of simultaneously measuring an analog signal of 4CH (channel) and a digital signal of 8 bits or 16 bits has already been commercialized.

図４は、従来の波形測定装置の要部構成を示す図である。図４に示す通り、従来の波形測定装置１００は、アナログ信号処理部１０１、ディジタル信号処理部１０２、表示回路１０３、ディスプレイ１０４、及びトリガ回路１０５を備えており、アナログ信号入力端Ｔ１１１〜Ｔ１１４から入力される４チャンネル分のアナログ信号と、ディジタル信号入力端Ｔ１２０から入力される８ビットのディジタル信号とを測定し、その測定結果をディスプレイ１０４に表示する。 FIG. 4 is a diagram showing a main configuration of a conventional waveform measuring apparatus. As shown in FIG. 4, the conventional waveform measuring apparatus 100 includes an analog signal processing unit 101, a digital signal processing unit 102, a display circuit 103, a display 104, and a trigger circuit 105, and from analog signal input terminals T111 to T114. The input analog signal for four channels and the 8-bit digital signal input from the digital signal input terminal T120 are measured, and the measurement result is displayed on the display 104.

アナログ信号処理部１０１は、入力バッファ１１１〜１１４、アナログ／ディジタル変換器（ＡＤＣ）１２１〜１２４、データ処理回路１３０、及びメモリ１４０を備えており、アナログ信号入力端Ｔ１１１〜Ｔ１１４から入力される４チャンネル分のアナログ信号をサンプリングし、サンプリングにより得られたデータの間引き処理等を必要に応じて行った上で１４０に一時的に記憶する。また、必要に応じてメモリ１４０に記憶したデータを読み出して表示回路１０３に出力する。 The analog signal processing unit 101 includes input buffers 111 to 114, analog / digital converters (ADC) 121 to 124, a data processing circuit 130, and a memory 140. The analog signal processing unit 101 inputs 4 from analog signal input terminals T 111 to T 114. The analog signals for the channels are sampled, the data obtained by sampling is thinned out as necessary, and temporarily stored in 140. Further, the data stored in the memory 140 is read out and output to the display circuit 103 as necessary.

ディジタル信号処理部１０２は、データ処理回路２１０及びメモリ２２０を備えており、ディジタル信号入力端Ｔ１２０から入力される８ビットのディジタル信号に対してディジタルフィルタ処理等の所定の処理を施した上でメモリ２２０に一時的に記憶する。また、必要に応じてメモリ２２０に記憶したデータを読み出して表示回路１０３に出力する。 The digital signal processing unit 102 includes a data processing circuit 210 and a memory 220. The digital signal processing unit 102 performs predetermined processing such as digital filter processing on the 8-bit digital signal input from the digital signal input terminal T120, and then performs memory processing. 220 is temporarily stored. Further, the data stored in the memory 220 is read out and output to the display circuit 103 as necessary.

表示回路１０３は、アナログ信号処理部１０１のデータ処理回路１３０から出力されるデータ及びディジタル信号処理部１０２のデータ処理回路２１０から出力されるデータを用いてディスプレイ１０４に表示すべき画像信号を生成する。トリガ回路１０５は、アナログ信号処理部１０１の入力バッファ１１１〜１１４から出力される信号と、ディジタル信号入力端Ｔ１２０に入力される信号とを入力としており、これらの信号の何れか、又はこれらの信号の組み合わせに基づいて、アナログ信号処理部１０１のデータ処理回路１３０及びディジタル信号処理部１０２のデータ処理回路２１０にトリガを掛けるためのトリガ信号を出力する。 The display circuit 103 generates an image signal to be displayed on the display 104 using the data output from the data processing circuit 130 of the analog signal processing unit 101 and the data output from the data processing circuit 210 of the digital signal processing unit 102. . The trigger circuit 105 receives a signal output from the input buffers 111 to 114 of the analog signal processing unit 101 and a signal input to the digital signal input terminal T120, and either of these signals or these signals is input. Based on the combination, a trigger signal for triggering the data processing circuit 130 of the analog signal processing unit 101 and the data processing circuit 210 of the digital signal processing unit 102 is output.

上記構成における波形測定装置１００のアナログ信号入力端Ｔ１１１〜Ｔ１１４から４チャンネル分のアナログ信号がそれぞれ入力され、ディジタル信号入力端Ｔ１２０からディジタル信号が入力されると、例えば図５に示す波形表示がディスプレイ１０４になされる。図５は、従来の波形測定装置１００における測定波形の表示例を示す図である。 When four channels of analog signals are input from the analog signal input terminals T111 to T114 of the waveform measuring apparatus 100 having the above-described configuration and a digital signal is input from the digital signal input terminal T120, for example, a waveform display shown in FIG. 5 is displayed. 104. FIG. 5 is a diagram illustrating a display example of a measured waveform in the conventional waveform measuring apparatus 100.

アナログ信号及びディジタル信号の同時表示が行われる場合には、図５に示す通り、波形測定装置１００に設けられたディスプレイ１０４の表示領域が、アナログ信号の波形が表示されるアナログ信号表示領域Ｒ１０１と、ディジタル信号の波形が表示されるディジタル信号表示領域Ｒ１０２とに分割される。そして、アナログ信号入力端Ｔ１１１〜Ｔ１１４から入力される４チャンネル分のアナログ信号の波形ＷＦ１０１〜ＷＦ１０４がアナログ信号表示領域Ｒ１０１内にそれぞれ表示され、ディジタル信号入力端Ｔ１２０から入力されるディジタル信号の各ビット（図５では４ビットのみを図示）の波形ＷＦ２０１〜ＷＦ２０４がディジタル信号表示領域Ｒ１０２内にそれぞれ表示される。 When simultaneous display of an analog signal and a digital signal is performed, as shown in FIG. 5, the display area of the display 104 provided in the waveform measuring apparatus 100 is an analog signal display area R101 in which the waveform of the analog signal is displayed. The digital signal waveform is divided into a digital signal display region R102 where the waveform of the digital signal is displayed. The analog signal waveforms WF101 to WF104 for four channels input from the analog signal input terminals T111 to T114 are displayed in the analog signal display region R101, and each bit of the digital signal input from the digital signal input terminal T120 is displayed. Waveforms WF201 to WF204 (only 4 bits are shown in FIG. 5) are displayed in the digital signal display region R102.

尚、以下の特許文献１には、アナログ信号及びディジタル信号（ロジック信号）の双方の波形測定が可能な波形記録表示装置において、両信号の信号伝達経路の相違に基づく時間的なずれを補正する技術が開示されている。具体的には、同一の波形信号をアナログ入力部とロジック入力部とを介して記憶部に記憶させ、そのときの各波形データの時間的なずれを補正データとして保持し、実際の測定時に、この補正データに基づいてアナログ波形データとロジック波形データの読み出しタイミングを補正する技術が開示されている。
特開平０７−２９４５５８号公報 In Patent Document 1 below, in a waveform recording / display device capable of measuring both analog signals and digital signals (logic signals), a time lag based on a difference in signal transmission paths of both signals is corrected. Technology is disclosed. Specifically, the same waveform signal is stored in the storage unit via the analog input unit and the logic input unit, the time lag of each waveform data at that time is held as correction data, and at the time of actual measurement, A technique for correcting the readout timing of analog waveform data and logic waveform data based on this correction data is disclosed.
JP 07-294558 A

ところで、図４に示す通り、従来の波形測定装置１００は、アナログ信号に対する処理を行うアナログ信号処理部１０１に対して、ディジタル信号に対する処理を行うディジタル信号処理部１０２を追加することで、アナログ信号及びディジタル信号の双方の波形測定を可能としている。このため、回路規模が大きくなるとともに部品点数が多くなり、波形測定装置１００のコストの上昇を招いていたという問題があった。 By the way, as shown in FIG. 4, the conventional waveform measuring apparatus 100 adds an analog signal processing unit 102 that performs processing on a digital signal to an analog signal processing unit 101 that performs processing on an analog signal. And waveform measurement of both digital signals. For this reason, there has been a problem that the circuit scale is increased and the number of parts is increased, leading to an increase in the cost of the waveform measuring apparatus 100.

本発明は上記事情に鑑みてなされたものであり、波形測定装置の小型化及び低コスト化を図ることができる波形測定装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a waveform measuring apparatus capable of reducing the size and cost of the waveform measuring apparatus.

上記課題を解決するために、本発明の波形測定装置は、アナログ信号が入力される複数の第１入力端（Ｔ１１〜Ｔ１４）とディジタル信号が入力される第２入力端（Ｔ２０）とを備えており、前記アナログ信号及び前記ディジタル信号の少なくとも一方の波形測定が可能な波形測定装置（１）において、前記複数の第１入力端の各々に対応して設けられて前記第１入力端から入力される前記アナログ信号をそれぞれサンプリングする複数のサンプリング部（２１〜２４）と、前記複数のサンプリング部のうちの一のサンプリング部から出力される信号と前記第２入力端から入力される前記ディジタル信号との何れか一方を選択する選択回路（３２）を有し、当該選択回路で選択された信号と前記複数のサンプリング部のうちの他のサンプリング部から出力される信号とに対して所定の信号処理を行う信号処理部（３０）と、前記信号処理部で処理された信号を表示する表示部（６０）と、前記第１入力端から入力される前記アナログ信号と前記第２入力端から入力される前記ディジタル信号とを入力としており、該信号の何れか又は該信号の組み合わせに基づいて前記信号処理部にトリガを掛けるためのトリガ信号を出力するトリガ部（７０）とを備えることを特徴としている。
この発明によると、第１入力端からそれぞれ入力されて対応するサンプリング部でサンプリングされた信号のうちの１つと第２入力端から入力されたディジタル信号との何れか一方が信号処理部の選択回路で選択され、この選択された信号と他のサンプリング部から出力される信号とに対して所定の処理が行われて表示部に表示される。
また、本発明の波形測定装置は、前記第２入力端が、前記第１入力端に対応して複数設けられており、前記選択回路は、前記第１，第２入力端の組毎に複数設けられ、前記第１入力端に対応して設けられる前記サンプリング部から出力される信号と、前記第２入力端から入力されるディジタル信号との何れか一方を選択することを特徴としている。
また、本発明の波形測定装置は、前記信号処理部が、前記複数のサンプリング部のうちの他のサンプリング部から出力される信号の各々に対して、当該信号に応じた所定の処理を行う第１処理回路（３１ａ〜３１ｃ）を備えることを特徴としている。
また、本発明の波形測定装置は、前記信号処理部が、前記選択回路に対応して設けられ、前記選択回路で選択された信号に応じた所定の信号処理を行う第２処理回路（３３、８２ａ〜８２ｄ）を備えることを特徴としている。
更に、本発明の波形測定装置は、前記第１，第２処理回路の少なくとも一方で処理された信号を記憶する記憶部（４０）と、前記記憶部に対する前記信号の書き込み及び前記記憶部からの読み出しを制御する記憶制御部（３４）とを備えることを特徴としている。 In order to solve the above problems, the waveform measuring apparatus of the present invention includes a plurality of first input terminals (T11 to T14) to which analog signals are input and a second input terminal (T20) to which digital signals are input. In the waveform measuring device (1) capable of measuring at least one of the analog signal and the digital signal, the waveform measuring device (1) is provided corresponding to each of the plurality of first input ends and input from the first input end. A plurality of sampling sections (21 to 24) that respectively sample the analog signals to be sampled, a signal output from one sampling section of the plurality of sampling sections, and the digital signal input from the second input terminal And a selection circuit (32) for selecting any one of the signal, the signal selected by the selection circuit, and another sample of the plurality of sampling units Signal processing unit for performing predetermined signal processing on the signal outputted from the section (30), a display unit for displaying the processed signal in the signal processing unit (60), the input from the first input terminal The analog signal and the digital signal input from the second input terminal are input, and a trigger signal for triggering the signal processing unit based on any one of the signals or a combination of the signals is provided. And a trigger unit (70) for outputting.
According to the present invention, one of the signals input from the first input terminals and sampled by the corresponding sampling section and the digital signal input from the second input terminal is the selection circuit of the signal processing section. The selected signal and a signal output from another sampling unit are subjected to predetermined processing and displayed on the display unit.
Further, in the waveform measuring apparatus of the present invention, a plurality of the second input terminals are provided corresponding to the first input terminals, and a plurality of the selection circuits are provided for each set of the first and second input terminals. One of a signal output from the sampling unit provided corresponding to the first input terminal and a digital signal input from the second input terminal is selected.
In the waveform measurement apparatus of the present invention, the signal processing unit performs a predetermined process corresponding to the signal for each of the signals output from the other sampling units among the plurality of sampling units. One processing circuit (31a to 31c) is provided.
In the waveform measuring apparatus of the present invention, the signal processing unit is provided corresponding to the selection circuit, and performs a predetermined signal processing according to a signal selected by the selection circuit (33, 33). 82a to 82d).
Furthermore, the waveform measuring apparatus of the present invention includes a storage unit (40) for storing a signal processed by at least one of the first and second processing circuits, writing the signal to the storage unit, and reading from the storage unit. And a storage control unit (34) for controlling reading.

本発明によれば、第１入力端からそれぞれ入力されて対応するサンプリング部でサンプリングされた信号のうちの１つと第２入力端から入力されたディジタル信号との何れか一方を信号処理部の選択回路で選択し、この選択した信号と他のサンプリング部から出力される信号とに対して所定の処理を施して表示部に表示している。このため、１つのアナログ信号の処理のために必要な信号処理部の信号処理回路とディジタル信号の処理のために必要な信号処理部の信号処理回路とを共通化することができ、波形測定装置の小型化及び低コスト化を図ることができるという効果がある。 According to the present invention, the signal processing unit selects one of the signals input from the first input terminals and sampled by the corresponding sampling unit and the digital signal input from the second input terminal. The signal is selected by a circuit, and the selected signal and a signal output from another sampling unit are subjected to predetermined processing and displayed on the display unit. Therefore, the signal processing circuit of the signal processing unit necessary for processing one analog signal and the signal processing circuit of the signal processing unit necessary for processing the digital signal can be shared, and the waveform measuring device There exists an effect that size reduction and cost reduction of can be achieved.

以下、図面を参照して本発明の実施形態による波形測定装置について詳細に説明する。尚、以下では、波形測定装置がディジタルオシロスコープである場合を例に挙げて説明する。 Hereinafter, a waveform measuring apparatus according to an embodiment of the present invention will be described in detail with reference to the drawings. Hereinafter, a case where the waveform measuring device is a digital oscilloscope will be described as an example.

〔第１実施形態〕
図１は、本発明の第１実施形態による波形測定装置の要部構成を示すブロック図である。図１に示す通り、本実施形態の波形測定装置１は、入力バッファ１１〜１４、アナログ／ディジタル変換器（ＡＤＣ）２１〜２４（サンプリング部）、データ処理回路３０（信号処理部）、メモリ４０、表示回路５０、ディスプレイ６０（表示部）、及びトリガ回路７０を備えており、アナログ信号入力端Ｔ１１〜Ｔ１４（第１入力端）から入力される４チャンネル分のアナログ信号と、ディジタル信号入力端Ｔ２０（第２入力端）から入力される８ビットのディジタル信号とを測定し、その測定結果をディスプレイ６０に表示する。 [First Embodiment]
FIG. 1 is a block diagram showing a main configuration of the waveform measuring apparatus according to the first embodiment of the present invention. As shown in FIG. 1, the waveform measuring apparatus 1 according to the present embodiment includes input buffers 11 to 14, analog / digital converters (ADC) 21 to 24 (sampling unit), a data processing circuit 30 (signal processing unit), and a memory 40. , A display circuit 50, a display 60 (display unit), and a trigger circuit 70, and an analog signal for four channels input from analog signal input terminals T11 to T14 (first input terminal) and a digital signal input terminal An 8-bit digital signal input from T20 (second input terminal) is measured, and the measurement result is displayed on the display 60.

入力バッファ１１〜１４は、アナログ信号入力端Ｔ１１〜Ｔ１４にそれぞれ接続されておりインピーダンス変換を行う。これら入力バッファ１１〜１４によって、アナログ信号入力端Ｔ１１〜Ｔ１４の入力インピーダンスが高インピーダンスに保たれる。ＡＤＣ２１〜２４は、アナログ信号入力端Ｔ１１〜Ｔ１４に対応してそれぞれ設けられており、アナログ信号入力端Ｔ１１〜Ｔ１４から入力バッファ１１〜１４の各々を介して入力されるアナログ信号を所定のサンプリング周波数（例えば、数ＧＨｚ）でサンプリングして８ビットのデータを順次出力する。 The input buffers 11 to 14 are connected to the analog signal input terminals T11 to T14, respectively, and perform impedance conversion. These input buffers 11 to 14 keep the input impedance of the analog signal input terminals T11 to T14 at a high impedance. The ADCs 21 to 24 are provided corresponding to the analog signal input terminals T11 to T14, respectively, and analog signals input from the analog signal input terminals T11 to T14 via the input buffers 11 to 14 have a predetermined sampling frequency. Sampling is performed (for example, several GHz), and 8-bit data is sequentially output.

データ処理回路３０は、信号処理回路３１ａ〜３１ｃ（第１処理回路）、選択回路３２、信号処理回路３３（第２処理回路）、メモリ制御回路３４、アナログ表示回路３５、ディジタル表示回路３６、及び合成回路３７を備えており、ＡＤＣ２１〜２４から出力されるデータとディジタル信号入力端Ｔ２０から入力されるディジタル信号に対して所定の信号処理を行う。信号処理回路３１ａ〜３１ｃは、ユーザによって設定された取り込みモードに応じて、ＡＤＣ２１〜２３から出力されるデータに対してＰ−Ｐ（Peak to Peak）圧縮処理、間引き処理、その他の各種処理を行う。 The data processing circuit 30 includes signal processing circuits 31a to 31c (first processing circuit), a selection circuit 32, a signal processing circuit 33 (second processing circuit), a memory control circuit 34, an analog display circuit 35, a digital display circuit 36, and A synthesis circuit 37 is provided, and performs predetermined signal processing on the data output from the ADCs 21 to 24 and the digital signal input from the digital signal input terminal T20. The signal processing circuits 31 a to 31 c perform PP (Peak to Peak) compression processing, thinning processing, and other various processing on the data output from the ADCs 21 to 23 according to the capture mode set by the user. .

選択回路３２は、ＡＤＣ２４から出力される８ビットのデータとディジタル信号入力端Ｔ２０から入力される８ビットのディジタル信号との何れか一方をユーザの指示に応じて選択する。信号処理回路３３は、選択回路３２に対応して設けられ、選択回路３２で選択されたデータ又はディジタル信号に応じた所定の処理を行う。具体的には、ＡＤＣ２４から出力されるデータが選択回路３２で選択された場合には、上述した信号処理回路３１ａ〜３１ｃと同様に、Ｐ−Ｐ圧縮処理、間引き処理等の処理を行う。これに対し、ディジタル信号入力端Ｔ２０から入力されたディジタル信号が選択回路３２で選択された場合には、ディジタルフィルタを用いたノイズ除去処理等の処理を行う。 The selection circuit 32 selects either 8-bit data output from the ADC 24 or an 8-bit digital signal input from the digital signal input terminal T20 in accordance with a user instruction. The signal processing circuit 33 is provided corresponding to the selection circuit 32 and performs predetermined processing according to the data or digital signal selected by the selection circuit 32. Specifically, when data output from the ADC 24 is selected by the selection circuit 32, processing such as PP compression processing and thinning-out processing is performed in the same manner as the signal processing circuits 31a to 31c described above. On the other hand, when the digital signal input from the digital signal input terminal T20 is selected by the selection circuit 32, processing such as noise removal processing using a digital filter is performed.

メモリ制御回路３４は、信号処理回路３１ａ〜３１ｃ，３３から出力されるデータのメモリ４０に対する書き込みを制御するとともに、メモリ４０に記憶されたデータの読み出し制御を行う。アナログ表示回路３５は、メモリ制御回路３４により読み出されたデータのうち、アナログ信号入力端Ｔ１１〜Ｔ１４から入力されるアナログ信号に係るデータ（ＡＤＣ２１〜２４から出力されるデータ）を用いてディスプレイ６０に表示すべき波形データ（アナログ波形データ）を生成する。これに対し、ディジタル表示回路３６は、メモリ制御回路３４により読み出されたデータのうち、ディジタル信号入力端Ｔ２０から入力されるディジタル信号に係るデータを用いてディスプレイ６０に表示すべき波形データ（ディジタル波形データ）を生成する。 The memory control circuit 34 controls writing of data output from the signal processing circuits 31 a to 31 c and 33 to the memory 40 and reading of data stored in the memory 40. The analog display circuit 35 uses the data related to the analog signals input from the analog signal input terminals T11 to T14 (data output from the ADCs 21 to 24) out of the data read by the memory control circuit 34. Waveform data (analog waveform data) to be displayed is generated. On the other hand, the digital display circuit 36 uses the data relating to the digital signal input from the digital signal input terminal T20 among the data read out by the memory control circuit 34 to display the waveform data (digital Waveform data).

合成回路３７は、ユーザの指示に応じて、アナログ波形データとディジタル波形データとを合成する。例えば、アナログ信号入力端Ｔ１１〜Ｔ１４に入力されるアナログ信号とディジタル信号入力端Ｔ２０に入力されるディジタル信号との双方をディスプレイ６０に表示すべき旨の指示がユーザによってなされた場合には、例えばアナログ波形データがディスプレイ６０の上部に表示され、ディジタル波形データがディスプレイ６０の下部に表示されるよう合成する。尚、アナログ信号とディジタル信号との何れか一方をディスプレイ６０に表示すべき旨の指示がユーザによってなされた場合には、合成回路３７はアナログ波形データとディジタル波形データとの合成は行わず、ユーザの指示に応じた波形データのみを出力する。 The synthesis circuit 37 synthesizes the analog waveform data and the digital waveform data in accordance with a user instruction. For example, when the user gives an instruction to display both the analog signal input to the analog signal input terminals T11 to T14 and the digital signal input to the digital signal input terminal T20 on the display 60, for example, The analog waveform data is displayed on the upper part of the display 60, and the digital waveform data is displayed on the lower part of the display 60. When the user gives an instruction to display either one of the analog signal and the digital signal on the display 60, the synthesizing circuit 37 does not synthesize the analog waveform data and the digital waveform data, and the user Only the waveform data corresponding to the instruction is output.

メモリ４０は、信号処理回路３１ａ〜３１ｃ，３３から出力されるデータを一時的に記憶するメモリである。具体的に、メモリ４０は、信号処理回路３１ａ〜３１ｃ，３３から出力されるデータの各々を個別に記憶する複数の記憶領域を備えており、各々の記憶領域はリングバッファとして作用する。各々の記憶領域に対するデータの書き込み及び各々の記憶領域からのデータの読み出しは、データ処理回路３０に設けられたメモリ制御回路３４によって制御される。 The memory 40 is a memory that temporarily stores data output from the signal processing circuits 31 a to 31 c and 33. Specifically, the memory 40 includes a plurality of storage areas that individually store data output from the signal processing circuits 31a to 31c and 33, and each storage area functions as a ring buffer. The writing of data to each storage area and the reading of data from each storage area are controlled by a memory control circuit 34 provided in the data processing circuit 30.

表示回路５０は、データ処理回路３０の合成回路３７から出力される波形データに応じた画像をディスプレイ６０に表示する。ディスプレイ６０は、例えばＣＲＴ（Cathode Ray Tube）又は液晶表示装置等である。トリガ回路７０は、入力バッファ１１〜１４から出力される信号と、ディジタル信号入力端Ｔ２０に入力される信号とを入力としており、これらの信号の何れか、又はこれらの信号の組み合わせに基づいて、データ処理回路３０トリガを掛けるためのトリガ信号を出力する。 The display circuit 50 displays an image corresponding to the waveform data output from the synthesis circuit 37 of the data processing circuit 30 on the display 60. The display 60 is, for example, a CRT (Cathode Ray Tube) or a liquid crystal display device. The trigger circuit 70 receives a signal output from the input buffers 11 to 14 and a signal input to the digital signal input terminal T20, and based on one of these signals or a combination of these signals, A trigger signal for triggering the data processing circuit 30 is output.

次に、上記構成における波形測定装置１の動作について説明する。尚、ここでは、アナログ信号入力端Ｔ１１〜Ｔ１４に対して４チャンネル分のアナログ信号が入力され、ディジタル信号入力端Ｔ２０からディジタル信号が入力される場合の動作を例に挙げて説明する。アナログ信号入力端Ｔ１１〜Ｔ１４に４チャンネル分のアナログ信号が入力されると、入力バッファ１１〜１４をそれぞれ介してＡＤＣ２１〜２４に入力されてサンプリングされ、ＡＤＣ２１〜２４の各々からデータ処理回路３０に対して８ビットのデータが順次出力される。また、ディジタル信号入力端Ｔ２０から入力されたディジタル信号は直接データ処理回路３０に入力される。 Next, the operation of the waveform measuring apparatus 1 having the above configuration will be described. Here, an operation will be described as an example in which analog signals for four channels are input to the analog signal input terminals T11 to T14 and a digital signal is input from the digital signal input terminal T20. When analog signals for four channels are input to the analog signal input terminals T11 to T14, they are input to the ADCs 21 to 24 through the input buffers 11 to 14, respectively, and are sampled. On the other hand, 8-bit data is sequentially output. The digital signal input from the digital signal input terminal T20 is directly input to the data processing circuit 30.

ＡＤＣ２１〜２３から出力されたデータは、データ処理回路３０の信号処理回路３１ａ〜３１ｃにそれぞれ入力され、Ｐ−Ｐ圧縮処理、間引き処理等の処理が行われる。これに対し、ＡＤＣ２４から出力されたデータ及びディジタル信号入力端Ｔ２０から入力されたディジタル信号は、データ処理回路３０の選択回路３２に入力される。いま、ＡＤＣ２４から出力されたデータが選択回路３２によって選択されたとすると、この選択されたデータは、信号処理回路３３に入力されて、Ｐ−Ｐ圧縮処理、間引き処理等の処理が行われる。信号処理回路３１ａ〜３１ｃ，３３から出力されたデータは、メモリ制御回路３４によってメモリ４０の互いに異なる記憶領域にそれぞれ記憶される。 The data output from the ADCs 21 to 23 is input to the signal processing circuits 31a to 31c of the data processing circuit 30, respectively, and processing such as PP compression processing and thinning processing is performed. On the other hand, the data output from the ADC 24 and the digital signal input from the digital signal input terminal T20 are input to the selection circuit 32 of the data processing circuit 30. Assuming that the data output from the ADC 24 is selected by the selection circuit 32, the selected data is input to the signal processing circuit 33, and processing such as PP compression processing and thinning processing is performed. Data output from the signal processing circuits 31 a to 31 c and 33 is stored in different storage areas of the memory 40 by the memory control circuit 34.

メモリ４０に記憶されたデータは、ディスプレイ６０への波形表示が行われるときに、メモリ制御回路３４によって読み出される。メモリ制御回路３４によって読み出されたデータは、アナログ表示回路３５又はディジタル表示回路３６に出力される。ここでは、選択回路３２によってＡＤＣ２４から出力されたデータが選択されているため、メモリ４０に記憶されたデータは、全てアナログ信号入力端Ｔ１１〜Ｔ１４から入力されるアナログ信号に係るデータである。従って、メモリ制御回路３４によって読み出されたデータは、全てアナログ表示回路３５に出力される。そして、アナログ表示回路３５において、ディスプレイ６０に表示すべきアナログ波形データが生成される。 The data stored in the memory 40 is read by the memory control circuit 34 when waveform display on the display 60 is performed. Data read by the memory control circuit 34 is output to the analog display circuit 35 or the digital display circuit 36. Here, since the data output from the ADC 24 is selected by the selection circuit 32, all the data stored in the memory 40 is data related to analog signals input from the analog signal input terminals T11 to T14. Accordingly, all data read by the memory control circuit 34 is output to the analog display circuit 35. In the analog display circuit 35, analog waveform data to be displayed on the display 60 is generated.

いま、アナログ信号のみをディスプレイ６０に表示すべき旨の指示がユーザによってなされているとすると、アナログ表示回路３５で生成されたアナログ波形データが合成回路３７を介して表示回路５０に出力され、そのアナログ波形データに応じた画像がディスプレイ６０に表示される。図２は、本発明の第１実施形態による波形測定装置１による測定波形の表示例を示す図である。アナログ信号のみをディスプレイ６０に表示すべき旨の指示がユーザによってなされている場合には、図２（ａ）に示す通り、アナログ信号入力端Ｔ１１〜Ｔ１４から入力される４チャンネル分のアナログ信号の波形ＷＦ１１〜ＷＦ１４がディスプレイ６０内にそれぞれ表示される。 Now, assuming that the user has given an instruction to display only the analog signal on the display 60, the analog waveform data generated by the analog display circuit 35 is output to the display circuit 50 via the synthesis circuit 37, and An image corresponding to the analog waveform data is displayed on the display 60. FIG. 2 is a diagram showing a display example of a measured waveform by the waveform measuring apparatus 1 according to the first embodiment of the present invention. When an instruction to display only analog signals on the display 60 is given by the user, as shown in FIG. 2A, the analog signals for four channels input from the analog signal input terminals T11 to T14 are displayed. Waveforms WF11 to WF14 are displayed in the display 60, respectively.

次に、データ処理回路３０の選択回路３２において、ディジタル信号入力端Ｔ２０から入力されるディジタル信号が選択された場合には、選択されたディジタル信号が信号処理回路３３に入力されてノイズ除去処理等の処理が行われた後に、メモリ制御回路３４によってメモリ４０に書き込まれる。そして、ディスプレイ６０への波形表示を行うべメモリ４０に記憶されたデータが読み出されると、メモリ４０から読み出されたデータのうち、アナログ信号入力端Ｔ１１〜Ｔ１３から入力されるアナログ信号に係るデータはアナログ表示回路３５に出力され、ディジタル信号入力端Ｔ２０から入力されるディジタル信号に係るデータ（選択回路３２で選択されたデータ）はディジタル表示回路３６に出力される。 Next, when a digital signal input from the digital signal input terminal T20 is selected in the selection circuit 32 of the data processing circuit 30, the selected digital signal is input to the signal processing circuit 33 to perform noise removal processing or the like. After the above processing is performed, the data is written into the memory 40 by the memory control circuit 34. When the data stored in the memory 40 that performs waveform display on the display 60 is read, the data related to the analog signal input from the analog signal input terminals T11 to T13 among the data read from the memory 40. Is output to the analog display circuit 35, and data relating to the digital signal input from the digital signal input terminal T20 (data selected by the selection circuit 32) is output to the digital display circuit.

そして、アナログ表示回路３５においてディスプレイ６０に表示すべきアナログ波形データが生成され、アディジタル表示回路３６においてディスプレイ６０に表示すべきディジタル波形データが生成される。いま、アナログ信号とディジタル信号との双方をディスプレイ６０に表示すべき旨の指示がユーザによってなされているとすると、アナログ表示回路３５で生成されたアナログ波形データとディジタル表示回路３６で生成されたディジタル波形データとが合成回路３７で合成されて表示回路５０に出力され、その合成された波形データに応じた画像がディスプレイ６０に表示される。 Then, analog waveform data to be displayed on the display 60 is generated in the analog display circuit 35, and digital waveform data to be displayed on the display 60 is generated in the adigital display circuit 36. Assuming that the user has given an instruction to display both the analog signal and the digital signal on the display 60, the analog waveform data generated by the analog display circuit 35 and the digital signal generated by the digital display circuit 36 are displayed. The waveform data is synthesized by the synthesis circuit 37 and output to the display circuit 50, and an image corresponding to the synthesized waveform data is displayed on the display 60.

アナログ信号とディジタル信号の双方をディスプレイ６０に表示すべき旨の指示がユーザによってなされている場合には、図２（ｂ）に示す通り、ディスプレイ６０の表示領域が、アナログ信号の波形が表示されるアナログ信号表示領域Ｒ１と、ディジタル信号の波形が表示されるディジタル信号表示領域Ｒ２とに分割される。そして、アナログ信号入力端Ｔ１１〜Ｔ１３から入力される３チャンネル分のアナログ信号の波形ＷＦ１１〜ＷＦ１３がアナログ信号表示領域Ｒ１１内にそれぞれ表示され、ディジタル信号入力端Ｔ２０から入力されるディジタル信号の各ビット（図２では４ビットのみを図示）の波形ＷＦ２１１〜ＷＦ２４がディジタル信号表示領域Ｒ２内にそれぞれ表示される。 When the user gives an instruction to display both the analog signal and the digital signal on the display 60, the waveform of the analog signal is displayed in the display area of the display 60 as shown in FIG. Are divided into an analog signal display region R1 and a digital signal display region R2 in which the waveform of the digital signal is displayed. Then, the analog signal waveforms WF11 to WF13 for three channels input from the analog signal input terminals T11 to T13 are displayed in the analog signal display region R11, and each bit of the digital signal input from the digital signal input terminal T20 is displayed. Waveforms WF211 to WF24 (only 4 bits are shown in FIG. 2) are displayed in the digital signal display region R2.

ここで、選択回路３２による選択を切り替えれば、ディジタル信号入力端Ｔ２０から入力されるディジタル信号の波形表示と、アナログ信号入力端Ｔ１４から入力されるアナログ信号の波形表示とを瞬時に切り替えることができる。このため、例えば、例えばアナログ信号入力端Ｔ１４に入力されるアナログ信号を基準としてトリガ回路７０によってトリガを掛けようとした場合に、選択回路３２による選択を一時的に切り替えるだけで、そのトリガに用いるアナログ信号の波形を確認することができ、ユーザの利便性を向上させることができる。 Here, if the selection by the selection circuit 32 is switched, the waveform display of the digital signal input from the digital signal input terminal T20 and the waveform display of the analog signal input from the analog signal input terminal T14 can be instantaneously switched. . For this reason, for example, when a trigger is to be applied by the trigger circuit 70 based on an analog signal input to the analog signal input terminal T14, for example, the selection by the selection circuit 32 is temporarily switched and used for the trigger. The waveform of the analog signal can be confirmed, and the convenience for the user can be improved.

以上説明した通り、本実施形態の波形測定装置１は、アナログ信号のサンプリングを行うＡＤＣ２４から出力されるデータとディジタル信号入力端Ｔ２０から入力されるディジタル信号との何れかを選択する選択回路３２をデータ処理回路３０内に備えているため、ＡＤＣ２４から出力されたデータに対する信号処理回路とディジタル信号に対する信号処理回路とを共通化することができる。また、メモリ４０の容量は、４チャンネル分のアナログ信号に係るデータを記憶することができる容量を確保すれば良いため、メモリ４０の容量を削減することもできる。以上から、波形測定装置１の小型化及び低コスト化を図ることができる。 As described above, the waveform measuring apparatus 1 according to the present embodiment includes the selection circuit 32 that selects either the data output from the ADC 24 that samples an analog signal or the digital signal input from the digital signal input terminal T20. Since it is provided in the data processing circuit 30, the signal processing circuit for the data output from the ADC 24 and the signal processing circuit for the digital signal can be shared. In addition, the capacity of the memory 40 may be reduced because it is sufficient to secure a capacity capable of storing data related to analog signals for four channels. As described above, the waveform measuring apparatus 1 can be reduced in size and cost.

〔第２実施形態〕
図３は、本発明の第２実施形態による波形測定装置の要部構成を示すブロック図である。尚、図３においては、図１に示すブロックと同じ機能のブロックには同一の符号を付してある。図３に示す通り、本実施形態の波形測定装置２は、複数のディジタル信号入力端Ｔ２１〜Ｔ２４が設けられているとともに、データ処理回路３０に代えてデータ処理回路８０が設けられている点が図１に示す波形測定装置１と相違する。尚、複数のディジタル信号入力端Ｔ２１〜Ｔ２４から入力されるディジタル信号は、データ処理回路８０及びトリガ回路７０に供給される。 [Second Embodiment]
FIG. 3 is a block diagram showing a main configuration of the waveform measuring apparatus according to the second embodiment of the present invention. In FIG. 3, blocks having the same functions as those shown in FIG. As shown in FIG. 3, the waveform measuring apparatus 2 of this embodiment is provided with a plurality of digital signal input terminals T 21 to T 24 and a data processing circuit 80 instead of the data processing circuit 30. This is different from the waveform measuring apparatus 1 shown in FIG. The digital signals input from the plurality of digital signal input terminals T21 to T24 are supplied to the data processing circuit 80 and the trigger circuit 70.

ディジタル信号入力端Ｔ２１〜Ｔ２４は、アナログ信号入力端Ｔ１１〜Ｔ１４に対応して設けられており、それぞれ８ビットのディジタル信号の入力が可能である。データ処理回路８０は、選択回路８１ａ〜８１ｄ及び信号処理回路８２ａ〜８２ｄ（第２処理回路）と、図１に示したメモリ制御回路３４、アナログ表示回路３５、ディジタル表示回路３６、及び合成回路３７とを備える。 The digital signal input terminals T21 to T24 are provided corresponding to the analog signal input terminals T11 to T14, and can each input an 8-bit digital signal. The data processing circuit 80 includes selection circuits 81a to 81d and signal processing circuits 82a to 82d (second processing circuits), a memory control circuit 34, an analog display circuit 35, a digital display circuit 36, and a synthesis circuit 37 shown in FIG. With.

選択回路８１ａはアナログ信号入力端Ｔ１１及びディジタル信号入力端Ｔ２１の組に対応して設けられ、ＡＤＣ２１から出力される８ビットのデータと、ディジタル信号入力端Ｔ２１から入力される８ビットのディジタル信号との何れか一方をユーザの指示に応じて選択する。選択回路８１ｂはアナログ信号入力端Ｔ１２及びディジタル信号入力端Ｔ２２の組に対応して設けられ、ＡＤＣ２２から出力される８ビットのデータと、ディジタル信号入力端Ｔ２２から入力される８ビットのディジタル信号との何れか一方をユーザの指示に応じて選択する。 The selection circuit 81a is provided corresponding to a set of the analog signal input terminal T11 and the digital signal input terminal T21, and includes 8-bit data output from the ADC 21 and an 8-bit digital signal input from the digital signal input terminal T21. Is selected in accordance with a user instruction. The selection circuit 81b is provided corresponding to the set of the analog signal input terminal T12 and the digital signal input terminal T22, and includes 8-bit data output from the ADC 22, and an 8-bit digital signal input from the digital signal input terminal T22. Is selected in accordance with a user instruction.

同様に、選択回路８１ｃはアナログ信号入力端Ｔ１３及びディジタル信号入力端Ｔ２３の組に対応して設けられ、ＡＤＣ２３から出力される８ビットのデータと、ディジタル信号入力端Ｔ２３から入力される８ビットのディジタル信号との何れか一方をユーザの指示に応じて選択する。選択回路８１ｄはアナログ信号入力端Ｔ１４及びディジタル信号入力端Ｔ２４の組に対応して設けられ、ＡＤＣ２４から出力される８ビットのデータと、ディジタル信号入力端Ｔ２４から入力される８ビットのディジタル信号との何れか一方をユーザの指示に応じて選択する。 Similarly, the selection circuit 81c is provided corresponding to the set of the analog signal input terminal T13 and the digital signal input terminal T23, and the 8-bit data output from the ADC 23 and the 8-bit data input from the digital signal input terminal T23. Either one of the digital signals is selected according to a user instruction. The selection circuit 81d is provided corresponding to the set of the analog signal input terminal T14 and the digital signal input terminal T24, and the 8-bit data output from the ADC 24 and the 8-bit digital signal input from the digital signal input terminal T24. Is selected in accordance with a user instruction.

信号処理回路８２ａ〜８２ｄは、選択回路８１ａ〜８１ｄに対応してそれぞれ設けられ、対応する選択回路で選択されたデータ又はディジタル信号に応じた所定の処理を行う。具体的には、データ（ＡＤＣから出力されるデータ）が対応する選択回路で選択された場合には、図１に示す信号処理回路３１ａ〜３１ｃと同様に、Ｐ−Ｐ圧縮処理、間引き処理等の処理を行う。これに対し、ディジタル信号（対応するディジタル信号入力端から入力されたディジタル信号）が対応する選択回路で選択された場合には、ディジタルフィルタを用いたノイズ除去処理等の処理を行う。 The signal processing circuits 82a to 82d are provided corresponding to the selection circuits 81a to 81d, respectively, and perform predetermined processing according to the data or digital signal selected by the corresponding selection circuit. Specifically, when data (data output from the ADC) is selected by the corresponding selection circuit, the PP compression process, the thinning process, etc., as in the signal processing circuits 31a to 31c shown in FIG. Perform the process. On the other hand, when a digital signal (digital signal input from the corresponding digital signal input terminal) is selected by the corresponding selection circuit, processing such as noise removal processing using a digital filter is performed.

以上の構成の波形測定装置２は、図１に示す波形測定装置１の選択回路３２で行われていた選択（ＡＤＣ２４から出力されるデータとディジタル信号入力端Ｔ２０から入力されるディジタル信号との選択）を、ＡＤＣ２１〜２３に拡張したものである。このため、基本的な動作は、第１実施形態と同様であるため、詳細な説明は省略する。 The waveform measuring apparatus 2 having the above configuration is the same as the selection performed by the selection circuit 32 of the waveform measuring apparatus 1 shown in FIG. 1 (selection between data output from the ADC 24 and digital signal input from the digital signal input terminal T20). ) Is expanded to ADC 21-23. For this reason, the basic operation is the same as in the first embodiment, and a detailed description thereof will be omitted.

また、本実施形態の波形測定装置２は、選択回路８１ａ〜８１の選択の組み合わせを変えることにより、以下の（１）〜（５）に示す使い方が可能である。
（１）４チャンネル分のアナログ信号の波形表示
（２）３チャンネル分のアナログ信号及び８ビットのディジタル信号の波形表示
（３）２チャンネル分のアナログ信号及び１６ビットのディジタル信号の波形表示
（４）１チャンネル分のアナログ信号及び２４ビットのディジタル信号の波形表示
（５）３２ビットのディジタル信号の波形表示 Moreover, the waveform measuring apparatus 2 of this embodiment can be used as shown in the following (1) to (5) by changing the selection combination of the selection circuits 81a to 81.
(1) Waveform display of analog signals for 4 channels (2) Waveform display of analog signals for 3 channels and 8-bit digital signals (3) Waveform display of analog signals for 2 channels and 16-bit digital signals (4) ) Waveform display of analog signal for 1 channel and 24-bit digital signal (5) Waveform display of 32-bit digital signal

以上説明した通り、本実施形態の波形測定装置２は、ＡＤＣ２１〜２４から出力されるデータとディジタル信号入力端Ｔ２１〜Ｔ２４から入力されるディジタル信号とをそれぞれ選択する選択回路８１ａ〜８１ｄをデータ処理回路８０内に備えているため、ＡＤＣ２１〜２４の各々から出力されるデータに対する信号処理回路とディジタル信号入力端Ｔ２１〜Ｔ２４の各々から入力されるディジタル信号に対する信号処理回路とを共通化することができる。また、メモリ４０の容量は、４チャンネル分のアナログ信号に係るデータを記憶することができる容量を確保すれば良いため、メモリ４０の容量を削減することもできる。以上から、波形測定装置２の小型化及び低コスト化を図ることができる。 As described above, the waveform measuring apparatus 2 according to the present embodiment performs data processing on the selection circuits 81a to 81d that respectively select the data output from the ADCs 21 to 24 and the digital signals input from the digital signal input terminals T21 to T24. Since the circuit 80 is provided, the signal processing circuit for the data output from each of the ADCs 21 to 24 and the signal processing circuit for the digital signal input from each of the digital signal input terminals T21 to T24 can be shared. it can. In addition, the capacity of the memory 40 may be reduced because it is sufficient to secure a capacity capable of storing data related to analog signals for four channels. As described above, the waveform measuring apparatus 2 can be reduced in size and cost.

以上、本発明の実施形態による波形測定装置について説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、波形測定装置としてオシロスコープを例に挙げて説明したが、ディジタルオシロスコープ以外の他の波形測定装置に設けることも可能である。尚、他の波形測定装置としては、スペクトラムアナライザー、シリアルバスアナライザー、ロジックアナライザー、チャートレコーダ、電力計等が挙げられる。 The waveform measuring apparatus according to the embodiment of the present invention has been described above. However, the present invention is not limited to the above-described embodiment, and can be freely changed within the scope of the present invention. For example, in the above-described embodiment, an oscilloscope has been described as an example of the waveform measurement device. However, the waveform measurement device may be provided in another waveform measurement device other than a digital oscilloscope. Other waveform measuring devices include a spectrum analyzer, a serial bus analyzer, a logic analyzer, a chart recorder, a wattmeter, and the like.

本発明の第１実施形態による波形測定装置の要部構成を示すブロック図である。It is a block diagram which shows the principal part structure of the waveform measuring apparatus by 1st Embodiment of this invention. 本発明の第１実施形態による波形測定装置１による測定波形の表示例を示す図である。It is a figure which shows the example of a display of the measurement waveform by the waveform measurement apparatus 1 by 1st Embodiment of this invention. 本発明の第２実施形態による波形測定装置の要部構成を示すブロック図である。It is a block diagram which shows the principal part structure of the waveform measuring device by 2nd Embodiment of this invention. 従来の波形測定装置の要部構成を示す図である。It is a figure which shows the principal part structure of the conventional waveform measuring apparatus. 従来の波形測定装置１００における測定波形の表示例を示す図である。It is a figure which shows the example of a display of the measurement waveform in the conventional waveform measurement apparatus.

Explanation of symbols

１，２波形測定装置
２１〜２４ＡＤＣ
３０データ処理回路
３２選択回路
３１ａ〜３１ｃ信号処理回路
３３信号処理回路
３４メモリ制御回路
４０メモリ
６０ディスプレイ
８０データ処理回路
８１ａ〜８１ｄ選択回路
８２ａ〜８２ｄ信号処理回路
Ｔ１１〜Ｔ１４アナログ信号入力端
Ｔ２０ディジタル信号入力端
Ｔ２１〜Ｔ２４ディジタル信号入力端 1, 2 Waveform measuring device 21-24 ADC
DESCRIPTION OF SYMBOLS 30 Data processing circuit 32 Selection circuit 31a-31c Signal processing circuit 33 Signal processing circuit 34 Memory control circuit 40 Memory 60 Display 80 Data processing circuit 81a-81d Selection circuit 82a-82d Signal processing circuit T11-T14 Analog signal input terminal T20 Digital signal Input terminal T21 to T24 Digital signal input terminal

Claims

In the waveform measuring apparatus comprising a plurality of first input terminals to which an analog signal is input and a second input terminal to which a digital signal is input, and capable of measuring the waveform of at least one of the analog signal and the digital signal,
A plurality of sampling units provided corresponding to each of the plurality of first input terminals and respectively sampling the analog signals input from the first input terminal;
A selection circuit that selects one of the signal output from one sampling unit of the plurality of sampling units and the digital signal input from the second input end, and is selected by the selection circuit; A signal processing unit that performs predetermined signal processing on the received signal and a signal output from another sampling unit among the plurality of sampling units;
A display unit for displaying the signal processed by the signal processing unit;
The analog signal input from the first input terminal and the digital signal input from the second input terminal are input, and the signal processing unit is triggered based on one of the signals or a combination of the signals And a trigger unit for outputting a trigger signal for applying the waveform.

A plurality of the second input ends are provided corresponding to the first input ends,
A plurality of the selection circuits are provided for each set of the first and second input terminals, and the signal output from the sampling unit provided corresponding to the first input terminal and the second input terminal are input. 2. The waveform measuring apparatus according to claim 1, wherein one of the digital signals is selected.

The signal processing unit includes a first processing circuit that performs a predetermined process corresponding to each signal output from another sampling unit among the plurality of sampling units. The waveform measuring apparatus according to claim 1.

The waveform according to claim 3 , wherein the signal processing unit includes a second processing circuit that is provided corresponding to the selection circuit and that performs predetermined signal processing according to a signal selected by the selection circuit. measuring device.

A storage unit for storing a signal processed by at least one of the first and second processing circuits;
The waveform measurement apparatus according to claim 4, further comprising: a storage control unit that controls writing of the signal to the storage unit and reading from the storage unit.