JP5369449B2 - Active matrix liquid crystal display device - Google Patents
Active matrix liquid crystal display device Download PDFInfo
- Publication number
- JP5369449B2 JP5369449B2 JP2008037806A JP2008037806A JP5369449B2 JP 5369449 B2 JP5369449 B2 JP 5369449B2 JP 2008037806 A JP2008037806 A JP 2008037806A JP 2008037806 A JP2008037806 A JP 2008037806A JP 5369449 B2 JP5369449 B2 JP 5369449B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- liquid crystal
- backlight
- crystal display
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
Description
本発明は、アクティブマトリクス型液晶表示装置に関する。 The present invention relates to an active matrix liquid crystal display device.
近年、スイッチング素子として薄膜トランジスタ(TFT)を用いたアクティブマトリクス型液晶表示装置が開発されている。 In recent years, active matrix liquid crystal display devices using thin film transistors (TFTs) as switching elements have been developed.
アクティブマトリクス型液晶表示装置は、その表示領域に、マトリックス状に配置された複数の画素と、各画素を行毎に順次走査するための複数のゲートライン、各画素に書込むデータを供給するための複数のデータラインとが形成されている。各画素は、ゲート電極がゲートラインに接続されドレイン電極がデータラインに接続されたスイッチング素子としての画素TFTと、画素TFTのソース電極に接続された画素電極と、各画素で共通の電位に設定される共通電極と、画素電極と共通電極との電位差を所定の電位差に保つための電荷を蓄積する補助容量と、を備えている。ここで、画素電極と共通電極との間には、例えば、画素電極と共通電極との間の電位差に応じてその配向状態が変化する液晶が配されている。 The active matrix liquid crystal display device supplies a plurality of pixels arranged in a matrix, a plurality of gate lines for sequentially scanning each pixel row by row, and data to be written to each pixel. A plurality of data lines are formed. Each pixel has a pixel TFT connected as a switching element having a gate electrode connected to the gate line and a drain electrode connected to the data line, a pixel electrode connected to the source electrode of the pixel TFT, and a common potential in each pixel. And a storage capacitor for accumulating charges for keeping the potential difference between the pixel electrode and the common electrode at a predetermined potential difference. Here, between the pixel electrode and the common electrode, for example, a liquid crystal whose alignment state changes according to a potential difference between the pixel electrode and the common electrode is disposed.
このようなアクティブマトリクス型液晶表示装置では、フレーム毎に、例えば画面最上部のゲートラインから画面最下部のゲートラインに向かって順次ゲートラインを選択するといったゲートラインの走査が行われるとともに、この走査中に選択されているゲートラインに対応する表示信号電圧を各データラインに供給することで各画素に応じた電圧が当該画素の液晶に印加されて、表示領域に1画面としての所望の画像が表示される。そして、例えば60Hzの周波数で表示画面が更新されるように、フレーム周波数が制御されている。 In such an active matrix liquid crystal display device, for each frame, for example, gate lines are scanned sequentially from the gate line at the top of the screen toward the gate line at the bottom of the screen. By supplying a display signal voltage corresponding to the gate line selected therein to each data line, a voltage corresponding to each pixel is applied to the liquid crystal of the pixel, and a desired image as one screen is displayed in the display area. Is displayed. For example, the frame frequency is controlled so that the display screen is updated at a frequency of 60 Hz.
ところで、例えば、特許文献1には、表示すべき画像の明るさに応じて、バックライトの輝度調整と画像データの補正とを行うことで、視認性を改善しつつも、液晶表示装置の消費電力を低減させる技術が記載されている
By the way, for example, in
また、例えば、特許文献2には、イメージを表示する表示画面と、表示されるイメージの白で表示される表示画面の画素の数量に基づき表示画面の全体の明るさを算出する白画素計数器と、この白画素計数器に応答し、表示画面が表示する明るさを一定に維持調整する調光回路6を備えることで、表示画面が表示する明るさを一定に維持調整できる表示装置が記載されている。
Further, for example,
しかし従来は、常時一定のフレーム周波数で表示画面が更新されているため、必要以上の高周波で駆動している場合があり、このようなときには、不必要に多くの電力を消費してしまうという問題があった。 However, in the past, the display screen is constantly updated at a constant frame frequency, so there are cases where it is driven at a higher frequency than necessary, and in such a case, an unnecessarily large amount of power is consumed. There was Tsu Oh.
本発明は、上記の事情に鑑みてなされたもので、表示品位を損なうことなく、消費電力を低減することができるアクティブマトリクス型液晶表示装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object thereof is to provide an active matrix liquid crystal display device capable of reducing power consumption without impairing display quality.
前記課題を解決するため、本発明のアクティブマトリクス型液晶表示装置の一態様は、画像データを記憶する記憶手段と、前記記憶手段に記憶された前記画像データに基づく画像が表示される表示画素を有するノーマリーホワイトモードの液晶表示パネルと、前記液晶表示パネルに光を照射するバックライトと、前記バックライトの発光輝度を前記記憶手段に記憶された前記画像データに基づいて制御する調光手段と、フレーム周波数を前記記憶手段に記憶された前記画像データに基づいて制御する周波数制御手段と、を備え、前記調光手段は、1画面分の前記画像データに対する、前記液晶表示パネルの前記表示画素を白表示にさせる前記画像データの割合に基づいて、前記割合が小さくなるにしたがって前記バックライトの前記発光輝度を小さくさせるように、前記バックライトの前記発光輝度を制御し、前記周波数制御手段は、前記割合が大きくなるにしたがって前記フレーム周波数を小さくさせるように、前記フレーム周波数を制御する、ことを特徴とする。
また、前記課題を解決するため、本発明のアクティブマトリクス型液晶表示装置の一態様は、画像データを記憶する記憶手段と、前記記憶手段に記憶された前記画像データに基づく画像が表示される表示画素を有するノーマリーブラックモードの液晶表示パネルと、前記液晶表示パネルに光を照射するバックライトと、前記バックライトの発光輝度を前記記憶手段に記憶された前記画像データに基づいて制御する調光手段と、フレーム周波数を前記記憶手段に記憶された前記画像データに基づいて制御する周波数制御手段と、を備え、前記調光手段は、1画面分の前記画像データに対する、前記液晶表示パネルの前記表示画素を白表示にさせる前記画像データの割合に基づいて、前記割合が小さくなるにしたがって前記バックライトの前記発光輝度を小さくさせるように、前記バックライトの前記発光輝度を制御し、前記周波数制御手段は、前記割合が小さくなるにしたがって前記フレーム周波数を小さくさせるように、前記フレーム周波数を制御する、ことを特徴とする。
In order to solve the above problems, an aspect of an active matrix liquid crystal display device according to the present invention includes a storage unit that stores image data, and a display pixel that displays an image based on the image data stored in the storage unit. A normally white mode liquid crystal display panel, a backlight for irradiating the liquid crystal display panel with light, and a light control means for controlling the light emission luminance of the backlight based on the image data stored in the storage means; Frequency control means for controlling a frame frequency based on the image data stored in the storage means, and the dimming means for the display pixels of the liquid crystal display panel for the image data for one screen Based on the ratio of the image data that causes white display, the emission luminance of the backlight decreases as the ratio decreases So as to reduce the controlling the emission luminance of the backlight, wherein the frequency control means so as to reduce the frame frequency in accordance with the ratio increases, and controls the frame frequency, characterized in that .
In order to solve the above problems, an aspect of the active matrix liquid crystal display device of the present invention includes a storage unit that stores image data, and a display that displays an image based on the image data stored in the storage unit. A normally black mode liquid crystal display panel having pixels, a backlight for irradiating the liquid crystal display panel with light, and light control for controlling the light emission luminance of the backlight based on the image data stored in the storage means And a frequency control means for controlling a frame frequency based on the image data stored in the storage means, and the dimming means for the image data for one screen, the liquid crystal display panel Based on the ratio of the image data that causes the display pixels to display white, the emission of the backlight decreases as the ratio decreases. As to reduce the brightness, and controls the emission luminance of the backlight, wherein the frequency control means so as to reduce the frame frequency in accordance with the ratio becomes smaller, characterized in that, to control the frame frequency to.
本発明によれば、表示品位を損なうことなく、消費電力を低減することができる。 According to the present invention, power consumption can be reduced without impairing display quality.
以下、本発明を実施するための形態を、図面を参照して説明する。本発明のアクティブマトリクス型液晶表示装置1は図1、図2に示すように、例えば外部から入力されてくる画像データを記憶する記憶手段10と、記憶手段10に記憶された画像データに基づく画像が表示される表示パネル11と、表示パネル11に光を照射するバックライト12と、バックライト12の発光輝度を記憶手段10に記憶された画像データに基づいて制御する調光手段13と、表示パネル11のゲートラインを走査するための走査ドライバ14と、表示パネル11のデータラインに表示信号電圧を供給するための信号ドライバ15と、表示パネル11の共通電極に所定の電圧を印加するための共通電圧発生回路16と、表示パネル11に所望の画像が表示されるように走査ドライバ14や信号ドライバ15、共通電圧発生回路16を駆動制御する制御部17と、供給される電源を駆動に必要な電圧に調整して各部に供給する電源調整回路18等とを有している。
Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings. As shown in FIGS. 1 and 2, the active matrix liquid
記憶手段10は、少なくとも複数画面分の画像データを記憶可能な記憶容量を備え、新たな1画面分の画像データが例えば外部から入力されてくると、当該記憶手段10の第一記憶領域101に記憶する画像データがこの入力されてきた新たな1画面分の画像データに更新される(書き換えられる)。なお、記憶手段10は、第一記憶領域101の他に、第一記憶領域101に記憶された画像データが制御部17により詳細は後述のように補正された画像データを記憶する第二記憶領域102を有している。
The
表示パネル11は、対向配置され、シール材111により接着された2枚の基板間112、113に液晶LCが挟持された構成となっている。そして、一方の基板112に、行方向に延伸配設された複数のゲートライン(例えばn本のゲートライン)と、列方向に延伸配設された複数のデータライン(例えばm本のデータライン)とを備え、ゲートラインG(j)とデータラインS(i)との各交点近傍に図3に示す表示画素P(i,j)が設けられて構成されている。ここで図3は、表示パネル11に設けられる複数の表示画素P(i,j)の内の1つの表示画素に対応する等価回路を示す図である。
The
図3に示すゲートラインG(j)には薄膜トランジスタTFT(i,j)のゲート電極が接続され、データラインS(i)には薄膜トランジスタTFT(i,j)のソース電極が接続されている。更に、薄膜トランジスタTFT(i,j)のドレイン電極には画素電極D(i,j)が接続されている。そして、画素電極D(i,j)と対向するように、他方の基板113に共通電極115が配され、画素電極D(i,j)と共通電極115との間に液晶LCが充填されている。さらに、このようにして構成される液晶容量Clcdと並列になるように蓄積容量Ccsが接続されている。このような構成において、画素電極D(i,j)と共通電極115との間に電圧が印加されると、この電圧に応じて画素電極D(i,j)と共通電極115との間に充填された液晶の配向状態が変化して液晶層中における光の透過率が変化する。これにより、表示パネル11の背面に配置されたバックライト12からの光の透過状態が変化して画像表示が行われる。ここで、i=1,2,3,・・・,m。j=1,2,3,・・・,n。
The gate electrode of the thin film transistor TFT (i, j) is connected to the gate line G (j) shown in FIG. 3, and the source electrode of the thin film transistor TFT (i, j) is connected to the data line S (i). Further, the pixel electrode D (i, j) is connected to the drain electrode of the thin film transistor TFT (i, j). A
なお、本実施の形態では、表示パネル11の各表示画素P(i,j)は、液晶に電圧が印加されたときに黒を表示し、液晶に電圧が印加されないときには白を表示するノーマリホワイトモードとして主に説明するが、これに限定するものではなく、液晶に電圧が印加されたときに白を表示し、液晶に電圧が印加されないときには黒を表示するノーマリブラックモードであってもよい。
In the present embodiment, each display pixel P (i, j) of the
調光手段13は、記憶手段10の第一記憶領域101に新たな1画面分の画像データが記憶される毎にこの記憶された1画面分の画像データを評価する評価手段131を備え、当該評価手段131による画像データの評価結果に応じた輝度となるようにバックライト12の発光輝度を制御する。
The
例えば、評価手段131は、第一記憶領域101に記憶された1画面分の画像データに対して、表示パネル11の表示画素を白表示にさせる画像データの割合Reを導出するもので、調光手段13は、評価手段131により導出された割合Reに応じた輝度となるようにバックライト12の発光輝度Blを制御する。このとき、調光手段13は、図4(a)に示すように、表示画素を白表示にさせる画像データの割合Reが少ないときには発光輝度Blが小さくなるように、また、表示画素を白表示にさせる画像データの割合Reが多いときには発光輝度Blが大きくなるように、バックライト12の発光輝度Blを制御する。ここで、上述したノーマリホワイトモードの場合には、表示画素を白表示にさせる画像データは、表示画素の液晶に印加される電圧が最小になる画像データであるが、この場合に、所定の閾値電圧以下の電圧が液晶に印加されることになる画像データを、表示画素を白表示にさせる画像データとみなして、その割合を導出する構成としてもよい。また、ノーマリブラックモードの場合には、表示画素を白表示にさせる画像データは、表示画素の液晶に印加される電圧が最大になる画像データであるが、この場合には、所定の閾値電圧以上の電圧が液晶に印加されることになる画像データを、表示画素を白表示にさせる画像データとみなして、その割合を導出する構成としてもよい。
For example, the
また、別の例としては、例えば、評価手段131は、第一記憶領域101に記憶された1画面分の画像データとしての階調レベル(明るさ成分)の平均値を導出するもので、調光手段13は、評価手段131により導出された平均値Aeに応じた輝度となるようにバックライト12の発光輝度Blを制御する。このとき、調光手段13は、図4(b)に示すように、平均値Aeが小さいときには(暗い画像データのときには)発光輝度Blが小さくなるように、また、平均値Aeが大きいときには(明るい画像データのときには)発光輝度Blが大きくなるように、バックライト12の発光輝度Blを制御する。なお、図4(b)では、階調レベルが0〜255の場合を示している。
As another example, for example, the
即ち、調光手段13は、当該調光手段13に内蔵した評価手段131により、表示パネル11に表示すべき画像の明るさを所定の評価値を用いて評価し、当該評価結果に応じた輝度となるようにバックライト12の発光輝度を制御する。
That is, the light control means 13 evaluates the brightness of the image to be displayed on the
ここで、バックライト12の発光輝度Blは、例えばバックライト12に供給される電源電圧または駆動デューティを変化させることによって制御することができる。
Here, the light emission luminance Bl of the
走査ドライバ14は、表示パネル11に設けられた各ゲートラインG(j)に対して、走査信号としてのハイレベルまたはローレベルの電圧を出力するためのものであり、走査ドライバ14には、図3のゲートラインG(j)が接続され、制御部17から出力される垂直制御信号Vsとしてのゲートスタートパルス信号GSPに基づいて、図5に示すように、各フレームにおけるゲートラインG(j)の走査を開始するとともに、制御部17から出力される水平制御信号Hsに基づいて各ゲートラインG(j)を個別に選択する。なお、水平制御信号Hsは、例えば第1ゲートクロック信号GCK1と第2ゲートクロック信号GCK2とからなり、第1ゲートクロック信号GCK1と第2ゲートクロック信号GCK2は互いに逆位相の矩形信号である。
The
以下、走査ドライバ14について詳述する。走査ドライバ14の主要部における概略構成は、図6に示すように、例えばゲートライン数分(n段)の保持回路141、142、143、144、・・・が直列に配置されて構成される。そして、それぞれの保持回路は、入力端子INと、出力端子OUTと、リセット端子RSTと、クロック信号入力端子CKと、高電位電源入力端子Thと、低電位電源入力端子Tlとを有している。そして、1段目の保持回路141の入力端子INには1段目の入力信号としてゲートスタートパルス信号GSPが供給される。また、2段目以後の保持回路の入力端子INには前段の保持回路の出力信号が供給される。また、各保持回路のリセット端子RSTには次段の保持回路の出力信号が供給される。なお、最終段(例えばn段目)の保持回路(図示せず)のリセット端子RSTには、別途リセット信号ENDが供給される構成としてもよいし、1段目の保持回路141の出力信号が供給される構成としてもよい。
Hereinafter, the
さらに、奇数段目の保持回路のクロック信号入力端子CKには、第1ゲートクロック信号GCK1が供給され、偶数段目の保持回路のクロック信号入力端子CKには、第1ゲートクロック信号GCK1に対して逆位相となっている第2ゲートクロック信号GCK2が供給される。また、各保持回路の高電位電源入力端子Thには所定の高電圧Vghが供給され、各保持回路の低電位電源入力端子Tlには所定の低電圧Vglが供給される。 Further, the first gate clock signal GCK1 is supplied to the clock signal input terminal CK of the odd-numbered holding circuit, and the clock signal input terminal CK of the even-numbered holding circuit is supplied to the first gate clock signal GCK1. The second gate clock signal GCK2 having the opposite phase is supplied. In addition, a predetermined high voltage Vgh is supplied to the high potential power input terminal Th of each holding circuit, and a predetermined low voltage Vgl is supplied to the low potential power input terminal Tl of each holding circuit.
各保持回路141、142、143、144、・・・は、図7に示すように、それぞれ、6個のMOS型電界効果トランジスタ(以下、MOSトランジスタと記す)T11〜T16と、コンデンサCとを有している。
As shown in FIG. 7, each holding
このような走査ドライバ14は、図5に示すように、ゲートスタートパルス信号GSPに応じて当該フレームでの走査を開始するとともに、第1ゲートクロック信号GCK1及び第2ゲートクロック信号GCK2に応じて、所定の期間だけローレベル電圧Vglからハイレベル電圧Vghに切り換えるといった電圧出力を、最前段のゲートラインG(1)から順に最後段のゲートラインG(n)まで、ゲートライン毎に行う。
As shown in FIG. 5, the
つまり、走査ドライバ12は、ゲートラインG(j)毎に、当該ゲートラインG(j)に対応するTFT(i,j)を順次オン状態にし、このときにデータラインS(i)に供給されている表示信号電圧を対応する画素電極D(i,j)に書き込む。
That is, the
なお、各ゲートラインでは、第1ゲートクロック信号GCK1及び第2ゲートクロック信号GCK2における各クロック間隔Pwが調整されることによって、ハイレベル電圧Vghに維持される期間としてのオン期間Tonが可変可能に構成されている。また、詳細は後述するが、クロック間隔Pwの調整に対応するように、ゲートスタートパルス信号GSPの出力周波数も調整される。 In each gate line, by adjusting the clock interval Pw in the first gate clock signal GCK1 and the second gate clock signal GCK2, the on period Ton as the period maintained at the high level voltage Vgh can be varied. It is configured. As will be described in detail later, the output frequency of the gate start pulse signal GSP is also adjusted so as to correspond to the adjustment of the clock interval Pw.
信号ドライバ15は、制御部17から入力される水平同期信号HS、垂直同期信号VS、画像データDATA、クロック信号CLKに基づいて、表示パネル11に設けられた各データラインS(i)に対して、各データラインS(i)に対応する表示信号電圧を所定のタイミングで出力するものである。
The
信号ドライバ15の機能ブロック構成は、図8に示すように、サンプリングメモリ151、ホールドメモリ152、レベルシフタ153、DA変換回路(DAC)154、及び出力回路155からなる。
As shown in FIG. 8, the functional block configuration of the
サンプリングメモリ151は、クロック信号CLKに同期して、ゲートライン一本分の画素に対応する画像データを取り込むためのものであり、データラインS(i)の数と同数のデータ格納領域を備えている。つまり、サンプリングメモリ151は、ゲートライン毎に当該ゲートラインに対応した画像データを取り込むとともに、当該取り込んだ画像データのそれぞれを、対応するデータラインS(i)のデータ格納領域に格納する。
The
サンプリングメモリ151が取り込んだ一水平期間分の画像データは、後段のホールドメモリ152からの要求にしたがって、サンプリングメモリ151からホールドメモリ152に転送される。ホールドメモリ152に画像データが転送されると、サンプリングメモリ151は、次の一水平期間分の画像データとして次の行のゲートラインに対応した画像データの取り込み状態に移る。これは、水平同期信号HSに同期して行われる。
The image data for one horizontal period captured by the
ホールドメモリ152は、水平同期信号HSに基づいて、サンプリングメモリ151から一水平期間分の画像データを順次取得する。そして、ホールドメモリ152は、取得した画像データを後段のレベルシフタ153に出力する。
The
レベルシフタ153は、次段のDA変換回路154に適合させるため、入力信号のレベルを昇圧等により変換して出力する。DA変換回路154は、レベルシフタ153にてレベル変換されたデジタル形式の画像データをアナログ電圧としての表示信号電圧に変換し、後段の出力回路155に出力する。
The
出力回路155は、DA変換回路154から出力される表示信号電圧を表示パネル11のデータラインS(i)に供給するものであり、バッファ回路として機能する。例えば差動増幅回路を用いたボルテージフォロア回路として構成されている。
The
制御部17は、調光手段13に内蔵される評価手段131により導出された評価値としての割合Reや平均値Aeに基づいて、第一記憶領域101に記憶されている画像データの補正を行なったり、走査ドライバ14や信号ドライバ15の動作を制御するための上述したような各種制御信号を生成して出力するものであり、画像データ補正手段171と制御信号生成手段172とを備えた構成になっている。
The control unit 17 corrects the image data stored in the
画像データ補正手段171は、記憶手段10の第一記憶領域101に新たな1画面分の画像データが記憶され、評価手段131により評価値として割合Reや平均値Aeが導出されると、この評価値に応じて第一記憶領域101に記憶された1画面分の画像データを補正して、記憶手段10の第二記憶領域102に記憶される画像データをこの補正した画像データに更新する(書き換える)。
The image
例えば、評価値として割合Reを用いる場合には、図9(a)、図9(b)に示すように、表示画素を白表示にさせる画像データの割合Reが少ないときの方が、表示画素を白表示にさせる画像データの割合Reが多いときよりも、階調レベルの嵩上げ量が大きくなるように画像データを補正するとともに、高階調レベルよりも低階調レベルの方が階調レベルの嵩上げ量が大きくなるように画像データを補正する。なお、図9(b)に示される傾きは、図9(a)における、画像データの変換特性の傾きを示している。 For example, when the ratio Re is used as the evaluation value, as shown in FIGS. 9A and 9B, when the ratio Re of the image data for causing the display pixel to display white is small, the display pixel is displayed. The image data is corrected so that the amount of increase in the gradation level is larger than when the ratio Re of the image data that causes white display to be large, and the gradation level is lower at the lower gradation level than at the higher gradation level. The image data is corrected so that the raising amount is increased. Note that the inclination shown in FIG. 9B indicates the inclination of the conversion characteristics of the image data in FIG. 9A.
また、評価値として平均値Aeを用いる場合には、図10(a)、図10(b)に示すように、平均値Aeが小さいときの方が、平均値Aeが大きいときよりも、階調レベルの嵩上げ量が大きくなるように画像データを補正するとともに、高階調レベルよりも低階調レベルの方が階調レベルの嵩上げ量が大きくなるように画像データを補正する。なお、図10(b)に示される傾きは、図10(a)における、画像データの変換特性の傾きを示している。 When the average value Ae is used as the evaluation value, as shown in FIGS. 10A and 10B, the floor when the average value Ae is smaller than when the average value Ae is large. The image data is corrected so that the tone level raising amount is increased, and the image data is corrected so that the tone level raising amount is larger at the low tone level than at the high tone level. Note that the inclination shown in FIG. 10B indicates the inclination of the conversion characteristics of the image data in FIG.
そして、画像データ補正手段171は、上述のようにして補正した画像データを記憶手段10の第二記憶領域102に記憶させる。なお、この第二記憶領域102に記憶された画像データは、制御部17により後述のように設定されたフレーム周波数に対応するように読み出されるとともに信号ドライバ15に出力され、この画像データに基づいた画像が表示パネルに表示されることとなる。
Then, the image
つまり、本実施の形態では、第一記憶領域101に記憶された画像データに基づいて、バックライトの発光輝度を調整するとともに、バックライトの発光輝度の調整に対応するように画像データを補正することで、視感的な明るさを変えることなく、当該表示装置1の消費電力を低減させている。
In other words, in the present embodiment, the backlight emission luminance is adjusted based on the image data stored in the
制御信号生成手段172は、評価手段131により評価値として導出された割合Reや平均値Aeに基づいて、上述したような各種制御信号を生成し出力するとともに、当該各種制御信号に同期させて、第二記憶領域102に記憶されている画像データを信号ドライバ15に出力する。
The control
具体的には、各表示画素では、液晶への印加電圧が小さいときほど印加された電圧の保持能力が高いため、図11に示すように、制御信号生成手段172は、評価値としての割合Reや平均値Aeが所定の閾値Th1、Th2以上であったとき、つまり、表示すべき画像が所定の明るさ以上であったときに、走査ドライバ14及び信号ドライバ15の駆動周波数が低下するように各種制御信号を生成する。即ち、フレーム周波数が低下するように各種制御信号を生成する。
Specifically, since each display pixel has a higher ability to hold the applied voltage as the applied voltage to the liquid crystal is smaller, as shown in FIG. 11, the control
例えば、評価値としての割合Reや平均値Aeが所定の閾値Th1、Th2以上であったときに、第1ゲートクロック信号GCK1及び第2ゲートクロック信号GCK2における各クロック間隔Pwを、評価値としての割合Reや平均値Aeが所定の閾値Th1、Th2未満であったときの2倍の長さとし、これに対応させて、ゲートスタートパルスGSP及び不図示のクロック信号CLKの出力周波数を1/2にする。このとき、各ゲートラインでは、各ゲートライン間でオン期間Tonが重複することなく、各ゲートラインのオン期間が2倍になる。 For example, when the ratio Re and the average value Ae as evaluation values are equal to or greater than predetermined threshold values Th1 and Th2, the clock intervals Pw in the first gate clock signal GCK1 and the second gate clock signal GCK2 are used as evaluation values. The ratio Re and the average value Ae are twice as long as when the threshold values Th1 and Th2 are less than the predetermined threshold values Th1 and Th2, and the output frequency of the gate start pulse GSP and the clock signal CLK (not shown) is halved correspondingly To do. At this time, in each gate line, the ON period Ton does not overlap between the gate lines, and the ON period of each gate line is doubled.
つまり、制御部17は、第一記憶領域101に記憶された画像データが明るい画像を表示するための画像データであり、表示画素における液晶に印加される電圧が小さい電圧となるようなときには、走査ドライバ14及び信号ドライバ15の駆動周波数(フレーム周波数)が1/2に低下するように、走査ドライバ14及び信号ドライバ15を駆動制御する。そして、このことにより、表示品位を損なうことなく、更なる消費電力の削減が可能になる。なお、フレーム周波数の調整率は、1/2に限定するものではなく、表示パネル11が有する種々の負荷に応じて適宜調整することが好ましい。
That is, the control unit 17 scans when the image data stored in the
また、本実施の形態では、評価手段131で導出された評価値を、バックライトの発光輝度の調整、画像データの補正、及びフレーム周波数の制御に共通に用いているため、それぞれに対応させて個別に評価手段131を備える場合に比較して、製造コストを大幅に削減できるとともに、バックライトの発光輝度の調整量、画像データの補正量、及びフレーム周波数の制御量の互いの関連性を得ることが可能になり、より違和感がないように表示状態を制御することが可能になる。
In the present embodiment, the evaluation value derived by the
なお、制御信号生成手段172は、液晶に電圧が印加されたときに白を表示し、液晶に電圧が印加されないときには黒を表示するノーマリブラックモードの場合には、評価値としての割合Reや平均値Aeが所定の閾値Th3、Th4未満であったときに、第1ゲートクロック信号GCK1及び第2ゲートクロック信号GCK2における各クロック間隔Pwを、評価値としての割合Reや平均値Aeが所定の閾値Th3、Th4以上であったときの2倍の長さとし、これに対応させて、ゲートスタートパルスGSP及び不図示のクロック信号CLKの出力周波数を1/2にする。このようにすれば、ノーマリブラックモードの場合においても、制御部17は、表示画素における液晶に印加される電圧が小さい電圧となるようなときに、走査ドライバ14及び信号ドライバ15の駆動周波数が低下するように、走査ドライバ14及び信号ドライバ15を駆動制御することができ、表示品位を損なうことなく、更なる消費電力の削減が可能になる。
Note that the control signal generation means 172 displays white when a voltage is applied to the liquid crystal, and displays black when no voltage is applied to the liquid crystal. When the average value Ae is less than the predetermined thresholds Th3 and Th4, the clock interval Pw in the first gate clock signal GCK1 and the second gate clock signal GCK2 is set to the ratio Re or the average value Ae as the evaluation value. The output length of the gate start pulse GSP and the clock signal CLK (not shown) is halved in correspondence with this length, which is twice as long as the threshold values Th3 and Th4. In this way, even in the normally black mode, the control unit 17 determines that the driving frequency of the
また、上述の実施の形態では、走査ドライバ14や信号ドライバ15の駆動周波数を切り換える際にオン期間Tonの長さが変化する場合について説明したが、図12に示すように、オン期間Tonの長さは変化させずに、オン期間Tonの開始タイミングが変化する構成としてもよい。走査ドライバ14や信号ドライバ15の駆動周波数を切り換える際にオン期間Tonの長さが変化する場合には、各ゲートラインのオフ期間を極力短くすることができ好ましい一方で、オン期間Tonの長さは変化させずにオン期間Tonの開始タイミングを変化させる場合には、表示内容にかかわらず表示信号電圧の書き込み時間を一定にすることができ好ましい。アクティブマトリクス液晶表示装置1を適用する電子機器に応じて適宜選択すればよい。
In the above-described embodiment, the case where the length of the on period Ton changes when the drive frequency of the
また、上述の実施の形態では、フレーム周波数が2種類用意されている場合について説明したが、フレーム周波数は、さらに多くの複数段階で変化される構成であってもよい。このとき、表示画素における液晶に印加される電圧が小さい電圧になるほど、フレーム周波数が低下する構成になっていればよい。 In the above-described embodiment, the case where two types of frame frequencies are prepared has been described. However, the frame frequency may be changed in a plurality of stages. At this time, the frame frequency only needs to be configured to decrease as the voltage applied to the liquid crystal in the display pixel becomes smaller.
また、上述の実施の形態では、調光手段13、画像データ補正手段171、及び制御信号生成手段172は、それぞれ評価手段131により導出された評価値に基づいて、バックライトの発光輝度の制御、画像データの補正、またはフレーム周波数の制御を行う場合について説明したが、画像データ補正手段171及び制御信号生成手段172は、調光手段13によって制御される発光輝度の調整量に基づいて、画像データの補正、またはフレーム周波数の制御を行う構成としてもよい。
In the above-described embodiment, the
上述した実施の形態は、本発明の一例に過ぎず、各機能ブロックの具体的な構成は本発明の作用効果を奏する範囲において適宜変更設計できることはいうまでもない。 The above-described embodiment is merely an example of the present invention, and it goes without saying that the specific configuration of each functional block can be changed and designed as appropriate within the scope of the effects of the present invention.
1:アクティブマトリクス型液晶表示装置
10:記憶手段
11:表示パネル
12:バックライト
13:調光手段
14:走査ドライバ
15:信号ドライバ
16:共通電圧発生回路
17:制御部
131:評価手段
171:画像データ補正手段
172:制御信号生成手段
1: active matrix liquid crystal display device 10: storage means 11: display panel 12: backlight 13: dimming means 14: scanning driver 15: signal driver 16: common voltage generation circuit 17: control unit 131: evaluation means 171: image Data correction means 172: Control signal generation means
Claims (3)
前記記憶手段に記憶された前記画像データに基づく画像が表示される表示画素を有するノーマリーホワイトモードの液晶表示パネルと、
前記液晶表示パネルに光を照射するバックライトと、
前記バックライトの発光輝度を前記記憶手段に記憶された前記画像データに基づいて制御する調光手段と、
フレーム周波数を前記記憶手段に記憶された前記画像データに基づいて制御する周波数制御手段と、
を備え、
前記調光手段は、1画面分の前記画像データに対する、前記液晶表示パネルの前記表示画素を白表示にさせる前記画像データの割合に基づいて、前記割合が小さくなるにしたがって前記バックライトの前記発光輝度を小さくさせるように、前記バックライトの前記発光輝度を制御し、
前記周波数制御手段は、前記割合が大きくなるにしたがって前記フレーム周波数を小さくさせるように、前記フレーム周波数を制御する、
ことを特徴とするアクティブマトリクス型液晶表示装置。 Storage means for storing image data;
A normally white mode liquid crystal display panel having display pixels on which an image based on the image data stored in the storage means is displayed;
A backlight for irradiating the liquid crystal display panel with light;
Dimming means for controlling the luminance of the backlight based on the image data stored in the storage means;
Frequency control means for controlling a frame frequency based on the image data stored in the storage means;
With
The dimming means is configured to emit light from the backlight as the ratio decreases based on a ratio of the image data that causes the display pixels of the liquid crystal display panel to display white with respect to the image data for one screen. Controlling the emission luminance of the backlight so as to reduce the luminance;
The frequency control means controls the frame frequency so as to decrease the frame frequency as the ratio increases.
An active matrix type liquid crystal display device.
前記記憶手段に記憶された前記画像データに基づく画像が表示される表示画素を有するノーマリーブラックモードの液晶表示パネルと、
前記液晶表示パネルに光を照射するバックライトと、
前記バックライトの発光輝度を前記記憶手段に記憶された前記画像データに基づいて制御する調光手段と、
フレーム周波数を前記記憶手段に記憶された前記画像データに基づいて制御する周波数制御手段と、
を備え、
前記調光手段は、1画面分の前記画像データに対する、前記液晶表示パネルの前記表示画素を白表示にさせる前記画像データの割合に基づいて、前記割合が小さくなるにしたがって前記バックライトの前記発光輝度を小さくさせるように、前記バックライトの前記発光輝度を制御し、
前記周波数制御手段は、前記割合が小さくなるにしたがって前記フレーム周波数を小さくさせるように、前記フレーム周波数を制御する、
ことを特徴とするアクティブマトリクス型液晶表示装置。 Storage means for storing image data;
A normally black mode liquid crystal display panel having display pixels on which an image based on the image data stored in the storage means is displayed;
A backlight for irradiating the liquid crystal display panel with light;
Dimming means for controlling the luminance of the backlight based on the image data stored in the storage means;
Frequency control means for controlling a frame frequency based on the image data stored in the storage means;
With
The dimming means is configured to emit light from the backlight as the ratio decreases based on a ratio of the image data that causes the display pixels of the liquid crystal display panel to display white with respect to the image data for one screen. Controlling the emission luminance of the backlight so as to reduce the luminance;
The frequency control means controls the frame frequency so as to decrease the frame frequency as the ratio decreases;
An active matrix type liquid crystal display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008037806A JP5369449B2 (en) | 2008-02-19 | 2008-02-19 | Active matrix liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008037806A JP5369449B2 (en) | 2008-02-19 | 2008-02-19 | Active matrix liquid crystal display device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009198595A JP2009198595A (en) | 2009-09-03 |
JP2009198595A5 JP2009198595A5 (en) | 2010-12-24 |
JP5369449B2 true JP5369449B2 (en) | 2013-12-18 |
Family
ID=41142178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008037806A Expired - Fee Related JP5369449B2 (en) | 2008-02-19 | 2008-02-19 | Active matrix liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5369449B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5897159B2 (en) | 2014-02-25 | 2016-03-30 | キヤノン株式会社 | Display device and control method thereof |
WO2017145753A1 (en) * | 2016-02-22 | 2017-08-31 | シャープ株式会社 | Display control device, display control method and program |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05273523A (en) * | 1992-03-30 | 1993-10-22 | Toppan Printing Co Ltd | Gradational display method and liquid crystal display device |
JP4139189B2 (en) * | 2002-06-03 | 2008-08-27 | シャープ株式会社 | Liquid crystal display |
JP4579675B2 (en) * | 2003-12-26 | 2010-11-10 | シャープ株式会社 | Display device, television receiver, image display control method, and image display control processing program |
JP2005210707A (en) * | 2003-12-26 | 2005-08-04 | Sharp Corp | Display device, television receiver, image display control method and image display control processing program |
JP2006078832A (en) * | 2004-09-10 | 2006-03-23 | Matsushita Electric Ind Co Ltd | Backlight control apparatus |
JP2006259573A (en) * | 2005-03-18 | 2006-09-28 | Seiko Epson Corp | Organic el device, drive method thereof, and electronic device |
JP4687526B2 (en) * | 2005-07-27 | 2011-05-25 | セイコーエプソン株式会社 | Moving image display device and moving image display method |
JP2007094171A (en) * | 2005-09-29 | 2007-04-12 | Sanyo Electric Co Ltd | Image display control device, projection image display device, and rear projection image display device |
JP4405481B2 (en) * | 2006-06-30 | 2010-01-27 | 株式会社東芝 | Liquid crystal display |
JP4201026B2 (en) * | 2006-07-07 | 2008-12-24 | ソニー株式会社 | Liquid crystal display device and driving method of liquid crystal display device |
JP4812710B2 (en) * | 2007-07-25 | 2011-11-09 | シャープ株式会社 | Liquid crystal display |
-
2008
- 2008-02-19 JP JP2008037806A patent/JP5369449B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009198595A (en) | 2009-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8031153B2 (en) | Liquid crystal display and driving method thereof | |
US7808472B2 (en) | Liquid crystal display and driving method thereof | |
US8581827B2 (en) | Backlight unit and liquid crystal display having the same | |
JP5522334B2 (en) | Liquid crystal driving method and liquid crystal driving device | |
KR101231840B1 (en) | Liquid crystal display and method for driving the same | |
US20110285759A1 (en) | Liquid crystal display device and method for driving same | |
US7944427B2 (en) | Liquid crystal display and driving method thereof | |
JP5986442B2 (en) | Display device and display method | |
US8009133B2 (en) | Display device and method of operating the display device to change luminance during a selected portion of a frame | |
JP2014153531A (en) | Display device | |
US10062332B2 (en) | Display apparatus and a method of driving the same | |
KR101255705B1 (en) | Gate driving circuit, liquid crystal display using the same and driving method thereof | |
US8736640B2 (en) | Liquid crystal display apparatus and method for driving the same | |
KR100389027B1 (en) | Liquid Crystal Display and Driving Method Thereof | |
JP2008139753A (en) | Liquid crystal display device | |
JP2008533519A (en) | Backlit LCD display device and driving method thereof | |
JP2008164844A (en) | Liquid crystal display device | |
JP5369449B2 (en) | Active matrix liquid crystal display device | |
US9082356B2 (en) | Liquid crystal display apparatus and method of driving the same | |
JP2010039136A (en) | Liquid crystal display | |
KR20150025104A (en) | Liquid Crystal Display and driving method the same | |
JP4877477B2 (en) | Display drive device and drive control method thereof | |
KR20080022801A (en) | Liquid crystal diplay | |
JP2009128414A (en) | Active matrix liquid crystal display device and driving method thereof | |
KR101526573B1 (en) | Apparatus for driving liquid crystal panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101026 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130902 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |