JP5361447B2 - Phased array radar - Google Patents

Phased array radar Download PDF

Info

Publication number
JP5361447B2
JP5361447B2 JP2009044152A JP2009044152A JP5361447B2 JP 5361447 B2 JP5361447 B2 JP 5361447B2 JP 2009044152 A JP2009044152 A JP 2009044152A JP 2009044152 A JP2009044152 A JP 2009044152A JP 5361447 B2 JP5361447 B2 JP 5361447B2
Authority
JP
Japan
Prior art keywords
speed switch
switch circuit
transmission
low
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009044152A
Other languages
Japanese (ja)
Other versions
JP2010197295A (en
Inventor
和博 菅藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009044152A priority Critical patent/JP5361447B2/en
Publication of JP2010197295A publication Critical patent/JP2010197295A/en
Application granted granted Critical
Publication of JP5361447B2 publication Critical patent/JP5361447B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Radar Systems Or Details Thereof (AREA)
  • Transceivers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a phased array radar manufacturable inexpensively including a transmission/reception module hardly causing ringing and suitable for miniaturization, for performing long pulse/short pulse alternate transmission. <P>SOLUTION: A large-capacity capacitor bank 11 for long pulse generation is arranged outside the transmission/reception module 100, and a low-speed switch circuit 12 and a high-speed switch circuit 14 are connected in parallel. Then, a pulse is driven by the low-speed switch circuit 12, and a small-capacity capacitor bank 13 for short pulse generation is arranged in the transmission/reception module 100, and a pulse is driven by the high-speed switch circuit 14. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、フェイズドアレイレーダに係り、特に短パルスと長パルスを交互に送受信するのに適したバイアス用パルス電圧を供給する回路を備えるフェイズドアレイレーダに関する。   The present invention relates to a phased array radar, and more particularly to a phased array radar including a circuit that supplies a bias pulse voltage suitable for alternately transmitting and receiving short pulses and long pulses.

フェイズドアレイレーダは複数の送受信モジュールを配置し、位相をそろえて目標にパルスを発信し、反射波を受信して目標を検出する。より遠くの目標を捕らえるには、エネルギーの大きい長パルスを送信する必要がある。しかし、長パルスを送信中は反射波を受信できないため、近くの目標は検出できなくなる。このため、遠くの目標を検出するのに適した長パルスと、近くの目標を検出するのに適した短パルスとを交互に送信するフェイズドアレイレーダが開発された。   A phased array radar has a plurality of transmission / reception modules arranged to transmit a pulse to a target with the same phase and receive a reflected wave to detect the target. To capture a farther target, it is necessary to transmit a long pulse of high energy. However, since a reflected wave cannot be received during transmission of a long pulse, a nearby target cannot be detected. For this reason, phased array radars have been developed that alternately transmit long pulses suitable for detecting distant targets and short pulses suitable for detecting nearby targets.

近年ではこのフェイズドアレイレーダを小型化する必要が出てきている。フェイズドアレイレーダを小型化するには送受信モジュールの配置間隔を狭める必要がある。しかし、長パルスを送信するためのコンデンサは容量を大きくする必要があり、容量を大きくするとコンデンサの大きさも大きくなり送受信モジュールの配置間隔を狭めることを妨げる。   In recent years, it has become necessary to reduce the size of this phased array radar. In order to reduce the size of the phased array radar, it is necessary to narrow the interval between the transmitting and receiving modules. However, it is necessary to increase the capacity of a capacitor for transmitting a long pulse. If the capacity is increased, the size of the capacitor also increases, which prevents the arrangement interval of the transmission / reception modules from being reduced.

この点に関し、大容量のコンデンサを送受信モジュールの外に配置し、長パルスを送信する場合には増幅器のドレインを用いてスイッチングし、短パルスを送信する場合には増幅器のゲートを用いてスイッチングする技術が提案されている（例えば、特許文献１）。   In this regard, a large-capacitance capacitor is placed outside the transmission / reception module and switched using the drain of the amplifier when transmitting a long pulse, and switched using the gate of the amplifier when transmitting a short pulse. A technique has been proposed (for example, Patent Document 1).

しかし、ゲートを用いてスイッチングするには絶縁破壊電圧の高いＧａＮ（ガリウムナイトライド）などを用いた半導体素子を用いる必要があり、製造コストが高くなるという問題点がある。また、大容量のコンデンサと増幅器との距離が大きいと配線インダクタンスによりリンギングが起こるという問題点がある。   However, switching using a gate requires the use of a semiconductor element using GaN (gallium nitride) or the like having a high dielectric breakdown voltage, which increases the manufacturing cost. Further, there is a problem that ringing occurs due to wiring inductance when the distance between the large-capacitance capacitor and the amplifier is large.

特開２００８−１４７９４３号公報JP 2008-147934 A

本発明は、安価に製造でき、リンギングの起こりにくい小型化に適した送受信モジュールを備え、短パルス／長パルス交互送信をおこなうフェイズドアレイレーダを提供することを目的とする。   An object of the present invention is to provide a phased array radar that includes a transmission / reception module that can be manufactured at a low cost and that is suitable for downsizing and that is unlikely to cause ringing, and that performs short pulse / long pulse alternate transmission.

本発明は、移相器と、受信増幅器と、送信増幅器と、高速スイッチ回路と、高速スイッチ回路を介して送信増幅器に接続する小容量コンデンサバンクと、を含む送受信モジュールと、送受信モジュールの外部に設けられ、前記小容量コンデンサバンクに接続され、長パルスを送信する場合は前記高速スイッチが閉じてから閉じ、前記高速スイッチを開く前に開き、短パルスを送信する場合は前記高速スイッチが閉じる前に閉じ、前記高速スイッチが開いてから開く低速スイッチ回路と、送受信モジュールの外部に設けられ、低速スイッチ回路を介して送信増幅器に接続する大容量コンデンサバンクと、を備える、フェイズドアレイレーダを提供する。 The present invention includes a phase shifter, a receiving amplifier and a transmitting amplifier, a high-speed switching circuit, and a small capacitor banks connected to the transmission amplifier via a high-speed switching circuit, and a transceiver module comprising, on the outside of the transceiver module Provided, connected to the small capacitor bank, when transmitting a long pulse, the high speed switch is closed and then closed, opened before opening the high speed switch, and when transmitting a short pulse, before the high speed switch is closed A phased array radar comprising: a low-speed switch circuit that is closed after the high-speed switch is opened; and a large-capacity capacitor bank that is provided outside the transmission / reception module and is connected to the transmission amplifier via the low-speed switch circuit .

リンギングの発生を抑えたフェイズドアレイレーダを安価に製造することが可能となるという効果がある。   There is an effect that it is possible to manufacture a phased array radar that suppresses the occurrence of ringing at low cost.

第１の実施形態のフェイズドアレイレーダの要部を示す回路図である。It is a circuit diagram which shows the principal part of the phased array radar of 1st Embodiment. 第１の実施形態のフェイズドアレイレーダの動作を示す図である。It is a figure which shows operation | movement of the phased array radar of 1st Embodiment. 第２の実施形態のフェイズドアレイレーダの要部を示す回路図である。It is a circuit diagram which shows the principal part of the phased array radar of 2nd Embodiment. 第２の実施形態のフェイズドアレイレーダの動作を示す図である。It is a figure which shows operation | movement of the phased array radar of 2nd Embodiment.

以下に、本発明の一実施形態に係るフェイズドアレイレーダを、図面を参照して詳細に説明する。図１は、第１の実施形態のフェイズドアレイレーダ（以下、単にフェイズドアレイレーダと呼ぶ。）の要部を示す回路図である。図１に示すように、本実施形態のフェイズドアレイレーダは、送受信モジュール１００の外部に配置される大容量コンデンサバンク１１と、送受信モジュール１００の外部に配置される低速スイッチ回路１２と、送受信モジュール１００とを備える。   Hereinafter, a phased array radar according to an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a circuit diagram showing a main part of a phased array radar (hereinafter simply referred to as phased array radar) according to the first embodiment. As illustrated in FIG. 1, the phased array radar according to the present embodiment includes a large-capacity capacitor bank 11 disposed outside the transmission / reception module 100, a low-speed switch circuit 12 disposed outside the transmission / reception module 100, and the transmission / reception module 100. With.

バイアス電源には大容量のコンデンサバンク１１が接続され、大容量コンデンサバンクに低速スイッチ回路１２が接続される。低速スイッチ回路１２には送受信モジュール１００の内部の小容量コンデンサバンク１３が接続される。小容量のコンデンサバンク１３には、高速スイッチ回路１４が接続され、高速スイッチ回路１４は送信増幅器１８のドレインに接続される。   A large-capacity capacitor bank 11 is connected to the bias power source, and a low-speed switch circuit 12 is connected to the large-capacity capacitor bank. The low-speed switch circuit 12 is connected to a small-capacitance capacitor bank 13 inside the transmission / reception module 100. A high-speed switch circuit 14 is connected to the small-capacity capacitor bank 13, and the high-speed switch circuit 14 is connected to the drain of the transmission amplifier 18.

図１に示すように、大容量コンデンサバンク１１と、低速スイッチ回路１２と、小容量コンデンサバンク１３と、高速スイッチ回路１４とは直列に接続されている。   As shown in FIG. 1, the large-capacity capacitor bank 11, the low-speed switch circuit 12, the small-capacitance capacitor bank 13, and the high-speed switch circuit 14 are connected in series.

送信入力端子受信出力端子１５は移相器１６に接続する、移相器１６はスイッチ回路１７に接続する。スイッチ回路１７は送信増幅器１８と受信増幅器１９とを切り替える。送信増幅器１８と受信増幅器１９とはスイッチ回路２０に接続する。スイッチ回路２０は送信増幅器１８及び受信増幅器１９と送信出力端子受信入力端子２１との接続を切り替える。   The transmission input terminal reception output terminal 15 is connected to the phase shifter 16, and the phase shifter 16 is connected to the switch circuit 17. The switch circuit 17 switches between the transmission amplifier 18 and the reception amplifier 19. The transmission amplifier 18 and the reception amplifier 19 are connected to the switch circuit 20. The switch circuit 20 switches the connection between the transmission amplifier 18 and the reception amplifier 19 and the transmission output terminal reception input terminal 21.

短パルス用送信ドライブ信号２２は高速スイッチ回路１４のスイッチングを制御する。長パルス用送信ドライブ信号２３は低速スイッチ回路１２のスイッチングを制御する。   The short pulse transmission drive signal 22 controls the switching of the high-speed switch circuit 14. The long pulse transmission drive signal 23 controls the switching of the low speed switch circuit 12.

図２は、第１の実施形態のフェイズドアレイレーダの動作を示す図である。図２に示すように、長パルスを送信する場合は、短パルス用送信ドライブ信号２２が高速スイッチ回路１４をＯＮにする。次いで、長パルス用送信ドライブ信号２３が低速スイッチ回路１２をＯＮにする。低速スイッチ回路１２はゆっくり立ち上がるため、送信増幅器バイアス電源２４はゆっくり立ち上がる。送信増幅器バイアス電源２４がゆっくり立ち上がると、送信パルス２５はリンギングを発生させずにパルスが立ち上がる。   FIG. 2 is a diagram illustrating the operation of the phased array radar according to the first embodiment. As shown in FIG. 2, when a long pulse is transmitted, the short pulse transmission drive signal 22 turns on the high-speed switch circuit 14. Next, the long pulse transmission drive signal 23 turns on the low speed switch circuit 12. Since the low-speed switch circuit 12 rises slowly, the transmission amplifier bias power supply 24 rises slowly. When the transmission amplifier bias power supply 24 rises slowly, the transmission pulse 25 rises without causing ringing.

次いで、長パルス送信ドライブ信号２３が低速スイッチ回路１２をＯＦＦにする。低速スイッチ回路１２はゆっくり立ち下がるため、送信増幅器バイアス電源２４はゆっくり立ち下がる。送信増幅器バイアス電源２４がゆっくり立ち下がると、送信パルス２５はリンギングを発生させずにパルスが立ち下がる。次いで、短パルス用送信ドライブ信号２２が高速スイッチ回路１４をＯＦＦにする。   Next, the long pulse transmission drive signal 23 turns off the low speed switch circuit 12. Since the low-speed switch circuit 12 falls slowly, the transmission amplifier bias power supply 24 falls slowly. When the transmission amplifier bias power supply 24 falls slowly, the transmission pulse 25 falls without causing ringing. Next, the short pulse transmission drive signal 22 turns off the high-speed switch circuit 14.

短パルスを送信する場合は、長パルス用送信ドライブ信号２３が低速スイッチ回路１２をＯＮにする。次いで、短パルス用送信ドライブ信号２２が高速スイッチ回路１４をＯＮにする。高速スイッチ回路１４は俊敏に立ち上がるため、送信増幅器バイアス電源２４は俊敏に立ち上がる。送信増幅器バイアス電源２４が俊敏に立ち上がると、送信パルス２５は俊敏にパルスが立ち上がる。   When transmitting a short pulse, the long pulse transmission drive signal 23 turns on the low-speed switch circuit 12. Next, the short pulse transmission drive signal 22 turns on the high-speed switch circuit 14. Since the high-speed switch circuit 14 starts up quickly, the transmission amplifier bias power supply 24 starts up quickly. When the transmission amplifier bias power supply 24 rises quickly, the transmission pulse 25 rises quickly.

次いで、短パルス送信ドライブ信号２２が高速スイッチ回路１４をＯＦＦにする。高速スイッチ回路１４は俊敏に立ち下がるため、送信増幅器バイアス電源２４は俊敏に立ち下がる。送信増幅器バイアス電源２４が俊敏に立ち下がると、送信パルス２５は俊敏にパルスが立ち下がる。次いで、長パルス送信ドライブ信号２３が低速スイッチ回路１２をＯＦＦにする。   Next, the short pulse transmission drive signal 22 turns off the high-speed switch circuit 14. Since the high speed switch circuit 14 falls quickly, the transmission amplifier bias power supply 24 falls quickly. When the transmission amplifier bias power supply 24 falls quickly, the transmission pulse 25 falls quickly. Next, the long pulse transmission drive signal 23 turns off the low speed switch circuit 12.

ここで、短パルスのバイアス電圧は小容量コンデンサバンク１３から供給される。小容量コンデンサバンク１３は送信増幅器１８に近いため、配線インダクタンスは無視できるほど小さい。このため、リンギングは発生しない。   Here, the short pulse bias voltage is supplied from the small capacitor bank 13. Since the small capacitor bank 13 is close to the transmission amplifier 18, the wiring inductance is negligibly small. For this reason, ringing does not occur.

以上述べたように、本実施形態のフェイズドアレイレーダは、長パルス生成用の大容量コンデンサバンク１１を送受信モジュール１００の外部に配置し、低速スイッチ回路１２によってパルスを駆動するとともに、短パルス生成用の小容量コンデンサバンク１３を送受信モジュール１００内に配置し、高速スイッチ回路１４によってパルスを駆動する。   As described above, the phased array radar according to the present embodiment has the large-capacity capacitor bank 11 for generating long pulses arranged outside the transmission / reception module 100, drives the pulses by the low-speed switch circuit 12, and generates short pulses. The small-capacitance capacitor bank 13 is arranged in the transmission / reception module 100, and pulses are driven by the high-speed switch circuit 14.

従って、リンギングの発生を抑えたフェイズドアレイレーダを安価に製造することが可能となるという効果がある。   Therefore, it is possible to produce a phased array radar that suppresses the occurrence of ringing at low cost.

図３は、第２の実施形態のフェイズドアレイレーダの要部を示す回路図である。図３に示すように、本実施形態のフェイズドアレイレーダは、バイアス電源に大容量コンデンサバンク１１が接続される。大容量コンデンサバンク１１には並列に低速スイッチ回路１２と、小容量コンデンサバンク１３とが接続される。   FIG. 3 is a circuit diagram showing a main part of the phased array radar of the second embodiment. As shown in FIG. 3, in the phased array radar of this embodiment, a large-capacity capacitor bank 11 is connected to a bias power source. A low-speed switch circuit 12 and a small-capacitance capacitor bank 13 are connected to the large-capacity capacitor bank 11 in parallel.

低速スイッチ１２は送信増幅器１８のドレインに接続する。小容量コンデンサバンク１３は高速スイッチ回路１４を介して送信増幅器１８のドレインに接続する。   The low speed switch 12 is connected to the drain of the transmission amplifier 18. The small capacitor bank 13 is connected to the drain of the transmission amplifier 18 via the high speed switch circuit 14.

送信入力端子受信出力端子１５は移相器１６に接続する、移相器１６はスイッチ回路１７に接続する。スイッチ回路１７は送信増幅器１８と受信増幅器１９とを切り替える。送信増幅器１８と受信増幅器１９とはスイッチ回路２０に接続する。スイッチ回路２０は送信増幅器１８及び受信増幅器１９と送信出力端子受信入力端子２１との接続を切り替える。   The transmission input terminal reception output terminal 15 is connected to the phase shifter 16, and the phase shifter 16 is connected to the switch circuit 17. The switch circuit 17 switches between the transmission amplifier 18 and the reception amplifier 19. The transmission amplifier 18 and the reception amplifier 19 are connected to the switch circuit 20. The switch circuit 20 switches the connection between the transmission amplifier 18 and the reception amplifier 19 and the transmission output terminal reception input terminal 21.

短パルス用送信ドライブ信号２２は高速スイッチ回路１４のスイッチングを制御する。長パルス用送信ドライブ信号２３は低速スイッチ回路１２のスイッチングを制御する。   The short pulse transmission drive signal 22 controls the switching of the high-speed switch circuit 14. The long pulse transmission drive signal 23 controls the switching of the low speed switch circuit 12.

図４は、第２の実施形態のフェイズドアレイレーダの動作を示す図である。図４に示すように、長パルスを送信する場合は、長パルス用送信ドライブ信号２３が低速スイッチ回路１２をＯＮにする。低速スイッチ回路１２はゆっくり立ち上がるため、送信増幅器バイアス電源２４はゆっくり立ち上がる。送信増幅器バイアス電源２４がゆっくり立ち上がると、送信パルス２５はリンギングを発生させずにパルスが立ち上がる。   FIG. 4 is a diagram illustrating the operation of the phased array radar according to the second embodiment. As shown in FIG. 4, when a long pulse is transmitted, the long pulse transmission drive signal 23 turns on the low-speed switch circuit 12. Since the low-speed switch circuit 12 rises slowly, the transmission amplifier bias power supply 24 rises slowly. When the transmission amplifier bias power supply 24 rises slowly, the transmission pulse 25 rises without causing ringing.

次いで、長パルス送信ドライブ信号２３が低速スイッチ回路１２をＯＦＦにする。低速スイッチ回路１２はゆっくり立ち下がるため、送信増幅器バイアス電源２４はゆっくり立ち下がる。送信増幅器バイアス電源２４がゆっくり立ち下がると、送信パルス２５はリンギングを発生させずにパルスが立ち下がる。   Next, the long pulse transmission drive signal 23 turns off the low speed switch circuit 12. Since the low-speed switch circuit 12 falls slowly, the transmission amplifier bias power supply 24 falls slowly. When the transmission amplifier bias power supply 24 falls slowly, the transmission pulse 25 falls without causing ringing.

短パルスを送信する場合は、短パルス用送信ドライブ信号２２が高速スイッチ回路１４をＯＮにする。高速スイッチ回路１４は俊敏に立ち上がるため、送信増幅器バイアス電源２４は俊敏に立ち上がる。送信増幅器バイアス電源２４が俊敏に立ち上がると、送信パルス２５は俊敏にパルスが立ち上がる。   When a short pulse is transmitted, the short pulse transmission drive signal 22 turns on the high-speed switch circuit 14. Since the high-speed switch circuit 14 starts up quickly, the transmission amplifier bias power supply 24 starts up quickly. When the transmission amplifier bias power supply 24 rises quickly, the transmission pulse 25 rises quickly.

次いで、短パルス送信ドライブ信号２２が高速スイッチ回路１４をＯＦＦにする。高速スイッチ回路１４は俊敏に立ち下がるため、送信増幅器バイアス電源２４は俊敏に立ち下がる。送信増幅器バイアス電源２４が俊敏に立ち下がると、送信パルス２５は俊敏にパルスが立ち下がる。   Next, the short pulse transmission drive signal 22 turns off the high-speed switch circuit 14. Since the high speed switch circuit 14 falls quickly, the transmission amplifier bias power supply 24 falls quickly. When the transmission amplifier bias power supply 24 falls quickly, the transmission pulse 25 falls quickly.

ここで、短パルスのバイアス電圧は小容量コンデンサバンク１３から供給される。小容量コンデンサバンク１３は送信増幅器１８に近いため、配線インダクタンスは無視できるほど小さい。このため、リンギングは発生しない。   Here, the short pulse bias voltage is supplied from the small capacitor bank 13. Since the small capacitor bank 13 is close to the transmission amplifier 18, the wiring inductance is negligibly small. For this reason, ringing does not occur.

以上述べたように、本実施形態のフェイズドアレイレーダは、長パルス生成用の大容量コンデンサバンク１１を送受信モジュール１００の外部に配置し、低速スイッチ回路１２と、高速スイッチ回路１４とを並列に接続した。そして、低速スイッチ回路１２によってパルスを駆動するとともに、短パルス生成用の小容量コンデンサバンク１３を送受信モジュール１００内に配置し、高速スイッチ回路１４によってパルスを駆動する。   As described above, in the phased array radar of this embodiment, the large-capacity capacitor bank 11 for generating long pulses is arranged outside the transmission / reception module 100, and the low-speed switch circuit 12 and the high-speed switch circuit 14 are connected in parallel. did. Then, the pulse is driven by the low-speed switch circuit 12, and the small-capacitance capacitor bank 13 for generating a short pulse is disposed in the transmission / reception module 100, and the pulse is driven by the high-speed switch circuit 14.

従って、制御の簡単なリンギングの発生を抑えたフェイズドアレイレーダを安価に製造することが可能となるという効果がある。   Therefore, there is an effect that it is possible to manufacture a phased array radar that is easy to control and prevents ringing from occurring at low cost.

１１：大容量コンデンサバンク、
１２：低速スイッチ回路、
１３：小容量コンデンサバンク、
１４：高速スイッチ回路、
１００，２００：送受信モジュール。 11: Large capacity capacitor bank,
12: Low speed switch circuit
13: Small capacitor bank,
14: High-speed switch circuit,
100, 200: Transmission / reception module.

Claims (2)

移相器と、受信増幅器と、送信増幅器と、高速スイッチ回路と、前記高速スイッチ回路を介して前記送信増幅器に接続する小容量コンデンサバンクと、を含む送受信モジュールと、
前記送受信モジュールの外部に設けられ、前記小容量コンデンサバンクに接続され、長パルスを送信する場合は前記高速スイッチが閉じてから閉じ、前記高速スイッチを開く前に開き、短パルスを送信する場合は前記高速スイッチが閉じる前に閉じ、前記高速スイッチが開いてから開く低速スイッチ回路と、
前記送受信モジュールの外部に設けられ、前記低速スイッチ回路を介して前記送信増幅器に接続する大容量コンデンサバンクと、
を備える、フェイズドアレイレーダ。 A transmission / reception module including a phase shifter, a reception amplifier, a transmission amplifier, a high-speed switch circuit, and a small-capacitance capacitor bank connected to the transmission amplifier via the high-speed switch circuit;
If it is provided outside the transceiver module and is connected to the small capacitor bank and transmits a long pulse, the high-speed switch closes and then closes, opens before opening the high-speed switch, and transmits a short pulse A low speed switch circuit that closes before the high speed switch closes and opens after the high speed switch opens ;
A large-capacity capacitor bank provided outside the transceiver module and connected to the transmission amplifier via the low-speed switch circuit;
A phased array radar. 移相器と、受信増幅器と、送信増幅器と、高速スイッチ回路と、前記高速スイッチ回路を介して前記送信増幅器に接続し、短パルスを送信する場合に前記高速スイッチ回路によって駆動される小容量コンデンサバンクと、を含む送受信モジュールと、A phase shifter, a reception amplifier, a transmission amplifier, a high-speed switch circuit, and a small-capacitance capacitor connected to the transmission amplifier via the high-speed switch circuit and driven by the high-speed switch circuit when transmitting a short pulse A transceiver module including a bank;
前記高速スイッチ回路と並列に前記送信増幅器に接続される低速スイッチ回路と、  A low speed switch circuit connected to the transmission amplifier in parallel with the high speed switch circuit;
前記送受信モジュールの外部に設けられ、前記低速スイッチ回路及び前記小容量コンデンサバンク並びに前記高速スイッチ回路を介して前記送信増幅器に接続し、長パルスを送信する場合に前記低速スイッチ回路によって駆動される大容量コンデンサバンクと、  A large circuit provided outside the transmission / reception module, connected to the transmission amplifier via the low-speed switch circuit, the small-capacitance capacitor bank, and the high-speed switch circuit, and driven by the low-speed switch circuit when transmitting a long pulse. A capacitor bank,
を備える、フェイズドアレイレーダ。A phased array radar.
JP2009044152A 2009-02-26 2009-02-26 Phased array radar Active JP5361447B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009044152A JP5361447B2 (en) 2009-02-26 2009-02-26 Phased array radar

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009044152A JP5361447B2 (en) 2009-02-26 2009-02-26 Phased array radar

Publications (2)

Publication Number Publication Date
JP2010197295A JP2010197295A (en) 2010-09-09
JP5361447B2 true JP5361447B2 (en) 2013-12-04

Family

ID=42822153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009044152A Active JP5361447B2 (en) 2009-02-26 2009-02-26 Phased array radar

Country Status (1)

Country Link
JP (1) JP5361447B2 (en)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2576676B2 (en) * 1990-09-13 1997-01-29 三菱電機株式会社 Phased array radar device
JPH0645855A (en) * 1992-07-24 1994-02-18 Toshiba Corp Transmission-reception module
US5377090A (en) * 1993-01-19 1994-12-27 Martin Marietta Corporation Pulsed power converter with multiple output voltages
JPH0722862A (en) * 1993-06-30 1995-01-24 Toshiba Corp Microwave pulse transmission equipment
JPH07247809A (en) * 1994-03-08 1995-09-26 Alex Sogo Kenkyusho:Kk Construction machine
JP2834046B2 (en) * 1995-09-25 1998-12-09 防衛庁技術研究本部長 Radar equipment
JP3623183B2 (en) * 2001-11-07 2005-02-23 三菱電機株式会社 Radar equipment
JP4128913B2 (en) * 2003-06-30 2008-07-30 株式会社東芝 Microwave module
JP2005260027A (en) * 2004-03-12 2005-09-22 Mitsubishi Electric Corp High-frequency circuit module
JP2007189799A (en) * 2006-01-12 2007-07-26 Toshiba Corp Pulse power supply
JP4818032B2 (en) * 2006-09-07 2011-11-16 株式会社東芝 Pulse power supply
JP2008147943A (en) * 2006-12-08 2008-06-26 Mitsubishi Electric Corp Transmission and reception module device and driving method of transmission and reception module

Also Published As

Publication number Publication date
JP2010197295A (en) 2010-09-09

Similar Documents

Publication Publication Date Title
JP6437542B2 (en) Ultrasonic probe
JP2004361177A (en) Ultrasonic transmitter, ultrasonic transmitter/receiver, and detection apparatus
WO2008105947A3 (en) Ultrasonic through-wall communication (utwc) system
JP5361447B2 (en) Phased array radar
US9453909B2 (en) Ultrasonic pulse-echo ranging device
RU2638619C2 (en) Excitation device and method for excitation for load excitation, in particular, for ultrasonic transducer
CN104350679A (en) Impedance matching device and method
US9647636B1 (en) Piezoelectric package-integrated delay lines for radio frequency identification tags
KR102148802B1 (en) Driver and image sensing device with the same
JP2007124628A (en) Switch/antenna, pulse generator, and associated apparatus
JP5068139B2 (en) Antenna device
JP2009017292A (en) Radio apparatus
CN113098551A (en) HTCC three-dimensional receiving and transmitting assembly
CN103235340B (en) The switchable sound wave well logging transducer of a kind of pulse launches direct-drive circuit
JP2008261657A (en) Synthetic aperture radar device
WO2021189196A1 (en) Power stage device and driving method therefor
CN110166071B (en) Power amplifier tube drain electrode feed circuit
CN116256736B (en) Multichannel driving system and multichannel driving method of ultrasonic sonar device
JP5645856B2 (en) Transmission / reception circuit, ultrasonic probe, and ultrasonic image display device
JP2011153878A (en) Radar system, and active phased array antenna device and transmission module used therefor
JP2009244028A (en) Radar device
US20220219197A1 (en) Method of increasing ultrasonic signal reception
WO2024011519A1 (en) Ultrasonic fingerprint detection apparatus and electronic equipment
US20230330704A1 (en) Driving Circuit for a Piezoelectric Ultrasonic Transducer and Ultrasonic Transducer System
JP5329764B2 (en) Signal conversion device and position recognition system having the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130903

R151 Written notification of patent or utility model registration

Ref document number: 5361447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151