JP5359644B2 - Power module substrate, power module, and method of manufacturing power module substrate - Google Patents
Power module substrate, power module, and method of manufacturing power module substrate Download PDFInfo
- Publication number
- JP5359644B2 JP5359644B2 JP2009172164A JP2009172164A JP5359644B2 JP 5359644 B2 JP5359644 B2 JP 5359644B2 JP 2009172164 A JP2009172164 A JP 2009172164A JP 2009172164 A JP2009172164 A JP 2009172164A JP 5359644 B2 JP5359644 B2 JP 5359644B2
- Authority
- JP
- Japan
- Prior art keywords
- power module
- circuit layer
- metal coating
- metal
- module substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
この発明は、半導体素子が搭載される回路層を備えたパワーモジュール用基板、このパワーモジュール基板を用いたパワーモジュール、及び、このパワーモジュール用基板の製造方法に関するものである。 The present invention relates to a power module substrate including a circuit layer on which a semiconductor element is mounted, a power module using the power module substrate, and a method for manufacturing the power module substrate.
半導体素子の中でも電力供給のためのパワー素子は発熱量が比較的高いため、これを搭載する基板としては、例えば、特許文献１に示すように、ＡｌＮ（窒化アルミ）からなるセラミックス基板上にＡｌ（アルミニウム）の金属板がＡｌ−Ｓｉ系のろう材を介して接合されたパワーモジュール用基板が広く用いられている。この金属板は回路層とされ、回路層の上には、はんだ材を介してパワー素子としての半導体素子が搭載される。なお、セラミックス基板の下面にも放熱のためにＡｌ等の金属板が接合されて金属層とされ、この金属層を介して冷却器が接合されたものが提案されている。
また、例えば特許文献２に示すように、一つのパワーモジュール用基板上に複数の半導体素子が搭載されたパワーモジュールも提案されている。
Among semiconductor elements, a power element for supplying electric power has a relatively high calorific value. Therefore, as a substrate on which the power element is mounted, for example, as shown in Patent Document 1, AlN is formed on a ceramic substrate made of AlN (aluminum nitride). A substrate for a power module in which a (aluminum) metal plate is bonded via an Al—Si brazing material is widely used. This metal plate is used as a circuit layer, and a semiconductor element as a power element is mounted on the circuit layer via a solder material. It has been proposed that a metal plate such as Al is joined to the lower surface of the ceramic substrate to form a metal layer for heat dissipation, and a cooler is joined via the metal layer.
For example, as shown in Patent Document 2, a power module in which a plurality of semiconductor elements are mounted on one power module substrate has been proposed.
ここで、アルミニウムからなる回路層においては、表面にアルミニウムの酸化被膜が形成されるため、はんだ材との接合を良好に行うことができない。
そこで、従来は、例えば特許文献３に開示されているように、回路層の表面に無電解めっき等によってＮｉめっき膜を形成し、このＮｉめっき膜上にはんだ材を配設して半導体素子を接合していた。
Here, since the aluminum oxide film is formed on the surface of the circuit layer made of aluminum, it cannot be satisfactorily joined to the solder material.
Therefore, conventionally, as disclosed in, for example, Patent Document 3, a Ni plating film is formed on the surface of a circuit layer by electroless plating or the like, and a solder material is disposed on the Ni plating film to provide a semiconductor element. It was joined.
ところで、特許文献３に記載されたように、回路層表面にＮｉめっき膜を形成したパワーモジュール用基板においては、Ｎｉめっき膜を形成する場合に、パワーモジュール用基板全体をめっき欲内に浸漬することになり、回路層表面以外にもＮｉめっき膜が形成されることになる。また、必要部分以外へのＮｉめっき膜の形成を防止するためには、マスキング処理を行った上でめっき浴内に浸漬する必要があり、Ｎｉめっき膜の形成に多大の労力を必要としていた。 By the way, as described in Patent Document 3, in the power module substrate in which the Ni plating film is formed on the surface of the circuit layer, when the Ni plating film is formed, the entire power module substrate is immersed in the plating cradle. As a result, the Ni plating film is formed on the surface other than the circuit layer surface. Further, in order to prevent the formation of the Ni plating film on portions other than the necessary portions, it is necessary to perform a masking treatment and then immerse in the plating bath, which requires a great deal of labor for forming the Ni plating film.
また、半導体素子を接合するまでの過程においてＮｉめっき膜の表面が酸化等によって劣化し、はんだ材を介して接合した半導体素子との接合信頼性が低下するおそれがあった。特に、Ｎｉめっき膜上におけるはんだ濡れ性が低下した場合には、はんだ材が十分に拡がらず、はんだ層内部にボイドが発生するおそれがあった。
ここで、特許文献２に記載されたように、パワーモジュール用基板に複数の半導体素子が搭載される場合には、これらの半導体素子を一度に接合する必要がある。すなわち、複数の半導体素子のうちの一つが接合不良を起こした場合、これを再度接合するためには、良好に接合されている他の半導体素子も再度接合することになってしまう。このため、一度の接合で確実に半導体素子を接合可能なパワーモジュール用基板が望まれている。
Further, the surface of the Ni plating film is deteriorated due to oxidation or the like in the process until the semiconductor element is bonded, and there is a possibility that the reliability of bonding with the semiconductor element bonded via the solder material is lowered. In particular, when the solder wettability on the Ni plating film is lowered, the solder material is not sufficiently expanded, and there is a possibility that voids are generated inside the solder layer.
Here, as described in Patent Document 2, when a plurality of semiconductor elements are mounted on the power module substrate, it is necessary to bond these semiconductor elements at a time. That is, when one of the plurality of semiconductor elements has a bonding failure, another semiconductor element that is well bonded is bonded again in order to bond it again. For this reason, there is a demand for a power module substrate capable of bonding semiconductor elements with a single bonding.
この発明は、前述した事情に鑑みてなされたものであって、回路層上に半導体素子をはんだ材を介して容易にかつ確実に接合することが可能なパワーモジュール用基板、このパワーモジュール用基板を用いたパワーモジュール及びこのパワーモジュール用基板の製造方法を提供することを目的とする。 The present invention has been made in view of the circumstances described above, and is a power module substrate capable of easily and surely joining a semiconductor element to a circuit layer via a solder material, and the power module substrate. It is an object of the present invention to provide a power module using this and a method for manufacturing the power module substrate.
このような課題を解決して、前記目的を達成するために、本発明のパワーモジュール用基板は、絶縁層の一方の面に、アルミニウム又はアルミニウム合金からなる回路層が配設され、この回路層上にはんだ層を介して半導体素子が配設されるパワーモジュール用基板であって、前記回路層の一方の面には、金属粉末をその融点以下の温度で吹き付けて成膜するコールドスプレー法によって形成された金属被膜が形成されており、前記金属被膜が、Ｎｉ、Ｃｕ、Ａｇのいずれか一種からなり、前記金属被膜の厚さｔｍは、３μｍ≦ｔｍ≦１００μｍの範囲内とされており、前記金属被膜の前記回路層表面に平行な面に対する投影面積Ｓｐと前記金属被膜の表面積Ｓａとの比Ｓａ／Ｓｐが、１．５以上とされていることを特徴としている。
In order to solve such problems and achieve the above object, the power module substrate of the present invention is provided with a circuit layer made of aluminum or an aluminum alloy on one surface of the insulating layer. A power module substrate on which a semiconductor element is disposed via a solder layer, and a cold spray method in which a metal powder is sprayed onto one surface of the circuit layer at a temperature equal to or lower than its melting point. The formed metal film is formed, and the metal film is made of any one of Ni, Cu, and Ag, and the thickness tm of the metal film is in a range of 3 μm ≦ tm ≦ 100 μm, The ratio Sa / Sp of the projected area Sp of the metal coating to the plane parallel to the surface of the circuit layer and the surface area Sa of the metal coating is 1.5 or more .
この構成のパワーモジュール用基板によれば、コールドスプレー法によって、回路層上にＮｉ、Ｃｕ、Ａｇのいずれかからなる金属被膜が形成されるので、この金属被膜の上にはんだ層を介して半導体素子を接合することが可能となる。ここで、Ｎｉ、Ｃｕ、Ａｇは、例えばＳｎ−Ａｇ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系の一般的なはんだ材との接合性が良好であり、これらのはんだ材からなるはんだ層を介して半導体素子を強固に接合することができる。つまり、Ｎｉめっき膜の代替として金属被膜を用いることが可能となり、Ｎｉめっき膜を形成する際に生じる不具合が無くなり、パワーモジュールを良好に製出することができるのである。 According to the power module substrate having this configuration, a metal film made of Ni, Cu, or Ag is formed on the circuit layer by the cold spray method, so that the semiconductor is formed on the metal film via the solder layer. It becomes possible to join the elements. Here, Ni, Cu, and Ag, for example, have good bondability with general solder materials such as Sn—Ag, Sn—In, or Sn—Ag—Cu, and solder made of these solder materials. The semiconductor element can be firmly bonded through the layer. That is, it is possible to use a metal coating as an alternative to the Ni plating film, eliminating the problems that occur when forming the Ni plating film, and producing a power module satisfactorily.
また、前述の金属被膜は、金属粉末をその融点以下の温度で吹き付けて成膜するコールドスプレー法によって形成されているので、金属粉末自体が溶融することなく回路層上に積層されることになり、金属被膜の表面に金属粉末に起因する微細な凹凸が生じることになる。これにより、金属被膜の表面積が増加することになり、はんだ材の濡れ性が向上し、はんだ材を十分に拡げることができる。よって、半導体素子をはんだ接合した場合において、はんだ層内部でのボイドの発生を抑制することができ、半導体素子との接合信頼性を大幅に向上させることができる。
さらに、回路層の表面に形成された酸化アルミニウム被膜を金属粉末の衝突によって除去した上で、回路層上に金属被膜が形成されることになり、回路層と金属被膜とが強固に接合されることになる。
また、コールドスプレー法によって成膜された金属被膜においては、ピーニング効果によって、金属被膜内部及び回路層の表面に圧縮応力が生じることになり、金属被膜や回路層表面に亀裂が生じることが抑制される。
さらに、前記金属被膜の前記回路層表面に平行な面に対する投影面積Ｓｐと前記金属被膜の表面積Ｓａとの比Ｓａ／Ｓｐが、１．５以上とされているので、金属被膜の表面積が確保され、はんだ材の濡れ性を確実に向上させることができる。
In addition, since the metal coating described above is formed by a cold spray method in which metal powder is sprayed at a temperature below its melting point, the metal powder itself is laminated on the circuit layer without melting. Then, fine irregularities due to the metal powder are generated on the surface of the metal coating. Thereby, the surface area of a metal film will increase, the wettability of a solder material will improve, and a solder material can fully be expanded. Therefore, when the semiconductor element is soldered, the generation of voids inside the solder layer can be suppressed, and the joining reliability with the semiconductor element can be greatly improved.
Furthermore, after the aluminum oxide film formed on the surface of the circuit layer is removed by the collision of the metal powder, the metal film is formed on the circuit layer, and the circuit layer and the metal film are firmly bonded. It will be.
In the metal film formed by the cold spray method, the peening effect causes compressive stress in the metal film and on the surface of the circuit layer, thereby suppressing cracks on the surface of the metal film and the circuit layer. The
Furthermore, since the ratio Sa / Sp of the projected area Sp of the metal coating to the plane parallel to the surface of the circuit layer and the surface area Sa of the metal coating is 1.5 or more, the surface area of the metal coating is ensured. In addition, the wettability of the solder material can be improved reliably.
また、本発明のパワーモジュール用基板は、絶縁層の一方の面に、アルミニウム又はアルミニウム合金からなる回路層が配設され、この回路層上にはんだ層を介して半導体素子が配設されるパワーモジュール用基板であって、前記回路層の表面には、Ｎｉ、Ｃｕ、Ａｇのいずれか一種からなる金属被膜が形成されており、前記金属被膜の厚さｔｍは、３μｍ≦ｔｍ≦１００μｍの範囲内とされ、前記金属被膜の前記回路層表面に平行な面に対する投影面積Ｓｐと前記金属被膜の表面積Ｓａとの比Ｓａ／Ｓｐが、１．５以上とされており、前記金属被膜の表面を、電界放射型走査電子顕微鏡を用いて加速電圧３ｋＶ以下で観察した際に、粒径３μｍ以下の小粒子と、この小粒子が凝集して形成された粒径５μｍ以上２０μｍ以下の中粒子と、この中粒子が凝集して形成された粒径３０μｍ以上の大粒子と、が観察されることを特徴としている。
In the power module substrate of the present invention, a circuit layer made of aluminum or an aluminum alloy is disposed on one surface of the insulating layer, and a semiconductor element is disposed on the circuit layer via a solder layer. In the module substrate, a metal film made of any one of Ni, Cu, and Ag is formed on a surface of the circuit layer, and a thickness tm of the metal film is in a range of 3 μm ≦ tm ≦ 100 μm. The ratio Sa / Sp between the projected area Sp of the metal coating to the plane parallel to the surface of the circuit layer and the surface area Sa of the metal coating is 1.5 or more, and the surface of the metal coating is , When observed at an acceleration voltage of 3 kV or less using a field emission scanning electron microscope, a small particle having a particle size of 3 μm or less, and a medium particle having a particle size of 5 μm or more and 20 μm or less formed by aggregation of the small particles, In this Large particles having a particle size of 30 μm or more formed by aggregation of particles are observed.
この構成のパワーモジュール用基板によれば、金属被膜の表面に、粒径３０μｍ以上の大粒子が配置され、この大粒子の表面に粒径５μｍ以上２０μｍ以下の中粒子が配置され、この中粒子の表面に粒径３μｍ以下の小粒子が配置されることになり、これらの粒子によって微小な凹凸が生じ、金属被膜の表面積が大きくなる。よって、はんだ材の濡れ性が向上し、はんだ層内部のボイドの発生を抑制することができ、半導体素子との接合信頼性を大幅に向上させることができる。 According to the power module substrate having this configuration, large particles having a particle size of 30 μm or more are arranged on the surface of the metal coating, and medium particles having a particle size of 5 μm or more and 20 μm or less are arranged on the surface of the large particles. Small particles having a particle size of 3 μm or less are arranged on the surface of the metal, and these particles produce minute irregularities, increasing the surface area of the metal coating. Therefore, the wettability of the solder material is improved, the generation of voids inside the solder layer can be suppressed, and the reliability of bonding with the semiconductor element can be greatly improved.
ここで、前記金属被膜表面の算術平均粗さＲａが、０．５μｍ以上とされていることが好ましい。
この場合、金属被膜の表面積が確保され、はんだ材の濡れ性を確実に向上させることができる。
Here, it is preferable that arithmetic mean roughness Ra of the surface of the metal coating is 0.5 μm or more.
In this case, the surface area of the metal coating is ensured, and the wettability of the solder material can be reliably improved.
本発明に係るパワーモジュールは、前述のパワーモジュール用基板と、このパワーモジュール用基板の前記回路層の一方の面側に配設された半導体素子と、を備え、前記半導体素子は、はんだ層を介して接合されていることを特徴としている。
この構成のパワーモジュールにおいては、回路層上に形成された金属被膜のはんだ濡れ性が良好なため、はんだ層内部のボイドの発生を抑制でき、半導体素子と回路層とを強固に接合することが可能となる。よって、接合信頼性に優れた高品質のパワーモジュールを提供することができる。
A power module according to the present invention includes the power module substrate described above and a semiconductor element disposed on one surface side of the circuit layer of the power module substrate, and the semiconductor element includes a solder layer. It is characterized by being joined via.
In the power module having this configuration, the metal film formed on the circuit layer has good solder wettability, so that generation of voids inside the solder layer can be suppressed, and the semiconductor element and the circuit layer can be firmly bonded. It becomes possible. Therefore, it is possible to provide a high-quality power module with excellent bonding reliability.
本発明に係るパワーモジュール用基板の製造方法は、絶縁層の一方の面に、アルミニウム又はアルミニウム合金からなる回路層が配設され、この回路層上にはんだ層を介して半導体素子が配設される、請求項１に記載のパワーモジュール用基板の製造方法であって、前記回路層の一方の面に、金属粉末をその融点以下の温度で吹き付けて成膜するコールドスプレー法によって、Ｎｉ、Ｃｕ、Ａｇのいずれか一種からなる金属被膜を形成する工程を備えていることを特徴としている。 In the method for manufacturing a power module substrate according to the present invention, a circuit layer made of aluminum or an aluminum alloy is disposed on one surface of the insulating layer, and a semiconductor element is disposed on the circuit layer via a solder layer. The method for manufacturing a power module substrate according to claim 1 , wherein Ni, Cu are formed by a cold spray method in which a metal powder is sprayed onto one surface of the circuit layer at a temperature below its melting point. And a step of forming a metal film made of any one of Ag.
この構成のパワーモジュール用基板の製造方法によれば、前記回路層の一方の面に、金属粉末をその融点以下の温度で高速に吹き付けるコールドスプレー法によって金属被膜を形成する工程を備えているので、アルミニウム又はアルミニウム合金からなる回路層の一方の面に、Ｎｉ、Ｃｕ、Ａｇのいずれか一種からなる金属被膜を形成することが可能となる。また、金属粉末を融点以下の温度で衝突させているので、金属粉末自体が固体のままで積層され、金属表面に微小な凹凸が形成されることになる。よって、金属被膜の表面積が大きくなり、はんだ濡れ性を大幅に向上させることができる。 According to the method for manufacturing a power module substrate having this configuration, the method includes the step of forming a metal film on one surface of the circuit layer by a cold spray method in which metal powder is sprayed at a high temperature at a temperature equal to or lower than the melting point. It is possible to form a metal film made of any one of Ni, Cu, and Ag on one surface of the circuit layer made of aluminum or aluminum alloy. In addition, since the metal powder is collided at a temperature below the melting point, the metal powder itself is laminated in a solid state, and minute irregularities are formed on the metal surface. Therefore, the surface area of the metal coating is increased, and the solder wettability can be greatly improved.
ここで、前記金属粉末の粒径が５μｍ以上１００μｍ以下であることが好ましい。
この場合、コールドスプレー法によって成膜される金属被膜が、粒径３μｍ以下の小粒子と、この小粒子が凝集して形成された粒径５μｍ以上２０μｍ以下の中粒子と、この中粒子が凝集して形成された粒径３０μｍ以上の大粒子と、を有する構造となる。よって、はんだ濡れ性が良好なパワーモジュール用基板を製出することができる。
Here, the metal powder preferably has a particle size of 5 μm or more and 100 μm or less.
In this case, the metal coating film formed by the cold spray method includes small particles having a particle diameter of 3 μm or less, medium particles having a particle diameter of 5 μm or more and 20 μm or less formed by agglomeration of the small particles, and these particles aggregated. And a large particle having a particle diameter of 30 μm or more. Therefore, a power module substrate having good solder wettability can be produced.
本発明によれば、回路層上に半導体素子をはんだ材を介して容易にかつ確実に接合することが可能なパワーモジュール用基板、このパワーモジュール用基板を用いたパワーモジュール及びこのパワーモジュール用基板の製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the power module board | substrate which can join a semiconductor element on a circuit layer easily and reliably via a solder material, the power module using this power module board | substrate, and this power module board | substrate The manufacturing method of can be provided.
以下に、本発明の実施形態について添付した図面を参照して説明する。図１に本発明の実施形態であるパワーモジュール用基板を用いたパワーモジュールを示す。
このパワーモジュール１は、回路層１２が配設されたパワーモジュール用基板１０と、回路層１２の表面にはんだ層２を介して接合された半導体チップ３と、冷却器４０とを備えている。
Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 shows a power module using a power module substrate according to an embodiment of the present invention.
The power module 1 includes a power module substrate 10 on which a circuit layer 12 is disposed, a semiconductor chip 3 bonded to the surface of the circuit layer 12 via a solder layer 2, and a cooler 40.
パワーモジュール用基板１０は、図１及び図２に示すように、絶縁層を構成するセラミックス基板１１と、このセラミックス基板１１の一方の面（図１及び図２において上面）に配設された回路層１２と、セラミックス基板１１の他方の面（図１及び図２において下面）に配設された金属層１３とを備えている。また、回路層１２の表面（図１及び図２において上面）には、後述する金属被膜３０が形成されている。 As shown in FIGS. 1 and 2, the power module substrate 10 includes a ceramic substrate 11 constituting an insulating layer and a circuit disposed on one surface (the upper surface in FIGS. 1 and 2) of the ceramic substrate 11. A layer 12 and a metal layer 13 disposed on the other surface (the lower surface in FIGS. 1 and 2) of the ceramic substrate 11 are provided. Further, a metal film 30 described later is formed on the surface of the circuit layer 12 (upper surface in FIGS. 1 and 2).
セラミックス基板１１は、回路層１２と金属層１３との間の電気的接続を防止するものであって、絶縁性の高いＡｌＮ（窒化アルミ）で構成されている。また、セラミックス基板１１の厚さは、０．２〜１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍに設定されている。 The ceramic substrate 11 prevents electrical connection between the circuit layer 12 and the metal layer 13, and is made of highly insulating AlN (aluminum nitride). In addition, the thickness of the ceramic substrate 11 is set within a range of 0.2 to 1.5 mm, and in this embodiment is set to 0.635 mm.
回路層１２は、セラミックス基板１１の一方の面に、導電性を有する金属板が接合されることにより形成されている。本実施形態においては、回路層１２は、純度が９９．９９％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板からなるアルミニウム板がセラミックス基板１１に接合されることにより形成されている。 The circuit layer 12 is formed by bonding a conductive metal plate to one surface of the ceramic substrate 11. In the present embodiment, the circuit layer 12 is formed by joining an aluminum plate made of a rolled plate of aluminum (so-called 4N aluminum) having a purity of 99.99% or more to the ceramic substrate 11.
金属層１３は、セラミックス基板１１の他方の面に、金属板が接合されることにより形成されている。本実施形態においては、金属層１３は、回路層１２と同様に、純度が９９．９９％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板からなるアルミニウム板がセラミックス基板１１に接合されることで形成されている。 The metal layer 13 is formed by bonding a metal plate to the other surface of the ceramic substrate 11. In the present embodiment, the metal layer 13 is formed by joining an aluminum plate made of a rolled plate of aluminum (so-called 4N aluminum) having a purity of 99.99% or more, like the circuit layer 12, to the ceramic substrate 11. Has been.
冷却器４０は、前述のパワーモジュール用基板１０を冷却するためのものであり、パワーモジュール用基板１０と接合される天板部４１と、この天板部４１から下方に向けて垂設された放熱フィン４２と、冷却媒体（例えば冷却水）を流通するための流路４３とを備えている。冷却器４０（天板部４１）は、熱伝導性が良好な材質で構成されることが望ましく、本実施形態においては、Ａ６０６３（アルミニウム合金）で構成されている。 The cooler 40 is for cooling the power module substrate 10 described above. The top plate portion 41 joined to the power module substrate 10 and the top plate portion 41 are suspended downward. The heat radiation fin 42 and the flow path 43 for distribute | circulating a cooling medium (for example, cooling water) are provided. The cooler 40 (top plate portion 41) is preferably made of a material having good thermal conductivity, and in this embodiment, is made of A6063 (aluminum alloy).
また、本実施形態においては、冷却器４０の天板部４１と金属層１３との間には、アルミニウム又はアルミニウム合金若しくはアルミニウムを含む複合材（例えばＡｌＳｉＣ等）からなる緩衝層１５が設けられている。 In the present embodiment, a buffer layer 15 made of aluminum, an aluminum alloy, or a composite material containing aluminum (for example, AlSiC) is provided between the top plate portion 41 of the cooler 40 and the metal layer 13. Yes.
そして、図１に示すパワーモジュール１においては、回路層１２の表面（図１において上面）に形成された金属被膜３０上に、はんだ層２を介して半導体チップ３が接合されている。ここで、はんだ層２を形成するはんだ材としては、例えばＳｎ−Ａｇ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系が挙げられる。
なお、金属被膜３０は、図１及び図２に示すように、回路層１２の表面全体には形成されておらず、半導体チップ３が配設される部分等に選択的に形成されている。
In the power module 1 shown in FIG. 1, the semiconductor chip 3 is joined via the solder layer 2 on the metal film 30 formed on the surface of the circuit layer 12 (upper surface in FIG. 1). Here, examples of the solder material for forming the solder layer 2 include Sn—Ag, Sn—In, and Sn—Ag—Cu.
As shown in FIGS. 1 and 2, the metal coating 30 is not formed on the entire surface of the circuit layer 12 but is selectively formed on a portion where the semiconductor chip 3 is disposed.
この金属被膜３０は、金属粉末を、その融点以下の温度で衝突させて成膜するコールドスプレー法によって形成されており、本実施形態では、Ｎｉ粉末を衝突させて成膜されたＮｉ被膜とされている。この金属被膜３０の厚さｔｍは、例えは３μｍ≦ｔｍ≦１００μｍの範囲内に設定されており、本実施形態では、ｔｍ＝５０μｍとされている。また、この金属被膜３０の表面には、表面に微小な凹凸が形成されている。 The metal coating 30 is formed by a cold spray method in which a metal powder is collided at a temperature equal to or lower than its melting point. In this embodiment, the Ni coating is a Ni coating formed by colliding Ni powder. ing. The thickness tm of the metal coating 30 is set in the range of 3 μm ≦ tm ≦ 100 μm, for example, and in this embodiment, tm = 50 μm. In addition, fine irregularities are formed on the surface of the metal coating 30.
図３から図５に、前述の金属被膜３０を、電界放射型走査電子顕微鏡を用いて加速電圧３ｋＶ以下で観察した結果を示す。なお、これらの写真は、電界放射型走査電子顕微鏡（Ｋarl Zeiss Ultra55）を用いて、加速電圧３ｋＶ以下、ワーキングディスタンス５ｍｍ以下、アパチャーサイズ３０μｍの条件下で観察した結果である。
図３から図５に示すように、この金属被膜３０は、粒径３μｍ以下の小粒子３１と、この小粒子３１が凝集して形成された粒径５μｍ以上２０μｍ以下の中粒子３２と、この中粒子３２が凝集して形成された粒径３０μｍ以上の大粒子３３と、を有する構造とされている。
FIG. 3 to FIG. 5 show the results obtained by observing the above-described metal coating 30 at an acceleration voltage of 3 kV or less using a field emission scanning electron microscope. These photographs are the results of observation using a field emission scanning electron microscope (Karl Zeiss Ultra55) under the conditions of an acceleration voltage of 3 kV or less, a working distance of 5 mm or less, and an aperture size of 30 μm.
As shown in FIGS. 3 to 5, the metal coating 30 includes small particles 31 having a particle size of 3 μm or less, medium particles 32 having a particle size of 5 μm to 20 μm formed by aggregation of the small particles 31, and And a large particle 33 having a particle size of 30 μm or more formed by agglomeration of the middle particles 32.
ここで、金属被膜３０が前述のように小粒子３１、中粒子３２、大粒子３３とを有していることから、金属被膜３０の表面には、図３から図５に示すように、微小な凹凸が形成されることになる。
具体的には、金属被膜３０の算術平均粗さＲａは、０．５μｍ以上とされ、より好ましくは、０．５μｍ以上１．２μｍ以下とされている。なお、金属被膜３０の算術平均粗さＲａは、接触式表面粗さ計等を用いて測定することが可能である。
また、金属被膜３０の回路層１２表面に平行な面に対する投影面積Ｓｐと金属被膜３０の表面積Ｓａとの比Ｓａ／Ｓｐが、１．５以上とされ、より好ましくは、２．０以上５．０以下とされている。ここで、金属被膜３０の表面積Ｓａは、例えばレーザ顕微鏡を用いて測定することができる。
Here, since the metal coating 30 has the small particles 31, the medium particles 32, and the large particles 33 as described above, the surface of the metal coating 30 is very small as shown in FIGS. Unevenness is formed.
Specifically, the arithmetic average roughness Ra of the metal coating 30 is 0.5 μm or more, and more preferably 0.5 μm or more and 1.2 μm or less. The arithmetic average roughness Ra of the metal coating 30 can be measured using a contact-type surface roughness meter or the like.
The ratio Sa / Sp of the projected area Sp of the metal coating 30 to the plane parallel to the surface of the circuit layer 12 and the surface area Sa of the metal coating 30 is 1.5 or more, more preferably 2.0 or more. 0 or less. Here, the surface area Sa of the metal coating 30 can be measured using, for example, a laser microscope.
次に、本実施形態であるパワーモジュール１の製造方法について、図６に示すフロー図を参照して説明する。
まず、回路層１２となるアルミニウム板及び金属層１３となるアルミニウム板を準備し、これらのアルミニウム板を、セラミックス基板１１の一方の面及び他方の面にそれぞれろう材を介して積層し、加圧・加熱後冷却することによって、前記アルミニウム板とセラミックス基板１１とを接合する（回路層接合工程Ｓ１）。なお、回路層接合工程Ｓ１におけるろう付けの温度は、６１０℃〜６５５℃に設定されている。
Next, the manufacturing method of the power module 1 which is this embodiment is demonstrated with reference to the flowchart shown in FIG.
First, an aluminum plate to be the circuit layer 12 and an aluminum plate to be the metal layer 13 are prepared, and these aluminum plates are laminated on one surface and the other surface of the ceramic substrate 11 through brazing materials, respectively, and pressed. -The said aluminum plate and the ceramic substrate 11 are joined by cooling after a heating (circuit layer joining process S1). The brazing temperature in the circuit layer bonding step S1 is set to 610 ° C to 655 ° C.
そして、回路層１２の表面に、Ｎｉからなる金属被膜３０を形成する（金属被膜形成工程Ｓ２）。この金属被膜形成工程Ｓ２においては、Ｎｉ粉末をその融点以下の温度で吹き付けて成膜するコールドスプレー法によって、金属被膜３０を形成することになる。
このコールドスプレー法は、加熱及び加圧された作動ガスを用いて金属粉末をノズルから噴出し、金属粉末を回路層１２の表面に衝突させ、粉末を塑性変形させつつ積層することによって成膜するものである。
And the metal film 30 which consists of Ni is formed in the surface of the circuit layer 12 (metal film formation process S2). In this metal film forming step S2, the metal film 30 is formed by a cold spray method in which Ni powder is sprayed at a temperature below its melting point to form a film.
In this cold spray method, a metal powder is ejected from a nozzle using a heated and pressurized working gas, the metal powder collides with the surface of the circuit layer 12, and the powder is laminated while being plastically deformed. Is.
ここで、Ｎｉ粉末としては、粒径が５μｍ以上１００μｍ以下に設定されたものを使用した。
また、作動ガスとしては、例えばＮ２、空気、ヘリウム等を用いることができる。また、Ｎｉ粉末を用いることから、作動ガスの温度は５５０℃〜６５０℃の範囲内に設定することが好ましく、作動ガスの圧力は、２．５ＭＰａ〜３．５ＭＰａの範囲内に設定することが好ましい。
なお、本実施形態では、作動ガスとしてＮ２を使用し、作動ガスの温度を６００℃、作動ガスの圧力を３ＭＰａに設定した。
Here, as the Ni powder, one having a particle size set to 5 μm or more and 100 μm or less was used.
Further, as the working gas, can be used, for example N 2, air, helium or the like. In addition, since Ni powder is used, the temperature of the working gas is preferably set in the range of 550 ° C. to 650 ° C., and the pressure of the working gas can be set in the range of 2.5 MPa to 3.5 MPa. preferable.
In the present embodiment, N 2 is used as the working gas, the working gas temperature is set to 600 ° C., and the working gas pressure is set to 3 MPa.
このように、コールドスプレー法によって回路層１２の表面に金属被膜３０を形成することにより、本実施形態であるパワーモジュール用基板１０が製出されることになる。 Thus, by forming the metal film 30 on the surface of the circuit layer 12 by the cold spray method, the power module substrate 10 according to the present embodiment is produced.
次に、金属層１３の他方の面側に、緩衝層１５を介して冷却器４０（天板部４１）をろう材を介して接合する（冷却器接合工程Ｓ３）。なお、冷却器接合工程Ｓ３におけるろう付けの温度は、５７０℃〜６１０℃に設定されている。 Next, the cooler 40 (top plate portion 41) is joined to the other surface side of the metal layer 13 via the buffer layer 15 via the brazing material (cooler joining step S3). In addition, the temperature of brazing in cooler joining process S3 is set to 570 degreeC-610 degreeC.
そして、回路層１２上に形成された金属被膜３０の表面に、はんだ材を介して半導体チップ３を載置し、還元炉内においてはんだ接合する（はんだ接合工程Ｓ４）。
これにより、はんだ層２を介して半導体チップ３が回路層１２上に接合されたパワーモジュール１が製出される。
Then, the semiconductor chip 3 is placed on the surface of the metal coating 30 formed on the circuit layer 12 via a solder material, and soldered in a reduction furnace (solder joining step S4).
Thereby, the power module 1 in which the semiconductor chip 3 is bonded onto the circuit layer 12 through the solder layer 2 is produced.
以上のような構成とされた本実施形態であるパワーモジュール用基板１０及びパワーモジュール１においては、回路層１２の表面に金属被膜３０が形成されているので、この金属被膜３０の上にはんだ層２を介して半導体チップ３を接合することが可能となる。特に、この金属被膜３０が、例えばＳｎ−Ａｇ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系の一般的なはんだ材との接合性が良好なＮｉで構成されていることから、これらのはんだ材からなるはんだ層を介して半導体素子を強固に接合することができる。このように、金属被膜３０を介してはんだ層２を形成することが可能であるので、従来のように、Ｎｉめっき膜を形成する必要が無く、Ｎｉめっき膜を形成した場合に生じる不具合が無くなり、パワーモジュール１を良好に製出することができる。 In the power module substrate 10 and the power module 1 according to the present embodiment configured as described above, since the metal film 30 is formed on the surface of the circuit layer 12, a solder layer is formed on the metal film 30. The semiconductor chip 3 can be bonded via 2. In particular, since the metal coating 30 is made of Ni having a good bondability with a general solder material such as Sn—Ag, Sn—In, or Sn—Ag—Cu, for example. A semiconductor element can be firmly joined through a solder layer made of a solder material. Thus, since the solder layer 2 can be formed through the metal coating 30, it is not necessary to form a Ni plating film as in the prior art, and there is no problem that occurs when the Ni plating film is formed. The power module 1 can be produced satisfactorily.
また、この金属被膜３０が、粒径３μｍ以下の小粒子３１と、この小粒子３１が凝集して形成された粒径５μｍ以上２０μｍ以下の中粒子３２と、この中粒子３２が凝集して形成された粒径３０μｍ以上の大粒子３３と、を有する構造とされているので、金属被膜３０の表面に微小な凹凸が生じて表面積が大きくなり、はんだ材の濡れ性が向上し、はんだ層内部のボイドの発生を抑制することができ、半導体チップ３との接合信頼性を大幅に向上させることができる。 In addition, the metal coating 30 is formed by a small particle 31 having a particle diameter of 3 μm or less, a medium particle 32 having a particle diameter of 5 μm or more and 20 μm or less formed by agglomeration of the small particles 31, and an aggregation of the medium particles 32 The large particle 33 having a particle diameter of 30 μm or more is formed, so that minute irregularities are generated on the surface of the metal coating 30, the surface area is increased, the wettability of the solder material is improved, and the inside of the solder layer is increased. The generation of voids can be suppressed, and the reliability of bonding with the semiconductor chip 3 can be greatly improved.
より具体的には、金属被膜３０の算術平均粗さＲａは、０．５μｍ以上とされ、より好ましくは、０．５μｍ以上１．２μｍ以下とされており、金属被膜３０の回路層１２表面に平行な面に対する投影面積Ｓｐと金属被膜３０の表面積Ｓａとの比Ｓａ／Ｓｐは、１．５以上とされ、より好ましくは、２．０以上５．０以下とされているので、金属被膜３０の表面積が確保されることになり、はんだ材の濡れ性を確実に向上させることができ、はんだ層２を介して確実に半導体チップ３を接合することができるのである。
なお、金属被膜３０の算術平均粗さＲａが０．５μｍ以上とされているので、はんだ濡れを確実に良くすることができる。また、金属被膜３０の算術平均粗さＲａが１．２μｍ以下とされているので、はんだボイドの発生を確実に抑制することができるのである。
More specifically, the arithmetic average roughness Ra of the metal coating 30 is 0.5 μm or more, and more preferably 0.5 μm or more and 1.2 μm or less. Since the ratio Sa / Sp of the projected area Sp to the parallel plane and the surface area Sa of the metal coating 30 is 1.5 or more, and more preferably 2.0 or more and 5.0 or less, the metal coating 30 Thus, the wettability of the solder material can be reliably improved, and the semiconductor chip 3 can be reliably bonded via the solder layer 2.
In addition, since the arithmetic average roughness Ra of the metal coating 30 is 0.5 μm or more, solder wetting can be reliably improved. In addition, since the arithmetic average roughness Ra of the metal coating 30 is 1.2 μm or less, the generation of solder voids can be reliably suppressed.
しかも、本実施形態では、金属被膜３０が、Ｎｉ粉末をその融点以下の温度で吹き付けて成膜するコールドスプレー法によって形成されているので、Ｎｉ粉末自体が溶融することなく回路層１２上に積層されることになり、金属被膜３０の表面にＮｉ粉末に起因する微細な凹凸が生じることになる。これにより、前述のように、表面積が大きく設定された金属被膜３０を形成することが可能となる。 In addition, in the present embodiment, the metal coating 30 is formed by a cold spray method in which Ni powder is sprayed at a temperature equal to or lower than its melting point, so that the Ni powder itself is laminated on the circuit layer 12 without melting. As a result, fine irregularities due to the Ni powder are generated on the surface of the metal coating 30. Thereby, as described above, the metal coating 30 having a large surface area can be formed.
また、回路層１２の表面に形成された酸化アルミニウム被膜を金属粉末の衝突によって除去した上で、回路層１２上に金属被膜３０が形成されることになり、回路層１２と金属被膜３０とが強固に接合されることになる。さらに、コールドスプレー法によって成膜されているので、金属被膜３０の内部や回路層１２表面に圧縮応力が作用することになり、金属被膜３０や回路層１２表面に亀裂が生じることが抑制される。 Further, after the aluminum oxide film formed on the surface of the circuit layer 12 is removed by the collision of the metal powder, the metal film 30 is formed on the circuit layer 12, and the circuit layer 12 and the metal film 30 are formed. It will be firmly joined. Furthermore, since the film is formed by the cold spray method, compressive stress acts on the inside of the metal coating 30 and the surface of the circuit layer 12, and the occurrence of cracks on the surface of the metal coating 30 and the circuit layer 12 is suppressed. .
また、回路層１２上に金属被膜３０を形成する金属被膜形成工程Ｓ２においては、Ｎｉ粉末として、粒径が５μｍ以上１００μｍ以下に設定されたものを使用し、作動ガスとしてＮ２、空気、ヘリウム等を用い、作動ガスの温度を５５０℃〜６５０℃の範囲内に設定し、作動ガスの圧力を２．５ＭＰａ〜３．５ＭＰａの範囲内に設定しているので、前述のように、粒径３μｍ以下の小粒子３１と、この小粒子３１が凝集して形成された粒径５μｍ以上２０μｍ以下の中粒子３２と、この中粒子３２が凝集して形成された粒径３０μｍ以上の大粒子３３と、を有する構造とされた金属被膜３０を形成することが可能となる。 Further, in the metal film forming step S2 for forming the metal film 30 on the circuit layer 12, Ni powder having a particle size set to 5 μm or more and 100 μm or less is used, and N 2 , air, helium as working gases. Etc., the working gas temperature is set in the range of 550 ° C. to 650 ° C., and the pressure of the working gas is set in the range of 2.5 MPa to 3.5 MPa. Small particles 31 of 3 μm or less, medium particles 32 having a particle size of 5 μm or more and 20 μm or less formed by agglomeration of the small particles 31, and large particles 33 having a particle size of 30 μm or more formed by the aggregation of the medium particles 32 It is possible to form a metal coating 30 having a structure including:
また、本実施形態においては、絶縁層として絶縁性及び強度に優れたＡｌＮ（窒化アルミ）からなるセラミックス基板１１を用いているので、パワーモジュール用基板１０の信頼性の向上を図ることができる。また、このセラミックス基板１１上にアルミニウム板をろう付けすることによって、容易に回路層１２を形成することができる。
さらに、本実施形態では、セラミックス基板１１の他方側（図１において下側）に、金属層１３および緩衝層１５を介して冷却器４０が配設されているので、半導体チップ３からの発熱によってパワーモジュール１が高温となることを防止することができる。
In this embodiment, since the ceramic substrate 11 made of AlN (aluminum nitride) having excellent insulation and strength is used as the insulating layer, the reliability of the power module substrate 10 can be improved. Further, the circuit layer 12 can be easily formed by brazing an aluminum plate on the ceramic substrate 11.
Furthermore, in the present embodiment, the cooler 40 is disposed on the other side (lower side in FIG. 1) of the ceramic substrate 11 with the metal layer 13 and the buffer layer 15 interposed therebetween. It can prevent that the power module 1 becomes high temperature.
以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。
本発明例として、前述の実施形態に記載されたパワーモジュール用基板を準備した。すなわち、純度９９．９９％以上のアルミニウム板からなる回路層上にＮｉからなる金属被膜をコールドスプレー法によって形成したものを本発明例とした。
従来例として、前述の実施形態に記載されたパワーモジュール用基板において、金属被膜の代わりに、回路層表面に厚さ５μｍのＮｉめっき膜を形成したものを準備した。
Below, the result of the confirmation experiment performed in order to confirm the effect of this invention is demonstrated.
As an example of the present invention, the power module substrate described in the above embodiment was prepared. That is, an example of the present invention was obtained by forming a metal film made of Ni by a cold spray method on a circuit layer made of an aluminum plate having a purity of 99.99% or more.
As a conventional example, a power module substrate described in the above-described embodiment was prepared by forming a 5 μm thick Ni plating film on the surface of a circuit layer instead of a metal film.
これら本発明例と従来例について、はんだ濡れ性を評価した。はんだ濡れ性の評価は、ＪＩＳ Ｚ ３１９７に規定された広がり試験によって評価した。広がり率Ｓは、試料（金属被膜又はＮｉめっき膜）上に直径ｄのボール状のはんだ材を載置し、これを所定温度に加熱して形成されたはんだ層の高さｈを測定し、（ｄ−ｈ）／ｄ×１００で算出される指標である。この広がり率Ｓが大きいほど、はんだ材との濡れ性が良く、はんだ層を介して半導体チップを強固に接合できることになる。
ここで、本実施例では、はんだ材としてＰｂ−１０ｗｔ％Ｓｎ材を用いて、３５０℃で０．１時間保持後のはんだ層の高さを測定した。
The solder wettability was evaluated for these inventive examples and conventional examples. The evaluation of the solder wettability was performed by a spread test defined in JIS Z 3197. The spreading rate S is measured by measuring the height h of a solder layer formed by placing a ball-shaped solder material having a diameter d on a sample (metal coating or Ni plating film) and heating it to a predetermined temperature. It is an index calculated by (d−h) / d × 100. The larger the spreading ratio S, the better the wettability with the solder material, and the stronger the semiconductor chip can be bonded via the solder layer.
Here, in this example, the height of the solder layer after being held at 350 ° C. for 0.1 hour was measured using a Pb-10 wt% Sn material as the solder material.
また、前述の本発明例と従来例について、はんだ材としてＰｂ−１０ｗｔ％Ｓｎ材を用いて半導体チップを接合し、はんだ層内のボイド率を測定した。なお、はんだ接合条件は、温度３５０℃、時間１０ｍｉｎとした。
そして、得られたはんだ層内部のボイド率を、マイクロフォーカスＸ線検査装置（TOSMICRON 6090FP）を用いて、管電圧４０ｋＶ〜７０ｋＶ、管電流２０μＡ〜１２０μＡの条件で測定した、
Moreover, about the above-mentioned example of this invention and the prior art example, the semiconductor chip was joined using Pb-10 wt% Sn material as a solder material, and the void ratio in a solder layer was measured. The soldering conditions were a temperature of 350 ° C. and a time of 10 minutes.
And the void ratio inside the obtained solder layer was measured under the conditions of tube voltage 40 kV to 70 kV and tube current 20 μA to 120 μA using a microfocus X-ray inspection apparatus (TOSMICRON 6090FP).
はんだ濡れ性及びはんだ層内部のボイド率を評価した結果を表１に示す。 The results of evaluating the solder wettability and the void ratio inside the solder layer are shown in Table 1.
Ｎｉめっき膜を形成した従来例においては、はんだの広がり率Ｓが６７〜７０％とされている。これに対して、コールドスプレー法によって金属被膜を形成した本発明例においては、はんだの広がり率Ｓが９０％以上とされており、従来例に比べて、はんだ濡れ性が大幅に向上している。
また、はんだ層内部のボイド率については、Ｎｉめっき膜を形成した従来例においては５％程度とされているのに対して、コールドスプレー法によって金属被膜を形成した本発明例においては、ボイド率が１％以下に抑えられている。
In the conventional example in which the Ni plating film is formed, the solder spreading rate S is 67 to 70%. On the other hand, in the example of the present invention in which the metal film is formed by the cold spray method, the solder spreading rate S is 90% or more, and the solder wettability is greatly improved as compared with the conventional example. .
The void ratio inside the solder layer is about 5% in the conventional example in which the Ni plating film is formed, whereas in the present invention example in which the metal film is formed by the cold spray method, the void ratio is Is suppressed to 1% or less.
したがって、回路層上に金属被膜を設けた本発明例においては、Ｎｉめっき膜を形成した従来例と比べて、はんだ材が拡がりやすくなり、はんだ層内部でのボイドの発生が抑制されることになる。よって、本発明例によれば、半導体チップをはんだ層を介して容易にかつ確実に接合することができ、接合信頼性の高いパワーモジュールを構成することが可能であることが確認された。 Therefore, in the example of the present invention in which the metal film is provided on the circuit layer, the solder material is more easily spread and the generation of voids in the solder layer is suppressed as compared with the conventional example in which the Ni plating film is formed. Become. Therefore, according to the example of the present invention, it was confirmed that the semiconductor chip can be easily and reliably bonded via the solder layer, and a power module with high bonding reliability can be configured.
次に、コールドスプレー法の条件を変更して形成したＮｉ膜の算術平均粗さＲａ、Ｎｉ膜の表面積Ｓａを測定した結果を表２、表３に示す。
なお、算術平均粗さＲａの測定は、接触式表面粗さ計（ミツトヨ製ＳＶ−４１４）を用いて行った。また、Ｎｉ膜の表面積Ｓａの測定は、レーザ顕微鏡（キーエンス製ＶＫ−９７００、ＶＫ９７１０）を用いて対物倍率２０倍で測定した。
Next, Tables 2 and 3 show the results of measuring the arithmetic average roughness Ra of the Ni film formed by changing the conditions of the cold spray method and the surface area Sa of the Ni film.
The arithmetic average roughness Ra was measured using a contact type surface roughness meter (SV-414 manufactured by Mitutoyo Corporation). The surface area Sa of the Ni film was measured with a laser microscope (Keyence VK-9700, VK9710) at an objective magnification of 20 times.
Ｎｉ粉末の平均粒径が小さいほど、算術平均粗さＲａが小さくなり、Ｎｉ膜の表面積Ｓａが広くなることが確認された。 It was confirmed that the smaller the average particle diameter of the Ni powder, the smaller the arithmetic average roughness Ra and the wider the surface area Sa of the Ni film.
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、回路層及び金属層を構成する金属板を純度９９．９９％の純アルミニウムの圧延板としたものとして説明したが、これに限定されることはなく、純度９９％のアルミニウム（２Ｎアルミニウム）であってもよく、アルミニウム又はアルミニウム合金で構成されていればよい。
As mentioned above, although embodiment of this invention was described, this invention is not limited to this, It can change suitably in the range which does not deviate from the technical idea of the invention.
For example, the metal plate constituting the circuit layer and the metal layer has been described as a rolled plate of pure aluminum having a purity of 99.99%, but is not limited to this, and aluminum having a purity of 99% (2N aluminum) It may be sufficient if it is comprised with aluminum or aluminum alloy.
また、Ｎｉ粉末を用いたコールドスプレー法によって金属被膜を形成するものとして説明したが、これに限定されることはなく、Ｃｕ粉末やＡｇ粉末を用いて金属被膜を形成してもよい。
また、コールドスプレー法の成膜条件は、本実施形態に限定されることはなく、粉末の性状、形成する金属被膜の厚さや広さ、回路層の材質や表面性状等を考慮して、適宜設計変更することが好ましい。
Moreover, although demonstrated as what forms a metal film by the cold spray method using Ni powder, it is not limited to this, You may form a metal film using Cu powder or Ag powder.
In addition, the film forming conditions of the cold spray method are not limited to the present embodiment, and are appropriately determined in consideration of the properties of the powder, the thickness and width of the metal coating to be formed, the material and surface properties of the circuit layer, and the like. It is preferable to change the design.
さらに、絶縁層としてＡｌＮからなるセラミックス基板を用いたものとして説明したが、これに限定されることはなく、Ｓｉ３Ｎ４やＡｌ２Ｏ３等からなるセラミックス基板を用いても良いし、絶縁樹脂によって絶縁層を構成してもよい。
また、冷却器の天板部と金属層との間に、アルミニウム又はアルミニウム合金若しくはアルミニウムを含む複合材（例えばＡｌＳｉＣ等）からなる緩衝層を設けたものとして説明したが、この緩衝層がなくてもよい。
さらに、冷却器の天板部をアルミニウムで構成したものとして説明したが、アルミニウム合金、又はアルミニウムを含む複合材等で構成されていてもよい。さらに、冷却器として、放熱フィン及び冷却媒体の流路を有するもので説明したが、冷却器の構造に特に限定はない。
Further, it is described that uses a ceramic substrate made of AlN as an insulating layer, is not limited thereto, it may be used a ceramic substrate made of Si 3 N 4 or Al 2 O 3, or the like, insulating The insulating layer may be made of resin.
Moreover, although demonstrated as what provided the buffer layer which consists of aluminum, the aluminum alloy, or the composite material containing aluminum (for example, AlSiC etc.) between the top plate part of the cooler and the metal layer, this buffer layer is not provided. Also good.
Furthermore, although demonstrated as what comprised the top-plate part of the cooler with aluminum, you may be comprised with the composite material etc. which contain aluminum alloy or aluminum. Furthermore, although it demonstrated as a cooler having the radiation fin and the flow path of a cooling medium, there is no limitation in particular in the structure of a cooler.
１ パワーモジュール
２ はんだ層
３ 半導体チップ（半導体素子）
１０ パワーモジュール用基板
１１ セラミックス基板
１２ 回路層
３０ 金属被膜
３１ 小粒子
３２ 中粒子
３３ 大粒子
1 Power Module 2 Solder Layer 3 Semiconductor Chip (Semiconductor Element)
10 Power Module Substrate 11 Ceramic Substrate 12 Circuit Layer 30 Metal Coating 31 Small Particles 32 Medium Particles 33 Large Particles
Claims (6)
前記回路層の一方の面には、金属粉末をその融点以下の温度で吹き付けて成膜するコールドスプレー法によって形成された金属被膜が形成されており、
前記金属被膜が、Ｎｉ、Ｃｕ、Ａｇのいずれか一種からなり、前記金属被膜の厚さｔｍは、３μｍ≦ｔｍ≦１００μｍの範囲内とされており、
前記金属被膜の前記回路層表面に平行な面に対する投影面積Ｓｐと前記金属被膜の表面積Ｓａとの比Ｓａ／Ｓｐが、１．５以上とされていることを特徴とするパワーモジュール用基板。 A power module substrate in which a circuit layer made of aluminum or an aluminum alloy is disposed on one surface of an insulating layer, and a semiconductor element is disposed on the circuit layer via a solder layer,
On one surface of the circuit layer, a metal coating formed by a cold spray method in which a metal powder is sprayed at a temperature below its melting point to form a film is formed,
The metal coating is made of any one of Ni, Cu, and Ag, and the thickness tm of the metal coating is in the range of 3 μm ≦ tm ≦ 100 μm,
The power module substrate , wherein a ratio Sa / Sp of a projected area Sp of the metal coating to a plane parallel to the surface of the circuit layer and a surface area Sa of the metal coating is 1.5 or more .
前記回路層の表面には、Ｎｉ、Ｃｕ、Ａｇのいずれか一種からなる金属被膜が形成されており、
前記金属被膜の厚さｔｍは、３μｍ≦ｔｍ≦１００μｍの範囲内とされ、前記金属被膜の前記回路層表面に平行な面に対する投影面積Ｓｐと前記金属被膜の表面積Ｓａとの比Ｓａ／Ｓｐが、１．５以上とされており、
前記金属被膜の表面を、電界放射型走査電子顕微鏡を用いて加速電圧３ｋＶ以下で観察した際に、
粒径３μｍ以下の小粒子と、
この小粒子が凝集して形成された粒径５μｍ以上２０μｍ以下の中粒子と、
この中粒子が凝集して形成された粒径３０μｍ以上の大粒子と、
が観察されることを特徴とするパワーモジュール用基板。 A power module substrate in which a circuit layer made of aluminum or an aluminum alloy is disposed on one surface of an insulating layer, and a semiconductor element is disposed on the circuit layer via a solder layer,
On the surface of the circuit layer, a metal film made of any one of Ni, Cu, and Ag is formed,
The thickness tm of the metal coating is in the range of 3 μm ≦ tm ≦ 100 μm, and the ratio Sa / Sp of the projected area Sp of the metal coating to the plane parallel to the circuit layer surface and the surface area Sa of the metal coating is , 1.5 or more,
When the surface of the metal coating was observed at an acceleration voltage of 3 kV or less using a field emission scanning electron microscope,
Small particles having a particle size of 3 μm or less;
Medium particles formed by aggregation of these small particles having a particle size of 5 μm or more and 20 μm or less,
Large particles having a particle size of 30 μm or more formed by agglomeration of the medium particles,
Is observed, a power module substrate.
前記回路層の一方の面に、金属粉末をその融点以下の温度で吹き付けて成膜するコールドスプレー法によって、Ｎｉ、Ｃｕ、Ａｇのいずれか一種からなる金属被膜を形成する工程を備えていることを特徴とするパワーモジュール用基板の製造方法。 The power module substrate according to claim 1, wherein a circuit layer made of aluminum or an aluminum alloy is disposed on one surface of the insulating layer, and a semiconductor element is disposed on the circuit layer via a solder layer. A manufacturing method comprising:
A step of forming a metal film made of any one of Ni, Cu, and Ag on one surface of the circuit layer by a cold spray method in which a metal powder is sprayed at a temperature equal to or lower than the melting point thereof; A method for manufacturing a substrate for a power module.
6. The method for manufacturing a power module substrate according to claim 5, wherein a particle size of the metal powder is 5 μm or more and 100 μm or less.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009172164A JP5359644B2 (en) | 2009-07-23 | 2009-07-23 | Power module substrate, power module, and method of manufacturing power module substrate |
| CN201110009776.6A CN102593074B (en) | 2009-07-23 | 2011-01-11 | The manufacture method of substrate for power module, power module and substrate for power module |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009172164A JP5359644B2 (en) | 2009-07-23 | 2009-07-23 | Power module substrate, power module, and method of manufacturing power module substrate |
| CN201110009776.6A CN102593074B (en) | 2009-07-23 | 2011-01-11 | The manufacture method of substrate for power module, power module and substrate for power module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011029323A JP2011029323A (en) | 2011-02-10 |
| JP5359644B2 true JP5359644B2 (en) | 2013-12-04 |
Family
ID=54478507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009172164A Active JP5359644B2 (en) | 2009-07-23 | 2009-07-23 | Power module substrate, power module, and method of manufacturing power module substrate |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5359644B2 (en) |
| CN (1) | CN102593074B (en) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5548167B2 (en) * | 2011-07-11 | 2014-07-16 | 日本発條株式会社 | Laminate and method for producing laminate |
| JP5809901B2 (en) * | 2011-09-20 | 2015-11-11 | 日本発條株式会社 | Laminate and method for producing laminate |
| JP5947090B2 (en) * | 2012-04-13 | 2016-07-06 | 昭和電工株式会社 | Insulating substrate manufacturing method |
| JP2014072314A (en) * | 2012-09-28 | 2014-04-21 | Toyota Industries Corp | Semiconductor device and semiconductor device manufacturing method |
| JP6269116B2 (en) * | 2014-02-05 | 2018-01-31 | 三菱マテリアル株式会社 | Metal member with underlayer, insulated circuit board, semiconductor device, insulated circuit board with heat sink, and method for producing metal member with underlayer |
| DE102014214784A1 (en) * | 2014-07-28 | 2016-02-11 | Continental Automotive Gmbh | Circuit carrier, electronic assembly, method for producing a circuit carrier |
| JP6454262B2 (en) | 2015-12-24 | 2019-01-16 | タツタ電線株式会社 | Solder connection structure and film forming method |
| US9532448B1 (en) * | 2016-03-03 | 2016-12-27 | Ford Global Technologies, Llc | Power electronics modules |
| CN110382738B (en) * | 2017-02-24 | 2022-04-08 | 国立研究开发法人物质·材料研究机构 | Method for manufacturing aluminum circuit board |
| CN107334358B (en) * | 2017-04-21 | 2022-12-09 | 佛山市顺德区美的电热电器制造有限公司 | Electromagnetic heating cooker and manufacturing method thereof |
| JP7369508B2 (en) * | 2017-08-04 | 2023-10-26 | デンカ株式会社 | ceramic circuit board |
| JP7299671B2 (en) * | 2017-08-04 | 2023-06-28 | デンカ株式会社 | ceramic circuit board |
| JP7147313B2 (en) * | 2018-07-18 | 2022-10-05 | 三菱マテリアル株式会社 | metal base substrate |
| WO2021145250A1 (en) * | 2020-01-16 | 2021-07-22 | 三菱電機株式会社 | Semiconductor device and power conversion device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179856A (en) * | 2004-11-25 | 2006-07-06 | Fuji Electric Holdings Co Ltd | Insulating substrate and semiconductor device |
| JP4595665B2 (en) * | 2005-05-13 | 2010-12-08 | 富士電機システムズ株式会社 | Wiring board manufacturing method |
| US8865584B2 (en) * | 2010-05-18 | 2014-10-21 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
-
2009
- 2009-07-23 JP JP2009172164A patent/JP5359644B2/en active Active
-
2011
- 2011-01-11 CN CN201110009776.6A patent/CN102593074B/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011029323A (en) | 2011-02-10 |
| CN102593074B (en) | 2016-08-10 |
| CN102593074A (en) | 2012-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5359644B2 (en) | Power module substrate, power module, and method of manufacturing power module substrate | |
| JP6432466B2 (en) | Bonded body, power module substrate with heat sink, heat sink, method for manufacturing bonded body, method for manufacturing power module substrate with heat sink, and method for manufacturing heat sink | |
| JP6262968B2 (en) | Electronic component mounting substrate and manufacturing method thereof | |
| JP5598592B2 (en) | Power module | |
| JP2016208010A (en) | Bonded body, substrate for power module with heat sink, heat sink, method for producing bonded body, method for producing substrate for power module with heat sink, and method for producing heat sink | |
| JP5938390B2 (en) | Power module | |
| WO2021124923A1 (en) | Copper/ceramic joined body and insulated circuit board | |
| JP6432465B2 (en) | Bonded body, power module substrate with heat sink, heat sink, method for manufacturing bonded body, method for manufacturing power module substrate with heat sink, and method for manufacturing heat sink | |
| TWI626720B (en) | Power module | |
| JP6575386B2 (en) | Manufacturing method of joined body, manufacturing method of power module substrate with heat sink, and manufacturing method of heat sink | |
| JP2019087607A (en) | Substrate for power module with heat sink and manufacturing method of substrate for power module with heat sink | |
| JP6939973B2 (en) | Copper / ceramic joints and insulated circuit boards | |
| JP6031784B2 (en) | Power module substrate and manufacturing method thereof | |
| JP4973608B2 (en) | Power module substrate manufacturing method and power module substrate | |
| JP6928297B2 (en) | Copper / ceramic joints and insulated circuit boards | |
| JP2015080812A (en) | Joint method | |
| JP4998387B2 (en) | Power module substrate manufacturing method and power module substrate | |
| JP6299442B2 (en) | Power module | |
| WO2022224958A1 (en) | Copper/ceramic bonded body and insulated circuit board | |
| WO2023008562A1 (en) | Copper/ceramic bonded body and insulated circuit board | |
| WO2022224946A1 (en) | Copper/ceramic bonded body and insulated circuit board | |
| JP2022108546A (en) | Copper/ceramic conjugate and dielectric circuit board | |
| JP2023044869A (en) | Copper/ceramic joint body and insulated circuit board | |
| JP2023013627A (en) | Copper/ceramic joined body, and insulated circuit board | |
| JP2023044872A (en) | Copper/ceramic joint body and insulated circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120328 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5359644 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |