JP2021098641A - Copper/ceramic conjugate and dielectric circuit board - Google Patents

Copper/ceramic conjugate and dielectric circuit board Download PDF

Info

Publication number
JP2021098641A
JP2021098641A JP2020196300A JP2020196300A JP2021098641A JP 2021098641 A JP2021098641 A JP 2021098641A JP 2020196300 A JP2020196300 A JP 2020196300A JP 2020196300 A JP2020196300 A JP 2020196300A JP 2021098641 A JP2021098641 A JP 2021098641A
Authority
JP
Japan
Prior art keywords
copper
active metal
metal compound
circuit board
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020196300A
Other languages
Japanese (ja)
Other versions
JP6939973B2 (en
Inventor
伸幸 寺▲崎▼
Nobuyuki Terasaki
伸幸 寺▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=76540740&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2021098641(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to KR1020227023238A priority Critical patent/KR20220116213A/en
Priority to CN202080087117.1A priority patent/CN114845977B/en
Priority to EP20902360.5A priority patent/EP4079711A4/en
Priority to US17/786,132 priority patent/US20230022285A1/en
Priority to PCT/JP2020/045199 priority patent/WO2021124923A1/en
Priority to TW109143441A priority patent/TW202142523A/en
Publication of JP2021098641A publication Critical patent/JP2021098641A/en
Publication of JP6939973B2 publication Critical patent/JP6939973B2/en
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

To provide a copper/ceramic conjugate and a circuit board having high bond strength, hard to form a crack in the ceramic substrate under cooling/heating cycle load, and especially excellent cooling/heating cycle reliability.SOLUTION: A copper/ceramic conjugate involving a copper member composed of copper or a copper alloy, bonded with a ceramic member composed of a silicon-containing ceramic, wherein the maximum indentation hardness in a region from a bond interface of the copper member and the ceramic member to a region from 10 μm to 50 μm to the copper member side is 70 mgf/μm2 or over and 150 mgf/μm2 or under.SELECTED DRAWING: None

Description

この発明は、銅又は銅合金からなる銅部材と、ケイ素含有セラミックスからなるセラミックス部材とが接合されてなる銅/セラミックス接合体、ケイ素含有セラミックスからなるセラミックス基板の表面に、銅又は銅合金からなる銅板が接合されてなる絶縁回路基板に関するものである。 The present invention comprises a copper / ceramics joint formed by joining a copper member made of copper or a copper alloy and a ceramics member made of silicon-containing ceramics, and a ceramic substrate made of silicon-containing ceramics on the surface of a copper or copper alloy. It relates to an insulated circuit board in which copper plates are joined.

パワーモジュール、LEDモジュール及び熱電モジュールにおいては、絶縁層の一方の面に導電材料からなる回路層を形成した絶縁回路基板に、パワー半導体素子、LED素子及び熱電素子が接合された構造とされている。
例えば、風力発電、電気自動車、ハイブリッド自動車等を制御するために用いられる大電力制御用のパワー半導体素子は、動作時の発熱量が多いことから、これを搭載する基板としては、セラミックス基板と、このセラミックス基板の一方の面に導電性の優れた金属板を接合して形成した回路層と、を備えた絶縁回路基板が、従来から広く用いられている。なお、絶縁回路基板としては、セラミックス基板の他方の面に金属板を接合して金属層を形成したものも提供されている。
The power module, LED module, and thermoelectric module have a structure in which a power semiconductor element, an LED element, and a thermoelectric element are bonded to an insulating circuit substrate in which a circuit layer made of a conductive material is formed on one surface of the insulating layer. ..
For example, a power semiconductor element for high power control used for controlling a wind power generation, an electric vehicle, a hybrid vehicle, etc. has a large amount of heat generation during operation. An insulated circuit board provided with a circuit layer formed by joining a metal plate having excellent conductivity to one surface of the ceramics substrate has been widely used conventionally. As the insulating circuit board, a circuit board in which a metal plate is joined to the other surface of a ceramics substrate to form a metal layer is also provided.

例えば、特許文献1には、回路層及び金属層を構成する第一の金属板及び第二の金属板を銅板とし、この銅板をDBC法によってセラミックス基板に直接接合したパワーモジュール用基板が提案されている。このDBC法においては、銅と銅酸化物との共晶反応を利用して銅板とセラミックス基板との界面に液相を生じさせることによって、銅板とセラミックス基板とを接合している。 For example, Patent Document 1 proposes a power module substrate in which a first metal plate and a second metal plate constituting a circuit layer and a metal layer are copper plates, and the copper plates are directly bonded to a ceramic substrate by the DBC method. ing. In this DBC method, the copper plate and the ceramic substrate are joined by forming a liquid phase at the interface between the copper plate and the ceramic substrate by utilizing the eutectic reaction between copper and the copper oxide.

また、特許文献2には、セラミックス基板の一方の面及び他方の面に、銅板を接合することにより回路層及び金属層を形成した絶縁回路基板が提案されている。この特許文献1においては、セラミックス基板の一方の面及び他方の面に、Ag−Cu−Ti系ろう材を介在させて銅板を配置し、加熱処理を行うことにより銅板が接合されている(いわゆる活性金属ろう付け法)。この活性金属ろう付け法では、活性金属であるTiが含有されたろう材を用いているため、溶融したろう材とセラミックス基板との濡れ性が向上し、セラミックス基板と銅板とが良好に接合されることになる。 Further, Patent Document 2 proposes an insulating circuit board in which a circuit layer and a metal layer are formed by joining a copper plate to one surface and the other surface of a ceramic substrate. In Patent Document 1, a copper plate is arranged on one surface and the other surface of a ceramic substrate with an Ag-Cu-Ti brazing material interposed therebetween, and the copper plate is joined by heat treatment (so-called). Active metal brazing method). Since this active metal brazing method uses a brazing material containing Ti, which is an active metal, the wettability between the molten brazing material and the ceramic substrate is improved, and the ceramic substrate and the copper plate are satisfactorily bonded. It will be.

さらに、特許文献3には、銅又は銅合金からなる銅板と、窒化ケイ素からなるセラミックス基板とが、Ag及びTiを含む接合材を用いて接合されたパワーモジュール用基板であって、接合界面に窒化化合物層とAg−Cu共晶層とが形成され、窒化化合物層の厚さを0.15μm以上1.0μm以下の範囲内としたものが提案されている。 Further, Patent Document 3 describes a power module substrate in which a copper plate made of copper or a copper alloy and a ceramic substrate made of silicon nitride are joined using a joining material containing Ag and Ti, and is formed at a joining interface. It has been proposed that a nitride compound layer and an Ag—Cu eutectic layer are formed, and the thickness of the nitride compound layer is within the range of 0.15 μm or more and 1.0 μm or less.

特開平04−162756号公報Japanese Unexamined Patent Publication No. 04-162756 特許第3211856号公報Japanese Patent No. 3211856 特開2018−008869号公報Japanese Unexamined Patent Publication No. 2018-008869

しかしながら、特許文献1に開示されているように、DBC法によってセラミックス基板と銅板とを接合する場合には、接合温度を1065℃以上(銅と銅酸化物との共晶点温度以上)にする必要があることから、接合時にセラミックス基板が劣化してしまうおそれがあった。
また、特許文献2に開示されているように、活性金属ろう付け法によってセラミックス基板と銅板とを接合する場合には、接合温度が900℃と比較的高温とされていることから、やはり、セラミックス基板が劣化してしまうといった問題があった。
However, as disclosed in Patent Document 1, when the ceramic substrate and the copper plate are joined by the DBC method, the joining temperature is set to 1065 ° C. or higher (eutectic temperature of copper and copper oxide or higher). Since it is necessary, there is a risk that the ceramic substrate may deteriorate at the time of joining.
Further, as disclosed in Patent Document 2, when the ceramic substrate and the copper plate are joined by the active metal brazing method, the joining temperature is relatively high at 900 ° C. Therefore, the ceramics are also used. There was a problem that the substrate deteriorated.

ここで、特許文献3においては、銅又は銅合金からなる銅板と、窒化ケイ素からなるセラミックス基板とが、Ag及びTiを含む接合材を用いて接合されており、比較的低温条件でセラミックス部材と銅部材とを接合することができ、接合時におけるセラミックス部材の劣化を抑制することが可能となる。 Here, in Patent Document 3, a copper plate made of copper or a copper alloy and a ceramic substrate made of silicon nitride are joined using a joining material containing Ag and Ti, and the ceramic member and the ceramic member are joined under relatively low temperature conditions. It is possible to join the copper member, and it is possible to suppress the deterioration of the ceramic member at the time of joining.

ところで、最近では、絶縁回路基板の用途によっては、従来にも増してさらに厳しい冷熱サイクルが負荷されることがある。
このため、従来よりも厳しい冷熱サイクルが負荷される用途であっても、接合強度が高く、かつ、冷熱サイクル負荷時にもセラミックス基板にクラックが生じない絶縁回路基板が求められている。
By the way, recently, depending on the application of the insulated circuit board, a more severe cooling / heating cycle may be applied than in the past.
Therefore, there is a demand for an insulating circuit board having high bonding strength and not causing cracks in the ceramic substrate even when the ceramic substrate is loaded with a cold cycle, even in an application where a colder cycle is more severe than before.

この発明は、前述した事情に鑑みてなされたものであって、接合強度が高く、かつ、冷熱サイクル負荷時にもセラミックス基板にクラックが生じにくく、冷熱サイクル信頼性に特に優れた銅/セラミックス接合体、及び、絶縁回路基板を提供することを目的とする。 The present invention has been made in view of the above-mentioned circumstances, and is a copper / ceramics joint having high bonding strength, less likely to cause cracks in the ceramic substrate even under a cold cycle load, and particularly excellent in cold cycle reliability. , And, it is an object of the present invention to provide an insulated circuit board.

前述の課題を解決するために、本発明の銅/セラミックス接合体は、銅又は銅合金からなる銅部材と、ケイ素含有セラミックスからなるセラミックス部材とが接合されてなる銅/セラミックス接合体であって、前記銅部材と前記セラミックス部材との接合界面から前記銅部材側へ10μmから50μmまでの領域における最大押し込み硬さが70mgf/μm以上150mgf/μm以下の範囲内とされていることを特徴としている。 In order to solve the above-mentioned problems, the copper / ceramics joint of the present invention is a copper / ceramics joint in which a copper member made of copper or a copper alloy and a ceramics member made of silicon-containing ceramics are joined. The maximum indentation hardness in the region from 10 μm to 50 μm from the bonding interface between the copper member and the ceramic member to the copper member side is 70 mgf / μm 2 or more and 150 mgf / μm 2 or less. It is supposed to be.

本発明の銅/セラミックス接合体によれば、前記銅部材と前記セラミックス部材との接合界面から前記銅部材側へ10μmから50μmまでの領域における最大押し込み硬さが70mgf/μm以上とされているので、接合界面近傍の銅が十分に溶融して液相が生じており、セラミックス部材と銅部材とが強固に接合されている。
一方、前述の領域における最大押し込み硬さが150mgf/μm以下に抑えられているので、接合界面近傍が必要以上に硬くなく、冷熱サイクル負荷時におけるクラックの発生を抑制することができる。
よって、接合強度が高く、かつ、冷熱サイクル信頼性に特に優れた銅/セラミックス接合体を得ることができる。
According to the copper / ceramics joint of the present invention, the maximum indentation hardness in the region from 10 μm to 50 μm from the bonding interface between the copper member and the ceramics member to the copper member side is 70 mgf / μm 2 or more. Therefore, the copper in the vicinity of the bonding interface is sufficiently melted to form a liquid phase, and the ceramic member and the copper member are firmly bonded.
On the other hand, since the maximum indentation hardness in the above-mentioned region is suppressed to 150 mgf / μm 2 or less, the vicinity of the bonding interface is not harder than necessary, and the occurrence of cracks at the time of a thermal cycle load can be suppressed.
Therefore, it is possible to obtain a copper / ceramics bonded body having high bonding strength and particularly excellent thermal cycle reliability.

ここで、本発明の銅/セラミックス接合体においては、前記セラミックス部材と前記銅部材との接合界面においては、前記セラミックス部材側に、Ti,Zr,Nb,Hfから選択される1種又は2種以上の活性金属の化合物を含む活性金属化合物層が形成されており、前記活性金属化合物層における前記活性金属化合物粒子の最大粒子径が180nm以下であることが好ましい。
この場合、前記活性金属化合物層において、相対的に硬度の低い粒界領域(金属相)が占める割合が増加し、前記活性金属化合物層の耐衝撃性が向上する。これにより、例えば、前記銅部材に端子材を超音波接合した時に、前記活性金属化合物層におけるクラックの発生を抑制し、銅部材とセラミックス部材の剥離や、セラミックス部材でのクラックの発生を抑制することができる。
Here, in the copper / ceramics joint of the present invention, at the bonding interface between the ceramics member and the copper member, one or two types selected from Ti, Zr, Nb, and Hf are placed on the ceramics member side. It is preferable that the active metal compound layer containing the above active metal compound is formed, and the maximum particle size of the active metal compound particles in the active metal compound layer is 180 nm or less.
In this case, the proportion of the grain boundary region (metal phase) having a relatively low hardness increases in the active metal compound layer, and the impact resistance of the active metal compound layer is improved. Thereby, for example, when the terminal material is ultrasonically bonded to the copper member, the generation of cracks in the active metal compound layer is suppressed, and the peeling of the copper member and the ceramic member and the generation of cracks in the ceramic member are suppressed. be able to.

また、本発明の銅/セラミックス接合体においては、前記活性金属化合物層内に、Si,Cu,Agが存在していることが好ましい。
この場合、前記活性金属化合物層内にSi,Cu,Agが存在しているので、前記活性金属化合物層におけるクラックの発生を抑制することができるとともに、前記銅部材と前記セラミックス部材との接合界面に未反応部が生じることが無く、さらに接合強度の高い銅/セラミックス接合体を得ることができる。
Further, in the copper / ceramics bonded body of the present invention, it is preferable that Si, Cu, and Ag are present in the active metal compound layer.
In this case, since Si, Cu, and Ag are present in the active metal compound layer, the occurrence of cracks in the active metal compound layer can be suppressed, and the bonding interface between the copper member and the ceramic member can be suppressed. A copper / ceramics bonded body having a higher bonding strength can be obtained without forming an unreacted portion.

本発明の絶縁回路基板は、ケイ素含有セラミックスからなるセラミックス基板の表面に、銅又は銅合金からなる銅板が接合されてなる絶縁回路基板であって、前記銅板と前記セラミックス基板との接合界面から前記銅板側へ10μmから50μmまでの領域における最大押し込み硬さが70mgf/μm以上150mgf/μm以下の範囲内とされていることを特徴としている。 The insulating circuit board of the present invention is an insulating circuit board in which a copper plate made of copper or a copper alloy is bonded to the surface of a ceramic substrate made of silicon-containing ceramics, and is described from the bonding interface between the copper plate and the ceramic substrate. The maximum indentation hardness in the region from 10 μm to 50 μm toward the copper plate side is 70 mgf / μm 2 or more and 150 mgf / μm 2 or less.

本発明の絶縁回路基板によれば、前記銅板と前記セラミックス基板との接合界面から前記銅板側へ10μmから50μmまでの領域における最大押し込み硬さが70mgf/μm以上とされているので、接合界面近傍の銅が十分に溶融して液相が生じており、セラミックス基板と銅板とが強固に接合されている。
一方、前述の領域における最大押し込み硬さが150mgf/μm以下に抑えられているので、接合界面近傍が必要以上に硬くなく、冷熱サイクル負荷時におけるクラックの発生を抑制することができる。
よって、接合強度が高く、かつ、冷熱サイクル信頼性に特に優れた絶縁回路基板を得ることができる。
According to the insulating circuit board of the present invention, the maximum indentation hardness in the region from 10 μm to 50 μm from the bonding interface between the copper plate and the ceramic substrate to the copper plate side is 70 mgf / μm 2 or more, and thus the bonding interface. The nearby copper is sufficiently melted to form a liquid phase, and the ceramic substrate and the copper plate are firmly bonded to each other.
On the other hand, since the maximum indentation hardness in the above-mentioned region is suppressed to 150 mgf / μm 2 or less, the vicinity of the bonding interface is not harder than necessary, and the occurrence of cracks at the time of a thermal cycle load can be suppressed.
Therefore, it is possible to obtain an insulated circuit board having high bonding strength and particularly excellent thermal cycle reliability.

ここで、本発明の絶縁回路基板においては、前記銅板と前記セラミックス基板との接合界面においては、前記セラミックス基板側に、Ti,Zr,Nb,Hfから選択される1種又は2種以上の活性金属の化合物を含む活性金属化合物層が形成されており、前記活性金属化合物層における前記活性金属化合物粒子の最大粒子径が180nm以下であることが好ましい。
この場合、前記活性金属化合物層において、相対的に硬度の低い粒界領域(金属相)が占める割合が増加し、前記活性金属化合物層の耐衝撃性が向上する。これにより、例えば、前記銅板に端子材を超音波接合した時に、前記活性金属化合物層におけるクラックの発生を抑制し、銅板とセラミックス基板の剥離や、セラミックス基板でのクラックの発生を抑制することができる。
Here, in the insulating circuit substrate of the present invention, at the bonding interface between the copper plate and the ceramics substrate, one or more activities selected from Ti, Zr, Nb, and Hf are active on the ceramics substrate side. An active metal compound layer containing a metal compound is formed, and it is preferable that the maximum particle size of the active metal compound particles in the active metal compound layer is 180 nm or less.
In this case, the proportion of the grain boundary region (metal phase) having a relatively low hardness increases in the active metal compound layer, and the impact resistance of the active metal compound layer is improved. Thereby, for example, when the terminal material is ultrasonically bonded to the copper plate, the generation of cracks in the active metal compound layer can be suppressed, the peeling of the copper plate and the ceramic substrate, and the generation of cracks in the ceramic substrate can be suppressed. it can.

また、本発明の絶縁回路基板においては、前記活性金属化合物層内に、Si,Cu,Agが存在していることが好ましい。
この場合、前記活性金属化合物層内にSi,Cu,Agが存在しているので、前記活性金属化合物層におけるクラックの発生を抑制することができるとともに、前記銅板と前記セラミックス基板との接合界面に未反応部が生じることが無く、さらに接合強度の高い絶縁回路基板を得ることができる。
Further, in the insulating circuit board of the present invention, it is preferable that Si, Cu, and Ag are present in the active metal compound layer.
In this case, since Si, Cu, and Ag are present in the active metal compound layer, it is possible to suppress the occurrence of cracks in the active metal compound layer and at the bonding interface between the copper plate and the ceramic substrate. An insulated circuit board having a high bonding strength can be obtained without forming an unreacted portion.

本発明によれば、接合強度が高く、かつ、冷熱サイクル負荷時にもセラミックス基板にクラックが生じにくく、冷熱サイクル信頼性に特に優れた銅/セラミックス接合体、及び、絶縁回路基板を提供することができる。 According to the present invention, it is possible to provide a copper / ceramics joint having high bonding strength, less likely to crack the ceramic substrate even under a cold cycle load, and particularly excellent in cold cycle reliability, and an insulating circuit board. it can.

本発明の実施形態に係る絶縁回路基板を用いたパワーモジュールの概略説明図である。It is the schematic explanatory drawing of the power module using the insulation circuit board which concerns on embodiment of this invention. 本発明の実施形態に係る絶縁回路基板の回路層(金属層)とセラミックス基板との接合界面の拡大説明図である。It is an enlarged explanatory view of the bonding interface between the circuit layer (metal layer) of the insulating circuit board which concerns on embodiment of this invention, and a ceramics substrate. 本発明の実施形態に係る絶縁回路基板の回路層(金属層)とセラミックス基板との接合界面に形成された活性金属化合物層の観察写真である。It is an observation photograph of the active metal compound layer formed at the junction interface between the circuit layer (metal layer) of the insulating circuit board which concerns on embodiment of this invention, and a ceramics substrate. 活性金属化合物層のEDSスペクトルの一例である。This is an example of the EDS spectrum of the active metal compound layer. 本発明の実施形態に係る絶縁回路基板の製造方法のフロー図である。It is a flow chart of the manufacturing method of the insulation circuit board which concerns on embodiment of this invention. 本発明の実施形態に係る絶縁回路基板の製造方法の概略説明図である。It is the schematic explanatory drawing of the manufacturing method of the insulation circuit board which concerns on embodiment of this invention. 実施例における接合界面近傍の最大押し込み硬さの測定箇所を示す説明図である。It is explanatory drawing which shows the measurement part of the maximum indentation hardness in the vicinity of a junction interface in an Example. 実施例における押し込み硬さ試験の測定原理を示す説明図である。It is explanatory drawing which shows the measurement principle of the indentation hardness test in an Example.

以下に、本発明の実施形態について添付した図面を参照して説明する。
本実施形態に係る銅/セラミックス接合体は、セラミックスからなるセラミックス部材としてのセラミックス基板11と、銅又は銅合金からなる銅部材としての銅板22(回路層12)及び銅板23(金属層13)とが接合されてなる絶縁回路基板10である。図1に、本実施形態である絶縁回路基板10を備えたパワーモジュール1を示す。
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
The copper / ceramics joint according to the present embodiment includes a ceramics substrate 11 as a ceramics member made of ceramics, and a copper plate 22 (circuit layer 12) and a copper plate 23 (metal layer 13) as copper members made of copper or a copper alloy. Is an insulated circuit board 10 formed by joining. FIG. 1 shows a power module 1 provided with an insulated circuit board 10 according to the present embodiment.

このパワーモジュール1は、回路層12及び金属層13が配設された絶縁回路基板10と、回路層12の一方の面(図1において上面)に接合層2を介して接合された半導体素子3と、金属層13の他方側(図1において下側)に配置されたヒートシンク30と、を備えている。 The power module 1 is a semiconductor element 3 bonded to an insulating circuit board 10 on which a circuit layer 12 and a metal layer 13 are arranged and one surface (upper surface in FIG. 1) of the circuit layer 12 via a bonding layer 2. And a heat sink 30 arranged on the other side (lower side in FIG. 1) of the metal layer 13.

半導体素子3は、Si等の半導体材料で構成されている。この半導体素子3と回路層12は、接合層2を介して接合されている。
接合層2は、例えばSn−Ag系、Sn−In系、若しくはSn−Ag−Cu系のはんだ材で構成されている。
The semiconductor element 3 is made of a semiconductor material such as Si. The semiconductor element 3 and the circuit layer 12 are bonded via a bonding layer 2.
The bonding layer 2 is made of, for example, a Sn-Ag-based, Sn-In-based, or Sn-Ag-Cu-based solder material.

ヒートシンク30は、前述の絶縁回路基板10からの熱を放散するためのものである。このヒートシンク30は、銅又は銅合金で構成されており、本実施形態ではりん脱酸銅で構成されている。このヒートシンク30には、冷却用の流体が流れるための流路31が設けられている。
なお、本実施形態においては、ヒートシンク30と金属層13とが、はんだ材からなるはんだ層32によって接合されている。このはんだ層32は、例えばSn−Ag系、Sn−In系、若しくはSn−Ag−Cu系のはんだ材で構成されている。
The heat sink 30 is for dissipating heat from the above-mentioned insulating circuit board 10. The heat sink 30 is made of copper or a copper alloy, and in this embodiment, it is made of phosphorylated copper. The heat sink 30 is provided with a flow path 31 for flowing a cooling fluid.
In this embodiment, the heat sink 30 and the metal layer 13 are joined by a solder layer 32 made of a solder material. The solder layer 32 is made of, for example, a Sn-Ag-based, Sn-In-based, or Sn-Ag-Cu-based solder material.

そして、本実施形態である絶縁回路基板10は、図1に示すように、セラミックス基板11と、このセラミックス基板11の一方の面(図1において上面)に配設された回路層12と、セラミックス基板11の他方の面(図1において下面)に配設された金属層13と、を備えている。 As shown in FIG. 1, the insulating circuit board 10 of the present embodiment includes a ceramic substrate 11, a circuit layer 12 disposed on one surface (upper surface in FIG. 1) of the ceramic substrate 11, and ceramics. It includes a metal layer 13 disposed on the other surface (lower surface in FIG. 1) of the substrate 11.

セラミックス基板11は、絶縁性および放熱性に優れたケイ素含有セラミックスで構成されており、本実施形態では、窒化ケイ素(Si)で構成されている。このセラミックス基板11の厚さは、例えば、0.2mm以上1.5mm以下の範囲内に設定されており、本実施形態では、0.32mmに設定されている。 The ceramic substrate 11 is made of silicon-containing ceramics having excellent insulating properties and heat dissipation, and in this embodiment, it is made of silicon nitride (Si 3 N 4 ). The thickness of the ceramic substrate 11 is set, for example, in the range of 0.2 mm or more and 1.5 mm or less, and in the present embodiment, it is set to 0.32 mm.

回路層12は、図6に示すように、セラミックス基板11の一方の面(図6において上面)に、銅又は銅合金からなる銅板22が接合されることにより形成されている。
本実施形態においては、回路層12は、無酸素銅の圧延板からなる銅板22がセラミックス基板11に接合されることで形成されている。
なお、回路層12となる銅板22の厚さは0.1mm以上2.0mm以下の範囲内に設定されており、本実施形態では、0.6mmに設定されている。
As shown in FIG. 6, the circuit layer 12 is formed by joining a copper plate 22 made of copper or a copper alloy to one surface (upper surface in FIG. 6) of the ceramic substrate 11.
In the present embodiment, the circuit layer 12 is formed by joining a copper plate 22 made of a rolled plate of oxygen-free copper to a ceramic substrate 11.
The thickness of the copper plate 22 to be the circuit layer 12 is set within the range of 0.1 mm or more and 2.0 mm or less, and in this embodiment, it is set to 0.6 mm.

金属層13は、図6に示すように、セラミックス基板11の他方の面(図6において下面)に、銅又は銅合金からなる銅板23が接合されることにより形成されている。
本実施形態においては、金属層13は、無酸素銅の圧延板からなる銅板23がセラミックス基板11に接合されることで形成されている。
なお、金属層13となる銅板23の厚さは0.1mm以上2.0mm以下の範囲内に設定されており、本実施形態では、0.6mmに設定されている。
As shown in FIG. 6, the metal layer 13 is formed by joining a copper plate 23 made of copper or a copper alloy to the other surface (lower surface in FIG. 6) of the ceramic substrate 11.
In the present embodiment, the metal layer 13 is formed by joining a copper plate 23 made of a rolled plate of oxygen-free copper to a ceramic substrate 11.
The thickness of the copper plate 23 to be the metal layer 13 is set within the range of 0.1 mm or more and 2.0 mm or less, and in this embodiment, it is set to 0.6 mm.

そして、セラミックス基板11と回路層12(金属層13)との接合界面においては、図2に示すように、Ti,Zr,Nb,Hfから選択される1種又は2種以上の活性金属の化合物を含む活性金属化合物層41が形成されている。
この活性金属化合物層41は、接合材に含まれる活性金属とセラミックス基板11とが反応することによって形成されたものである。
本実施形態では、活性金属としてTiが用いられており、セラミックス基板11が窒化アルミニウムで構成されていることから、活性金属化合物層41は、窒化チタン(TiN)層となる。
Then, at the bonding interface between the ceramic substrate 11 and the circuit layer 12 (metal layer 13), as shown in FIG. 2, a compound of one or more active metals selected from Ti, Zr, Nb, and Hf. The active metal compound layer 41 containing the above is formed.
The active metal compound layer 41 is formed by reacting the active metal contained in the bonding material with the ceramic substrate 11.
In the present embodiment, Ti is used as the active metal, and since the ceramic substrate 11 is made of aluminum nitride, the active metal compound layer 41 is a titanium nitride (TiN) layer.

ここで、本実施形態である絶縁回路基板10においては、回路層12(金属層13)とセラミックス基板11との接合界面から回路層12(金属層13)側へ10μmから50μmまでの領域における最大押し込み硬さが70mgf/μm以上150mgf/μm以下の範囲内とされている。
なお、上述の最大押し込み硬さの下限は75mgf/μm以上であることが好ましく、85mgf/μm以上であることがより好ましい。一方、上述の最大押し込み硬さの上限は135mgf/μm以下であることが好ましく、125mgf/μm以下であることがより好ましい。
Here, in the insulated circuit board 10 of the present embodiment, the maximum in the region from 10 μm to 50 μm from the junction interface between the circuit layer 12 (metal layer 13) and the ceramic substrate 11 to the circuit layer 12 (metal layer 13) side. The indentation hardness is within the range of 70 mgf / μm 2 or more and 150 mgf / μm 2 or less.
Incidentally, it is preferable that the maximum indentation hardness of the lower limit of the above is 75mgf / μm 2 or more, and more preferably 85mgf / μm 2 or more. On the other hand, the maximum indentation hardness of the upper limit mentioned is preferably at 135mgf / μm 2 or less, and more preferably 125mgf / μm 2 or less.

また、本実施形態である絶縁回路基板10においては、図3に示すように、活性金属化合物層41における活性金属化合物粒子45の最大粒子径が180nm以下とされていることが好ましい。これら活性金属化合物粒子45の間の粒界は金属相となる。活性金属化合物粒子45の最大粒子径が180nm以下とされているので、相対的に硬度の低い金属相が占める割合が増加し、活性金属化合物層41の耐衝撃性が向上する。これにより、例えば、銅部材に端子材を超音波接合した時に、活性金属化合物層41におけるクラックの発生を抑制し、銅部材とセラミックス部材の剥離や、セラミックス部材でのクラックの発生を抑制することができる。
なお、活性金属化合物層41における活性金属化合物粒子45の最大粒子径は150nm以下であることがさらに好ましく、120nm以下であることがより好ましい。
Further, in the insulating circuit board 10 of the present embodiment, as shown in FIG. 3, it is preferable that the maximum particle size of the active metal compound particles 45 in the active metal compound layer 41 is 180 nm or less. The grain boundaries between the active metal compound particles 45 form a metal phase. Since the maximum particle size of the active metal compound particles 45 is 180 nm or less, the proportion of the metal phase having a relatively low hardness increases, and the impact resistance of the active metal compound layer 41 is improved. Thereby, for example, when the terminal material is ultrasonically bonded to the copper member, the generation of cracks in the active metal compound layer 41 is suppressed, the peeling of the copper member and the ceramic member, and the generation of cracks in the ceramic member are suppressed. Can be done.
The maximum particle size of the active metal compound particles 45 in the active metal compound layer 41 is more preferably 150 nm or less, and even more preferably 120 nm or less.

さらに、本実施形態である絶縁回路基板10においては、活性金属化合物層41内に、Si,Cu,Agが存在していることが好ましい。
なお、この活性金属化合物層41に存在するSi,Cu,Agは、活性金属化合物層41における活性金属化合物粒子45の粒子間および粒界を、透過型電子顕微鏡を用いて観察し、EDSスペクトルを得ることによって確認することができる。活性金属化合物層41のEDSスペクトルの一例を図4に示す。Si,Cu,Agのピークが確認されており、活性金属化合物層41内に、Si,Cu,Agが存在していることが分かる。
Further, in the insulating circuit board 10 of the present embodiment, it is preferable that Si, Cu, and Ag are present in the active metal compound layer 41.
For Si, Cu, and Ag present in the active metal compound layer 41, the interparticles and grain boundaries of the active metal compound particles 45 in the active metal compound layer 41 are observed using a transmission electron microscope to obtain an EDS spectrum. It can be confirmed by obtaining. An example of the EDS spectrum of the active metal compound layer 41 is shown in FIG. Peaks of Si, Cu, and Ag have been confirmed, and it can be seen that Si, Cu, and Ag are present in the active metal compound layer 41.

以下に、本実施形態に係る絶縁回路基板10の製造方法について、図5及び図6を参照して説明する。 Hereinafter, a method for manufacturing the insulated circuit board 10 according to the present embodiment will be described with reference to FIGS. 5 and 6.

(積層工程S01)
まず、窒化ケイ素(Si)からなるセラミックス基板11を準備し、図6に示すように、回路層12となる銅板22とセラミックス基板11との間、及び、金属層13となる銅板23とセラミックス基板11との間に、Ag−Ti系ろう材(Ag−Cu−Ti系ろう材)24を配設する。
なお、Ag−Ti系ろう材(Ag−Cu−Ti系ろう材)24としては、例えば、Cuを0mass%以上32mass%以下の範囲内、活性金属であるTiを0.5mass%以上20mass%以下の範囲で含み、残部がAg及び不可避不純物とされた組成のものを用いることが好ましい。また、Ag−Cu−Ti系ろう材24の厚さは、2μm以上10μm以下の範囲内とすることが好ましい。
(Laminating step S01)
First, a ceramic substrate 11 made of silicon nitride (Si 3 N 4 ) is prepared, and as shown in FIG. 6, between the copper plate 22 to be the circuit layer 12 and the ceramic substrate 11, and the copper plate 23 to be the metal layer 13. An Ag-Ti-based brazing material (Ag-Cu-Ti-based brazing material) 24 is arranged between the ceramic substrate 11 and the ceramic substrate 11.
As the Ag-Ti-based brazing material (Ag-Cu-Ti-based brazing material) 24, for example, Cu is in the range of 0 mass% or more and 32 mass% or less, and Ti, which is an active metal, is 0.5 mass% or more and 20 mass% or less. It is preferable to use a composition containing Ag and unavoidable impurities in the balance. The thickness of the Ag-Cu-Ti brazing material 24 is preferably in the range of 2 μm or more and 10 μm or less.

(加熱工程S02)
次に、銅板22とセラミックス基板11とを加圧した状態で、真空雰囲気の加熱炉内で加熱し、Ag−Ti系ろう材(Ag−Cu−Ti系ろう材)24を溶融する。
ここで、加熱工程S02における加熱温度は、CuとSiの共晶点温度以上850℃以下の範囲内とされている。また、この加熱工程S02において、上述の加熱温度における温度積分値は、1℃・h以上110℃・h以下の範囲内とする。
また、この加熱工程S02における加圧荷重は、0.029MPa以上2.94MPa以下の範囲内とする。
(Heating step S02)
Next, while the copper plate 22 and the ceramic substrate 11 are pressurized, they are heated in a heating furnace in a vacuum atmosphere to melt the Ag-Ti brazing material (Ag-Cu-Ti brazing material) 24.
Here, the heating temperature in the heating step S02 is within the range of the eutectic point temperature of Cu and Si or more and 850 ° C. or less. Further, in this heating step S02, the temperature integral value at the above-mentioned heating temperature is set within the range of 1 ° C. · h or more and 110 ° C.
The pressurizing load in this heating step S02 is within the range of 0.029 MPa or more and 2.94 MPa or less.

(冷却工程S03)
そして、加熱工程S02の後、冷却を行うことにより、溶融したAg−Ti系ろう材(Ag−Cu−Ti系ろう材)24を凝固させる。
なお、この冷却工程S03における冷却速度は、2℃/min以上10℃/min以下の範囲内とすることが好ましい。
(Cooling step S03)
Then, after the heating step S02, the molten Ag-Ti-based brazing material (Ag-Cu-Ti-based brazing material) 24 is solidified by cooling.
The cooling rate in this cooling step S03 is preferably in the range of 2 ° C./min or more and 10 ° C./min or less.

ここで、上述の加熱工程S02では、活性金属化合物層41においてTiNの粒界に共晶液相が存在しており、この共晶液相を拡散のパスとして、セラミックス基板11側のSi及びAg−Cu−Ti系ろう材24のAg,Cu,Tiが互いに拡散し、セラミックス基板11の界面反応が促進されることになる。
これにより、セラミックス基板11との接合界面から回路層12(金属層13)側へ10μmから50μmまでの領域における最大押し込み硬さが70mgf/μm以上150mgf/μm以下の範囲内となる。
Here, in the heating step S02 described above, a eutectic liquid phase is present at the grain boundary of TiN in the active metal compound layer 41, and this eutectic liquid phase is used as a diffusion path for Si and Ag on the ceramic substrate 11 side. -Ag, Cu, and Ti of the Cu-Ti brazing material 24 diffuse with each other, and the interfacial reaction of the ceramic substrate 11 is promoted.
As a result, the maximum indentation hardness in the region from 10 μm to 50 μm from the bonding interface with the ceramic substrate 11 toward the circuit layer 12 (metal layer 13) is within the range of 70 mgf / μm 2 or more and 150 mgf / μm 2 or less.

以上のように、積層工程S01と、加熱工程S02と、冷却工程S03とによって、セラミックス基板11と銅板22,23が接合され、本実施形態である絶縁回路基板10が製造されることになる。 As described above, the ceramic substrate 11 and the copper plates 22 and 23 are joined by the laminating step S01, the heating step S02, and the cooling step S03 to manufacture the insulated circuit board 10 according to the present embodiment.

(ヒートシンク接合工程S04)
次に、絶縁回路基板10の金属層13の他方の面側にヒートシンク30を接合する。
絶縁回路基板10とヒートシンク30とを、はんだ材を介して積層して加熱炉に装入し、はんだ層32を介して絶縁回路基板10とヒートシンク30とをはんだ接合する。
(Heat sink joining step S04)
Next, the heat sink 30 is joined to the other surface side of the metal layer 13 of the insulating circuit board 10.
The insulating circuit board 10 and the heat sink 30 are laminated via a solder material and charged into a heating furnace, and the insulating circuit board 10 and the heat sink 30 are solder-bonded via the solder layer 32.

(半導体素子接合工程S05)
次に、絶縁回路基板10の回路層12の一方の面に、半導体素子3をはんだ付けにより接合する。
上述の工程により、図1に示すパワーモジュール1が製出される。
(Semiconductor element joining step S05)
Next, the semiconductor element 3 is soldered to one surface of the circuit layer 12 of the insulating circuit board 10.
The power module 1 shown in FIG. 1 is produced by the above-mentioned steps.

以上のような構成とされた本実施形態の絶縁回路基板10(銅/セラミックス接合体)によれば、回路層12(金属層13)とセラミックス基板11との接合界面から回路層12(金属層13)へ10μmから50μmまでの領域における最大押し込み硬さが70mgf/μm以上とされているので、接合界面近傍の銅が十分に溶融して液相が生じており、セラミックス基板11と回路層12(金属層13)とがさらに強固に接合されたものとなる。
一方、上述の最大押し込み硬さが150mgf/μm以下に抑えられているので、接合界面近傍が必要以上に硬くなく、冷熱サイクル負荷時におけるクラックの発生を抑制することができる。
According to the insulated circuit board 10 (copper / ceramics bonded body) of the present embodiment having the above configuration, the circuit layer 12 (metal layer) is formed from the bonding interface between the circuit layer 12 (metal layer 13) and the ceramics substrate 11. Since the maximum pushing hardness in the region from 10 μm to 50 μm to 13) is 70 mgf / μm 2 or more, the copper near the bonding interface is sufficiently melted to form a liquid phase, and the ceramic substrate 11 and the circuit layer are formed. 12 (metal layer 13) is more firmly joined.
On the other hand, since the above-mentioned maximum indentation hardness is suppressed to 150 mgf / μm 2 or less, the vicinity of the junction interface is not harder than necessary, and the occurrence of cracks at the time of a thermal cycle load can be suppressed.

本実施形態である絶縁回路基板10において、セラミックス基板11と回路層12(金属層13)との接合界面に形成された活性金属化合物層41における活性金属化合物粒子45の最大粒子径が180nm以下である場合には、活性金属化合物層41において相対的に硬さが低い金属相からなる粒界領域の占める割合が多くなり、活性金属化合物層41における耐衝撃性を確保することができる。これにより、例えば、回路層12(金属層13)に端子材を超音波接合した時に、活性金属化合物層41におけるクラックの発生を抑制し、回路層12(金属層13)とセラミックス基板11の剥離や、セラミックス基板11でのクラックの発生を抑制することができる。 In the insulating circuit substrate 10 of the present embodiment, the maximum particle diameter of the active metal compound particles 45 in the active metal compound layer 41 formed at the bonding interface between the ceramic substrate 11 and the circuit layer 12 (metal layer 13) is 180 nm or less. In some cases, the ratio of the grain boundary region composed of the metal phase having a relatively low hardness to the active metal compound layer 41 increases, and the impact resistance of the active metal compound layer 41 can be ensured. As a result, for example, when the terminal material is ultrasonically bonded to the circuit layer 12 (metal layer 13), the occurrence of cracks in the active metal compound layer 41 is suppressed, and the circuit layer 12 (metal layer 13) and the ceramic substrate 11 are separated. Further, it is possible to suppress the occurrence of cracks on the ceramic substrate 11.

また、本実施形態である絶縁回路基板10において、活性金属化合物層41内に、Si,Cu,Agが存在している場合には、活性金属化合物層41におけるクラックの発生を抑制することができるとともに、セラミックス基板11と回路層12(金属層13)との接合界面に未反応部が生じることが無く、さらに接合強度の高い絶縁回路基板10を得ることができる。 Further, in the insulating circuit board 10 of the present embodiment, when Si, Cu, and Ag are present in the active metal compound layer 41, the occurrence of cracks in the active metal compound layer 41 can be suppressed. At the same time, an unreacted portion is not generated at the bonding interface between the ceramic substrate 11 and the circuit layer 12 (metal layer 13), and the insulating circuit board 10 having higher bonding strength can be obtained.

以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、本実施形態では、絶縁回路基板に半導体素子を搭載してパワーモジュールを構成するものとして説明したが、これに限定されることはない。例えば、絶縁回路基板の回路層にLED素子を搭載してLEDモジュールを構成してもよいし、絶縁回路基板の回路層に熱電素子を搭載して熱電モジュールを構成してもよい。
Although the embodiments of the present invention have been described above, the present invention is not limited to this, and can be appropriately changed without departing from the technical idea of the invention.
For example, in the present embodiment, the semiconductor element is mounted on the insulating circuit board to form the power module, but the present embodiment is not limited to this. For example, an LED element may be mounted on the circuit layer of the insulated circuit board to form an LED module, or a thermoelectric element may be mounted on the circuit layer of the insulated circuit board to form a thermoelectric module.

また、本実施形態の絶縁回路基板では、回路層と金属層がともに銅又は銅合金からなる銅板によって構成されたものとして説明したが、これに限定されることはない。
例えば、回路層とセラミックス基板とが本発明の銅/セラミックス接合体で構成されていれば、金属層の材質や接合方法に限定はなく、金属層がなくてもよいし、金属層がアルミニウム又はアルミニウム合金で構成されていてもよく、銅とアルミニウムの積層体で構成されていてもよい。
一方、金属層とセラミックス基板とが本発明の銅/セラミックス接合体で構成されていれば、回路層の材質や接合方法に限定はなく、回路層がアルミニウム又はアルミニウム合金で構成されていてもよく、銅とアルミニウムの積層体で構成されていてもよい。
Further, in the insulated circuit board of the present embodiment, it has been described that the circuit layer and the metal layer are both composed of a copper plate made of copper or a copper alloy, but the present invention is not limited to this.
For example, if the circuit layer and the ceramic substrate are composed of the copper / ceramics joint of the present invention, the material and joining method of the metal layer are not limited, and the metal layer may not be present, or the metal layer may be aluminum or It may be composed of an aluminum alloy or a laminate of copper and aluminum.
On the other hand, as long as the metal layer and the ceramic substrate are made of the copper / ceramics joint of the present invention, the material and joining method of the circuit layer are not limited, and the circuit layer may be made of aluminum or an aluminum alloy. , It may be composed of a laminate of copper and aluminum.

さらに、本実施形態では、積層工程S01において、銅板22,23とセラミックス基板11との間に、Ag−Ti系ろう材(Ag−Cu−Ti系ろう材)24を配設するものとして説明したがこれに限定されることはなく、他の活性金属を含有する接合材を用いてもよい。
また、本実施形態では、セラミックス基板が窒化ケイ素(Si)で構成されたものとして説明したが、これに限定されることはなく、その他のケイ素含有セラミックスで構成されたものであってもよい。
Further, in the present embodiment, it has been described that the Ag-Ti brazing material (Ag-Cu-Ti brazing material) 24 is arranged between the copper plates 22 and 23 and the ceramic substrate 11 in the laminating step S01. However, the present invention is not limited to this, and a bonding material containing another active metal may be used.
Further, in the present embodiment, the ceramic substrate has been described as being composed of silicon nitride (Si 3 N 4 ), but the present invention is not limited to this, and the ceramic substrate is composed of other silicon-containing ceramics. May be good.

以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。 The results of the confirmation experiment conducted to confirm the effect of the present invention will be described below.

(実施例1)
まず、窒化ケイ素(Si)からなるセラミックス基板(40mm×40mm×0.32mm)を準備した。
このセラミックス基板の両面に、無酸素銅からなる銅板(37mm×37mm×厚さ1.0mm)を、表1に示す活性金属を含むAg−Cu系ろう材を用いて、表1に示す条件で銅板とセラミックス基板とを接合し、絶縁回路基板(銅/セラミックス接合体)を得た。なお、接合時の真空炉の真空度は5×10−3Paとした。
(Example 1)
First, a ceramic substrate (40 mm × 40 mm × 0.32 mm) made of silicon nitride (Si 3 N 4) was prepared.
A copper plate (37 mm × 37 mm × thickness 1.0 mm) made of oxygen-free copper was used on both sides of this ceramic substrate using an Ag—Cu-based brazing material containing the active metal shown in Table 1 under the conditions shown in Table 1. An insulating circuit board (copper / ceramics bonded body) was obtained by joining a copper plate and a ceramics substrate. The degree of vacuum of the vacuum furnace at the time of joining was set to 5 × 10 -3 Pa.

得られた絶縁回路基板(銅/セラミックス接合体)について、接合界面近傍の最大押し込み硬さ、冷熱サイクル信頼性を、以下のようにして評価した。 With respect to the obtained insulated circuit board (copper / ceramics joint), the maximum indentation hardness near the joint interface and the reliability of the thermal cycle were evaluated as follows.

(接合界面近傍の最大押し込み硬さ)
銅板とセラミックス基板との接合界面から銅板側へ10μmから50μmまでの領域において、押し込み硬さ試験機(株式会社エリオニクス製ENT−1100a)を用いて、最大押し込み硬さを測定した。測定条件は、バーコビッチ圧子を用いてFmax=5000mgf(分割数=500、ステップインターバル=20ms)とした。なお、バフ研磨により対象断面を露出させて測定面とし、図7に示すように、10μm間隔で50箇所の測定点において押し込み硬さを測定し、その中での押し込み硬さの最大値を確認した。
この押し込み硬さ試験においては、図8に示すように、圧子押し込み過程で負荷する荷重と押し込み深さを連続的に測定可能であり、荷重−変位曲線から、 塑性/ 弾性/ クリープ等の情報を取得することができる。
(Maximum indentation hardness near the bonding interface)
The maximum indentation hardness was measured in a region from 10 μm to 50 μm from the bonding interface between the copper plate and the ceramic substrate to the copper plate side using an indentation hardness tester (ENT-1100a manufactured by Elionix Inc.). The measurement conditions were F max = 5000 mgf (number of divisions = 500, step interval = 20 ms) using a Berkovich indenter. The target cross section was exposed by buffing to form a measurement surface, and as shown in FIG. 7, the indentation hardness was measured at 50 measurement points at 10 μm intervals, and the maximum value of the indentation hardness was confirmed. did.
In this indentation hardness test, as shown in FIG. 8, the load applied in the indenter indentation process and the indentation depth can be continuously measured, and information such as plasticity / elasticity / creep can be obtained from the load-displacement curve. Can be obtained.

(冷熱サイクル信頼性)
以下の雰囲気で保持させた後、SAT検査により、銅板とセラミックス基板の接合界面を検査し、セラミックス割れの有無を判定した。
−78℃×2min←→350℃×2min
そして、割れ発生のサイクル数を評価した。6回未満で割れが確認されたものを「×」、6回以上でも割れが確認されなかったものを「○」と評価した。評価結果を表1に示す。
(Cold heat cycle reliability)
After holding in the following atmosphere, the bonding interface between the copper plate and the ceramic substrate was inspected by SAT inspection, and the presence or absence of cracks in the ceramic was determined.
-78 ° C x 2 min ← → 350 ° C x 2 min
Then, the number of crack occurrence cycles was evaluated. Those in which cracks were confirmed less than 6 times were evaluated as "x", and those in which cracks were not confirmed even after 6 times were evaluated as "○". The evaluation results are shown in Table 1.

Figure 2021098641
Figure 2021098641

活性金属としてTiを用いて加熱工程における温度積分値を0.5℃・hとした比較例1においては、接合界面の最大押し込み硬さが173mgf/μmと本発明の範囲よりも大きくなり、冷熱サイクル信頼性が「×」となった。
活性金属としてZrを用いて加熱工程における温度積分値を0.7℃・hとした比較例2においては、接合界面の最大押し込み硬さが160mgf/μmと本発明の範囲よりも大きくなり、冷熱サイクル信頼性が「×」となった。
In Comparative Example 1 in which Ti was used as the active metal and the integrated temperature in the heating step was 0.5 ° C. · h, the maximum indentation hardness of the bonding interface was 173 mgf / μm 2, which was larger than the range of the present invention. The reliability of the cold cycle became "x".
In Comparative Example 2 in which Zr was used as the active metal and the integrated temperature value in the heating step was 0.7 ° C. · h, the maximum indentation hardness of the bonding interface was 160 mgf / μm 2, which was larger than the range of the present invention. The reliability of the cold cycle became "x".

これに対して、接合界面の最大押し込み硬さが70mgf/μm以上150mgf/μm以下の範囲内とされた本発明例1−8においては、活性金属の種類に関わらず、冷熱サイクル信頼性が「〇」となった。 On the other hand, in Example 1-8 of the present invention in which the maximum indentation hardness of the bonding interface is within the range of 70 mgf / μm 2 or more and 150 mgf / μm 2 or less, the thermal cycle reliability is not limited to the type of active metal. Became "○".

(実施例2)
窒化ケイ素(Si)からなるセラミックス基板(40mm×40mm×0.32mm)を準備した。
このセラミックス基板の両面に、無酸素銅からなる銅板(37mm×37mm×厚さ0.2mm)を、表2に示す活性金属を含むAg−Cu系ろう材を用いて、表2に示す条件で銅板とセラミックス基板とを接合し、絶縁回路基板(銅/セラミックス接合体)を得た。なお、接合時の真空炉の真空度は5×10−3Paとした。
(Example 2)
A ceramic substrate (40 mm × 40 mm × 0.32 mm) made of silicon nitride (Si 3 N 4) was prepared.
A copper plate (37 mm × 37 mm × thickness 0.2 mm) made of oxygen-free copper was used on both sides of this ceramic substrate using an Ag—Cu-based brazing material containing the active metal shown in Table 2 under the conditions shown in Table 2. An insulating circuit board (copper / ceramics bonded body) was obtained by joining a copper plate and a ceramics substrate. The degree of vacuum of the vacuum furnace at the time of joining was set to 5 × 10 -3 Pa.

得られた絶縁回路基板(銅/セラミックス接合体)について、接合界面近傍の最大押し込み硬さを、実施例1と同様の方法で評価した。
また、活性金属化合物層における活性金属化合物粒子の最大粒子径、活性金属化合物層中のSi,Ag,Cuの有無、超音波接合について、以下に示す方法で評価した。
With respect to the obtained insulating circuit board (copper / ceramics joint), the maximum indentation hardness in the vicinity of the joint interface was evaluated by the same method as in Example 1.
In addition, the maximum particle size of the active metal compound particles in the active metal compound layer, the presence or absence of Si, Ag, and Cu in the active metal compound layer, and ultrasonic bonding were evaluated by the methods shown below.

(活性金属化合物粒子の最大粒子径)
活性金属化合物層を透過型電子顕微鏡 (FEI社製 Titan ChemiSTEM)を用いて倍率50万倍で観察し、HAADF像を得た。
このHAADF像の画像解析により、活性金属化合物粒子の円相当径を算出した。10視野における画像解析の結果から、観察された活性金属化合物粒子の最大の円相当径を、最大粒子径として表2に示した。
(Maximum particle size of active metal compound particles)
The active metal compound layer was observed with a transmission electron microscope (Titan ChemiSTEM manufactured by FEI) at a magnification of 500,000 times to obtain a HAADF image.
The equivalent circle diameter of the active metal compound particles was calculated by image analysis of this HAADF image. From the results of image analysis in 10 fields, the maximum circle-equivalent diameter of the observed active metal compound particles is shown in Table 2 as the maximum particle size.

(活性金属化合物層中のSi,Ag,Cuの有無)
活性金属化合物層における粒界を透過型電子顕微鏡 (FEI社製 Titan ChemiSTEM)を用いて加速電圧 200kV、倍率50万倍から70万倍、1点あたり7μsで1100フレームを積算した。EDSスペクトルにおいて、Si,Ag,Cuが0.15cps/eVである場合に、Si,Ag,Cuが「有」と評価した。
(Presence or absence of Si, Ag, Cu in the active metal compound layer)
Grain boundaries in the active metal compound layer were integrated using a transmission electron microscope (Titan ChemiSTEM manufactured by FEI) at an acceleration voltage of 200 kV, a magnification of 500,000 to 700,000 times, and 1100 frames at 7 μs per point. In the EDS spectrum, when Si, Ag and Cu were 0.15 cps / eV, Si, Ag and Cu were evaluated as "yes".

(超音波接合の評価)
絶縁回路基板に対して、超音波金属接合機(超音波工業株式会社製:60C−904)を用いて、銅端子(10mm×20mm×2.0mm厚)を、荷重850N,コプラス量0.7mm,接合エリア5mm×5mmの条件で超音波接合した。なお、銅端子はそれぞれ50個ずつ接合した。
接合後に、超音波探傷装置(株式会社日立ソリューションズ製FineSAT200)を用いて、銅板とセラミックス基板の接合界面を検査した。50個中5個以上で銅板とセラミックス基板との剥離又はセラミックス割れが観察されたものを「D」、50個中3個以上4個以下で銅板とセラミックス基板との剥離又はセラミックス割れが観察されたものを「C」、50個中1個以上2個以下で銅板とセラミックス基板との剥離又はセラミックス割れが観察されたものを「B」、50個全てで銅板とセラミックス基板との剥離又はセラミックス割れが観察されなかったものを「A」と評価した。評価結果を表2に示す。
(Evaluation of ultrasonic bonding)
Using an ultrasonic metal bonding machine (manufactured by Ultrasonic Industry Co., Ltd .: 60C-904) for an insulated circuit board, a copper terminal (10 mm x 20 mm x 2.0 mm thickness) was loaded with a load of 850 N and a coplus amount of 0.7 mm. , Ultrasonic bonding was performed under the condition of bonding area 5 mm × 5 mm. In addition, 50 copper terminals were joined to each.
After joining, the bonding interface between the copper plate and the ceramic substrate was inspected using an ultrasonic flaw detector (FineSAT200 manufactured by Hitachi Solutions, Ltd.). "D" was observed for peeling or cracking of ceramics between the copper plate and the ceramic substrate in 5 or more out of 50, and peeling or cracking of ceramics between the copper plate and ceramic substrate was observed in 3 or more and 4 or less out of 50. "C" for all 50 pieces, "B" for 1 to 2 out of 50 pieces where peeling or ceramic cracking between the copper plate and ceramic substrate was observed, and "B" for all 50 pieces, peeling or ceramics between the copper plate and ceramics substrate. Those in which no cracks were observed were evaluated as "A". The evaluation results are shown in Table 2.

Figure 2021098641
Figure 2021098641

活性金属がTiである本発明例11−13、活性金属がHfである本発明例14−16、活性金属がZrである本発明例17−19をそれぞれ比較すると、活性金属化合物層における活性金属化合物粒子の最大粒子径が小さくなることで、超音波接合時における銅板とセラミックス基板の剥離や、セラミックス基板でのクラックの発生を抑制可能であることが確認される。 Comparing Example 11-13 of the present invention in which the active metal is Ti, Example 14-16 of the present invention in which the active metal is Hf, and Example 17-19 of the present invention in which the active metal is Zr, the active metal in the active metal compound layer is compared. It is confirmed that by reducing the maximum particle size of the compound particles, it is possible to suppress the peeling of the copper plate and the ceramic substrate during ultrasonic bonding and the occurrence of cracks on the ceramic substrate.

以上の結果、本発明例によれば、接合強度が高く、かつ、冷熱サイクル負荷時にもセラミックス基板にクラックが生じにくく、冷熱サイクル信頼性に特に優れた銅/セラミックス接合体、及び、絶縁回路基板を提供可能であることが確認された。 As a result of the above, according to the example of the present invention, a copper / ceramics bonded body and an insulating circuit board, which have high bonding strength, are less likely to crack in the ceramic substrate even under a thermal cycle load, and have particularly excellent thermal cycle reliability. It was confirmed that it is possible to provide.

10 絶縁回路基板(銅/セラミックス接合体)
11 セラミックス基板(セラミックス部材)
12 回路層(銅部材)
13 金属層(銅部材)
41 活性金属化合物層
45 活性金属化合物粒子
10 Insulated circuit board (copper / ceramic joint)
11 Ceramic substrate (ceramic member)
12 Circuit layer (copper member)
13 Metal layer (copper member)
41 Active metal compound layer 45 Active metal compound particles

前述の課題を解決するために、本発明の銅/セラミックス接合体は、銅又は銅合金からなる銅部材と、ケイ素含有セラミックスからなるセラミックス部材とが接合されてなる銅/セラミックス接合体であって、前記銅部材と前記セラミックス部材との接合界面から前記銅部材側へ10μmから50μmまでの領域においてバーコビッチ圧子を用いて測定された最大押し込み硬さが70mgf/μm以上150mgf/μm以下の範囲内とされていることを特徴としている。 In order to solve the above-mentioned problems, the copper / ceramics joint of the present invention is a copper / ceramics joint in which a copper member made of copper or a copper alloy and a ceramics member made of silicon-containing ceramics are joined. The maximum indentation hardness measured using a Berkovich indenter in the region from 10 μm to 50 μm from the bonding interface between the copper member and the ceramic member to the copper member side is in the range of 70 mgf / μm 2 or more and 150 mgf / μm 2 or less. It is characterized by being inside.

本発明の絶縁回路基板は、ケイ素含有セラミックスからなるセラミックス基板の表面に、銅又は銅合金からなる銅板が接合されてなる絶縁回路基板であって、前記銅板と前記セラミックス基板との接合界面から前記銅板側へ10μmから50μmまでの領域においてバーコビッチ圧子を用いて測定された最大押し込み硬さが70mgf/μm以上150mgf/μm以下の範囲内とされていることを特徴としている。 The insulating circuit board of the present invention is an insulating circuit board in which a copper plate made of copper or a copper alloy is bonded to the surface of a ceramics substrate made of silicon-containing ceramics, and is described from the bonding interface between the copper plate and the ceramics substrate. It is characterized in that the maximum indentation hardness measured by using a Berkovich indenter is within the range of 70 mgf / μm 2 or more and 150 mgf / μm 2 or less in the region from 10 μm to 50 μm toward the copper plate side.

Claims (6)

銅又は銅合金からなる銅部材と、ケイ素含有セラミックスからなるセラミックス部材とが接合されてなる銅/セラミックス接合体であって、
前記銅部材と前記セラミックス部材との接合界面から前記銅部材側へ10μmから50μmまでの領域における最大押し込み硬さが70mgf/μm以上150mgf/μm以下の範囲内とされていることを特徴とする銅/セラミックス接合体。
A copper / ceramics joint formed by joining a copper member made of copper or a copper alloy and a ceramics member made of silicon-containing ceramics.
The maximum indentation hardness in the region from 10 μm to 50 μm from the bonding interface between the copper member and the ceramic member to the copper member side is 70 mgf / μm 2 or more and 150 mgf / μm 2 or less. Copper / ceramic joint.
前記セラミックス部材と前記銅部材との接合界面においては、前記セラミックス部材側に、Ti,Zr,Nb,Hfから選択される1種又は2種以上の活性金属の化合物を含む活性金属化合物層が形成されており、
前記活性金属化合物層における前記活性金属化合物粒子の最大粒子径が180nm以下であることを特徴とする請求項1に記載の銅/セラミックス接合体。
At the bonding interface between the ceramic member and the copper member, an active metal compound layer containing one or more active metal compounds selected from Ti, Zr, Nb, and Hf is formed on the ceramic member side. Has been
The copper / ceramics conjugate according to claim 1, wherein the maximum particle size of the active metal compound particles in the active metal compound layer is 180 nm or less.
前記活性金属化合物層内に、Si,Cu,Agが存在していることを特徴とする請求項1又は請求項2に記載の銅/セラミックス接合体。 The copper / ceramics conjugate according to claim 1 or 2, wherein Si, Cu, and Ag are present in the active metal compound layer. ケイ素含有セラミックスからなるセラミックス基板の表面に、銅又は銅合金からなる銅板が接合されてなる絶縁回路基板であって、
前記銅板と前記セラミックス基板との接合界面から前記銅板側へ10μmから50μmまでの領域における最大押し込み硬さが70mgf/μm以上150mgf/μm以下の範囲内とされていることを特徴とする絶縁回路基板。
An insulating circuit board in which a copper plate made of copper or a copper alloy is bonded to the surface of a ceramic substrate made of silicon-containing ceramics.
Insulation characterized in that the maximum indentation hardness in the region from 10 μm to 50 μm from the bonding interface between the copper plate and the ceramic substrate to the copper plate side is within the range of 70 mgf / μm 2 or more and 150 mgf / μm 2 or less. Circuit board.
前記銅板と前記セラミックス基板との接合界面においては、前記セラミックス基板側に、Ti,Zr,Nb,Hfから選択される1種又は2種以上の活性金属の化合物を含む活性金属化合物層が形成されており、
前記活性金属化合物層における前記活性金属化合物粒子の最大粒子径が180nm以下であることを特徴とする請求項4に記載の絶縁回路基板。
At the bonding interface between the copper plate and the ceramic substrate, an active metal compound layer containing one or more active metal compounds selected from Ti, Zr, Nb, and Hf is formed on the ceramic substrate side. And
The insulating circuit board according to claim 4, wherein the maximum particle size of the active metal compound particles in the active metal compound layer is 180 nm or less.
前記活性金属化合物層内に、Si,Cu,Agが存在していることを特徴とする請求項4又は請求項5に記載の絶縁回路基板。 The insulating circuit board according to claim 4 or 5, wherein Si, Cu, and Ag are present in the active metal compound layer.
JP2020196300A 2019-12-19 2020-11-26 Copper / ceramic joints and insulated circuit boards Active JP6939973B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
PCT/JP2020/045199 WO2021124923A1 (en) 2019-12-19 2020-12-04 Copper/ceramic joined body and insulated circuit board
CN202080087117.1A CN114845977B (en) 2019-12-19 2020-12-04 Copper-ceramic joined body and insulating circuit board
EP20902360.5A EP4079711A4 (en) 2019-12-19 2020-12-04 Copper/ceramic joined body and insulated circuit board
US17/786,132 US20230022285A1 (en) 2019-12-19 2020-12-04 Copper/ceramic joined body and insulated circuit board
KR1020227023238A KR20220116213A (en) 2019-12-19 2020-12-04 Copper/ceramics bonded body, and insulated circuit board
TW109143441A TW202142523A (en) 2019-12-19 2020-12-09 Copper/ceramic joined body and insulated circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019228780 2019-12-19
JP2019228780 2019-12-19

Publications (2)

Publication Number Publication Date
JP2021098641A true JP2021098641A (en) 2021-07-01
JP6939973B2 JP6939973B2 (en) 2021-09-22

Family

ID=76540740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020196300A Active JP6939973B2 (en) 2019-12-19 2020-11-26 Copper / ceramic joints and insulated circuit boards

Country Status (1)

Country Link
JP (1) JP6939973B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023008565A1 (en) * 2021-07-30 2023-02-02 三菱マテリアル株式会社 Copper/ceramic bonded body and insulated circuit board
WO2023008562A1 (en) * 2021-07-30 2023-02-02 三菱マテリアル株式会社 Copper/ceramic bonded body and insulated circuit board

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005112677A (en) * 2003-10-09 2005-04-28 Hitachi Metals Ltd Braze for ceramic substrate and ceramic circuit board using the same
JP2009170930A (en) * 2009-03-12 2009-07-30 Hitachi Metals Ltd Ceramic circuit board and power semiconductor module using the same
WO2017213207A1 (en) * 2016-06-10 2017-12-14 田中貴金属工業株式会社 Ceramic circuit board and method for manufacturing ceramic circuit board
JP2018008869A (en) * 2016-06-30 2018-01-18 三菱マテリアル株式会社 Copper-ceramic bonded body and insulation circuit board
WO2018021472A1 (en) * 2016-07-28 2018-02-01 株式会社 東芝 Bonding body, circuit board and semiconductor device
JP2018140929A (en) * 2017-02-28 2018-09-13 三菱マテリアル株式会社 Copper-ceramic bonded body, insulating circuit board, method for manufacturing copper-ceramic bonded body, and method for manufacturing insulating circuit board
WO2018221493A1 (en) * 2017-05-30 2018-12-06 デンカ株式会社 Ceramic circuit board and module using same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005112677A (en) * 2003-10-09 2005-04-28 Hitachi Metals Ltd Braze for ceramic substrate and ceramic circuit board using the same
JP2009170930A (en) * 2009-03-12 2009-07-30 Hitachi Metals Ltd Ceramic circuit board and power semiconductor module using the same
WO2017213207A1 (en) * 2016-06-10 2017-12-14 田中貴金属工業株式会社 Ceramic circuit board and method for manufacturing ceramic circuit board
JP2018008869A (en) * 2016-06-30 2018-01-18 三菱マテリアル株式会社 Copper-ceramic bonded body and insulation circuit board
WO2018021472A1 (en) * 2016-07-28 2018-02-01 株式会社 東芝 Bonding body, circuit board and semiconductor device
JP2018140929A (en) * 2017-02-28 2018-09-13 三菱マテリアル株式会社 Copper-ceramic bonded body, insulating circuit board, method for manufacturing copper-ceramic bonded body, and method for manufacturing insulating circuit board
WO2018221493A1 (en) * 2017-05-30 2018-12-06 デンカ株式会社 Ceramic circuit board and module using same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023008565A1 (en) * 2021-07-30 2023-02-02 三菱マテリアル株式会社 Copper/ceramic bonded body and insulated circuit board
WO2023008562A1 (en) * 2021-07-30 2023-02-02 三菱マテリアル株式会社 Copper/ceramic bonded body and insulated circuit board

Also Published As

Publication number Publication date
JP6939973B2 (en) 2021-09-22

Similar Documents

Publication Publication Date Title
KR102459745B1 (en) Copper/ceramic bonded body, insulated circuit board, and copper/ceramic bonded body manufacturing method, insulated circuit board manufacturing method
WO2021124923A1 (en) Copper/ceramic joined body and insulated circuit board
KR101676230B1 (en) Assembly and power-module substrate
JP5991103B2 (en) Power module substrate with heat sink, power module with heat sink, and method for manufacturing power module substrate with heat sink
JP7056744B2 (en) A method for manufacturing a copper / ceramics joint, an insulating circuit board, and a copper / ceramics joint, and a method for manufacturing an insulated circuit board.
JP6939973B2 (en) Copper / ceramic joints and insulated circuit boards
WO2021085451A1 (en) Copper/ceramic assembly, insulated circuit board, method for producing copper/ceramic assembly, and method for producing insulated circuit board
JP5828352B2 (en) Copper / ceramic bonding body and power module substrate
JP2019085327A (en) Bonded body and dielectric circuit board
JP6928297B2 (en) Copper / ceramic joints and insulated circuit boards
WO2021117327A1 (en) Copper/ceramic assembly and insulated circuit board
JP2023086688A (en) Copper/ceramic jointed body and insulated circuit board
KR102524698B1 (en) Assembly, power module substrate, power module, assembly method and manufacturing method of power module substrate
CN108701659B (en) Bonded body, substrate for power module, method for manufacturing bonded body, and method for manufacturing substrate for power module
KR102409815B1 (en) Copper/ceramic bonded body, insulated circuit board, and copper/ceramic bonded body manufacturing method, and insulated circuit board manufacturing method
JP2021031315A (en) Copper/ceramic joint, insulated circuit board, copper/ceramic joint producing method, insulated circuit board producing method
JP2021017390A (en) Copper/ceramic-jointed structure, insulated circuit board, method for manufacturing copper/ceramic-jointed structure, and method for manufacturing insulated circuit board
WO2021112046A1 (en) Copper/ceramic assembly, insulated circuit board, method for producing copper/ceramic assembly, and method for producing insulated circuit board
JP2022108546A (en) Copper/ceramic conjugate and dielectric circuit board
JP2023020265A (en) Copper/ceramic joined body, and insulation circuit board
JP2022165044A (en) Copper/ceramic assembly and insulation circuit board
JP2023020266A (en) Copper/ceramic joined body, and insulation circuit board
JP2021091596A (en) Copper/ceramic assembly, insulation circuit board, method for manufacturing copper/ceramic assembly, and method for manufacturing insulation circuit board

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210401

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210401

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210816

R150 Certificate of patent or registration of utility model

Ref document number: 6939973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150