JP5359599B2 - Data transfer device and camera - Google Patents
Data transfer device and camera Download PDFInfo
- Publication number
- JP5359599B2 JP5359599B2 JP2009149435A JP2009149435A JP5359599B2 JP 5359599 B2 JP5359599 B2 JP 5359599B2 JP 2009149435 A JP2009149435 A JP 2009149435A JP 2009149435 A JP2009149435 A JP 2009149435A JP 5359599 B2 JP5359599 B2 JP 5359599B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- control unit
- interval
- data transfer
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
Description
本発明は、データ転送装置およびカメラに関する。 The present invention relates to a data transfer device and a camera.
近年、撮像素子の高画素化などに伴って、電子カメラなどの電子機器は、ディジタルデータの転送の高速化がより一層要求されている。ディジタルデータの高速転送を目的とする電子機器の設計では、伝送路のインピーダンスコントロール、等長配線、プリント基板等の材質の選定を行い、その後に信号波形のシミュレーションなどが行われている。 In recent years, with an increase in the number of pixels of an image sensor, electronic devices such as an electronic camera are required to further increase the speed of digital data transfer. In the design of electronic equipment for the purpose of high-speed transfer of digital data, transmission line impedance control, equal-length wiring, selection of materials such as a printed circuit board, etc. are performed, and then signal waveform simulation and the like are performed.
また、特許文献１には、ディジタルデータの転送において、信号間の遅延ばらつきを補正するデータ転送装置の例が開示されている。 Patent Document 1 discloses an example of a data transfer apparatus that corrects delay variation between signals in digital data transfer.
しかし、上記の従来技術では、ノイズ、ジッタ、スキューなどによる対策が十分でない点でなお改善の余地があった。 However, the above-described conventional technology still has room for improvement in that measures against noise, jitter, skew, etc. are not sufficient.
そこで、本発明は、ノイズ等の影響をより低減しうるデータ転送装置を提供することを目的とする。 Therefore, an object of the present invention is to provide a data transfer apparatus that can further reduce the influence of noise and the like.
一の態様に係るデータ転送装置は、送信部と、遅延部と、判定部と、制御部とを備える。送信部は、正規のデータ通信に先立って、信号値が交互に変化する２値のテストデータを基準信号に同期させて送信する。遅延部は、配線により送信部と接続されるとともに、送信部から送信されたデータ信号の遅延量を基準信号に基づいて調整する。判定部は、遅延量が同じ条件でテストデータを複数回取得し、所定の遅延量でテストデータを取り込んだときの信号値の信頼性を判定する。制御部は、遅延量を変化させながらテストデータを取り込んだ結果に基づいて、正規のデータ通信で適用する遅延量を示す調整値を決定する。また、制御部は、取り込んだ信号値のうちで判定部により信頼性が高いと判定されたものを用いて、テストデータでのハイレベルが最も長く連続する第１区間と、テストデータでのローレベルが最も長く連続する第２区間とをそれぞれ求める。そして、制御部は第１区間と第２区間との変化点の間隔、または、第１区間もしくは第２区間の長さに基づいて調整値を決定する。
A data transfer apparatus according to one aspect includes a transmission unit, a delay unit, a determination unit, and a control unit. Prior to regular data communication, the transmission unit transmits binary test data whose signal values alternately change in synchronization with the reference signal. The delay unit is connected to the transmission unit by wiring and adjusts the delay amount of the data signal transmitted from the transmission unit based on the reference signal. The determination unit determines the reliability of the signal value when the test data is acquired a plurality of times under the same delay amount and the test data is captured with a predetermined delay amount. The control unit determines an adjustment value indicating the delay amount to be applied in regular data communication based on the result of taking in the test data while changing the delay amount. In addition, the control unit uses the acquired signal value that is determined to be highly reliable by the determination unit, and uses the first interval in which the high level in the test data is longest and the low level in the test data. The second interval with the longest level is obtained. And a control part determines an adjustment value based on the space | interval of the change point of a 1st area and a 2nd area , or the length of a 1st area or a 2nd area .
本発明によれば、ノイズ等の影響をより低減しうるデータ転送装置を提供できる。 ADVANTAGE OF THE INVENTION According to this invention , the data transfer apparatus which can reduce the influence of noise etc. can be provided.
＜第１実施形態の説明＞
（データ転送装置の構成例）
図１は、第１実施形態でのデータ転送装置の構成例を示す模式図である。図１のデータ転送装置は電子カメラに実装されるものであり、送信部１と、受信部２と、ＣＰＵ３とを有している。ここで、上記の送信部１および受信部２は、ディジタルのデータ信号の転送を行うものであれば、いかなる種類の回路の組み合わせであってもよい。
<Description of First Embodiment>
(Configuration example of data transfer device)
FIG. 1 is a schematic diagram illustrating a configuration example of a data transfer apparatus according to the first embodiment. The data transfer apparatus in FIG. 1 is mounted on an electronic camera, and includes a transmission unit 1, a
この第１実施形態のデータ転送装置は、正規のデータ通信に先立って、テストデータを用いてデータ信号の遅延量を調整する機能を有している。なお、第１実施形態のデータ転送装置では、基準信号となるクロック信号の周期を５００ＭＨｚとし、１ＧｂｐｓのレートでＤＤＲ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ）方式によりディジタルのデータ信号を送信するものとする。 The data transfer apparatus according to the first embodiment has a function of adjusting the delay amount of a data signal using test data prior to regular data communication. In the data transfer apparatus according to the first embodiment, it is assumed that the cycle of a clock signal serving as a reference signal is 500 MHz and a digital data signal is transmitted by a DDR (Double Data Rate) method at a rate of 1 Gbps.
送信部１は、ディジタルのデータ信号（画像信号など）を出力する回路である。この送信部１は、後述のテストデータを送信するテストデータ出力部４を内蔵している。 The transmission unit 1 is a circuit that outputs a digital data signal (such as an image signal). The transmitter 1 includes a test data output unit 4 that transmits test data to be described later.
また、送信部１には、並列するｎ本のデータ信号線ＤＡＴＡ１−ＤＡＴＡｎの一端と、クロック信号を送信する基準信号線ＣＬＫの一端とがそれぞれ接続されている。上記のデータ信号線は、いずれもデータ信号をシリアル方式で送信するための配線である。また、各データ信号線ＤＡＴＡ１−ＤＡＴＡｎおよび基準信号線ＣＬＫの他端は、それぞれ受信部２に接続されている。そのため、第１実施形態のデータ転送装置では、送信部１から受信部２にｎ本のチャネルでデータ信号がシリアル転送される。
Further, one end of n data signal lines DATA1 to DATAn arranged in parallel and one end of a reference signal line CLK for transmitting a clock signal are connected to the transmission unit 1, respectively. Each of the data signal lines is a wiring for transmitting a data signal in a serial manner. The other ends of the data signal lines DATA1 to DATAn and the reference signal line CLK are connected to the
受信部２は、送信部１から入力されたディジタルのデータ信号に対して、信号処理を施す回路である。この受信部２は、ｎ個の遅延調整部５と、上記の信号処理を実行する信号処理部６とを有している。なお、信号処理部６は、転送されたデータ信号から判別コードと必要なデータとを分別するとともに、データ形式の変換などを行う機能を有している。
The
遅延調整部５は、データ信号線のチャネルごとに１つずつ配置される。そして、各遅延調整部５には、それぞれ対応するチャネルのデータ信号線と基準信号線ＣＬＫとがそれぞれ接続されている。また、各遅延調整部５の後段には信号処理部６が接続されている。なお、図１に示す各遅延調整部５の構成はいずれも共通する。そのため、第１実施形態ではデータ信号線ＤＡＴＡ１に接続される遅延調整部５の構成を説明し、他の遅延調整部についての説明は省略する。
One
図２は、遅延調整部５の構成例を示す模式図である。遅延調整部５は、遅延部１１と、取込部１２と、制御部１３と、判定部１４と、記憶部１５とを有している。遅延部１１、判定部１４、記憶部１５は、それぞれ制御部１３と接続されている。
FIG. 2 is a schematic diagram illustrating a configuration example of the
遅延部１１は、複数段直列に接続された複数の遅延素子２１（インバータなど）と、各々の遅延素子２１の出力と接続された複数のパス２２と、上記の各パス２２に接続されたセレクタ２３とを有している。上記のセレクタ２３は、制御部１３の指示に応じていずれかのパス２２を選択し、遅延部１１から出力されるデータ信号の遅延量を調整する。なお、遅延部１１の出力は、取込部１２に接続されている。
The
ここで、遅延部１１での１段ごとの遅延量や遅延段数は、転送するデータに応じて適宜設計すればよい。一例として、クロック信号の周期が５００ＭＨｚの場合、１．５周期分のデータをみるためには合計で３０００ｐｓ以上となる遅延量の調整幅が必要となる。そのため、第１実施形態では、１段ごとの遅延量が２０ｐｓで、１７０段分（０〜１６９）の切り替えが可能な遅延部１１を採用する。
Here, the delay amount and the number of delay stages for each stage in the
取込部１２は、基準信号線ＣＬＫからのクロック信号の立ち上がりまたは立ち下がりのタイミングに同期して、遅延部１１から出力されたデータ信号の信号値を取り込む。取込部１２の出力は、信号処理部６と、制御部１３および判定部１４とにそれぞれ接続されている。
The capturing
制御部１３は、遅延調整部５の各種動作を制御するプロセッサである。この制御部１３は、テストデータを用いた後述の遅延調整処理により、正規のデータ通信のときに各チャネルに適用する遅延量を求める。
The
判定部１４は、遅延調整処理において、所定の遅延量でテストデータを取り込んだときの信号値の信頼性を判定する。この判定部１４は、テストデータの取込回数を示すレジスタＭと、テストデータの信号値がハイレベルとなる回数を示すレジスタＡと、テストデータの信号値がローレベルとなる回数を示すレジスタＢと、を有している。
In the delay adjustment process, the
記憶部１５は、遅延量の初期値ＩＮＩＤＡＴＡ（遅延部１１の工場出荷時の遅延段数）や、遅延調整処理での各種の処理結果を示すデータや、遅延調整処理で適用する各種の変数やフラグの値などを記憶するフラッシュメモリである。
The
図１に戻って、ＣＰＵ３は、データ転送装置の統括的な制御を行うプロセッサである。このＣＰＵ３は、送信部１と、受信部２の各遅延調整部５に対して、通常の画像データの転送と、遅延調整処理との切り替えを指示するモード信号ｍｏｄｅを出力する。なお、第１実施形態において、モード信号ｍｏｄｅのローレベル（０）は通常の画像データの転送に対応し、モード信号ｍｏｄｅのハイレベル（１）は遅延調整処理に対応するものとする。
Returning to FIG. 1, the CPU 3 is a processor that performs overall control of the data transfer apparatus. The CPU 3 outputs a mode signal mode instructing the transmission unit 1 and each
（データ転送装置の動作例）
次に、図３の流れ図を参照しつつ、第１実施形態におけるデータ転送装置での遅延調整処理の動作例を説明する。なお、遅延調整処理は、データ信号線の各チャネルで同様の処理がそれぞれ並行して行われるが、以下の例では、簡単のためデータ信号線ＤＡＴＡ１の場合のみを説明する。
(Operation example of data transfer device)
Next, an operation example of delay adjustment processing in the data transfer apparatus according to the first embodiment will be described with reference to the flowchart of FIG. The delay adjustment process is performed in parallel on each channel of the data signal line, but in the following example, only the case of the data signal line DATA1 will be described for simplicity.
ここで、以下の遅延調整処理は、例えば、電子カメラの電源投入後や、記録画像の画像信号を転送する直前などにおいて、ＣＰＵ３が遅延調整処理を指示することで実行される。また、ＣＰＵ３は、所定時間毎に遅延調整処理を実行してもよい。 Here, the following delay adjustment processing is executed by the CPU 3 instructing the delay adjustment processing, for example, after powering on the electronic camera or immediately before transferring the image signal of the recorded image. Further, the CPU 3 may execute a delay adjustment process every predetermined time.
ステップＳ１０１：遅延調整部５は、ＣＰＵ３から遅延調整処理の指示（モード信号ｍｏｄｅ：１）を受け付けると初期化動作を実行する。
Step S101: When the
このＳ１０１において、制御部１３は、モニタする遅延段数を示す変数Ｎの値を「０」にリセットする（Ｎ＝０）。これにより、遅延部１１のセレクタ２３は、テストデータを最初に読み込むときには、先頭側のパス２２を選択することとなる。また、制御部１３は、それぞれ遅延調整処理でのエラーを示すフラグＥＲＲ１，ＥＲＲ２の状態を「０」にリセットする（ＥＲＲ１＝０，ＥＲＲ２＝０）。
In S101, the
ステップＳ１０２：また、送信部１は、ＣＰＵ３から遅延調整処理の指示（モード信号ｍｏｄｅ：１）を受け付けると、テストデータ出力部４からテストデータの出力を開始する。なお、第１実施形態でのテストデータは、信号値のハイレベル（「１」）とローレベル（「０」）とがクロック信号と同じ周期で交互に繰り返される２値のデータ列で構成される（図４参照）。 Step S102: When the transmission unit 1 receives an instruction for delay adjustment processing (mode signal mode: 1) from the CPU 3, the transmission unit 1 starts outputting test data from the test data output unit 4. The test data in the first embodiment is composed of a binary data string in which a high level (“1”) and a low level (“0”) of signal values are alternately repeated in the same cycle as the clock signal. (See FIG. 4).
ステップＳ１０３：判定部１４は、レジスタＡ、レジスタＢおよびレジスタＭの各値をそれぞれ「０」値にリセットする（Ａ＝０，Ｂ＝０，Ｍ＝０）。
Step S103: The
ステップＳ１０４：遅延調整部５の取込部１２は、遅延部１１を通過して入力されるテストデータの信号値を、クロック信号の立ち上がりのタイミングに同期して取り込む。そして、判定部１４は、Ｓ１０４で取り込んだ信号値が「１」であれば、レジスタＡの値をインクリメントする。また、判定部１４は、Ｓ１０４で取り込んだ信号値が「０」であれば、レジスタＢの値をインクリメントする。
Step S104: The capturing
ステップＳ１０５：判定部１４は、レジスタＭの値が閾値ＧＥＴＭ未満であるか否かを判定する。ここで、上記の閾値ＧＥＴＭは、同じ遅延量でテストデータの信号値を取得する回数を規定する値である。第１実施形態では、同じ遅延量でテストデータの信号値を１０回取得するものとし、閾値ＧＥＴＭは「９」に設定される。なお、上記の閾値ＧＥＴＭは、データ通信の伝送路の安定度に応じて適宜変更することもできる。
Step S105: The
上記要件を満たす場合（ＹＥＳ側）には、判定部１４はレジスタＭの値をインクリメントするとともに、Ｓ１０４に戻って上記の処理を繰り返す。このＳ１０４からＳ１０５のＹＥＳ側のループにより、第１実施形態では、変数Ｎに対応する遅延量において、テストデータの信号値がそれぞれ１０回分ずつ取得される。一方、上記要件を満たさない場合（ＮＯ側）には、Ｓ１０６に処理が移行する。
If the above requirement is satisfied (YES side), the
ステップＳ１０６：判定部１４は、レジスタＡおよびレジスタＢの値を解析し、現在の遅延量でテストデータを取り込んだときの信号値の信頼性を判定する。すなわち、Ｓ１０６での判定部１４は、レジスタＡまたはレジスタＢの値が所定値以上（例えば同じ遅延量での取り込み回数が１０回の場合には９以上）となるか否かを判定する。
Step S106: The
レジスタＡの値が所定値以上となる場合には、判定部１４は、現在の遅延量で取り込んだテストデータの信号値は「１」であり、かつ信号値の信頼性が高いと判定する。また、レジスタＢの値が所定値以上となる場合には、判定部１４は、現在の遅延量で取り込んだテストデータの信号値は「０」であり、かつ信号値の信頼性が高いと判定する。一方、レジスタＡおよびレジスタＢの値がいずれも所定値未満の場合、信号値のばらつきが大きいことから、判定部１４は信号値の信頼性が低い不定区間であると判定する。なお、上記の判定結果は、制御部１３により、現在の変数Ｎの値と対応付けされて記憶部１５に記録される。
When the value of the register A is equal to or greater than the predetermined value, the
ステップＳ１０７：制御部１３は、現在の変数Ｎの値が遅延部１１の最終段の値（「１６９」）より小さいか（Ｎ＜１６９）否かを判定する。上記の要件を満たす場合（ＹＥＳ側）には、Ｓ１０８に処理が移行する。一方、上記の要件を満たさない場合（ＮＯ側）には、Ｓ１０９に処理が移行する。
Step S107: The
ステップＳ１０８：制御部１３は、変数Ｎの値にＩＮＴＤを加算する（Ｎ＝Ｎ＋ＩＮＴＤ）。上記のＩＮＴＤは、遅延部１１の段数の増加量（信号値のサンプリング間隔）を規定する変数であって、その初期値は「１」である。
Step S108: The
その後、制御部１３は、Ｓ１０３に戻って上記動作を繰り返す。このＳ１０３からＳ１０８のループにより、遅延量を変化させながらテストデータの信号値の取り込みが行われることとなる。
Thereafter, the
ステップＳ１０９：制御部１３は、記憶部１５の判定結果（Ｓ１０６で記録されたもの）に基づいて、テストデータの波形において時間軸方向にハイレベルが最も長く連続する第１区間と、時間軸方向にローレベルが最も連続する第２区間とをそれぞれ求める。上記の第１区間および第２区間を求めるときには、制御部１３は、上記の不定区間は信号値がないものとして扱い、判定部１４により信頼性が高いと判定された信号値のみを用いる。
Step S109: Based on the determination result of the storage unit 15 (recorded in S106), the
そして、制御部１３は、第１区間での始点の遅延段数（Ｈ１）および終点の遅延段数（Ｈ２）と、第２区間での始点の遅延段数（Ｌ１）および終点の遅延段数（Ｌ２）とをそれぞれ取得する。なお、Ｈ１はテストデータの波形で第１区間の立ち上がり位置に相当し、Ｈ２はテストデータの波形で第１区間の立ち下がり位置に相当する。また、Ｌ１はテストデータの波形で第２区間の立ち下がり位置に相当し、Ｌ２はテストデータの波形で第２区間の立ち上がり位置に相当する（図５（ｃ）参照）。
Then, the
図５は、第１実施形態のＳ１０９での処理を示す概要図である。テストデータの理想的な波形は、図５（ａ）に示すような矩形波となる。しかし、ノイズ、ジッタ、スキューなどによって、テストデータの波形が図５（ｂ）のように乱れる場合がある。 FIG. 5 is a schematic diagram showing the processing in S109 of the first embodiment. The ideal waveform of the test data is a rectangular wave as shown in FIG. However, the waveform of the test data may be disturbed as shown in FIG. 5B due to noise, jitter, skew, or the like.
図５（ｃ）は、図５（ｂ）の波形を時間軸方向にサンプリングして２値化した例を示している。この場合には、本来は１つのハイレベルの区間が２つに割れてしまい、信号値の立ち上がりや立ち下がりのみに注目して遅延調整を行うと、遅延調整の精度が著しく低下してしまう。そこで、第１実施形態では、上記の第１区間および第２区間に基づいて遅延量を決定し、正規のデータ通信での符号誤りを抑制する。 FIG. 5C shows an example in which the waveform of FIG. 5B is binarized by sampling in the time axis direction. In this case, one high-level section is originally divided into two, and if the delay adjustment is performed while paying attention only to the rise or fall of the signal value, the accuracy of the delay adjustment is significantly lowered. Therefore, in the first embodiment, the delay amount is determined based on the first interval and the second interval, and code errors in regular data communication are suppressed.
ステップＳ１１０：制御部１３は、第１区間の長さが閾値Ｔｈ１未満であるか否かを判定する。すなわち、Ｓ１１０での制御部１３は、Ｈ２からＨ１を引いた遅延段数が閾値Ｔｈ１未満であるか（Ｈ２−Ｈ１＜Ｔｈ１）否かを判定する。なお、第１実施形態での閾値Ｔｈ１は、例えば初期状態において「１５」に設定される。
Step S110: The
上記要件を満たす場合（ＹＥＳ側）には、Ｓ１１３に処理が移行する。一方、上記要件を満たさない場合（ＮＯ側）には、Ｓ１１１に処理が移行する。 If the above requirement is satisfied (YES side), the process proceeds to S113. On the other hand, if the above requirement is not satisfied (NO side), the process proceeds to S111.
ステップＳ１１１：制御部１３は、第２区間の長さが閾値Ｔｈ１未満であるか否かを判定する。すなわち、Ｓ１１１での制御部１３は、Ｌ２からＬ１を引いた遅延段数が閾値Ｔｈ１未満であるか（Ｌ２−Ｌ１＜Ｔｈ１）否かを判定する。
Step S111: The
上記要件を満たす場合（ＹＥＳ側）には、Ｓ１１３に処理が移行する。一方、上記要件を満たさない場合（ＮＯ側）には、Ｓ１１２に処理が移行する。 If the above requirement is satisfied (YES side), the process proceeds to S113. On the other hand, if the above requirement is not satisfied (NO side), the process proceeds to S112.
ステップＳ１１２：制御部１３は、第１区間と第２区間との変化点の間隔が閾値Ｔｈ２未満か否かを判定する。すなわち、Ｓ１１２での制御部１３は、Ｌ１とＨ１との差の絶対値の遅延段数が閾値Ｔｈ２未満であるか（｜Ｌ１−Ｈ１｜＜Ｔｈ２）否かを判定する。なお、第１実施形態での閾値Ｔｈ２は、例えば初期状態において「２０」に設定される。
Step S112: The
上記要件を満たす場合（ＹＥＳ側）には、Ｓ１１３に処理が移行する。一方、上記要件を満たさない場合（ＮＯ側）には、Ｓ１１４に処理が移行する。 If the above requirement is satisfied (YES side), the process proceeds to S113. On the other hand, if the above requirement is not satisfied (NO side), the process proceeds to S114.
ステップＳ１１３：制御部１３は、フラグＥＲＲ１の状態を「１」にする。なお、Ｓ１１３の場合は、第１区間，第２区間の長さが短いことでデータの安定度が低いと考えられる場合や、あるいは、変化点の間隔が近すぎる（または遠すぎる）ことで正しい遅延調整が困難となる場合に相当する。
Step S113: The
ステップＳ１１４：制御部１３は、正規のデータ通信で適用する遅延量（遅延部１１での遅延段数の調整値ＮＡ）を決定する。Ｓ１１４での制御部１３は、Ｌ１とＨ１との差の絶対値を２で割って、調整値ＮＡを求める（ＮＡ＝｜Ｌ１−Ｈ１｜／２）。
Step S114: The
ステップＳ１１５：制御部１３は、セレクタ２３に対して、調整値ＮＡ（Ｓ１１４）のパス２２を選択する指示を出し、遅延部１１の遅延量を調整する。
Step S115: The
ステップＳ１１６：制御部１３は、調整値ＮＡを適用してテストデータを１０回分取り込む確認動作を行うとともに、確認動作で取り込んだ各々の信号値が１０回とも連続して同じであるか否かを判定する。
Step S116: The
上記要件を満たす場合（ＹＥＳ側）には、Ｓ１１８に処理が移行する。一方、上記要件を満たさない場合（ＮＯ側）には、Ｓ１１７に処理が移行する。 If the above requirement is satisfied (YES side), the process proceeds to S118. On the other hand, if the above requirement is not satisfied (NO side), the process proceeds to S117.
ステップＳ１１７：制御部１３は、フラグＥＲＲ２の状態を「１」にする。なお、Ｓ１１７の場合は、確認動作（Ｓ１１６）において調整値ＮＡで取り込んだ信号値にばらつきが生じ、遅延調整が正しく行われていない場合に相当する。
Step S117: The
ステップＳ１１８：制御部１３は、フラグＥＥＲ１およびＥＲＲ２の状態がいずれも「０」であるか（ＥＥＲ１＝０およびＥＲＲ２＝０）否かを判定する。上記要件を満たす場合（ＹＥＳ側）には、Ｓ１１９に処理が移行する。一方、上記要件を満たさない場合（ＮＯ側）には、Ｓ１２０に処理が移行する。
Step S118: The
ステップＳ１１９：制御部１３は、閾値Ｔｈ１，Ｔｈ２および変数ＩＮＴＤの値をそれぞれ１ずつ増加させる。Ｓ１１９で変更された閾値Ｔｈ１，Ｔｈ２および変数ＩＮＴＤの値は、制御部１３の制御によって記憶部１５に記録される。
Step S119: The
上記のＳ１１８のＹＥＳ側は、遅延調整処理が正しく行われた場合に相当し、データ転送時の信号値の安定性が比較的高いと推定される。そのため、制御部１３は、次回の遅延調整処理において、信号値のサンプリング間隔をより広くして遅延調整処理の所要時間を短縮する。一方で、制御部１３は、次回の遅延調整処理において、第１区間および第２区間の安定性や、第１区間と第２区間との変化点の間隔をより高い基準でそれぞれ判定する。
The YES side of S118 corresponds to the case where the delay adjustment process is correctly performed, and it is estimated that the stability of the signal value during data transfer is relatively high. Therefore, in the next delay adjustment process, the
その後、ＣＰＵ３は、遅延調整処理を終了させる。なお、この場合には、正規のデータ通信における遅延量として、Ｓ１１５で設定された調整値ＮＡが適用される。 Thereafter, the CPU 3 ends the delay adjustment process. In this case, as the delay amount in the normal data communication, it applies an adjustment value N A, which is set in S115.
ステップＳ１２０：制御部１３は、記憶部１５から遅延量の初期値ＩＮＩＤＡＴＡを読み出す。そして、制御部１３は、セレクタ２３に対して、ＩＮＩＤＡＴＡのパス２２を選択する指示を出し、遅延部１１の遅延量を再調整する。
Step S120: The
上記のＳ１１８のＮＯ側は、遅延調整処理が正しく行われない場合に相当する。この場合には、遅延量の初期値を用いることで、より妥当性の高い遅延調整を制御部１３が行うことが可能となる。
The NO side of S118 corresponds to the case where the delay adjustment process is not performed correctly. In this case, by using the initial value of the delay amount, the
ステップＳ１２１：制御部１３は、閾値Ｔｈ１，Ｔｈ２および変数ＩＮＴＤの値をそれぞれリセットして初期状態に復帰させる。Ｓ１２１で戻された閾値Ｔｈ１，Ｔｈ２および変数ＩＮＴＤの値は、制御部１３の制御によって記憶部１５に記録される。その後、ＣＰＵ３は、遅延調整処理を終了させる。
Step S121: The
すなわち、遅延調整処理が正しく行われなかった場合には、制御部１３は、閾値Ｔｈ１，Ｔｈ２および変数ＩＮＴＤの値を元に戻し、きめの細かい遅延調整処理を実行する。以上で、図３の流れ図の説明を終了する。
That is, when the delay adjustment process is not performed correctly, the
上記の第１実施形態において、判定部１４は、所定の遅延量でテストデータを取り込んだときの信号値の信頼性を判定する（Ｓ１０４からＳ１０６）。制御部１３は、信頼性が高いと判定された信号値を用いて、テストデータでのハイレベルが最も長く連続する第１区間と、テストデータでのローレベルが最も長く連続する第２区間とをそれぞれ求める（Ｓ１０９）。そして、制御部１３は、第１区間の立ち上がり（Ｈ１）および第２区間の立ち下がり（Ｌ２）に基づいて、正規のデータ通信での遅延部１１の調整値ＮＡを決定する（Ｓ１１４）。
In the first embodiment, the
これにより、第１実施形態では、信号値の信頼性の高い区間を基準として遅延量の調整を行うことができ、正規のデータ通信で信号値を取り込むときにノイズ、ジッタ、スキューの影響をより低減できる。 As a result, in the first embodiment, the delay amount can be adjusted with reference to a section in which the signal value is highly reliable, and the influence of noise, jitter, and skew is more enhanced when the signal value is captured in regular data communication. Can be reduced.
また、第１実施形態では、第１区間または第２区間の長さが閾値Ｔｈ１未満の場合（Ｓ１１０，Ｓ１１１）や、第１区間と第２区間との変化点の間隔が閾値Ｔｈ２未満の場合（Ｓ１１２）、制御部１３は、遅延量の初期値ＩＮＩＤＡＴＡを適用して遅延調整を行う（Ｓ１２０）。これにより、より妥当性の高い遅延調整を制御部１３が行うことができる。
In the first embodiment, when the length of the first section or the second section is less than the threshold Th1 (S110, S111), or when the interval between the change points of the first section and the second section is less than the threshold Th2. (S112), the
また、第１実施形態では、制御部１３は、調整値ＮＡを適用してテストデータを複数回取り込む確認動作を行う（Ｓ１１６）。そして制御部１３は、この確認動作で取り込んだ信号値がばらつく場合には遅延量の初期値ＩＮＩＤＡＴＡを適用して遅延調整を行う（Ｓ１２０）。これにより、より妥当性の高い遅延調整を制御部１３が行うことができる。
In the first embodiment, the
また、第１実施形態では、遅延量の初期値ＩＮＩＤＡＴＡを適用しない場合、制御部１３は、次回の遅延調整処理に用いるＴｈ１，Ｔｈ２，ＩＮＴＤの値を増加させる（Ｓ１１９）。一方、遅延量の初期値ＩＮＩＤＡＴＡを適用する場合、制御部１３は、次回の遅延調整処理に用いるＴｈ１，Ｔｈ２，ＩＮＴＤの値をリセットする（Ｓ１２１）。これにより、データ転送時の信号値の安定性に応じて、制御部１３は適切なパラメータで遅延調整処理を行うことができる。
In the first embodiment, when the initial value INIDATA of the delay amount is not applied, the
また、第１実施形態では、例えば、遅延調整部５などにおいて配線長や素子のばらつきによる誤差がある場合でも、遅延制御部１３は、かかる誤差分を含めた実測値によって適切な遅延量を決定できる。したがって、上記の遅延調整動作によって、配線長および素子のばらつきや環境変化による誤差も吸収されるので、データ転送装置の信頼性をより向上させることができる。
In the first embodiment, for example, even when there is an error due to variations in wiring length or elements in the
また、第１実施形態では、データ信号線ＤＡＴＡ１−ＤＡＴＡｎの遅延調整部５ごとに独立して遅延調整を行うことにより、各々のチャネルでの等長配線設計を回避することが可能となり、回路設計における素子、配線のレイアウトの自由度も大きく向上する。
In the first embodiment, by performing delay adjustment independently for each of the
＜第２実施形態の説明＞
図６、図７は、第２実施形態におけるデータ転送装置での遅延調整処理の動作例を示す流れ図である。この第２実施形態の動作例は上記の第１実施形態の変形例である。なお、第２実施形態でのデータ転送装置の構成は、図１に示す第１実施形態のものと共通するので重複説明は省略する。
<Description of Second Embodiment>
6 and 7 are flowcharts showing an operation example of the delay adjustment processing in the data transfer apparatus according to the second embodiment. The operation example of the second embodiment is a modification of the first embodiment. The configuration of the data transfer apparatus in the second embodiment is the same as that of the first embodiment shown in FIG.
ステップＳ２０１：遅延調整部５は、ＣＰＵ３から遅延調整処理の指示（モード信号ｍｏｄｅ：１）を受け付けると初期化動作を実行する。
Step S201: When the
このＳ２０１において、制御部１３は、モニタする遅延段数を示す変数Ｎの値を「０」にリセットする（Ｎ＝０）。これにより、遅延部１１のセレクタ２３は、テストデータを最初に読み込むときには、先頭側のパス２２を選択することとなる。また、制御部１３は、それぞれ遅延調整処理でのエラーを示すフラグＥＲＲ１からフラグＥＲＲ５の状態をそれぞれ「０」にリセットする（ＥＲＲ１＝ＥＲＲ２＝ＥＲＲ３＝ＥＲＲ４＝ＥＲＲ５＝０）。
In S201, the
ステップＳ２０２：また、送信部１は、ＣＰＵ３から遅延調整処理の指示（モード信号ｍｏｄｅ：１）を受け付けると、テストデータ出力部４からテストデータの出力を開始する。なお、Ｓ２０２での処理は、図３のＳ１０２の処理と共通するので重複説明は省略する。 Step S202: When the transmission unit 1 receives an instruction for delay adjustment processing (mode signal mode: 1) from the CPU 3, the transmission unit 1 starts outputting test data from the test data output unit 4. Note that the processing in S202 is common to the processing in S102 of FIG.
ステップＳ２０３：判定部１４は、レジスタＡ、レジスタＢおよびレジスタＭの各値をそれぞれ「０」値にリセットする（Ａ＝０，Ｂ＝０，Ｍ＝０）。
Step S203: The
ステップＳ２０４：遅延調整部５の取込部１２は、遅延部１１を通過して入力されるテストデータの信号値を、クロック信号の立ち上がりのタイミングに同期して取り込む。なお、Ｓ２０４での処理は、図３のＳ１０４の処理と共通するので重複説明は省略する。
Step S204: The capturing
ステップＳ２０５：判定部１４は、レジスタＭの値が閾値ＧＥＴＭ未満であるか否かを判定する。上記要件を満たす場合（ＹＥＳ側）には、判定部１４はレジスタＭの値をインクリメントするとともに、Ｓ２０４に戻って上記の処理を繰り返す。一方、上記要件を満たさない場合（ＮＯ側）には、Ｓ２０６に処理が移行する。なお、Ｓ２０５での処理は、図３のＳ１０５の処理と共通するので重複説明は省略する。
Step S205: The
ステップＳ２０６：判定部１４は、レジスタＡおよびレジスタＢの値を解析し、現在の遅延量でテストデータを取り込んだときの信号値の信頼性を判定する。なお、Ｓ２０６での処理は、図３のＳ１０６の処理と共通するので重複説明は省略する。
Step S206: The
ステップＳ２０７：制御部１３は、現在の変数Ｎの値が遅延部１１の最終段の値（「１６９」）より小さいか（Ｎ＜１６９）否かを判定する。上記の要件を満たす場合（ＹＥＳ側）には、Ｓ２０８に処理が移行する。一方、上記の要件を満たさない場合（ＮＯ側）には、Ｓ２０９に処理が移行する。
Step S207: The
ステップＳ２０８：制御部１３は、変数Ｎの値にＩＮＴＤを加算する（Ｎ＝Ｎ＋ＩＮＴＤ）。上記のＩＮＴＤは、遅延部１１の段数の増加量（信号値のサンプリング間隔）を規定する変数であって、その初期値は「１」である。また、一例としてＩＮＴＤは１−１０の範囲で変化するものとする。
Step S208: The
その後、制御部１３は、Ｓ２０３に戻って上記動作を繰り返す。このＳ２０３からＳ２０８のループにより、遅延量を変化させながらテストデータの信号値の取り込みが行われることとなる。
Thereafter, the
ステップＳ２０９：制御部１３は、記憶部１５の判定結果（Ｓ２０６で記録されたもの）に基づいて、テストデータの波形において時間軸方向にハイレベルが最も長く連続する第１区間と、時間軸方向にローレベルが最も連続する第２区間とをそれぞれ求める。なお、Ｓ２０９での処理は、図３のＳ１０９の処理と共通するので重複説明は省略する。
Step S209: Based on the determination result of the storage unit 15 (recorded in S206), the
ステップＳ２１０：制御部１３は、第１区間の長さが閾値Ｔｈ１未満であるか否かを判定する。すなわち、Ｓ２１０での制御部１３は、Ｈ２からＨ１を引いた遅延段数が閾値Ｔｈ１未満であるか（Ｈ２−Ｈ１＜Ｔｈ１）否かを判定する。なお、第２実施形態での閾値Ｔｈ１は、例えば初期状態において「２０」に設定される。また、一例としてＴｈ１は１５−４０の範囲で変化するものとする。
Step S210: The
上記要件を満たす場合（ＹＥＳ側）には、Ｓ２１１に処理が移行する。一方、上記要件を満たさない場合（ＮＯ側）には、Ｓ２１２に処理が移行する。 If the above requirement is satisfied (YES side), the process proceeds to S211. On the other hand, if the above requirement is not satisfied (NO side), the process proceeds to S212.
ステップＳ２１１：制御部１３は、フラグＥＲＲ１の状態を「１」にする。その後、制御部１３は、Ｓ２１２に処理を移行させる。なお、Ｓ２１１の場合は、第１区間の長さが短いことでデータの安定度が低いと考えられる場合に相当する。
Step S211: The
ステップＳ２１２：制御部１３は、第２区間の長さが閾値Ｔｈ２未満であるか否かを判定する。すなわち、Ｓ２１２での制御部１３は、Ｌ２からＬ１を引いた遅延段数が閾値Ｔｈ２未満であるか（Ｌ２−Ｌ１＜Ｔｈ２）否かを判定する。なお、第２実施形態での閾値Ｔｈ２は、例えば初期状態において「２０」に設定される。また、一例としてＴｈ２は１５−４０の範囲で変化するものとする。
Step S212: The
上記要件を満たす場合（ＹＥＳ側）には、Ｓ２１３に処理が移行する。一方、上記要件を満たさない場合（ＮＯ側）には、Ｓ２１４に処理が移行する。 If the above requirement is satisfied (YES side), the process proceeds to S213. On the other hand, if the above requirement is not satisfied (NO side), the process proceeds to S214.
ステップＳ２１３：制御部１３は、フラグＥＲＲ２の状態を「１」にする。その後、制御部１３は、Ｓ２１４に処理を移行させる。なお、Ｓ２１３の場合は、第２区間の長さが短いことでデータの安定度が低いと考えられる場合に相当する。
Step S213: The
ステップＳ２１４：制御部１３は、第１区間と第２区間との変化点の間隔が閾値Ｔｈ３未満か否かを判定する。すなわち、Ｓ２１４での制御部１３は、Ｌ１とＨ１との差の絶対値の遅延段数が閾値Ｔｈ３未満であるか（｜Ｌ１−Ｈ１｜＜Ｔｈ３）否かを判定する。なお、第２実施形態での閾値Ｔｈ３は、例えば初期状態において「２０」に設定される。また、一例としてＴｈ３は１０−５０の範囲で変化するものとする。
Step S214: The
上記要件を満たす場合（ＹＥＳ側）には、Ｓ２１５に処理が移行する。一方、上記要件を満たさない場合（ＮＯ側）には、Ｓ２１６に処理が移行する。 If the above requirement is satisfied (YES side), the process proceeds to S215. On the other hand, if the above requirement is not satisfied (NO side), the process proceeds to S216.
ステップＳ２１５：制御部１３は、フラグＥＲＲ３の状態を「１」にする。その後、制御部１３は、Ｓ２１６に処理を移行させる。なお、Ｓ２１５の場合は、変化点の間隔が近すぎることで正しい遅延調整が困難となる場合に相当する。
Step S215: The
ステップＳ２１６：制御部１３は、第１区間と第２区間との変化点の間隔が閾値Ｔｈ４を超えるか否かを判定する。すなわち、Ｓ２１６での制御部１３は、Ｌ１とＨ１との差の絶対値の遅延段数が閾値Ｔｈ４を超えるか（｜Ｌ１−Ｈ１｜＞Ｔｈ４）否かを判定する。なお、第２実施形態での閾値Ｔｈ４は、例えば初期状態において「３０」に設定される。また、一例としてＴｈ４は１０−５０の範囲で変化するものとする。
Step S216: The
上記要件を満たす場合（ＹＥＳ側）には、Ｓ２１７に処理が移行する。一方、上記要件を満たさない場合（ＮＯ側）には、Ｓ２１８に処理が移行する。 If the above requirement is satisfied (YES side), the process proceeds to S217. On the other hand, if the above requirement is not satisfied (NO side), the process proceeds to S218.
ステップＳ２１７：制御部１３は、フラグＥＲＲ４の状態を「１」にする。その後、制御部１３は、Ｓ２１８に処理を移行させる。なお、Ｓ２１７の場合は、変化点の間隔が遠すぎることで正しい遅延調整が困難となる場合に相当する。
Step S217: The
ステップＳ２１８：制御部１３は、正規のデータ通信で適用する遅延量（遅延部１１での遅延段数の調整値ＮＡ）を決定する。Ｓ２１８での制御部１３は、Ｌ１とＨ１との差の絶対値を２で割って、調整値ＮＡを求める（ＮＡ＝｜Ｌ１−Ｈ１｜／２）。
Step S218: The
ステップＳ２１９：制御部１３は、セレクタ２３に対して、調整値ＮＡ（Ｓ２１８）のパス２２を選択する指示を出し、遅延部１１の遅延量を調整する。
Step S219: The
ステップＳ２２０：制御部１３は、調整値ＮＡを適用してテストデータを１０回分取り込む確認動作を行うとともに、確認動作で取り込んだ各々の信号値が１０回とも連続して同じであるか否かを判定する。
Step S220: The
上記要件を満たす場合（ＹＥＳ側）には、Ｓ２２２に処理が移行する。一方、上記要件を満たさない場合（ＮＯ側）には、Ｓ２２１に処理が移行する。 If the above requirement is satisfied (YES side), the process proceeds to S222. On the other hand, if the above requirement is not satisfied (NO side), the process proceeds to S221.
ステップＳ２２１：制御部１３は、フラグＥＲＲ５の状態を「１」にする。なお、Ｓ２２１の場合は、確認動作（Ｓ２２０）において調整値ＮＡで取り込んだ信号値にばらつきが生じ、遅延調整が正しく行われていない場合に相当する。
Step S221: The
ステップＳ２２２：制御部１３は、フラグＥＥＲ１からフラグＥＲＲ５の状態が全て「０」であるか否かを判定する。上記要件を満たす場合（ＹＥＳ側）には、Ｓ２２３に処理が移行する。一方、上記要件を満たさない場合（ＮＯ側）には、Ｓ２２４に処理が移行する。
Step S222: The
ステップＳ２２３：制御部１３は、変数ＩＮＴＤ，閾値Ｔｈ１，Ｔｈ２，Ｔｈ３の値をそれぞれ１ずつ増加させるとともに、閾値Ｔｈ４の値を１減少させる。Ｓ２２３で変更された閾値Ｔｈ１，Ｔｈ２，Ｔｈ３，Ｔｈ４および変数ＩＮＴＤの各値は、制御部１３の制御によって記憶部１５に記録される。なお、Ｓ２２３での処理は、図３のＳ１１９の処理と共通するので重複説明は省略する。
Step S223: The
その後、ＣＰＵ３は、遅延調整処理を終了させる。なお、この場合には、正規のデータ通信における遅延量として、Ｓ２１９で設定された調整値ＮＡが適用される。 Thereafter, the CPU 3 ends the delay adjustment process. In this case, as the delay amount in the normal data communication, it applies an adjustment value N A, which is set in S219.
ステップＳ２２４：制御部１３は、記憶部１５から遅延量の初期値ＩＮＩＤＡＴＡを読み出す。そして、制御部１３は、セレクタ２３に対して、ＩＮＩＤＡＴＡのパス２２を選択する指示を出し、遅延部１１の遅延量を再調整する。なお、Ｓ２２４での処理は、図３のＳ１２０の処理と共通するので重複説明は省略する。
Step S224: The
ステップＳ２２５：制御部１３は、フラグＥＥＲ１からフラグＥＲＲ５の状態に応じて閾値Ｔｈ１−Ｔｈ４および変数ＩＮＴＤの値を調整する。
Step S225: The
具体的には、フラグＥＥＲ１が「１」の場合、制御部１３は閾値Ｔｈ１の値を１減少させる。また、フラグＥＥＲ２が「１」の場合、制御部１３は閾値Ｔｈ２の値を１減少させる。また、フラグＥＥＲ３が「１」の場合、制御部１３は閾値Ｔｈ３の値を１減少させる。また、フラグＥＥＲ４が「１」の場合、制御部１３は閾値Ｔｈ４の値を１増加させる。また、フラグＥＥＲ５が「１」の場合、制御部１３は、閾値Ｔｈ１，Ｔｈ２，Ｔｈ３および変数ＩＮＴＤの値をそれぞれ１ずつ減少させるとともに、閾値Ｔｈ４の値を１増加させる。
Specifically, when the flag EER1 is “1”, the
Ｓ２２５で調整された閾値Ｔｈ１−Ｔｈ４および変数ＩＮＴＤの値は、制御部１３の制御によって記憶部１５に記録される。その後、ＣＰＵ３は、遅延調整処理を終了させる。
The threshold values Th <b> 1 to Th <b> 4 and the value of the variable INTD adjusted in S <b> 225 are recorded in the
すなわち、遅延調整処理が正しく行われなかった場合には、制御部１３は、各フラグに対応付けされているパラメータ（Ｔｈ１−Ｔｈ４，ＩＮＴＤ）を調整し、きめの細かい遅延調整処理を実行する。以上で、図６、図７の流れ図の説明を終了する。
That is, when the delay adjustment process is not performed correctly, the
上記の第２実施形態では、第１区間または第２区間の長さが閾値Ｔｈ１，Ｔｈ２未満の場合（Ｓ２１０，Ｓ２１２）や、第１区間と第２区間との変化点の間隔が閾値Ｔｈ３未満の場合（Ｓ２１４）や、第１区間と第２区間との変化点の間隔が閾値Ｔｈ４を超える場合（Ｓ２１６）には、制御部１３は、遅延量の初期値ＩＮＩＤＡＴＡを適用して遅延調整を行う（Ｓ２２４）。これにより、より妥当性の高い遅延調整を制御部１３が行うことができる。
In the second embodiment, when the length of the first section or the second section is less than the threshold values Th1 and Th2 (S210, S212), or the interval between the change points of the first section and the second section is less than the threshold value Th3. In the case of (S214), or when the interval between the change points of the first and second intervals exceeds the threshold Th4 (S216), the
また、第２実施形態では、制御部１３は、調整値ＮＡを適用してテストデータを複数回取り込む確認動作を行う（Ｓ２２０）。そして制御部１３は、この確認動作で取り込んだ信号値がばらつく場合には遅延量の初期値ＩＮＩＤＡＴＡを適用して遅延調整を行う（Ｓ２２４）。これにより、より妥当性の高い遅延調整を制御部１３が行うことができる。
In the second embodiment, the
また、第２実施形態では、遅延量の初期値ＩＮＩＤＡＴＡを適用しない場合、制御部１３は、次回の遅延調整処理に用いる変数ＩＮＴＤ，閾値Ｔｈ１，Ｔｈ２，Ｔｈ３の値をそれぞれ１ずつ増加させるとともに、閾値Ｔｈ４の値を１減少させる（Ｓ２２３）。一方、遅延量の初期値ＩＮＩＤＡＴＡを適用する場合、制御部１３は、フラグＥＥＲ１からフラグＥＲＲ５の状態に応じて閾値Ｔｈ１−Ｔｈ４および変数ＩＮＴＤの値を調整する（Ｓ２２５）。これにより、データ転送時の信号値の安定性に応じて、制御部１３は適切なパラメータで遅延調整処理を行うことができる。
In the second embodiment, when the initial value INIDATA of the delay amount is not applied, the
＜第３実施形態の説明＞
図８、図９は、第３実施形態におけるデータ転送装置での遅延調整処理の動作例を示す流れ図である。なお、第３実施形態でのデータ転送装置の構成は、図１に示す第１実施形態のものと共通するので重複説明は省略する。
<Description of Third Embodiment>
8 and 9 are flowcharts showing an example of the operation of the delay adjustment process in the data transfer apparatus according to the third embodiment. The configuration of the data transfer device in the third embodiment is the same as that of the first embodiment shown in FIG.
また、第３実施形態の動作例は上記の第２実施形態の変形例であって、図８、図９に示すＳ３０４−Ｓ３２３の各処理は、図６、図７に示すＳ２０２−Ｓ２２１の各処理にそれぞれ対応する。そのため、第３実施形態の説明では、第２実施形態と共通する処理（Ｓ３０４−Ｓ３２３）に関する重複説明はいずれも省略する。 The operation example of the third embodiment is a modification of the above-described second embodiment, and the processes in S304 to S323 shown in FIGS. 8 and 9 are the same as those in S202 to S221 shown in FIGS. It corresponds to each processing. Therefore, in the description of the third embodiment, any overlapping description regarding the processes (S304 to S323) common to the second embodiment is omitted.
ステップＳ３０１：遅延調整部５は、ＣＰＵ３から遅延調整処理の指示（モード信号ｍｏｄｅ：１）を受け付けると初期化動作を実行する。
Step S301: When the
Ｓ３０１において、制御部１３は、モニタする遅延段数を示す変数Ｎの値を「０」にリセットする（Ｎ＝０）。これにより、遅延部１１のセレクタ２３は、テストデータを最初に読み込むときには、先頭側のパス２２を選択することとなる。また、制御部１３は、それぞれ遅延調整処理でのエラーを示すフラグＥＲＲ１からフラグＥＲＲ５の状態をそれぞれ「０」にリセットする（ＥＲＲ１＝ＥＲＲ２＝ＥＲＲ３＝ＥＲＲ４＝ＥＲＲ５＝０）。
In S301, the
ステップＳ３０２：遅延調整部５は、リセット条件に該当するか否かを判定する。リセット条件に該当する場合（ＹＥＳ側）はＳ３０３に処理が移行し、リセット条件に該当しない場合（ＮＯ側）はＳ３０４に処理が移行する。
Step S302: The
ここで、リセット条件とは、前回の調整時の状態と現在の状態とが大きく異なるか否かを判定する条件であり、一例として、前回調整を行った時の温度と現在の温度との温度差が所定値以上ある場合である。具体的には、前回調整時に記憶した温度Ｔ（後述のＳ３３１参照）と測定した現在の温度との差が所定値以上ある場合は、遅延調整部５がリセット条件に該当すると判定する。
Here, the reset condition is a condition for determining whether or not the state at the previous adjustment is greatly different from the current state. As an example, the temperature between the temperature at the previous adjustment and the current temperature is used. This is a case where the difference is greater than or equal to a predetermined value. Specifically, when the difference between the temperature T stored at the previous adjustment (see S331 described later) and the measured current temperature is equal to or greater than a predetermined value, the
なお、リセット条件は、前回の調整時の状態と現在の状態とが大きく異なるか否かを判定可能であれば温度のみに限るものではない。例えば、前回調整を行った時の時間Ｔ（後述のＳ３３１参照）と現在の時間とを比較し所定時間以上経過している場合には、遅延調整部５は、リセット条件に該当すると判定してもよい。また、遅延調整部５は、これらの温度および時間による判定を組み合わせてリセット条件を判定しても良い。また、電源投入時は、前回の調整から時間が経過し状態が変化している可能性が高いため、本フローが電源投入に応じて実施されている場合は、遅延調整部５は、リセット条件に該当すると判定してもよい。また、電子カメラでの画像の取得枚数が所定枚数を超えるごとに、遅延調整部５はリセット条件に該当すると判定してもよい。
Note that the reset condition is not limited to the temperature as long as it can be determined whether or not the state at the previous adjustment and the current state are significantly different. For example, when the time T (see S331 described later) when the previous adjustment is performed and the current time are compared and a predetermined time or more has elapsed, the
ステップＳ３０３：遅延調整部５は、リセット条件に該当すると判定されると、ラッチされているフラグパラメータのラッチを解除するとともに、後述する前回の判定値ＥＲＲ１Ａ−ＥＲＲ５Ａを０にセットし、ステップＳ３０４へ移行する。
Step S303: When it is determined that the reset condition is satisfied, the
ステップＳ３２４：制御部１３は、フラグＥＥＲ１からフラグＥＲＲ５の状態が全て「０」であるか否かを判定する。上記要件を満たす場合（ＹＥＳ側）には、Ｓ３２８に処理が移行する。一方、上記要件を満たさない場合（ＮＯ側）には、Ｓ３２５に処理が移行する。
Step S324: The
なお、Ｓ３２４で各フラグＥＲＲが全て「０」であると判定された場合は、正規のデータ通信における遅延量として、Ｓ３２１（第２実施形態のＳ２１９に対応）で設定された調整値ＮＡがそのまま適用される。 In the case where the flag ERR at S324 is determined to be all "0", as the delay amount in the normal data communication, S321 adjustment value N A set in (corresponding to S219 in the second embodiment) It is applied as it is.
ステップＳ３２５：制御部１３は、記憶部１５から遅延量の初期値ＩＮＩＤＡＴＡを読み出す。そして、制御部１３は、正規のデータ通信における遅延量として、よみだされた初期値ＩＮＩＤＡＴＡを設定する。この場合は、遅延調整処理が正しく行われない場合に相当し、遅延量の初期値を用いることで、より妥当性の高い遅延調整を制御部１３が行うことが可能となる。
Step S325: The
ステップＳ３２６：制御部１３は、前回の判定結果（後述のＳ３３１参照）と今回の判定結果とを照合し、フラグＥＥＲ１からフラグＥＲＲ５のうちで「０」から「１」に切り替わったフラグがあるか否かを判定する。なお、制御部１３は、フラグＥＲＲ１からフラグＥＲＲ５と、それぞれ対応する前回の判定値ＥＲＲ１Ａ〜ＥＲＲ５Ａ（後述のＳ３３１参照）と比較して判定する。上記要件を満たす場合（ＹＥＳ側）には、Ｓ３２７に処理が移行する。一方、上記要件を満たさない場合（ＮＯ側）には、Ｓ３２８に処理が移行する。
Step S326: The
ステップＳ３２７：制御部１３は、「０」から「１」に切り替わったフラグに対応するパラメータがラッチされている場合はそのラッチを解除する。フラグの値が「０」から「１」に切り替わったときは、対応するパラメータが最適な状態でなくなったと推定され、再調整が必要になるからである。
Step S327: When the parameter corresponding to the flag switched from “0” to “1” is latched, the
ステップＳ３２８：制御部１３は、前回の判定結果（後述のＳ３３１参照）と今回の判定結果とを照合し、フラグＥＥＲ１からフラグＥＲＲ５のうちで「１」から「０」に切り替わったフラグがあるか否かを判定する。上記要件を満たす場合（ＹＥＳ側）には、Ｓ３２９に処理が移行する。一方、上記要件を満たさない場合（ＮＯ側）には、Ｓ３３０に処理が移行する。
Step S328: The
ステップＳ３２９：制御部１３は、「１」から「０」に切り替わったフラグに対応するパラメータの値をラッチする。フラグの値が「１」から「０」に切り替わったときは、対応するパラメータが最適な状態にあると推定できるからである。
Step S329: The
なお、Ｓ３２９でラッチされた値は、その後にＳ３０３又はＳ３２７でラッチが解除されるまで、制御部１３の制御により記憶部１５に保持される。
The value latched in S329 is held in the
ステップＳ３３０：制御部１３は、ラッチされている値を除いて、フラグＥＥＲ１からフラグＥＲＲ５の状態に応じて閾値Ｔｈ１−Ｔｈ４および変数ＩＮＴＤの値を調整し、ステップＳ３３１へ移行する。具体的には、フラグＥＥＲ１が「１」の場合、制御部１３は閾値Ｔｈ１の値を１減少させ、フラグＥＥＲ１が「０」の場合、制御部１３は閾値Ｔｈ１の値を１増加させる。また、フラグＥＥＲ２が「１」の場合、制御部１３は閾値Ｔｈ２の値を１減少させ、フラグＥＥＲ２が「０」の場合、制御部１３は閾値Ｔｈ２の値を１増加させる。また、フラグＥＥＲ３が「１」の場合、制御部１３は閾値Ｔｈ３の値を１減少させ、フラグＥＥＲ３が「０」の場合、制御部１３は閾値Ｔｈ３の値を１増加させる。また、フラグＥＥＲ４が「１」の場合、制御部１３は閾値Ｔｈ４の値を１増加させ、フラグＥＥＲ４が「０」の場合、制御部１３は閾値Ｔｈ４の値を１減少させる。また、フラグＥＥＲ５が「１」の場合、制御部１３は、変数ＩＮＴＤの値を１減少させ、フラグＥＥＲ５が「０」の場合、制御部１３は、変数ＩＮＴＤの値を１増加させる。
Step S330: The
なお、Ｓ３３０で調整された閾値Ｔｈ１−Ｔｈ４および変数ＩＮＴＤの値は、制御部１３の制御によって記憶部１５に記録される。
Note that the values of the threshold values Th1 to Th4 and the variable INTD adjusted in S330 are recorded in the
ステップＳ３３１：制御部１３は、現在のＥＲＲ１からＥＲＲ５の値をそれぞれＥＲＲ１ＡからＥＲＲ５Ａへ代入し、記憶部１５に記憶させる。また、制御部１３は、検出した現在の温度をＴへ代入し、検出した現在の時刻情報をＤへ代入し、これらの値を記憶部１５に記憶させる。その後、制御部１３は遅延調整処理を終了する。
Step S331: The
なお、Ｓ３３１の処理で記憶された値（ＥＲＲ１Ａ−ＥＲＲ５Ａ、Ｔ、Ｄ）は、次回の調整処理において、上述のＳ３０２、Ｓ３２６、Ｓ３２８の判定で前回の値として利用される。以上で、図８、図９の流れ図の説明を終了する。 The values (ERR1A-ERR5A, T, D) stored in the process of S331 are used as the previous values in the determinations of S302, S326, and S328 described above in the next adjustment process. Above, description of the flowchart of FIG. 8, FIG. 9 is complete | finished.
第３実施形態での制御部１３は、各フラグＥＲＲが「０」である場合、次回の判定で第１区間および第２区間の安定性や、第１区間と第２区間との変化点の間隔をより高い基準でそれぞれ判定するようにパラメータを調整する。また、制御部１３は、各フラグＥＲＲが「１」である場合、次回の判定で第１区間および第２区間の安定性や、第１区間と第２区間との変化点の間隔の基準を緩めて判定するようにパラメータを調整する。
When each flag ERR is “0”, the
そして、上記の調整を繰り返すうちにいずれかのフラグが「１」から「０」に変化する場合、制御部１３は、そのフラグに対応するパラメータの値が最適となったとみなしてラッチすることで最適なパラメータを設定していく。
When any of the flags changes from “1” to “0” while repeating the above adjustment, the
一方、上記の調整を繰り返すうちにいずれかのフラグが「０」から「１」に変化する場合、制御部１３は、そのフラグに対応するパラメータの値が最適な値から外れたとみなす。このとき、制御部１３は、当該パラメータがラッチされている場合にはそのラッチを解除することで適宜最適なパラメータに再調整することが可能となる。
On the other hand, when any of the flags changes from “0” to “1” while repeating the above adjustment, the
＜実施形態の補足事項＞
（１）本発明のデータ転送装置は、例えば、電子カメラの撮像素子と信号処理回路とのデータ転送や、電子カメラ内の２つの信号処理回路間でのデータ転送などに広く適用できる。また、本発明のデータ転送装置は、カメラに限定されず、他の電子機器に組み込まれるディジタル処理回路にも適用できる。
<Supplementary items of the embodiment>
(1) The data transfer device of the present invention can be widely applied to, for example, data transfer between an image sensor of an electronic camera and a signal processing circuit, data transfer between two signal processing circuits in the electronic camera, and the like. The data transfer apparatus of the present invention is not limited to a camera, and can be applied to a digital processing circuit incorporated in another electronic device.
（２）上記実施形態では、複数チャネルでのシリアル転送を行うデータ転送装置の例を説明した。しかし、本発明のデータ転送装置はこれに限定されることなく、１つのチャネルでシリアル転送を行うデータ転送装置に適用してもよい。 (2) In the above embodiment, an example of a data transfer apparatus that performs serial transfer using a plurality of channels has been described. However, the data transfer device of the present invention is not limited to this, and may be applied to a data transfer device that performs serial transfer with one channel.
（３）上記実施形態では、画像信号の転送方式をシリアル方式としたが、本発明に係るデータ転送装置はパラレル方式のデータ転送の場合にも適用できる。 (3) In the above embodiment, the image signal transfer method is the serial method, but the data transfer device according to the present invention can also be applied to the case of parallel data transfer.
（４）上記実施形態において、ＣＰＵ３に温度センサ（不図示）を接続し、温度センサが測定する温度（または温度の変化量）が所定値より大きくなったときに、ＣＰＵ３が遅延調整処理を実行するようにしてもよい。この場合には、撮影環境等の変化による遅延誤差を吸収することができ、データ転送装置の信頼性をさらに向上させることができる。 (4) In the above embodiment, a temperature sensor (not shown) is connected to the CPU 3, and when the temperature (or the amount of change in temperature) measured by the temperature sensor exceeds a predetermined value, the CPU 3 executes a delay adjustment process. You may make it do. In this case, it is possible to absorb delay errors due to changes in the shooting environment and the like, and further improve the reliability of the data transfer apparatus.
（５）上記の各実施形態でのパラメータの調整量は適宜変更してもよい。また、本発明では、上記の各パラメータの一部を固定値としてもよい。 (5) The parameter adjustment amount in each of the above embodiments may be changed as appropriate. In the present invention, some of the above parameters may be fixed values.
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲が、その精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物によることも可能である。 From the above detailed description, features and advantages of the embodiments will become apparent. It is intended that the scope of the claims extend to the features and advantages of the embodiments as described above without departing from the spirit and scope of the right. Further, any person having ordinary knowledge in the technical field should be able to easily come up with any improvements and modifications, and there is no intention to limit the scope of the embodiments having the invention to those described above. It is also possible to use appropriate improvements and equivalents within the scope disclosed in.
１…送信部、２…受信部、３…ＣＰＵ、４…テストデータ出力部、５…遅延調整部、６…信号処理部、１１…遅延部、１２…取込部、１３…制御部、１４…判定部、１５…記憶部 DESCRIPTION OF SYMBOLS 1 ... Transmission part, 2 ... Reception part, 3 ... CPU, 4 ... Test data output part, 5 ... Delay adjustment part, 6 ... Signal processing part, 11 ... Delay part, 12 ... Acquisition part, 13 ... Control part, 14 ... determination unit, 15 ... storage unit
Claims (10)
配線により前記送信部と接続されるとともに、前記送信部から送信されたデータ信号の遅延量を前記基準信号に基づいて調整する遅延部と、
前記遅延量が同じ条件で前記テストデータを複数回取得し、所定の前記遅延量で前記テストデータを取り込んだときの前記信号値の信頼性を判定する判定部と、
前記遅延量を変化させながら前記テストデータを取り込んだ結果に基づいて、前記正規のデータ通信で適用する前記遅延量を示す調整値を決定する制御部と、を備え、
前記制御部は、取り込んだ前記信号値のうちで前記判定部により信頼性が高いと判定されたものを用いて、前記テストデータでのハイレベルが最も長く連続する第１区間と、前記テストデータでのローレベルが最も長く連続する第２区間とをそれぞれ求め、前記第１区間と前記第２区間との変化点の間隔、または、前記第１区間もしくは前記第２区間の長さに基づいて前記調整値を決定することを特徴とするデータ転送装置。 Prior to regular data communication, a transmitter that transmits binary test data whose signal values alternately change in synchronization with a reference signal;
A delay unit that is connected to the transmission unit by wiring and adjusts a delay amount of a data signal transmitted from the transmission unit based on the reference signal;
A determination unit that obtains the test data a plurality of times under the same delay amount and determines the reliability of the signal value when the test data is captured with the predetermined delay amount;
A control unit that determines an adjustment value indicating the delay amount to be applied in the regular data communication based on a result of capturing the test data while changing the delay amount;
The control unit uses the one of the captured signal values determined by the determination unit to be highly reliable, the first section having the longest continuous high level in the test data, and the test data Second intervals having the longest low level in each of the first interval and the second interval, and based on an interval of change points between the first interval and the second interval, or a length of the first interval or the second interval A data transfer apparatus that determines the adjustment value.
前記制御部は、前記第１区間もしくは前記第２区間の長さが閾値未満か否かを判定し、前記第１区間もしくは前記第２区間の長さが閾値未満であると判定したときには、前記調整値を所定の初期値に設定することを特徴とするデータ転送装置。 The data transfer device according to claim 1, wherein
Determines that the control unit, the first section Moshiku determines whether less than the length of the second section is the threshold, the first section Moshiku length of the second section is less than the threshold When this is done, the adjustment value is set to a predetermined initial value.
前記制御部は、前記第１区間と前記第２区間との変化点の間隔が閾値未満か否かを判定し、前記間隔が閾値未満であると判定したときには、前記調整値を所定の初期値に設定することを特徴とするデータ転送装置。 In the data transfer device according to claim 1 or 2,
The control unit determines whether or not the interval between the change points of the first interval and the second interval is less than a threshold value, and determines that the adjustment value is a predetermined initial value when determining that the interval is less than the threshold value. A data transfer device characterized by being set to
前記制御部は、前記第１区間と前記第２区間との変化点の間隔が閾値で規定される範囲内にあるか否かを判定し、前記間隔が前記範囲外であると判定したときには、前記調整値を所定の初期値に設定することを特徴とするデータ転送装置。 In the data transfer device according to claim 1 or 2,
The control unit determines whether or not the interval between the change points of the first interval and the second interval is within a range defined by a threshold, and when determining that the interval is outside the range, A data transfer apparatus, wherein the adjustment value is set to a predetermined initial value.
前記制御部は、前記調整値を前記初期値に設定した場合、次回の判定に適用する前記閾値をリセットすることを特徴とするデータ転送装置。 In the data transfer device according to any one of claims 2 to 4,
The control unit resets the threshold applied to the next determination when the adjustment value is set to the initial value.
前記制御部は、前記調整値を前記初期値に設定した場合、次回に前記調整値を求めるときの前記信号値のサンプリング間隔をリセットすることを特徴とするデータ転送装置。 In the data transfer device according to any one of claims 2 to 5,
Wherein, when setting the adjustment value to the initial value, the data transfer apparatus characterized by resetting the sampling interval of the signal value in the case of obtaining the adjustment value to the next.
前記制御部は、各々が異なるパラメータに対応付けされた複数種類の判定処理を実行し、前記判定処理のいずれかに起因して前記調整値が前記初期値に設定された場合には、前記起因となった判定処理に対応付けされたパラメータの値を前記判定処理の判定基準を緩めるように調整することを特徴とするデータ転送装置。 In the data transfer device according to any one of claims 2 to 4 ,
The control unit executes a plurality of types of determination processes each associated with a different parameter, and when the adjustment value is set to the initial value due to any of the determination processes, the cause A data transfer apparatus characterized by adjusting a value of a parameter associated with the determined determination process so as to relax a determination criterion of the determination process .
前記制御部は、各々が異なるパラメータに対応付けされた複数種類の判定処理を実行し、前記判定処理のいずれかに起因して前記調整値が前記初期値に設定された後、次回の判定において前記起因となった判定処理で前記調整値が前記初期値に設定されない場合には、前記起因となった判定処理に対応付けされたパラメータの値をラッチすることを特徴とするデータ転送装置。 In the data transfer device according to any one of claims 2 to 4 ,
The control unit executes a plurality of types of determination processes each associated with a different parameter, and after the adjustment value is set to the initial value due to any of the determination processes, in the next determination A data transfer apparatus that latches a value of a parameter associated with the determination process that is caused when the adjustment value is not set to the initial value in the determination process that is caused.
前記制御部は、決定した前記調整値を適用して前記テストデータをさらに複数回取得し、取得される信号値が連続して同じ値か否かを判定することを特徴とするデータ転送装置。 In the data transfer device according to any one of claims 1 to 8,
The control unit applies the determined adjustment value to acquire the test data a plurality of times, and determines whether or not the acquired signal values are continuously the same value.
A camera comprising the data transfer device according to any one of claims 1 to 9.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009149435A JP5359599B2 (en) | 2009-01-30 | 2009-06-24 | Data transfer device and camera |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009020064 | 2009-01-30 | ||
| JP2009020064 | 2009-01-30 | ||
| JP2009149435A JP5359599B2 (en) | 2009-01-30 | 2009-06-24 | Data transfer device and camera |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010198590A JP2010198590A (en) | 2010-09-09 |
| JP5359599B2 true JP5359599B2 (en) | 2013-12-04 |
Family
ID=42823213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009149435A Expired - Fee Related JP5359599B2 (en) | 2009-01-30 | 2009-06-24 | Data transfer device and camera |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5359599B2 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06237246A (en) * | 1993-02-12 | 1994-08-23 | Fujitsu Ltd | Automatic input phase adjusting circuit |
| JP2679654B2 (en) * | 1994-12-16 | 1997-11-19 | 日本電気株式会社 | Asynchronous signal pulse width distortion correction device |
| JPH08256137A (en) * | 1995-03-17 | 1996-10-01 | Fujitsu Ltd | Phase comparison type bit synchronism establishment circuit |
| JP3209720B2 (en) * | 1997-08-04 | 2001-09-17 | 松下電器産業株式会社 | Apparatus and method for adjusting delay time between transmission lines |
| JP2001044976A (en) * | 1999-07-28 | 2001-02-16 | Hitachi Ltd | Inter-bit phase difference reduction transmission system in digital processor |
| JP2003218847A (en) * | 2002-01-28 | 2003-07-31 | Nec Corp | Data reception system |
| WO2009087960A1 (en) * | 2008-01-07 | 2009-07-16 | Nikon Systems Inc. | Data transfer device and camera |
-
2009
- 2009-06-24 JP JP2009149435A patent/JP5359599B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010198590A (en) | 2010-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9673968B2 (en) | Multi-wire open-drain link with data symbol transition based clocking | |
| US20080019435A1 (en) | Adaptive equalizer apparatus with digital eye-opening monitor unit and method thereof | |
| TW200935236A (en) | Method and apparatus for training the reference voltage level and data sample timing in a receiver | |
| US20110228105A1 (en) | Data transfer device and electronic camera | |
| US8531739B2 (en) | Reading apparatus | |
| JP2017135506A (en) | Skew adjustment circuit, semiconductor device, and skew calibration method | |
| JP5359599B2 (en) | Data transfer device and camera | |
| US8311173B2 (en) | Frame pulse signal latch circuit and phase adjustment method | |
| JP2011097354A (en) | Transmission apparatus, signal transmission apparatus, signal receiving device and transmission method, signal transmission method, and signal receiving method | |
| US20190372749A1 (en) | Communication device | |
| US7454543B2 (en) | Early high speed serializer-deserializer (HSS)internal receive (Rx) interface for data sampling clock signals on parallel bus | |
| JP2009527141A (en) | Data communication method, data transmission and reception apparatus and system | |
| WO2010079749A1 (en) | Data transfer device and camera | |
| US10033525B2 (en) | Transmission device and signal processing method | |
| US20070069927A1 (en) | Method of transmitting a serial bit-stream and electronic transmitter for transmitting a serial bit-stream | |
| JP4725159B2 (en) | Open detection circuit, open detection method, and semiconductor integrated circuit | |
| JP2010213204A (en) | Data transmitting/receiving method | |
| JP2005303753A (en) | Signal transmission system | |
| JP2011223391A (en) | Semiconductor integrated circuit and imaging system equipped with the same | |
| JP2019036833A (en) | Signal processing apparatus and signal processing method | |
| JP4945616B2 (en) | Semiconductor device having digital interface | |
| KR101110114B1 (en) | Method and circuit for synchronization, and data synchronization apparatus having the same | |
| US20160301435A1 (en) | Method for duty cycle distortion detection through decision feedback equalizer taps | |
| JP6093263B2 (en) | Serial communication device | |
| JP6737642B2 (en) | Serial data receiving circuit, receiving method, transceiver circuit, electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120605 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5359599 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |