JP5355928B2 - Manufacturing method of semiconductor substrate by bonding method - Google Patents

Manufacturing method of semiconductor substrate by bonding method Download PDF

Info

Publication number
JP5355928B2
JP5355928B2 JP2008123032A JP2008123032A JP5355928B2 JP 5355928 B2 JP5355928 B2 JP 5355928B2 JP 2008123032 A JP2008123032 A JP 2008123032A JP 2008123032 A JP2008123032 A JP 2008123032A JP 5355928 B2 JP5355928 B2 JP 5355928B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
crystal semiconductor
single crystal
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008123032A
Other languages
Japanese (ja)
Other versions
JP2009272514A (en
Inventor
健吾 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008123032A priority Critical patent/JP5355928B2/en
Publication of JP2009272514A publication Critical patent/JP2009272514A/en
Application granted granted Critical
Publication of JP5355928B2 publication Critical patent/JP5355928B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor substrate that repairs a semiconductor layer missing region more efficiently by avoiding an increase in operation time, and reduces breaking and loss of a silicon film due to remaining foreign matter etc., during laser irradiation by accurately and effectively separating and removing the foreign matter remaining in the missing region of a single-crystal semiconductor layer. <P>SOLUTION: The single-crystal semiconductor layer is laminated on a support substrate, the missing region of the single-crystal semiconductor layer having been laminated is detected by a missing detection device, and the detected missing region is irradiated with a cluster ion beam to separate and remove dust; and a non-single-crystal semiconductor layer is formed on the missing region and single-crystal semiconductor layer, and the non-single-crystal semiconductor layer in the missing region is crystallized based upon detection information and subjected to flattening processing to remove the non-single-crystal semiconductor layer remaining after the crystallization. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、支持基板に貼り合わせ法により単結晶半導体層を設けた半導体基板、すなわち貼り合わせ法によるSOI基板の製造方法に関する。より詳しくは、貼り合わせ法により、簡潔かつ効率的に支持基板に単結晶半導体層を結合した半導体基板の製造方法に関する。特に異物の残存等に伴う非単結晶半導体膜の破裂・消失を低減させた半導体基板の製造方法に関する。
The present invention relates to a semiconductor substrate in which a single crystal semiconductor layer is provided on a supporting substrate by a bonding method, that is, a method for manufacturing an SOI substrate by a bonding method. More specifically, the present invention relates to a method for manufacturing a semiconductor substrate in which a single crystal semiconductor layer is bonded to a supporting substrate simply and efficiently by a bonding method. In particular, the present invention relates to a method for manufacturing a semiconductor substrate in which the rupture / disappearance of a non-single-crystal semiconductor film due to the remaining foreign matter is reduced.

耐熱性ガラス等の絶縁性の支持基板に単結晶シリコン層を設けた半導体基板すなわちSOI基板に関する技術が従前から知られている(特許文献1、2参照)。その1つに、歪み点が750℃以上の結晶化ガラスの全面を絶縁性シリコン膜で保護し、水素イオン注入剥離法により得られる単結晶シリコン層を該絶縁性シリコン膜上に固着する作製方法がある(特許文献1)。
その単結晶シリコン等の単結晶半導体層を支持基板上に形成する際には、支持基板と、ウエハ上の単結晶半導体層の表面同士を密着させ、熱処理し単結晶半導体層を転写する工程、すなわち貼り合わせ工程を有する。
2. Description of the Related Art Conventionally, a technique related to a semiconductor substrate, that is, an SOI substrate, in which a single crystal silicon layer is provided on an insulating support substrate such as heat resistant glass (see Patent Documents 1 and 2). For example, a manufacturing method in which the entire surface of a crystallized glass having a strain point of 750 ° C. or higher is protected with an insulating silicon film, and a single crystal silicon layer obtained by a hydrogen ion implantation separation method is fixed onto the insulating silicon film. (Patent Document 1).
When the single crystal semiconductor layer such as single crystal silicon is formed on the support substrate, the surface of the support substrate and the single crystal semiconductor layer on the wafer are brought into close contact with each other, and the single crystal semiconductor layer is transferred by heat treatment. That is, it has a bonding process.

この転写時にいずれかの表面に異物が存在すると、異物の周辺は単結晶半導体層がガラス基板等の支持基板上に形成されず、半導体層欠損領域が発生する。
その際に生ずる半導体層欠損領域は、異物が小さい場合でもそれより相当大きくなり、例えば異物の直径が1μmの場合でも、該欠損領域は直径1000μm程度となる。その結果、該欠損領域に形成されたデバイスは不良になる。
If foreign matter is present on any surface during the transfer, a single crystal semiconductor layer is not formed on a supporting substrate such as a glass substrate around the foreign matter, and a semiconductor layer defect region occurs.
The semiconductor layer defect region generated at that time is considerably larger even when the foreign matter is small. For example, even when the foreign matter has a diameter of 1 μm, the defect region has a diameter of about 1000 μm. As a result, the device formed in the defective region becomes defective.

そして、貼り合わせ法により作製されたSOI基板に生ずる欠損部分を修復する技術も既に存在する(特許文献2)。
この修復技術においては、単結晶半導体層全面に非結晶シリコン膜を成膜し、前面を熱処理もしくはレーザ処理にて結晶化した後、研磨処理により平坦化し、欠損箇所の修復をするものである。
特開平11−163363号公報 特開平8―250421号公報
There is already a technique for repairing a defective portion generated in an SOI substrate manufactured by a bonding method (Patent Document 2).
In this repair technique, an amorphous silicon film is formed on the entire surface of a single crystal semiconductor layer, the front surface is crystallized by heat treatment or laser treatment, and then flattened by polishing treatment to repair a defective portion.
JP 11-163363 A JP-A-8-250421

しかしながら、この従前の修復技術においては、単結晶半導体層全面に形成した非結晶シリコン膜の全てを結晶化処理しており、その結果作業時間が増大し、生産性が低下することになる。すなわち、該非結晶シリコン膜の全ての結晶化及び結晶化したシリコン膜の除去処理には、埋めこみ部分のみの結晶化及び未結晶化状態のままの除去処理に比し時間を要することになる。   However, in this conventional repair technique, the entire amorphous silicon film formed on the entire surface of the single crystal semiconductor layer is crystallized, resulting in an increase in work time and a decrease in productivity. That is, the entire crystallization of the non-crystalline silicon film and the removal process of the crystallized silicon film require a longer time than the crystallization process of only the buried portion and the removal process in an uncrystallized state.

そこで、本発明者は、上記半導体層欠損領域の修復の際に作業時間の増大を回避し、より効率的に修復を行うことができる、貼り合わせ法により単結晶半導体層を設けた半導体基板の製造方法の開発に成功し、既に特許出願した(特願2008−60554)。
その製造方法は、支持基板に単結晶半導体層を貼り合わせ、貼り合わせ後該単結晶半導体層の欠損領域を欠損検知装置により検出し、検出後該単結晶半導体層上及び該欠損領域に非単結晶半導体層を形成し、次いで該検出情報に基づいて該欠損領域の非単結晶半導体層を結晶化し、その後平坦化処理することにより該結晶化後に残存する非単結晶半導体層を除去することを特徴とするものである。
Accordingly, the present inventor avoids an increase in working time when repairing the above-described semiconductor layer defect region, and more efficiently repairs the semiconductor substrate provided with a single crystal semiconductor layer by a bonding method. We have succeeded in developing the manufacturing method and have already filed a patent application (Japanese Patent Application No. 2008-60554).
In the manufacturing method, a single crystal semiconductor layer is bonded to a supporting substrate, and after bonding, a defect region of the single crystal semiconductor layer is detected by a defect detection device, and after the detection, a single crystal semiconductor layer is formed on the single crystal semiconductor layer and the defect region. Forming a crystalline semiconductor layer, then crystallizing the non-single-crystal semiconductor layer in the defect region based on the detection information, and then performing a planarization process to remove the non-single-crystal semiconductor layer remaining after the crystallization. It is a feature.

本発明は、前記した半導体基板の製造方法を更に改良したものである。
すなわち、本願発明は、先願の前記した発明において、単結晶半導体層の欠損領域を検出後、その検出領域を特殊なイオンビームを用いて照射することにより、残存する異物を的確かつ有効に分離除去でき、しかも下地が平滑化し、その結果異物の残存等に伴うシリコン膜の破裂・消失を低減できることを見出し、本発明の開発に成功したものである。
The present invention is a further improvement of the semiconductor substrate manufacturing method described above.
That is, according to the present invention of the prior application, after detecting the defect region of the single crystal semiconductor layer, the detection region is irradiated with a special ion beam to accurately and effectively separate the remaining foreign matter. It has been found that the silicon film can be removed, and the ground can be smoothed. As a result, the rupture / disappearance of the silicon film due to the remaining foreign matter can be reduced, and the present invention has been successfully developed.

したがって、本発明は、半導体層欠損領域の修復の際に作業時間の増大を回避し、より効率的に修復を行うことができる、貼り合わせ法により単結晶半導体層を設けた半導体基板の製造方法を提供することを課題とし、それに加えて単結晶半導体層の欠損領域に残存する異物を的確かつ有効に分離除去することにより、レーザ照射時における異物の残存等に伴うシリコン膜等の非単結晶半導体膜の破裂・消失を低減させた半導体基板の製造方法を提供することをも課題とするものである。
Therefore, the present invention avoids an increase in working time when repairing a semiconductor layer defect region, and can repair more efficiently, and a method for manufacturing a semiconductor substrate provided with a single crystal semiconductor layer by a bonding method In addition to this, non-single crystals such as silicon films accompanying the remaining of foreign matters during laser irradiation are obtained by accurately and effectively separating and removing foreign matters remaining in the defect region of the single crystal semiconductor layer. Another object of the present invention is to provide a method for manufacturing a semiconductor substrate in which the rupture / disappearance of the semiconductor film is reduced.

本発明は、貼り合わせ法により、簡潔かつ効率的に支持基板に単結晶半導体層を結合し、加えてレーザ照射時における異物(ゴミ)の残存等に伴う非単結晶半導体層の破裂・消失を低減させた半導体基板の製造方法を提供するものであり、その製造方法は、支持基板に単結晶半導体層を貼り合わせ、貼り合わせ後前記単結晶半導体層の欠損領域を欠損検知装置により検出し、検出後前記欠損領域にクラスターイオンビームを照射して異物を分離除去し、次いで前記欠損領域及び前記単結晶半導体層上に非単結晶半導体層を形成し、形成後前記検出情報に基づいて前記欠損領域の非単結晶半導体層を結晶化し、その後平坦化処理することにより前記結晶化後に残存する非単結晶半導体層を除去することを特徴とするものである。   In the present invention, the single crystal semiconductor layer is bonded to the supporting substrate simply and efficiently by the bonding method, and in addition, the non-single crystal semiconductor layer is ruptured / disappeared due to residual foreign matter (dust) during laser irradiation. A method for manufacturing a reduced semiconductor substrate is provided, in which the single crystal semiconductor layer is bonded to a support substrate, and after bonding, a defect region of the single crystal semiconductor layer is detected by a defect detection device, After the detection, the defect region is irradiated with a cluster ion beam to separate and remove foreign matter, and then a non-single crystal semiconductor layer is formed on the defect region and the single crystal semiconductor layer, and the defect is formed based on the detection information after the formation. The non-single-crystal semiconductor layer in the region is crystallized and then planarized to remove the non-single-crystal semiconductor layer remaining after the crystallization.

そして、本発明では以下のことを行うことが好ましい。
(1)半導体層の貼り合わせが、支持基板上に半導体ウエハを密着結合させ、その後予め該ウエハに形成されていた層状の損傷領域で分離することにより、該ウエハの一部を薄層状に残存させることによるものであること。
(2) 支持基板上への半導体ウエハの密着結合は、支持基板に絶縁層を形成した後に行うものであること。
(3)層状の損傷領域は、半導体ウエハ表面に絶縁層を形成し、該形成後電界で加速されたイオンビームを該絶縁層を介して照射して、該半導体ウエハの所定の深さに薄層状に形成されたものであること。
In the present invention, it is preferable to do the following.
(1) The bonding of the semiconductor layer is performed by tightly bonding the semiconductor wafer on the support substrate, and then separating at a layered damaged region previously formed on the wafer, so that a part of the wafer remains in a thin layer shape. It is due to letting.
(2) The tight bonding of the semiconductor wafer onto the support substrate is performed after the insulating layer is formed on the support substrate.
(3) The layered damaged region is formed by forming an insulating layer on the surface of the semiconductor wafer, and irradiating the ion beam accelerated by an electric field after the formation through the insulating layer to a predetermined depth of the semiconductor wafer. It must be formed in layers.

また、本発明は以下のことも好ましい。
(4)単結晶半導体層の厚さが20〜500nmであること。
(5)支持基板上への半導体ウエハの密着結合が支持基板に半導体ウエハを密接後、その一端部を加圧することにより行うものであること。
(6)支持基板上への半導体ウエハの密着結合は、支持基板に半導体ウエハを密接し、その一端部を加圧した後に、更に加熱処理をも行うものであること。
(7)支持基板上への半導体ウエハの密着結合は、両者間に絶縁膜を介在させるものであること。
Moreover, the following is also preferable in the present invention.
(4) The thickness of the single crystal semiconductor layer is 20 to 500 nm.
(5) The semiconductor wafer is tightly coupled to the support substrate by pressing the one end of the semiconductor wafer after the semiconductor wafer is brought into close contact with the support substrate.
(6) The tight bonding of the semiconductor wafer onto the support substrate means that the semiconductor wafer is brought into intimate contact with the support substrate and one end thereof is pressurized, followed by further heat treatment.
(7) The tight bonding of the semiconductor wafer on the support substrate is to interpose an insulating film between them.

さらに、本発明は以下のことも好ましい。
(8)層状の損傷領域での分離は、加熱処理行い、その剥離を生じさせることにより行うものであること。
(9)欠損検知装置がCCD、及び画像解析に必要な欠損領域の位置座標を出力するための画像解析プログラムと、それを機能させるコンピュータとを有する画像解析部を具備するものであること。
(10)平坦化処理がCMP、DRYエッチング、又はそれらの組み合わせであること。
Furthermore, the present invention also preferably has the following.
(8) Separation in the layered damaged area shall be performed by heat treatment and causing the separation.
(9) The defect detection apparatus includes an image analysis unit having a CCD and an image analysis program for outputting position coordinates of a defect region necessary for image analysis, and a computer for functioning the program.
(10) The planarization process is CMP, DRY etching, or a combination thereof.

本発明は、前記したとおり、貼り合わせ法により簡潔かつ効率的に支持基板に単結晶半導体層を結合し、加えてレーザ照射時における異物の残存等に伴う非単結晶半導体層の破裂・消失を低減させた半導体基板の製造方法を提供するものであり、その製造方法は、支持基板に単結晶半導体層を貼り合わせ、貼り合わせ後前記単結晶半導体層の欠損領域を欠損検知装置により検出し、検出後前記欠損領域にクラスターイオンビームを照射してゴミを分離除去し、次いで前記欠損領域及び前記単結晶半導体層上に非単結晶半導体層を形成し、形成後前記検出情報に基づいて前記欠損領域の非単結晶半導体層を結晶化し、その後平坦化処理することにより前記結晶化後に残存する非単結晶半導体層を除去することを特徴とするものである。   As described above, the present invention simply and efficiently bonds the single crystal semiconductor layer to the support substrate by the bonding method, and in addition, the non-single crystal semiconductor layer is ruptured / disappeared due to the remaining foreign matter during laser irradiation. A method for manufacturing a reduced semiconductor substrate is provided, in which the single crystal semiconductor layer is bonded to a support substrate, and after bonding, a defect region of the single crystal semiconductor layer is detected by a defect detection device, After the detection, the defect region is irradiated with a cluster ion beam to separate and remove dust, and then a non-single crystal semiconductor layer is formed on the defect region and the single crystal semiconductor layer, and the defect is formed based on the detection information after the formation. The non-single-crystal semiconductor layer in the region is crystallized and then planarized to remove the non-single-crystal semiconductor layer remaining after the crystallization.

その結果、非単結晶半導体層の結晶化は、半導体層の欠損領域のみを対象とすることになるので、例えば結晶化をレーザ照射で行う場合には照射領域を極端に低減することができる。
また、レーザ照射等の結晶化処理後行う、平坦化処理時の欠損領域以外に存在する半導体層の除去は、除去対象の半導体層が非結晶状態であり、従来技術の場合のように結晶化していないので、手間がかからず簡単に行うことができる。
As a result, the crystallization of the non-single-crystal semiconductor layer targets only the defect region of the semiconductor layer, so that the irradiation region can be extremely reduced, for example, when crystallization is performed by laser irradiation.
In addition, the removal of the semiconductor layer that exists after the crystallization treatment such as laser irradiation other than the defect region at the time of the planarization treatment is performed by crystallization as in the case of the prior art because the semiconductor layer to be removed is in an amorphous state. Since it is not, it can be done easily without any hassle.

そして、本発明では単結晶半導体層の欠損領域に残存する異物(ゴミ)をクラスターイオンビームを照射することにより分離除去するものであり、そのため異物をより的確かつ有効に分離・除去することができ、その結果レーザ照射時における異物の残存等に伴う非単結晶半導体層の破裂・消失を低減させることができる。
また、異物の除去にクラスターイオンビームを照射することから、非単結晶半導体層が形成される支持体表面を平滑化することができ、この点からも結晶化の際のレーザ照射時における非単結晶半導体層の破裂・消失を低減させることができる。
In the present invention, the foreign matter (dust) remaining in the defect region of the single crystal semiconductor layer is separated and removed by irradiating the cluster ion beam, so that the foreign matter can be more accurately and effectively separated and removed. As a result, rupture / disappearance of the non-single-crystal semiconductor layer due to remaining foreign matter or the like during laser irradiation can be reduced.
In addition, since the cluster ion beam is irradiated to remove the foreign matter, the surface of the support on which the non-single crystal semiconductor layer is formed can be smoothed. From this point as well, the non-single unit at the time of laser irradiation during crystallization can be obtained. The rupture / disappearance of the crystalline semiconductor layer can be reduced.

以上のとおりであり、本発明では、簡潔かつ効率的に支持基板に単結晶半導体層を結合した半導体基板を製造することができ、合わせてそれと同時に結晶化の際のレーザ照射時における非単結晶半導体層の破裂・消失を低減させることができる。
As described above, according to the present invention, a semiconductor substrate in which a single crystal semiconductor layer is bonded to a supporting substrate can be manufactured simply and efficiently, and at the same time, a non-single crystal at the time of laser irradiation during crystallization Rupture / disappearance of the semiconductor layer can be reduced.

以下において、本発明を実施するための最良の形態及び本発明の各種態様について、図面を参照して説明する。ただし、本発明は、前記した発明を実施するための最良の形態及び各種態様に限定されるものではなく、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。
なお、本発明を説明するにあたっては、各図面において同じものを指す符号は異なる図面間でも共通して用いる。
The best mode for carrying out the present invention and various aspects of the present invention will be described below with reference to the drawings. However, the present invention is not limited to the best mode and various aspects for carrying out the invention described above, and various changes can be made in the form and details without departing from the spirit and scope of the present invention. This is because those skilled in the art can easily understand this.
In the description of the present invention, the same reference numerals in the drawings are used in common in different drawings.

(実施の形態1)
本実施の形態1を図1ないし図3を用いて説明する。単結晶半導体ウエハには、例えば、単結晶シリコン、単結晶ゲルマニウム、単結晶シリコンゲルマニウムなど、第4族元素でなる単結晶半導体を用いることができる。さらに、ガリウムヒ素やインジウムリン等の化合物半導体も用いることができる。
なお、ここでは半導体ウエハとして単結晶シリコンウエハを用い、支持基板としてガラス基板51を用いており、図1においては単結晶半導体層が単結晶シリコン層54である場合を図示する。
(Embodiment 1)
The first embodiment will be described with reference to FIGS. As the single crystal semiconductor wafer, for example, a single crystal semiconductor made of a Group 4 element such as single crystal silicon, single crystal germanium, or single crystal silicon germanium can be used. Furthermore, compound semiconductors such as gallium arsenide and indium phosphide can also be used.
Note that here, a single crystal silicon wafer is used as a semiconductor wafer, and a glass substrate 51 is used as a supporting substrate. FIG. 1 shows a case where the single crystal semiconductor layer is a single crystal silicon layer 54.

まず、単結晶シリコンウエハ上に、Hをドープする。Hドープの加速度により、損傷層をSi表面から100−300nm程度の深さ付近に形成する。さらに、単結晶シリコンウエハ上に接合層52を形成する。その接合層は、SiON膜(酸化窒化シリコン膜)を膜厚50nm、SiNO膜(窒化酸化シリコン膜)を膜厚50nmにて成膜する。これらはCVDにて成膜することができる。接合層は単層構造でも、積層構造でもよいが、表面をCMP(Chemical Mechanical Polishing)処理する等の手段にて、表面平均荒さはRa=4nm以下とする。
一方、ガラス基板にも、表面平均荒さがRa=4nm以下となるような接合層53を形成する。その接合層は、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化アルミニウム等を材料とした膜を用いることができ、単層構造でも、積層構造でもよい。
これらの接合層は、バッファ層あるいはブロッキング層としての機能も当然有する。
First, H is doped on a single crystal silicon wafer. The damaged layer is formed in the vicinity of a depth of about 100 to 300 nm from the Si surface by acceleration of H doping. Further, a bonding layer 52 is formed on the single crystal silicon wafer. As the bonding layer, a SiON film (silicon oxynitride film) is formed with a thickness of 50 nm, and a SiNO film (silicon nitride oxide film) is formed with a thickness of 50 nm. These can be formed by CVD. The bonding layer may have a single layer structure or a laminated structure, but the surface average roughness is Ra = 4 nm or less by means such as CMP (Chemical Mechanical Polishing) treatment of the surface.
On the other hand, the bonding layer 53 having a surface average roughness of Ra = 4 nm or less is also formed on the glass substrate. As the bonding layer, a film using silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, or the like can be used, and a single-layer structure or a stacked structure may be used.
These bonding layers naturally also have a function as a buffer layer or a blocking layer.

なお、前記において、酸化窒化シリコン膜とは、窒素よりは酸素の含有量が多いものをいい、窒化酸化シリコン膜とは、逆に酸素よりは窒素の含有量が多いものをいう。具体的には、酸化窒化シリコン膜は、ラザフォード後方散乱法又は水素前方散乱法を用いて測定した場合に酸素が50〜70原子%、窒素が0.5〜15原子%、ケイ素が25〜35原子%、水素0.1〜10原子%の範囲で含まれるものをいう。これに対して窒化酸化シリコン膜とは同法を用いて測定した場合に酸素が5〜30原子%、窒素が20〜55原子%、ケイ素が25〜35原子%、水素10〜25原子%の範囲で含まれるものをいう。   Note that in the above, the silicon oxynitride film refers to a film having a higher oxygen content than nitrogen, and the silicon nitride oxide film refers to a film having a higher nitrogen content than oxygen. Specifically, the silicon oxynitride film has oxygen of 50 to 70 atomic%, nitrogen of 0.5 to 15 atomic%, and silicon of 25 to 35 when measured using Rutherford backscattering method or hydrogen forward scattering method. It means what is contained in the range of atomic%, hydrogen 0.1-10 atomic%. On the other hand, when measured using the same method for a silicon nitride oxide film, oxygen is 5 to 30 atomic%, nitrogen is 20 to 55 atomic%, silicon is 25 to 35 atomic%, and hydrogen is 10 to 25 atomic%. The one included in the range.

そして、前記ウエハとガラス基板のそれぞれ表面を向かい合わせに密着させ、400〜600℃にて熱処理を行った後に、前記ウエハを分離すると、ガラス表面にウエハから剥がれたSi層を有する層がHドープ加速度による狙いの膜厚で形成される。その際に前記ウエハ又はガラス基板のいずれかの表面に異物があると、単結晶半導体層の欠損領域(以下、単に「半導体層欠損領域」ということもある)が形成されることになる。図1(A)は、このときのガラス基板51の断面図を示しており、単結晶半導体層(同図においては単結晶シリコン層54が該当すると、単結晶シリコンウエハ上に形成された接合層52とが欠損していることを示している。
なお、図1においては前記したとおり単結晶半導体層が単結晶シリコン層54である場合を図示する。
Then, when the wafer and the glass substrate are brought into close contact with each other and subjected to heat treatment at 400 to 600 ° C., when the wafer is separated, the layer having the Si layer peeled off from the wafer on the glass surface is H-doped. It is formed with a target film thickness by acceleration. At that time, if there is a foreign substance on the surface of either the wafer or the glass substrate, a defect region of the single crystal semiconductor layer (hereinafter sometimes simply referred to as “semiconductor layer defect region”) is formed. FIG. 1A shows a cross-sectional view of the glass substrate 51 at this time. A single crystal semiconductor layer (a bonding layer formed on a single crystal silicon wafer when a single crystal silicon layer 54 in FIG. 1 corresponds) is shown. 52 is missing.
Note that FIG. 1 illustrates the case where the single crystal semiconductor layer is the single crystal silicon layer 54 as described above.

本発明では、前記したとおり、この半導体層欠損領域を欠損検知装置により検出し、その検出情報に基づいて欠損領域にクラスターイオンビームを照射して異物55を分離除去し、加えて欠損領域に埋め込まれた非結晶半導体層57を選択的に結晶化することを特徴とするものであり、その検出装置に例えば光学検査装置を用いることで、半導体層欠損領域の位置情報を取得する。
より具体的には、例えばCCDカメラを用い、それが撮影した画像の各位置における輝度を捉え、前記画像において、予め形成されたマーカ部を除けば、単結晶半導体層の輝度と異なる領域は半導体層欠損領域として、後のデータ処理部で認識される。
In the present invention, as described above, the defect region of the semiconductor layer is detected by the defect detection device, and the defect region is irradiated with the cluster ion beam based on the detection information to separate and remove the foreign matter 55, and additionally embedded in the defect region. The non-crystalline semiconductor layer 57 is selectively crystallized, and the position information of the semiconductor layer defect region is acquired by using, for example, an optical inspection device as the detection device.
More specifically, for example, by using a CCD camera to capture the luminance at each position of an image captured by the CCD camera, the region different from the luminance of the single crystal semiconductor layer is a semiconductor except for a marker portion formed in advance in the image. It is recognized by a later data processing unit as a layer defect region.

そして、この認識された半導体層欠損領域の位置情報に基づいて、クラスターイオンビームを照射して異物55を分離除去するものであり、図1(B)はこの際の断面図を図示するものである。その際には照射するビームがクラスターイオンビームであることから、異物が分離除去できるだけでなく、非結晶半導体層57が形成される支持体表面は平滑化されることになる。
そのため、この平滑化により結晶化の際のレーザ照射時における非単結晶半導体層の破裂・消失を低減させることができる。
Then, based on the recognized position information of the semiconductor layer defect region, the cluster ion beam is irradiated to separate and remove the foreign matter 55, and FIG. 1 (B) shows a cross-sectional view at this time. is there. In this case, since the irradiated beam is a cluster ion beam, not only foreign substances can be separated and removed, but also the support surface on which the amorphous semiconductor layer 57 is formed is smoothed.
Therefore, this smoothing can reduce rupture / disappearance of the non-single-crystal semiconductor layer during laser irradiation during crystallization.

次いで、これらの上、すなわち、単結晶半導体層及び欠損領域上に非単結晶の半導体層57を成膜する(図1(C))。該非単結晶の半導体層の膜は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質半導体、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体などを用いることができる。   Next, a non-single-crystal semiconductor layer 57 is formed over these, that is, over the single-crystal semiconductor layer and the defect region (FIG. 1C). The non-single-crystal semiconductor layer is formed using an amorphous semiconductor formed by vapor deposition or sputtering using a semiconductor material gas typified by silane or germane, and the amorphous semiconductor is irradiated with light energy or thermal energy. A polycrystalline semiconductor or the like crystallized by use can be used.

その成膜にCVD法を用いた場合にはカバレッジが良いため、成膜された非単結晶半導体膜は単結晶半導体層欠損領域を良好に充填することになり好ましい。但しCVD成膜にてシリコン膜を成膜したとき、膜中の水素濃度が高いときは、後のレーザ処理にて前記シリコン膜が消失する可能性があるため、成膜後熱処理を行い水素を放出する必要がある。本実施の形態では、単結晶半導体層としてシリコンを用いていることから、CVD法にてシリコン膜を成膜する例を示す。   When the CVD method is used for the film formation, the coverage is good, so that the formed non-single crystal semiconductor film preferably fills the single crystal semiconductor layer defect region. However, when a silicon film is formed by CVD film formation, if the hydrogen concentration in the film is high, the silicon film may disappear by a later laser treatment. Need to be released. In this embodiment, since silicon is used for the single crystal semiconductor layer, an example in which a silicon film is formed by a CVD method is described.

そして、前記半導体層欠損領域を充填するように成膜されたシリコン膜を前記検出情報に基づいて選択的にレーザ58で結晶化する(図1(D))。なお、本発明では、結晶化処理に続いて平坦化処理することにより欠損箇所以外に残存する非単結晶半導体層を除去することになる(図1(E))。
前記欠損箇所の直径は数mmであるが、少なくとも前記欠損箇所より広い範囲、好ましくは1mm以上広い範囲にてレーザ照射箇所を設定し、周囲の正常に形成された単結晶半導体層も含むようにする。これにより、欠損箇所のシリコン膜は周囲の単結晶半導体層を下地として結晶成長する。
Then, the silicon film formed so as to fill the semiconductor layer defect region is selectively crystallized by the laser 58 based on the detection information (FIG. 1D). Note that in the present invention, the non-single-crystal semiconductor layer remaining other than the defective portion is removed by performing the planarization process after the crystallization process (FIG. 1E).
The diameter of the defect part is several mm, but the laser irradiation part is set at least in a range wider than the defect part, preferably in a range wider than 1 mm so that the surrounding normally formed single crystal semiconductor layer is included. To do. As a result, the silicon film at the defective portion is crystal-grown using the surrounding single crystal semiconductor layer as a base.

この際には、シリコン膜の溶融時間が長くなるよう、処理基板を加熱窒素もしくはマイクロ波を照射する手段等にて、加熱した状態でレーザ照射するとよい。このようにシリコン膜を溶融させ単結晶半導体層を下地として結晶成長させるためには非単結晶シリコン膜をガラス基板の耐熱温度より高い温度に加熱させる必要があり、ランプアニール等を用いた熱処理では困難である。   At this time, it is preferable to irradiate the laser beam while the processing substrate is heated by means such as irradiation with heated nitrogen or microwave so that the melting time of the silicon film becomes longer. Thus, in order to melt a silicon film and grow a crystal with a single crystal semiconductor layer as a base, it is necessary to heat the non-single crystal silicon film to a temperature higher than the heat resistant temperature of the glass substrate. In heat treatment using lamp annealing or the like, Have difficulty.

本発明は、欠損検知装置により検出した半導体層欠損領域の位置情報を基に、選択的にクラスターイオンビームを照射して異物を分離除去し、かつ非単結晶半導体膜に選択的にレーザ照射して結晶化し半導体基板を製造する方法であり、それには欠損検知装置と、クラスターイオンビーム照射装置と、レーザ直描装置と具備する装置を用いる。
そして、本発明では、検出された欠損領域に残存する異物を分離除去するために、クラスターイオンビームを照射することを特徴とするものであり、それに関し図2に基づいて以下において詳述する。
The present invention selectively separates and removes foreign substances by selectively irradiating a cluster ion beam based on positional information of a semiconductor layer defect region detected by a defect detection device, and selectively irradiating a non-single crystal semiconductor film with a laser. In this method, a defect detection device, a cluster ion beam irradiation device, and a laser direct drawing device are used.
The present invention is characterized by irradiating a cluster ion beam in order to separate and remove the foreign matters remaining in the detected defect region, which will be described in detail below with reference to FIG.

本発明では、まず欠損検知装置により半導体層欠損領域を検出するものであるから、それに関し図2に基づいてまず説明する。その図2に示された欠損検知装置(1)の一部をなす画像解析部(21)は、クラスターイオンビーム照射装置とは別に設けられ、半導体層欠損領域の位置情報(22)をデータ処理部(23)に出力する。その際には半導体層欠損領域の位置情報は、CCD(33)により画像を取り込み、画像解析部21により画像解析され、検出されたデータ、すなわち欠損領域位置情報(22)はデータ処理部(23)に出力される。   In the present invention, the defect detection device first detects the defect region of the semiconductor layer, which will be first described with reference to FIG. The image analysis unit (21) forming a part of the defect detection apparatus (1) shown in FIG. 2 is provided separately from the cluster ion beam irradiation apparatus, and data processing is performed on the position information (22) of the semiconductor layer defect area. Part (23). In this case, the position information of the semiconductor layer defect region is acquired by the CCD (33), and the image analysis unit 21 performs image analysis. The detected data, that is, the defect region position information (22) is the data processing unit (23). ) Is output.

その画像解析部21は、図示していないが、画像解析に必要な欠損領域の位置座標を出力するための画像解析プログラムと、それを機能させるコンピュータを具備しており、CCDより得られた基板表面画像より基板面内の輝度の相対差を比較して、欠損領域を判定することになる。
この画像解析プログラムを使用して欠損領域を判定するには、以下の2つの手法によるのが好ましい。
Although not shown, the image analysis unit 21 includes an image analysis program for outputting position coordinates of a defective area necessary for image analysis, and a computer that functions the program, and is a substrate obtained from a CCD. By comparing the relative difference in luminance within the substrate surface from the surface image, the defective area is determined.
In order to determine a defective area using this image analysis program, the following two methods are preferable.

第1は、支持基板上に形成する所望の積層構造の構造情報(膜質、膜厚)を画像解析プログラムにまず入力することにより、欠損領域の構造情報と、所望積層構造の構造情報(膜質、膜厚)とが画像解析プログラムに予め蓄積され、次いで実際に支持基板上に積層構造が形成されている半導体層形成領域と、該積層構造が形成されていない半導体層欠損領域とをそれぞれシミレーションして、各々の画像輝度を算出し、その算出されたそれぞれの画像輝度から、欠損領域を判定するための画像輝度の閾値を算出し、該閾値に基づいて欠損領域の位置座標を出力するものである。   First, the structure information (film quality, film thickness) of the desired laminated structure formed on the support substrate is first input to the image analysis program, so that the structure information of the defective region and the structure information (film quality, film thickness, Film thickness) is stored in advance in an image analysis program, and then a semiconductor layer formation region in which a stacked structure is actually formed on a support substrate and a semiconductor layer defect region in which the stacked structure is not formed are simulated. Calculating each image brightness, calculating a threshold value of the image brightness for determining the defective area from the calculated image brightness, and outputting the position coordinates of the defective area based on the threshold value It is.

第2は、支持基板上に、所望の積層構造を有する半導体層形成領域と、該積層構造が形成されていない半導体層欠損領域とをそれぞれ予め形成し、その両領域を参照資料として、CCDを用いて画像輝度を測定し、その測定された各々の画像輝度から、欠損領域を判定するための画像輝度の閾値を算出し、該閾値に基づいて欠損領域の位置座標を出力するものである。
なお、図2の半導体基板の製造に用いる装置では、欠損検知装置(1)用にCCD(33)を別途設置しているが、それを設置することなくレーザ直描装置(2)用のCCD(31)を両者で兼用しても良い。
Second, a semiconductor layer forming region having a desired laminated structure and a semiconductor layer defect region where the laminated structure is not formed are formed in advance on a support substrate, and the CCD is formed using both regions as reference materials. The image brightness is measured by using the measured image brightness, a threshold value of the image brightness for determining the defective area is calculated from the measured image brightness, and the position coordinates of the defective area are output based on the threshold value.
In the apparatus used for manufacturing the semiconductor substrate of FIG. 2, a CCD (33) is separately installed for the defect detection apparatus (1), but the CCD for the laser direct drawing apparatus (2) is not installed. (31) may be shared by both.

本発明では、前記したとおり検出された欠損領域に残存する異物を分離除去するために、クラスターイオンビームを照射することを特徴とするものであり、このクラスターイオンビーム照射後は、前記欠損領域及び前記単結晶半導体層上に非単結晶半導体層を形成し、形成後前記検出情報に基づいて前記欠損領域の非単結晶を結晶化することになる。
前記のとおりであるから、図2に基づいて、まずクラスターイオンビーム照射に関し説明する。そのクラスターイオンビーム照射には、高圧ガス供給部41、ノズル42、シャッター43、イオン源44、引出電極及び加速電極45、レンズ電極46等を具備するクラスターイオンビーム照射装置3を用いる。
The present invention is characterized by irradiating a cluster ion beam in order to separate and remove foreign matters remaining in the defect area detected as described above. After the cluster ion beam irradiation, the defect area and A non-single crystal semiconductor layer is formed on the single crystal semiconductor layer, and after the formation, the non-single crystal in the defect region is crystallized based on the detection information.
Since it is as mentioned above, based on FIG. 2, cluster ion beam irradiation is demonstrated first. For the cluster ion beam irradiation, a cluster ion beam irradiation apparatus 3 including a high pressure gas supply unit 41, a nozzle 42, a shutter 43, an ion source 44, an extraction electrode and acceleration electrode 45, a lens electrode 46, and the like is used.

その高圧ガス供給部41では、アルゴン、炭素、硼素、窒素、珪素等の反応性の大小に関わらないガスを用い、高圧で射出することになる。なお、前記ガスのほかにSF6ガス等の反応性ガスを用いることもできる。
そこから射出された高圧の材料ガスは、ノズル42と呼ばれるラッパ状の細い管を通して真空中に噴出されることにより、断熱膨張によりガスが凝縮温度以下まで冷却され、ファン・デル・ワールス力により結合してクラスターが生成される。
The high-pressure gas supply unit 41 uses a gas regardless of the magnitude of reactivity, such as argon, carbon, boron, nitrogen, and silicon, and injects it at a high pressure. In addition to the gas, a reactive gas such as SF 6 gas may be used.
The high-pressure material gas injected from there is ejected into the vacuum through a trumpet-shaped thin tube called the nozzle 42, whereby the gas is cooled to below the condensing temperature by adiabatic expansion and combined by van der Waals force. A cluster is created.

ノズルと基板との間にはシャッター43が設けられ、ここでデータ処理部23からの信号を受け、クラスターイオン発生の時期等を調整する。その調整ではクラスターイオンを高速で断続的にクラスターイオンを発生するようにすることができる。本実施の形態では、クラスターイオンビーム照射装置内にデータ処理部23が設けられ、前記光学検査装置から輝度及び位置情報を受け半導体層欠損領域を判断し、該欠損領域の情報を格納する記憶部(RAM,ROM等)や、CPU等を含むマイクロプロセッサーを有し、クラスターイオンビームが照射位置制御手段(図2においてはシャッター及び位置駆動制御部30が該当する)により、照射される被照射基板27の表面の位置等をコントロールする。   A shutter 43 is provided between the nozzle and the substrate, and receives a signal from the data processing unit 23 and adjusts the generation time of cluster ions and the like. In the adjustment, cluster ions can be generated intermittently at high speed. In the present embodiment, a data processing unit 23 is provided in the cluster ion beam irradiation apparatus, receives a luminance and position information from the optical inspection apparatus, determines a semiconductor layer defect area, and stores information on the defect area (RAM, ROM, etc.), a microprocessor including a CPU, etc., and a substrate to which the cluster ion beam is irradiated by irradiation position control means (in FIG. 2, the shutter and position drive control unit 30 correspond) The position of the surface of 27 is controlled.

生成されたクラスターは、さらにフィラメントと陽極からなるイオン源44にて電子衝撃法によりイオン化されクラスターイオンとなる。このクラスターイオンは、引出電極及び加速電極45にて数kVから数十kVの電界で加速され、レンズ電極46にてクラスターイオンビームとして照射形状が整えられ、目的の表面に衝突する。
そのクラスターイオンビームは、レンズ電極46、すなわち静電レンズを用いて微小領域(数十μm程度)に収束できる。また指向性が良く、所望の微細箇所を処理する方法として適している。
The generated cluster is further ionized by an electron impact method with an ion source 44 composed of a filament and an anode to form cluster ions. The cluster ions are accelerated by an electric field of several kV to several tens of kV by the extraction electrode and the acceleration electrode 45, and the irradiation shape is adjusted as a cluster ion beam by the lens electrode 46, and collides with the target surface.
The cluster ion beam can be focused on a minute region (about several tens of μm) by using a lens electrode 46, that is, an electrostatic lens. Moreover, directivity is good and it is suitable as a method of processing a desired fine part.

クラスターイオンビームは、ラテラルスパッタ効果といわれる、照射箇所にてクラスターイオンが分解されることにより生じたイオンが横方向に飛散し基板表面上の凹凸部に衝突することで照射箇所付近を平坦化する効果がある。
そのラテラルスパッタ効果は、加速エネルギーが大きいほど、より効果が大きくなるため、加速エネルギーを低くする選択比の高い処理と、加速エネルギーを高くする下地平坦化処理とを組み合わせる。前記処理にはそれぞれ異なるガスを用いたクラスターイオンビーム処理を行っても良い。
The cluster ion beam is said to be the lateral sputtering effect, and ions generated by the decomposition of cluster ions at the irradiated location are scattered in the horizontal direction and flattened in the vicinity of the irradiated location by colliding with uneven portions on the substrate surface. effective.
Since the lateral sputtering effect is more effective as the acceleration energy is larger, a process with a high selection ratio for reducing the acceleration energy and a base planarization process for increasing the acceleration energy are combined. For the treatment, cluster ion beam treatment using different gases may be performed.

クラスターイオンビームの元となるガスには、前記したとおり非反応性ガスを用いることができるが、SF6ガス等の反応性ガスも用いることができるが、SF6ガスを用いた場合、基板と、分離除去したいゴミとを選択する効果が期待できる。すなわちSF6ガスは、SF6クラスターイオンとなり、これを照射することでSi、Wがエッチングされやすくなる。このとき加速エネルギーが小さいほど、化学反応によるエッチングが支配的となるため、SiとSiO2の選択比は大きくなり、一例としては加速電圧10keVでの選択比は約30程度となる。支持基板にガラス基板を用いたとき、もしくは半導体層の下地膜にSiO2を用いたとき、ゴミの主成分がSi、Wであれば、上記選択比によりクラスターイオン照射による下地の損傷を低減することができる。 As described above, the non-reactive gas can be used as the source gas of the cluster ion beam. However, a reactive gas such as SF 6 gas can also be used, but when SF 6 gas is used, The effect of selecting the garbage to be separated and removed can be expected. That is, the SF 6 gas becomes SF 6 cluster ions, and Si and W are easily etched by irradiating them. At this time, the smaller the acceleration energy is, the more dominant the etching by chemical reaction is, so that the selection ratio between Si and SiO 2 increases. For example, the selection ratio at an acceleration voltage of 10 keV is about 30. When a glass substrate is used as the support substrate or when SiO 2 is used as the base film of the semiconductor layer, if the main component of dust is Si or W, damage to the base due to cluster ion irradiation is reduced by the above selection ratio. be able to.

本発明では、前記したとおりクラスターイオンビーム照射後は、前記欠損領域及び前記単結晶半導体層上に非単結晶半導体層を形成し、形成後前記検出情報に基づいて前記欠損領域の非単結晶をレーザ直描装置を用いて結晶化することになる。
そのレーザ直描装置には、従来のレーザ直描装置の技術を用いることも出来る。この直描装置を含む半導体基板の製造に用いる装置の具体例を図3に示す。この図3にはレーザ光源からステージ上の基板上にレーザを照射するための、レーザ光源、シャッター、ミラードライバー、可動ミラー、レンズが少なくとも設けられていることを示している。
In the present invention, as described above, after the cluster ion beam irradiation, a non-single crystal semiconductor layer is formed on the defect region and the single crystal semiconductor layer, and after the formation, the non-single crystal of the defect region is formed based on the detection information. Crystallization is performed using a laser direct drawing apparatus.
The laser direct drawing apparatus can use the technology of the conventional laser direct drawing apparatus. A specific example of an apparatus used for manufacturing a semiconductor substrate including this direct drawing apparatus is shown in FIG. FIG. 3 shows that at least a laser light source, a shutter, a mirror driver, a movable mirror, and a lens for irradiating a laser on the substrate on the stage from the laser light source are provided.

その図3に図示された装置においては、図2に図示された装置と同様に欠損検知装置21、欠損領域位置情報22、データ処理部23等を具備しており、それらは図2及び図3に図示された装置においては重複して具備することになり、このように別個に両者に具備しても勿論よいが、それら欠損検知装置21等は一方のみに具備させ、他方は一方が具備する欠損検知装置21等を兼用してもよいことはいうまでもない。
例えば、それら欠損検知装置21等は、図2に図示するクラスターイオンビーム照射装置3に付設し、直描装置おいてはそれを付設せずに兼用してもよいことは勿論いうまでもない。
The apparatus illustrated in FIG. 3 includes a defect detection device 21, a defect region position information 22, a data processing unit 23, and the like, similar to the apparatus illustrated in FIG. In the apparatus shown in FIG. 1, the two are provided in duplicate, and of course, they may be provided separately in both of them. However, the defect detecting device 21 and the like are provided in only one, and the other is provided in the other. Needless to say, the defect detection device 21 or the like may also be used.
For example, it is needless to say that the defect detection device 21 and the like may be attached to the cluster ion beam irradiation device 3 shown in FIG. 2 and may be used without being attached in the direct drawing device.

また、CCD33は、個別設置した場合には図2及び3から明白なとおり最大4個必要となるが、前記したとおりCCD31と兼用できるから、兼用することにより1個とすることができることもいうまでもない。
さらに、前記した半導体層欠損領域を検出するために用いられるデータ処理部(23)ではレーザ直描装置を駆動するための情報も処理することになる。そのレーザ直描装置では、支持基板であるガラス上に成膜されたシリコン膜を結晶化するためにレーザ照射を行うが、そのレーザ光源(24)は、成膜されたシリコン膜を結晶化するのに十分なエネルギーを有する、一定の出力のものがよい。
Further, when the CCDs 33 are individually installed, a maximum of four CCDs are required as is apparent from FIGS. 2 and 3. However, as described above, since the CCDs 31 can be used together, it is possible to make one by using the CCDs 33 as well. Nor.
Further, the data processing unit (23) used for detecting the semiconductor layer defect region described above also processes information for driving the laser direct drawing apparatus. In the laser direct drawing apparatus, laser irradiation is performed in order to crystallize a silicon film formed on a glass as a support substrate, and the laser light source (24) crystallizes the formed silicon film. It should have a constant output with sufficient energy.

そのレーザ光の光源としては、Arレーザ、Krレーザ、エキシマレーザなどの気体レーザ、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、多結晶(セラミック)のYAG、Y23、YVO4、YAlO3、GdVO4にドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種もしくは複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、銅蒸気レーザ、又は金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。さらに、レーザ媒体が固体である固体レーザを用いると、メンテナンスフリーの状態を長く保てるという利点や、出力が比較的に安定している利点を有している。 As the light source of the laser light, gas laser such as Ar laser, Kr laser, excimer laser, single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , polycrystalline (ceramic) Laser using YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 as a medium with one or more of Nd, Yb, Cr, Ti, Ho, Er, Tm, and Ta added as dopants A laser oscillated from one or plural kinds of glass laser, ruby laser, alexandrite laser, Ti: sapphire laser, copper vapor laser, or gold vapor laser can be used. Furthermore, when a solid-state laser whose laser medium is a solid is used, there are advantages that a maintenance-free state can be maintained for a long time and output is relatively stable.

また、同じく欠損検知装置の一部をなすデータ処理部は、前記光学検査装置から輝度及び位置情報を受け半導体層欠損領域を判断し、該欠損領域の情報を格納する記憶部(RAM、ROM等)や、CPU等を含むマイクロプロセッサを有し、レーザ光が光制御手段(図3においてはシャッター(25)及びに可動ミラー(26)が該当する)を通過して照射される被照射基板(27)の表面の位置などをコントロールする。   Similarly, a data processing unit that forms part of the defect detection device receives brightness and position information from the optical inspection device, determines a semiconductor layer defect region, and stores information on the defect region (RAM, ROM, etc.). ), A microprocessor including a CPU, etc., and a substrate to be irradiated (irradiated with laser light passing through a light control means (the shutter (25) and the movable mirror (26) in FIG. 3 correspond)) 27) The surface position and the like are controlled.

図3に示すように、レーザ光源から出射されるレーザ光の光路上には、上記データ処理部から信号を受け、ミラードライバ(28)により制御されるところの光制御手段である可動ミラー(26)が設けられている。その可動ミラーは光(電磁波)をXY軸方向に走査して所望の箇所にレーザ光を照射することができる。この場合、ポリゴンミラーやガルバノミラーを用いることが好ましい。また同様に光制御手段をなすところの前記信号により制御されるシャッター(25)を設け、レーザ光の光源の射出タイミングをデータ処理部にて制御できるようにする。   As shown in FIG. 3, on the optical path of the laser light emitted from the laser light source, a movable mirror (26) which is a light control means that receives a signal from the data processing unit and is controlled by the mirror driver (28). ) Is provided. The movable mirror can scan light (electromagnetic waves) in the X and Y axis directions and irradiate a desired portion with laser light. In this case, it is preferable to use a polygon mirror or a galvanometer mirror. Similarly, a shutter (25) controlled by the signal constituting the light control means is provided so that the emission timing of the laser light source can be controlled by the data processing unit.

さらに、支持基板を固定したステージ(29)を移動させ、レーザ光の光源の射出タイミングと、ステージの移動を同期させる方法にて、選択的にレーザを照射してもよい。このとき光制御手段をなす、シャッターでレーザ光源のオンオフ制御を行い、ステージを移動させながら、選択的にレーザビームを照射する。
このレーザ照射を行う際には、基板上の所望の位置にマーカを形成し、そのマーカを基準点としてステージ上の基板は、位置駆動制御部(30)にて位置決めがされる。
Furthermore, the stage (29) to which the support substrate is fixed may be moved to selectively irradiate the laser by a method of synchronizing the laser light source emission timing and the stage movement. At this time, on / off control of the laser light source is performed with a shutter, which is a light control means, and the laser beam is selectively irradiated while moving the stage.
When performing this laser irradiation, a marker is formed at a desired position on the substrate, and the substrate on the stage is positioned by the position drive control unit (30) using the marker as a reference point.

その位置決めには、CCD(31)で取り込んだ画像を画像処理することによって認識する方法を用いるのが好ましい。一般的に、上記に示したような、マーカを用いた精密位置決め方法は、半導体素子作製において、レーザ処理の工程以外にも、例えば、フォトリソグラフィー法の露光工程やレーザ半導体素子の形成、切断および開口等に用いるレーザ直描工程に使用されている。但し本結晶化の時点では素子は形成されていないことから、数百μm程度の位置決め誤差は許容される。なお、前記マーカは半導体層の下層の絶縁膜に形成すればよい。
このように単結晶半導体層欠損領域の非単結晶半導体層を結晶化する際にレーザ直描装置を採用する場合には、前記のようにレーザを照射する処理を、CCD(31)を通してモニタ(32)で確認できる手段を設けることが好ましい。
For the positioning, it is preferable to use a method of recognizing an image captured by the CCD (31) by image processing. In general, the precision positioning method using a marker as described above is not limited to a laser processing step in semiconductor device fabrication, for example, a photolithographic exposure step, a laser semiconductor device formation, cutting, and the like. It is used in the laser direct drawing process used for openings and the like. However, since no element is formed at the time of the crystallization, a positioning error of about several hundred μm is allowed. The marker may be formed on the insulating film below the semiconductor layer.
When the laser direct drawing apparatus is employed when crystallizing the non-single crystal semiconductor layer in the single crystal semiconductor layer deficient region as described above, the process of irradiating the laser as described above is monitored through the CCD (31) ( It is preferable to provide means that can be confirmed in step 32).

本発明では、この様に基板上の半導体層欠損領域のシリコン層を結晶化させた後、CMPやDRYエッチング、あるいはその組み合わせにより単結晶半導体層を平坦化、かつ薄膜化し、所望の膜厚とする。
ここでは単結晶半導体層を50nmの膜厚とする。前記薄膜化にて、半導体欠損領域以外にCVDで形成された非晶質な半導体層は全て消失するため、上記のように半導体層欠損領域ではない部分をレーザにて結晶化する必要はない。
なお、単結晶半導体層を薄くしSiを薄膜化した場合には、S値を向上させる効果が見込まれるが、その際には、Ionの低下とトレードオフになるため最適な条件を採用することになる。
In the present invention, after crystallizing the silicon layer in the semiconductor layer defect region on the substrate in this way, the single crystal semiconductor layer is flattened and thinned by CMP, DRY etching, or a combination thereof, and the desired film thickness is obtained. To do.
Here, the single crystal semiconductor layer has a thickness of 50 nm. Since the amorphous semiconductor layer formed by CVD other than the semiconductor defect region disappears by the thinning, it is not necessary to crystallize the portion which is not the semiconductor layer defect region with the laser as described above.
Note that when the single crystal semiconductor layer is thinned and the Si film is thinned, an effect of improving the S value is expected. However, in this case, an optimum condition is adopted because of a trade-off with a decrease in I on. It will be.

その後、Si層を島状に形成し、更にゲート絶縁膜を10〜100nmの膜厚にて形成し、その上層にTaやW等からなるゲートメタルを成膜、層間膜、配線を形成し、所望の素子を形成する。
なお、単結晶半導体層の膜厚は前記したとおりであるから、チャネル部の膜厚は50nmの膜厚となる。
Thereafter, an Si layer is formed in an island shape, a gate insulating film is further formed to a thickness of 10 to 100 nm, a gate metal made of Ta, W, or the like is formed thereon, an interlayer film, a wiring is formed, A desired element is formed.
Note that since the thickness of the single crystal semiconductor layer is as described above, the thickness of the channel portion is 50 nm.

図4は、前記において図1ないし図3を用いて説明した、本発明の製造方法の全工程をフロー的に示したものである。
図1で示す処理は、単結晶半導体層を支持基板に形成する工程(11)、光学検査器で半導体層欠損領域の情報を取得する工程(12)、異物を除去する工程(13)、シリコン膜形成する工程(14)、レーザで半導体層欠損領域のシリコンを結晶化する工程(15)、半導体層を平坦化処理する工程(16)を行うことで達成される。その後、所望する半導体装置に応じて、それに適切な構造の薄膜トランジスタ層を形成する工程(17)を行う。
FIG. 4 is a flowchart showing all the steps of the manufacturing method of the present invention described above with reference to FIGS.
The process shown in FIG. 1 includes a step of forming a single crystal semiconductor layer on a support substrate (11), a step of obtaining information on a semiconductor layer defect region with an optical inspector (12), a step of removing foreign matter (13), silicon This is achieved by performing a film forming step (14), a step of crystallizing silicon in a semiconductor layer defect region with a laser (15), and a step of planarizing the semiconductor layer (16). Thereafter, a step (17) of forming a thin film transistor layer having a structure suitable for the desired semiconductor device is performed.

本発明におけるクラスターイオンビーム照射は、ゴミ等の異物を有効に分離除去でき、その結果レーザ照射時における異物の残存等に伴う非単結晶半導体層の破裂・消失を低減させることができる。さらに、異物の除去にクラスターイオンビームを照射することから、非単結晶半導体層が形成される支持体表面を平滑化することができ、この平滑化によっても結晶化する際のレーザ照射における非単結晶半導体層の破裂・消失を低減させることができる。   The cluster ion beam irradiation in the present invention can effectively separate and remove foreign matters such as dust, and as a result, can reduce the rupture / disappearance of the non-single-crystal semiconductor layer due to the remaining foreign matters during laser irradiation. Further, since the cluster ion beam is irradiated to remove the foreign matter, the surface of the support on which the non-single crystal semiconductor layer is formed can be smoothed. This smoothing also causes non-single laser irradiation during crystallization. The rupture / disappearance of the crystalline semiconductor layer can be reduced.

また、本発明によるレーザの選択的照射は、面積の大きな基板ほど、また半導体層欠損領域が小さいほど、処理時間の短縮に有効である。例えば幅500μm、走査速度350mm/secの処理速度の点状レーザを一台使用し、600×720mm大の長方形の支持基板に対して全面にレーザ照射し結晶化を行うと、支持基板1枚あたり1hr〜1.5hrsの処理時間となるが、このレーザ照射領域を本発明にしたがって限定し選択的に行うことにより、処理時間を短縮することができる。例えば、半導体層欠損領域は、本出願人の経験によれば通常1%以下であり、それに伴い基板に照射するレーザエネルギーを大幅に低減することができる。   Further, the selective laser irradiation according to the present invention is more effective for shortening the processing time as the substrate has a larger area and the smaller the semiconductor layer defect region. For example, if a single point laser with a width of 500 μm and a processing speed of 350 mm / sec is used and the entire surface of a rectangular support substrate having a size of 600 × 720 mm is irradiated with laser to perform crystallization, then one support substrate Although the processing time is 1 hr to 1.5 hrs, the processing time can be shortened by limiting and selectively performing this laser irradiation region according to the present invention. For example, the semiconductor layer defect region is usually 1% or less according to the experience of the present applicant, and accordingly, the laser energy applied to the substrate can be greatly reduced.

(実施の形態2)
本実施の形態は、本発明の半導体基板の製造方法に係る、支持基板上に単結晶半導体層を転写するまでの作製工程の詳細を示すものである。本実施の形態では、絶縁層をなすバッファ層を介して単結晶半導体層が支持基板に固定されている半導体基板について説明するが、このバッファ層の介在は好ましいものではあるが必ずしも必要とするものではない。なお、本実施の形態では、バッファ層は、単結晶半導体ウエハ上に形成されるが、勿論実施の形態1のように支持基板上に形成してもよい。本発明の製造方法で製造する半導体膜基板の1例を図5に斜視図にて図示する。
(Embodiment 2)
This embodiment mode shows details of a manufacturing process until a single crystal semiconductor layer is transferred onto a supporting substrate, according to the method for manufacturing a semiconductor substrate of the present invention. In this embodiment mode, a semiconductor substrate in which a single crystal semiconductor layer is fixed to a supporting substrate through a buffer layer serving as an insulating layer will be described. However, the interposition of this buffer layer is preferable but necessary. is not. Note that in this embodiment mode, the buffer layer is formed over a single crystal semiconductor wafer, but may of course be formed over a supporting substrate as in Embodiment Mode 1. An example of a semiconductor film substrate manufactured by the manufacturing method of the present invention is shown in a perspective view in FIG.

その半導体基板10は、支持基板100に単結晶半導体層116が貼り付けられており、単結晶半導体層116はバッファ層101を介して支持基板100に設けられている。半導体基板10はいわゆるSOI構造の基板で、絶縁層上に単結晶半導体層が形成されている基板である。なお、その単結晶半導体層には、前記したとおり、例えば単結晶シリコン、単結晶ゲルマニウム、単結晶シリコンゲルマニウムなど、第4族元素でなる単結晶半導体を用いることができる。さらに、ガリウムヒ素やインジウムリン等の化合物半導体も用いることができる。   In the semiconductor substrate 10, a single crystal semiconductor layer 116 is attached to a support substrate 100, and the single crystal semiconductor layer 116 is provided over the support substrate 100 with a buffer layer 101 interposed therebetween. The semiconductor substrate 10 is a so-called SOI structure substrate in which a single crystal semiconductor layer is formed over an insulating layer. Note that, as described above, a single crystal semiconductor made of a Group 4 element such as single crystal silicon, single crystal germanium, single crystal silicon germanium, or the like can be used for the single crystal semiconductor layer. Furthermore, compound semiconductors such as gallium arsenide and indium phosphide can also be used.

支持基板100には、例えばアルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板を用いる。前記した例以外にも、前記ガラス基板より軟化点温度が高い材料を用いた基板を用いても良い。例えば石英基板、セラミック基板、サファイア基板、金属やステンレスなどの導電体でなる導電性基板、シリコンやガリウムヒ素などの半導体でなる基板などを用いても良い。但し表面が導電性を持つ場合、基板表面に絶縁層を形成する。
なお、支持基板100に透光性の基板を用いることで、透過型または半透過型の表示装置の製造に適した半導体基板10を作製することができる。
As the support substrate 100, for example, various glass substrates used in the electronic industry such as aluminosilicate glass, aluminoborosilicate glass, and barium borosilicate glass are used. In addition to the above example, a substrate using a material having a softening point temperature higher than that of the glass substrate may be used. For example, a quartz substrate, a ceramic substrate, a sapphire substrate, a conductive substrate made of a conductor such as metal or stainless steel, or a substrate made of a semiconductor such as silicon or gallium arsenide may be used. However, when the surface has conductivity, an insulating layer is formed on the substrate surface.
Note that by using a light-transmitting substrate for the supporting substrate 100, the semiconductor substrate 10 suitable for manufacturing a transmissive or transflective display device can be manufactured.

以下、図6を参照して、図5に示す半導体基板10の作製方法を説明する。
まず、図6(A)に示すように、単結晶半導体ウエハ110上に絶縁層112を形成する。絶縁層112は単層構造、2層以上の多層構造とすることができる。その厚さは5nm以上400nm以下とすることができる。本実施の形態では、バッファ層は絶縁層112を絶縁膜112aと絶縁膜112bでなる2層構造とする。
また、絶縁層112を2層構造とし、ブロッキング層として機能させる場合には、絶縁膜112aと絶縁膜112bとの組み合わせは、例えば、酸化シリコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜、酸化窒化シリコン膜と窒化酸化シリコン膜などがある。
Hereinafter, a method for manufacturing the semiconductor substrate 10 illustrated in FIG. 5 will be described with reference to FIGS.
First, as illustrated in FIG. 6A, the insulating layer 112 is formed over the single crystal semiconductor wafer 110. The insulating layer 112 can have a single-layer structure or a multilayer structure including two or more layers. The thickness can be 5 nm or more and 400 nm or less. In this embodiment, the buffer layer has a two-layer structure in which the insulating layer 112 includes the insulating film 112a and the insulating film 112b.
In the case where the insulating layer 112 has a two-layer structure and functions as a blocking layer, a combination of the insulating film 112a and the insulating film 112b includes, for example, a silicon oxide film and a silicon nitride film, and a silicon oxynitride film and a silicon nitride film. A silicon oxide film and a silicon nitride oxide film, a silicon oxynitride film and a silicon nitride oxide film, and the like.

なお、バッファ層とは、各種目的で支持基板と半導体層との間に形成される層の総称であり、そのうち特に可動イオン等の電気特性に影響を与える元素の移動を阻止する機能に着目した層をブロッキング層という。
また、絶縁層は、非電導性の材料を使用して形成した層を意味し、バッファ層及びブロッキング層はこれを用いて形成するのが通常である。
したがって、本願明細書においても、それら用語はかかる意味において使用されており、使い分けがなされている。
The buffer layer is a general term for layers formed between the support substrate and the semiconductor layer for various purposes, and particularly focusing on the function of blocking the movement of elements that affect the electrical characteristics such as mobile ions. The layer is called a blocking layer.
The insulating layer means a layer formed using a non-conductive material, and the buffer layer and the blocking layer are usually formed using this.
Accordingly, in the present specification, these terms are used in this sense and are used properly.

例えば、バッファ層を形成する下層の絶縁膜112aとしては、単結晶半導体ウエハ110を酸化処理して酸化膜を形成することができる。この酸化膜を形成するための、熱酸化処理には、ドライ酸化でも良いが、酸化雰囲気中にハロゲンを含むガスを添加することが好ましい。ハロゲンを含んだ酸化膜を絶縁膜112aとして形成することができる。ハロゲンを含むガスとして、HCl、HF、NF3、HBr、Cl2、ClF、BCl3、F、Br2などから選ばれた一種類又は複数種類のガスを用いることができる。 For example, as the lower insulating film 112a for forming the buffer layer, the single crystal semiconductor wafer 110 can be oxidized to form an oxide film. The thermal oxidation treatment for forming this oxide film may be dry oxidation, but it is preferable to add a gas containing halogen to the oxidizing atmosphere. An oxide film containing halogen can be formed as the insulating film 112a. As the gas containing halogen, one or more kinds of gases selected from HCl, HF, NF 3 , HBr, Cl 2 , ClF, BCl 3 , F, Br 2 and the like can be used.

次に、図6(B)に示すように、絶縁層112を介して、電界で加速されたイオンでなるイオンビーム121を単結晶半導体ウエハ110に照射して、単結晶半導体ウエハ110の表面から所定の深さの領域に、損傷領域113を形成する。イオンビーム121は、例えば、水素ガス又は水素を主成分とするガス等のソースガスを励起して、ソースガスのプラズマ、すなわち水素プラズマを生成し、プラズマから電界の作用により、プラズマに含まれるイオンを引き出すことで生成される。イオンを添加する深さで、単結晶半導体ウエハ110から分離される単結晶半導体層の厚さが決定される。この単結晶半導体層の厚さが20nm以上500nm以下、好ましくは20nm以上200nm以下になるように、損傷領域113が形成される深さを調節する。   Next, as illustrated in FIG. 6B, the single crystal semiconductor wafer 110 is irradiated with an ion beam 121 including ions accelerated by an electric field through the insulating layer 112, so that the surface of the single crystal semiconductor wafer 110 is irradiated. A damaged region 113 is formed in a region having a predetermined depth. The ion beam 121 excites a source gas such as hydrogen gas or a gas containing hydrogen as a main component to generate source gas plasma, that is, hydrogen plasma, and ions contained in the plasma by the action of an electric field from the plasma. Generated by pulling out The thickness of the single crystal semiconductor layer separated from the single crystal semiconductor wafer 110 is determined by the depth to which ions are added. The depth at which the damaged region 113 is formed is adjusted so that the thickness of the single crystal semiconductor layer is 20 nm to 500 nm, preferably 20 nm to 200 nm.

損傷領域113を形成した後、図6(C)に示すように、絶縁層112の表面に平滑で親水性の接合面114を形成する。接合面114を有する絶縁層112を形成する工程では、単結晶半導体ウエハ110の加熱温度は、損傷領域113に添加した元素または分子が析出しない温度とし、その加熱温度は350℃以下が好ましい。言い換えると、この加熱温度は損傷領域113からガスが抜けない温度である。なお、絶縁層112は、イオン添加工程を行う前に形成することもできる。この場合は、絶縁層112を形成するときのプロセス温度は、350℃以上にすることができる。   After the damaged region 113 is formed, a smooth and hydrophilic bonding surface 114 is formed on the surface of the insulating layer 112 as shown in FIG. In the step of forming the insulating layer 112 having the bonding surface 114, the heating temperature of the single crystal semiconductor wafer 110 is set to a temperature at which elements or molecules added to the damaged region 113 are not precipitated, and the heating temperature is preferably 350 ° C. or lower. In other words, this heating temperature is a temperature at which gas does not escape from the damaged region 113. Note that the insulating layer 112 can also be formed before the ion addition step. In this case, the process temperature when forming the insulating layer 112 can be 350 ° C. or higher.

その接合面114は、単結晶半導体ウエハ110の表面に形成された絶縁層112の表面に形成された、平滑で親水性の面である。そのため、接合面114は、平均表面粗さRaが0.7nm以下、より好ましくは、0.4nm以下が好ましい。また、その接合面を具備する絶縁層112の厚さは10nm以上200nm以下とすることができる。好ましい厚さは5nm以上500nm以下であり、より好ましくは10nm以上200nm以下である。   The bonding surface 114 is a smooth and hydrophilic surface formed on the surface of the insulating layer 112 formed on the surface of the single crystal semiconductor wafer 110. Therefore, the bonding surface 114 has an average surface roughness Ra of 0.7 nm or less, and more preferably 0.4 nm or less. Further, the thickness of the insulating layer 112 including the bonding surface can be greater than or equal to 10 nm and less than or equal to 200 nm. The preferred thickness is 5 nm or more and 500 nm or less, and more preferably 10 nm or more and 200 nm or less.

次に、絶縁層112、損傷領域113および接合層114が形成された単結晶半導体ウエハ110と支持基板100を洗浄する。この洗浄工程は、純水による超音波洗浄で行うことができる。また、接合層114の表面、および支持基板100の活性化処理には、オゾン水による洗浄の他原子ビーム若しくはイオンビームの照射処理、プラズマ処理、若しくはラジカル処理で行うことができる。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の希ガス中性原子ビーム若しくは希ガスイオンビームを用いることができる。   Next, the single crystal semiconductor wafer 110 on which the insulating layer 112, the damaged region 113, and the bonding layer 114 are formed and the supporting substrate 100 are cleaned. This cleaning step can be performed by ultrasonic cleaning with pure water. In addition, the surface of the bonding layer 114 and the support substrate 100 can be activated by cleaning with ozone water, irradiation with an atomic beam or an ion beam, plasma treatment, or radical treatment. When an atomic beam or an ion beam is used, a rare gas neutral atom beam or a rare gas ion beam such as argon can be used.

図6(D)は接合工程を説明する断面図である。接合層114を介して、支持基板100と単結晶半導体ウエハ110を密接させる。単結晶半導体ウエハ110の端の一箇所に300〜15000N/cm2程度の圧力を加える。この圧力は、1000〜5000N/cmが好ましい。圧力をかけた部分から接合層114と支持基板100とが接合しはじめ、接合部分が接合層114の全面におよぶ。その結果、支持基板100に単結晶半導体ウエハ110が密着される。この接合工程は、加熱処理を伴わず、常温で行うことができるため、支持基板100に、ガラス基板のように耐熱温度が700℃以下の低耐熱性の基板を用いることが可能である。 FIG. 6D is a cross-sectional view illustrating the bonding process. The supporting substrate 100 and the single crystal semiconductor wafer 110 are brought into close contact with each other through the bonding layer 114. A pressure of about 300 to 15000 N / cm 2 is applied to one end of the single crystal semiconductor wafer 110. This pressure is preferably 1000 to 5000 N / cm. The bonding layer 114 and the support substrate 100 start to be bonded from the portion where the pressure is applied, and the bonding portion reaches the entire surface of the bonding layer 114. As a result, the single crystal semiconductor wafer 110 is in close contact with the support substrate 100. Since this bonding step can be performed at normal temperature without heat treatment, a low heat resistant substrate having a heat resistant temperature of 700 ° C. or lower such as a glass substrate can be used as the supporting substrate 100.

支持基板100に単結晶半導体ウエハ110を貼り合わせた後、支持基板100と接合層114との接合界面での結合力を増加させるための加熱処理を行うことが好ましい。この処理温度は、損傷領域113に亀裂を発生させない温度とし、200℃以上450℃以下の温度範囲で処理することができる。また、この温度範囲で加熱しながら、支持基板100に単結晶半導体ウエハ110を貼り合わせることで、支持基板100と接合層114との接合界面での結合力を強固にすることができる。   After the single crystal semiconductor wafer 110 is attached to the supporting substrate 100, heat treatment for increasing the bonding force at the bonding interface between the supporting substrate 100 and the bonding layer 114 is preferably performed. This processing temperature is a temperature at which cracks are not generated in the damaged region 113, and the processing can be performed in a temperature range of 200 ° C. or higher and 450 ° C. or lower. In addition, by bonding the single crystal semiconductor wafer 110 to the supporting substrate 100 while heating in this temperature range, the bonding force at the bonding interface between the supporting substrate 100 and the bonding layer 114 can be strengthened.

次いで、加熱処理を行い、損傷領域113で剥離を生じさせて、単結晶半導体ウエハ110から単結晶半導体層115を分離する。図6(E)は、単結晶半導体ウエハ110から単結晶半導体層115を分離する分離工程を説明する図である。記号116を付した要素は単結晶半導体層115が分離された単結晶半導体ウエハ110を示している。   Next, heat treatment is performed to cause separation in the damaged region 113, so that the single crystal semiconductor layer 115 is separated from the single crystal semiconductor wafer 110. FIG. 6E illustrates a separation step for separating the single crystal semiconductor layer 115 from the single crystal semiconductor wafer 110. The element denoted by the symbol 116 indicates the single crystal semiconductor wafer 110 from which the single crystal semiconductor layer 115 is separated.

この加熱処理には、RTA(Rapid Thermal Anneal)装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。RTA装置には、GRTA(Gas Rapid Thermal Anneal)装置、LRTA(Lamp Rapid Thermal Anneal)装置を用いることができる。この加熱処理で、単結晶半導体層115が貼り付けられた支持基板100の温度が550℃以上650℃以下の範囲に上昇させることが好ましい。   For this heat treatment, an RTA (Rapid Thermal Anneal) device, a resistance heating furnace, or a microwave heating device can be used. As the RTA apparatus, a GRTA (Gas Rapid Thermal Anneal) apparatus or an LRTA (Lamp Rapid Thermal Anneal) apparatus can be used. By this heat treatment, the temperature of the supporting substrate 100 to which the single crystal semiconductor layer 115 is attached is preferably increased to a range of 550 ° C. to 650 ° C.

なお、本実施の形態の方法を用いて、1枚の支持基板に複数の単結晶半導体層を貼り付けることもできる。支持基板に図6(C)の構造の単結晶半導体ウエハを複数枚貼り付ける。そして、図6(D)〜図6(E)の工程を行うことで、複数の単結晶半導体層が貼り付けられた支持基板でなる半導体基板を作製することができる。
Note that a plurality of single crystal semiconductor layers can be attached to one supporting substrate by using the method of this embodiment. A plurality of single crystal semiconductor wafers having the structure of FIG. 6C are attached to the supporting substrate. 6D to 6E, a semiconductor substrate including a supporting substrate to which a plurality of single crystal semiconductor layers is attached can be manufactured.

支持基板であるガラス基板に形成された単結晶半導体層の半導体層欠損領域から異物を分離除去し、結晶性半導体層を埋め込む工程。A step of separating and removing foreign substances from a semiconductor layer defect region of a single crystal semiconductor layer formed on a glass substrate which is a supporting substrate, and embedding a crystalline semiconductor layer. 実施の形態1の半導体基板の製造方法においてクラスターイオンビーム照射を行う際に用いる装置。The apparatus used when performing cluster ion beam irradiation in the manufacturing method of the semiconductor substrate of Embodiment 1. FIG. 実施の形態1の半導体基板の製造方法において、単結晶半導体層の半導体層欠損領域の非単結晶を結晶化する際に用いる装置。An apparatus used for crystallization of a non-single crystal in a semiconductor layer defect region of a single crystal semiconductor layer in the method for manufacturing a semiconductor substrate of Embodiment 1. 本発明の製造方法の全工程を示したフロー。The flow which showed all the processes of the manufacturing method of this invention. 本発明の製造方法で製造した半導体膜基板。A semiconductor film substrate manufactured by the manufacturing method of the present invention. 支持基板上に単結晶半導体層を形成する工程。Forming a single crystal semiconductor layer over the supporting substrate;

符号の説明Explanation of symbols

1 欠損検知装置
2 レーザ直描装置
3 クラスターイオンビーム照射装置
11 単結晶半導体層を支持基板に形成する工程
12 異物を除去する工程
13 光学検査器で半導体層欠損領域の情報を取得する工程
14 シリコン膜形成する工程
15 レーザで半導体層欠損領域のシリコンを結晶化する工程
16 半導体層を平坦化処理する工程
17 薄膜トランジスタ層を形成する工程
21 画像解析部
22 半導体層欠損領域の位置情報
23 データ処理部
24 レーザ光源
25 シャッター
26 可動ミラー
27 被照射基板
28 ミラードライバー
29 ステージ
30 位置駆動制御部
31、33 CCDカメラ
32 モニタ
41 高圧ガス供給部
42 ノズル
43 シャッター
44 イオン源、
45 引出電極及び加速電極
46 レンズ電極
DESCRIPTION OF SYMBOLS 1 Defect detection apparatus 2 Laser direct drawing apparatus 3 Cluster ion beam irradiation apparatus 11 The process of forming a single crystal semiconductor layer in a support substrate 12 The process of removing a foreign material 13 The process of acquiring the information of a semiconductor layer defect area | region with an optical tester 14 Silicon Step of forming film 15 Step of crystallizing silicon in semiconductor layer defect region with laser 16 Step of planarizing semiconductor layer 17 Step of forming thin film transistor layer 21 Image analysis unit 22 Position information of semiconductor layer defect region 23 Data processing unit 24 Laser light source 25 Shutter 26 Movable mirror 27 Substrate irradiated 28 Mirror driver 29 Stage 30 Position drive control unit 31, 33 CCD camera 32 Monitor 41 High pressure gas supply unit 42 Nozzle 43 Shutter 44 Ion source,
45 Extraction electrode and acceleration electrode 46 Lens electrode

Claims (2)

支持基板に単結晶半導体層を貼り合わせ、貼り合わせ後前記単結晶半導体層の欠損領域を欠損検知装置により検出し、検出後前記欠損領域にクラスターイオンビームを照射して異物を分離除去し、次いで前記欠損領域及び前記単結晶半導体層上に非単結晶半導体層を形成し、形成後前記検出情報に基づいて前記欠損領域の非単結晶半導体層を結晶化し、その後平坦化処理することにより前記結晶化後に残存する非単結晶半導体層を除去することを特徴とする半導体基板の製造方法。   A single crystal semiconductor layer is bonded to a support substrate, and after bonding, a defect region of the single crystal semiconductor layer is detected by a defect detection device, and after the detection, the defect region is irradiated with a cluster ion beam to separate and remove foreign matters, A non-single-crystal semiconductor layer is formed on the defect region and the single-crystal semiconductor layer, and after the formation, the non-single-crystal semiconductor layer in the defect region is crystallized based on the detection information, and then planarized. A method for manufacturing a semiconductor substrate, comprising: removing a non-single-crystal semiconductor layer remaining after formation. 半導体層の貼り合わせが、支持基板上に半導体ウエハを密着結合させ、その後予め該ウエハに形成されていた層状の損傷領域で分離することにより、該ウエハの一部を薄層状に残存させることによるものである請求項1に記載の半導体基板の製造方法。   The bonding of the semiconductor layer is performed by tightly bonding the semiconductor wafer onto the support substrate and then separating it in a layered damaged region previously formed on the wafer, thereby leaving a part of the wafer in a thin layer shape. The method for manufacturing a semiconductor substrate according to claim 1, wherein the method is a semiconductor substrate.
JP2008123032A 2008-05-09 2008-05-09 Manufacturing method of semiconductor substrate by bonding method Expired - Fee Related JP5355928B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008123032A JP5355928B2 (en) 2008-05-09 2008-05-09 Manufacturing method of semiconductor substrate by bonding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008123032A JP5355928B2 (en) 2008-05-09 2008-05-09 Manufacturing method of semiconductor substrate by bonding method

Publications (2)

Publication Number Publication Date
JP2009272514A JP2009272514A (en) 2009-11-19
JP5355928B2 true JP5355928B2 (en) 2013-11-27

Family

ID=41438798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008123032A Expired - Fee Related JP5355928B2 (en) 2008-05-09 2008-05-09 Manufacturing method of semiconductor substrate by bonding method

Country Status (1)

Country Link
JP (1) JP5355928B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102306979B1 (en) * 2014-04-01 2021-09-30 에베 그룹 에. 탈너 게엠베하 Method and device for the surface treatment of substrates

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2542609B2 (en) * 1987-03-16 1996-10-09 富士通株式会社 Method for manufacturing semiconductor device
JP2650364B2 (en) * 1988-10-31 1997-09-03 富士通株式会社 SOI substrate inspection method
JPH0582633A (en) * 1991-09-19 1993-04-02 Hitachi Ltd Laminated substrate and manufacturing method
JPH08250421A (en) * 1995-03-10 1996-09-27 Canon Inc Manufacture of semiconductor substrate and semiconductor substrate
US6602758B2 (en) * 2001-06-15 2003-08-05 Agere Systems, Inc. Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing

Also Published As

Publication number Publication date
JP2009272514A (en) 2009-11-19

Similar Documents

Publication Publication Date Title
KR101641368B1 (en) Semiconductor device and method for manufacturing semiconductor device
US7291523B2 (en) Method of manufacturing a semiconductor device
KR100817879B1 (en) Method of manufacturing a semiconductor device
KR101618047B1 (en) Method for manufacturing soi substrate
KR101706068B1 (en) Semiconductor device and method of manufacturing semiconductor device
CN101937861B (en) Method for manufacturing semiconductor substrate, and method for manufacturing semiconductor device
KR101499486B1 (en) Method for manufacturing semiconductor substrate
JP5610759B2 (en) Method for manufacturing SOI substrate and method for manufacturing semiconductor device
KR101581728B1 (en) Manufacturing method of semiconductor substrate and semiconductor device
JP2009135430A5 (en)
TW200939392A (en) Method for manufacturing SOI substrate and semiconductor device
JP2010109353A (en) Method for manufacturing soi substrate
WO2015116377A1 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
JP5583916B2 (en) Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US8349702B2 (en) Method for manufacturing semiconductor substrate
JP5355928B2 (en) Manufacturing method of semiconductor substrate by bonding method
JP5481078B2 (en) Manufacturing method of semiconductor substrate
JP5284669B2 (en) Method for manufacturing semiconductor device
JP2010092909A (en) Method of manufacturing soi wafer
JP2004146617A (en) Method of cleaning plasma etching system, method of plasma etching and method of manufacturing semiconductor device
JP5414203B2 (en) Method for manufacturing semiconductor device
JP2010098106A (en) Method of manufacturing semiconductor device, and semiconductor device
JP5303161B2 (en) Method for manufacturing semiconductor device
JP2008294397A (en) Method of manufacturing semiconductor device
JP2009260298A (en) Crystallinity evaluation method of single-crystal semiconductor film and manufacturing method of semiconductor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130828

R150 Certificate of patent or registration of utility model

Ref document number: 5355928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees