JP5355144B2 - Voltage polarity discrimination circuit - Google Patents
Voltage polarity discrimination circuit Download PDFInfo
- Publication number
- JP5355144B2 JP5355144B2 JP2009042206A JP2009042206A JP5355144B2 JP 5355144 B2 JP5355144 B2 JP 5355144B2 JP 2009042206 A JP2009042206 A JP 2009042206A JP 2009042206 A JP2009042206 A JP 2009042206A JP 5355144 B2 JP5355144 B2 JP 5355144B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- circuits
- input
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electric Status Of Batteries (AREA)
Description
本発明は対象電圧の極性を判別する回路に関する。 The present invention relates to a circuit for determining the polarity of a target voltage.
近年、携帯型電子機器は、充電可能な二次電池により駆動され、その多くのものは、二次電池の残容量を表示する機能を備えたLSIを搭載している。このLSIは、電荷量または電流の検出を行い、充電時には、放電後の電池容量に検出された電荷量を加算し、放電時には、充電後の電池容量に検出された電荷量を減算する。この加算と減算の判断は、電池が充電状態にあるのか,放電状態にあるのかという充放電電流の極性の判別によって行われる。以下に、この充放電電流の極性判別の従来例について説明する。 In recent years, portable electronic devices are driven by a rechargeable secondary battery, and many of them are equipped with an LSI having a function of displaying the remaining capacity of the secondary battery. This LSI detects the charge amount or current, adds the detected charge amount to the battery capacity after discharging during charging, and subtracts the detected charge amount from the charged battery capacity during discharging. The determination of addition and subtraction is performed by determining the polarity of the charge / discharge current whether the battery is in a charged state or a discharged state. Hereinafter, a conventional example of determining the polarity of the charge / discharge current will be described.
まず、電荷量または電流を検出するために、二次電池と負荷または充電器に直列に接続する検知抵抗が使用される。この検知抵抗は、自身による消費および電圧降下による負荷への影響を抑えるため、数十mΩのものが用いられる。 First, in order to detect the amount of charge or current, a sensing resistor connected in series with a secondary battery and a load or charger is used. This detection resistor has a resistance of several tens of mΩ in order to suppress the influence on the load due to the consumption and voltage drop by itself.
また、検知抵抗に流れる電流は、携帯型電子機器の消費電流や充電電流に依存し、一般には、消費電流および充電電流とも数A程度の大きさである。上記の場合、例えば、検知抵抗を20mΩ、最大充電電流を−6.25A(−符号は、充電時の電流の方向を表す)、最大消費電流を+6.25A(+符号は、放電時の電流の方向を表す)とすると、検知抵抗の両端に現れる電圧は、±125mVとなる。従来の充放電判別回路では、この入力電圧を差動増幅回路によって増幅し,または,演算増幅回路を用いた積分回路によって電荷を積算する方法が用いられているが、これらの差動増幅回路や演算増幅回路には、通常、製品ごとに±数mVの範囲内でばらつく入力オフセット電圧が存在する。この入力オフセット電圧は、例えば、±1mVとすると、検知抵抗に流れる電流の±50mAに相当する。従来の充放電判別回路では、例えば−6.25A〜−50mA,および,+50mA〜+6.25Aを測定範囲としていた。 Further, the current flowing through the detection resistor depends on the consumption current and the charging current of the portable electronic device, and generally both the consumption current and the charging current are about several A. In the above case, for example, the detection resistance is 20 mΩ, the maximum charging current is −6.25 A (− sign indicates the direction of current during charging), the maximum current consumption is +6.25 A (+ sign is the current during discharging) The voltage appearing across the sensing resistor is ± 125 mV. In a conventional charge / discharge discrimination circuit, a method is used in which the input voltage is amplified by a differential amplifier circuit or charges are integrated by an integration circuit using an operational amplifier circuit. An operational amplifier circuit usually has an input offset voltage that varies within a range of ± several mV for each product. For example, when the input offset voltage is ± 1 mV, it corresponds to ± 50 mA of the current flowing through the detection resistor. In the conventional charge / discharge discrimination circuit, for example, −6.25 A to −50 mA and +50 mA to +6.25 A are set as the measurement range.
以下、従来の充放電判別回路について、図面を参照しながら説明する。 Hereinafter, a conventional charge / discharge determination circuit will be described with reference to the drawings.
図8は、従来の充放電判別回路3の構成を示す図である。この充放電判別回路3は、積分回路30と、初期化回路31と、比較回路301,302と、カウンタ303,304とを備えている。積分回路30には、入力オフセット電圧Vosを小さくしようとして設計された演算増幅回路300を用いている。初期化回路31は、初期化電圧Vcを出力する電圧源と、積分回路30に用いられているコンデンサC1の一端を初期化電圧VcにするスイッチSW3とを備えている。比較回路301は、積分回路30の出力電圧V30と基準電圧VHとを比較する。カウンタ303は、スイッチSW3が非導通になり初期化電圧Vcから切り離されたときから比較回路301の出力V31が反転したときまでを計測する。比較回路302は、積分回路30の出力電圧V30と基準電圧VLとを比較する。カウンタ304は、スイッチSW3が非導通になり初期化電圧Vcから切り離されたときから比較回路302の出力V32が反転したときまでを計測する。積分回路30は、演算増幅回路300の出力端子dと反転入力端子bとの間にコンデンサC1が並列に接続され、また、反転入力端子bと端子aとの間に抵抗R1が接続され、さらに、非反転入力端子cに基準電圧GNDが接続されている。
FIG. 8 is a diagram showing a configuration of a conventional charge /
次に、上記のように構成された従来の充放電判別回路3の動作について図9を参照しながら説明する。
Next, the operation of the conventional charge /
二次電池と基準電圧GNDとの間に接続された検知抵抗Rinに充放電電流が流れ、その両端に入力電圧Vinが現れる。このとき積分回路30の出力電圧V30は、
図9では、入力オフセット電圧Vos>0の場合について、入力電圧Vin>Vos(充電)のときと、入力電圧Vin<−Vos(放電)のときの各電圧波形を示している。 FIG. 9 shows voltage waveforms when the input voltage V in > V os (charge) and when the input voltage V in <−V os (discharge) when the input offset voltage V os > 0. .
まず、充電状態で、入力オフセット電圧Vos>0,かつ,入力電圧Vin>Vosのとき、積分回路30の出力電圧V30の傾きは[数2]より、
次に、放電状態で、入力オフセット電圧Vos>0,かつ,入力電圧Vin<−Vosのとき、積分回路30の出力電圧V30の傾きは[数2]より、
したがって、入力電圧Vinが、
また、入力オフセット電圧Vos<0の場合についても、[数5]と同じ結果が得られるので、ここでは説明を省略する。
しかしながら上記従来の充放電判別回路3では、積分回路30に用いられる演算増幅回路300に意図しない入力オフセット電圧Vosが存在するため、入力電圧Vinの条件によっては、積分回路30の出力電圧V30の状態が変化せず、充放電電流の極性判別が不能となる問題と、正確に判別できない入力電圧範囲が存在するという2つの問題があった。
However the the conventional charging and discharging
1つ目の問題は、入力電圧Vinと入力オフセット電圧Vosが等しいとき、[数1]において、初期電圧Vcから基準電圧VLまでの時間,および,初期化電圧Vcから基準電圧VHまでの時間をともにTcで表すと、
2つ目の問題は、入力電圧Vinと入力オフセット電圧Vosの条件によっては充放電電流の極性を誤判別する場合があることである。 The second problem is the conditions of an input voltage V in input offset voltage V os is that sometimes misjudged the polarity of the charge and discharge current.
ここでは、入力オフセット電圧Vos>0の場合について、入力電圧Vinの電圧範囲ごとに積分回路30の出力電圧V30の傾きを調べることによって、従来の充放電判別回路3の判別結果と比較する。
Comparison Here, a case of the input
Vos>0のとき、積分回路30の出力電圧V30は、
Vin>Vos,すなわち,充電のとき、
0<Vin<Vos,すなわち,充電のとき、
Vin<0のとき,すなわち,放電のとき、
Vos<0のときも同様に、積分回路30の出力電圧V30は、
Vin>0,すなわち,充電のとき、
−Vos<Vin<0,すなわち,放電のとき、
Vin<−Vosのとき,すなわち,放電のとき、
図10は、入力オフセット電圧Vos>0であり、入力電圧Vinが、0<Vin<Vosの充電状態と、Vin<0の放電状態のときの従来の充放電判別回路3の動作例である。積分回路30の出力電圧V30が充電状態,放電状態の両方において基準電圧VHに達しており、比較回路301,302の一方の出力V31のみが反転しており、充電状態において誤判別している。
Figure 10 is the input
図11は、入力オフセット電圧Vosと入力電圧Vinの入力電圧範囲に対する従来の充放電判別回路3の判別結果の正誤を示す図である。図11より明らかなように、従来の充放電判別回路3は、入力電圧範囲に対して、誤判別する範囲が存在している。
Figure 11 is a diagram showing a conventional charge-
以上のように、従来の充放電判別回路3は、積分回路30に用いられる演算増幅回路300の入力オフセット電圧Vosによって、比較回路301,302の出力電圧V31,V32のいずれもが反転せず充放電電流の極性を判別できないことがあり、さらに、入力電圧範囲の中で、充放電電流の極性を誤判別する場合がある。
As described above, in the conventional charge /
電圧極性判別回路(1)は、積分回路(10)と、スイッチ(SW0)と、時間計測回路(12)とを備える。前記積分回路(10)は、前記積分回路(10)の入力電圧(Vin)の最大値より大きい,または,最小値より小さい入力オフセット電圧(Vosa)を有する演算増幅回路(100)を用いて構成されている。スイッチ(SW0)は、前記積分回路(10)への入力電圧(Vin)を、極性判別対象の電圧,または,第1の基準電圧(GND)に切り替える。時間計測回路(12)は、前記積分回路(10)の出力電圧(V10)が設定電圧に到達するまでの時間を計測し、この計測結果に基づいて前記積分回路(10)への入力電圧(Vin)の極性を判別する。 The voltage polarity discrimination circuit (1) includes an integration circuit (10), a switch (SW0), and a time measurement circuit (12). The integration circuit (10) uses an operational amplifier circuit (100) having an input offset voltage (V osa ) greater than the maximum value or less than the minimum value of the input voltage (V in ) of the integration circuit (10). Configured. The switch (SW0) switches the input voltage (V in ) to the integration circuit (10) to the voltage for polarity discrimination or the first reference voltage (GND). Time measuring circuit (12), the output voltage of the integrating circuit (10) (V 10) is measuring the time to reach the set voltage, the input voltage to the integrator circuit on the basis of the measurement results (10) Determine the polarity of (V in ).
上記電圧極性判別回路(1)においては、積分回路(10)に用いられる演算増幅回路(100)の入力オフセット電圧(Vosa)を積分回路(10)の入力電圧(Vin)の絶対値より大きくしているので、入力電圧(Vin)の範囲は、入力オフセット電圧(Vosa)より小さな連続的な範囲で、入力電圧(Vin)の極性,すなわち,極性判別対象の電圧の極性を正確に判別することができる。また、入力電圧(Vin)と入力オフセット電圧(Vosa)が等しい状態とはならないため、必ず入力電圧(Vin)の極性,すなわち,極性判別対象の電圧の極性を判別することができる。 In the voltage polarity discrimination circuit (1), the input offset voltage (V osa ) of the operational amplifier circuit (100) used in the integration circuit (10) is calculated from the absolute value of the input voltage (V in ) of the integration circuit (10). Since the input voltage (V in ) range is a continuous range smaller than the input offset voltage (V osa ), the polarity of the input voltage (V in ), i.e. It can be determined accurately. Further, since the input voltage (V in ) and the input offset voltage (V osa ) are not equal, it is possible to always determine the polarity of the input voltage (V in ), that is, the polarity of the voltage to be subjected to polarity determination.
好ましくは、前記時間計測回路(22)は、第1の比較回路(101)と、第2の比較回路(202)と、論理回路(203)と、カウンタ(204)と、判定回路(205)とを含む。第1の比較回路(101)は、前記積分回路(10)の出力電圧(V10)と前記第2の基準電圧(VH)とを比較しその比較結果を出力する。第2の比較回路(202)は、前記積分回路(10)の出力電圧(V10)と第3の基準電圧(VL)とを比較しその比較結果を出力する。論理回路(203)は、前記第1の比較回路(101)の出力電圧(V11)の反転,前記第2の比較回路(202)の出力電圧(V22)の反転に応答してセット,リセットされる電圧(V23)を出力する。カウンタ(204)は、前記論理回路(203)の出力を設定値(2N)まで計測する。判定回路(205)は、前記スイッチ(SW0)により前記積分回路(10)への入力電圧(Vin)が切り替えられたときから前記カウンタ(204)による計測値が前記設定値(2N)に至るまでの時間(Tosn,Tchn,Tdisn)を計測し、この計測結果に基づいて前記積分回路(10)への入力電圧(Vin)の極性を判別する。また、前記電圧極性判別回路は、前記論理回路(203)の出力(V23)に応答して前記積分回路(10)の出力電圧(V10)を初期化する初期化回路(21)をさらに備える。 Preferably, the time measurement circuit (22) includes a first comparison circuit (101), a second comparison circuit (202), a logic circuit (203), a counter (204), and a determination circuit (205). Including. The first comparison circuit (101) compares the output voltage (V 10 ) of the integration circuit ( 10 ) with the second reference voltage (V H ) and outputs the comparison result. The second comparison circuit (202) compares the output voltage (V 10 ) of the integration circuit ( 10 ) with the third reference voltage (V L ) and outputs the comparison result. The logic circuit (203) is set in response to inversion of the output voltage (V 11 ) of the first comparison circuit (101) and inversion of the output voltage (V 22 ) of the second comparison circuit (202). The reset voltage (V 23 ) is output. The counter (204) measures the output of the logic circuit (203) up to a set value (2 N ). The determination circuit (205) is configured so that the measured value by the counter (204) becomes the set value (2 N ) from when the input voltage (V in ) to the integration circuit (10) is switched by the switch (SW0). Time (T osn , T chn , T disn ) is measured, and the polarity of the input voltage (V in ) to the integrating circuit (10) is determined based on the measurement result. The voltage polarity discrimination circuit further includes an initialization circuit (21) for initializing the output voltage (V 10 ) of the integration circuit (10) in response to the output (V 23 ) of the logic circuit (203). Prepare.
上記電圧極性判別回路(2)においては、積分回路(10)に用いられる演算増幅回路(100)の入力オフセット電圧(Vosa)を積分回路(10)の入力電圧(Vin)の絶対値より大きくしているので、入力電圧(Vin)の範囲は、入力オフセット電圧(Vosa)より小さな連続的な範囲で、入力電圧(Vin)の極性,すなわち,極性判別対象の電圧の極性を正確に判別することができる。また、入力電圧(Vin)と入力オフセット電圧(Vosa)が等しい状態とはならないため、必ず入力電圧(Vin)の極性,すなわち,極性判別対象の電圧の極性を判別することができる。 In the voltage polarity discrimination circuit (2), the input offset voltage (V osa ) of the operational amplifier circuit (100) used in the integration circuit (10) is calculated from the absolute value of the input voltage (V in ) of the integration circuit (10). Since the input voltage (V in ) range is a continuous range smaller than the input offset voltage (V osa ), the polarity of the input voltage (V in ), i.e. It can be determined accurately. Further, since the input voltage (V in ) and the input offset voltage (V osa ) are not equal, it is possible to always determine the polarity of the input voltage (V in ), that is, the polarity of the voltage to be subjected to polarity determination.
さらに、時間の計測を、カウンタでクロック数を計測することにより行うシステムであっても、全入力電圧範囲において、極性を正確に判別することができる。 Furthermore, even in a system that measures time by measuring the number of clocks with a counter, the polarity can be accurately determined in the entire input voltage range.
好ましくは、前記極性判別対象の電圧は、所定の電源に直列接続された検知抵抗(Rin)の両端電圧である。このようにすれば、検知抵抗(Rin)に流れる電流の極性を判別することもできる。 Preferably, the voltage of the polarity discrimination target is a voltage across a detection resistor (R in ) connected in series to a predetermined power source. In this way, the polarity of the current flowing through the detection resistor (R in ) can also be determined.
上記電圧極性判別回路によれば、全入力電圧範囲において、入力電圧(Vin)の極性,すなわち,極性判別対象の電圧の極性を正確に判別することができる。 According to the voltage polarity discrimination circuit, the polarity of the input voltage (V in ), that is, the polarity of the voltage to be polarity discriminated can be accurately discriminated in the entire input voltage range.
以下、本発明の実施の形態について、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(第1の実施形態)
図1は、第1の実施形態による充放電判別回路1の構成図である。充放電判別回路1は、スイッチSW0と、積分回路10と、初期化回路11と、時間計測回路12とを備えている。
(First embodiment)
FIG. 1 is a configuration diagram of a charge /
積分回路10は、演算増幅回路100と、コンデンサC1と、抵抗R1とを含む。コンデンサC1は、演算増幅回路100の出力端子dと反転入力端子bとの間に接続されている。抵抗R1は、演算増幅回路100の反転入力端子bとスイッチSW0との間に接続されている。演算増幅回路100の非反転入力端子cは基準電圧GNDに接続されている。演算増幅回路100は、入力電圧範囲外のレベルの入力オフセット電圧Vosaを有する。ここで、入力電圧範囲外とは、積分回路10の入力電圧Vinの最大値より大きい,または,最小値より小さい領域である。入力オフセット電圧Vosaは、入力電圧Vinの入力電圧範囲外のレベルに設定するのが望ましいが、入力電圧Vinの発生頻度が少ない最大値または最小値に近い領域に設定してもかまわない。
Integrating
スイッチSW0は、演算増幅回路100の反転入力端子bの接続先を入力端子aまたは基準電圧GNDに切り替える。入力端子aは二次電池の負極と検知抵抗Rinとの間のノードに接続されている。
The switch SW0 switches the connection destination of the inverting input terminal b of the
初期化回路11はスイッチSW1を含む。スイッチSW1は、演算増幅回路100の出力端子dと反転入力端子bとの間にコンデンサC1と並列に接続されている。
The
時間計測回路12は、比較回路101と、判定回路102とを含む。比較回路101は、積分回路10の出力電圧V10と基準電圧VHとを比較しその結果を出力する。判定回路102は、スイッチSW0により反転入力端子bの接続先が入力端子aまたは基準電圧GNDに切り替えられたときから比較回路101の出力電圧V11が反転するまでの時間(TdisまたはTch)を計測する。
The
次に、上記のように構成された充放電判別回路1の動作について図2を参照しながら説明する。ここでは、動作の理解を簡単にするために、一定電流の場合,すなわち,入力電圧Vinとして一定の場合、および、入力オフセット電圧Vosa>0の場合を例に説明する。
Next, the operation of the charge /
まず、スイッチSW0を基準電圧GND(=0V)側に切り替え、図2(a)のように入力電圧Vin=0Vとし、充放電判別の基準時間を測定する。このとき積分回路10の出力電圧V10は、基準電圧GNDから基準電圧VHに達する。この時間をTosaとすると、
次に、スイッチSW0を入力端子a側に切り替え、充電または放電の状態に対応した時間を測定する。このとき、二次電池の充電と放電によって極性が異なった入力電圧Vinが印加される。 Next, the switch SW0 is switched to the input terminal a side, and the time corresponding to the state of charge or discharge is measured. At this time, the input voltage V in which polarity is different is applied by the charging and discharging of the secondary battery.
二次電池を充電している場合、電流が電池の正極に流れ込み、電池の負極から基準電圧GND(=0V)を通り流れ出すため、入力電圧Vin>0Vである(図2(a)充電)。このときの積分回路10の出力電圧V10は、基準電圧GNDから基準電圧VHまでの時間をTchとすると(図2(b)充電)、入力オフセット電圧Vosaを入力電圧範囲より大きく(Vosa>Vin)しているので、充電時の入力電圧範囲(0V<Vin<Vosa)に対して、
二次電池を放電している場合、電流が電池の正極から基準電圧GND(=0V)を通り電池の負極に流れるため、入力電圧Vin<0Vである(図2(a)放電)。このときの積分回路10の出力電圧V10は、基準電圧GNDから基準電圧VHまでの時間をTdisとすると(図2(b)放電)、入力オフセット電圧Vosaを入力電圧範囲より大きく(Vosa>Vin)しているので、放電時の入力電圧範囲(−Vosa<Vin<0V)に対して、
したがって、入力電圧Vinの入力電圧範囲(−Vosa<Vin<Vosa)において、
この比較は、判定回路102において、それぞれの時間Tosa,Tdis,Tchの計測結果をレジスタなどの記憶回路に保持し、時間Tosaに対する減算などの演算によって行われる。判定回路102として、時間Toasの計測結果がセットされたダウンカウンタによって処理されてもよい。なお、この処理は、充放電判別回路1の外部にあるマイクロコンピュータや、専用の演算回路によって行われてもよい。
This comparison is performed in the
以上、本実施形態によると、積分回路10に用いられる演算増幅回路100にもたせる入力オフセット電圧Vosaを入力電圧Vinより大きくしているので、入力電圧Vinは、−Vosa<Vin<Vosaの連続的な範囲で、充放電電流の極性を正確に判別することができる。また、入力電圧値Vinと入力オフセット電圧値VosをVin<Vosaの条件を満たし,かつ,適当な差をつけることによって、Vin=Vosaの状態とはならないため、必ず比較回路101の出力電圧V11は反転し、充放電電流の極性を判別することができる。
As described above, in this embodiment, since an input offset voltage V osa to have the
なお、本実施形態では、入力電圧Vinに対する積分回路10の出力電圧V10の基準電圧VHに到達する時間を比較することにより、充放電電流の極性を判別した例を示したが、基準時間を設定し、その時間に到達した積分回路10の出力電圧V10のレベルを測定し、入力電圧Vin=0Vのときの積分回路10の出力電圧V10のレベルと比較することによっても、本実施形態と同様の効果が得られる。
In the present embodiment, by comparing the time to reach the reference voltage V H of the output voltage V 10 of the
(第2の実施形態)
図3は、第2の実施形態による充放電判別回路2の構成図である。充放電判別回路2は、スイッチSW0と、積分回路10と、初期化回路21と、時間計測回路22とを備えている。
(Second embodiment)
FIG. 3 is a configuration diagram of the charge /
積分回路10は、演算増幅回路100と、コンデンサC1と、抵抗R1とを含む。コンデンサC1は、演算増幅回路100の出力端子dと反転入力端子bとの間に接続されている。抵抗R1は、演算増幅回路100の反転入力端子bとスイッチSW0との間に接続されている。演算増幅回路100の非反転入力端子cは基準電圧GNDに接続されている。演算増幅回路100は、入力電圧範囲外のレベルの入力オフセット電圧Vosaを有する。ここでも、第1の実施形態と同様に、入力電圧範囲外とは、積分回路10の入力電圧Vinの最大値より大きい,または,最小値より小さい領域である。入力オフセット電圧Vosaは、入力電圧Vinの入力電圧範囲外のレベルに設定するのが望ましいが、入力電圧Vinの発生頻度が少ない最大値または最小値に近い領域に設定してもかまわない。
Integrating
スイッチSW0は、演算増幅回路100の反転入力端子bの接続先を入力端子aまたは基準電圧GNDに切り替える。入力端子aは二次電池の負極と検知抵抗Rinとの間のノードに接続されている。
The switch SW0 switches the connection destination of the inverting input terminal b of the
時間計測回路22は、比較回路101,202と、論理回路203と、カウンタ204と、判定回路205とを含む。比較回路101は、積分回路10の出力電圧V10と基準電圧VHとを比較しその結果を出力する。比較回路202は、積分回路10の出力電圧V10と基準電圧VLとを比較しその結果を出力する。論理回路203は、比較回路101の出力電圧V11と比較回路202の出力電圧V22を入力とし、電圧V23を出力する。論理回路203の出力電圧V23は、電圧V11の立ち下がり(Vdd→0)に応答してリセットされ(V23=0V)、電圧V22の立ち下がり(Vdd→0)に応答してセットされる(V23=Vdd)。カウンタ204は、論理回路203の出力電圧V23を設定値まで計測する。判定回路205は、スイッチSW0により反転入力端子bの接続先が入力端子aまたは基準電圧GNDに切り替えられたときからカウンタ204の計測値が設定値に至るまでの時間を計測し充放電電流の極性を判別する。
The
初期化回路21はスイッチSW2を含む。スイッチSW2は、演算増幅回路100の出力端子dと反転入力端子bとの間にコンデンサC1と並列に接続されている。スイッチSW2は、論理回路203の出力電圧V23に応答して導通状態/非導通状態を切り替える。
The
次に、上記のように構成された充放電判別回路2の動作について、図4を参照しながら説明する。ここでも、動作の理解を簡単にするために、一定電流の場合,すなわち,入力電圧Vinとして一定値、および、入力オフセット電圧Vosa>0の場合を例に説明する。
Next, the operation of the charge /
まず、スイッチSW0を基準電圧GND(=0V)側に切り替え、図4(a)のように入力電圧Vin=0Vとし、充放電判別の基準時間を測定する。このとき積分回路10の出力電圧V10は、図4(b)に示すように基準電圧VLから基準電圧VHに達する。この時間をTosaとすると、
積分回路10の出力電圧V10の1周期の時間は、
時間の計測を、カウンタでクロック数を計測することにより行うシステムの場合、クロックとのタイミングのずれによる最大1クロック分の時間の誤差を含む(図4(g))。すなわち、
次に、スイッチSW0を入力端子a側に切り替えた場合、二次電池の充電と放電によって極性が異なった入力電圧Vinが印加される。 Then, when switching the switch SW0 to the input terminal a side, the input voltage V in which polarity is different is applied by the charging and discharging of the secondary battery.
これら充電および放電の場合において、回路動作は図4と同様であり、充電のときと放電のときで測定時間が異なるだけであるので、充放電時の図は省略する。 In these cases of charging and discharging, the circuit operation is the same as in FIG. 4, and only the measurement time is different between charging and discharging, and therefore the drawing at the time of charging and discharging is omitted.
二次電池が放電しているときの時間をTdisn,充電しているときの時間をTchnとすると、放電のときは図4のTosnがTdisnに、充電のときは図4のTosnがTchnに置き換わる。 Time T Disn when the secondary battery is discharging, when the time is for T chn when being charged, T osn in Figure 4 when the discharge is T Disn, when the charging of FIG. 4 T osn replaces T chn .
よって、クロックによる誤差を含めると、
放電の場合は、
In case of discharge,
したがって、最初に、または定期的あるいは不定期的に時間Tosnを計測しておき、次に時間TdisnまたはTchnを計測し時間Tosnと比較することにより、充放電の状態を正確に判別することが可能となる。 Thus, initially, or periodically or aperiodically time advance measured T osn, by comparing the next time T Disn or T chn the measured time T osn, accurately determine the state of charge and discharge It becomes possible to do.
この比較は、判定回路205において、それぞれの時間Tosn,Tdisn,Tchnの計測結果をレジスタなどの記憶回路に保持し、時間Tosnに対する減算などの演算によって行われる。判定回路205として、時間Tosnの計測結果がセットされたダウンカウンタによって処理されてもよい。なお、この処理は、充放電判別回路2の外部にあるマイクロコンピュータや、専用の演算回路によって行われてもよい。
This comparison is performed by the
以上、本実施形態によると、時間の計測を、カウンタでクロック数を計測することにより行うシステムであっても、全範囲の充放電電流に対して極性を正確に判別することができる。また、入力電圧値Vinと入力オフセット電圧値VosをVin<Vosaの条件を満たし,かつ,適当な差をつけることによって、Vin=Vosaの状態とはならないため、必ず比較回路101,202の出力電圧V11,V22は反転し、充放電電流の極性を判別することができる。 As described above, according to the present embodiment, even in a system that measures time by measuring the number of clocks with a counter, the polarity can be accurately determined with respect to the charge / discharge current in the entire range. Further, the input offset voltage V os and the input voltage value V in satisfies the condition V in <V osa, and, by attaching a suitable difference, since not a state of V in = V osa, always comparing circuit The output voltages V 11 and V 22 of 101 and 202 are inverted, and the polarity of the charge / discharge current can be determined.
図5,図6,図7は、第1の実施形態および第2の実施形態に係わる演算増幅回路100の入力オフセット電圧Vosaを実現する例である。図5は、演算増幅回路によく用いられる差動入力段の一対のトランジスタのサイズに差をつけて入力オフセット電圧をもたせた例である。ここでは、差動入力段の一方のトランジスタを並列に複数接続する(MP1,MP3)ことによりトランジスタのサイズに差をつけている。図6は、演算増幅回路によく用いられる電流源の電流量に差をつけて入力オフセット電圧をもたせた例である。ここでは、電流源としてカレントミラーを構成する一対のトランジスタの一方を並列に複数接続する(MN1,MN3)ことによりトランジスタのサイズに差をつけ、電流量に差をつけている。図5および図6では、一般的な演算増幅回路を用いて説明したが、折り返しカスコード差動増幅回路等の他の差動または演算増幅回路であっても同様の効果が得られるのはいうまでもない。図7は、バイアス電圧を印加することによる入力オフセット電圧をもたせた演算増幅回路を示す図である。
5, FIG. 6, and FIG. 7 are examples of realizing the input offset voltage V osa of the
なお、第1および第2の実施形態では、演算増幅回路100の非反転入力側に入力オフセット電圧Vosaをもたせたが、反転入力側に入力オフセット電圧Vosaをもたせ、所望の動作を得るようにしても、本実施形態と同様の効果が得られる。
In the first and second embodiments, remembering input offset voltage V osa to the non-inverting input of the
また、第1および第2の実施形態では、演算増幅回路100に入力オフセット電圧Vosaをもたせているが、バイアス電圧を印加しても同様の効果が得られることは言うまでもない。
In the first and second embodiments, the
さらに、第1および第2の実施形態では、二次電池を用いた充放電判別の例で説明しているが、一般の電源とした電流検知での電流極性の判別に使用しても本実施形態と同様の効果が得られる。 Furthermore, in the first and second embodiments, the example of charge / discharge determination using a secondary battery has been described, but the present embodiment is also used when determining current polarity in current detection using a general power source. The same effect as the form can be obtained.
本発明は、二次電池を搭載した携帯電話,デジタルカメラ,ゲーム機などの携帯型電子機器等に有用である。また、電流検出器等にも応用可能である。たとえば、二次電池によって電力が供給される電子機器の消費電流や電荷量,および,二次電池の充電時の充電電流や積算電荷量を検出し、二次電池の残容量を検出または推定するシステムにおいてその充放電電流の極性を判別する回路として有用である。 The present invention is useful for portable electronic devices such as mobile phones, digital cameras, and game machines equipped with secondary batteries. It can also be applied to current detectors and the like. For example, it detects or estimates the remaining capacity of a secondary battery by detecting the current consumption and charge amount of an electronic device supplied with power by the secondary battery, and the charge current and accumulated charge amount when charging the secondary battery. It is useful as a circuit for discriminating the polarity of the charge / discharge current in the system.
1,2,3…充放電判別回路
10,30…積分回路
11,21,31…初期化回路
12,22…時間計測回路
100,300…演算増幅回路
101,202,301,302…比較回路
102,205…判定回路
203…論理回路
204,303,304…カウンタ
C1…コンデンサ
R1,Rin…抵抗
SW0,SW1,SW2,SW3…スイッチ
GND…(第1の)基準電圧
VH…(第2の)基準電圧
VL…(第3の)基準電圧
Vdd…(第4の)基準電圧
Vin…入力電圧
Vos,Vosa…入力オフセット電圧
Vc…初期化電圧
CLK…クロック入力電圧
V10,V30…積分回路の出力電圧
V11,V22,V31,V32…比較回路の出力電圧
V23…論理回路の出力電圧
V24…カウンタの出力電圧
a…充放電判別回路の入力端子
b…演算増幅回路の反転入力端子
c…演算増幅回路の非反転入力端子
d…演算増幅回路の出力端子
1,2,3 ... Charge / discharge discrimination circuit
10,30 ... Integral circuit
11,21,31 ... Initialization circuit
12,22… Time measurement circuit
100,300 ... Operational amplifier circuit
101,202,301,302 ... Comparison circuit
102,205 ... Judgment circuit
203… Logic circuit
204,303,304 ... Counter
C 1 ... Capacitor
R 1 , R in … resistance
SW0, SW1, SW2, SW3 ... Switch
GND ... (first) reference voltage
V H ... (second) reference voltage
V L ... (third) reference voltage
V dd ... (fourth) reference voltage
V in … Input voltage
V os , V osa … Input offset voltage
V c ... Initialization voltage
CLK: Clock input voltage
V 10 , V 30 ... Output voltage of the integration circuit
V 11 , V 22 , V 31 , V 32 … Output voltage of the comparison circuit
V 23 ... Output voltage of logic circuit
V 24 ... Counter output voltage
a: Input terminal of charge / discharge discrimination circuit
b: Inverting input terminal of operational amplifier circuit
c: Non-inverting input terminal of operational amplifier circuit
d: Output terminal of operational amplifier
Claims (17)
前記積分回路の出力電圧が設定電圧に到達するまでの時間を計測し、この計測結果に基づいて前記積分回路への入力電圧の極性を判別する時間計測回路と、
を備え、
前記積分回路は、
前記積分回路の入力電圧の最大値より大きい,または,最小値より小さい入力オフセット電圧を有する演算増幅回路を用いて構成されている、
ことを特徴とする電圧極性判別回路。 And integral circuits,
It measures the time until the output voltage of the previous SL integral circuits reaches the set voltage, and time measurement circuits to determine the polarity of the input voltage to the integrator circuits based on the measurement result,
With
The integration circuits is,
Greater than the maximum value of the input voltage of the integration circuits, or are configured by using an operational amplifier circuits having a minimum value less than the input offset voltage,
A voltage polarity discriminating circuit.
前記積分回路への入力電圧を、極性判別対象の電圧,または,第1の基準電圧に切り替えるスイッチを備え、
前記時間計測回路は、
前記積分回路の出力電圧と第2の基準電圧とを比較しその比較結果を出力する比較回路と、
前記スイッチにより前記積分回路への入力電圧が切り替えられたときから前記比較回路の出力電圧が反転するまでの時間を計測し、この計測結果に基づいて前記積分回路への入力電圧の極性を判別する判定回路と、
を含む、
ことを特徴とする電圧極性判別回路。 In claim 1,
A switch for switching an input voltage to the integration circuit to a voltage for polarity discrimination or a first reference voltage;
The time measurement circuitry is,
And comparison circuitry for outputting a comparison result compared with the output voltage and a second reference voltage of the integrating circuits,
The measured time until the output voltage of the comparator circuits is inverted from the time the more the input voltage to the integrator circuits is switched to the switch, to the integration circuits based on the measurement result and determination circuits for determining the polarity of the input voltage of,
including,
A voltage polarity discriminating circuit.
前記判定回路は、
前記スイッチにより前記積分回路への入力電圧が切り替えられたときから前記比較回路の出力電圧が反転するまでの時間を計測するタイマを含む、
ことを特徴とする電圧極性判別回路。 In claim 2,
The determination circuitry is
Comprising a timer for measuring the time until the output voltage of the comparator circuits is inverted from when switched more input voltage to the integrator circuits to the switch,
A voltage polarity discriminating circuit.
前記判定回路は、
前記タイマの計測結果を記憶する記憶回路をさらに含む、
ことを特徴とする電圧極性判別回路。 In claim 3,
The determination circuitry is
A storage circuit for storing a measurement result of the timer;
A voltage polarity discriminating circuit.
前記判定回路は、
前記計測結果を比較する演算回路をさらに含む、
ことを特徴とする電圧極性判別回路。 In claim 4,
The determination circuitry is
It further includes an arithmetic circuit for comparing the measurement results,
A voltage polarity discriminating circuit.
前記積分回路への入力電圧を、極性判別対象の電圧,または,第1の基準電圧に切り替えるスイッチを備え、
前記時間計測回路は、
前記スイッチにより前記積分回路への入力電圧が前記第1の基準電圧に切り替えられたときから前記積分回路の出力電圧が第2の基準電圧に到達するまでの時間と、前記スイッチにより前記積分回路への入力電圧が前記極性判別対象の電圧に切り替えられたときから前記積分回路の出力電圧が第2の基準電圧に到達するまでの時間と、を比較することによって、前記積分回路への入力電圧の極性を判別する、
ことを特徴とする電圧極性判別回路。 In claim 1,
A switch for switching an input voltage to the integration circuit to a voltage for polarity discrimination or a first reference voltage;
The time measurement circuitry is,
During when the output voltage of the integration circuits from when the input voltage to more the integration circuits to the switch is switched to the first reference voltage is to reach the second reference voltage If, when the output voltage of the integration circuits from when the input voltage to more the integration circuits to the switch is switched to the voltage of the polarity discrimination object is to reach the second reference voltage and while, by comparing, determines the polarity of the input voltage to the integrator circuits,
A voltage polarity discriminating circuit.
前記積分回路への入力電圧を、極性判別対象の電圧,または,第1の基準電圧に切り替えるスイッチを備え、
前記時間計測回路は、
前記積分回路の出力電圧と第2の基準電圧とを比較しその比較結果を出力する第1の比較回路と、
前記積分回路の出力電圧と第3の基準電圧とを比較しその比較結果を出力する第2の比較回路と、
前記第1の比較回路の出力電圧の反転,前記第2の比較回路の出力電圧の反転に応答してセット,リセットされる電圧を出力する論理回路と、
前記論理回路の出力を設定値まで計測するカウンタと、
前記スイッチにより前記積分回路への入力電圧が切り替えられたときから前記カウンタによる計測値が前記設定値に至るまでの時間を計測し、この計測結果に基づいて前記積分回路への入力電圧の極性を判別する判定回路と、
を含み、
前記電圧極性判別回路は、
前記論理回路の出力に応答して前記積分回路の出力電圧を初期化する初期化回路をさらに備える、
ことを特徴とする電圧極性判別回路。 In claim 1,
A switch for switching an input voltage to the integration circuit to a voltage for polarity discrimination or a first reference voltage;
The time measurement circuitry is,
A first comparison circuits of the outputs to the comparison result compared with the output voltage and a second reference voltage of the integrating circuits,
A second comparison circuits for outputting a comparison result compared with the output voltage and the third reference voltage of the integrating circuits,
And logic circuitry for outputting the first comparison circuits output voltage of the inverting, the second comparison circuits set in response to the inversion of the output voltage of voltage to be reset,
A counter for measuring the output of the logic circuits in the configuration Nema,
Between when the measurement value by the counter from the time the input voltage to more the integration circuits to the switch has been switched up to the set value is measured, the integration times on the basis of the measurement result and road determination times to determine the polarity of the input voltage to the road,
Including
The voltage polarity discrimination circuit is
Further comprising an initialization circuitry for initializing an output voltage of the integration circuits in response to the output of said logic circuits,
A voltage polarity discriminating circuit.
前記初期化回路は、
前記論理回路の出力に応じて導通,または,非導通状態になり、前記積分回路の出力電圧を前記第3の基準電圧に設定するスイッチを含む、
ことを特徴とする電圧極性判別回路。 In claim 7,
It said initialization circuitry is,
Conductive in response to the output of said logic circuitry, or, rendered non-conductive, including the switch to set the output voltage of said integration circuits to said third reference voltage,
A voltage polarity discriminating circuit.
前記判定回路は、
前記スイッチにより前記積分回路への入力電圧が切り替えられたときから前記カウンタによる計測値が前記設定値に至るまでの時間を計測するタイマを含む、
ことを特徴とする電圧極性判別回路。 In claim 7,
The determination circuitry is
Include a timer that measures how long measured values by the counter from the time the input voltage to more the integration circuits to the switch has been switched through to the setting value,
A voltage polarity discriminating circuit.
前記判定回路は、
前記タイマの計測結果を記憶する記憶回路をさらに含む、
ことを特徴とする電圧極性判別回路。 In claim 9,
The determination circuitry is
A storage circuit for storing a measurement result of the timer;
A voltage polarity discriminating circuit.
前記判定回路は、
前記計測結果を比較する演算回路をさらに含む、
ことを特徴とする電圧極性判別回路。 In claim 10,
The determination circuitry is
It further includes an arithmetic circuit for comparing the measurement results,
A voltage polarity discriminating circuit.
前記判定回路は、
前記スイッチにより前記積分回路への入力電圧が前記第1の基準電圧に切り替えられたときから前記カウンタによる計測値が前記設定値に至るまでの時間と、前記スイッチにより前記積分回路への入力電圧が前記極性判別対象の電圧に切り替えられたときから前記カウンタによる計測値が前記設定値に至るまでの時間と、を比較することによって、前記積分回路への入力電圧の極性を判別する、
ことを特徴とする電圧極性判別回路。 In claim 7,
The determination circuitry is
And time until the measurement value by the counter from the time the input voltage to more the integration circuits to the switch is switched to the first reference voltage reaches the set value, the switch by more measurements by the counter from the time the input voltage is switched to the voltage of the polarity discrimination object to the integration circuits to compare the time until reaching the set value, the to determine the polarity of the input voltage to the integrator circuits,
A voltage polarity discriminating circuit.
前記記憶回路は、アップカウンタ,または,ダウンカウンタである、
ことを特徴とする電圧極性判別回路。 In claim 4 or 10,
The storage circuit is an up counter or a down counter.
A voltage polarity discriminating circuit.
前記演算増幅回路は、
差動入力段の一対のトランジスタのサイズに差をつけることによって前記入力オフセット電圧を発生させる、
ことを特徴とする電圧極性判別回路。 In claim 1,
The operational amplifier circuits are
Generating the input offset voltage by putting a difference in size of the pair of transistors of the differential input stage,
A voltage polarity discriminating circuit.
前記演算増幅回路は、
差動入力段の一対のトランジスタに接続される電流源の電流量に差をつけることによって前記入力オフセット電圧を発生させる、
ことを特徴とする電圧極性判別回路。 In claim 1,
The operational amplifier circuits are
Generating the input offset voltage by putting a difference in current amount of the current source connected to a pair of transistors of the differential input stage,
A voltage polarity discriminating circuit.
前記演算増幅回路は、
反転入力端子または非反転入力端子のいずれかに前記積分回路の入力電圧の最大値より大きい,または,最小値より小さいバイアス電圧が印加される、
ことを特徴とする電圧極性判別回路。 In claim 1,
The operational amplifier circuits are
Wherein greater than the maximum value of the integrated circuits of the input voltage to one of the inverting input terminal or non-inverting input terminal, or, less bias voltage than a minimum value is applied,
A voltage polarity discriminating circuit.
前記極性判別対象の電圧は、
所定の電源に直列接続された検知抵抗の両端電圧である、
ことを特徴とする電圧極性判別回路。 In claim 1,
The polarity discrimination target voltage is:
A series-connected sensing resistor of the voltage across a given power,
A voltage polarity discriminating circuit.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009042206A JP5355144B2 (en) | 2009-02-25 | 2009-02-25 | Voltage polarity discrimination circuit |
PCT/JP2010/001247 WO2010098090A1 (en) | 2009-02-25 | 2010-02-24 | Voltage polarity discrimination circuit and electrical load measuring circuit |
US13/218,193 US8901891B2 (en) | 2009-02-25 | 2011-08-25 | Voltage polarity determination circuit and charge amount measurement circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009042206A JP5355144B2 (en) | 2009-02-25 | 2009-02-25 | Voltage polarity discrimination circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010197204A JP2010197204A (en) | 2010-09-09 |
JP5355144B2 true JP5355144B2 (en) | 2013-11-27 |
Family
ID=42822078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009042206A Active JP5355144B2 (en) | 2009-02-25 | 2009-02-25 | Voltage polarity discrimination circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5355144B2 (en) |
-
2009
- 2009-02-25 JP JP2009042206A patent/JP5355144B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010197204A (en) | 2010-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7911185B2 (en) | Battery voltage detection circuit | |
US9588180B2 (en) | Architecture and method to determine leakage impedance and leakage voltage node | |
US8901891B2 (en) | Voltage polarity determination circuit and charge amount measurement circuit | |
US10191117B2 (en) | Battery remaining power predicting device and battery pack | |
US20130041606A1 (en) | Detecting an open wire between a battery cell and an external circuit | |
JP5653454B2 (en) | Battery cell tab monitor and method | |
US8305035B2 (en) | Energy storage device | |
CN106199434B (en) | Battery and battery pack state detection method and device | |
CN108808759B (en) | Battery device and battery protection method | |
EP2023153A2 (en) | Battery status detecting method and battery status detecting apparatus | |
TWI669521B (en) | Battery residual prediction device and battery pack | |
KR19990078450A (en) | Means for detecting the integrated value of current flow, means for detecting the value of current flow and battery pack using the same | |
TWI654439B (en) | Battery residual quantity prediction device and battery pack | |
JP2009063511A (en) | Battery voltage detection circuit | |
JP2012163510A (en) | Impedance measuring apparatus | |
US20110311850A1 (en) | Secondary battery device | |
JP6486665B2 (en) | Insulation resistance measuring device | |
JP5355144B2 (en) | Voltage polarity discrimination circuit | |
WO2010098090A1 (en) | Voltage polarity discrimination circuit and electrical load measuring circuit | |
JP2003282158A (en) | Battery voltage measuring circuit | |
US10473329B2 (en) | Flame sense circuit with variable bias | |
JP5635279B2 (en) | Charge measurement circuit | |
CN109142872A (en) | The measuring method and measurement device of the resistance of charge storage element | |
JP2017075925A (en) | Battery monitoring device | |
JP6739235B2 (en) | Coulomb counter circuit, electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110613 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130827 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5355144 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |