JP5348050B2 - Noise generating circuit and receiving circuit - Google Patents
Noise generating circuit and receiving circuit Download PDFInfo
- Publication number
- JP5348050B2 JP5348050B2 JP2010078548A JP2010078548A JP5348050B2 JP 5348050 B2 JP5348050 B2 JP 5348050B2 JP 2010078548 A JP2010078548 A JP 2010078548A JP 2010078548 A JP2010078548 A JP 2010078548A JP 5348050 B2 JP5348050 B2 JP 5348050B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inductor
- noise
- signal line
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000001902 propagating effect Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 16
- 238000005259 measurement Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
本願開示は、雑音発生回路及び受信回路に関する。 The present disclosure relates to a noise generation circuit and a reception circuit.
無線受信回路において評価すべき性能指標の1つに雑音指数がある。雑音指数NF(Noise Figure)は、増幅器の入力の信号対雑音比Si/Niと増幅器の出力の信号対雑音比So/Noとの比率として定義される。即ち、雑音指数NF=(Si/Ni)/So/Noである。増幅器の内部において雑音が発生するので、出力の信号対雑音比は入力の信号対雑音比よりも小さくなってしまう。ここでSo/Siが増幅器の利得Gとなるので、雑音指数NFは利得Gを用いてNo/(GNi)と表わすことができる。これにより、増幅器の入力として所定の電力の雑音を印加し、増幅器の出力の電力を測定すれば、雑音指数を求めることができる。 One of the performance indexes to be evaluated in the radio reception circuit is a noise figure. The noise figure NF (Noise Figure) is defined as the ratio between the signal-to-noise ratio Si / Ni at the input of the amplifier and the signal-to-noise ratio So / No at the output of the amplifier. That is, the noise figure NF = (Si / Ni) / So / No. Since noise is generated inside the amplifier, the output signal-to-noise ratio becomes smaller than the input signal-to-noise ratio. Here, since So / Si becomes the gain G of the amplifier, the noise figure NF can be expressed as No / (GNi) using the gain G. Thereby, a noise figure can be obtained by applying noise of a predetermined power as an input of the amplifier and measuring the power of the output of the amplifier.
一般に、受信回路等の雑音指数を測定するためには、受信回路の外部入力端子に雑音発生器を接続して、雑音発生器により発生した雑音を受信回路に印加する。このような測定方法では、雑音指数を評価するために、外部雑音発生器、コンタクトプローブ、外部試験装置等が必要になる。受信回路が対象とする無線信号が高い周波数である場合、高周波信号用の高価なコンタクトプローブや外部試験装置が必要になり、チップの出荷試験コストの増大につながる。 In general, in order to measure a noise figure of a receiving circuit or the like, a noise generator is connected to an external input terminal of the receiving circuit, and noise generated by the noise generator is applied to the receiving circuit. Such a measurement method requires an external noise generator, a contact probe, an external test device, etc. in order to evaluate the noise figure. When the radio signal targeted by the receiving circuit has a high frequency, an expensive contact probe for high-frequency signals and an external test device are required, leading to an increase in chip shipping test costs.
上記の点を鑑みて、雑音発生回路をチップ内に内蔵することが考えられる。増幅器の入力端に接続しておく内蔵の雑音発生回路としては、抵抗素子とスイッチ素子とを直列に接続したものを用いることができる。雑音指数の測定時には、スイッチ素子をオンにして抵抗素子に電圧を印加し電流を流すことにより熱雑音を発生させ、この熱雑音を増幅器に印加すればよい。この場合の入力雑音電力Niは、kをボルツマン定数、Tを導体の絶対温度、Bを帯域幅として、Ni=kTBとなる。 In view of the above points, it is conceivable to incorporate a noise generation circuit in the chip. As a built-in noise generation circuit connected to the input terminal of the amplifier, a circuit in which a resistance element and a switch element are connected in series can be used. When measuring the noise figure, the switch element is turned on, a voltage is applied to the resistance element and a current is caused to flow to generate thermal noise, and this thermal noise may be applied to the amplifier. The input noise power Ni in this case is Ni = kTB, where k is the Boltzmann constant, T is the absolute temperature of the conductor, and B is the bandwidth.
受信回路の通常の通信動作時には、受信信号が雑音発生回路の抵抗素子に流れてしまわないように、上記スイッチ素子をオフ状態にして抵抗素子を入力信号経路から切り離す。このスイッチ素子としては一般にトランジスタやダイオード等が用いられる。しかしながら、オフ状態のトランジスタやダイオードは容量として作用してしまう。受信した入力信号が高い周波数であるほど、より大きな電流がオフ状態のスイッチ素子を介して流れてしまうことになり、受信信号のエネルギーが損なわれてしまう。その結果、受信回路の受信利得が低下してしまう。 During normal communication operation of the receiving circuit, the switching element is turned off and the resistive element is disconnected from the input signal path so that the received signal does not flow to the resistive element of the noise generating circuit. As this switch element, a transistor, a diode or the like is generally used. However, an off-state transistor or diode acts as a capacitor. As the received input signal has a higher frequency, a larger current flows through the switch element in the off state, and the energy of the received signal is impaired. As a result, the reception gain of the receiving circuit is lowered.
発明の一観点によれば、信号線と、前記信号線と固定電位との間を結合する雑音源回路とを含み、前記雑音源回路は、抵抗と、前記抵抗に直列に接続されるスイッチ素子と、前記スイッチ素子に並列に接続される第1のインダクタとを含み、前記抵抗、前記スイッチ素子、及び前記第1のインダクタからなる回路部分がトランスフォーマを介して前記信号線と前記固定電位との間に誘導結合される雑音発生回路が提供される。
According to one aspect of the present invention, a signal line and a noise source circuit that couples between the signal line and a fixed potential are included, and the noise source circuit includes a resistor and a switch element connected in series to the resistor. When the saw including a first inductor connected in parallel with the switching element, the resistance, the switching element, and the first circuit portion consisting of the inductor of said signal line via a transformer the fixed potential and A noise generation circuit is provided that is inductively coupled between the two .
発明の別の一観点によれば、信号線と、前記信号線と固定電位との間を結合する雑音源回路と、前記信号線の信号を入力とする増幅器と、前記増幅器の出力の電力を検出する電力検出回路とを含み、前記雑音源回路は、抵抗と、前記抵抗に直列に接続されるスイッチ素子と、前記スイッチ素子に並列に接続されるインダクタとを含み、前記抵抗、前記スイッチ素子、及び前記インダクタからなる回路部分がトランスフォーマを介して前記信号線と前記固定電位との間に誘導結合される受信回路が提供される。 According to another aspect of the invention, a signal line, a noise source circuit that couples between the signal line and a fixed potential, an amplifier that receives a signal of the signal line, and an output power of the amplifier and a power detection circuit for detecting the noise source circuit, saw including a resistor, and a switch element connected in series to said resistor, and an inductor connected in parallel with the switching element, the resistance, the switch A receiving circuit is provided in which a circuit portion including an element and the inductor is inductively coupled between the signal line and the fixed potential via a transformer .
本願開示の少なくとも1つの実施例によれば、チップに内蔵した状態において入力信号の動作に影響を与えない雑音発生回路、及びそのような雑音発生回路を内蔵した受信回路を提供することができる。 According to at least one embodiment of the present disclosure, it is possible to provide a noise generation circuit that does not affect the operation of an input signal in a state of being incorporated in a chip, and a reception circuit incorporating such a noise generation circuit.
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
図1は、チップ内蔵型の雑音発生回路の構成の第1の実施例を示す図である。図1に示す雑音発生回路は、信号線20、ダイオード11、抵抗素子12、インダクタ13、及びチョークインダクタ14を含む。ダイオード11、抵抗素子12、及びインダクタ13を含む回路部分が雑音源回路18であり、この雑音源回路18が、信号線20とグランド電位(固定電位)との間を結合する。ダイオード11はスイッチ素子として機能し、抵抗素子12に直列に接続される。またインダクタ13は、スイッチ素子として機能するダイオード11に並列に接続される。
FIG. 1 is a diagram showing a first embodiment of a configuration of a chip built-in noise generation circuit. The noise generating circuit shown in FIG. 1 includes a
図1の雑音発生回路を無線受信回路等に適用した例の場合、RF入力端子10に印加される入力RF(Radio Frequency)信号は、RF入力端子10と容量20との間を接続する信号線20、及び容量21を介して低雑音増幅器22に入力される。低雑音増幅器22により、入力RF(Radio Frequency)信号を増幅する。この低雑音増幅器22の雑音指数を測定するために、低雑音増幅器22の入力側に上述の雑音発生回路を設ける。
In the example in which the noise generation circuit of FIG. 1 is applied to a wireless reception circuit or the like, an input RF (Radio Frequency) signal applied to the RF input terminal 10 is a signal line connecting the RF input terminal 10 and the
雑音指数測定時には、端子Vdioに電源電圧(例えば3.3V)を印加する。電源電圧の印加により、スイッチ素子として機能するダイオード11がオンし、電流が抵抗素子12を通って流れる。抵抗素子12により熱雑音が発生し、この熱雑音が低雑音増幅器22に印加される。後述するようにして低雑音増幅器22の出力の雑音電力を測定することで、低雑音増幅器22の雑音指数を測定することができる。
At the time of noise figure measurement, a power supply voltage (for example, 3.3 V) is applied to the terminal Vdio. By applying the power supply voltage, the diode 11 functioning as a switch element is turned on, and a current flows through the
無線受信回路として動作してRF入力端子10に信号入力がある場合には、端子Vdioは例えばグランド電位に接続しておく。チョークインダクタ14は、高周波である入力信号の周波数帯域においては、開放状態に近い状態となり、信号成分が電源電位側に漏れるのを防ぐ。またこの時、ダイオード11には閾値以下の電圧しか印加されないために、スイッチ素子であるダイオード11はオフ状態となっている。なおダイオード11は必要に応じて複数個を縦積み(直列に接続)することにより、所望の閾値電圧を有するスイッチ素子を構成することができる。
When operating as a wireless receiving circuit and there is a signal input to the RF input terminal 10, the terminal Vdio is connected to a ground potential, for example. The
ダイオード11がオフ状態であるとき、ダイオード11はジャンクション容量Cの容量値を有する容量素子と等価となる。従って、インダクタ13が設けられていないとすると、入力信号の周波数が高いほどダイオード11のインピーダンスが小さくなり、信号線20からグランド電位への信号電流の損失が大きくなってしまう。しかしながら図1の雑音源回路にはインダクタ13がダイオード11と並列に接続されており、並列共振回路を構成している。即ち、開放状態のスイッチ素子の容量(オフ状態のダイオード11の容量)とインダクタ13との並列接続において、信号線20を伝搬する所定の周波数帯域の信号が共振周波数となるように、インダクタ13のインダクタンスを選択してある。例えばこの周波数帯域の中心周波数が共振周波数となるようにインダクタ13のインダクタンスを選択してよい。或いは、例えばキャリア周波数が共振周波数となるようにインダクタ13のインダクタンスを選択してよい。並列共振回路のインピーダンスは、共振周波数において値が理想的には無限大となるシャープなピークを有する。即ち、共振周波数で動作する並列共振回路においては、無限大に近い電流が回路中をループ状に流れることにより回路両端に大きな電圧を生成しながらも、回路の外部との間で流入及び流出する電流は殆どゼロとなり、開放状態を実現する。これにより、RF入力信号の電流が信号線20からグランド電位に流れてしまうのを防ぐことができる。
When the diode 11 is in the OFF state, the diode 11 is equivalent to a capacitive element having a capacitance value of the junction capacitance C. Therefore, if the
図2は、ダイオード11とインダクタ13との並列接続の動作について説明するための図である。図2(a)には、ダイオード11とインダクタ13との並列接続回路のRF信号入力動作時の等化回路を示す。上記説明したように、RF信号入力動作時には、ダイオード11とインダクタ13との並列接続回路は、容量CとインダクタンスLとを有する並列共振回路として動作する。従って、並列共振回路は、共振周波数を含むRF信号入力の周波数帯域においてインピーダンスが大きな略開放状態となり、RF信号入力の電力損失を防ぐことができる。また図2(b)には、ダイオード11とインダクタ13との並列接続回路の雑音指数測定時の等化回路を示す。上記説明したように、雑音指数測定時にはダイオード11がオンして導通状態となることにより、図2(b)に示すような短絡状態の回路となる。これにより電流が抵抗素子12を通って流れ、抵抗素子12により発生した熱雑音を低雑音増幅器22に印加することができる。
FIG. 2 is a diagram for explaining the operation of the parallel connection of the diode 11 and the
なお上記の構成例では、スイッチ素子としてダイオード11を用いたが、この例に限定されるものではない。スイッチ素子として、例えばトランジスタを用い、トランジスタの制御端子(例えばゲート端子)に適宜制御信号を印加して、スイッチ素子のオン及びオフを制御してもよい。 In the above configuration example, the diode 11 is used as the switch element, but the present invention is not limited to this example. For example, a transistor may be used as the switch element, and a control signal may be appropriately applied to a control terminal (eg, a gate terminal) of the transistor to control on and off of the switch element.
図3は、チップ内蔵型の雑音発生回路の構成の第2の実施例を示す図である。図3において、図1と同一又は対応する構成要素は同一の番号で参照し、その説明は適宜省略する。図3に示す雑音発生回路は、信号線20、ダイオード11、抵抗素子12、インダクタ13、チョークインダクタ14、及びトランスフォーマを構成するインダクタ31及び32を含む。ダイオード11、抵抗素子12、インダクタ13、並びにインダクタ31及び32を含む回路部分が雑音源回路であり、この雑音源回路が、信号線20とグランド電位との間を結合する。ダイオード11はスイッチ素子として機能し、抵抗素子12に直列に接続される。インダクタ13は、スイッチ素子として機能するダイオード11に並列に接続される。インダクタ31は、信号線20とグランド電位との間を結合する。インダクタ32はインダクタ31と誘導結合され、インダクタ31及び32でトランスフォーマを構成する。抵抗素子12、ダイオード11、及びインダクタ13からなる回路部分がインダクタ32に直列に接続され、当該回路部分とインダクタ32とを含む回路によりグランド電位と電圧印加端子Vdioとの間を結合する。なお雑音源回路と直列に接続されるチョークインダクタ14が設けられているが、このチョークインダクタ14は必ずしも必要な回路ではない。但し、以下に説明する並列共振回路による共振周波数近傍での開放状態が十分でない場合には、チョークインダクタ14が設けられていることが好ましい。
FIG. 3 is a diagram showing a second embodiment of the configuration of the chip built-in noise generation circuit. 3, the same or corresponding elements as those in FIG. 1 are referred to by the same numerals, and a description thereof will be omitted as appropriate. The noise generation circuit shown in FIG. 3 includes a
ダイオード11とインダクタ13との並列接続回路は、信号線20を伝搬する所定の周波数帯域の信号が共振周波数となる並列共振回路を構成している。即ち、開放状態のスイッチ素子の容量(オフ状態のダイオード11の容量)とインダクタ13との並列接続において、信号線20を伝搬する所定の周波数帯域の信号が共振周波数となるように、インダクタ13のインダクタンスを選択してある。この並列接続回路の動作は図2(a)及び(b)に示したとおりである。RF信号入力動作時には、ダイオード11とインダクタ13との並列接続回路は、容量CとインダクタンスLとを有する並列共振回路として動作する。従って、並列接続回路は、共振周波数を含むRF信号入力の周波数帯域においてインピーダンスが大きな略開放状態となる。また雑音指数測定時にはダイオード11がオンして導通状態となることにより、並列接続回路は、図2(b)に示すような短絡状態の回路となる。
The parallel connection circuit of the diode 11 and the
図4は、図3の回路の雑音指数測定時の動作を示す図である。雑音指数測定時には、電圧印加端子Vdioには、電源電圧(例えば3.3V)を印加する。電源電圧の印加によりスイッチ素子として機能するダイオード(図3のダイオード11)が短絡状態となるので、電流が抵抗素子12を通って流れる。抵抗素子12により熱雑音41が発生し、この熱雑音41がインダクタ31及び32からなるトランスフォーマを介して熱雑音42として信号線20側に発生し、この熱雑音42が低雑音増幅器22に印加される。この低雑音増幅器22の出力の雑音電力を測定することで、低雑音増幅器22の雑音指数を測定することができる。
FIG. 4 is a diagram showing the operation of the circuit of FIG. 3 when measuring the noise figure. At the time of noise figure measurement, a power supply voltage (for example, 3.3 V) is applied to the voltage application terminal Vdio. Since the diode functioning as a switch element (diode 11 in FIG. 3) is short-circuited by the application of the power supply voltage, a current flows through the
図5は、図3の回路のRF信号入力時の動作を示す図である。RF信号入力時には、電圧印加端子Vdioは、例えばグランド電位に接続する。このとき、RF信号51がRF入力端子10から印加されるが、このRF信号51の周波数に対して図3のダイオード11及びインダクタ13からなる並列共振回路は略開放状態となる。これが図5において開放状態55として示してある。RF信号入力時にはインダクタ32に起電力が発生するので、仮にインダクタ13が設けられていない場合、ダイオード11の容量を介して、グランドに接続された電圧印加端子Vdioからインダクタ32側のグランドまでループ電流が流れてしまう。また仮に電圧印加端子Vdioを開放状態(何れの電位にも接続しない浮遊状態)としても、外部端子である電圧印加端子Vdioまでの経路には寄生容量35が存在し、この寄生容量35を介してループ電流が流れてしまう。そこで、図3に示す回路構成では、ダイオード11及びインダクタ13からなる並列共振回路を設けることで、図5に示すような開放状態55を実現している。これにより、ループ電流が流れることを防いでいる。
FIG. 5 is a diagram illustrating the operation of the circuit of FIG. 3 when an RF signal is input. When an RF signal is input, the voltage application terminal Vdio is connected to a ground potential, for example. At this time, the RF signal 51 is applied from the RF input terminal 10, and the parallel resonance circuit including the diode 11 and the
図6は、負荷側が開放状態となったときのトランスフォーマの特性を説明するための図である。図6において、1次側のコイルの自己インダクタンスがL1、2次側のコイルの自己インダクタンスがL2として示されている。また1次側に流れる電流がi1とし、2次側に流れる電流がi2である。また1次コイルと2次コイルとの間の相互インダクタンスがMである。このとき、1次側の入力電圧をv1は、
v1=jωL1・i1+jωM・i2
となる。従って、1次側コイルの入力端子からみたインピーダンスZ1は以下の式で表わされる。
FIG. 6 is a diagram for explaining the characteristics of the transformer when the load side is in an open state. In FIG. 6, the self-inductance of the primary side coil is shown as L1, and the self-inductance of the secondary side coil is shown as L2. The current flowing on the primary side is i1, and the current flowing on the secondary side is i2. The mutual inductance between the primary coil and the secondary coil is M. At this time, the primary side input voltage v1 is
v1 = jωL1 · i1 + jωM · i2
It becomes. Therefore, the impedance Z1 seen from the input terminal of the primary coil is expressed by the following equation.
Z1=v1/i1=jωL1+jωM・i2/i1
なお相互インダクタンスMは、結合係数をKとしてK・(L1・L2)1/2と表わされる。
Z1 = v1 / i1 = jωL1 + jωM · i2 / i1
The mutual inductance M is expressed as K · (L1 · L2) 1/2 where K is the coupling coefficient.
ここで、トランスフォーマの2次側が開放状態の場合(即ち図6の負荷ZLが無限大の場合)、誘導電流i2がゼロとなるので、1次側からみたインピーダンスZ1は、
Z1=jωL1
となる。即ち、2次側が開放状態の場合には、1次側のコイルのみが単体で設けられている場合と等価な状態となる。
Here, (if the load Z L is infinite i.e. FIG. 6) the secondary side of the transformer when the open state, the induced current i2 becomes zero, the impedance Z1 viewed from the primary side,
Z1 = jωL1
It becomes. That is, when the secondary side is in an open state, the state is equivalent to the case where only the primary side coil is provided alone.
従って、図5に示すRF信号入力時には、信号線20にインダクタ31単体がシャントインダクタ(グランドに接続されるインダクタ)として設けられている構成と等価な状態となる。インダクタ31として十分に大きなインダクタンスを有するものを設けておけば、高周波である入力信号51の周波数帯域においては、開放状態に近い状態となり、信号成分がグランド電位側に漏れるのを防ぐことができる。
Therefore, when the RF signal shown in FIG. 5 is input, the
また図5に示す回路において、インダクタ31は、ESD(Electrostatic Discharge)保護回路としても動作する。即ち、インダクタ31は、静電気放電による破壊を防ぐために、チップの端子10に正又は負の高電圧であるESD52が印加されたときに、電荷をグランドに逃がす経路を提供する。このように静電気のエネルギーをグランドに逃がすことで半導体素子を保護することができる。チップ端子10への静電気放電により生成されるESD52は、RF信号51の周波数と比較して低い周波数側に大部分のエネルギーが分布している。従って、インダクタ31は、RF信号51に対しては開放状態に近い状態を提供するが、ESD52に対しては十分にエネルギーを逃がす放電経路を提供することができる。
In the circuit shown in FIG. 5, the
図7は、図3に示す回路の変形例を示す図である。図7において、図3と同一の構成要素は同一の番号で参照し、その説明は省略する。図7においては、ダイオード11の代りにスイッチ素子としてMOSトランジスタ11Aが設けられている点が異なる。例えばPMOSトランジスタを用いた場合、雑音指数測定時にはゲート端子にLOWの電圧を印加して、スイッチ素子をON状態する。RF信号入力時には、ゲート端子にHIGHの電圧を印加して、スイッチ素子をOFF状態する。この場合も、ソース及びドレインの間に寄生容量が見えるので、インダクタ13を並列に設けて十分な開放状態とすることが好ましい。
FIG. 7 is a diagram showing a modification of the circuit shown in FIG. In FIG. 7, the same components as those of FIG. 3 are referred to by the same numerals, and a description thereof will be omitted. 7 is different from the diode 11 in that a
図8は、受信回路の構成の一例を示す図である。図8の受信回路は、低雑音増幅器22、雑音源回路100、ミキサ101、発振器103、増幅器102、及びパワー検出器104を含む。RF入力端子10から入力されたRF信号を低雑音増幅器22により増幅する。増幅後のRF信号に、発振器103で生成されたローカル周波数信号をミキサ101により掛け合わせることで、中間周波数信号IFへの周波数変換を行なう。この中間周波数信号IFを増幅器102により増幅してから、IF出力として次段の処理回路等に供給する。このような受信回路において、低雑音増幅器22の入力側に雑音源回路100を設ける。この雑音源回路100は、図1、図3、又は図7に示したような前述の雑音源回路である。雑音指数測定時には、雑音源回路100により生成した雑音を低雑音増幅器22に印加し、低雑音増幅器22の雑音出力の電力をパワー検出器104で検出する。そして、パワー検出器104で検出した雑音出力電力を示す値を、受信回路外部に出力する。この雑音出力電力を示す値に基づいて、低雑音増幅器22の雑音指数を決定することができる。
FIG. 8 is a diagram illustrating an example of the configuration of the receiving circuit. The receiving circuit in FIG. 8 includes a low noise amplifier 22, a
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。 As mentioned above, although this invention was demonstrated based on the Example, this invention is not limited to the said Example, A various deformation | transformation is possible within the range as described in a claim.
11 ダイオード
12 抵抗素子
13 インダクタ
14 チョークインダクタ
20 信号線
21 容量
22 低雑音増幅器
31 インダクタ
32 インダクタ
11
Claims (6)
前記信号線と固定電位との間を結合する雑音源回路と
を含み、前記雑音源回路は、
抵抗と、
前記抵抗に直列に接続されるスイッチ素子と、
前記スイッチ素子に並列に接続される第1のインダクタと
を含み、前記抵抗、前記スイッチ素子、及び前記第1のインダクタからなる回路部分がトランスフォーマを介して前記信号線と前記固定電位との間に誘導結合されることを特徴とする雑音発生回路。 A signal line;
A noise source circuit for coupling between the signal line and a fixed potential, the noise source circuit,
Resistance,
A switch element connected in series with the resistor;
Look including a first inductor connected in parallel with the switching element, the resistance, between the switching element and the first circuit portion consisting of the inductor of said signal line via a transformer the fixed potential A noise generating circuit characterized by being inductively coupled to the circuit.
前記信号線と前記固定電位端との間を結合する第2のインダクタと、
前記第2のインダクタと誘導結合される第3のインダクタと
を更に含み、前記抵抗、前記スイッチ素子、及び前記第1のインダクタからなる前記回路部分が前記第3のインダクタに直列に接続され、前記回路部分と前記第3のインダクタとを含む回路により前記固定電位と電圧印加端子との間を結合することを特徴とする請求項1記載の雑音発生回路。 The noise source circuit is
A second inductor for coupling between the signal line and the fixed potential end;
A third inductor inductively coupled to the second inductor, wherein the circuit portion comprising the resistor, the switch element, and the first inductor is connected in series to the third inductor; 2. The noise generation circuit according to claim 1, wherein the fixed potential and the voltage application terminal are coupled by a circuit including a circuit portion and the third inductor.
前記信号線と固定電位との間を結合する雑音源回路と、
前記信号線の信号を入力とする増幅器と、
前記増幅器の出力の電力を検出する電力検出回路と
を含み、前記雑音源回路は、
抵抗と、
前記抵抗に直列に接続されるスイッチ素子と、
前記スイッチ素子に並列に接続されるインダクタと
を含み、前記抵抗、前記スイッチ素子、及び前記インダクタからなる回路部分がトランスフォーマを介して前記信号線と前記固定電位との間に誘導結合されることを特徴とする受信回路。
A signal line;
A noise source circuit for coupling between the signal line and a fixed potential;
An amplifier that receives the signal of the signal line;
A power detection circuit for detecting the power of the output of the amplifier, the noise source circuit,
Resistance,
A switch element connected in series with the resistor;
Look including an inductor connected in parallel with the switching element, the resistor, said switching element, and a circuit portion consisting of the inductor is inductively coupled between said fixed potential and said signal line via a transformer A receiving circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010078548A JP5348050B2 (en) | 2010-03-30 | 2010-03-30 | Noise generating circuit and receiving circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010078548A JP5348050B2 (en) | 2010-03-30 | 2010-03-30 | Noise generating circuit and receiving circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011211592A JP2011211592A (en) | 2011-10-20 |
JP5348050B2 true JP5348050B2 (en) | 2013-11-20 |
Family
ID=44942171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010078548A Expired - Fee Related JP5348050B2 (en) | 2010-03-30 | 2010-03-30 | Noise generating circuit and receiving circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5348050B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5828768B2 (en) | 2012-01-05 | 2015-12-09 | パナソニック株式会社 | Protection circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0590935A (en) * | 1991-02-25 | 1993-04-09 | Mitsubishi Electric Corp | Fet switch |
JPH10335901A (en) * | 1997-06-04 | 1998-12-18 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor switch |
JPH1117629A (en) * | 1997-06-24 | 1999-01-22 | Nec Corp | Fault detection circuit for receiver |
JP4373361B2 (en) * | 2005-05-12 | 2009-11-25 | 株式会社日立コミュニケーションテクノロジー | base station |
JP2008118428A (en) * | 2006-11-06 | 2008-05-22 | Hitachi Kokusai Electric Inc | Radio base station device |
CN101730918B (en) * | 2007-05-08 | 2013-03-27 | 斯卡尼梅特里科斯有限公司 | Ultra high speed signal transmission/reception |
-
2010
- 2010-03-30 JP JP2010078548A patent/JP5348050B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011211592A (en) | 2011-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101346543B1 (en) | Amplifier with improved esd protection circuitry | |
Wang et al. | Design of a high-bandwidth Rogowski current sensor for gate-drive shortcircuit protection of 1.7 kV SiC MOSFET power modules | |
US20170310236A1 (en) | Receiving circuit and signal receiving method | |
CN105978596B (en) | Semiconductor integrated circuit, communication module, and smart meter | |
JP6495291B2 (en) | Integrated circuit electrostatic discharge protection | |
US8169761B2 (en) | ESD clamp circuit applied to power amplifier | |
US20110025404A1 (en) | Switches with variable control voltages | |
KR20200037695A (en) | Transmitting and receiving switch, transmitting and receiving appartus, and operating method of transmitting and receiving switch | |
US8643427B2 (en) | Switching device | |
JP5348050B2 (en) | Noise generating circuit and receiving circuit | |
US11005173B2 (en) | ESD protection for antenna port | |
WO2016042689A1 (en) | Power amplifying device | |
Leroux et al. | A 5 GHz CMOS low-noise amplifier with inductive ESD protection exceeding 3 kV HBM | |
Chien et al. | A Transimpedance Amplifier With a Tunable Bandwidth in 0.18-$\mu {\hbox {m}} $ CMOS | |
JP4667231B2 (en) | Signal detection circuit | |
US9958485B2 (en) | On-chip millimeter-wave power detection circuit | |
Park et al. | A full X‐band CMOS amplifier with wideband class‐E harmonic matching | |
US20160218768A1 (en) | Circuit of wireless transceiver chip | |
Fanoro et al. | Investigation of the effect of input matching network on 60 GHz low noise amplifier | |
US20130326300A1 (en) | Termination circuit, semiconductor device, and test system | |
Adabi et al. | Analysis and Design of Transformer‐Based mm‐Wave Transmit/Receive Switches | |
JP5098742B2 (en) | Constant voltage power circuit | |
JP2021019216A (en) | Amplifier and radio module | |
Typpö et al. | A 900 MHz 10 mW monolithically integrated inverse class E power amplifier | |
Ahn et al. | High Efficiency and Low EMI Wireless Power Transmitter Module with on-chip V/I Monitoring Circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130805 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5348050 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |